JP2002184638A - Method for manufacturing high-frequency coil - Google Patents
Method for manufacturing high-frequency coilInfo
- Publication number
- JP2002184638A JP2002184638A JP2001306905A JP2001306905A JP2002184638A JP 2002184638 A JP2002184638 A JP 2002184638A JP 2001306905 A JP2001306905 A JP 2001306905A JP 2001306905 A JP2001306905 A JP 2001306905A JP 2002184638 A JP2002184638 A JP 2002184638A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- coil
- layer
- conductor
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、基板上にコイル導
体を形成してなる高周波コイルの製造方法に係り、とく
にQが高く、量産性が良好で、狭公差の高周波コイルの
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a high-frequency coil having a coil conductor formed on a substrate, and more particularly to a method of manufacturing a high-frequency coil having a high Q, good mass productivity, and a narrow tolerance. It is.
【0002】[0002]
【従来の技術】従来のこの種の高周波コイルの工法とし
ては、以下の方法が知られている。2. Description of the Related Art The following method is known as a conventional method for manufacturing such a high-frequency coil.
【0003】(1) 基板の表面に蒸着、スパッタリン
グ、又はイオンプレーティングで第1導体膜を形成し、
これをめっきで厚付けし、ドライエッチングでパターニ
ングする工法(特公平7−101652号公報)。(1) A first conductor film is formed on a surface of a substrate by vapor deposition, sputtering, or ion plating,
This is thickened by plating and patterned by dry etching (Japanese Patent Publication No. 7-101652).
【0004】(2) セラミック積層工法でヘリカルコイ
ルを形成する工法(特開平3−229407号公報)。(2) A method of forming a helical coil by a ceramic laminating method (Japanese Patent Laid-Open No. 3-229407).
【0005】図8はセラミック積層工法によるチップコ
イルの外観を示す斜視図に相当する写真であり、積層セ
ラミック層1の両端部に端子電極2を有するとともに、
図9の断面図に相当する写真の如く内部にコイル導体3
を有している。ここで、端子電極2はチップコイルの端
部を導電性ペーストの溶液の中に垂直に浸した後に焼成
するので、チップコイルの両端面全部とこの周りの4面
の端が全て導体で覆われる。また、セラミック積層工法
でコイル導体3を作成する場合、導体ペーストを積層セ
ラミック層1と共に焼成するため、図9の断面写真にあ
るようにコイル導体焼成時の溶剤のガス抜けに起因する
と考えられる多数のボイドが表面に形成され、凹凸の多
い断面形状となっている。FIG. 8 is a photograph corresponding to a perspective view showing the appearance of a chip coil formed by the ceramic laminating method, and has terminal electrodes 2 at both ends of a laminated ceramic layer 1.
As shown in the photograph corresponding to the sectional view of FIG.
have. Here, since the terminal electrode 2 is baked after vertically immersing the end portion of the chip coil in a conductive paste solution, the entire end surface of the chip coil and the four end portions around the end surface are all covered with the conductor. . When the coil conductor 3 is formed by the ceramic lamination method, since the conductor paste is fired together with the multilayer ceramic layer 1, as shown in the cross-sectional photograph of FIG. Voids are formed on the surface and have a cross-sectional shape with many irregularities.
【0006】また、図10はコイル導体3の上層のヘリ
カルパターンの拡大平面図に相当する写真であるが、や
はり、コイル導体焼成時の溶剤のガス抜けに起因すると
考えられる多数のボイドが表面に形成されたものとな
る。FIG. 10 is a photograph corresponding to an enlarged plan view of the helical pattern in the upper layer of the coil conductor 3, and again, a large number of voids, which are considered to be caused by the outgassing of the solvent when the coil conductor is fired, are formed on the surface. It is formed.
【0007】[0007]
【発明が解決しようとする課題】ところで、上記(1)の
工法は、次の欠点がある。The method (1) has the following drawbacks.
【0008】 薄膜工法を多用しているので、量産性
が悪い。特にエッチングにドライエッチング法を使用し
ているが、この工法はパターニングの精度は良いがエッ
チング速度が遅く、導体が厚くなると量産性が悪くな
り、工業的に生産し得る膜厚は約10μmが上限であ
る。例えば、膜厚0.3μmの銅で1時間程度かかる。
一方、コイルのQの向上を考えると、コイル導体厚の1
0μmは下限値である。コイルのQの向上には例えば5
0μm〜l00μmの導体厚で設計することが有効であ
るが、この工法では実現困難である。Since the thin film method is frequently used, mass productivity is poor. In particular, the dry etching method is used for etching, but this method has good patterning accuracy but has a low etching rate, and the thicker the conductor, the worse the mass productivity is. The maximum film thickness that can be industrially produced is about 10 μm. It is. For example, it takes about one hour for copper having a thickness of 0.3 μm.
On the other hand, considering the improvement of the coil Q, the coil conductor thickness of 1
0 μm is the lower limit. To improve coil Q, for example, 5
It is effective to design with a conductor thickness of 0 μm to 100 μm, but it is difficult to realize by this method.
【0009】また、上記(2)のセラミック積層工法によ
りヘリカルコイルを形成する方法は、次の欠点がある。The method of forming a helical coil by the above-mentioned ceramic laminating method (2) has the following disadvantages.
【0010】 前者に比べるとQは大きいが、高温で
焼成する為にコイル導体に焼成時の溶剤のガス抜けに起
因すると考えられる多数のボイドが存在し、導体表面に
大きな凹凸が発生している為に、電流路の長さが伸びて
抵抗が増大するためにQを低下させている。Although the Q is larger than the former, the coil conductor is fired at a high temperature, so that the coil conductor has many voids which are considered to be caused by outgassing of the solvent at the time of firing, and large irregularities are generated on the conductor surface. Therefore, since the length of the current path increases and the resistance increases, Q is reduced.
【0011】 Qを上昇させるには導体層を厚くする
必要があるが、導体層の形成は通常スクリーン印刷法で
行われており約20μmが上限である。[0011] In order to raise Q, it is necessary to increase the thickness of the conductor layer. However, the formation of the conductor layer is usually performed by a screen printing method, and the upper limit is about 20 μm.
【0012】 導体層の形成は通常スクリーン印刷法
で行われており、焼成前のパターンの寸法精度が悪く、
また焼成時に全体が10〜20%縮むがこの割合が一定
せず、インダクタンスのばらつきが大きい。The formation of the conductor layer is usually performed by a screen printing method, and the dimensional accuracy of the pattern before firing is poor.
Further, the whole shrinks by 10 to 20% during firing, but this ratio is not constant, and the variation in inductance is large.
【0013】本発明は、上記の点に鑑み、Qを高めるこ
とができ、インダクタンスのばらつきが小さく、信頼
性、量産性に優れた高周波コイルの製造方法を提供する
ことを目的とする。In view of the above, it is an object of the present invention to provide a method of manufacturing a high-frequency coil that can increase Q, has small variations in inductance, and is excellent in reliability and mass productivity.
【0014】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。Other objects and novel features of the present invention will be clarified in embodiments described later.
【0015】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本願請求項1の発明は、絶縁性基板上に、導体層と
有機絶縁層とを交互に積層して作成する高周波コイルの
製造方法において、前記導体層を作製する工程が、(1)
5μm以下のめっき用下地導体層を少なくとも前記絶
縁性基板の片面の全てに形成する下地形成工程と、(2)
感光性レジストを前記下地導体層の上に設けるレジス
ト形成工程と、(3) フォトリソグラフィー法により前
記レジストのコイル導体パターン部分を除去するパター
ニング工程と、(4) 電解めっきにより、前記レジスト
の除去されたコイル導体パターン部分にコイル導体層を
形成する電解めっき工程と、(5) 前記感光性レジスト
を除去するレジスト除去工程と、(6) エッチングによ
り前記下地導体層の不要部分を除去する下地除去工程と
を有することを特徴としている。In order to achieve the above object, the invention of claim 1 of the present application provides a method of manufacturing a high-frequency coil formed by alternately laminating a conductor layer and an organic insulating layer on an insulating substrate. In the method, the step of producing the conductor layer comprises: (1)
A base forming step of forming a base conductor layer for plating of 5 μm or less on at least one side of the insulating substrate; (2)
A resist forming step of providing a photosensitive resist on the underlying conductor layer, (3) a patterning step of removing a coil conductor pattern portion of the resist by a photolithography method, and (4) electrolytic plating to remove the resist. (5) a resist removing step of removing the photosensitive resist, and (6) a base removing step of removing unnecessary portions of the base conductive layer by etching. And characterized in that:
【0016】本願請求項2の発明に係る高周波コイルの
製造方法は、請求項1において、前記めっき用下地導体
層の少なくとも第1層を無電解めっきで形成することを
特徴としている。A method of manufacturing a high-frequency coil according to a second aspect of the present invention is characterized in that, in the first aspect, at least the first layer of the base conductor layer for plating is formed by electroless plating.
【0017】本願請求項3の発明に係る高周波コイルの
製造方法は、請求項2において、前記無電解めっきが銅
めっきであることを特徴としている。According to a third aspect of the present invention, in the method for manufacturing a high-frequency coil, the electroless plating is copper plating.
【0018】本願請求項4の発明に係る高周波コイルの
製造方法は、請求項1,2又は3において、前記感光性
レジストがドライフィルムであることを特徴としてい
る。According to a fourth aspect of the present invention, there is provided a method for manufacturing a high-frequency coil, wherein the photosensitive resist is a dry film.
【0019】本願請求項5の発明に係る高周波コイルの
製造方法は、請求項1,2,3又は4において、前記感
光性レジストの露光を平行露光機で行うことを特徴とし
ている。According to a fifth aspect of the present invention, there is provided a method of manufacturing a high-frequency coil according to the first, second, third or fourth aspect, wherein the exposure of the photosensitive resist is performed by a parallel exposure machine.
【0020】本願請求項6の発明に係る高周波コイルの
製造方法は、請求項1,2,3,4又は5において、前
記電解めっきが光沢めっきであることを特徴としてい
る。The method of manufacturing a high-frequency coil according to the invention of claim 6 of the present application is characterized in that, in claim 1, 2, 3, 4, or 5, the electrolytic plating is bright plating.
【0021】本願請求項7の発明に係る高周波コイルの
製造方法は、請求項1,2,3,4,5又は6におい
て、前記電解めっきが銅めっきであることを特徴として
いる。According to a seventh aspect of the present invention, there is provided a method of manufacturing a high-frequency coil, wherein the electrolytic plating is a copper plating according to the first, second, third, fourth, fifth or sixth aspect.
【0022】本願請求項8の発明に係る高周波コイルの
製造方法は、請求項1,2,3,4,5,6又は7にお
いて、前記エッチングがウエットエッチングであること
を特徴としている。The method of manufacturing a high-frequency coil according to the invention of claim 8 of the present application is characterized in that in claim 1, 2, 3, 4, 5, 6, or 7, the etching is wet etching.
【0023】本願請求項9の発明に係る高周波コイルの
製造方法は、請求項1,2,3,4,5,6,7又は8
において、前記下地導体層と前記コイル導体層の金属種
を選択エッチング可能な組み合わせにして、前記下地除
去工程で下地導体層のみをエッチングするエッチング液
で処理することを特徴としている。The method of manufacturing a high-frequency coil according to the ninth aspect of the present invention is the method of claim 1, 2, 3, 4, 5, 6, 7, or 8.
Wherein the metal species of the base conductor layer and the coil conductor layer are combined in a selectable combination, and the combination is treated with an etchant that etches only the base conductor layer in the base removal step.
【0024】本願請求項10の発明に係る高周波コイル
の製造方法は、請求項1,2,3,4,5,6,7,8
又は9において、前記電解めっきで形成したコイル導体
層表面の凹凸が5μm以内であることを特徴としてい
る。The method for manufacturing a high-frequency coil according to the invention of claim 10 of the present application is the method of claim 1, 2, 3, 4, 5, 6, 7, 8
Or 9, wherein the irregularities on the surface of the coil conductor layer formed by the electrolytic plating are within 5 μm.
【0025】本願請求項11の発明に係る高周波コイル
の製造方法は、請求項1乃至10のいずれかにおいて、
前記下地導体層とこれに積層された前記コイル導体層と
からなる前記導体層のアスペクト比が0.3以上である
ことを特徴としている。[0025] The method for manufacturing a high-frequency coil according to the invention of claim 11 of the present application is the method according to any one of claims 1 to 10,
The aspect ratio of the conductor layer including the base conductor layer and the coil conductor layer laminated thereon is 0.3 or more.
【0026】本願請求項12の発明に係る高周波コイル
の製造方法は、請求項1乃至11のいずれかにおいて、
前記有機絶縁層が可撓性のある樹脂であることを特徴と
している。According to a twelfth aspect of the present invention, there is provided a method of manufacturing a high-frequency coil according to any one of the first to eleventh aspects.
The organic insulating layer is made of a flexible resin.
【0027】本願請求項13の発明に係る高周波コイル
の製造方法は、請求項1乃至12のいずれかにおいて、
層間絶縁層としての前記有機絶縁層にビアホールをレー
ザー加工にて形成することを特徴としている。[0027] The method for manufacturing a high-frequency coil according to the invention of claim 13 of the present application is the method according to any one of claims 1 to 12, wherein
A via hole is formed in the organic insulating layer as an interlayer insulating layer by laser processing.
【0028】本願請求項14の発明に係る高周波コイル
の製造方法は、請求項1乃至12のいずれかにおいて、
層間絶縁層としての前記有機絶縁層が感光性を有し、フ
ォトリソグラフィー法でビアホールを形成することを特
徴としている。A method for manufacturing a high-frequency coil according to a fourteenth aspect of the present invention is the method according to any one of the first to twelfth aspects.
The organic insulating layer as an interlayer insulating layer has photosensitivity, and a via hole is formed by a photolithography method.
【0029】本願請求項15の発明に係る高周波コイル
の製造方法は、請求項1乃至14のいずれかにおいて、
前記コイル導体パターンがヘリカルであることを特徴と
している。The method for manufacturing a high-frequency coil according to the invention of claim 15 of the present application is the method according to any one of claims 1 to 14,
The coil conductor pattern is helical.
【0030】本願請求項16の発明に係る高周波コイル
の製造方法は、請求項1乃至15のいずれかにおいて、
前記下地導体層とこれに積層された前記コイル導体層と
からなる前記導体層の厚さが、層間絶縁層としての前記
有機絶縁層の厚さの1/2以上であることを特徴として
いる。[0030] The method of manufacturing a high-frequency coil according to the invention of claim 16 of the present application is the method according to any one of claims 1 to 15, wherein
The thickness of the conductor layer including the base conductor layer and the coil conductor layer laminated thereon is at least half the thickness of the organic insulating layer as an interlayer insulating layer.
【0031】本願請求項17の発明に係る高周波コイル
の製造方法は、請求項1乃至16のいずれかにおいて、
層間絶縁層としての前記有機絶縁層にビアホールが形成
してあり、該ビアホールが導体金属で埋まっていること
を特徴としている。A method for manufacturing a high-frequency coil according to a seventeenth aspect of the present invention is the method according to any one of the first to sixteenth aspects.
A via hole is formed in the organic insulating layer as an interlayer insulating layer, and the via hole is filled with a conductive metal.
【0032】[0032]
【発明の実施の形態】以下、本発明に係る高周波コイル
の製造方法の実施の形態を図面に従って説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a high-frequency coil according to the present invention will be described below with reference to the drawings.
【0033】図1乃至図4を用いて本発明に係る高周波
コイルの製造方法の第1の実施の形態を説明する。A first embodiment of the method for manufacturing a high-frequency coil according to the present invention will be described with reference to FIGS.
【0034】図1の第1工程(下地形成工程)におい
て、有機又は無機の絶縁性基板10の表面を粗化した
後、片面の全てに厚さ5μm以下のめっき用下地導体層
11を形成する。なお、下地導体層11が5μmを超え
ると後工程で不要な下地導体層11を除去するエッチン
グに時間がかかり、かつ下地導体層11上に設けるコイ
ル導体層もエッチングされるおそれが出てくるため、好
ましくない。In the first step (base formation step) of FIG. 1, after the surface of the organic or inorganic insulating substrate 10 is roughened, the base conductor layer 11 for plating having a thickness of 5 μm or less is formed on one side. . If the thickness of the underlying conductor layer 11 exceeds 5 μm, it takes time to remove unnecessary underconductor layer 11 in a subsequent step, and the coil conductor layer provided on the underlying conductor layer 11 may be etched. Is not preferred.
【0035】前記下地導体層11の形成方法は、スパッ
タリング、蒸着、イオンプレーティング等の薄膜工法、
無電解めっき又は無電解めっきした上に電解めっきを施
す等のウエット工法及びこれらの組み合わせとする。組
み合わせの一例を挙げると、0.1μmのTi膜をスパ
ッタリング法で形成した後で、電解銅めっきで2μm厚
付けする等の方法である。この中でも無電解めっきもし
くはこの上に電解めっきで厚付けする方法は量産性が良
く、またスケールアップも容易なので好ましい。The method of forming the base conductor layer 11 is a thin film method such as sputtering, vapor deposition, or ion plating;
A wet method such as electroless plating or electroless plating followed by electroless plating, or a combination thereof. An example of the combination is a method in which a 0.1 μm Ti film is formed by a sputtering method and then a 2 μm thick film is formed by electrolytic copper plating. Among them, the method of electroless plating or the method of thickening by electroplating on this is preferable because of good mass productivity and easy scale-up.
【0036】金属の種類は比抵抗が低くて、安価なもの
が好ましい。銅は比抵抗とコストのバランスのとれた好
ましい材料である。また、無電解銅めっきで容易に、量
産性良く成膜出来る。The type of metal is preferably low in specific resistance and inexpensive. Copper is a preferred material with a good balance between resistivity and cost. Also, a film can be easily formed by electroless copper plating with good mass productivity.
【0037】次に第2工程(レジスト形成工程)におい
て、下地導体層11の上に感光性レジストとしての光硬
化性ドライフィルム12をラミネーターで貼り付ける。
ここで、ドライフィルム12の厚みは後工程で形成する
コイル導体層の厚さの80%以上とすることが好まし
く、例えばドライフィルム12の厚みは80μmとす
る。Next, in a second step (resist forming step), a photocurable dry film 12 as a photosensitive resist is stuck on the underlying conductor layer 11 with a laminator.
Here, the thickness of the dry film 12 is preferably 80% or more of the thickness of the coil conductor layer formed in a later step. For example, the thickness of the dry film 12 is 80 μm.
【0038】第3工程(パターニング工程)では、ドラ
イフィルム12に対してフォトリソグラフィーの手法を
用いて平行露光機で露光、現像し、図2(A)のコイル
導体パターンを作製する。ここで図中の斜線の部分がド
ライフィルム12を除去した溝部13となる。基板全体
の縦、横寸法は例えば0.8×1.6mm(製品個別の大き
さ)であり、コイル導体部の幅は85μmである。但
し、実際の製造においては、集合基板を使用して本実施
の形態の各工程を実行し、最後に製品個別に切り出す。
なお、平行露光機とするのは、これが平行光線をドライ
フィルム12に垂直に照射でき、散乱光による場合に比
べ細幅で側面が垂直に近い溝をパターニングできるから
である。In a third step (patterning step), the dry film 12 is exposed and developed by a parallel exposure machine using a photolithography technique to produce a coil conductor pattern shown in FIG. Here, the hatched portion in the figure is the groove 13 from which the dry film 12 has been removed. The vertical and horizontal dimensions of the entire substrate are, for example, 0.8 × 1.6 mm (the size of each product), and the width of the coil conductor is 85 μm. However, in actual manufacturing, each step of the present embodiment is performed using the collective substrate, and finally, individual products are cut out.
The parallel exposure machine is used because it can irradiate a parallel light beam perpendicularly to the dry film 12 and can pattern a groove having a narrow width and a side surface almost vertical as compared with the case of scattered light.
【0039】第4工程(電解めっき工程)では、ドライ
フィルム12の溝部13に電解めっきとしての光沢硫酸
銅めっきで厚さ80μmのコイル導体層14を形成す
る。ここで光沢めっきとするのは、導体層14表面を鏡
面状にして凹凸を少なくするためである。なお、導体層
14は溝部13の深さよりも肉厚が多少大きくなるよう
にめっき処理してもよい。In the fourth step (electrolytic plating step), an 80 μm thick coil conductor layer 14 is formed in the groove 13 of the dry film 12 by bright copper sulfate plating as electrolytic plating. The reason why the bright plating is used here is to reduce the unevenness by making the surface of the conductor layer 14 a mirror surface. The conductive layer 14 may be plated so that the thickness thereof is slightly larger than the depth of the groove 13.
【0040】第5工程(レジスト除去工程)ではドライ
フィルム12を剥離、除去し、下地導体層11を露出さ
せる。In the fifth step (resist removing step), the dry film 12 is peeled off and removed, so that the underlying conductor layer 11 is exposed.
【0041】第6工程(下地除去工程)では、全体をウ
ェットエッチングでエッチング処理して下地導体層11
の不要部分を除去する。In the sixth step (underlying layer removing step), the entire substrate is subjected to an etching process by wet etching to form an underlying conductor layer 11.
To remove unnecessary parts.
【0042】以上の第1乃至第6工程により、図2
(A)のように絶縁性基板10上に第1導体層20が形
成されることになる。以上の工法により第1導体層20
のアスペクト比を0.3以上にすることができる。By the above first to sixth steps, FIG.
The first conductor layer 20 is formed on the insulating substrate 10 as shown in FIG. The first conductor layer 20 is formed by the above-described method.
Can be set to 0.3 or more.
【0043】第7工程(層間絶縁層形成工程)では感光
性絶縁樹脂を第1導体層20上で25μmの厚さに塗布
して有機絶縁層の層間絶縁層21とする。In a seventh step (interlayer insulating layer forming step), a photosensitive insulating resin is applied on the first conductor layer 20 to a thickness of 25 μm to form an interlayer insulating layer 21 of an organic insulating layer.
【0044】第8工程(ビアホール形成工程)では、層
間絶縁層21に対してフォトリソグラフィー法で露光、
現像処理して図2(B)の斜線の位置にビアホール22
を作製する。ビアホールの直径は100μmである。In an eighth step (via hole forming step), the interlayer insulating layer 21 is exposed by photolithography,
After the development processing, the via hole 22 is placed at the hatched position in FIG.
Is prepared. The diameter of the via hole is 100 μm.
【0045】その後は、第1乃至第6工程と同様の工程
を繰り返す。つまり、第9工程(下地形成工程)では、
絶縁層21の表面を粗化した後に5μm以下のめっき用
下地導体層31を銅の無電解めっき等で形成する。な
お、下地導体層31が5μmを超えると後工程で不要な
下地導体層31を除去するエッチングに時間がかかり、
かつ下地導体層31上に設けるコイル導体層もエッチン
グされるおそれが出てくるため、好ましくない。Thereafter, the same steps as the first to sixth steps are repeated. That is, in the ninth step (base formation step),
After the surface of the insulating layer 21 is roughened, an underlying conductive layer 31 for plating of 5 μm or less is formed by electroless plating of copper or the like. If the thickness of the underlying conductor layer 31 exceeds 5 μm, it takes a long time to perform etching for removing the unnecessary underlying conductor layer 31 in a later step,
In addition, the coil conductor layer provided on the base conductor layer 31 may be etched, which is not preferable.
【0046】次に第10工程(レジスト形成工程)にお
いて、下地導体層31の上に感光性レジストとしての光
硬化性ドライフィルム32をラミネーターで貼り付け
る。ここで、ドライフィルム32の厚みは後工程で形成
するコイル導体層の厚さの80%以上とすることが好ま
しく、例えばドライフィルム32の厚みは100μmと
する。Next, in a tenth step (resist forming step), a photocurable dry film 32 as a photosensitive resist is stuck on the underlying conductor layer 31 with a laminator. Here, the thickness of the dry film 32 is preferably 80% or more of the thickness of the coil conductor layer formed in a later step. For example, the thickness of the dry film 32 is 100 μm.
【0047】第11工程(パターニング工程)では、ド
ライフィルム32に対してフォトリソグラフィーの手法
を用いて平行露光機で露光、現像し、図2(C)のコイ
ル導体パターンを作製する。ここで図中の斜線の部分が
ドライフィルム32を除去した溝部33となる。コイル
導体部の幅は85μmである。In the eleventh step (patterning step), the dry film 32 is exposed and developed by a parallel exposure machine using a photolithography technique to produce a coil conductor pattern shown in FIG. 2C. Here, the hatched portions in the figure become the groove portions 33 from which the dry film 32 has been removed. The width of the coil conductor is 85 μm.
【0048】第12工程(電解めっき工程)では、ドラ
イフィルム32の溝部33に電解めっきとしての光沢硫
酸銅めっきで厚さ100μmのコイル導体層34を形成
する。ここで光沢めっきとするのは、導体層34表面を
鏡面状にして凹凸を少なくするためである。なお、導体
層34は溝部33の深さよりも肉厚が多少大きくなるよ
うにめっき処理してもよい。ここで、導体層を厚くと
り、めっき液の組成を選ぶと、ビアホールの穴を金属導
体で完全に埋めることができ、信頼性上及び電気的特性
上好ましい。この場合、硫酸銅めっき液の濃度は高い方
が好ましく、5水塩換算で150g/リットル以上、さ
らに好ましくは200g/リットルである。光沢剤はい
わゆるビアフィル(ビアホールを埋め尽くすこと)を目
的とし、さらに均一電着性が50%以上であるものを選
択する。導体層の厚さは層間絶縁層の厚さの1/2以
上、さらに1以上が好ましい。In the twelfth step (electrolytic plating step), a 100 μm thick coil conductor layer 34 is formed in the groove 33 of the dry film 32 by bright copper sulfate plating as electrolytic plating. The reason why the bright plating is used here is to reduce the unevenness by making the surface of the conductor layer 34 a mirror surface. Note that the conductor layer 34 may be plated so that the thickness thereof is slightly larger than the depth of the groove 33. Here, if the thickness of the conductor layer is made large and the composition of the plating solution is selected, the hole of the via hole can be completely filled with the metal conductor, which is preferable in terms of reliability and electrical characteristics. In this case, the concentration of the copper sulfate plating solution is preferably higher, and is preferably 150 g / liter or more, more preferably 200 g / liter, in terms of pentahydrate. The brightener is used for so-called via filling (filling the via hole), and a brightener having a uniform electrodeposition property of 50% or more is selected. The thickness of the conductor layer is at least 1 / of the thickness of the interlayer insulating layer, preferably at least 1.
【0049】第13工程(レジスト除去工程)ではドラ
イフィルム32を剥離、除去し、下地導体層31を露出
させる。In a thirteenth step (resist removing step), the dry film 32 is peeled off and removed, exposing the underlying conductor layer 31.
【0050】第14工程(下地除去工程)では、全体を
ウェットエッチングでエッチング処理して下地導体層3
1の不要部分を除去する。In a fourteenth step (underlying removal step), the entirety is subjected to an etching process by wet etching to form the underlying conductor layer 3.
1. Remove unnecessary portions.
【0051】以上の第9乃至第14工程により、図2
(C)のように層間絶縁層21上に第2導体層40が形
成されることになる。以上の工法により第2導体層40
のアスペクト比を0.3以上にすることができる。By the above ninth to fourteenth steps, FIG.
The second conductor layer 40 is formed on the interlayer insulating layer 21 as shown in FIG. The second conductor layer 40 is formed by the above-described method.
Can be set to 0.3 or more.
【0052】このようにして、図3に外観を、図4に第
1及び第2導体層20,40の断面を示す高周波コイル
が得られる。ここで、図1及び図2からも判るように前
記第1導体層20と第2導体層40とは層間絶縁層21
のビアホール22を介して相互に接続され、全体として
基板両側縁の端子電極45同士を接続するヘリカルパタ
ーンのコイル導体50を構成している。In this way, a high-frequency coil whose appearance is shown in FIG. 3 and whose cross sections of the first and second conductor layers 20 and 40 are shown in FIG. 4 is obtained. Here, as can be seen from FIGS. 1 and 2, the first conductor layer 20 and the second conductor layer 40 are
Are connected to each other via the via holes 22 of the helical pattern, and constitute a coil conductor 50 of a helical pattern that connects the terminal electrodes 45 on both side edges of the substrate as a whole.
【0053】図3の外観を示す写真、図4の第1及び第
2導体層20,40の断面図相当の写真から明らかなよ
うに、上記工法により各導体層20,40を作製できる
ことで、図9や図10の従来例に示す導体層のボイドの
発生はなく、各導体層20,40の表面は滑らかなもの
となる。As is clear from the photograph showing the appearance of FIG. 3 and the photograph corresponding to the cross-sectional view of the first and second conductor layers 20 and 40 in FIG. 4, the conductor layers 20 and 40 can be manufactured by the above-described method. There is no generation of voids in the conductor layers shown in the conventional examples of FIGS. 9 and 10, and the surfaces of the conductor layers 20, 40 are smooth.
【0054】前記絶縁性基板10及び層間絶縁層21と
なる有機絶縁層の材質には浮遊容量を減少させるために
誘電率の小さいものが好ましい。また誘電損失を減らす
為にQの大きいものが好ましい。具体的には絶縁性基板
10及び層間絶縁層21の比誘電率がそれぞれ5以下
で、Qはそれぞれ100以上あることがとくに望まし
い。絶縁性基板及び有機絶縁層の材料は使用周波数、目
標のQ値、コストを考慮して例えば以下の表1より選択
すればよい。この中でも、ビニルベンジルは誘電率、
Q、コストのバランスが良く、好ましい材料である。The material of the insulating substrate 10 and the organic insulating layer serving as the interlayer insulating layer 21 is preferably a material having a small dielectric constant in order to reduce the stray capacitance. Further, a material having a large Q is preferable in order to reduce the dielectric loss. Specifically, it is particularly desirable that the relative permittivity of the insulating substrate 10 and the interlayer insulating layer 21 is 5 or less, respectively, and the Q is 100 or more. The materials of the insulating substrate and the organic insulating layer may be selected from, for example, Table 1 below in consideration of the operating frequency, the target Q value, and the cost. Among them, vinylbenzyl has a dielectric constant,
It is a good material with good balance between Q and cost.
【0055】 表1 品種名 比誘電率 Q フッ素樹脂 2.1 10000 ポリエチレン 2.2 5000 PPO 2.5 1200 ビニルベンジル 2.5 260 シアネートエステル 2.7 1000 ポリエーテルイミド 3 670 ポリイミド 3.6 200 エポキシ 4.3 70 BTレジン 2.5 500 ポリオレフィン 2.6 2000 ポリフマレート 2.6 250 ポリアリレート 2.6 220 Table 1 Product name Relative permittivity Q fluororesin 2.1 10,000 Polyethylene 2.2 5000 PPO 2.5 1200 Vinylbenzyl 2.5 260 Cyanate ester 2.7 1000 Polyetherimide 3670 Polyimide 3.6 200 Epoxy 4.3 70 BT Resin 2.5 500 Polyolefin 2.6 2000 Polyfumarate 2.6 250 Polyarylate 2.6 220
【0056】有機材としたときの絶縁性基板及び有機絶
縁層には、機械的強度の向上の為に芯材を用いることが
出来る。芯材には以下の表2のようにDガラスクロス、
Eガラスクロス、ケプラークロス等を用いることが出来
る。一般的に誘電率の低く、低損失の材料ほど高価であ
るが、コストの許す限り、誘電率の低い材料を使用する
ことが好ましい。A core material can be used for the insulating substrate and the organic insulating layer when an organic material is used in order to improve mechanical strength. The core material is D glass cloth as shown in Table 2 below,
E glass cloth, Kepler cloth, or the like can be used. Generally, a material having a low dielectric constant and a low loss is more expensive, but it is preferable to use a material having a low dielectric constant as far as the cost permits.
【0057】 [0057]
【0058】前記絶縁性基板10及び有機絶縁層の層間
絶縁層21には、可撓性のある樹脂を用いることが好ま
しい。コイル導体と樹脂の熱膨張率は大きく異なってお
り、可撓性の乏しい樹脂を用いるとヒートサイクル等の
信頼性試験によりクラックが生じる等の不具合が発生す
る。具体的に可撓性の尺度を挙げると、樹脂の伸び率が
3%以上、エリクセン値が3mm以上等が挙げられる。基
板10に有機材を用いることは、誘電率が小さくかつ割
れに強い材料が比較的容易に得られるので好ましい。It is preferable that a flexible resin is used for the insulating substrate 10 and the interlayer insulating layer 21 of the organic insulating layer. The coefficient of thermal expansion between the coil conductor and the resin is significantly different, and if a resin having poor flexibility is used, problems such as cracks are generated in a reliability test such as a heat cycle. Specific examples of the measure of flexibility include a resin elongation of 3% or more and an Erichsen value of 3 mm or more. It is preferable to use an organic material for the substrate 10 because a material having a small dielectric constant and a high resistance to cracks can be obtained relatively easily.
【0059】なお、セラミック基板の場合はアルミナの
ように機械的強度は優れているが誘電率が10程度と大
きい材料とガラスのように誘電率は4程度と小さいが割
れやすい材料の二つにわかれて、機械的強度と低誘電率
の両方を併せ持つ材料はない。In the case of a ceramic substrate, there are two materials: a material having an excellent mechanical strength such as alumina but having a large dielectric constant of about 10; and a material such as glass having a small dielectric constant of about 4 but being easily broken. Fortunately, no material has both mechanical strength and low dielectric constant.
【0060】第1工程におけるめっき用下地導体層11
は、基板10の全面にあるので第4工程の電解めっき時
に大きな電流を流すことが出来めっき時間を短縮出来
る。これは特にコイル導体層14の高さを高くしてハイ
アスペクト形状にする場合に有効である。すなわち、導
体層14が厚い場合、めっき電流が小さいとめっき作業
時間が大幅に増加して量産性の悪化を招く。Underplating conductor layer 11 for plating in the first step
Is located on the entire surface of the substrate 10, so that a large current can flow during the electrolytic plating in the fourth step, and the plating time can be reduced. This is particularly effective when the height of the coil conductor layer 14 is increased to form a high aspect shape. That is, when the conductive layer 14 is thick, if the plating current is small, the plating operation time is greatly increased, and the mass productivity is deteriorated.
【0061】なお、最初にめっき下地導体層をパターニ
ングして、電解めっきで厚付けする方法もあるが、この
方法では一般的にめっき線の抵抗が大きくなるのでめっ
き時の電流を上げることが出来ず、またパターンの凸部
は電解が集中してめっきが厚くなり、また凹部はその反
対に薄くなり、パターニング精度が悪化する。特にスパ
イラルパターンのように導体の長さが大きい場合は著し
い。また、島状のパターンが形成できないので、端子電
極の構成時等に不具合が発生する場合もある。It is to be noted that there is a method of first patterning the conductive layer under the plating and then thickening it by electrolytic plating. However, this method generally increases the resistance of the plated wire, so that the current during plating can be increased. In addition, electrolysis concentrates on the convex portions of the pattern, and the plating becomes thicker, and the concave portions become thinner on the contrary, and the patterning accuracy deteriorates. This is particularly remarkable when the length of the conductor is large as in a spiral pattern. In addition, since an island-shaped pattern cannot be formed, a problem may occur when the terminal electrode is formed.
【0062】第2工程及び第3工程において、パターン
めっき用のめっきパターン形成に感光性レジストを使用
すると、高精度のパターニングが出来て好ましい。また
レジストを厚くすれば、容易にハイアスペクトパターン
を形成する事が出来る。レジストが厚い場合は平行光線
を照射できる平行露光機を用いると樹脂の壁面が垂直に
加工され好ましい。In the second and third steps, it is preferable to use a photosensitive resist for forming a plating pattern for pattern plating, since highly accurate patterning can be performed. If the resist is thickened, a high aspect pattern can be easily formed. When the resist is thick, it is preferable to use a parallel exposure machine capable of irradiating a parallel beam because the wall surface of the resin is processed vertically.
【0063】本実施の形態のように、感光性レジストに
ドライフィルム32を用いるとハイアスペクトパターン
が容易に出来るので好ましい。As in this embodiment, it is preferable to use a dry film 32 as a photosensitive resist because a high aspect pattern can be easily formed.
【0064】例えば、スピンコート法で液状レジストを
用いてレジスト層を形成する場合を考えると、厚塗りす
る場合はレジストの粘度を上げる必要があるが、この場
合基板周辺のレジストが厚くなり膜厚の精度が出ない。
また溶剤の乾燥も困難である。ドライフィルムの場合は
膜厚は最初から保証されており、また溶剤乾燥の必要も
ない利点がある。For example, when a resist layer is formed by using a liquid resist by a spin coating method, it is necessary to increase the viscosity of the resist in the case of thick coating. In this case, the resist around the substrate becomes thick and the film thickness becomes large. Is not accurate.
It is also difficult to dry the solvent. In the case of a dry film, the film thickness is guaranteed from the beginning and there is an advantage that there is no need to dry the solvent.
【0065】なお、ハイアスペクトパターンを形成する
場合、パネルめっき後レジストパターンを形成して、ド
ライエッチングする方法も考えられる。この場合は高精
度にハイアスペクトパターンが形成可能ではあるが、エ
ッチングのスピードが遅く(膜厚0.3μmで1時間程
度かかる)、工業的に生産可能な膜厚の上限は10μm
程度であり、またそれ以下の膜厚の場合でも量産性は犠
牲になる。In the case of forming a high aspect pattern, a method of forming a resist pattern after panel plating and performing dry etching is also conceivable. In this case, a high-aspect pattern can be formed with high precision, but the etching speed is slow (it takes about 1 hour at a film thickness of 0.3 μm), and the upper limit of the film thickness that can be industrially produced is 10 μm.
Even if the film thickness is smaller than that, mass productivity is sacrificed.
【0066】前記めっき下地導体層11の厚さの上限
は、第6工程でのエッチングのされやすさによって決ま
る。コイル導体層14と下地導体層11の選択エッチン
グが不可能な場合には下地導体層11の厚さはコイル導
体層14の厚さの1/5が上限である。厚さがこれを越
えると、コイル導体層14のエッチング量が増えて高周
波コイルとしての損失が増大し、またコイル導体層14
のパターン精度も落ちる。The upper limit of the thickness of the plating base conductor layer 11 is determined by the ease of etching in the sixth step. When the coil conductor layer 14 and the base conductor layer 11 cannot be selectively etched, the upper limit of the thickness of the base conductor layer 11 is 1 / of the thickness of the coil conductor layer 14. If the thickness exceeds this, the amount of etching of the coil conductor layer 14 increases and the loss as a high-frequency coil increases.
Pattern accuracy also drops.
【0067】コイル導体層14と下地導体層11が選択
エッチング可能な場合はこれより厚くてもかまわない
が、あまり厚いと下地導体層11のサイドエッチングが
大きくなるので、1/3が上限である。If the coil conductor layer 14 and the underlying conductor layer 11 can be selectively etched, the thickness may be larger than this. However, if the thickness is too large, the side etching of the underlying conductor layer 11 becomes large, so the upper limit is 1/3. .
【0068】第4工程の電解めっき法は膜形成速度が早
く、またスケールアップが容易であるので好ましい製造
手段である。特にハイアスペクト導体を形成する場合は
コイル導体層14の厚さが場合によっては100μmを
越えるので量産性を確保するのに極めて重要な工法にな
る。また光沢めっきを用いるとコイル導体層14の3面
の凹凸が小さくなり好ましい。金属の種類も銅、銀等比
抵抗の低いものがめっき可能である。この中でも銅は安
価であり、比抵抗も低く、また銀に比べてマイグレーシ
ョンも起こしにくいので要求特性のバランスがとれてお
り、好ましい。The electrolytic plating method of the fourth step is a preferable production means because the film formation speed is high and the scale-up is easy. In particular, when a high aspect conductor is formed, the thickness of the coil conductor layer 14 may exceed 100 μm in some cases, which is a very important method for securing mass productivity. The use of bright plating is preferable because unevenness on the three surfaces of the coil conductor layer 14 is reduced. Metals having a low specific resistance such as copper and silver can be plated. Among them, copper is inexpensive, has low specific resistance, and hardly causes migration as compared with silver.
【0069】第6工程でのめっき用下地導体層11のエ
ッチングはドライエッチング又はウエットエッチングの
どちらでも可能である。しかし、量産性を考慮すると本
実施の形態で述べたようにウエットエッチングが好まし
い。ウエットエッチングは量産性が良好であり(膜厚1
0μmの銅のエッチングで10分程度)、またスケール
アップも容易である。The etching of the plating base conductor layer 11 in the sixth step can be either dry etching or wet etching. However, in consideration of mass productivity, wet etching is preferable as described in this embodiment. Wet etching has good mass productivity (film thickness 1).
(It is about 10 minutes by etching of 0 μm copper), and scale-up is easy.
【0070】また、めっき用下地導体層11にコイル導
体層14と選択エッチング可能な金属を使用することも
好ましい。こうすれば第6工程中でのコイル導体層14
の細りを防止する事が出来る。組み合わせの例として下
地導体層がチタン、クロムであり、コイル導体層が銅で
ある場合が挙げられる。下地導体層がチタンのみである
場合、厚さを0.3〜1μmとし、エッチング液は例え
ば水酸化ナトリウムと過酸化水素水の混合物(組成:水
酸化ナトリウム1%、過酸化水素1%)を用いる。It is also preferable to use a metal that can be selectively etched with the coil conductor layer 14 for the base conductor layer 11 for plating. In this way, the coil conductor layer 14 during the sixth step
Can be prevented. As an example of the combination, there is a case where the base conductor layer is titanium and chromium and the coil conductor layer is copper. When the underlying conductor layer is made of titanium only, the thickness is set to 0.3 to 1 μm, and the etching solution is, for example, a mixture of sodium hydroxide and hydrogen peroxide solution (composition: sodium hydroxide 1%, hydrogen peroxide 1%). Used.
【0071】第8工程でのビアホール22の加工には層
間絶縁層21に感光性のある場合はフォトリソグラフィ
ー技術で形成し、そうでない場合はレーザー加工法が好
ましく用いられる。フォトリソグラフィー法の場合は一
度に多くの穴を開けることが可能であるので、穴数の多
い場合に好ましい。また穴開けの精度はフォトマスクの
精度でほとんど決まるので高い。レーザー加工法で穴開
けをするメリットは樹脂の種類を選ばないことである。
また樹脂に感光性を付与すると一般的にQ、誘電率等の
特性値が低下し、また機械的強度も悪化する。レーザー
加工法の場合は自由に樹脂を選択できるので、特性の良
好な層間絶縁膜を使用することが可能である。In the processing of the via hole 22 in the eighth step, if the interlayer insulating layer 21 has photosensitivity, it is formed by photolithography, otherwise, the laser processing method is preferably used. In the case of the photolithography method, a large number of holes can be formed at one time, and thus it is preferable to use a large number of holes. Also, the accuracy of drilling is high because it is almost determined by the accuracy of the photomask. The merit of drilling by the laser processing method is that the type of resin is not selected.
In addition, when photosensitivity is imparted to a resin, generally, characteristic values such as Q and dielectric constant decrease, and mechanical strength also deteriorates. In the case of the laser processing method, a resin can be freely selected, so that an interlayer insulating film having good characteristics can be used.
【0072】端子電極45同士を接続するコイル導体5
0となる第1導体層20及び第2導体層40のアスペク
ト比は出来るだけ大きいことが好ましい。アスペクト比
を上げることにより、コイル導体の渦電流損失を増やす
ことなく電流路の断面積を増加する事が出来る。またイ
ンダクタンス値はほとんど変わらないので、Qを効率良
く上げることが出来る。Coil conductor 5 for connecting terminal electrodes 45 to each other
It is preferable that the aspect ratio of the first conductor layer 20 and the second conductor layer 40 that is 0 is as large as possible. By increasing the aspect ratio, the cross-sectional area of the current path can be increased without increasing the eddy current loss of the coil conductor. In addition, since the inductance value hardly changes, Q can be increased efficiently.
【0073】コイル導体の幅を増やした場合は、電流路
の断面積は増加するものの、磁界と鎖交する導体上部の
面積が増え、またインダクタンス値が減少するので好ま
しくない。アスペクト比の目安として0.3以上が挙げ
られる。これはプリント基板等で行われているサブトラ
クティブ法はアスペクト比が0.2が上限であることに
基づいている。また、アスペクト比が0.3未満では、
電流路の断面積の増加はわずかにとどまりQの改善効果
はあまり期待できないからでもある。When the width of the coil conductor is increased, the cross-sectional area of the current path increases, but the area of the upper portion of the conductor interlinking with the magnetic field increases, and the inductance value decreases, which is not preferable. As a standard of the aspect ratio, 0.3 or more can be mentioned. This is based on the fact that the subtractive method performed on a printed circuit board or the like has an upper limit of the aspect ratio of 0.2. If the aspect ratio is less than 0.3,
This is because the cross-sectional area of the current path increases only slightly, and the effect of improving the Q cannot be expected much.
【0074】コイル導体表面は出来るだけなめらかで凹
凸の小さいものが好ましい。表面の凹凸が高周波のスキ
ンデプスと同程度になると電流路の長さが大きくなって
実効抵抗が上昇する。セラミック積層工法でコイルを作
成すると図10にあるように表面に多数のボイドが形成
されて好ましくない。凹凸の目安としてセラミック工法
との対比によると5μm以下が目安である。It is preferable that the surface of the coil conductor is as smooth and as small as possible. When the surface irregularities become almost the same as the high-frequency skin depth, the length of the current path increases and the effective resistance increases. When the coil is formed by the ceramic lamination method, many voids are formed on the surface as shown in FIG. 10, which is not preferable. According to the comparison with the ceramic method, a rough standard is 5 μm or less.
【0075】コイル導体パターンをヘリカルにすると通
常Qは上昇するが層数が増えるために量産性は低下す
る。本発明では導体層の工法を詳細に検討することによ
り、層数の多いヘリカルコイルにおいても実用に耐える
量産性が確保可能な工法を開示している。When the coil conductor pattern is made helical, the Q usually rises, but the mass productivity decreases because the number of layers increases. The present invention discloses a construction method capable of ensuring mass production sufficient for practical use even in a helical coil having a large number of layers by examining the construction method of the conductor layer in detail.
【0076】本実施の形態では、(I)高Q、(II)量産性
良好、(III)狭公差、(IV)高信頼性とするために以下に
述べる構成とする。In the present embodiment, the following configuration is adopted in order to achieve (I) high Q, (II) good mass productivity, (III) narrow tolerance, and (IV) high reliability.
【0077】(I) 高Qに関して(I) Regarding high Q
【0078】(1) 基本的関係(1) Basic relationship
【0079】コイルのQは次式で表される。 Q=2πfL/Reff …(1式) (但し、f:周波数、L:インダクタンス、Reff:実
効抵抗) また、実効抵抗Reffは次式で表される。 Reff=Rj+Re+Rd …(2式) (但し、Rj:ジュール損失に起因する抵抗、Re:渦電
流損失に起因する抵抗、Rd:誘電損失に起因する抵
抗)The coil Q is represented by the following equation. Q = 2πfL / Reff (Equation 1) (where f: frequency, L: inductance, Reff: effective resistance) Further, the effective resistance Reff is represented by the following equation. Reff = Rj + Re + Rd (Equation 2) (where, Rj: resistance due to Joule loss, Re: resistance due to eddy current loss, Rd: resistance due to dielectric loss)
【0080】(2) 層間絶縁層を有機材料にする。(2) The interlayer insulating layer is made of an organic material.
【0081】 層間絶縁層21が有機絶縁層の場合、
その形成温度が大幅に低下し(セラミック積層の場合は
1000℃程度、有機絶縁層の場合は200℃以下)、
導体ペーストの焼結によらずめっき工法でコイル導体5
0を形成でき、導体表面が滑らかになる。コイル導体5
0の滑らかさの目安は、導体表面の凹凸が使用周波数で
のスキンデプスの3倍以下となるようにする。1GHz
の場合を考えると、スキンデプスは導体が銅の場合約2
μmであるから6μm以下となる。また、コイル導体2
0の電流方向に垂直な面での切り口の1/3以上が滑ら
かである事が望ましい。これにより電流路が短くなり、
Rjが下がる。When the interlayer insulating layer 21 is an organic insulating layer,
The formation temperature is greatly reduced (about 1000 ° C. for a ceramic laminate and 200 ° C. or less for an organic insulating layer),
Coil conductor 5 by plating method without sintering conductor paste
0 can be formed, and the conductor surface becomes smooth. Coil conductor 5
The standard of smoothness of 0 is such that the unevenness of the conductor surface is three times or less the skin depth at the operating frequency. 1 GHz
When considering the case, the skin depth is about 2 when the conductor is copper.
μm, it is 6 μm or less. In addition, the coil conductor 2
It is desirable that at least one third of the cut in a plane perpendicular to the zero current direction is smooth. This shortens the current path,
Rj falls.
【0082】スパッタリング、蒸着、プラズマCVD等
の薄膜製膜方法により低温で無機絶縁層を形成すること
もできるが、ステップカバレージが悪く、特にヘリカル
巻きのように多数の導体層を形成する場合には好ましく
ない。また量産性が落ちる。このことはヘリカル巻きの
ように層数の多い場合は顕著になる。その上、一般的に
誘電率が大きくなり、SRF(自己共振周波数)が低下
する。さらに層数の多い場合はストレスが蓄積しクラッ
クが生じやすくなる。Although an inorganic insulating layer can be formed at a low temperature by a thin film forming method such as sputtering, vapor deposition, or plasma CVD, the step coverage is poor. In particular, when a large number of conductor layers such as a helical winding are formed, Not preferred. In addition, mass productivity decreases. This is remarkable when the number of layers is large, such as a helical winding. In addition, the dielectric constant generally increases, and the SRF (self-resonant frequency) decreases. Further, when the number of layers is large, stress accumulates and cracks easily occur.
【0083】 絶縁性基板10及び有機絶縁層として
Q値の高い樹脂を選択すればRdが減少しさらにQを向
上させる事が出来る。例えば、ビニルベンジル等のよう
にQが100以上の材料を選択することが望ましい。な
お、Qが100未満では高周波コイルのQの低下を招く
ことになり好ましくない。If a resin having a high Q value is selected as the insulating substrate 10 and the organic insulating layer, Rd is reduced and Q can be further improved. For example, it is desirable to select a material having a Q of 100 or more, such as vinylbenzyl. If Q is less than 100, Q of the high-frequency coil is undesirably reduced.
【0084】(3) コイル導体のアスペクト比を高くす
る。コイル導体50、つまり第1導体層20、第2導体
層40のアスペクト比をそれぞれ上げると電流路の断面
積を増やせるのでRjが減少し、Qを向上出来る。(3) The aspect ratio of the coil conductor is increased. Increasing the aspect ratio of the coil conductor 50, that is, the first conductor layer 20 and the second conductor layer 40, respectively, can increase the cross-sectional area of the current path, thereby reducing Rj and improving Q.
【0085】高周波においては電流は表皮効果の為に導
体のごく表面にしか流れない。電流の流れる深さの目安
としてスキンデプスがあり、導体が銅の場合は1GHz
で約2μmである。導体層を高く(厚く)すると側面に
も電流が流れるようになり、電流路の断面積が拡大し、
Rjが減少し、高周波においてもQを上げる事が出来
る。At high frequencies, current flows only on the very surface of the conductor due to the skin effect. There is a skin depth as a measure of the current flowing depth, and 1 GHz when the conductor is copper.
Is about 2 μm. When the conductor layer is made high (thick), current also flows to the side surface, and the cross-sectional area of the current path increases,
Rj decreases, and Q can be increased even at a high frequency.
【0086】なお、電流路を増やすもう一つの方法とし
て、導体幅を広くすることが考えられる。この場合電流
路の断面積は増えるものの、磁界とコイル導体の鎖交す
る面積が増えて渦電流損失が拡大する。また導体の最外
周の位置を固定して考えると導体幅を増やすと中央の開
口部の面積が減少してL値が減少する。一方、アスペク
ト比を上げた場合にはLはほとんど変わらないので、ア
スペクト比を上げた場合と比較するとQは減少すること
になる(1式参照)。As another method for increasing the current path, it is conceivable to increase the conductor width. In this case, although the cross-sectional area of the current path increases, the area where the magnetic field and the coil conductor interlink increases, and the eddy current loss increases. When the outermost position of the conductor is fixed, if the conductor width is increased, the area of the central opening decreases and the L value decreases. On the other hand, when the aspect ratio is increased, L hardly changes, so that Q is reduced as compared with the case where the aspect ratio is increased (see Equation 1).
【0087】(4) 巻き線、つまりコイル導体50をヘ
リカルにする。ヘリカル巻きにするとスパイラルの場合
に比べて同じインダクタンスLを得るのに短い導体です
むのでRjが減少する。(4) The winding, that is, the coil conductor 50 is made helical. In the case of a helical winding, a shorter conductor is required to obtain the same inductance L than in the case of a spiral, so that Rj decreases.
【0088】またコイル導体50がヘリカルパターンの
場合、磁界に接する導体の面積が減るのでReが減少す
る。その理由は、コイル導体の発生する磁界は基板に対
してほぼ垂直であり、ヘリカルの場合は最下層の下側の
導体面と最上層の上側の面は磁界にさらされて渦電流損
失が生じるが、これ以外の導体面はこれらの面にシール
ドされて磁界にほとんど接しないからである。When the coil conductor 50 has a helical pattern, Re decreases because the area of the conductor in contact with the magnetic field decreases. The reason is that the magnetic field generated by the coil conductor is almost perpendicular to the substrate, and in the case of a helical, the lower conductor surface of the lowermost layer and the upper surface of the uppermost layer are exposed to the magnetic field, causing eddy current loss However, the other conductor surfaces are shielded by these surfaces and hardly contact the magnetic field.
【0089】(5) コイル導体パターンを光沢めっきの
パターンめっき工法(図1に示した工法)で作製する。
これによりコイル導体50を構成する第1導体層20及
び第2導体層40の底面以外の3面を滑らかに出来る。(5) A coil conductor pattern is produced by a bright plating pattern plating method (the method shown in FIG. 1).
Thereby, three surfaces other than the bottom surface of the first conductor layer 20 and the second conductor layer 40 constituting the coil conductor 50 can be smoothed.
【0090】(II) 量産性に関して(II) Regarding mass productivity
【0091】(1) 層間絶縁層として有機絶縁層を用い
る。有機絶縁層の場合、量産性に優れた成膜方法を使用
できる。一方、滑らかなコイル導体50の表面を保って
無機の層間絶縁層を使用する場合には、スパッタリン
グ、蒸着、イオンプレーティング等の量産性の劣る製膜
方法を使用せざるを得ない。また高周波コイルでは浮遊
容量を小さくするために層間絶縁樹脂の厚さは10μm
以上に設定するが、この場合さらに量産性が悪化する。(1) An organic insulating layer is used as an interlayer insulating layer. In the case of an organic insulating layer, a film formation method excellent in mass productivity can be used. On the other hand, when an inorganic interlayer insulating layer is used while maintaining a smooth surface of the coil conductor 50, a film-forming method inferior in mass productivity such as sputtering, vapor deposition, or ion plating must be used. In the high-frequency coil, the thickness of the interlayer insulating resin is 10 μm to reduce the stray capacitance.
However, in this case, mass productivity is further deteriorated.
【0092】(2) コイル導体の形成にはパターンめっ
き法を用いる。図1で説明したパターンめっき法は量産
性に優れている。またQの向上には導体パターンのハイ
アスペクト化が有効であり、コイル導体厚が約100μ
mに達する場合もあるが、パターンめっき法によると量
産性を損なうことなくハイアスペクトパターンが形成出
来る。(2) A pattern plating method is used for forming the coil conductor. The pattern plating method described with reference to FIG. 1 is excellent in mass productivity. In order to improve Q, it is effective to increase the aspect ratio of the conductor pattern.
m, but a high aspect pattern can be formed without impairing mass productivity by the pattern plating method.
【0093】(III) 狭公差に関して(III) Regarding Narrow Tolerance
【0094】(1) コイル導体の形成にはパターンめっ
き法を用いる。パターンめっきの場合はコイル導体50
の精度はほとんどフォトマスクの精度で決まるので高精
度である。(1) A pattern plating method is used for forming the coil conductor. Coil conductor 50 for pattern plating
Is highly determined because it is almost determined by the accuracy of the photomask.
【0095】(2) ビアホール形成はレーザー加工もし
くはフォトリソグラフィー法を使用する。これらは、ビ
アホール22をスクリーン印刷法で形成するよりも遥か
に高精度で穴開け出来る。(2) A via hole is formed by laser processing or photolithography. In these, the via holes 22 can be formed with much higher precision than those formed by the screen printing method.
【0096】(IV) 高信頼性に関して(IV) Regarding high reliability
【0097】(1) 可撓性のある樹脂を層間絶縁層に使
用する。層間絶縁層21としての有機絶縁層には可撓性
のある樹脂を用いることが好ましい。導体と樹脂の熱膨
張率は大きく異なっており、可撓性の乏しい樹脂を用い
るとヒートサイクル等の信頼性試験によりクラックが生
じる等の不具合が発生する。可撓性のある樹脂を使用す
ることにより、これらの不具合を回避する事が出来る。
具体的に可撓性の尺度を揚げると、樹脂の伸び率が3%
以上、エリクセン値が3mm以上等が挙げられる。(1) A flexible resin is used for the interlayer insulating layer. It is preferable to use a flexible resin for the organic insulating layer as the interlayer insulating layer 21. The coefficient of thermal expansion between the conductor and the resin is greatly different, and if a resin having poor flexibility is used, problems such as cracks are generated in a reliability test such as a heat cycle. By using a flexible resin, these problems can be avoided.
The specific measure of flexibility is that resin elongation is 3%
As described above, the Erichsen value is 3 mm or more.
【0098】(2) 絶縁層21の形成時に樹脂の溶剤と
してブチルカルビトール等の沸点の高い溶剤を使用す
る。これにより、溶剤の乾燥時に粘度上昇が穏やかに起
こり、ステップカバレージが改善され、段差での導体の
断線等の不具合を防止してくれる。(2) A high boiling point solvent such as butyl carbitol is used as a resin solvent when forming the insulating layer 21. As a result, the viscosity rises gently when the solvent is dried, the step coverage is improved, and problems such as disconnection of the conductor at the step are prevented.
【0099】図5は本発明の第2の実施の形態を示し、
ヘリカルの巻数を3.5ターンとしたものである。同図
(A)は有機又は無機の絶縁性基板10上に形成された
第1導体層61、同図(B)は第1有機絶縁層62、同
図(C)は第2導体層63、同図(D)は第2有機絶縁
層64、同図(E)は第3導体層65、同図(F)は第
3有機絶縁層66、同図(G)は第4導体層67、同図
(H)は第4有機絶縁層68、同図(I)は第5導体層
69である。各導体層は各有機絶縁層に形成されたビア
ホール72を介し相互に接続されてコイル導体70を構
成し、このコイル導体70は基板両端縁の端子電極45
間を接続している。各導体層の作製手順は第1の実施の
形態と同様である。FIG. 5 shows a second embodiment of the present invention.
The number of turns of the helical is 3.5 turns. FIG. 1A shows a first conductor layer 61 formed on an organic or inorganic insulating substrate 10, FIG. 1B shows a first organic insulating layer 62, and FIG. 1C shows a second conductor layer 63. FIG. 4D shows the second organic insulating layer 64, FIG. 4E shows the third conductive layer 65, FIG. 4F shows the third organic insulating layer 66, FIG. FIG. 1H shows the fourth organic insulating layer 68, and FIG. 1I shows the fifth conductor layer 69. The conductor layers are connected to each other via via holes 72 formed in the respective organic insulating layers to form a coil conductor 70. The coil conductor 70 is connected to the terminal electrodes 45 at both ends of the substrate.
Are connected. The procedure for forming each conductor layer is the same as in the first embodiment.
【0100】この第2の実施の形態のように、多層の導
体層を用いてヘリカルパターンを構成することで、コイ
ル巻数を増してインダクタンスの増大を図ることができ
る。その他の作用効果は前述した第1の実施の形態と同
様である。By forming a helical pattern using multiple conductor layers as in the second embodiment, the number of coil turns can be increased to increase the inductance. Other functions and effects are the same as those of the first embodiment.
【0101】図6は本発明の第3の実施の形態であっ
て、スパイラルパターンのコイル導体を有する高周波コ
イルを作製したものである。図6(A)は有機又は無機
の絶縁性基板10上に形成されたスパイラルパターンの
第1導体層81を、同図(B)はその上に積層形成され
た有機絶縁層である層間絶縁層82を、同図(C)はそ
の上に形成された第2導体層83を示すものであり、第
1導体層81と第2導体層83とは層間絶縁層82のビ
アホール84を介して相互に接続され、全体として基板
両側縁の端子電極45同士を接続するスパイラルパター
ンのコイル導体90を構成している。FIG. 6 shows a third embodiment of the present invention, in which a high-frequency coil having a coil conductor of a spiral pattern is manufactured. FIG. 6A shows a first conductor layer 81 having a spiral pattern formed on an organic or inorganic insulating substrate 10, and FIG. 6B shows an interlayer insulating layer which is an organic insulating layer formed thereon. FIG. 2C shows a second conductor layer 83 formed thereon, and the first conductor layer 81 and the second conductor layer 83 are mutually connected via a via hole 84 of the interlayer insulating layer 82. To form a coil conductor 90 having a spiral pattern for connecting the terminal electrodes 45 on both side edges of the substrate as a whole.
【0102】この第3の実施の形態は、第1の実施の形
態のコイル導体をヘリカルからスパイラルに変更したも
のであり、その他の構成、製法、作用効果は前述の第1
の実施の形態と同様である。In the third embodiment, the coil conductor of the first embodiment is changed from a helical to a spiral. Other configurations, manufacturing methods, and operational effects are the same as those of the first embodiment.
This is the same as the embodiment.
【0103】[0103]
【実施例】以下、本発明に係る高周波コイルを実施例で
詳述する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a high-frequency coil according to the present invention will be described in detail with reference to embodiments.
【0104】実施例1 比誘電率が7.2のEガラスクロスを芯材(補強材)と
して、比誘電率が2.5、Q=260のビニルベンジル
を含浸して厚さ0.3mmの有機絶縁性基板を作製した。
このときの基板全体の比誘電率は3.2で、Q=250
であった。Example 1 E glass cloth having a relative permittivity of 7.2 was used as a core material (reinforcing material), and impregnated with vinylbenzyl having a relative permittivity of 2.5 and Q = 260 to obtain a 0.3 mm thick. An organic insulating substrate was manufactured.
At this time, the relative dielectric constant of the entire substrate is 3.2, and Q = 250.
Met.
【0105】図1の第1工程において、この基板10の
表面を粗化した後に、無電解銅めっきで厚さ0.3μm
となる無電解銅めっき層を下地導体層11として形成し
た。In the first step shown in FIG. 1, after the surface of the substrate 10 is roughened, the thickness is 0.3 μm by electroless copper plating.
An electroless copper plating layer was formed as the underlying conductor layer 11.
【0106】第2工程において、下地導体層11の上に
厚さ80μmのドライフィルム12をラミネーターで貼
り付けた。In the second step, a dry film 12 having a thickness of 80 μm was stuck on the underlying conductor layer 11 with a laminator.
【0107】第3工程において、ドライフィルム12に
対してフォトリソグラフィーの手法を用いて平行露光機
で露光、現像し、図2(A)のコイル導体パターンを作
製した。ここで図中の斜線の部分がドライフィルム12
を除去した溝部13となる。基板全体の縦、横寸法は
0.8×1.6mmであり、コイル導体部の幅は85μmで
ある。In the third step, the dry film 12 was exposed and developed by a parallel exposure machine using a photolithography technique to produce a coil conductor pattern shown in FIG. Here, the hatched portion in the figure is the dry film 12.
Are removed from the groove 13. The vertical and horizontal dimensions of the entire substrate are 0.8 × 1.6 mm, and the width of the coil conductor is 85 μm.
【0108】第4工程において、ドライフィルム12の
溝部13に電解めっきとしての光沢硫酸銅めっきで厚さ
80μmのコイル導体層14を形成した。In the fourth step, a coil conductor layer 14 having a thickness of 80 μm was formed in the groove 13 of the dry film 12 by bright copper sulfate plating as electrolytic plating.
【0109】第5工程において、ドライフィルム12を
剥離し、下地導体層11を露出させた。In the fifth step, the dry film 12 was peeled off to expose the underlying conductor layer 11.
【0110】第6工程において、全体をウェットエッチ
ングでエッチング処理して下地導体層11の不要部分を
除去した。In the sixth step, unnecessary portions of the underlying conductor layer 11 were removed by wet etching the entire surface.
【0111】以上の第1乃至第6工程により、図2
(A)のように絶縁性基板10上に第1導体層20を形
成した。By the above first to sixth steps, FIG.
The first conductor layer 20 was formed on the insulating substrate 10 as shown in FIG.
【0112】第7工程において、感光性絶縁樹脂を第1
導体層20上で25μmの厚さに塗布して有機絶縁層の
層間絶縁層21とした。In the seventh step, the photosensitive insulating resin is
It was applied to a thickness of 25 μm on the conductor layer 20 to form an interlayer insulating layer 21 of an organic insulating layer.
【0113】第8工程において、層間絶縁層21に対し
てフォトリソグラフィー法で露光、現像処理して図2
(B)の斜線の位置にビアホール22を作製した。ビア
ホールの直径は100μmである。また、層間絶縁層の
樹脂の硬化温度は160℃であり、比誘電率は3.5で
ある。In an eighth step, the interlayer insulating layer 21 is exposed and developed by photolithography,
A via hole 22 was formed at the hatched position in (B). The diameter of the via hole is 100 μm. The curing temperature of the resin of the interlayer insulating layer is 160 ° C., and the relative dielectric constant is 3.5.
【0114】第9工程において、絶縁層21の表面を粗
化した後に0.3μmの無電解銅めっきで厚さ0.3μm
となる無電解銅めっき層を下地導体層31として形成し
た。In the ninth step, after the surface of the insulating layer 21 is roughened, the thickness is 0.3 μm by electroless copper plating of 0.3 μm.
An electroless copper plating layer was formed as a base conductor layer 31.
【0115】第10工程において、下地導体層31の上
に厚さ100μmのドライフィルム32を貼り付けた。In the tenth step, a dry film 32 having a thickness of 100 μm was attached on the underlying conductor layer 31.
【0116】第11工程において、ドライフィルム32
に対してフォトリソグラフィーの手法を用いて平行露光
機で露光、現像し、図2(C)のコイル導体パターンを
作製した。ここで図中の斜線の部分がドライフィルム3
2を除去した溝部33となる。コイル導体部の幅は85
μmである。In the eleventh step, the dry film 32
Was exposed and developed by a parallel exposure machine using a photolithography technique to produce a coil conductor pattern shown in FIG. 2C. Here, the hatched portion in the figure is the dry film 3
The groove 33 is obtained by removing 2. The coil conductor width is 85
μm.
【0117】第12工程において、ドライフィルム32
の溝部33に光沢硫酸銅めっきで厚さ100μmのコイ
ル導体層34を形成した。ここで、導体層を厚くとり、
めっき液の組成を選ぶと、ビアホールの穴を金属導体で
完全に埋めることができ、信頼性上及び電気的特性上好
ましい。この場合、硫酸銅めっき液の濃度は高い方が好
ましく、5水塩換算で150g/リットル以上、さらに
好ましくは200g/リットルである。光沢剤はいわゆ
るビアフィルを目的とし、さらに均一電着性が50%以
上であるものを選択する。導体層の厚さは層間絶縁層の
厚さの1/2以上、さらに1以上が好ましい。In the twelfth step, the dry film 32
A coil conductor layer 34 having a thickness of 100 μm was formed in the groove 33 by bright copper sulfate plating. Here, take the conductor layer thick,
When the composition of the plating solution is selected, the hole of the via hole can be completely filled with the metal conductor, which is preferable in terms of reliability and electrical characteristics. In this case, the concentration of the copper sulfate plating solution is preferably higher, and is preferably 150 g / liter or more, more preferably 200 g / liter, in terms of pentahydrate. The brightener is used for the purpose of so-called via fill, and is selected to have a uniform electrodeposition property of 50% or more. The thickness of the conductor layer is at least 1 / of the thickness of the interlayer insulating layer, preferably at least 1.
【0118】第13工程において、ドライフィルム32
を剥離して、下地導体層31を露出させた。In the thirteenth step, the dry film 32
Was peeled off to expose the underlying conductor layer 31.
【0119】第14工程において、全体をウェットエッ
チングでエッチング処理して下地導体層31の不要部分
を除去した。In a fourteenth step, unnecessary portions of the underlying conductor layer 31 were removed by wet etching the entire surface.
【0120】以上の第9乃至第14工程により、図2
(C)のように層間絶縁層21上に第2導体層40が形
成されることになる。By the above ninth to fourteenth steps, FIG.
The second conductor layer 40 is formed on the interlayer insulating layer 21 as shown in FIG.
【0121】このようにして作製した高周波コイルの外
形の全体写真を図3に、また、コイル導体の断面写真を
図4にそれぞれ示す。また、この実施例1の高周波コイ
ルのSRF、Rdc、L(但し1GHzにおける値)を以
下の表3に、Qの周波数特性を図7に示す。FIG. 3 shows an overall photograph of the outer shape of the high-frequency coil thus produced, and FIG. 4 shows a sectional photograph of the coil conductor. Table 3 below shows SRF, Rdc, and L (value at 1 GHz) of the high-frequency coil of Example 1, and FIG. 7 shows the frequency characteristics of Q.
【0122】 表3 サンプル種類 SRF(GHz) Rdc(mΩ) L(mH) 実施例1 12 10 3.15 比較例1 9 66 3.20 Table 3 Sample type SRF (GHz) Rdc (mΩ) L (mH) Example 1 12 10 3.15 Comparative example 1 9 66 3.20
【0123】比較例1 通常のセラミック積層工法で高周波コイルを作製した。
外形寸法は1.6×0.8×0.8mmで外形写真を図8に
示す。実施例1と比較すると端子電極が大きく、両方の
端面全体と残りの4面端部の全てにはみ出した形に形成
されている。コイル導体は線幅105μm、高さ15μ
mで断面形状の写真を図9に示す。実施例1に比べて導
体の断面積が小さく、また導体の中、表面に至るボイド
が多数見られる。導体表面の写真を図10に示す。導体
表面に焼成時に形成されたと考えられる多数の小孔が見
られる。コイル導体形状はヘリカルであり実施例1と同
様である。層間絶縁層に使用したセラミック材料の比誘
電率は4.3である。この時のSRF、Rdc及びL(但
し1GHzにおける値)を前記表3に実施例1と対比し
て示す。Comparative Example 1 A high-frequency coil was manufactured by an ordinary ceramic laminating method.
The external dimensions are 1.6 × 0.8 × 0.8 mm and a photograph of the external form is shown in FIG. As compared with the first embodiment, the terminal electrodes are large, and are formed so as to protrude over both of the end faces and all of the remaining four end faces. The coil conductor has a line width of 105 μm and a height of 15 μm
FIG. 9 shows a photograph of the cross-sectional shape at m. Compared with the first embodiment, the conductor has a smaller cross-sectional area, and many voids are found in the conductor and reach the surface. FIG. 10 shows a photograph of the conductor surface. A large number of small holes considered to have been formed during firing are observed on the conductor surface. The shape of the coil conductor is helical, and is the same as in the first embodiment. The relative permittivity of the ceramic material used for the interlayer insulating layer is 4.3. The SRF, Rdc and L (at 1 GHz) at this time are shown in Table 3 in comparison with Example 1.
【0124】この比較例1のSRFは実施例1に比較し
て約3割低下している。これは層間絶縁層の誘電率が大
きいこと、端子電極が大きいこと、コイル導体層の幅が
大きいことによると考えられる。The SRF of the first comparative example is about 30% lower than that of the first embodiment. This is probably because the dielectric constant of the interlayer insulating layer is large, the terminal electrode is large, and the width of the coil conductor layer is large.
【0125】Rdcについては、導体が薄いので電流路の
断面積が低下してRdcは大幅に増加している。As for Rdc, since the conductor is thin, the cross-sectional area of the current path is reduced and Rdc is greatly increased.
【0126】一方、インダクタンスLはコイル導体の巻
き方によって決まるのでほとんど同じである。コイル導
体を実施例1のようにハイアスペクトにするとLを一定
にしたままでRdcを下げる事が出来るのが解る。On the other hand, the inductance L is almost the same because it is determined by the winding method of the coil conductor. It is understood that when the coil conductor is set to the high aspect as in the first embodiment, Rdc can be reduced while L is kept constant.
【0127】比較例1の場合のQの周波数特性を図7に
実施例1と対比して示す。比較例1ではQは実施例1に
比べておよそ半減している。これは導体の高さが小さい
ので電流路の断面積が十分に確保できないこと、コイル
導体の表面が荒れているので高周波においては電流路が
長くなること、によると考えられる。FIG. 7 shows the frequency characteristics of Q in Comparative Example 1 in comparison with Example 1. In Comparative Example 1, Q was reduced by about half compared to Example 1. It is considered that this is because the cross section of the current path cannot be sufficiently secured due to the small height of the conductor, and the current path becomes long at high frequencies due to the rough surface of the coil conductor.
【0128】実施例2 実施例1と同様にして3.5ターンの高周波コイルを作
製した。この時の各層のパターンを図5に示す。コイル
導体の断面形状、層間絶縁膜としての有機絶縁層の材
質、厚さは実施例1と同じである。この高周波コイルは
良好な高周波特性を示した。Example 2 A 3.5-turn high-frequency coil was manufactured in the same manner as in Example 1. FIG. 5 shows the pattern of each layer at this time. The cross-sectional shape of the coil conductor and the material and thickness of the organic insulating layer as the interlayer insulating film are the same as those in the first embodiment. This high-frequency coil exhibited good high-frequency characteristics.
【0129】実施例3 実施例1と同様にしてスパイラルパターンの高周波コイ
ルを作成した。このときの各層のパターンを図6に示
す。コイル導体の断面形状、層間絶縁層の材質、厚さは
実施例1と同じである。このコイルは良好な高周波特性
を示した。Example 3 A high frequency coil having a spiral pattern was prepared in the same manner as in Example 1. FIG. 6 shows the pattern of each layer at this time. The cross-sectional shape of the coil conductor, the material and the thickness of the interlayer insulating layer are the same as in the first embodiment. This coil showed good high frequency characteristics.
【0130】以上本発明の実施の形態及び実施例につい
て説明してきたが、本発明はこれに限定されることなく
請求項の記載の範囲内において各種の変形、変更が可能
なことは当業者には自明であろう。例えば、本発明は、
複数のコイルを組み合わせた、コイルチップアレイ、ト
ランス、コモンモードチョークコイル、またコンデンサ
と組み合わせた各種フィルタ等、少なくとも1個以上の
コイルを含む電子部品等に適用可能である。Although the embodiments and examples of the present invention have been described above, it is to be understood by those skilled in the art that the present invention is not limited to the embodiments and that various modifications and changes can be made within the scope of the claims. Would be self-evident. For example, the present invention
The present invention is applicable to electronic components including at least one or more coils, such as a coil chip array, a transformer, a common mode choke coil, a combination of a plurality of coils, and various filters combined with a capacitor.
【0131】[0131]
【発明の効果】以上説明したように、本発明に係る高周
波コイルの製造方法によれば、高Qでインダクタンスの
ばらつきが少なく、信頼性に優れた高周波コイルを量産
性良く製造可能である。As described above, according to the method of manufacturing a high-frequency coil according to the present invention, a high-frequency coil having high Q, little variation in inductance, and excellent reliability can be manufactured with good mass productivity.
【図1】本発明に係る高周波コイルの製造方法の第1の
実施の形態を示す工程図である。FIG. 1 is a process chart showing a first embodiment of a method for manufacturing a high-frequency coil according to the present invention.
【図2】その場合の導体層及び層間有機絶縁層を示す平
面図である。FIG. 2 is a plan view showing a conductor layer and an interlayer organic insulating layer in that case.
【図3】第1の実施の形態により作製される高周波コイ
ルの外観を示す斜視図である。FIG. 3 is a perspective view illustrating an appearance of a high-frequency coil manufactured according to the first embodiment.
【図4】第1の実施の形態により作製される導体層の断
面図である。FIG. 4 is a cross-sectional view of a conductor layer manufactured according to the first embodiment.
【図5】本発明の第2の実施の形態で作製する高周波コ
イルの導体層及び層間有機絶縁層を示す平面図である。FIG. 5 is a plan view showing a conductor layer and an interlayer organic insulating layer of a high-frequency coil manufactured according to a second embodiment of the present invention.
【図6】本発明の第3の実施の形態で作製する高周波コ
イルの導体層及び層間有機絶縁層を示す平面図である。FIG. 6 is a plan view showing a conductor layer and an interlayer organic insulating layer of a high-frequency coil manufactured according to a third embodiment of the present invention.
【図7】実施例1と比較例1とのQ値を示すグラフであ
る。FIG. 7 is a graph showing Q values of Example 1 and Comparative Example 1.
【図8】従来のセラミック積層工法によるチップコイル
の外観を示す斜視図である。FIG. 8 is a perspective view showing an appearance of a chip coil formed by a conventional ceramic lamination method.
【図9】図8の場合の導体層の断面図である。9 is a cross-sectional view of the conductor layer in the case of FIG.
【図10】従来のセラミック積層工法によるチップコイ
ルの上層の導体パターンの拡大平面図である。FIG. 10 is an enlarged plan view of a conductor pattern in an upper layer of a chip coil formed by a conventional ceramic lamination method.
1 積層セラミック層 2,45 端子電極 3,50,70,90 コイル導体 10 絶縁性基板 11,14,20,31,34,40,61,63,6
5,67,69,81,83 導体層 12,32 ドライフィルム 21,62,64,66,68,82 絶縁層 22,72,84 ビアホールReference Signs List 1 laminated ceramic layer 2, 45 terminal electrode 3, 50, 70, 90 coil conductor 10 insulating substrate 11, 14, 20, 31, 34, 40, 61, 63, 6
5, 67, 69, 81, 83 Conductive layer 12, 32 Dry film 21, 62, 64, 66, 68, 82 Insulating layer 22, 72, 84 Via hole
Claims (17)
を交互に積層して作製する高周波コイルの製造方法にお
いて、 前記導体層を作製する工程が、(1) 5μm以下のめっ
き用下地導体層を少なくとも前記絶縁性基板の片面の全
てに形成する下地形成工程と、(2) 感光性レジストを
前記下地導体層の上に設けるレジスト形成工程と、(3)
フォトリソグラフィー法により前記レジストのコイル
導体パターン部分を除去するパターニング工程と、(4)
電解めっきにより、前記レジストの除去されたコイル
導体パターン部分にコイル導体層を形成する電解めっき
工程と、(5) 前記感光性レジストを除去するレジスト
除去工程と、(6) エッチングにより前記下地導体層の
不要部分を除去する下地除去工程とを有することを特徴
とする高周波コイルの製造方法。In a method for manufacturing a high-frequency coil, wherein a conductor layer and an organic insulating layer are alternately laminated on an insulating substrate, the step of producing the conductor layer comprises: A base forming step of forming a base conductor layer on at least one side of the insulating substrate, and (2) a resist forming step of providing a photosensitive resist on the base conductor layer, (3)
Patterning step of removing the coil conductor pattern portion of the resist by photolithography method, (4)
An electrolytic plating step of forming a coil conductor layer on the coil conductor pattern portion from which the resist has been removed by electrolytic plating; (5) a resist removal step of removing the photosensitive resist; and (6) the base conductor layer by etching. And a base removing step of removing unnecessary portions.
1層を無電解めっきで形成する請求項1記載の高周波コ
イルの製造方法。2. The method for manufacturing a high-frequency coil according to claim 1, wherein at least the first layer of the base conductor layer for plating is formed by electroless plating.
項2記載の高周波コイルの製造方法。3. The method according to claim 2, wherein the electroless plating is copper plating.
ある請求項1,2又は3記載の高周波コイルの製造方
法。4. The method according to claim 1, wherein said photosensitive resist is a dry film.
で行う請求項1,2,3又は4記載の高周波コイルの製
造方法。5. The method according to claim 1, wherein the exposure of the photosensitive resist is performed by a parallel exposure machine.
項1,2,3,4又は5記載の高周波コイルの製造方
法。6. The method for manufacturing a high frequency coil according to claim 1, wherein said electrolytic plating is bright plating.
1,2,3,4,5又は6記載の高周波コイルの製造方
法。7. The method according to claim 1, wherein the electrolytic plating is copper plating.
ある請求項1,2,3,4,5,6又は7記載の高周波
コイルの製造方法。8. The method according to claim 1, wherein said etching is wet etching.
属種を選択エッチング可能な組み合わせにして、前記下
地除去工程で下地導体層のみをエッチングするエッチン
グ液で処理する請求項1,2,3,4,5,6,7又は
8記載の高周波コイルの製造方法。9. The method according to claim 1, wherein the metal species of the base conductor layer and the coil conductor layer are combined in a selectable manner, and are treated with an etchant for etching only the base conductor layer in the base removal step. , 4, 5, 6, 7 or 8.
層表面の凹凸が5μm以内である請求項1,2,3,
4,5,6,7,8又は9記載の高周波コイルの製造方
法。10. The coil conductor layer surface formed by the electrolytic plating has irregularities of 5 μm or less.
The method for producing a high-frequency coil according to 4, 5, 6, 7, 8 or 9.
記コイル導体層とからなる前記導体層のアスペクト比が
0.3以上である請求項1乃至10のいずれか記載の高
周波コイルの製造方法。11. The method for manufacturing a high-frequency coil according to claim 1, wherein an aspect ratio of the conductor layer including the base conductor layer and the coil conductor layer laminated thereon is 0.3 or more. .
ある請求項1乃至11のいずれか記載の高周波コイルの
製造方法。12. The method according to claim 1, wherein the organic insulating layer is made of a flexible resin.
ビアホールをレーザー加工にて形成する請求項1乃至1
2のいずれか記載の高周波コイルの製造方法。13. A method according to claim 1, wherein a via hole is formed in said organic insulating layer as an interlayer insulating layer by laser processing.
3. The method for manufacturing the high-frequency coil according to any one of 2.
感光性を有し、フォトリソグラフィー法でビアホールを
形成する請求項1乃至12のいずれか記載の高周波コイ
ルの製造方法。14. The method for manufacturing a high-frequency coil according to claim 1, wherein the organic insulating layer as an interlayer insulating layer has photosensitivity, and a via hole is formed by a photolithography method.
ある請求項1乃至14のいずれか記載の高周波コイルの
製造方法。15. The method for manufacturing a high-frequency coil according to claim 1, wherein said coil conductor pattern is helical.
記コイル導体層とからなる前記導体層の厚さが、層間絶
縁層としての前記有機絶縁層の厚さの1/2以上である
請求項1乃至15のいずれか記載の高周波コイルの製造
方法。16. The thickness of the conductor layer comprising the base conductor layer and the coil conductor layer laminated thereon is at least の of the thickness of the organic insulating layer as an interlayer insulating layer. Item 16. The method for manufacturing a high-frequency coil according to any one of Items 1 to 15.
ビアホールが形成してあり、該ビアホールが導体金属で
埋まっている請求項1乃至16のいずれか記載の高周波
コイルの製造方法。17. The method for manufacturing a high-frequency coil according to claim 1, wherein a via hole is formed in the organic insulating layer as an interlayer insulating layer, and the via hole is filled with a conductive metal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001306905A JP4055978B2 (en) | 2000-10-02 | 2001-10-02 | Manufacturing method of high frequency coil |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000301620 | 2000-10-02 | ||
JP2000-301620 | 2000-10-02 | ||
JP2001306905A JP4055978B2 (en) | 2000-10-02 | 2001-10-02 | Manufacturing method of high frequency coil |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002184638A true JP2002184638A (en) | 2002-06-28 |
JP4055978B2 JP4055978B2 (en) | 2008-03-05 |
Family
ID=26601319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001306905A Expired - Lifetime JP4055978B2 (en) | 2000-10-02 | 2001-10-02 | Manufacturing method of high frequency coil |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4055978B2 (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100690929B1 (en) | 2006-05-03 | 2007-03-09 | 한국기계연구원 | Method for preparing a high resolution pattern with a high aspect ratio and the pattern thickness required by using a dry film resist |
JP2009043835A (en) * | 2007-08-07 | 2009-02-26 | Fujikura Ltd | Electric circuit element and manufacturing method thereof |
JP2012049372A (en) * | 2010-08-27 | 2012-03-08 | Tdk Corp | Coil component |
KR20130140431A (en) * | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
US10304628B2 (en) | 2016-09-29 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and manufacturing method thereof |
US10650958B2 (en) | 2016-04-15 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
CN111278229A (en) * | 2020-03-20 | 2020-06-12 | 盐城维信电子有限公司 | Preparation method of voice coil motor flexible circuit board |
CN111333022A (en) * | 2020-03-17 | 2020-06-26 | 中北大学 | High-density micro-nano coil flexible heterogeneous integration method |
US10847300B2 (en) | 2016-11-10 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
-
2001
- 2001-10-02 JP JP2001306905A patent/JP4055978B2/en not_active Expired - Lifetime
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100690929B1 (en) | 2006-05-03 | 2007-03-09 | 한국기계연구원 | Method for preparing a high resolution pattern with a high aspect ratio and the pattern thickness required by using a dry film resist |
JP2009043835A (en) * | 2007-08-07 | 2009-02-26 | Fujikura Ltd | Electric circuit element and manufacturing method thereof |
JP2012049372A (en) * | 2010-08-27 | 2012-03-08 | Tdk Corp | Coil component |
KR20130140431A (en) * | 2012-06-14 | 2013-12-24 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
KR101709810B1 (en) | 2012-06-14 | 2017-03-08 | 삼성전기주식회사 | Method for manufacturing high frequency inductor |
US10650958B2 (en) | 2016-04-15 | 2020-05-12 | Samsung Electro-Mechanics Co., Ltd. | Coil electronic component |
US10304628B2 (en) | 2016-09-29 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and manufacturing method thereof |
US10847300B2 (en) | 2016-11-10 | 2020-11-24 | Samsung Electro-Mechanics Co., Ltd. | Inductor and method of manufacturing the same |
CN111333022A (en) * | 2020-03-17 | 2020-06-26 | 中北大学 | High-density micro-nano coil flexible heterogeneous integration method |
CN111333022B (en) * | 2020-03-17 | 2023-04-07 | 中北大学 | High-density micro-nano coil flexible heterogeneous integration method |
CN111278229A (en) * | 2020-03-20 | 2020-06-12 | 盐城维信电子有限公司 | Preparation method of voice coil motor flexible circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4055978B2 (en) | 2008-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220028602A1 (en) | Inductor component | |
TWI234172B (en) | Inductance element, laminated electronic component, laminated electronic component module and method for producing these element, component and module | |
JP6207107B2 (en) | Coil electronic component and manufacturing method thereof | |
JPH0254903A (en) | Chip type coil and manufacture thereof | |
JP4591689B2 (en) | Manufacturing method of LC composite parts | |
JPH06318672A (en) | Forming method of thin film capacitor, manufacture of thin film capacitor, manufacture of thin film bypass capacitor, and thin film capacitor | |
US20180197674A1 (en) | Inductor component | |
JP6460220B1 (en) | Coil component and manufacturing method thereof | |
WO1999046784A1 (en) | Module and method of manufacture | |
JP2002184638A (en) | Method for manufacturing high-frequency coil | |
JP2002110425A (en) | High-frequency coil | |
JPH02126610A (en) | High frequency coil and manufacture thereof | |
JP2002134321A (en) | High-frequency coil and its manufacturing method | |
JP2002353031A (en) | High frequency coil | |
JP2002134322A (en) | High-q high-frequency coil and its manufacturing method | |
JP4052434B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP2002124415A (en) | Printed circuit board for high frequency and its manufacturing method | |
WO2020255791A1 (en) | Multi-layer wiring board having lc resonance circuit, and electronic component package using multi-layer wiring board having lc resonance circuit | |
JP2002203720A (en) | Composite electronic part containing inductor and its manufacturing method | |
JPH07142256A (en) | Stacked printed coil and its manufacture | |
JP2001250723A (en) | High-q high-frequency coil and its manufacturing method | |
JP7367713B2 (en) | inductor parts | |
TW200406950A (en) | Method to produce electrical wire-structures usable in high frequency technology | |
JPH0945570A (en) | Electronic component and manufacture thereof | |
JP2000058326A (en) | Chip inductor and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071012 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4055978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |