JP2002124415A - Printed circuit board for high frequency and its manufacturing method - Google Patents
Printed circuit board for high frequency and its manufacturing methodInfo
- Publication number
- JP2002124415A JP2002124415A JP2000316322A JP2000316322A JP2002124415A JP 2002124415 A JP2002124415 A JP 2002124415A JP 2000316322 A JP2000316322 A JP 2000316322A JP 2000316322 A JP2000316322 A JP 2000316322A JP 2002124415 A JP2002124415 A JP 2002124415A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor layer
- conductor
- frequency substrate
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は高周波用基板及びそ
の製造方法に係り、特にモジュール部品等の高周波用高
密度基板に適用して好適な結果（低損失）が得られる高
周波用基板及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency substrate and a method of manufacturing the same, and more particularly, to a high-frequency substrate which can be applied to a high-frequency high-density substrate such as a module component to obtain a favorable result (low loss) and a method of manufacturing the same. About the method.
【０００２】[0002]
【従来の技術】従来、高周波用基板は、フッ素樹脂（商
品名：テフロン）等の高Ｑ、低誘電率材を絶縁層として
用い、これに１２μｍあるいはそれ以下の薄い銅箔を貼
り、これをフォトエッチング法等で所定パターンに加工
して作成していた（例えば、特許第３０１２５９０号公
報）。薄い銅箔を用いるのは下記の二つの理由による。2. Description of the Related Art Conventionally, a high-frequency substrate uses a high-Q, low-dielectric-constant material such as a fluororesin (trade name: Teflon) as an insulating layer, and attaches a thin copper foil of 12 μm or less to the insulating layer. It was created by processing it into a predetermined pattern by a photoetching method or the like (for example, Japanese Patent No. 3012590). The thin copper foil is used for the following two reasons.
【０００３】 高周波では表皮効果により表面しか電
流が流れず、例えば、銅の場合、１ＧＨｚの周波数では
表皮（スキンデプス）の厚さが２μｍであり、このとき
２００μｍ幅のパターンで銅箔の厚さが１２μｍの場合
と３６μｍの場合では電流路の断面積には殆ど差がな
い。従って高周波での導体損失に殆ど差は出ない。At high frequencies, current flows only on the surface due to the skin effect. For example, in the case of copper, at a frequency of 1 GHz, the thickness of the skin (skin depth) is 2 μm. Is 12 μm and 36 μm, there is almost no difference in the cross-sectional area of the current path. Therefore, there is almost no difference in conductor loss at high frequencies.
【０００４】 フォトエッチング法で導体パターンを
形成する場合は銅箔の厚さが薄いほうがパターニングの
精度を上げられる。When a conductive pattern is formed by a photoetching method, the thinner the copper foil, the higher the patterning accuracy.
【０００５】[0005]
【発明が解決しようとする課題】しかし、上記従来構成
では低周波時に比較して導体損失が大きく効率が悪い。
高Ｑ材料を使用してこれを補おうと思っても、下式１の
ように全体のエネルギー損失は導体損失と誘電体損失の
和で表現されるので、 Ｗtot ＝ Ｗｃ＋Ｗｄ …（式１） （但し、Ｗtot：全体のエネルギー損失、Ｗｃ：導体損
失、Ｗｄ：誘電体損失） はじめから導体損失が支配的な場合は、誘電体損失のみ
を減じても全体のエネルギー損失は殆ど変わらない。ま
た、導体損失を減らす為に導体の幅を増やすと、基板全
体の床面積は大幅に大きくなるが、高密度化のためには
導体幅を増やすことは困難で何らかの工夫が必要とな
る。However, in the above-described conventional configuration, the conductor loss is large and the efficiency is low as compared with the low frequency.
Even if one wishes to compensate for this by using a high-Q material, the total energy loss is expressed by the sum of the conductor loss and the dielectric loss as in the following equation 1, so that Wtot = Wc + Wd (Equation 1) , Wtot: total energy loss, Wc: conductor loss, Wd: dielectric loss) When the conductor loss is dominant from the beginning, the overall energy loss hardly changes even if only the dielectric loss is reduced. In addition, if the width of the conductor is increased to reduce the conductor loss, the floor area of the entire substrate is significantly increased. However, it is difficult to increase the conductor width for higher density, and some measures are required.
【０００６】本発明は、上記の点に鑑み、高密度部品実
装に適し、かつ低損失化を図ることのできる高周波用基
板及びその製造方法を提供することを目的とする。SUMMARY OF THE INVENTION In view of the foregoing, it is an object of the present invention to provide a high-frequency board suitable for high-density component mounting and capable of reducing loss, and a method of manufacturing the same.
【０００７】本発明のその他の目的や新規な特徴は後述
の実施の形態において明らかにする。[0007] Other objects and novel features of the present invention will be clarified in embodiments described later.
【０００８】[0008]
【課題を解決するための手段】上記目的を達成するため
に、本願請求項１の発明に係る高周波用基板は、比誘電
率が５以下の有機基板本体の少なくとも片面に、膜厚が
１５μｍ以上でアスペクト比が０.３以上の導体パター
ンを有する導体層を形成したことを特徴としている。In order to achieve the above object, a high-frequency substrate according to the first aspect of the present invention has a thickness of 15 μm or more on at least one surface of an organic substrate body having a relative dielectric constant of 5 or less. And a conductor layer having a conductor pattern having an aspect ratio of 0.3 or more is formed.
【０００９】本願請求項２の発明に係る高周波用基板
は、比誘電率が５以下の有機基板本体の少なくとも片面
に、膜厚が１５μｍ以上でアスペクト比が０.３以上の
導体パターンを有する導体層を形成してなる構造体を接
着層を介し複数層積層したことを特徴としている。A high-frequency substrate according to a second aspect of the present invention is a high-frequency substrate having a conductor pattern having a thickness of 15 μm or more and an aspect ratio of 0.3 or more on at least one surface of an organic substrate body having a relative dielectric constant of 5 or less. It is characterized in that a plurality of layers formed of layers are laminated via an adhesive layer.
【００１０】本願請求項３の発明に係る高周波用基板
は、請求項２において、前記接着層がプリプレグであ
り、該プリプレグの母材の比誘電率が５以下、Ｑが１０
０以上であることを特徴としている。According to a third aspect of the present invention, in the high frequency substrate according to the second aspect, the adhesive layer is a prepreg, and the base material of the prepreg has a relative dielectric constant of 5 or less and a Q of 10 or less.
It is characterized by being 0 or more.
【００１１】本願請求項４の発明に係る高周波用基板
は、比誘電率が５以下の有機基板本体の少なくとも片面
に、膜厚が１５μｍ以上でアスペクト比が０.４以上の
導体パターンを有する導体層を形成し、さらにその上に
比誘電率５以下の有機絶縁層を介して膜厚が１５μｍ以
上でアスペクト比が０.４以上の導体パターンを有する
導体層を一層又は複数層積層したことを特徴としてい
る。According to a fourth aspect of the present invention, there is provided a high-frequency substrate having a conductor pattern having a thickness of 15 μm or more and an aspect ratio of 0.4 or more on at least one surface of an organic substrate body having a relative dielectric constant of 5 or less. A conductor layer having a conductor pattern having a thickness of 15 μm or more and an aspect ratio of 0.4 or more is further laminated thereon through an organic insulating layer having a relative permittivity of 5 or less. Features.
【００１２】本願請求項５の発明に係る高周波用基板
は、請求項４において、前記有機絶縁層のＱが１００以
上であることを特徴としている。A high frequency substrate according to a fifth aspect of the present invention is characterized in that, in the fourth aspect, Q of the organic insulating layer is 100 or more.
【００１３】本願請求項６の発明に係る高周波用基板
は、請求項４又は５において、前記有機絶縁層の材質が
ビニルベンジルであることを特徴としている。The high frequency substrate according to the invention of claim 6 of the present application is characterized in that, in claim 4 or 5, the material of the organic insulating layer is vinylbenzyl.
【００１４】本願請求項７の発明に係る高周波用基板
は、請求項１，２，３，４，５又は６において、前記有
機基板本体のＱが１００以上であることを特徴としてい
る。According to a seventh aspect of the present invention, there is provided the high-frequency substrate according to the first, second, third, fourth, fifth or sixth aspect, wherein the Q of the organic substrate body is 100 or more.
【００１５】本願請求項８の発明に係る高周波用基板
は、請求項１，２，３，４，５，６又は７において、前
記有機基板本体の材質がビニルベンジルであることを特
徴としている。According to an eighth aspect of the present invention, there is provided the high frequency substrate according to the first, second, third, fourth, fifth, sixth or seventh aspect, wherein the material of the organic substrate body is vinylbenzyl.
【００１６】本願請求項９の発明に係る高周波用基板
は、請求項１，２，３，４，５，６，７又は８におい
て、前記基板本体上に前記導体層によりヘリカルコイル
を少なくとも１つ形成してあることを特徴としている。According to a ninth aspect of the present invention, there is provided the high frequency substrate according to any one of the first, second, third, fourth, fifth, sixth, seventh and eighth aspects, wherein at least one helical coil is provided on the substrate body by the conductor layer. It is characterized by being formed.
【００１７】本願請求項１０の発明は、比誘電率が５以
下の有機基板本体の少なくとも片面に、膜厚が１５μｍ
以上でアスペクト比が０.３以上の導体パターンを有す
る導体層を形成する高周波用基板の製造方法であって、
前記導体層を作製する工程が、(1) ５μｍ以下のめっ
き用下地導体層を少なくとも前記絶縁性基板の片面の全
てに形成する下地形成工程と、(2) 感光性レジストを
前記下地導体層の上に設けるレジスト形成工程と、(3)
フォトリソグラフィー法により前記レジストの導体パ
ターン部分を除去するパターニング工程と、(4) 電解
めっきにより、前記レジストの除去された導体パターン
部分に主導体層を形成する電解めっき工程と、(5) 前
記感光性レジストを除去するレジスト除去工程と、(6)
エッチングにより前記下地導体層の不要部分を除去す
る下地除去工程とを有することを特徴としている。According to a tenth aspect of the present invention, the organic substrate having a relative dielectric constant of 5 or less has a film thickness of 15 μm on at least one surface.
A method for manufacturing a high-frequency substrate for forming a conductor layer having a conductor pattern having an aspect ratio of 0.3 or more,
The step of forming the conductive layer includes: (1) a base forming step of forming a plating base conductive layer of 5 μm or less on at least one side of the insulating substrate; and (2) a photosensitive resist of the base conductive layer. A resist forming step to be provided on top, (3)
A patterning step of removing a conductor pattern portion of the resist by a photolithography method; (4) an electrolytic plating step of forming a main conductor layer on the conductor pattern portion from which the resist has been removed by electrolytic plating; (6) a resist removing step of removing the conductive resist;
A base removing step of removing unnecessary portions of the base conductor layer by etching.
【００１８】本願請求項１１の発明に係る高周波用基板
の製造方法は、請求項１０において、前記めっき用下地
導体層の少なくとも第１層を無電解めっきで形成するこ
とを特徴としている。The method of manufacturing a high frequency substrate according to the invention of claim 11 of the present application is characterized in that, in claim 10, at least the first layer of the base conductor layer for plating is formed by electroless plating.
【００１９】本願請求項１２の発明に係る高周波用基板
の製造方法は、請求項１１において、前記無電解めっき
が銅めっきであることを特徴としている。A method for manufacturing a high-frequency substrate according to a twelfth aspect of the present invention is characterized in that, in the eleventh aspect, the electroless plating is copper plating.
【００２０】本願請求項１３の発明に係る高周波用基板
の製造方法は、請求項１０，１１又は１２において、前
記感光性レジストがドライフィルムであることを特徴と
している。The method for manufacturing a high-frequency substrate according to the invention of claim 13 of the present application is characterized in that, in claim 10, 11, or 12, the photosensitive resist is a dry film.
【００２１】本願請求項１４の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２又は１３におい
て、前記感光性レジストの露光を平行露光機で行うこと
を特徴としている。According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a high frequency substrate, wherein the exposure of the photosensitive resist is performed by a parallel exposure machine.
【００２２】本願請求項１５の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３又は１４
において、前記電解めっきが光沢めっきであることを特
徴としている。The method for manufacturing a high-frequency substrate according to the invention of claim 15 of the present application is directed to claim 10, 11, 12, 13 or 14.
Wherein the electrolytic plating is bright plating.
【００２３】本願請求項１６の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４又
は１５において、前記電解めっきが銅めっきであること
を特徴としている。The method for manufacturing a high-frequency substrate according to the invention of claim 16 of the present application is characterized in that, in claim 10, 11, 12, 13, 14, or 15, the electrolytic plating is copper plating.
【００２４】本願請求項１７の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４，
１５又は１６において、前記エッチングがウエットエッ
チングであることを特徴としている。The method of manufacturing a high-frequency substrate according to the invention of claim 17 of the present application is directed to claims 10, 11, 12, 13, 14,
15 or 16, wherein the etching is wet etching.
【００２５】本願請求項１８の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４，
１５，１６又は１７において、前記下地導体層と前記主
導体層の金属種を選択エッチング可能な組み合わせにし
て、前記下地除去工程で下地導体層のみをエッチングす
るエッチング液で処理することを特徴としている。The method for manufacturing a high-frequency substrate according to the invention of claim 18 of the present application is directed to claims 10, 11, 12, 13, 14,
15, 15, or 17, wherein the metal type of the base conductor layer and the main conductor layer is made a combination capable of being selectively etched, and is treated with an etchant for etching only the base conductor layer in the base removal step. .
【００２６】本願請求項１９の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４，
１５，１６，１７又は１８において、前記電解めっきで
形成した主導体層表面の凹凸が５μｍ以内であることを
特徴としている。The method of manufacturing a high-frequency substrate according to the invention of claim 19 of the present application is directed to claims 10, 11, 12, 13, 14,
15, 16, 17 or 18, wherein the unevenness of the surface of the main conductor layer formed by the electrolytic plating is within 5 μm.
【００２７】本願請求項２０の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４，
１５，１６，１７，１８又は１９において、前記導体層
の上に有機絶縁層を介して導体層を積層する場合に、前
記有機絶縁層にレーザー加工でビアホールを形成するこ
とを特徴としている。The method for manufacturing a high-frequency substrate according to the invention of claim 20 of the present application is directed to claims 10, 11, 12, 13, 14,
In any of 15, 16, 17, 18, and 19, when a conductive layer is laminated on the conductive layer via an organic insulating layer, a via hole is formed in the organic insulating layer by laser processing.
【００２８】本願請求項２１の発明に係る高周波用基板
の製造方法は、請求項１０，１１，１２，１３，１４，
１５，１６，１７，１８又は１９において、前記導体層
の上に有機絶縁層を介して導体層を積層する場合に、前
記有機絶縁層として感光性のものを用いてフォトリソグ
ラフィー法でビアホールを形成することを特徴としてい
る。The method for manufacturing a high-frequency substrate according to the invention of claim 21 of the present application is directed to claims 10, 11, 12, 13, 14,
In 15, 16, 17, 18 or 19, when a conductive layer is laminated on the conductive layer via an organic insulating layer, a via hole is formed by a photolithography method using a photosensitive organic insulating layer. It is characterized by doing.
【００２９】[0029]
【発明の実施の形態】以下、本発明に係る高周波用基板
の製造方法の実施の形態を図面に従って説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the method for manufacturing a high-frequency substrate according to the present invention will be described below with reference to the drawings.
【００３０】図１乃至図３で本発明の第１の実施の形態
を説明する。図１（Ａ）は有機絶縁基板本体１０上に形
成された第１導体層１１を、同図（Ｂ）はその上に積層
形成された層間絶縁層としての有機絶縁層１２を、同図
（Ｃ）はその上に形成された第２導体層１３を示し、ま
た図２は図１のII−II断面図を示すものであり、第１導
体層１１と第２導体層１３とは有機絶縁層１２のビアホ
ール１４を介して相互に接続され、全体として基板両側
縁の端子電極１５同士を接続するヘリカルパターンのコ
イル導体２０を構成している。つまり、このように作製
された高周波用基板はヘリカルコイルを基板本体１０上
に形成した（換言すれば高周波用基板内に形成した）も
のとなっている。A first embodiment of the present invention will be described with reference to FIGS. FIG. 1A shows a first conductor layer 11 formed on an organic insulating substrate main body 10, and FIG. 1B shows an organic insulating layer 12 as an interlayer insulating layer laminated thereon. FIG. 2C shows a second conductor layer 13 formed thereon, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. The first conductor layer 11 and the second conductor layer 13 are organically insulated. The coil conductors 20 are connected to each other via the via holes 14 in the layer 12 and have a helical pattern that connects the terminal electrodes 15 on both side edges of the substrate as a whole. That is, the high-frequency substrate manufactured in this manner has a helical coil formed on the substrate main body 10 (in other words, formed in the high-frequency substrate).
【００３１】また、図１中仮想線で示すように、他の端
子電極１６や他のチップコンデンサ、チップ抵抗等のチ
ップ部品を装着するための導体ランド１７を有機絶縁層
１２上に第２導体層１３で同時に形成することができ
る。さらに、図示は省略したが、第１、第２導体層にて
所要の配線パターンも同時に形成してもよい。As shown by phantom lines in FIG. 1, a conductor land 17 for mounting chip components such as other terminal electrodes 16 and other chip capacitors and chip resistors is formed on the organic insulating layer 12 by a second conductor land. It can be formed simultaneously with the layer 13. Further, although not shown, a required wiring pattern may be simultaneously formed on the first and second conductor layers.
【００３２】前記有機絶縁基板本体１０及び有機絶縁層
１２の比誘電率は５以下で、より好ましくは３以下であ
り、前記第１及び第２の導体層１１，１３は膜厚１５μ
ｍ以上でアスペクト比が０.３以上、より好ましくは０.
４以上となっている。比誘電率を下げることで、導体層
を設けた際の浮遊容量の発生を少なくすることができ
る。比誘電率が５を超える場合、浮遊容量の発生が顕著
になる。また、アスペクト比を上げることにより、導体
層の渦電流損失を増やすことなく高周波での電流路の断
面積を増加することができる。膜厚１５μｍ未満でアス
ペクト比が０.３未満では、電流路の断面積の増加はわ
ずかにとどまる。The relative permittivity of the organic insulating substrate body 10 and the organic insulating layer 12 is 5 or less, more preferably 3 or less, and the first and second conductor layers 11 and 13 have a thickness of 15 μm.
m and an aspect ratio of 0.3 or more, more preferably 0.3 or more.
4 or more. By lowering the relative permittivity, the occurrence of stray capacitance when a conductor layer is provided can be reduced. When the relative permittivity exceeds 5, the occurrence of stray capacitance becomes remarkable. In addition, by increasing the aspect ratio, the cross-sectional area of the high-frequency current path can be increased without increasing the eddy current loss of the conductor layer. When the thickness is less than 15 μm and the aspect ratio is less than 0.3, the increase in the cross-sectional area of the current path is only slight.
【００３３】第１及び第２導体層１１，１３の作製は、
パターンめっき法によって行っている。このパターンめ
っき法の場合を以下に説明する。The production of the first and second conductor layers 11 and 13 is as follows.
It is performed by the pattern plating method. The case of this pattern plating method will be described below.
【００３４】図３の第１工程（下地形成工程）におい
て、有機絶縁基板本体１０の表面を粗化した後、片面の
全てに厚さ５μｍ以下のめっき用下地導体層２１を形成
する。なお、下地導体層２１が５μｍを超えると後工程
で不要な下地導体層２１を除去するエッチングに時間が
かかり、かつ下地導体層２１上に設ける主導体層もエッ
チングされるおそれが出てくるため、好ましくない。In the first step (base formation step) of FIG. 3, after roughening the surface of the organic insulating substrate body 10, a plating base conductor layer 21 having a thickness of 5 μm or less is formed on one side. If the thickness of the underlying conductor layer 21 exceeds 5 μm, it takes time to remove unnecessary underconductor layer 21 in a subsequent step, and the main conductor layer provided on the underlying conductor layer 21 may be etched. Is not preferred.
【００３５】前記下地導体層２１の形成方法は、スパッ
タリング、蒸着、イオンプレーティング等の薄膜工法、
無電解めっき又は無電解めっきした上に電解めっきを施
す等のウエット工法及びこれらの組み合わせとする。組
み合わせの一例を挙げると、０.１μｍのＴｉ膜をスパ
ッタリング法で形成した後で、電解銅めっきで２μｍ厚
付けする等の方法である。この中でも無電解めっきもし
くはこの上に電解めっきで厚付けする方法は量産性が良
く、またスケールアップも容易なので好ましい。The method for forming the base conductor layer 21 includes a thin film method such as sputtering, vapor deposition, or ion plating;
A wet method such as electroless plating or electroless plating followed by electroless plating, or a combination thereof. An example of the combination is a method in which a 0.1 μm Ti film is formed by a sputtering method and then a 2 μm thick film is formed by electrolytic copper plating. Among them, the method of electroless plating or the method of thickening by electroplating on this is preferable because of good mass productivity and easy scale-up.
【００３６】金属の種類は比抵抗が低くて、安価なもの
が好ましい。銅は比抵抗とコストのバランスのとれた好
ましい材料である。また、無電解銅めっきで容易に、量
産性良く成膜出来る。The type of metal is preferably low in specific resistance and inexpensive. Copper is a preferred material with a good balance between resistivity and cost. Also, a film can be easily formed by electroless copper plating with good mass productivity.
【００３７】次に第２工程（レジスト形成工程）におい
て、下地導体層２１の上に感光性レジストとしての光硬
化性ドライフィルム２２をラミネーターで貼り付ける。
ここで、ドライフィルム２２の厚みは後工程で形成する
主導体層の厚さの８０％以上とすることが好ましく、例
えばドライフィルム２２の厚みは８０μｍとする。Next, in a second step (resist forming step), a photocurable dry film 22 as a photosensitive resist is stuck on the underlying conductor layer 21 with a laminator.
Here, the thickness of the dry film 22 is preferably 80% or more of the thickness of the main conductor layer formed in a later step. For example, the thickness of the dry film 22 is 80 μm.
【００３８】第３工程（パターニング工程）では、ドラ
イフィルム２２に対してフォトリソグラフィーの手法を
用いて平行露光機で露光、現像し、図１（Ａ）の第１導
体層のパターンを作製する。ここで図中の斜線の部分が
ドライフィルム２２を除去した溝部２３となる。導体パ
ターンの幅は８５μｍである。なお、平行露光機とする
のは、これが平行光線をドライフィルム２２に垂直に照
射でき、散乱光による場合に比べ細幅で側面が垂直に近
い溝をパターニングできるからである。In the third step (patterning step), the dry film 22 is exposed and developed by a parallel exposure machine using a photolithography technique to produce a pattern of the first conductor layer shown in FIG. Here, the hatched portion in the figure becomes the groove portion 23 from which the dry film 22 has been removed. The width of the conductor pattern is 85 μm. The parallel exposure machine is used because it can irradiate the parallel rays perpendicularly to the dry film 22 and can pattern a groove having a narrow width and a side surface nearly vertical compared to the case of scattered light.
【００３９】第４工程（電解めっき工程）では、ドライ
フィルム２２の溝部２３に電解めっきとしての光沢硫酸
銅めっきで厚さ８０μｍの主導体層２４を形成する。こ
こで光沢めっきとするのは、導体層２４表面を鏡面状に
して凹凸を少なくするためである。なお、導体層２４は
溝部２３の深さよりも肉厚が多少大きくなるようにめっ
き処理してもよい。In a fourth step (electrolytic plating step), a 80 μm thick main conductor layer 24 is formed in the groove 23 of the dry film 22 by bright copper sulfate plating as electrolytic plating. Here, the reason why the bright plating is used is to make the surface of the conductor layer 24 mirror-like and reduce irregularities. The conductive layer 24 may be plated so that the thickness thereof is slightly larger than the depth of the groove 23.
【００４０】第５工程（レジスト除去工程）ではドライ
フィルム２２を剥離、除去し、下地導体層２１を露出さ
せる。In the fifth step (resist removing step), the dry film 22 is peeled off and removed, so that the underlying conductor layer 21 is exposed.
【００４１】第６工程（下地除去工程）では、全体をウ
ェットエッチングでエッチング処理して下地導体層２１
の不要部分を除去する。In a sixth step (underlying layer removing step), the entire substrate is etched by wet etching to form an underlying conductor layer 21.
To remove unnecessary parts.
【００４２】以上の第１乃至第６工程により、図１
（Ａ）のように有機絶縁基板本体１０上に第１導体層１
１が形成されることになる。以上の工法により第１導体
層１１のアスペクト比を０.３以上（さらに好ましくは
０.４以上）にすることができる。By the above first to sixth steps, FIG.
1A, the first conductor layer 1 is formed on the organic insulating substrate main body 10.
1 will be formed. By the above method, the aspect ratio of the first conductor layer 11 can be set to 0.3 or more (more preferably, 0.4 or more).
【００４３】第７工程（層間絶縁層形成工程）では感光
性絶縁樹脂を第１導体層１１上で２５μｍの厚さに塗布
して層間絶縁層としての有機絶縁層１２とする。In a seventh step (interlayer insulating layer forming step), a photosensitive insulating resin is applied on the first conductor layer 11 to a thickness of 25 μm to form an organic insulating layer 12 as an interlayer insulating layer.
【００４４】第８工程（ビアホール形成工程）では、有
機絶縁層１２に対してフォトリソグラフィー法で露光、
現像処理して図１（Ｂ）の斜線の位置にビアホール１４
を作製する。ビアホールの直径は１００μｍである。In an eighth step (a step of forming a via hole), the organic insulating layer 12 is exposed by photolithography.
After the development process, the via hole 14 is placed at the hatched position in FIG.
Is prepared. The diameter of the via hole is 100 μm.
【００４５】その後は、第１乃至第６工程と同様の工程
を繰り返す。つまり、第９工程（下地形成工程）では、
有機絶縁層１２の表面を粗化した後に５μｍ以下のめっ
き用下地導体層３１を銅の無電解めっき等で形成する。
なお、下地導体層３１が５μｍを超えると後工程で不要
な下地導体層３１を除去するエッチングに時間がかか
り、かつ下地導体層３１上に設ける主導体層もエッチン
グされるおそれが出てくるため、好ましくない。Thereafter, the same steps as the first to sixth steps are repeated. That is, in the ninth step (base formation step),
After roughening the surface of the organic insulating layer 12, an underlying conductive layer 31 for plating of 5 μm or less is formed by electroless plating of copper or the like.
If the thickness of the underlying conductor layer 31 exceeds 5 μm, it takes a long time to perform etching for removing the unnecessary underlying conductor layer 31 in a later step, and the main conductor layer provided on the underlying conductor layer 31 may be etched. Is not preferred.
【００４６】次に第１０工程（レジスト形成工程）にお
いて、下地導体層３１の上に感光性レジストとしての光
硬化性ドライフィルム３２をラミネーターで貼り付け
る。ここで、ドライフィルム３２の厚みは後工程で形成
する主導体層の厚さの８０％以上とすることが好まし
く、例えばドライフィルム３２の厚みは１００μｍとす
る。Next, in a tenth step (resist forming step), a photocurable dry film 32 as a photosensitive resist is stuck on the underlying conductor layer 31 with a laminator. Here, the thickness of the dry film 32 is preferably 80% or more of the thickness of the main conductor layer formed in a later step. For example, the thickness of the dry film 32 is 100 μm.
【００４７】第１１工程（パターニング工程）では、ド
ライフィルム３２に対してフォトリソグラフィーの手法
を用いて平行露光機で露光、現像し、図１（Ｃ）の導体
パターンを作製する。ここで図中の斜線の部分がドライ
フィルム３２を除去した溝部３３となる。導体パターン
の幅は８５μｍである。In the eleventh step (patterning step), the dry film 32 is exposed and developed by a parallel exposure machine using a photolithography technique to produce a conductor pattern shown in FIG. 1C. Here, the hatched portions in the figure become the groove portions 33 from which the dry film 32 has been removed. The width of the conductor pattern is 85 μm.
【００４８】第１２工程（電解めっき工程）では、ドラ
イフィルム３２の溝部３３に電解めっきとしての光沢硫
酸銅めっきで厚さ１００μｍの主導体層３４を形成す
る。ここで光沢めっきとするのは、主導体層３４表面を
鏡面状にして凹凸を少なくするためである。なお、主導
体層３４は溝部３３の深さよりも肉厚が多少大きくなる
ようにめっき処理してもよい。In the twelfth step (electrolytic plating step), a 100 μm thick main conductor layer 34 is formed in the groove 33 of the dry film 32 by bright copper sulfate plating as electrolytic plating. The reason why the bright plating is used here is to reduce the unevenness by making the surface of the main conductor layer 34 mirror-like. The main conductor layer 34 may be plated so that the thickness thereof is slightly larger than the depth of the groove 33.
【００４９】第１３工程（レジスト除去工程）ではドラ
イフィルム３２を剥離、除去し、下地導体層３１を露出
させる。In a thirteenth step (resist removing step), the dry film 32 is peeled off and removed, exposing the underlying conductor layer 31.
【００５０】第１４工程（下地除去工程）では、全体を
ウェットエッチングでエッチング処理して下地導体層３
１の不要部分を除去する。In a fourteenth step (underlying removal step), the entirety is subjected to an etching process by wet etching to form the underlying conductor layer 3.
1. Remove unnecessary portions.
【００５１】以上の第９乃至第１４工程により、図１
（Ｃ）のように有機絶縁層１２上に第２導体層１３が形
成されることになる。以上の工法により第２導体層１３
のアスペクト比を０.３以上（さらに好ましくは０.４以
上）にすることができる。By the above ninth to fourteenth steps, FIG.
The second conductor layer 13 is formed on the organic insulating layer 12 as shown in FIG. By the above-described method, the second conductor layer 13 is formed.
Can be set to 0.3 or more (more preferably 0.4 or more).
【００５２】このようにして、図２の基板断面のよう
に、有機絶縁基板本体１０上に第１及び第２導体層１
１，１３を積層形成した低損失で高密度実装に適した高
周波用基板が得られる。In this manner, as shown in the cross section of the substrate in FIG.
A high-frequency substrate suitable for high-density mounting with low loss in which layers 1 and 13 are formed is obtained.
【００５３】本実施の形態で述べたように、使用する基
板本体１０の材質は有機材であることが好ましい。高周
波用基板として無機の硝子質の基板もあるが、特性は良
好であるものの、割れやすく機械的強度に問題がある。As described in this embodiment, the material of the substrate body 10 to be used is preferably an organic material. Although there is an inorganic vitreous substrate as a high-frequency substrate, it has good characteristics but is liable to be broken and has a problem in mechanical strength.
【００５４】前記絶縁基板本体１０及び層間絶縁膜とな
る有機絶縁層１２の材質には浮遊容量を減少させるため
に誘電率の小さいものが好ましく、本実施の形態では比
誘電率を５以下とした。また誘電損失を減らす為にＱの
大きいものが好ましい。具体的には絶縁基板本体１０及
び有機絶縁層１２の比誘電率がそれぞれ５以下、とくに
好ましくは３以下で、Ｑはそれぞれ１００以上が好まし
く、さらには２００以上あることが望ましい。絶縁基板
本体１０及び有機絶縁層１２の材料は使用周波数、目標
のＱ値、コストを考慮して例えば以下の表１より選択す
ればよい。この中でも、ビニルベンジルは誘電率、Ｑ、
量産性、コストのバランスが良く、好ましい材料であ
る。The material of the insulating substrate body 10 and the organic insulating layer 12 serving as an interlayer insulating film preferably has a small dielectric constant in order to reduce the stray capacitance. In the present embodiment, the relative dielectric constant is set to 5 or less. . Further, a material having a large Q is preferable in order to reduce the dielectric loss. Specifically, the relative dielectric constants of the insulating substrate body 10 and the organic insulating layer 12 are each 5 or less, particularly preferably 3 or less, and Q is preferably 100 or more, and more preferably 200 or more. The material of the insulating substrate body 10 and the organic insulating layer 12 may be selected from, for example, the following Table 1 in consideration of the operating frequency, the target Q value, and the cost. Among them, vinylbenzyl has a dielectric constant, Q,
It is a preferable material with a good balance between mass productivity and cost.
【００５５】 表１ 品種名 比誘電率 Ｑ フッ素樹脂 ２.１ １００００ ポリエチレン ２.２ ５０００ ＰＰＯ ２.５ １２００ ビニルベンジル ２.５ ２６０ シアネートエステル ２.７ １０００ ポリエーテルイミド ３ ６７０ ポリイミド ３.６ ２００ エポキシ ４.３ ７０ ＢＴレジン ２.５ ５００ ポリオレフィン ２.６ ２０００ ポリフマレート ２.６ ２５０ ポリアリレート ２.６ ２２０ Table 1 Product name Relative permittivity Q fluororesin 2.1 10,000 Polyethylene 2.2 5000 PPO 2.5 1200 Vinylbenzyl 2.5 260 Cyanate ester 2.7 1000 Polyetherimide 3670 Polyimide 3.6 200 Epoxy 4.3 70 BT Resin 2.5 500 Polyolefin 2.6 2000 Polyfumarate 2.6 250 Polyarylate 2.6 220
【００５６】前記有機絶縁基板本体１０及び有機絶縁層
１２には、機械的強度の向上の為に芯材を用いることが
出来る。芯材には以下の表２のようにＤガラスクロス、
Ｅガラスクロス、ケブラークロス等を用いることが出来
る。一般的に誘電率の低く、低損失の材料ほど高価であ
るが、コストの許す限り、誘電率の低い材料を使用する
ことが好ましい。A core material can be used for the organic insulating substrate body 10 and the organic insulating layer 12 in order to improve mechanical strength. The core material is D glass cloth as shown in Table 2 below,
E glass cloth, Kevlar cloth or the like can be used. Generally, a material having a low dielectric constant and a low loss is more expensive, but it is preferable to use a material having a low dielectric constant as far as the cost permits.
【００５７】表２ クロス品種 比誘電率 Ｄガラスクロス ７.２ Ｅガラスクロス ４.７ケブラークロス ２.５ Table 2 Cross type Relative permittivity D glass cloth 7.2 E glass cloth 4.7Kevlar cloth 2.5
【００５８】第１及び第２導体層１１，１３の材質は比
抵抗が低く、加工性及び形成性が良好であり、しかも安
価であることが好ましい。材料の候補として、銀、銅、
アルミ、金等が挙げられるが、上記の３点を考慮すると
銅が最も好ましい。The materials of the first and second conductor layers 11 and 13 are preferably low in specific resistance, good in workability and formability, and inexpensive. Silver, copper,
Aluminum, gold and the like can be mentioned, but copper is most preferable in consideration of the above three points.
【００５９】配線パターン（コイル導体パターンのとき
もある）となる第１及び第２導体層１１，１３はできる
だけハイアスペクトであることが好ましい。こうするこ
とによって基板の床面積を増やすことなく、高周波での
電流路の断面積を増加させることが出来る。高周波領域
では電流は表皮効果の為に導体の表面のみを流れ、その
厚さは銅のとき例えば１ＧＨｚでは約２μｍにすぎな
い。電流路の断面積を増加させ導体損失を減らそうとす
ると、配線としての導体層の導体幅を増やすか、導体層
の高さを増やすかになるが、前者の方法では基板の床面
積が大きくなる。またヘリカルコイルを基板内部に形成
する場合等、隣り合う層の導体が平行に走っているとき
は２導体の隣接する面はシールド効果により電流量が減
少する傾向がある。後者の方法によると基板の床面積を
増やすことなく導体損失を減じることが出来る。It is preferable that the first and second conductor layers 11 and 13 to be wiring patterns (which may be coil conductor patterns) have as high an aspect as possible. In this way, the cross-sectional area of the high-frequency current path can be increased without increasing the floor area of the substrate. In the high frequency region, the current flows only on the surface of the conductor due to the skin effect, and its thickness is only about 2 μm at 1 GHz for copper, for example. In order to reduce the conductor loss by increasing the cross-sectional area of the current path, the conductor width of the conductor layer as wiring or the height of the conductor layer must be increased, but in the former method, the floor area of the board is large. Become. Also, when the conductors of adjacent layers run in parallel, such as when a helical coil is formed inside a substrate, the amount of current tends to decrease on the adjacent surfaces of the two conductors due to the shielding effect. According to the latter method, conductor loss can be reduced without increasing the floor area of the substrate.
【００６０】これらの点を考慮すると、導体層のアスペ
クト比は０.３以上は必要であり、好ましくは０.４以
上、更に好ましくは０.６以上であるとよい。In consideration of these points, the aspect ratio of the conductor layer is required to be 0.3 or more, preferably 0.4 or more, and more preferably 0.6 or more.
【００６１】なお、基板に形成する配線パターンのすべ
てがハイアスペクトである必要は無く、パターンの高密
度部、ヘリカルコイル部等、最も効果の期待される部位
に限定しても良い。It is not necessary that all of the wiring patterns formed on the substrate have a high aspect, and the wiring patterns may be limited to high density portions, helical coil portions, or other portions where the effect is expected most.
【００６２】導体層１１，１３の構成方法は図３で説明
したパターンめっき法で銅を形成するのが好ましい。現
在多用されているサブトラクティブ法では等方的な化学
エッチングを利用しており、ハイアスペクトパターンを
形成するのは難しい。また積層法は高温で焼成する導体
表面に絶縁体との融合層が形成されており表面抵抗が増
大し、表面のみに電流の流れる高周波領域では損失が増
大する傾向があるが、めっき法は低温プロセスなのでこ
の心配がない。As a method of forming the conductor layers 11 and 13, it is preferable to form copper by the pattern plating method described with reference to FIG. The subtractive method, which is frequently used at present, utilizes isotropic chemical etching, and it is difficult to form a high aspect pattern. In the lamination method, a fusion layer with an insulator is formed on the surface of the conductor that is baked at high temperature, and the surface resistance increases, and the loss tends to increase in the high-frequency region where current flows only on the surface. There is no need to worry about this because it is a process.
【００６３】また、前記パターンめっき法によると、導
体層の３面が滑らかになり好ましい。ここで電解めっき
を光沢めっきにすると、表面の凹凸がさらに減少してさ
らに好ましい。また導体層１１，１３をハイアスペクト
に形成する場合、前記のサブトラクティブ工法では導体
層のアスペクト比は最大０.２程度が限度であるが、本
工法ではアスペクト比０.３以上とすることができ、例
えばアスペクト比１程度の導体層が容易に形成可能とな
る。According to the pattern plating method, the three surfaces of the conductor layer are preferably smooth. Here, it is more preferable to make the electrolytic plating a bright plating, since the unevenness on the surface is further reduced. When the conductor layers 11 and 13 are formed to have a high aspect, the aspect ratio of the conductor layer is limited to about 0.2 at the maximum in the above-described subtractive method, but the aspect ratio may be 0.3 or more in the present method. For example, a conductor layer having an aspect ratio of about 1 can be easily formed.
【００６４】さらに、前記めっき用下地層導体層形成に
無電界めっき工法を採用し、全面のエッチングをウエッ
ト法で行うと量産性が高くなり、好ましい。Further, it is preferable to adopt an electroless plating method for the formation of the conductive layer for the underlayer for plating and to perform etching on the entire surface by a wet method because mass productivity is increased.
【００６５】なお、前記めっき用下地導体層の形成は、
スパッタリング、蒸着、イオンプレーティング等の薄膜
ドライ工法、無電解めっき等の湿式工法があげられる。
このなかでも無電解めっき工法は量産性に優れ好まし
い。この無電解めっきの場合は、下地表面を粗化する必
要があるが、本例では下地が樹脂であるので、研磨等の
物理的手法もしくは、過マンガン酸カリウム等による化
学的手法で容易に粗化でき好ましい。The formation of the base conductor layer for plating is performed as follows.
Examples of the method include a thin film dry method such as sputtering, vapor deposition, and ion plating, and a wet method such as electroless plating.
Among these, the electroless plating method is preferable because of its excellent mass productivity. In the case of this electroless plating, it is necessary to roughen the underlayer surface. However, in this example, since the underlayer is a resin, it can be easily roughened by a physical method such as polishing or a chemical method using potassium permanganate or the like. This is preferable.
【００６６】前記全面のエッチングはドライエッチン
グ、ウエットエッチングの両方が可能であるが、後者は
量産性に優れ好ましい。For the etching of the entire surface, both dry etching and wet etching are possible, and the latter is preferable because of its excellent mass productivity.
【００６７】導体層１１，１３表面の凹凸は使用周波数
範囲の上限でのスキンデプスより小さいことが最も好ま
しいが、これを越える値になっても、凹凸を小さくする
ことにより実効抵抗は減少し、低損失となる。とくに、
導体層１１，１３の少なくとも一面の凹凸が、使用周波
数（例えば１ＧＨｚ）のスキンデプスの３倍以下である
ことが望ましく、セラミック積層工法との対比を考える
と表面の凹凸は５μｍ以下であることがとくに好まし
い。また、導体層表面は４面の全てが滑らかであること
が最も好ましいが、すくなくとも１面の全てが滑らかで
あれば損失低減に有効である。It is most preferable that the irregularities on the surfaces of the conductor layers 11 and 13 are smaller than the skin depth at the upper limit of the operating frequency range. Low loss. In particular,
It is desirable that the irregularities on at least one surface of the conductor layers 11 and 13 are not more than three times the skin depth at the operating frequency (for example, 1 GHz). Particularly preferred. It is most preferable that all four surfaces of the conductor layer surface are smooth. However, if at least one surface is smooth, it is effective for loss reduction.
【００６８】さらに、前記パターンめっき法の場合の製
法上の利点等について述べると、図３の第１工程におけ
るめっき用下地導体層２１が基板本体１０の全面にある
ので第４工程の電解めっき時に大きな電流を流すことが
出来めっき時間を短縮出来る。これは特に主導体層２４
の高さを高くしてハイアスペクト形状にする場合に有効
である。すなわち、主導体層２４が厚い場合、めっき電
流が小さいとめっき作業時間が大幅に増加して量産性の
悪化を招く。Further, the advantages in the manufacturing method in the case of the pattern plating method will be described. Since the underlying conductor layer 21 for plating in the first step of FIG. A large current can flow and the plating time can be reduced. This is especially the main conductor layer 24
This is effective in increasing the height of the image to a high aspect shape. That is, in the case where the main conductor layer 24 is thick, if the plating current is small, the plating operation time is greatly increased, and mass productivity is deteriorated.
【００６９】なお、最初にめっき下地導体層をパターニ
ングして、電解めっきで厚付けする方法もあるが、この
方法では一般的にめっき線の抵抗が大きくなるのでめっ
き時の電流を上げることが出来ず、またパターンの凸部
は電解が集中してめっきが厚くなり、また凹部はその反
対に薄くなり、パターニング精度が悪化する。特にスパ
イラルパターンのように導体の長さが大きい場合は著し
い。また、島状のパターンが形成できないので、端子電
極の構成時等に不具合が発生する場合もある。It is to be noted that there is also a method of first patterning the conductive layer under the plating and then thickening it by electrolytic plating. However, this method generally increases the resistance of the plated wire, so that the current during plating can be increased. In addition, electrolysis concentrates on the convex portions of the pattern, and the plating becomes thicker, and the concave portions become thinner on the contrary, and the patterning accuracy deteriorates. This is particularly remarkable when the length of the conductor is large as in a spiral pattern. In addition, since an island-shaped pattern cannot be formed, a problem may occur when the terminal electrode is formed.
【００７０】第２工程及び第３工程において、パターン
めっき用のめっきパターン形成に感光性レジストを使用
すると、高精度のパターニングが出来て好ましい。また
レジストを厚くすれば、容易にハイアスペクトパターン
を形成する事が出来る。レジストが厚い場合は平行光線
を照射できる平行露光機を用いると樹脂の壁面が垂直に
加工され好ましい。In the second and third steps, it is preferable to use a photosensitive resist for forming a plating pattern for pattern plating, since highly accurate patterning can be performed. If the resist is thickened, a high aspect pattern can be easily formed. When the resist is thick, it is preferable to use a parallel exposure machine capable of irradiating a parallel beam because the wall surface of the resin is processed vertically.
【００７１】図３で述べたように、感光性レジストにド
ライフィルム３２を用いるとハイアスペクトパターンが
容易に出来るので好ましい。As described with reference to FIG. 3, it is preferable to use the dry film 32 as the photosensitive resist because a high aspect pattern can be easily formed.
【００７２】例えば、スピンコート法で液状レジストを
用いてレジスト層を形成する場合を考えると、厚塗りす
る場合はレジストの粘度を上げる必要があるが、この場
合基板周辺のレジストが厚くなり膜厚の精度が出ない。
また溶剤の乾燥も困難である。ドライフィルムの場合は
膜厚は最初から保証されており、また溶剤乾燥の必要も
ない利点がある。For example, when a resist layer is formed using a liquid resist by a spin coating method, it is necessary to increase the viscosity of the resist in the case of thick coating. In this case, the resist around the substrate becomes thick and the film thickness becomes large. Is not accurate.
It is also difficult to dry the solvent. In the case of a dry film, the film thickness is guaranteed from the beginning, and there is an advantage that there is no need to dry the solvent.
【００７３】なお、ハイアスペクトパターンを形成する
場合、パネルめっき後レジストパターンを形成して、ド
ライエッチングする方法も考えられる。この場合は高精
度にハイアスペクトパターンが形成可能ではあるが、エ
ッチングのスピードが遅く、工業的に生産可能な膜厚の
上限は１０μｍ程度であり、またそれ以下の膜厚の場合
でも量産性は犠牲になる。When a high-aspect pattern is formed, a method of forming a resist pattern after panel plating and performing dry etching is also conceivable. In this case, a high aspect pattern can be formed with high precision, but the etching speed is slow, and the upper limit of the film thickness that can be industrially produced is about 10 μm. Sacrificed.
【００７４】前記めっき下地導体層２１の厚さの上限
は、第６工程でのエッチングのされやすさによって決ま
る。主導体層２４と下地導体層２１の選択エッチングが
不可能な場合には下地導体層２１の厚さは主導体層２４
の厚さの１／５が上限である。厚さがこれを越えると、
主導体層２４のエッチング量が増えて高周波用基板とし
ての損失が増大し、また主導体層２４のパターン精度も
落ちる。The upper limit of the thickness of the plating base conductor layer 21 is determined by the ease of etching in the sixth step. If the main conductor layer 24 and the base conductor layer 21 cannot be selectively etched, the thickness of the base conductor layer 21 is
Is an upper limit. If the thickness exceeds this,
The amount of etching of the main conductor layer 24 increases, the loss as a high-frequency substrate increases, and the pattern accuracy of the main conductor layer 24 also decreases.
【００７５】主導体層２４と下地導体層２１選択エッチ
ング可能な場合はこれより厚くてもかまわないが、あま
り厚いと下地導体層２１のサイドエッチングが大きくな
るので、１／３が上限である。If the main conductor layer 24 and the underlying conductor layer 21 can be selectively etched, the thickness may be larger than this. However, if the thickness is too large, the side etching of the underlying conductor layer 21 becomes large, so the upper limit is 1/3.
【００７６】第４工程の電解めっき法は膜形成速度が早
く、またスケールアップが容易であるので好ましい製造
手段である。特にハイアスペクト導体を形成する場合は
主導体層２４の厚さが場合によっては１００μｍを越え
るので量産性を確保するのに極めて重要な工法になる。
また光沢めっきを用いると主導体層２４の３面の凹凸が
小さくなり好ましい。金属の種類も銅、銀等比抵抗の低
いものがめっき可能である。この中でも銅は安価であ
り、比抵抗も低く、また銀に比べてマイグレーションも
起こしにくいので要求特性のバランスがとれており、好
ましい。The electrolytic plating method of the fourth step is a preferable manufacturing means because the film forming speed is high and the scale-up is easy. In particular, when a high aspect conductor is formed, the thickness of the main conductor layer 24 may exceed 100 μm in some cases, which is a very important method for ensuring mass productivity.
The use of bright plating is preferable because unevenness on the three surfaces of the main conductor layer 24 is reduced. Metals having a low specific resistance such as copper and silver can be plated. Among them, copper is inexpensive, has low specific resistance, and hardly causes migration as compared with silver.
【００７７】第６工程でのめっき用下地導体層２１エッ
チングはドライエッチング又はウエットエッチングのど
ちらでも可能である。しかし、量産性を考慮すると本実
施の形態で述べたようにウエットエッチングが好まし
い。ウエットエッチングは量産性が良好であり、またス
ケールアップも容易である。The etching of the underlying conductor layer 21 for plating in the sixth step can be either dry etching or wet etching. However, in consideration of mass productivity, wet etching is preferable as described in this embodiment. Wet etching has good mass productivity and is easy to scale up.
【００７８】また、めっき用下地導体層２１に主導体層
２４と選択エッチング可能な金属を使用することも好ま
しい。こうすれば第６工程中での主導体層２４の細りを
防止する事が出来る。組み合わせの例として下地導体層
がチタン、クロムであり、主導体層が銅である場合が挙
げられる。It is also preferable to use a metal that can be selectively etched with the main conductor layer 24 for the base conductor layer 21 for plating. This can prevent the main conductor layer 24 from being thinned during the sixth step. As an example of the combination, there is a case where the base conductor layer is titanium and chromium and the main conductor layer is copper.
【００７９】第８工程でのビアホール２２の加工には層
間絶縁層としての有機絶縁層１２に感光性のある場合は
フォトリソグラフィー技術で形成し、そうでない場合は
レーザー加工法が好ましく用いられる。フォトリソグラ
フィー法の場合は一度に多くの穴を開けることが可能で
あるので、穴数の多い場合に好ましい。また穴開けの精
度はフォトマスクの精度でほとんど決まるので高い。レ
ーザー加工法で穴開けをするメリットは樹脂の種類を選
ばないことである。また樹脂に感光性を付与すると一般
的にＱ、誘電率等の特性値が低下し、また機械的強度も
悪化する。レーザー加工法の場合は自由に樹脂を選択で
きるので、特性の良好な有機絶縁層を使用することが可
能である。In the processing of the via hole 22 in the eighth step, if the organic insulating layer 12 as an interlayer insulating layer is photosensitive, it is formed by photolithography, otherwise, a laser processing method is preferably used. In the case of the photolithography method, a large number of holes can be formed at one time, and thus it is preferable to use a large number of holes. Also, the accuracy of drilling is high because it is almost determined by the accuracy of the photomask. The merit of drilling by the laser processing method is that the type of resin is not selected. In addition, when photosensitivity is imparted to a resin, generally, characteristic values such as Q and dielectric constant decrease, and mechanical strength also deteriorates. In the case of the laser processing method, a resin can be freely selected, so that an organic insulating layer having good characteristics can be used.
【００８０】この第１の実施の形態によれば、次の通り
の効果を得ることができる。According to the first embodiment, the following effects can be obtained.
【００８１】(1) 比誘電率が５以下でＱ値が１００以
上の有機基板本体１０の少なくとも片面に、膜厚が１５
μｍ以上でアスペクト比が０.３以上の導体パターンを
有する導体層を形成したので、従来の基板に比較して高
周波においても低損失である。(1) At least one surface of the organic substrate body 10 having a relative dielectric constant of 5 or less and a Q value of 100 or more has a thickness of 15
Since a conductor layer having a conductor pattern having a thickness of not less than μm and an aspect ratio of not less than 0.3 is formed, the loss is low at a high frequency as compared with a conventional substrate.
【００８２】(2) 低誘電率基板で導体パターンのアス
ペクト比も高くできるので、高周波の電流路の断面積を
確保しつつ導体パターンの幅を細くでき、また浮遊容量
の発生も少なくでき、高密度化が可能で床面積を小さく
でき、高周波モジュール部品の基板等に好適に使用可能
である。(2) Since the aspect ratio of the conductor pattern can be increased with a low dielectric constant substrate, the width of the conductor pattern can be reduced while securing the cross-sectional area of the high-frequency current path, and the occurrence of stray capacitance can be reduced. It is possible to increase the density and reduce the floor area, and it can be suitably used for a substrate of a high-frequency module component.
【００８３】図４は本発明の第２の実施の形態であっ
て、第１の実施の形態に示したような導体層１１，１３
を基板本体１０に設けた構造体４０を接着層４１を介し
て複数積層一体化してなる高周波用基板を示す。この場
合、接着層４１としてプリプレグを用いて熱圧着する構
成が好ましい。前記接着層４１がプリプレグであると
き、該プリプレグの母材の比誘電率が５以下、Ｑが１０
０以上であることが低損失化を図る上で望ましい。な
お、その他の構成は前述の第１の実施の形態と同様であ
り、第１の実施の形態と同一又は相当部分に同一符号を
付して説明を省略する。FIG. 4 shows a second embodiment of the present invention, in which the conductive layers 11 and 13 shown in the first embodiment are used.
Shows a high-frequency substrate obtained by laminating and integrating a plurality of structures 40 provided on the substrate main body 10 with an adhesive layer 41 interposed therebetween. In this case, a configuration in which prepreg is used for thermocompression bonding as the adhesive layer 41 is preferable. When the adhesive layer 41 is a prepreg, the relative permittivity of the base material of the prepreg is 5 or less and Q is 10 or less.
It is desirable to be 0 or more in order to reduce the loss. The other configuration is the same as that of the above-described first embodiment, and the same or corresponding portions as those of the first embodiment are denoted by the same reference numerals and description thereof is omitted.
【００８４】この第２の実施の形態によれば、導体層を
基板本体に設けた構造体４０を複数枚積層することで、
複雑もしくは多様な回路にも対応可能な高周波用基板を
実現できる。According to the second embodiment, by stacking a plurality of structures 40 each having a conductor layer provided on the substrate body,
It is possible to realize a high-frequency substrate that can support complicated or various circuits.
【００８５】[0085]
【実施例】以下、本発明に係る高周波用基板を実施例で
詳述する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a high-frequency substrate according to the present invention will be described in detail with reference to embodiments.
【００８６】実施例１ 本発明の高周波用基板の特長であるエネルギー損失低減
効果を検証する為に図１のようなコイルを作成した。基
板本体は芯材としてガラスクロスを用い、これにビニル
ベンジルを含浸した０.３mm厚のものを用いている。基
板本体の比誘電率は３.５、Ｑ値は２３０である。この
上に幅８０μｍで厚さ７０μｍのコイルパターンを銅め
っきで形成した。パターン形状はヘリカル巻きであり、
巻き数は１.５ターンである。層間絶縁層には感光性エ
ポキシ樹脂を用いており、導体層間の厚さは３０μｍで
ある。この樹脂の比誘電率は３.６、Ｑ値は５０であ
る。ビアホールは直径１００μｍのフォトビアである。
コイル全体の外形寸法は１.６×０.８mmであり、このと
きのインダクタンス値は３ｎＨであり、Ｑ値の周波数特
性は図５に示す。１ＧＨｚでのＱ値は１００と良好な値
を示す。またインダクタンスの周波数依存性は小さい。Example 1 A coil as shown in FIG. 1 was prepared to verify the effect of reducing the energy loss, which is a feature of the high-frequency substrate of the present invention. The substrate body is made of glass cloth as a core material, which is impregnated with vinylbenzyl and has a thickness of 0.3 mm. The relative permittivity of the substrate body is 3.5 and the Q value is 230. On this, a coil pattern having a width of 80 μm and a thickness of 70 μm was formed by copper plating. The pattern shape is helical winding,
The number of turns is 1.5 turns. A photosensitive epoxy resin is used for the interlayer insulating layer, and the thickness between the conductor layers is 30 μm. The relative dielectric constant of this resin is 3.6 and the Q value is 50. The via hole is a photo via having a diameter of 100 μm.
The external dimensions of the entire coil are 1.6 × 0.8 mm, the inductance value at this time is 3 nH, and the frequency characteristics of the Q value are shown in FIG. The Q value at 1 GHz shows a good value of 100. The frequency dependence of the inductance is small.
【００８７】比較例１ 積層工法で実施例１と類似のコイルを作成した。導体の
材料は銀を使用し、導体のサイズは幅９０μｍ、高さ１
５μｍであり、パターン形状はヘリカル巻きであり、巻
き数は１.５ターンである。コイル全体の外形寸法は１.
６×０.８mmである。このときのインダクタンス値は３
ｎＨであり、Ｑ値の周波数特性は図５示す。１ＧＨｚで
のＱ値は５０と大幅に減少する。Comparative Example 1 A coil similar to that of Example 1 was prepared by the laminating method. The material of the conductor is silver, and the size of the conductor is 90 μm in width and 1 in height.
The pattern shape is helical winding, and the number of turns is 1.5 turns. The overall dimensions of the coil are 1.
It is 6 × 0.8 mm. The inductance value at this time is 3
nH, and the frequency characteristic of the Q value is shown in FIG. The Q value at 1 GHz is greatly reduced to 50.
【００８８】比較例２ 実施例１において基板をガラスエポキシ基板（ＦＲ４グ
レード）に置き換えた。その他は全く同じである。この
時の１ＧＨｚでのＱ値は７０と実施例１と比較して３０
％減少する。Comparative Example 2 The substrate in Example 1 was replaced with a glass epoxy substrate (FR4 grade). Others are exactly the same. At this time, the Q value at 1 GHz is 70, which is 30 compared to the first embodiment.
%Decrease.
【００８９】実施例２ 実施例１に於いて層間絶縁樹脂をビニルベンジルに変更
した。ビアホールはレーザー法で形成した。使用したレ
ーザーはＹＡＧの３次高調波を用いたものである。ビア
ホールの直径は５０μｍである。この時の１ＧＨｚでの
Ｑ値は１２０であり、実施例１と比較して約２割上昇し
た。Example 2 In Example 1, the interlayer insulating resin was changed to vinylbenzyl. The via hole was formed by a laser method. The laser used is the one using the third harmonic of YAG. The diameter of the via hole is 50 μm. At this time, the Q value at 1 GHz was 120, which was about 20% higher than that of Example 1.
【００９０】なお、実施例には基板にヘリカルコイルを
形成した場合を述べたが通常の配線パターンの場合にお
いても直線の単独ラインをインダクタと見なす事が出来
るので同様の効果（高Ｑ、低損失化）が得られる。Although the embodiment has been described in connection with the case where the helical coil is formed on the substrate, the same effect (high Q, low loss) can be obtained even in the case of a normal wiring pattern since a single linear line can be regarded as an inductor. Is obtained.
【００９１】以上本発明の実施の形態について説明して
きたが、本発明はこれに限定されることなく請求項の記
載の範囲内において各種の変形、変更が可能なことは当
業者には自明であろう。Although the embodiments of the present invention have been described above, it is obvious to those skilled in the art that the present invention is not limited to the embodiments and various modifications and changes can be made within the scope of the claims. There will be.
【００９２】[0092]
【発明の効果】以上説明したように、本発明によれば、
低損失化、高密度化を図ることができ、高周波モジュー
ル部品の基板等に適した高周波用基板を実現できる。As described above, according to the present invention,
Low loss and high density can be achieved, and a high frequency substrate suitable for a substrate of a high frequency module component or the like can be realized.
【図１】本発明の第１の実施の形態による高周波用基板
の導体層及び層間有機絶縁層を示す平面図である。FIG. 1 is a plan view showing a conductor layer and an interlayer organic insulating layer of a high-frequency substrate according to a first embodiment of the present invention.
【図２】第１の実施の形態による高周波用基板であって
図１のII−II断面図である。FIG. 2 is a high-frequency substrate according to the first embodiment, and is a cross-sectional view taken along line II-II of FIG.
【図３】第１の実施の形態による高周波用基板の製造工
程を示す工程図である。FIG. 3 is a process diagram showing a manufacturing process of the high-frequency substrate according to the first embodiment.
【図４】本発明の第２の実施の形態を示す断面図であ
る。FIG. 4 is a sectional view showing a second embodiment of the present invention.
【図５】実施例及び比較例の場合のコイルのＱ値を示す
特性図である。FIG. 5 is a characteristic diagram showing a Q value of a coil in an example and a comparative example.
１０ 有機絶縁基板本体 １１，１３ 導体層 １２ 有機絶縁層 １４ ビアホール １５，１６ 端子電極 １７ 導体ランド ２１，３１ 下地導体層 ２２，３２ ドライフィルム ２３，３３ 溝部 ２４，３４ 主導体層 ４０ 構造体 ４１ 接着層 DESCRIPTION OF SYMBOLS 10 Organic insulating substrate main body 11, 13 Conductive layer 12 Organic insulating layer 14 Via hole 15, 16 Terminal electrode 17 Conductive land 21, 31 Base conductive layer 22, 32 Dry film 23, 33 Groove part 24, 34 Main conductive layer 40 Structure 41 Adhesion layer
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/46 Ｎ 3/46 Ｘ Ｓ Ｔ Ｑ Ｈ０１Ｆ 15/00 Ｄ Ｆターム(参考） 5E062 DD04 5E070 AA01 AA05 AB01 AB02 AB06 BA01 CB13 CB17 CB20 5E343 AA07 AA15 AA16 BB14 BB24 BB35 DD23 DD24 DD25 DD33 DD43 ER16 ER18 ER26 GG13 5E346 AA13 CC08 CC21 CC32 CC54 DD25 EE33 FF22 FF45 GG15 HH02 HH25 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 3/18 H05K 3/46 N 3/46 X ST Q H01F 15/00 DF term (Reference) 5E062 DD04 5E070 AA01 AA05 AB01 AB02 AB06 BA01 CB13 CB17 CB20 5E343 AA07 AA15 AA16 BB14 BB24 BB35 DD23 DD24 DD25 DD33 DD43 ER16 ER18 ER26 GG13 5E346 AA13 CC08 CC21 CC32 CC54 DD25 EE33 FF22 H0225
Claims (21)
くとも片面に、膜厚が１５μｍ以上でアスペクト比が
０.３以上の導体パターンを有する導体層を形成したこ
とを特徴とする高周波用基板。1. A high-frequency device comprising a conductive layer having a conductive pattern having a thickness of 15 μm or more and an aspect ratio of 0.3 or more formed on at least one surface of an organic substrate body having a relative dielectric constant of 5 or less. substrate.
くとも片面に、膜厚が１５μｍ以上でアスペクト比が
０.３以上の導体パターンを有する導体層を形成してな
る構造体を接着層を介し複数層積層したことを特徴とす
る高周波用基板。2. A structure comprising a conductor layer having a conductor pattern having a thickness of 15 μm or more and an aspect ratio of 0.3 or more formed on at least one surface of an organic substrate main body having a relative dielectric constant of 5 or less. A high-frequency substrate, wherein a plurality of layers are laminated via a substrate.
プレグの母材の比誘電率が５以下、Ｑが１００以上であ
る請求項２記載の高周波用基板。3. The high-frequency substrate according to claim 2, wherein the adhesive layer is a prepreg, and a base material of the prepreg has a relative dielectric constant of 5 or less and a Q of 100 or more.
くとも片面に、膜厚が１５μｍ以上でアスペクト比が
０.４以上の導体パターンを有する導体層を形成し、さ
らにその上に比誘電率５以下の有機絶縁層を介して膜厚
が１５μｍ以上でアスペクト比が０.４以上の導体パタ
ーンを有する導体層を一層又は複数層積層したことを特
徴とする高周波用基板。4. A conductor layer having a conductor pattern having a film thickness of 15 μm or more and an aspect ratio of 0.4 or more is formed on at least one surface of an organic substrate main body having a relative dielectric constant of 5 or less, and further has a relative dielectric constant thereon. A high-frequency substrate comprising a single or a plurality of conductive layers each having a conductive pattern having a thickness of 15 μm or more and an aspect ratio of 0.4 or more interposed therebetween through an organic insulating layer having a ratio of 5 or less.
請求項４記載の高周波用基板。5. The high-frequency substrate according to claim 4, wherein Q of the organic insulating layer is 100 or more.
である請求項４又は５記載の高周波用基板。6. The high frequency substrate according to claim 4, wherein the material of the organic insulating layer is vinylbenzyl.
る請求項１，２，３，４，５又は６記載の高周波用基
板。7. The high-frequency substrate according to claim 1, wherein Q of said organic substrate main body is 100 or more.
ルである請求項１，２，３，４，５，６又は７記載の高
周波用基板。8. The high-frequency substrate according to claim 1, wherein the material of said organic substrate body is vinylbenzyl.
カルコイルを少なくとも１つ形成してある請求項１，
２，３，４，５，６，７又は８記載の高周波用基板。9. The semiconductor device according to claim 1, wherein at least one helical coil is formed on said substrate body by said conductor layer.
The high-frequency substrate according to 2, 3, 4, 5, 6, 7, or 8.
なくとも片面に、膜厚が１５μｍ以上でアスペクト比が
０.３以上の導体パターンを有する導体層を形成する高
周波用基板の製造方法であって、前記導体層を作製する
工程が、(1) ５μｍ以下のめっき用下地導体層を少な
くとも前記有機基板本体の片面の全てに形成する下地形
成工程と、(2) 感光性レジストを前記下地導体層の上
に設けるレジスト形成工程と、(3) フォトリソグラフ
ィー法により前記レジストの導体パターン部分を除去す
るパターニング工程と、(4) 電解めっきにより、前記
レジストの除去された導体パターン部分に主導体層を形
成する電解めっき工程と、(5) 前記感光性レジストを
除去するレジスト除去工程と、(6) エッチングにより
前記下地導体層の不要部分を除去する下地除去工程とを
有することを特徴とする高周波用基板の製造方法。10. A method for manufacturing a high-frequency substrate, comprising: forming a conductor layer having a conductor pattern having a thickness of 15 μm or more and an aspect ratio of 0.3 or more on at least one surface of an organic substrate body having a relative dielectric constant of 5 or less. The step of forming the conductor layer includes: (1) a base formation step of forming a plating base conductor layer having a size of 5 μm or less on at least one side of the organic substrate main body; and (2) forming a photosensitive resist on the base. Forming a resist on the conductor layer, (3) a patterning step of removing the conductor pattern portion of the resist by photolithography, and (4) a main conductor in the conductor pattern portion where the resist is removed by electrolytic plating. An electroplating step of forming a layer; (5) a resist removing step of removing the photosensitive resist; and (6) a base removing step of removing unnecessary portions of the underlying conductor layer by etching. Method for producing a high-frequency substrate, characterized by a step.
第１層を無電解めっきで形成する請求項１０記載の高周
波用基板の製造方法。11. The method for manufacturing a high-frequency substrate according to claim 10, wherein at least the first layer of the base conductor layer for plating is formed by electroless plating.
求項１１記載の高周波用基板の製造方法。12. The method for manufacturing a high-frequency substrate according to claim 11, wherein said electroless plating is copper plating.
である請求項１０，１１又は１２記載の高周波用基板の
製造方法。13. The method for manufacturing a high-frequency substrate according to claim 10, wherein the photosensitive resist is a dry film.
機で行う請求項１０，１１，１２又は１３記載の高周波
用基板の製造方法。14. The method for manufacturing a high-frequency substrate according to claim 10, wherein the exposure of the photosensitive resist is performed by a parallel exposure machine.
求項１０，１１，１２，１３又は１４記載の高周波用基
板の製造方法。15. The method for manufacturing a high frequency substrate according to claim 10, wherein said electrolytic plating is bright plating.
項１０，１１，１２，１３，１４又は１５記載の高周波
用基板の製造方法。16. The method of manufacturing a high-frequency substrate according to claim 10, wherein said electrolytic plating is copper plating.
である請求項１０，１１，１２，１３，１４，１５又は
１６記載の高周波用基板の製造方法。17. The method for manufacturing a high-frequency substrate according to claim 10, wherein the etching is wet etching.
種を選択エッチング可能な組み合わせにして、前記下地
除去工程で下地導体層のみをエッチングするエッチング
液で処理する請求項１０，１１，１２，１３，１４，１
５，１６又は１７記載の高周波用基板の製造方法。18. The method according to claim 10, wherein the metal type of the base conductor layer and the metal type of the main conductor layer are combined in a selectable manner, and the combination is treated with an etchant for etching only the base conductor layer in the base removal step. , 13,14,1
18. The method for manufacturing a high-frequency substrate according to 5, 16, or 17.
面の凹凸が５μｍ以内である請求項１０，１１，１２，
１３，１４，１５，１６，１７又は１８記載の高周波用
基板の製造方法。19. The method according to claim 10, wherein irregularities on the surface of the main conductor layer formed by the electrolytic plating are within 5 μm.
13. The method for manufacturing a high-frequency substrate according to 13, 14, 15, 16, 17, or 18.
導体層を積層する場合に、前記有機絶縁層にレーザー加
工でビアホールを形成する請求項１０，１１，１２，１
３，１４，１５，１６，１７，１８又は１９記載の高周
波用基板の製造方法。20. When a conductive layer is laminated on the conductive layer via an organic insulating layer, via holes are formed in the organic insulating layer by laser processing.
The method for producing a high-frequency substrate according to 3, 14, 15, 16, 17, 18 or 19.
導体層を積層する場合に、前記有機絶縁層として感光性
のものを用いてフォトリソグラフィー法でビアホールを
形成する請求項１０，１１，１２，１３，１４，１５，
１６，１７，１８又は１９記載の高周波用基板の製造方
法。21. When a conductive layer is laminated on the conductive layer via an organic insulating layer, a via hole is formed by photolithography using a photosensitive organic insulating layer. , 12,13,14,15,
20. The method for producing a high-frequency substrate according to 16, 17, 18, or 19.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316322A JP2002124415A (en) | 2000-10-17 | 2000-10-17 | Printed circuit board for high frequency and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000316322A JP2002124415A (en) | 2000-10-17 | 2000-10-17 | Printed circuit board for high frequency and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124415A true JP2002124415A (en) | 2002-04-26 |
Family
ID=18795291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000316322A Withdrawn JP2002124415A (en) | 2000-10-17 | 2000-10-17 | Printed circuit board for high frequency and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124415A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087924A (en) * | 2002-08-28 | 2004-03-18 | Tdk Corp | Method for manufacturing printed circuit board |
| US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
| JP2015037189A (en) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil unit for thin film inductor and manufacturing method therefor, and thin film inductor and manufacturing method therefor |
| JP2015088627A (en) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | Wiring board |
| WO2015166835A1 (en) * | 2014-04-30 | 2015-11-05 | 株式会社村田製作所 | Antenna device and communication terminal device |
| KR20160011521A (en) * | 2014-07-22 | 2016-02-01 | 삼성전기주식회사 | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor |
| JP2018157185A (en) * | 2017-03-16 | 2018-10-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component and manufacturing method thereof |
-
2000
- 2000-10-17 JP JP2000316322A patent/JP2002124415A/en not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087924A (en) * | 2002-08-28 | 2004-03-18 | Tdk Corp | Method for manufacturing printed circuit board |
| US7167071B2 (en) | 2003-03-17 | 2007-01-23 | Tdk Corporation | Inductive device and method for producing the same |
| CN104376954B (en) * | 2013-08-14 | 2018-06-29 | 三星电机株式会社 | Coil unit, film inductor and relative manufacturing process for film inductor |
| KR20150019588A (en) * | 2013-08-14 | 2015-02-25 | 삼성전기주식회사 | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor |
| CN104376954A (en) * | 2013-08-14 | 2015-02-25 | 三星电机株式会社 | Coil unit for thin film inductor,thin film inductor and manufacturing method of thin film inductor |
| JP2015037189A (en) * | 2013-08-14 | 2015-02-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil unit for thin film inductor and manufacturing method therefor, and thin film inductor and manufacturing method therefor |
| KR101973410B1 (en) * | 2013-08-14 | 2019-09-02 | 삼성전기주식회사 | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor |
| JP2015088627A (en) * | 2013-10-31 | 2015-05-07 | 京セラサーキットソリューションズ株式会社 | Wiring board |
| WO2015166835A1 (en) * | 2014-04-30 | 2015-11-05 | 株式会社村田製作所 | Antenna device and communication terminal device |
| JPWO2015166835A1 (en) * | 2014-04-30 | 2017-04-20 | 株式会社村田製作所 | Antenna device and communication terminal device |
| KR20160011521A (en) * | 2014-07-22 | 2016-02-01 | 삼성전기주식회사 | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor |
| KR102029489B1 (en) * | 2014-07-22 | 2019-10-07 | 삼성전기주식회사 | Coil unit for thin film inductor, manufacturing method of coil unit for thin film inductor, thin film inductor and manufacturing method of thin film inductor |
| JP2018157185A (en) * | 2017-03-16 | 2018-10-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component and manufacturing method thereof |
| US10586648B2 (en) | 2017-03-16 | 2020-03-10 | Samsung Electro-Mechanics Co., Ltd. | Coil component and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866265B2 (en) | Capacitor-embedded printed circuit board and method for manufacturing the same | |
| US10993331B2 (en) | High-speed interconnects for printed circuit boards | |
| US7351915B2 (en) | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same | |
| US6684497B2 (en) | Manufacturing methods for printed circuit boards | |
| US5436062A (en) | Process for the production of printed circuit boards with extremely dense wiring using a metal-clad laminate | |
| JP4288266B2 (en) | Manufacturing method of printed circuit board with built-in multilayer capacitor | |
| JP3048905B2 (en) | Laminated wiring board structure and method of manufacturing the same | |
| JP3014310B2 (en) | Structure and manufacturing method of laminated wiring board | |
| US6410858B1 (en) | Multilayered wiring board, a production process for, and semiconductor device using, the same | |
| US8586875B2 (en) | Wiring board and method for manufacturing the same | |
| JPH0923065A (en) | Thin film multilayered wiring board and its manufacture | |
| JP2004522304A (en) | Method of forming a printed circuit board and printed circuit board formed by this method | |
| JP2009283739A (en) | Wiring substrate and production method thereof | |
| JP2007208263A (en) | Method for manufacturing printed-circuit substrate with built-in thin-film capacitor | |
| TW201347628A (en) | Printed circuit board having embedded capacitor and method of manufacturing the same | |
| JP4394999B2 (en) | Passive element built-in wiring board and manufacturing method thereof | |
| JP2002124415A (en) | Printed circuit board for high frequency and its manufacturing method | |
| JP2002134321A (en) | High-frequency coil and its manufacturing method | |
| JP4055978B2 (en) | Manufacturing method of high frequency coil | |
| JP2002110425A (en) | High-frequency coil | |
| JP2001251040A (en) | Circuit board for high frequency and its manufacturing method | |
| JP4052434B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP2002134322A (en) | High-q high-frequency coil and its manufacturing method | |
| JP2005191113A (en) | Wiring board and electrical device, and method of manufacturing wiring board | |
| JP2001250722A (en) | High-frequency coil |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |