CN102262349B - 一种用于半导体工艺中的掩模板 - Google Patents

一种用于半导体工艺中的掩模板 Download PDF

Info

Publication number
CN102262349B
CN102262349B CN 201010182691 CN201010182691A CN102262349B CN 102262349 B CN102262349 B CN 102262349B CN 201010182691 CN201010182691 CN 201010182691 CN 201010182691 A CN201010182691 A CN 201010182691A CN 102262349 B CN102262349 B CN 102262349B
Authority
CN
China
Prior art keywords
mask plate
pattern
lines
pollution detection
detection area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010182691
Other languages
English (en)
Other versions
CN102262349A (zh
Inventor
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010182691 priority Critical patent/CN102262349B/zh
Publication of CN102262349A publication Critical patent/CN102262349A/zh
Application granted granted Critical
Publication of CN102262349B publication Critical patent/CN102262349B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供了一种用于半导体工艺中的掩模板,所述掩模板具有至少一个掩模板切割道,所述掩模板切割道内具有至少一个污染检测图案区域且所述污染检测图案区域任意一边均不超出所述掩模板切割道的边界,所述污染检测图案区域用于检测所述掩模板上的污染,所述污染检测图案区域具有多根线条,每根所述线条的两端均与所述污染检测图案区域的边界相交。利用本发明的具有污染检测图案区域的掩模板,不仅能够在线且有效地检测出掩模板上的污染,以便及时去除污染,提高半导体器件的良品率,又能降低检测污染的成本和缩短检测所耗费的时间。

Description

一种用于半导体工艺中的掩模板
技术领域
本发明涉及半导体制造工艺,特别涉及用于半导体工艺中的掩模板。
背景技术
在集成电路的制作过程中,光刻工艺早已成为一种不可或缺的技术。光刻工艺主要是先将设计好的图案,例如电路图案、接触孔图案等形成于一个或多个掩模板上,然后再通过曝光程序将掩模板上的图案利用步进扫描光刻机转移至晶圆上的光刻胶层上。
在实际工业生产中,掩模板的污染一直是个问题。污染可能是由掩模板处理/储存、掩模板制作、掩模板的吹气处理、薄膜框架的残留或其它半导体制造过程中所产生的。其中有一种污染是雾状污染,如图1的101区域所示。雾状污染是一种沉淀在掩模板层表面的沉淀物,该沉淀物是由掩模板清洗曝光中晶圆厂或机台环境的化学残留物或杂质产生的。例如,当使用含有铵盐(NH4)与硫酸盐(SO4)的溶液清洗掩模板,在被暴露于短波长的紫外光(例如目前半导体行业已经开始采用的波长为193nm的ArF激光技术的光刻工艺)时,污染变得更加明显。由于掩模板污染的存在,使得掩模板上图案转移变得不精确,很有可能造成所制作的半导体器件的报废,降低半导体器件的良品率。因此,需要对掩模板上的污染进行检测,然后根据检测结果,当发现污染时,通过清洗来去除污染。
传统的检测掩模板污染的方法是采用专用的掩模板检测***,例如KLA-Tencor公司的STARlight-2TM掩模板检测***等。但是采用这种专用的掩模板检测***来进行掩模板污染的检测是十分昂贵的,并且时间较长,每片掩模板需要2~4小时,这不仅影响半导体器件的生产效率,同时增加了生产成本,这对于中小型企业来说是难以负担的。
因此,需要一种方法和装置,既能够及时有效地检测出掩模板上的污染,以便及时去除污染,提高半导体器件的良品率,又能降低检测污染的成本和缩短检测所耗费的时间。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种用于半导体工艺中的掩模板,所述掩模板具有目标图案,其特征在于,所述掩模板具有至少一个掩模板切割道,所述掩模板切割道内具有至少一个污染检测图案区域且所述污染检测图案区域任意一边均不超出所述掩模板切割道的边界,所述污染检测图案区域用于检测所述掩模板上的污染,所述污染检测图案区域具有多根线条,单个所述线条的两端均与所述污染检测图案区域的边界相交。
优选地,所述污染检测图案区域的形状是凸多边形或圆形,所述线条是面积小于所述检测图案区域的面积1/2的矩形。
优选地,所述污染检测图案区域的形状是长方形,所述线条是面积小于所述检测图案区域的面积1/2的矩形。
优选地,所述污染检测图案区域任意一边与所述掩模板切割道边界的最短距离为1~10μm。
优选地,所述污染检测图案区域最短边界的长度Q大于或等于所述掩模板上的目标图案的最小设计间距的7倍。
优选地,1μm≤Q≤10μm。
优选地,所述污染检测图案区域在与所述最短边界垂直的方向上的最长长度P大于或等于Q。
优选地,所述污染检测图案区域在与所述最短边界垂直的方向上的最长长度P的范围是Q~5Q。
优选地,所述污染检测图案区域具有多根互相平行的间隔相同且大小相同的线条作为污染检测图案,所述污染检测图案区域设置为当所述线条为透光区域时,所述线条之间的间隔区域为不透光区域;或者当所述线条为不透光区域时,所述间隔区域为透光区域。
优选地,单根线条的宽度与单个间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的80%~100%。
优选地,单根线条的宽度与单个间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的90%~95%。
优选地,所述污染检测图案区域具有多根间隔相同、大小相同且相互平行的第一线条,和多根间隔相同、大小相同且相互平行的与所述第一线条相交的第二线条作为污染检测图案,所述污染检测图案区域设置为当所述第一线条和所述第二线条为透光区域时,所述第一线条之间以及所述第二线条之间的间隔区域均为不透光区域;或者当所述第一线条和所述第二线条为不透光区域时,所述间隔区域均为透光区域。
优选地,单根所述第一线条的宽度与单个所述第一线条之间的间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的80%~100%;单根所述第二线条的宽度与单个所述第二线条之间的间隔区域的宽度之和为所述目标图案所具有的最小设计间距的80%~100%。
优选地,单根所述第一线条的宽度与单个所述第一线条之间的间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的90%~95%;单根所述第二线条的宽度与单个所述第二线条之间的间隔区域的宽度之和为所述目标图案所具有的最小设计间距的90%~95%。
优选地,所述污染检测图案区域的掩膜误差增强系数大于或等于3。
优选地,所述污染检测图案区域分布在最***的掩模板切割道内。
优选地,所述掩模板是相位移掩模板。
本发明还提供了一种用于制作掩模板的方法,包括:
提供母板,所述母板上具有透明基材和所述透明基材上的遮蔽层;和
刻蚀所述遮蔽层,形成具有所述目标图案、至少一个所述掩模板切割道以及至少一个所述污染检测图案区域的所述掩模板。
优选地,还包括:在所述遮蔽层的表面形成相位偏移层,并在刻蚀所述遮蔽层时先对该相位偏移层进行刻蚀。
优选地,所述相位偏移层的材料选自MoSi、TaSi2、TiSi2、金属氮化物、氧化铁、无机材料、Mo、Nb2O5、Ti、Ta、CrN、MoO2、MoN、Cr2O2、TiN、ZrN、TiO2、TaN、Ta2O5、SiO2、NbN、Si2N4、Al2O2N、Al2O2R或上述物质的任意组合。
优选地,所述透明基材的材料选自二氧化硅或氟化钙。
优选地,所述遮蔽层的材料选自铬、氮化铬、钼、氧化铌、钛、钽、氧化钼、氮化钼、氧化铬、氮化钛、氮化锆、二氧化钛、氮化钽、氧化钽、二氧化硅、氮化铌、氮化硅、氮氧化铝、烷基氧化铝或上述物质的任意组合。
本发明还一种采用上述掩模板来检测掩模板污染的方法,其特征在于,将所述污染检测图案区域中的污染检测图案转移到晶圆上以形成转移图案,检测所述转移图案,当所述污染检测图案与所述转移图案不是等比例图形时,判定所述掩模板受到污染;当所述污染检测图案与所述转移图案是等比例图形时,则判定所述掩模板未受污染。
根据本发明,不仅能够在线且有效地检测出掩模板上的污染,以便及时清洗以去除污染,提高半导体器件的良品率,又能降低检测污染的成本和缩短检测所耗费的时间。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1是存在污染的掩模板的示意图;
图2A是现有技术中所制作的掩模板的剖面结构的示意图;
图2B是污染检测图案在掩模板切割道内分布的示意图;
图3A是本发明的一个实施方式的具有污染检测图案的掩模板的示意图;
图3B是本发明的一个实施方式的污染检测图案为平行线条的示意图;
图3C是本发明的一个实施方式的污染检测图案为孔状的示意图;
图4是采用根据本发明的一个实施方式的具有污染检测图案的掩模板用于检测掩模板上是否存在污染的检测工序的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何制作具有污染检测图案区域的掩模板以及如何采用污染检测图案来检测掩模板污染的。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、清晰地辅助说明本发明实施例的目的。
如图2A所示,提供将要形成目标图案和污染检测图案区域的母板201,其上具有能够形成掩模板的层结构。层结构一般包括透明基材和在透明基材上形成的遮蔽层。母板201可以是制作相位移掩模板的母板,但不局限于制作相位移掩模板的母板,可以是制作本领域技术人员所公知的任何类型的掩模板的母板。在此仅以制作相位移掩模板的母板为例来具体描述本发明。母板201上具有基材202,基材202可以是透明基材,例如二氧化硅、氟化钙或其他适合的材质。
母板201还包括形成在基材202上面的遮蔽层203。遮蔽层203所用的材料的实例包括铬、氮化铬、钼、氧化铌、钛、钽、氧化钼、氮化钼、氧化铬、氮化钛、氮化锆、二氧化钛、氮化钽、氧化钽、二氧化硅、氮化铌、氮化硅、氮氧化铝、烷基氧化铝或上述物质的任意组合。形成方式包含CVD、PVD、原子层沉积、电镀以及/或其他合适的工艺。
如果要制作相位移掩模板,母板201还应当包含有形成在遮蔽层203上面的相位偏移层204,相位偏移层204具有一定的厚度,可以使穿过相位偏移层204的辐射光束,具有相对于穿过空气的辐射光束的相位偏移。其中所述辐射光束是在光刻工艺中用来在半导体晶圆上形成图案的辐射光束。该辐射光束可以是紫外光及/或扩充包括其他辐射光束,例如离子束、X射线、超紫外光、深紫外光以及具有其他合适的辐射能量的光束。相位偏移层204的材料的实例包括金属硅化物,例如MoSi、TaSi2或TiSi2;金属氮化物、氧化铁、无机材料,其他材料如Mo、Nb2O5、Ti、Ta、CrN、MoO2、MoN、Cr2O2、TiN、ZrN、TiO2、TaN、Ta2O5、SiO2、NbN、Si2N4、Al2O2N、Al2O2R或上述物质的任意组合。形成相位偏移层204的方法包括CVD(化物气相沉积)、PVD(物理气相沉积)、原子层沉积、电镀以及/或其他合适的工艺。
通过传统的工艺方法在母板201上形成的需要转移到晶圆上的图案(未示出),即目标图案,同时生成具有污染检测图案的污染检测图案区域。传统的工艺方法包括例如在相位偏移层上面涂覆光刻胶,通过刻蚀工艺依次刻蚀相位偏移层和遮蔽层,通过剥离工艺剥离剩余的光刻胶,形成具有目标图案和多个污染检测图案区域的掩模板。
将多个污染检测图案区域分别设置在掩模板上的多个掩模板切割道之内,优选为分布在最***的多个掩模板切割道之内,如图2B所示,污染检测图案区域205A分布在最***的多个掩模板切割道206之内。当然还可以分布在非最***的掩模板切割道之内,如污染检测图案区域205B所示。
污染检测图案区域的面积不超过该污染检测图案区域所在的掩模板切割道的面积。掩模板切割道用于在晶圆上形成晶圆切割道,从而将晶圆划分成各个管芯(die),因此,掩模板切割道不是目标图案所覆盖的位置,这样就不会因为设置了污染检测图案而导致对目标图案的破坏。掩模板切割道可以是透光的区域,也可以是不透光的区域。掩模板切割道可以是任意形状,但其内的污染检测图案区域的任意一边均不超出掩模板切割道的边界。所谓的污染检测图案区域是指能包围该切割道内所有污染检测图案的面积最小的凸多边形或圆形所限定的区域。例如,在一个不透光的掩模板切割道中,如设置多根互相平行且长度相同的透光线条作为污染检测图案,则污染检测图案区域为由这些平行线条的最外边界构成的凸多边形所限定的区域。优选的是,污染检测图案区域任意一边与掩模板切割道边界的最短距离为1~10μm。优选的是,污染检测图案区域最短边界的长度Q大于或等于所述掩模板上的目标图案的最小设计间距(pitch)的7倍,Q优选为1~10μm。污染检测图案区域在与该边界垂直的方向上的最长长度P大于或等于该边界的长度Q,优选为P是该边界长度Q的1倍至5倍。污染检测图案区域的掩膜误差增强系数(MEEF)大于或等于3,其中MEEF定义为在晶圆上形成的图案线宽对相应的掩模板上的图案线宽的偏导数。目标图案的最小设计间距是指目标图案中的线宽(line)的CD(关键尺寸)与间隔(space)的CD之和。
图3A为本发明的一个优选实施方式所述的掩模板的俯视示意图。图3A中所示的掩模板300具有与图2的掩模板201相同的层结构。该掩模板300具有用于在晶圆加工时形成多条交错的晶圆切割道的掩模板切割道,该示意图仅示意出部分横向切割道301A和掩模板纵向切割道301B,重叠的地方以横向切割道301A表示出来,但是分布在横向切割道301A内的污染检测图案不与分布在纵向切割道301B内的污染检测图案相交。由于掩模板切割道一般体现为长方形,因此本实施例中以长方形的横向切割道301A和长方形的纵向切割道301B为例。横向切割道301A和纵向切割道301B可以是透光的区域也可以是不透光的区域。发明人发现,掩模板在受到污染时,掩模板切割道为最先产生污染物的地方,尤其是最***的掩模板切割道为最先产生污染物的地方。所以将污染检测图案区域311设置在横向切割道301A和纵向切割道301B内时,尤其是最***的横向切割道301A和纵向切割道301B之内,能够较早地发现掩模板是否已经被污染,以便及时清洗以便去除掩模板上的污染。
本实施例中以横向切割道301A为例来描述污染检测图案区域311的具体工艺要求。由于相对于其它污染检测图案区域的形状来说,长方形的污染检测图案区域形状规则,较容易制作,因此本实施例和下面的实施例中均以长方形的污染检测图案区域311来描述。但是需要指出的是,污染检测图案311可以是其它任意的形状,按照下述的设计规则来定义。定义横向切割道301A的横向方向上的长度为X,纵向方向上的长度为Y,X≥Y。污染检测图案区域311的横向方向上的最长长度为T,纵向方向上最长长度为S。其中X-T≥0,优选地,1μm≤X-T≤10μm;同样,Y-S≥0,优选地,1μm≤Y-S≤10μm。选取在这个范围内,既可以使污染检测图案区域311的任一方向上的最长长度不超过横向切割道301相应方向上的长度,以避免与目标图案重叠,破坏目标图案,又能够使污染检测图案区域311足够大,尽可能地覆盖横向切割道301A,以避免遗漏掩模板上有污染的地方。污染检测图案区域可以是任何形状,例如长方形、正方形、圆形、正多边形或是不规则形状。理想状态下,污染检测图案区域311充满整个横向切割道301A,但是由于污染检测图案区域311覆盖的面积越大,其所需要用到的光刻胶等材料就越多,这样增加了成本,因此,需要将污染检测图案区域311设定在一个合理的范围内。定义掩模板的目标图案的最小设计间距为d,S≥7d,优选地,1μm≤S≤10μm,并且T≥S,优选为S≤T≤5S,这个范围可以既可以保证不会增加过多的生产成本,又能够保证覆盖住足够的横向切割道301A的面积以尽早地检测出掩模板上的污染。
污染检测图案区域均具有多根线条,单根线条均为面积小于检测图案区域的面积1/2的矩形,且每根线条两端均与污染检测图案区域的边界相交。图3B和图3C分别显示了本发明的两个优选实施方式所述的掩模板的俯视示意图。
如图3B所示,污染检测图案区域311具有多根线条312,每根线条312至少有两端与污染检测图案区域311的边界相交,单根线条312是面积小于污染检测图案区域311的面积1/2的矩形。当横向切割道301A为透光区域时,线条312为不透光区域。线条312彼此孤立且彼此平行,间距相同,由透光区域313分隔开。线条312和透光区域313共同构成污染检图案。线条312与横向切割道301A的长度为X的边可以成任意角度,例如0度、30度、60度或90度等等。单根线条312的宽度a与单个透光区域313的宽度b之和c为目标图案的最小设计间距d的80%~100%,优选为是目标图案的最小设计间距d的90%~95%。例如,在65nm节点的工艺中,掩模板300的最小设计间距d为180nm,则c的值应选择为144nm≤c≤180nm,优选为162nm≤c≤171nm。设计在这个范围内,既能够使污染检测图案区域311能够不受到曝光机的限制被转移到晶圆上,也能够避免遗漏任何污染物。并且,这样的设计尺寸使得污染检测图案区域311中的污染检测图案转移到晶圆上后形成的转移图案测得的MEEF≥3。MEEF定义为在晶圆上形成的图案线宽对相应的掩模板上的图案线宽的偏导数。MEEF≥3使得污染检测图案区域311中的污染物呈现在晶圆上更加地明显,能够更容易地被发现。
可选的,当横向切割道301A为不透光区域时,线条312为透光区域,彼此孤立且彼此平行,间距相同,由不透光区域313分隔开。设计尺寸与上面所描述的一致。
污染检测图案区域311中的污染检测图案还可以被实现为孔状,如图3C所示。当横向切割道301A为透光区域时,污染检测图案区域311包括多根第一线条303与多根第二线条304,第一线条303与第二线条304均为面积小于污染检测图案区域311的面积1/2的矩形,均为不透光区域,第一线条303彼此平行且间距相同,同样第二线条304彼此平行且间距相同,且第一线条303与第二线条304彼此相交,优选为垂直相交,形成多个透光的间隔区域305,间隔区域305将第一线条303彼此分隔开,同时也将第二线条304彼此分隔开。每根第一线条303和每根第二线条304均至少有两端与污染检测图案区域311的边界相交。第一线条303、第二线条304和间隔区域305共同构成污染检测图案。第一线条303与第二线条304重叠的部分在图中以第一线条303部分表示出来。第一线条303和第二线条304与横向切割道301A的长度为X的边可以成任意角度,例如0度、30度、60度以及90度等等。单根第一线条303的宽度i与单个间隔区域305的宽度j之和为目标图案的最小设计间距d的80%~100%,优选为是目标图案的最小设计间距d的90%~95%。同样,单根第二线条304的宽度k与单个间隔区域305的宽度l之和为目标图案的最小设计间距d的80%~100%,优选为是目标图案的最小设计间距d的90%~95%。设计在这个范围内,既能够使污染检测图案区域311中的污染检测图案能够不受到曝光机的限制被转移到晶圆上,又能够避免遗漏任何污染物。并且,这样的设计尺寸使得污染检测图案区域311中的污染检测图案被转移到晶圆上后形成的转移图案测得的MEEF≥3。MEEF≥3使得污染检测图案区域311中的污染物呈现在晶圆上更加地明显,能够更容易地被发现。
可选地,当横向切割道301A为不透光区域时,第一线条303和第二线条304为透光区域,彼此孤立且彼此平行,间距相同,由不透光的间隔区域305分隔开。设计尺寸与上面所描述的一致。
根据本发明,当需要对掩模板上的进行污染检测时,可将污染检测图案区域中的污染检测图案转移到晶圆上以形成转移图案,通过检测晶圆上的转移图案区域来判断掩模板是否已经有污染缺陷。当晶圆上的转移图案与污染检测图案不是等比例的图形时,则可判断该掩模板已经遭受到了污染;当污染检测图案与转移图案是等比例图形时,则判定所述掩模板未受污染。还可以通过转移一个掩模板上所有有着相同图案区域的污染检测图案,然后对比晶圆上这几处的图案区域,如果发现这几处的图案区域中有所不同时,即可判断掩模板已经遭受到了污染。
图4示出了根据本发明一个方面的实施例的采用如上所述的具有污染检测图案区域的掩模板来检测掩模板污染的流程示意图。在步骤401中,提供具有污染检测图案区域的掩模板。在步骤402中,将污染检测图案区域中的污染检测图案转移到晶圆上,形成晶圆上的转移图案。在步骤403中,检测晶圆上的转移图案,以确定掩模板是否被污染。
根据本发明进行检测掩模板污染的方法,方便可行,几乎是可以随时进行掩模板污染检测,因为可在工业生产中使用掩模板进行图案转移的时候就可以进行掩模板污染的检测,即可在线进行检测。根据本发明进行检测掩模板污染的手段,价格低廉,因为不需要使用传统的昂贵的掩模板检测***,并且由于晶圆的价格大大低于掩模板检测***的价格,使得生产成本下降,产品更具有竞争力。而且充分利用了掩模板的空白部分,可以在制作掩模板时同时制作出根据本发明的污染检测图案区域,没有增加多余的制作步骤,也没有使用多余的材料,即没有为生产制作过程带来额外的负担。
根据由上所述的实施例制造的具有检测污染检测图案区域的掩模板可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路,如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件,如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品,如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中,尤其是射频产品中。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (23)

1.一种用于半导体工艺中的掩模板,所述掩模板具有目标图案,其特征在于,所述掩模板具有至少一个掩模板切割道,所述掩模板切割道内具有至少一个污染检测图案区域且所述污染检测图案区域任意一边均不超出所述掩模板切割道的边界,所述污染检测图案区域用于检测所述掩模板上的污染,所述污染检测图案区域具有多根线条,每根所述线条的两端均与所述污染检测图案区域的边界相交,其中,所述掩模板切割道用于在晶圆上形成晶圆切割道以将晶圆划分成各个管芯,所述污染检测图案区域是指能包围所述污染检测图案区域所在的掩模板切割道内所有污染检测图案的面积最小的凸多边形或圆形所限定的区域。
2.如权利要求1所述的掩模板,其特征在于,所述污染检测图案区域的形状是凸多边形或圆形,所述线条是面积小于所述检测图案区域的面积1/2的矩形。
3.如权利要求1所述的掩模板,其特征在于,所述污染检测图案区域的形状是长方形,所述线条是面积小于所述检测图案区域的面积1/2的矩形。
4.如权利要求2或3所述的掩模板,其特征在于,所述污染检测图案区域任意一边与所述掩模板切割道边界的最短距离为1~10μm。
5.如权利要求2或3所述的掩模板,其特征在于,所述污染检测图案区域最短边界的长度Q大于或等于所述掩模板上的目标图案的最小设计间距的7倍,其中,所述目标图案的最小设计间距是指所述目标图案中的线宽的关键尺寸与间隔的关键尺寸之和。
6.如权利要求5所述的掩模板,其特征在于,1μm≤Q≤10μm。
7.如权利要求5中所述的掩模板,其特征在于,所述污染检测图案区域在与所述最短边界垂直的方向上的最长长度P大于或等于Q。
8.如权利要求7中所述的掩模板,其特征在于,所述污染检测图案区域在与所述最短边界垂直的方向上的最长长度P的范围是Q~5Q。
9.如权利要求2或3所述的掩模板,其特征在于,所述污染检测图案区域具有多根互相平行的间隔相同且大小相同的线条作为污染检测图案,所述污染检测图案区域设置为当所述线条为透光区域时,所述线条之间的间隔区域为不透光区域;或者当所述线条为不透光区域时,所述间隔区域为透光区域。
10.如权利要求9所述的掩模板,其特征在于,单根线条的宽度与单个间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的80%~100%。
11.如权利要求9所述的掩模板,其特征在于,单根线条的宽度与单个间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的90%~95%。
12.如权利要求2或3所述的掩模板,其特征在于,所述污染检测图案区域具有多根间隔相同、大小相同且相互平行的第一线条,和多根间隔相同、大小相同且相互平行的与所述第一线条相交的第二线条作为污染检测图案,所述污染检测图案区域设置为当所述第一线条和所述第二线条为透光区域时,所述第一线条之间以及所述第二线条之间的间隔区域均为不透光区域;或者当所述第一线条和所述第二线条为不透光区域时,所述间隔区域均为透光区域。
13.如权利要求12所述的掩模板,其特征在于,单根所述第一线条的宽度与单个所述第一线条之间的间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的80%~100%;单根所述第二线条的宽度与单个所述第二线条之间的间隔区域的宽度之和为所述目标图案所具有的最小设计间距的80%~100%。
14.如权利要求12所述的掩模板,其特征在于,单根所述第一线条的宽度与单个所述第一线条之间的间隔区域的宽度之和为所述掩模板上的目标图案所具有的最小设计间距的90%~95%;单根所述第二线条的宽度与单个所述第二线条之间的间隔区域的宽度之和为所述目标图案所具有的最小设计间距的90%~95%。
15.如权利要求1所述的掩模板,其特征在于,所述污染检测图案区域的掩膜误差增强系数大于或等于3。
16.如权利要求1所述的掩模板,其特征在于,所述污染检测图案区域分布在最***的掩模板切割道内。
17.如权利要求1所述的掩模板,其特征在于,所述掩模板是相位移掩模板。
18.一种用于制作如权利要求1的掩模板的方法,包括:
提供母板,所述母板上具有透明基材和所述透明基材上的遮蔽层;和
刻蚀所述遮蔽层,形成具有所述目标图案、至少一个所述掩模板切割道以及至少一个所述污染检测图案区域的所述掩模板。
19.如权利要求18所述的方法,还包括:
在所述遮蔽层的表面形成相位偏移层,并在刻蚀所述遮蔽层时先对该相位偏移层进行刻蚀。
20.如权利要求19所述的方法,其特征在于,所述相位偏移层的材料选自MoSi、TaSi2、TiSi2、金属氮化物、氧化铁、无机材料、Mo、Nb2O5、Ti、Ta、CrN、MoO2、MoN、Cr2O2、TiN、ZrN、TiO2、TaN、Ta2O5、SiO2、NbN、Si2N4、Al2O2N、Al2O2R或上述物质的任意组合。
21.如权利要求18所述的方法,其特征在于,所述透明基材的材料选自二氧化硅或氟化钙。
22.如权利要求18所述的方法,其特征在于,所述遮蔽层的材料选自铬、氮化铬、钼、氧化铌、钛、钽、氧化钼、氮化钼、氧化铬、氮化钛、氮化锆、二氧化钛、氮化钽、氧化钽、二氧化硅、氮化铌、氮化硅、氮氧化铝、烷基氧化铝或上述物质的任意组合。
23.一种采用如权利要求1所述的掩模板来检测掩模板污染的方法,其特征在于,将所述污染检测图案区域中的污染检测图案转移到晶圆上以形成转移图案,检测所述转移图案,当所述污染检测图案与所述转移图案不是等比例图形时,判定所述掩模板受到污染;当所述污染检测图案与所述转移图案是等比例图形时,则判定所述掩模板未受污染。
CN 201010182691 2010-05-24 2010-05-24 一种用于半导体工艺中的掩模板 Active CN102262349B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010182691 CN102262349B (zh) 2010-05-24 2010-05-24 一种用于半导体工艺中的掩模板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010182691 CN102262349B (zh) 2010-05-24 2010-05-24 一种用于半导体工艺中的掩模板

Publications (2)

Publication Number Publication Date
CN102262349A CN102262349A (zh) 2011-11-30
CN102262349B true CN102262349B (zh) 2013-04-10

Family

ID=45009032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010182691 Active CN102262349B (zh) 2010-05-24 2010-05-24 一种用于半导体工艺中的掩模板

Country Status (1)

Country Link
CN (1) CN102262349B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914664B (zh) * 2014-03-13 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种光罩的检测结构及检测方法
CN104407498A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 一种处理光罩污染颗粒的方法
CN108459463A (zh) * 2017-02-22 2018-08-28 中芯国际集成电路制造(上海)有限公司 一种光罩及其制备方法
CN110824851B (zh) * 2018-08-13 2021-06-29 台湾积体电路制造股份有限公司 光刻设备的洁净度的检测方法以及反射式光掩模

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076623A1 (en) * 2000-12-18 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask
US20040137339A1 (en) * 2002-10-29 2004-07-15 Dupont Photomasks, Inc. Photomask assembly and method for protecting the same from contaminants generated during a lithography process
CN101009202A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 减少制程环境内的杂质的装置及其方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020076623A1 (en) * 2000-12-18 2002-06-20 Mitsubishi Denki Kabushiki Kaisha Photo mask to be used for photolithography, method of inspecting pattern defect, and method of manufacturing semiconductor device through use of the mask
US20040137339A1 (en) * 2002-10-29 2004-07-15 Dupont Photomasks, Inc. Photomask assembly and method for protecting the same from contaminants generated during a lithography process
CN101009202A (zh) * 2006-01-27 2007-08-01 台湾积体电路制造股份有限公司 减少制程环境内的杂质的装置及其方法

Also Published As

Publication number Publication date
CN102262349A (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
CN102262349B (zh) 一种用于半导体工艺中的掩模板
JP3768786B2 (ja) ホトマスクの製造方法、ホトマスクブランクスの製造方法およびホトマスクの再生方法
CN103091971B (zh) 掩模板及其制造方法、以及监测掩模板雾状污染的方法
CN102486604B (zh) 相位移掩模版及其制造方法、雾状缺陷检测方法
US20070072094A1 (en) Photomask features with chromeless nonprinting phase shifting window
CN101192007B (zh) 掩膜版、掩膜版的版图设计方法和缺陷修复方法
KR100520240B1 (ko) 포토레지스트 패턴 및 그의 형성방법
US7794903B2 (en) Metrology systems and methods for lithography processes
JP2008276179A (ja) マスク設計方法
US7443755B2 (en) Fuse box of semiconductor device
CN102738121B (zh) 一种套刻偏差检查标记及其制作方法
JP4361248B2 (ja) フォトマスク、そのパターン欠陥検出方法及びそれを用いたパターン形成方法
KR20060136177A (ko) 반도체 소자의 퓨즈 박스
CN112652566B (zh) 一种集成电路的制备方法
CN102135724B (zh) 一种用于半导体工艺中的掩膜
CN102403246B (zh) 检测掩模板污染的方法
CN101231459A (zh) 光刻工艺监测标记用光掩模图案及其应用
US6635388B1 (en) Contact hole fabrication with the aid of mutually crossing sudden phase shift edges of a single phase shift mask
KR100712995B1 (ko) 반도체소자의 스토리지노드콘택홀 형성 방법
US20020197565A1 (en) Method of transferring photomask patterns
CN114600231A (zh) 利用划割道图案来减少缺陷的集成电路
US8092986B2 (en) Exposure methods
CN100570819C (zh) 一种二阶段背式刻蚀的方法
KR100278919B1 (ko) 반도체 장치 및 그 제조방법
US8057987B2 (en) Patterning method of semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130105

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant