JP2002164354A

JP2002164354A - 半導体装置及びその作製方法

Info

Publication number: JP2002164354A
Application number: JP2001276341A
Authority: JP
Inventors: Akira Ishikawa; 明石川
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-09-14
Filing date: 2001-09-12
Publication date: 2002-06-07
Anticipated expiration: 2021-09-12
Also published as: JP5121103B2

Abstract

(57)【要約】【課題】可撓性を有するアクティブマトリクス型表示
装置を実現する方法を提供することを課題とする。ま
た、異なる層に形成された配線間の寄生容量を低減する
方法を提供することを課題とする。【解決手段】第１の基板上に形成された薄膜デバイス
と第２の基板とを接着して固定した後、第１の基板を取
り除いて薄膜デバイスに配線等を形成する。その後、第
２の基板も取り除き、可撓性を有するアクティブマトリ
クス型表示装置を形成する。また、第１の基板を取り除
いた後、配線を活性層のゲート電極が形成されていない
側に形成することにより、寄生容量を低減することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】半導体装置の作製方法に関
し、特に、薄くてフレキシブルな（可撓性を有する）半
導体装置を作製する方法に関する。また、異なる層に絶
縁膜を介して形成された配線間に生じる寄生容量を低減
する方法に関する。なお、本明細書において半導体装置
とは、半導体特性を利用することで機能する装置全般を
指し、特に本発明は、絶縁体上に半導体層を形成したＳ
ＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）構
造の素子を用いた集積回路、薄膜トランジスタ（ＴＦ
Ｔ）を用いて構成されたアクティブマトリクス型液晶表
示装置、アクティブマトリクス型ＥＬ表示装置等に好適
に適用できる。ここで、本明細書において、薄膜デバイ
スとは、半導体薄膜を用いて構成した薄膜トランジスタ
（ＴＦＴ）および配線、導電層、抵抗もしくは容量素子
等のうち、少なくとも１つを含む電子デバイスのことを
指す。

【０００２】

【従来の技術】半導体装置の一つとして、絶縁体上に半
導体層を形成したＳＯＩ構造の素子を用いた集積回路が
ある。半導体層が絶縁体上に形成されているため、寄生
容量が少なく、高速動作が可能である。

【０００３】半導体装置の一つとして、アクティブマト
リクス型液晶表示装置がある。アクティブマトリクス型
液晶表示装置は、画素のスイッチング素子として用いら
れる薄膜トランジスタ（ＴＦＴ）を形成した基板（ＴＦ
Ｔ形成基板）と、対向電極を形成した基板（対向基板）
とを貼り合わせ、間隙に液晶を注入した構造が主流であ
る。このアクティブマトリクス型液晶表示装置は、ガラ
ス等の透明基板上に形成されたＴＦＴにより、液晶へ印
加する電圧を１画素ごとに制御できるため、画像が鮮明
であり、ＯＡ機器やＴＶ等に広く用いられている。

【０００４】また、半導体装置の一つとして、アクティ
ブマトリクス型ＥＬ表示装置が知られている。アクティ
ブマトリクス型ＥＬ表示装置は、２枚の電極の間にＥＬ
材料を挟みこんだ構造をしており、電流を流して発光さ
せる。複数個の画素トランジスタを用いて、ＥＬ材料に
流す電流を一画素ごとに制御できるため、画像が鮮明で
ある。

【０００５】これらの半導体装置は、ますます微細化さ
れ集積度が向上されている。半導体装置の配線間に生じ
る寄生容量は、電気信号に伝播遅延を引き起こし、電気
回路の高速動作や電気信号の正確な伝播を妨げる原因と
なっている。配線間に生じる寄生容量は、同じ層に形成
された配線間に生じるものと、異なる層に絶縁膜を介し
て形成された配線間に生じるものとがある。

【０００６】集積度が向上すると、同じ層に形成された
配線間の距離は小さくなり、寄生容量が増える。同じ層
に形成された配線間の寄生容量を減らすには、配線を異
なる層に移動させればよい。つまり、多層配線化して同
じ層の配線の集積度を下げる。そうすると、異なる層に
絶縁膜を介して形成された配線間に生じる寄生容量を減
らすことは、半導体装置全体の集積度の向上に寄与する
ことになる。

【０００７】そこで、異なる層に絶縁膜を介して形成さ
れた配線間に生じる寄生容量を低減するために、絶縁膜
を厚くして配線間の距離を大きくとる、誘電率の低い絶
縁膜を使う、等の方法がとられてきた。しかし、絶縁膜
を厚くすると、配線間に導通をとるために絶縁膜にあけ
る開孔部が開けにくくなるだけでなく、例えば、スパッ
タで形成する導電層が開孔部の内部において断線する、
もしくは十分な膜厚が確保できないため、抵抗が大きく
なる、等の問題が起こる場合がある。また、誘電率の低
い絶縁膜は、耐熱性や透水性等の膜質に関する問題、エ
ッチングによる寸法変化等の加工上の問題が生じる可能
性がある。例えば、厚さ１μｍのアクリルの場合、エッ
チング条件にもよるが、穴径が約１μｍ大きくなること
もあり、半導体装置全体の集積度を向上する上で障害と
なる場合がある。

【０００８】また、配線を形成する導電層の形成順序を
変える方法もある。ここで、素子間の導通をとる配線を
二層有する集積回路をトップゲート型トランジスタで構
成する場合、成膜順に述べると、通常次のような構成に
なる。活性層、第一の絶縁膜（ゲート絶縁膜）、第一の
導電層（ゲート電極）、第二の絶縁膜（第一層間絶縁
膜）、第二の導電層（第一配線）、第三の絶縁膜（第二
層間絶縁膜）、第三の導電層（第二配線）。

【０００９】それを変えて、第一の導電層（第二配
線）、第一の絶縁膜（下部絶縁膜）、活性層、第二の絶
縁膜（ゲート絶縁膜）、第二の導電層（ゲート電極）、
第三の絶縁膜（第一層間絶縁膜）、第三の導電層（第一
配線）、と構成すると、第一配線と第二配線の間の距離
が大きくなり、その間に形成される寄生容量を少なくす
ることができる。

【００１０】この場合、第一配線と第二配線の距離は大
きくなるが、例えば、活性層を介することで、開孔、導
通の問題は回避できる。しかし、同じ第二配線でも、後
者の場合、後で形成する活性層の成膜温度や注入した不
純物の熱活性化温度に耐えられるものを使用しなければ
ならず、前者の場合と後者の場合で必ずしも同じ材料を
使うことができない。例えば、Ａｌは抵抗率の低い配線
材料としてよく用いられるが、耐熱性が低いので、後者
の場合には使えない。

【００１１】なお、本明細書中において「電極」とは
「配線」の一部であり、説明の便宜上、「配線」と「電
極」とを使い分けるが、「電極」という言葉に「配線」
は常に含められているものとする。

【００１２】

【発明が解決しようとする課題】上記したような半導体
装置は近年、携帯機器等に用いられ、薄型化、軽量化、
フレキシビリティ（可撓性）が求められている。半導体
装置の厚さの大部分は基板の厚さであり、薄型化、軽量
化するには、基板を薄くすればよい。しかし、基板を薄
くすれば、作製時に基板がそって写真製版工程でのトラ
ブル原因になる他、基板搬送時に基板割れが起こりやす
くなるなど、作製が困難である。そこで、透明なプラス
チック基板等の上に半導体装置を作製できれば、軽くて
フレキシブルな表示装置を作製できるが、プラスチック
基板の耐熱性等の問題でまだ実現していない。

【００１３】また、異なる層に絶縁膜を介して形成され
た配線間に生じる寄生容量を低減し、Ａｌ等、耐熱性が
低くて使えなかった配線材料を使えるように、電気回路
の高速動作や電気信号の正確な伝播を行えるようにす
る。

【００１４】

【課題を解決するための手段】そこで、本発明者は、作
製時には十分な耐熱性、強度を持った基板上に薄膜デバ
イスを作製し、前記基板を取り除く方法を考えた。ま
ず、第一の基板に薄膜デバイスを形成し、第二の基板に
接着する。この状態で第一の基板と第二の基板の間に薄
膜デバイスが存在する。そして、第二の基板に保持され
た状態で、薄膜デバイスを残して第一の基板を取り除
き、第二の基板に保持された薄膜デバイスに到達する開
孔部を設け、前記開孔部を介して前記薄膜デバイスに接
するように導電層を形成するなど必要な加工を行ってか
ら、第二の基板も取り除く。

【００１５】さらに本発明においては、薄膜デバイスが
形成されていない領域の一部に接着材を塗布すること
で、第一の基板と第二の基板を接着することを特徴とし
ている。もしくは、薄膜デバイスが形成されていない領
域の一部に接着材を塗布し、それ以外の部分は粘着材等
を用いて仮止めしておく。こうすることによって、第二
の基板は接着部分を切りはなす事によって、簡単に取り
除くことができる。

【００１６】前記作製方法を用いると、作製時には必ず
どちらかの基板に保持されているが、最終的にはどちら
の基板も剥離するので、第一の基板および第二の基板は
厚くてもよく、十分な強度の基板が使える。それゆえ、
基板がそったり、基板割れが生じたりすることが少な
く、作製が容易である。

【００１７】また、アクティブマトリクス型液晶表示装
置、アクティブマトリクス型ＥＬ表示装置等、表示装置
においては基板搬送時に基板裏面につくキズが表示品位
を落とす原因となり、問題となっている。前記作製方法
を用いると、作製時に支持していた基板を取り除くの
で、この問題も解決される。

【００１８】さらに、前記作製方法を用いると、薄膜デ
バイスの表裏両面に出力電極を形成することができる。
それらを重ね合わせると、３次元実装などの応用にも使
える。

【００１９】また他の発明は、活性層、第一の絶縁膜
（ゲート絶縁膜）、第一の導電層（ゲート電極）、第二
の絶縁膜（第一層間絶縁膜）、第二の導電層（第一配
線）、の順に形成した後、第二配線を活性層に対して第
一配線と反対側に形成しようとするものである。つま
り、第一の導電層（第二配線）、第一の絶縁膜（下部絶
縁膜）、活性層、第二の絶縁膜（ゲート絶縁膜）、第二
の導電層（ゲート電極）、第三の絶縁膜（第一層間絶縁
膜）、第三の導電層（第一配線）、という構造を実現し
ようとするものである。なお、本明細書において、活性
層とは、チャネル領域、ソース領域およびドレイン領域
を含む半導体膜からなる層を指すこととする。

【００２０】そうすると、第一配線と第二配線の間に形
成される寄生容量を少なくでき、また、活性層を形成し
た後で配線を形成するので、耐熱性の低い材料でも配線
として使うことが出来る。

【００２１】このような構造を実現するために、本発明
では基板を二枚使う。一枚目の基板上に薄膜デバイスを
形成し、薄膜デバイスを形成した面と二枚目の基板を接
着する。二枚目の基板に支持された状態で、機械研磨や
化学研磨等を用いて、一枚目の基板を取り除く。一枚目
の基板を取り除くと、薄膜デバイスの裏面が表に出てく
るので、配線を形成する。このようにして、活性層の上
下に配線を形成することができる。もちろん、一枚目の
基板上にトランジスタを形成する場合、ボトムゲート型
トランジスタの場合も、トップゲート型トランジスタの
場合と同様に構成することができる。なお、本明細書に
おいて、ボトムゲート型薄膜トランジスタとは、図２７
に示すような、ゲート電極と配線との間の層に活性層が
形成されている形状の薄膜トランジスタのことを指すこ
ととする。

【００２２】また、本発明の作製方法を用いれば、一枚
目の基板上にトップゲート型トランジスタを形成し、そ
の活性層の下側にのみ配線を形成することで、一枚目の
基板を除去した後にボトムゲート型トランジスタとなる
トランジスタを構成することができる。この場合、活性
層の下側に形成した第一配線とゲート配線との寄生容量
を低くすることができる。さらに、従来のボトムゲート
型トランジスタではできなかったことだが、ゲート電極
を用いてセルフアラインで不純物を打ち込むこともでき
る。

【００２３】本発明は、第一の基板上に薄膜デバイスを
形成する工程と、前記第一の基板の薄膜デバイスを形成
した面と第二の基板とを接着する工程と、前記薄膜デバ
イスを残して、前記第一の基板を取り除く工程と、前記
第二の基板に保持された薄膜デバイスに到達する開孔部
を設ける工程と、前記薄膜デバイスと前記第二の基板の
接着部分を取り除くように、前記第二の基板を切断し、
前記第二の基板を取り除く工程と、を有することを特徴
としている半導体装置の作製方法である。

【００２４】また、本発明は、第一の基板上に薄膜デバ
イスを形成する工程と、前記第一の基板の薄膜デバイス
を形成した面と第二の基板とを接着する工程と、前記薄
膜デバイスを残して、前記第一の基板を取り除く工程
と、前記第二の基板に保持された薄膜デバイスに到達す
る開孔部を設け、前記開孔部を介して前記薄膜デバイス
に接する少なくとも一層の導電層を形成する工程と、前
記薄膜デバイスと前記第二の基板の接着部分を取り除く
ように、前記第二の基板を切断し、前記第二の基板を取
り除く工程と、を有することを特徴としている半導体装
置の作製方法である。

【００２５】また、本発明は、第一の基板上に薄膜デバ
イスを形成する工程と、少なくとも２種類以上の接着材
を、前記薄膜デバイスが形成された領域と前記領域以外
の領域で塗り分け、前記第一の基板の薄膜デバイスを形
成した面と、第二の基板を接着する工程と、前記薄膜デ
バイスを残して、前記第一の基板を取り除く工程と、前
記第二の基板に保持された薄膜デバイスに到達する開孔
部を設ける工程と、前記接着材が塗られた領域を取り除
き前記第二の基板を切断する工程と、を有することを特
徴としている半導体装置の作製方法である。

【００２６】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、少なくとも２種類以
上の接着材を、前記薄膜デバイスが形成された領域と前
記領域以外の領域で塗りわけ、前記第一の基板の薄膜デ
バイスを形成した面と、第二の基板を接着する工程と、
前記薄膜デバイスを残して、前記第一の基板を取り除く
工程と、前記第二の基板に保持された薄膜デバイスに到
達する開孔部を形成し、前記開孔部を介して前記薄膜デ
バイスに接する少なくとも一層の導電層を形成する工程
と、前記接着材が塗られた領域を取り除き、前記第二の
基板を切断する工程と、を有することを特徴としている
半導体装置の作製方法である。

【００２７】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、薄膜または第
二の薄膜デバイスを第二の基板に部分的に接着する工程
と、前記第一の基板の第一の薄膜デバイスを形成した面
と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記
第一の薄膜デバイスを残して、前記第一の基板を取り除
く工程と、前記第二の基板に保持された第一の薄膜デバ
イスに、開孔部を設ける工程と、前記薄膜または第二の
薄膜デバイスと前記第二の基板の接着部分を取り除くよ
うに、前記第二の基板を切断し、前記薄膜または第二の
薄膜デバイスを残して前記第二の基板のみを取り除く工
程と、を有することを特徴としている半導体装置の作製
方法である。

【００２８】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、薄膜または第
二の薄膜デバイスを第二の基板に部分的に接着する工程
と、前記第一の基板の第一の薄膜デバイスを形成した面
と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記
第一の薄膜デバイスを残して、前記第一の基板を取り除
く工程と、前記第二の基板に保持された第一の薄膜デバ
イスに、少なくとも一層の導電層を形成する工程と、前
記薄膜または第二の薄膜デバイスと前記第二の基板の接
着部分を取り除くように、前記第二の基板を切断し、前
記薄膜または第二の薄膜デバイスを残して前記第二の基
板のみを取り除く工程と、を有することを特徴としてい
る半導体装置の作製方法である。

【００２９】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、少なくとも２
種類以上の接着材を、前記薄膜デバイスが存在する場所
と存在しない場所で塗り分けて、薄膜または第二の薄膜
デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜また
は第二の薄膜デバイスの第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記第一の薄膜デバイ
スを残して、前記第一の基板を取り除く工程と、前記第
二の基板に保持された第一の薄膜デバイスに、開孔部を
設ける工程と、前記薄膜または第二の薄膜デバイスと前
記第二の基板の一部を取り除くように、前記第二の基板
を切断し、前記薄膜または第二の薄膜デバイスを残して
前記第二の基板のみを取り除く工程と、を有することを
特徴としている半導体装置の作製方法である。

【００３０】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、少なくとも２
種類以上の接着材を、前記薄膜デバイスが存在する場所
と存在しない場所で塗り分けて、薄膜または第二の薄膜
デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜また
は第二の薄膜デバイスの第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記第一の薄膜デバイ
スを残して、前記第一の基板を取り除く工程と、前記第
二の基板に保持された第一の薄膜デバイスに、少なくと
も一層の導電層を形成する工程と、前記薄膜または第二
の薄膜デバイスと前記第二の基板の一部を取り除くよう
に、前記第二の基板を切断し、前記薄膜または第二の薄
膜デバイスを残して前記第二の基板のみを取り除く工程
と、を有することを特徴としている半導体装置の作製方
法である。

【００３１】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、薄膜または第
二の薄膜デバイスを第二の基板に部分的に接着する工程
と、前記第一の基板の第一の薄膜デバイスを形成した面
と、前記薄膜または第二の薄膜デバイスの第二の基板と
接着した面とは反対側の面とを、接着する工程と、前記
薄膜または第二の薄膜デバイスと前記第二の基板の接着
部分を取り除くように、前記第二の基板を切断し、前記
薄膜または第二の薄膜デバイスを残して前記第二の基板
のみを取り除く工程と、を有することを特徴としている
半導体装置の作製方法である。

【００３２】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、少なくとも２
種類以上の接着材を、前記薄膜デバイスが存在する場所
と存在しない場所で塗り分けて、薄膜または第二の薄膜
デバイスを第二の基板に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜また
は第二の薄膜デバイスの第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記薄膜または第二の
薄膜デバイスと前記第二の基板の一部を取り除くよう
に、前記第二の基板を切断し、前記薄膜または第二の薄
膜デバイスを残して前記第二の基板のみを取り除く工程
と、を有することを特徴としている半導体装置の作製方
法である。

【００３３】また、上記発明において、半導体装置とは
アクティブマトリクス型液晶表示装置であることを特徴
としている。

【００３４】また、上記発明において、半導体装置とは
アクティブマトリクス型ＥＬ表示装置であることを特徴
としている。

【００３５】また、本発明は上記記載の作製方法を用い
て作製された半導体装置であることを特徴としている。

【００３６】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、薄膜または第
二の薄膜デバイスを第二の基板に部分的に接着する工程
と、前記第一の基板に形成した第一の薄膜デバイスと前
記第二の基板に接着した薄膜または第二の薄膜デバイス
の間に液晶を封入する工程と、前記第一の基板と前記第
一の薄膜デバイスと前記第二の基板と前記薄膜または第
二の薄膜デバイスの一部を取り除くように、前記第一の
基板と前記第一の薄膜デバイスと前記第二の基板と前記
薄膜または第二の薄膜デバイスを切断し、前記薄膜また
は第二の薄膜デバイスを残して前記第二の基板を取り除
く工程と、を有することを特徴としている半導体装置の
作製方法である。

【００３７】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、少なくとも２
種類以上の接着材を、前記薄膜デバイスが存在する場所
と存在しない場所で塗り分けて、薄膜または第二の薄膜
デバイスを第二の基板に接着する工程と、前記第一の基
板に形成した第一の薄膜デバイスと前記第二の基板に接
着した薄膜または第二の薄膜デバイスの間に液晶を封入
する工程と、前記第一の基板と前記第一の薄膜デバイス
と前記第二の基板と前記薄膜または第二の薄膜デバイス
の一部を取り除くように、前記第一の基板と前記第一の
薄膜デバイスと前記第二の基板と前記薄膜または第二の
薄膜デバイスを切断し、前記薄膜または第二の薄膜デバ
イスを残して前記第二の基板を取り除く工程と、を有す
ることを特徴としている半導体装置の作製方法である。

【００３８】また、上記発明において、前記第二の基板
を取り除く工程の前に、第二の薄膜または第三の薄膜デ
バイスを第三の基板に部分的に接着する工程と、前記第
二の基板に接着した第一の薄膜デバイスと前記第三の基
板に接着した第二の薄膜または第三の薄膜デバイスの間
に液晶を封入する工程と、前記第二の基板と前記第三の
基板の一部を取り除くように、前記第二の基板と前記第
三の基板を切断し、前記薄膜または第二の薄膜デバイス
を残して前記第二の基板を取り除く工程と、前記第二の
薄膜または第三の薄膜デバイスを残して前記第三の基板
を取り除く工程と、を有することを特徴としている半導
体装置の作製方法である。

【００３９】また、上記発明において、前記第二の基板
を取り除く工程の前に、少なくとも２種類以上の接着材
を、前記薄膜デバイスが存在する場所と存在しない場所
で塗り分けて、第二の薄膜または第三の薄膜デバイスを
第三の基板に接着する工程と、前記第二の基板に接着し
た第一の薄膜デバイスと前記第三の基板に接着した第二
の薄膜または第三の薄膜デバイスの間に液晶を封入する
工程と、前記第二の基板と前記第三の基板の一部を取り
除くように、前記第二の基板と前記第三の基板を切断
し、前記薄膜または第二の薄膜デバイスを残して前記第
二の基板を取り除く工程と、前記第二の薄膜または第三
の薄膜デバイスを残して前記第三の基板を取り除く工程
と、を有することを特徴としている半導体装置の作製方
法である。

【００４０】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、偏光フィルムまたは
偏光板を第二の基板に部分的に接着する工程と、前記第
一の基板の薄膜デバイスを形成した面と、前記偏光フィ
ルムまたは偏光板の第二の基板と接着した面とは反対側
の面とを、接着する工程と、前記薄膜デバイスを残し
て、前記第一の基板を取り除く工程と、前記第二の基板
に保持された薄膜デバイスに、開孔部を設ける工程と、
前記偏光フィルムまたは偏光板と前記第二の基板の接着
部分を取り除くように、前記第二の基板を切断し、前記
偏光フィルムまたは偏光板を残して前記第二の基板のみ
を取り除く工程と、を有することを特徴としている半導
体装置の作製方法である。

【００４１】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、偏光フィルムまたは
偏光板を第二の基板に部分的に接着する工程と、前記第
一の基板の薄膜デバイスを形成した面と、前記偏光フィ
ルムまたは偏光板の第二の基板と接着した面とは反対側
の面とを、接着する工程と、前記薄膜デバイスを残し
て、前記第一の基板を取り除く工程と、前記第二の基板
に保持された薄膜デバイスに、少なくとも一層の導電層
を形成する工程と、前記偏光フィルムまたは偏光板と前
記第二の基板の接着部分を取り除くように、前記第二の
基板を切断し、前記偏光フィルムまたは偏光板を残して
前記第二の基板のみを取り除く工程と、を有することを
特徴としている半導体装置の作製方法である。

【００４２】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、少なくとも２種類以
上の接着材を、前記薄膜デバイスが存在する場所と存在
しない場所で塗り分けて、偏光フィルムまたは偏光板を
第二の基板に接着する工程と、前記第一の基板の薄膜デ
バイスを形成した面と、前記偏光フィルムまたは偏光板
の第二の基板と接着した面とは反対側の面とを、接着す
る工程と、前記薄膜デバイスを残して、前記第一の基板
を取り除く工程と、前記第二の基板に保持された薄膜デ
バイスに、開孔部を設ける工程と、前記偏光フィルムま
たは偏光板と前記第二の基板の一部を取り除くように、
前記第二の基板を切断し、前記偏光フィルムまたは偏光
板を残して前記第二の基板のみを取り除く工程と、を有
することを特徴としている半導体装置の作製方法であ
る。

【００４３】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、少なくとも２種類以
上の接着材を、前記薄膜デバイスが存在する場所と存在
しない場所で塗り分けて、偏光フィルムまたは偏光板を
第二の基板に接着する工程と、前記第一の基板の薄膜デ
バイスを形成した面と、前記偏光フィルムまたは偏光板
の第二の基板と接着した面とは反対側の面とを、接着す
る工程と、前記薄膜デバイスを残して、前記第一の基板
を取り除く工程と、前記第二の基板に保持された薄膜デ
バイスに、少なくとも一層の導電層を形成する工程と、
前記偏光フィルムまたは偏光板と前記第二の基板の一部
を取り除くように、前記第二の基板を切断し、前記偏光
フィルムまたは偏光板を残して前記第二の基板のみを取
り除く工程と、を有することを特徴としている半導体装
置の作製方法である。

【００４４】また、上記発明において、前記第一の基板
を取り除く工程において、前記第一の基板の一部を残
し、液晶表示装置のスペーサーとして用いることを特徴
としている。

【００４５】また、上記発明に記載された作製方法を用
いて作製されたアクティブマトリクス型液晶表示装置で
あることを特徴としている。

【００４６】また、上記発明に記載された作製方法を用
いて作製されたアクティブマトリクス型ＥＬ表示装置で
あることを特徴としている。

【００４７】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、前記薄膜デバイス上
に電極を形成する工程と、前記第一の基板の薄膜デバイ
スを形成した面と、第二の基板を部分的に接着する工程
と、前記薄膜デバイスを残して、前記第一の基板を取り
除く工程と、前記第二の基板に保持された薄膜デバイス
に、開孔部を設ける工程と、前記薄膜デバイスと前記第
二の基板の接着部分を取り除くように、前記第二の基板
を切断し、前記第二の基板を取り除く工程と、前記複数
の工程によって得られる薄膜デバイスを複数形成して重
ね合わせ、前記薄膜デバイスの上下に形成された電極に
導通をとる工程と、を有することを特徴としている半導
体装置の作製方法である。

【００４８】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、前記薄膜デバイス上
に電極を形成する工程と、前記第一の基板の薄膜デバイ
スを形成した面と、第二の基板を部分的に接着する工程
と、前記薄膜デバイスを残して、前記第一の基板を取り
除く工程と、前記第二の基板に保持された薄膜デバイス
に、開孔部を設け、少なくとも一層の導電層を形成して
電極を形成する工程と、前記薄膜デバイスと前記第二の
基板の接着部分を取り除くように、前記第二の基板を切
断し、前記第二の基板を取り除く工程と、前記複数の工
程によって得られる薄膜デバイスを複数形成して重ね合
わせ、前記薄膜デバイスの上下に形成された電極に導通
をとる工程と、を有することを特徴としている半導体装
置の作製方法である。

【００４９】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、前記薄膜デバイス上
に電極を形成する工程と、少なくとも２種類以上の接着
材を、前記薄膜デバイスが存在する場所と存在しない場
所で塗り分けて、前記第一の基板の薄膜デバイスを形成
した面と、第二の基板を接着する工程と、前記薄膜デバ
イスを残して、前記第一の基板を取り除く工程と、前記
第二の基板に保持された薄膜デバイスに、開孔部を設け
る工程と、前記薄膜デバイスと前記第二の基板の一部を
取り除くように、前記第二の基板を切断し、前記第二の
基板を取り除く工程と、前記複数の工程によって得られ
る薄膜デバイスを複数形成して重ね合わせ、前記薄膜デ
バイスの上下に形成された電極に導通をとる工程と、を
有することを特徴としている半導体装置の作製方法であ
る。

【００５０】また、本発明は、第一の基板の一方の面上
に薄膜デバイスを形成する工程と、前記薄膜デバイス上
に電極を形成する工程と、少なくとも２種類以上の接着
材を、前記薄膜デバイスが存在する場所と存在しない場
所で塗り分けて、前記第一の基板の薄膜デバイスを形成
した面と、第二の基板を接着する工程と、前記薄膜デバ
イスを残して、前記第一の基板を取り除く工程と、前記
第二の基板に保持された薄膜デバイスに、開孔部を設
け、少なくとも一層の導電層を形成して電極を形成する
工程と、前記薄膜デバイスと前記第二の基板の一部を取
り除くように、前記第二の基板を切断し、前記第二の基
板を取り除く工程と、前記複数の工程によって得られる
薄膜デバイスを複数形成して重ね合わせ、前記薄膜デバ
イスの上下に形成された電極に導通をとる工程と、を有
することを特徴としている半導体装置の作製方法であ
る。

【００５１】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、前記第一の薄
膜デバイス上に電極を形成する工程と、開孔部を設けた
薄膜または第二の薄膜デバイスを第二の基板に部分的に
接着する工程、もしくは、薄膜または第二の薄膜デバイ
スを第二の基板に部分的に接着した後、前記薄膜または
第二の薄膜デバイスに開孔部を設ける工程と、前記第一
の基板の第一の薄膜デバイスを形成した面と、前記薄膜
または第二の薄膜デバイスの第二の基板と接着した面と
は反対側の面とを、接着する工程と、前記第一の薄膜デ
バイスを残して、前記第一の基板を取り除く工程と、前
記第二の基板に保持された第一の薄膜デバイスに、開孔
部を設ける工程と、前記薄膜または第二の薄膜デバイス
と前記第二の基板の接着部分を取り除くように、前記第
二の基板を切断し、前記薄膜または第二の薄膜デバイス
を残して前記第二の基板のみを取り除く工程と、前記複
数の工程によって得られる薄膜デバイスを複数形成して
重ね合わせ、前記薄膜デバイスの上下に形成された電極
に導通をとる工程と、を有することを特徴としている半
導体装置の作製方法である。

【００５２】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、前記第一の薄
膜デバイス上に電極を形成する工程と、開孔部を設けた
薄膜または第二の薄膜デバイスを第二の基板に部分的に
接着する工程、もしくは、薄膜または第二の薄膜デバイ
スを第二の基板に部分的に接着した後、前記薄膜または
第二の薄膜デバイスに開孔部を設ける工程と、前記第一
の基板の第一の薄膜デバイスを形成した面と、前記薄膜
または第二の薄膜デバイスの第二の基板と接着した面と
は反対側の面とを、接着する工程と、前記第一の薄膜デ
バイスを残して、前記第一の基板を取り除く工程と、前
記第二の基板に保持された第一の薄膜デバイスに、開孔
部を設け、少なくとも一層の導電層を形成して電極を形
成する工程と、前記薄膜または第二の薄膜デバイスと前
記第二の基板の接着部分を取り除くように、前記第二の
基板を切断し、前記薄膜または第二の薄膜デバイスを残
して前記第二の基板のみを取り除く工程と、前記複数の
工程によって得られる薄膜デバイスを複数形成して重ね
合わせ、前記薄膜デバイスの上下に形成された電極に導
通をとる工程と、を有することを特徴としている半導体
装置の作製方法である。

【００５３】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、前記第一の薄
膜デバイス上に電極を形成する工程と、少なくとも２種
類以上の接着材を、前記薄膜デバイスが存在する場所と
存在しない場所で塗り分けて、開孔部を設けた薄膜また
は第二の薄膜デバイスを第二の基板に接着する工程、も
しくは、少なくとも２種類以上の接着材を、前記薄膜デ
バイスが存在する場所と存在しない場所で塗り分けて、
薄膜または第二の薄膜デバイスを第二の基板に接着した
後、前記薄膜または第二の薄膜デバイスに開孔部を設け
る工程と、前記第一の基板の第一の薄膜デバイスを形成
した面と、前記薄膜または第二の薄膜デバイスの第二の
基板と接着した面とは反対側の面とを、接着する工程
と、前記第一の薄膜デバイスを残して、前記第一の基板
を取り除く工程と、前記第二の基板に保持された第一の
薄膜デバイスに、開孔部を設ける工程と、前記薄膜また
は第二の薄膜デバイスと前記第二の基板の一部を取り除
くように、前記第二の基板を切断し、前記薄膜または第
二の薄膜デバイスを残して前記第二の基板のみを取り除
く工程と、前記複数の工程によって得られる薄膜デバイ
スを複数形成して重ね合わせ、前記薄膜デバイスの上下
に形成された電極に導通をとる工程と、を有することを
特徴としている半導体装置の作製方法である。

【００５４】また、本発明は、第一の基板の一方の面上
に第一の薄膜デバイスを形成する工程と、前記第一の薄
膜デバイス上に電極を形成する工程と、少なくとも２種
類以上の接着材を、前記薄膜デバイスが存在する場所と
存在しない場所で塗り分けて、開孔部を設けた薄膜また
は第二の薄膜デバイスを第二の基板に接着する工程、も
しくは、少なくとも２種類以上の接着材を、前記薄膜デ
バイスが存在する場所と存在しない場所で塗り分けて、
薄膜または第二の薄膜デバイスを第二の基板に接着した
後、前記薄膜または第二の薄膜デバイスに開孔部を設け
る工程と、前記第一の基板の第一の薄膜デバイスを形成
した面と、前記薄膜または第二の薄膜デバイスの第二の
基板と接着した面とは反対側の面とを、接着する工程
と、前記第一の薄膜デバイスを残して、前記第一の基板
を取り除く工程と、前記第二の基板に保持された第一の
薄膜デバイスに、開孔部を設け、少なくとも一層の導電
層を形成して電極を形成する工程と、前記薄膜または第
二の薄膜デバイスと前記第二の基板の一部を取り除くよ
うに、前記第二の基板を切断し、前記薄膜または第二の
薄膜デバイスを残して前記第二の基板のみを取り除く工
程と、前記複数の工程によって得られる薄膜デバイスを
複数形成して重ね合わせ、前記薄膜デバイスの上下に形
成された電極に導通をとる工程と、を有することを特徴
としている半導体装置の作製方法である。

【００５５】また、上記発明において記載された作製方
法を用いて作製された半導体装置であることを特徴とし
ている。

【００５６】また、本発明は、第一の基板上に薄膜デバ
イスを形成する工程と、前記第一の基板の薄膜デバイス
を形成した面を第二の基板に接着する工程と、前記第一
の基板を取り除く工程と、前記第二の基板に保持された
薄膜デバイスに、開孔部を設ける工程と、を有すること
を特徴としている半導体装置の作製方法である。

【００５７】また、本発明は、第一の基板上に薄膜デバ
イスを形成する工程と、前記第一の基板の薄膜デバイス
を形成した面を第二の基板に接着する工程と、前記第一
の基板を取り除く工程と、前記第二の基板に保持された
薄膜デバイスに、少なくとも一層の導電層を形成する工
程と、を有することを特徴としている半導体装置の作製
方法である。

【００５８】また、上記発明において記載された半導体
装置とは自発光型表示装置であることを特徴としてい
る。

【００５９】また、上記発明において記載された半導体
装置とは透過型表示装置であることを特徴としている。

【００６０】また、上記発明において記載された半導体
装置とは反射型表示装置であることを特徴としている。

【００６１】また、上記発明において記載された半導体
装置とはアクティブマトリクス型液晶表示装置であるこ
とを特徴としている。

【００６２】また、上記発明において記載された半導体
装置とはアクティブマトリクス型ＥＬ表示装置であるこ
とを特徴としている。

【００６３】また、上記発明において記載された半導体
装置とはＳＯＩ（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｎ
Ｉｎｓｕｌａｔｏｒ）構造の素子を用いた集積回路であ
ることを特徴としている。

【００６４】また、本発明は、絶縁体上に形成された半
導体を活性層に用い、活性層の上下それぞれに、少なく
とも一層の導電層を、耐熱温度が５５０度以下の材料を
使って形成することを特徴としている薄膜トランジスタ
である。

【００６５】また、本発明は、絶縁体上に形成された半
導体を活性層に用い、前記活性層上にゲート絶縁膜を有
し、前記ゲート絶縁膜上にゲート電極を有し、前記ゲー
ト電極をマスクに不純物の添加を行い、前記活性層に対
して前記ゲート電極と反対側に、耐熱温度が５５０度以
下の材料を使った配線を有することを特徴としている薄
膜トランジスタである。

【００６６】また、上記発明において記載された薄膜ト
ランジスタを有する集積回路であることを特徴としてい
る。

【００６７】また、本発明は、一対の偏光フィルムと、
画素電極と、活性層、前記活性層に接するゲート絶縁膜
および前記ゲート絶縁膜に接するゲート電極からなるＴ
ＦＴと、前記活性層に前記ゲート電極側から接続された
配線と、対向電極と、前記一対の偏光フィルムの間に形
成された前記画素電極と、前記対向電極との間の液晶
と、封止材と、配向膜と、を含むことを特徴としている
半導体装置である。

【００６８】また、本発明は、一対の偏光フィルムと、
第１絶縁膜に接する活性層、前記活性層に接するゲート
絶縁膜および前記ゲート絶縁膜に接するゲート電極から
なる薄膜トランジスタと、前記ゲート電極に接する第３
絶縁膜と、前記第３絶縁膜に接するパッシベーション膜
と、前記第３絶縁膜および前記ゲート絶縁膜に形成され
た開孔部を介して各薄膜トランジスタを電気的に接続す
る配線と、前記活性層の前記ゲート電極が形成された面
の反対側の面に形成された画素電極と、前記画素電極に
接して形成された配向膜と、前記一対の偏光フィルムの
一方の偏光フィルムに形成された対向電極と、前記一対
の偏光フィルムの間に形成された前記画素電極と、前記
対向電極との間の液晶と、前記第１絶縁膜と一方の偏光
フィルムとの間に設けられた封止材と、を含むことを特
徴としている半導体装置である。

【００６９】また、上記発明において、前記活性層は、
前記画素電極と前記ゲート電極との間の層に形成されて
いることを特徴としている半導体装置である。

【００７０】

【発明の実施の形態】（実施の形態１）本発明を用いた
アクティブマトリクス型液晶表示装置の作製方法を、図
１〜３を用いて説明する。

【００７１】まず、第一の基板としてＴＦＴ形成基板１
０１上に薄膜デバイスを作製する（薄膜デバイス１０２
となる）。平坦化膜１０３をつけて、第二の基板との接
着面を平坦にしておくとよい（図１（ａ））。

【００７２】第二の基板として支持材１０４を用意し、
偏光フィルム１０７を接着剤で貼り付けておく。なおこ
こでは、２種類の接着剤を使い分けて接着する例を示
す。接着剤Ａ１０５は、後述するように第一の基板と第
二の基板を貼り合わせた際に薄膜デバイス１０２の外側
となる部分を接着し、接着剤Ｂ１０６は粘着材で支持材
１０４を取り除くまでの間、偏光フィルムを仮止めする
（図１（ｂ））。

【００７３】もちろん、ＴＦＴ形成基板１０１上の平坦
化膜１０３上に偏光フィルムを貼り付けて、支持材１０
４と接着してもよい。

【００７４】図１（ｃ）で、薄膜デバイス１０２を介し
てＴＦＴ形成基板１０１上部に形成した平坦化基板１０
３の縁辺と、支持材１０４の偏光フィルム１０７を貼り
付けた面の縁辺とに接着材を塗布して、両方の基板を接
着する。そして、バックグラインドやＣＭＰ等で第一の
基板を取り除き、薄膜デバイス１０２を表面に出す（図
１（ｄ））。実際には、薄膜デバイス１０２の最下層に
窒化膜等を用意しておき、研磨工程の最後にウエットエ
ッチングを行い、そのストッパーとして用いるとよい。

【００７５】次に、支持材１０４に保持された薄膜デバ
イス１０２に、画素電極１０８を形成する（図２
（ａ））。偏光フィルム１１２に対向電極１１０をつ
け、封止材１１１で液晶１０９を閉じこめる（図２
（ｂ））。なお、偏光フィルムがたわむ場合は、もう一
つ別の支持材を用意して、偏光フィルム１１２を支えて
もよい。

【００７６】図３（ａ）では、薄膜デバイス１０２の外
側で接着剤Ａ１０５を切り離せる場所で、基板を切断す
る。切断する事によって、接着剤Ａ１０５が塗布された
領域はなくなり、接着剤Ｂ１０６として粘着材が塗布さ
れた領域だけになるので（図３（ｂ））、支持材１０４
を取り除く（図３（ｃ））。

【００７７】このように、基板に固定した状態で作製
し、最終的には基板を取り除くことによって、半導体装
置にフレキシビリティ（可撓性）をもたせ、薄型化、軽
量化することができる。なお、ここではアクティブマト
リクス型液晶表示装置に関して示したので、基板を取り
除いた後の表面には偏光フィルムが貼られているが、使
用目的に応じて、表面保護のためのフィルム、支持材と
してのフィルム等を自由に組み合わせて、使うことがで
きる。

【００７８】（実施の形態２）本発明の作製方法を、薄
膜トランジスタ（ＴＦＴ）を用いた半導体装置について
簡単に説明する。ここでは、薄膜トランジスタ１個分と
配線の断面図を利用して話を進めるが、もちろん複数の
トランジスタを用いた集積回路にも適用できる。

【００７９】図４（Ａ）で、第一基板１１０１上に、後
で第一基板１１０１を取り除く際に利用するエッチング
ストッパー１１０２を形成し、その上に下部絶縁膜１１
０３、シリコン等半導体からなる活性層１１０４、ゲー
ト絶縁膜１１０５、ゲート電極１１０６を形成してトラ
ンジスタを構成する。第一層間絶縁膜１１０７を成膜
し、活性層１１０４に到達する開孔部を形成し、開孔部
を介して第一配線１１０８を形成する。第二層間絶縁膜
１１０９を成膜する（図４（Ａ））。

【００８０】第一基板１１０１上の薄膜デバイスを形成
した面に第二基板１１１０を接着し、第一基板１１０１
とエッチングストッパー１１０２を取り除き、活性層１
１０４に到達する開孔部を形成する（図４（Ｂ））。エ
ッチングストッパー１１０２は必ずしも必要なものでは
ないが、トランジスタの最下層に窒化膜等を用意してお
き、最後にウエットエッチングを行って、そのストッパ
ーとして用いるとよい。

【００８１】そして、開孔部を介して活性層に接する第
二配線１１１１を形成して、絶縁膜１１１２を形成する
（図５（Ａ））。今回は活性層を通して、第一配線１１
０８と第二配線１１１１の導通をとったが、図５（Ｂ）
のように、アライメント精度分だけ大きめの開孔部を設
け、直接つないでもよい。どちらにしても本発明の構造
では、上下から開孔部を設けるので、導通をとりやす
い。また、活性層を形成した後で配線を形成するので、
耐熱性の低い配線でも使える。

【００８２】図６に活性層、ゲート絶縁膜、ゲート電
極、第一層間絶縁膜、第一配線、第二層間絶縁膜、第二
配線、の従来構造の配線も、比較のために、同時に図示
する。なお、第一配線１１５１、１１５４、第二配線１
１５５、１１５７は、ここで図示されている薄膜トラン
ジスタに電気的に接続されていない配線の断面である。

【００８３】もし本発明の構造を用いていなければ、第
二配線１１５８は１１５６の場所になり、第二配線１１
５６は第一配線１１５４と近く、寄生容量も大きくな
る。また第二配線１１５７は１１５５の場所、もしくは
第一配線として１１５１に形成してもよい。この場合も
第一配線１１５２との距離が近くなってしまう。

【００８４】つまり、第一配線と第二配線の距離は、従
来構造では第二層間絶縁膜の厚さであり、本発明の作製
方法では、下部絶縁膜と第一層間絶縁膜を合わせた厚さ
になる。もちろん、第二層間絶縁膜の厚さより、下部絶
縁膜と第一層間絶縁膜を合わせた厚さの方が大きくな
る。

【００８５】このように、本発明の作製方法を用いれ
ば、配線間の絶縁膜を実質的に厚くとることができ、異
なる層に形成された配線間に生じる寄生容量を低減でき
る。なお、従来のように、ただ絶縁膜を厚くするので
は、絶縁膜を通しての導通のとりやすさに問題があった
が、本発明の作製方法では問題ない。また、活性層の下
部に配線を設けた従来構造と同じ構造であるが、活性層
を形成後に配線を形成するので、耐熱性の低い配線材料
も使うことができ、耐熱性が低いがために使えなかった
低抵抗な配線を使うこともできる。

【００８６】

【実施例】[実施例１]ここでは、本発明の半導体装置の
作製方法を、アクティブマトリクス型液晶表示装置に適
用する例を示す。なお図では、接着剤を使い分ける位
置、封止材の位置、基板を切断する位置等を説明するた
め、液晶表示装置の一画素のみの断面を示すが、もちろ
ん、複数の画素を有する液晶表示装置、駆動回路を一体
形成した液晶表示装置等にも、本発明は適用できる。

【００８７】図７（Ａ）において、第一基板４００には
ガラス基板や石英基板を使用することができる。その他
にもシリコン基板、金属基板またはステンレス基板の表
面に絶縁膜を形成したものを基板として用いてもよい。

【００８８】後で、第一基板４００を取り除く時のため
に、エッチングストッパー４０１を形成する。エッチン
グストッパー４０１は、第一基板との選択比が十分なも
のを選ぶ。本実施例では、第一基板４００に石英基板を
使用し、エッチングストッパー４０１に窒化膜を１０ｎ
ｍ〜１０００ｎｍ（代表的には１００〜５００ｎｍ）形
成する。

【００８９】エッチングストッパー４０１上に第一絶縁
膜４０２を、酸化シリコン膜で１０〜１０００ｎｍ（代
表的には３００〜５００ｎｍ）の厚さに形成する。ま
た、酸化窒化シリコン膜を用いてもよい。

【００９０】連続して、第一絶縁膜４０２上に、１０〜
１００ｎｍの非晶質半導体膜（本実施例では非晶質シリ
コン膜（アモルファスシリコン膜）４０３）を公知の成
膜法で形成する（図７（Ｂ））。なお、非晶質半導体膜
としては、非晶質シリコン膜以外にも、非晶質シリコン
ゲルマニウム膜などの非晶質の化合物半導体膜を用いる
こともできる。

【００９１】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って結晶構造を含む半導体膜（本実施例では結晶
質シリコン膜４０４）を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、ゲルマニウム、
錫、鉛、パラジウム、鉄、銅から選ばれた一種または複
数の元素、代表的にはニッケル）を用いる結晶化手段で
ある。

【００９２】具体的には、非晶質シリコン膜表面に触媒
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いてもよい。なお、
結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結
晶シリコン膜も含まれるが、本実施例で形成される結晶
質シリコン膜は結晶粒界を有するシリコン膜である。

【００９３】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱処理して
脱水素処理を行い、含有水素量を５ａｔｏｍｉｃ％以下
として結晶化の工程を行うことが望ましい。また、非晶
質シリコン膜をスパッタ法や蒸着法などの他の作製法で
形成してもよいが、膜中に含まれる酸素、窒素、などの
不純物元素を十分に低減させておくことが望ましい。

【００９４】非晶質シリコン膜４０３に対して、公知の
技術を使って結晶質シリコン膜（ポリシリコン膜または
多結晶シリコン膜）４０４を形成する。本実施例では、
非晶質シリコン膜４０３に対してレーザーから発する光
（レーザー光）を照射して結晶質シリコン膜４０４を形
成した（図７（Ｃ））。レーザーとしては、パルス発振
型または連続発振型のエキシマレーザーを用いればよい
が、連続発振型のアルゴンレーザーでもよい。または、
Ｎｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯレーザーの
第二高調波、第三高調波または第四高調波を用いてもよ
い。さらに、レーザー光のビーム形状は線状（長方形状
も含む）であっても矩形状であってもかまわない。

【００９５】また、レーザー光のかわりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）してもよい。ランプ光としては、ハロゲンランプ、
赤外線ランプ等から発するランプ光を用いることができ
る。

【００９６】このようにレーザー光またはランプ光によ
り熱処理（アニール）を施す工程を光アニール工程とい
う。光アニール工程は短時間で高温熱処理が行えるた
め、ガラス基板等の耐熱性の低い基板を用いる場合にも
効果的な熱処理工程を高いスループットで行うことがで
きる。もちろん、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。

【００９７】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＸｅＣｌガス
を用い、処理温度を室温、パルス発振周波数を３０Ｈｚ
とし、レーザーエネルギー密度を２５０〜５００ｍＪ／
ｃｍ²（代表的には３５０〜４００ｍＪ／ｃｍ²）とす
る。

【００９８】上記条件で行われるレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
るとともに、既に結晶化された結晶質領域の欠陥等を低
減する効果を有する。そのため、本工程は光アニールに
より半導体膜の結晶性を改善する工程、または半導体膜
の結晶化を助長する工程と呼ぶこともできる。このよう
な効果はランプアニールの条件を最適化することによっ
ても得ることが可能である。

【００９９】次に、結晶質シリコン膜４０４上に、後の
不純物添加時のために保護膜４０５を形成する（図７
（Ｄ））。保護膜４０５は１００〜２００ｎｍ（好まし
くは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜
または酸化シリコン膜を用いる。この保護膜４０５は不
純物添加時に結晶質シリコン膜４０４が直接プラズマに
さらされないようにするためと、微妙な温度制御を可能
にするための意味がある。

【０１００】続いて、保護膜４０５を介してｐ型を付与
する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には周期表の１
３族に属する元素、典型的にはボロンまたはガリウムを
用いることができる。この工程（チャネルドープ工程と
いう）は、ＴＦＴしきい値電圧を制御するための工程で
ある。なお、ここではジボラン（Ｂ₂Ｈ₆）を質量分離し
ないでプラズマ励起したイオンドープ法でボロンを添加
した。もちろん、質量分離を行うイオンインプランテー
ション法を用いてもよい。

【０１０１】この工程により１×１０¹⁵〜１×１０¹⁸ａ
ｔｏｍｓ／ｃｍ³（代表的には５×１０¹⁶〜５×１０¹⁷
ａｔｏｍｓ／ｃｍ³）の濃度で、ｐ型不純物元素（本実
施例ではボロン）を含むｐ型不純物領域（ａ）４０６を
形成する（図７（Ｄ））。

【０１０２】次に、保護膜４０５を除去した後、結晶質
シリコン膜の不要な部分を除去して、島状の半導体膜
（以下、活性層という）４０７を形成する（図７
（Ｅ））。

【０１０３】活性層４０７を覆って、ゲート絶縁膜４０
８を形成する（図７（Ｆ））。ゲート絶縁膜４０８は、
１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さ
に形成すればよい。本実施例では、プラズマＣＶＤ法で
Ｎ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜を８０
ｎｍ成膜する。

【０１０４】図示しないが、ゲート配線４０９として、
厚さ５０ｎｍの窒化タングステン（ＷＮ）と、厚さ３５
０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成する
（図８（Ａ））。ゲート配線は単層の導電膜で形成して
もよいが、必要に応じて２層、３層といった積層膜とす
ることが好ましい。

【０１０５】なお、ゲート配線としては、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選
ばれた元素、または前記元素を組み合わせた合金膜（代
表的には、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いるこ
とができる。

【０１０６】次に、ゲート配線４０９をマスクとして自
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する（図８（Ｂ））。こうして形成されたｎ型不純物領
域（ａ）４１０には、前記のチャネルドープ工程で添加
されたボロン濃度よりも５〜１０倍高い濃度（代表的に
は１×１０¹⁶〜５×１０¹⁸ａｔｏｍｓ／ｃｍ³、典型的
には３×１０¹⁷〜３×１０¹⁸ａｔｏｍｓ／ｃｍ³）でリ
ンが添加されるように調整する。

【０１０７】レジストマスク４１１を形成し、ｎ型不純
物元素（本実施例ではリン）を添加して、高濃度にリン
を含むｎ型不純物領域（ｂ）４１２を形成する（図８
（Ｃ））。ここでも、フォスフィン（ＰＨ₃）を用いた
イオンドープ法（もちろん、イオンインプランテーショ
ン法でもよい）で行い、この領域のリンの濃度は１×１
０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³（代表的には２×
１０²⁰〜５×１０²⁰ａｔｏｍｓ／ｃｍ³）とする。

【０１０８】また、ｎ型不純物領域（ｂ）４１２が形成
された領域には、すでに前工程で添加されたリンまたは
ボロンが含まれるが、十分に高い濃度でリンが添加され
ることになるので、前工程で添加されたリンまたはボロ
ンの影響は考えなくてよい。

【０１０９】レジストマスク４１１を除去した後、第三
絶縁膜４１４を形成する（図８（Ｄ））。第三絶縁膜４
１４としては、シリコンを含む絶縁膜、具体的には窒化
シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、ま
たはそれらを組み合わせた積層膜で、膜厚は６００ｎｍ
〜１．５μｍとすればよい。本実施例では、プラズマＣ
ＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃を原料ガスとし、１μ
ｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０
ａｔｏｍｉｃ％）を用いる。

【０１１０】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行う（図８（Ｄ））。この工程はファーネスアニール
法、レーザーアニール法、またはラピッドサーマルアニ
ール（ＲＴＡ）法で行うことができる。ここでは、ファ
ーネスアニール法で活性化工程を行う。加熱処理は窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは５５０℃、４時間の熱処理を行
う。

【０１１１】この時、本実施例において、非晶質シリコ
ン膜の結晶化に用いた触媒元素（本実施例ではニッケ
ル）が、矢印で示す方向に移動して、前記の図８（Ｃ）
の工程で形成された高濃度にリンを含むｎ型不純物領域
（ｂ）４１２に捕獲（ゲッタリング）される。これは、
リンによる金属元素のゲッタリング効果に起因する現象
であり、この結果、チャネル領域４１３は前記触媒元素
の濃度が１×１０¹⁷ａｔｏｍｓ／ｃｍ³以下（好ましく
は１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下）となる。

【０１１２】また逆に触媒元素のゲッタリングサイトと
なった領域（図８（Ｃ）の工程で形成されたｎ型不純物
領域（ｂ）４１２）は高濃度に触媒元素が偏析して、５
×１０¹⁸ａｔｏｍｓ／ｃｍ³以上（代表的には１×１０
¹⁹〜５×１０²⁰ａｔｏｍｓ／ｃｍ³）の濃度で存在する
ようになる。

【０１１３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行う。この工程は熱的に
励起された水素により、半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行ってもよい。

【０１１４】その後、ＴＦＴのソース・ドレイン領域に
達する開孔部４１５（図９（Ａ））、ソース・ドレイン
配線４１６を形成する（図９（Ｂ））。また、図示して
いないが、本実施例ではこの配線は、Ｔｉ膜を１００ｎ
ｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１
５０ｎｍをスパッタ法で連続して形成した３層構造の積
層膜である。

【０１１５】次に、パッシベーション膜４１７として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成する（図９（Ｃ））。この時、本実
施例では膜の形成に先立ってＨ₂、ＮＨ₃等水素を含むガ
スを用いてプラズマ処理を行い、成膜後に熱処理を行
う。この前処理により励起された水素が第三絶縁膜４１
４中に供給される。この状態で熱処理を行うことで、パ
ッシベーション膜４１７の膜質を改善するとともに、第
三絶縁膜４１４中に添加された水素が下方側に拡散する
ため、効果的に活性層を水素化することができる。

【０１１６】また、パッシベーション膜４１７を形成し
た後に、さらに水素化工程を行ってもよい。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うとよい。あるいはプラズ
マ水素化法を用いても同様の効果が得られる。

【０１１７】その後、平坦化膜として有機樹脂からなる
第四絶縁膜４１８を約１μｍの厚さに形成する（図９
（Ｃ））。有機樹脂としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。有機樹脂膜を用い
ることの利点は、成膜方法が簡単である点や、比誘電率
が低いので、寄生容量を低減できる点、平坦性に優れる
点などが上げられる。なお上述した以外の有機樹脂膜や
有機系ＳｉＯ化合物などを用いることもできる。ここで
は、基板に塗布後、熱重合するタイプのポリイミドを用
い、３００℃で焼成して形成する。

【０１１８】次に、第二基板４１９を用意し、第二基板
４１９を第一基板４００にあわせた時に、薄膜デバイス
が形成されていない領域に接着材４２０を塗布し、それ
以外の領域には、偏光フィルム４２２が動かないように
粘着材４２１を塗布しておく（図９（Ｄ））。

【０１１９】ここで、第二基板４１９としては、ガラス
基板や石英基板、その他にもシリコン基板、金属基板ま
たはステンレス基板等が使える。また、接着材４２０
は、後で切り落とす部分（薄膜デバイスが形成されてい
ない領域）を接着するので、特に透明である必要もな
く、耐熱性のあるものを選べばよい。例えば、一般に偏
光フィルムの接着に用いられているポリビニルアルコー
ル（ＰＶＡ）系の接着材がある。粘着材４２１として
は、耐熱性、透明性のよいものがよく、アクリル系、ウ
レタン系、シリコン系等の粘着材があげられる。

【０１２０】図１０（Ａ）で、第一基板４００のＴＦＴ
を形成した面と、第二基板４１９の偏光フィルムを貼り
付けた面とを接着する。接着材には、透明で耐熱性のあ
るもの、例えば、ポリビニルアルコール（ＰＶＡ）系の
接着材を使えばよい。

【０１２１】そして、第二基板４１９に保持された状態
で、第一基板４００をバックグラインドやＣＭＰ等を使
って削り落とす（図１０（Ｂ））。本実施例では、第一
基板４００に石英基板、エッチングストッパー４０１に
窒化膜を使用しているので、最後はフッ酸を使ったウエ
ットエッチングに切り替える。なお、ウエットエッチン
グの際にパターニングして第一基板４００の一部を残
し、液晶表示装置のスペーサーとして用いることもでき
る。また、本実施例では窒化膜でできたエッチングスト
ッパー４０１も、その後ドライエッチングにより取り除
いている。

【０１２２】次に、第一絶縁膜４０２に画素電極に導通
をとるための開孔部を設け、画素電極４２３を形成する
（図１０（Ｂ））。画素電極４２３は、透過型液晶表示
装置とする場合には透明導電膜を用い、反射型の液晶表
示装置とする場合には金属膜を用いればよい。ここでは
透過型の液晶表示装置とするために、酸化インジウム・
スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形
成する。

【０１２３】また、画素電極に導通をとるための方法と
しては、図９（Ａ）でＴＦＴのソース・ドレイン領域に
達する開孔部４１５を開けるときに、活性層のない部分
にエッチングストッパー４０１に達する開孔部を開けて
おき、図９（Ｂ）のソース・ドレイン配線４１６で導通
をとる方法もある。この方法を用いると、活性層のない
部分で導通をとるため、画素の開口率が落ちるものの、
画素電極４２３を平坦なものにすることができる。

【０１２４】その後、図示していないが、ポリイミド膜
を使って配向膜を形成し、ラビング処理を施して液晶分
子がある一定のプレチルト角を持って配向するようにす
る。そして、偏光フィルム４２６に対向電極４２５を形
成し、公知のセル組み工程によってシール材やスペーサ
（共に図示せず）などを介して貼りあわせ、液晶４２４
を封止材４２７を用いて封止する（図１０（Ｃ））。な
お、光の入射方向が、光１の場合には、偏光フィルム４
２２上に遮光膜を形成することが好ましい。また、光の
入射方向が光２の場合には、第１絶縁膜４０２の上また
は下に遮光膜となる膜を形成することが好ましい。液晶
には公知の液晶材料を用いれば良い。なお、偏光フィル
ム４２６がたわむ場合は、第二基板４１９と同様の支持
材をもう一つ用意してもよい。対向にある偏光フィルム
４２６には、必要に応じてカラーフィルターや遮蔽膜を
形成しても良い。

【０１２５】次に、図１１（Ａ）に示すように、接着剤
４２０で接着された部分を切断する。後は、粘着材４２
１で止められた部分だけになるので、第二基板４１９を
はがし、薄く、軽量でフレキシブルなアクティブマトリ
クス型液晶表示装置が完成する（図１１（Ｂ））。

【０１２６】さらに図１２に、駆動回路を一体形成した
液晶表示装置を、本発明の作製方法を用いて作製した例
を示す。図１２は、第一基板上に、ソース信号駆動回路
１３０２、ゲート信号駆動回路１３０３、画素部１３０
１を構成するトランジスタを形成し、第二基板に接着し
た後、第一基板を取り除き、液晶を封入したもの（１３
０６：液晶封入領域）を、液晶側から見た図である。

【０１２７】図１２に示す液晶表示装置は、画素部１３
０１と、ソース信号駆動回路１３０２、ゲート信号駆動
回路１３０３とで構成される。画素部１３０１はｎチャ
ネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭ
ＯＳ回路を基本として構成されている。ソース信号駆動
回路１３０２とゲート信号駆動回路１３０３は、接続配
線１３０４を用いてＦＰＣ（フレキシブルプリントサー
キット）１３０５に接続され、外部駆動回路から信号を
受け取る。

【０１２８】図１３に、図１２のＡ−Ａ'で切断した断
面図を示す。偏光フィルム１４０１、対向電極１４０
２、封止剤１４０４、で囲まれた液晶１４０３が、画素
ＴＦＴ１４０６に接続された画素電極１４０５下にあ
る。今回は、駆動ＴＦＴ１４０７の下にも液晶１４０３
があるが、寄生容量を減らしたい場合等には、画素電極
１４０５下にのみ液晶１４０３を配置すればよい。駆動
ＴＦＴ１４０７には、導電性材料１４０８で接着された
ＦＰＣ１４０９から信号が入力される。偏光フィルム１
４１０を、液晶１４０３に対して、偏光フィルム１４０
１と反対側に設けることで、透過型の表示装置として機
能する。

【０１２９】[実施例２]本実施例では、本発明を用いて
形成した薄膜デバイスを重ね合わせ、３次元実装する例
を図を用いて簡単に説明する。

【０１３０】図９（Ｃ）まで、実施例１と同様であるの
で説明を省略する。図１４（Ａ）は、図９（Ａ）とほぼ
同じ状態であるが、ソース・ドレイン配線４１６を延長
して電極９００を形成している。なお、説明のためにト
ランジスタを２個表示し、実施例１と共通な部分は同じ
符号を用いている。

【０１３１】ここで、開孔部９０１を開け、電極９００
と導通がとれるようにしておく（図１４（Ｂ））。第二
基板４１９には、実施例１と同様に接着剤４２０と粘着
材４２１を塗るが、偏光フィルムは必要ない（図１４
（Ｃ））。偏光フィルムは必要ないが、剛性保持のため
の薄い板材や保護フィルム等を使用してもよい。この場
合、薄い板材や保護フィルムには、開孔部９０１に対応
する位置にあらかじめ、開孔部を設けておく。図１５
（Ａ）で、第一基板４００の薄膜デバイスを形成した面
と第二基板４１９を、接着剤４２０と粘着材４２１を使
って接着する。

【０１３２】実施例１と同様、第一基板４００とエッチ
ングストッパー４０１を取り除く。第一絶縁膜４０２に
開孔部を開け、電極（配線ともいう）９０２を形成す
る。電極９０２を覆って、パッシベーション膜９０３、
第五絶縁膜９０４を形成し、電極９０２に導通がとれる
ように開孔部９０５を設けておく。パッシベーション膜
９０３は実施例１のパッシベーション膜４１７と同様、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成すればよい。第五絶縁膜９０４は実
施例１の第四絶縁膜４１８と同様、平坦化や保護膜の意
味がある。ここまでの工程で、図１５（Ｂ）の状態にな
っている。

【０１３３】そして、実施例１と同じ方法で第二基板４
１９を取り除く。ここまでの工程でできる薄膜デバイス
を複数作製し、導電性ペースト９０６で電極間に導通を
とり、それらを接着剤で貼り合わせると、３次元実装さ
れた半導体装置ができあがる（図１６）。近年、大容量
化や小型化、軽量化が求められているメモリは、３次元
実装の技術の実用化が注目されており、本発明を用いる
と、工程が複雑化することなく、簡便に３次元実装され
た半導体装置を実現することができる。なお図１６で
は、貼り合わされた薄膜デバイスは、薄膜トランジスタ
のソース・ドレイン領域を介して導通をとっているよう
に示されているが、配線同士の導通を直接とってもよ
い。

【０１３４】[実施例３]本実施例では、絶縁体上に形成
した半導体薄膜を活性層に用いた薄膜トランジスタ（Ｔ
ＦＴ）を用いた半導体装置について説明する。なお図で
は、配線と活性層、配線と絶縁膜等の位置関係を説明す
るため、薄膜トランジスタ一個分と配線の断面を示す
が、もちろん、複数の薄膜トランジスタを有する集積回
路にも本発明は適用できる。

【０１３５】図１７（Ａ）において、第一基板２４０１
にはガラス基板や石英基板を使用することができる。そ
の他にもシリコン基板、金属基板またはステンレス基板
の表面に絶縁膜を形成したものを基板として用いてもよ
い。

【０１３６】後で、第一基板２４０１を取り除く時のた
めに、エッチングストッパー２４０２を形成する。エッ
チングストッパー２４０２は、第一基板との選択比が十
分なものを選ぶ。本実施例では、第一基板２４０１に石
英基板を使用し、エッチングストッパー２４０２に窒化
膜を１０ｎｍ〜１０００ｎｍ（代表的には１００〜５０
０ｎｍ）形成する。

【０１３７】エッチングストッパー２４０２上に下部絶
縁膜２４０３を、酸化シリコン膜で１０〜１０００ｎｍ
（代表的には３００〜５００ｎｍ）の厚さに形成する。
また、酸化窒化シリコン膜を用いてもよい。

【０１３８】連続して、下部絶縁膜２４０３上に、１０
〜１００ｎｍの非晶質半導体膜（本実施例では非晶質シ
リコン膜（アモルファスシリコン膜）２４０４）を公知
の成膜法で形成する（図１７（Ｂ））。なお、非晶質半
導体膜としては、非晶質シリコン膜以外にも、非晶質シ
リコンゲルマニウム膜などの非晶質の化合物半導体膜を
用いることもできる。

【０１３９】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って結晶構造を含む半導体膜（本実施例では結晶
質シリコン膜２４０５）を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、ゲルマニウム、
錫、鉛、パラジウム、鉄、銅から選ばれた一種または複
数の元素、代表的にはニッケル）を用いる結晶化手段で
ある。

【０１４０】具体的には、非晶質シリコン膜表面に触媒
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いてもよい。なお、
結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結
晶シリコン膜も含まれるが、本実施例で形成される結晶
質シリコン膜は結晶粒界を有するシリコン膜である。

【０１４１】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱処理して
脱水素処理を行い、含有水素量を５ａｔｏｍｉｃ％以下
として結晶化の工程を行うことが望ましい。また、非晶
質シリコン膜をスパッタ法や蒸着法などの他の作製法で
形成してもよいが、膜中に含まれる酸素、窒素、などの
不純物元素を十分に低減させておくことが望ましい。

【０１４２】非晶質シリコン膜２４０４に対して、公知
の技術を使って結晶質シリコン膜（ポリシリコン膜また
は多結晶シリコン膜）２４０５を形成する。本実施例で
は、非晶質シリコン膜２４０４に対してレーザーから発
する光（レーザー光）を照射して結晶質シリコン膜２４
０５を形成した（図１７（Ｃ））。レーザーとしては、
パルス発振型または連続発振型のエキシマレーザーを用
いればよいが、連続発振型のアルゴンレーザーでもよ
い。または、Ｎｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶ
Ｏ₄レーザーの第二高調波、第三高調波または第四高調
波を用いてもよい。さらに、レーザー光のビーム形状は
線状（長方形状も含む）であっても矩形状であってもか
まわない。

【０１４３】また、レーザー光のかわりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）してもよい。ランプ光としては、ハロゲンランプ、
赤外線ランプ等から発するランプ光を用いることができ
る。

【０１４４】このようにレーザー光またはランプ光によ
り熱処理（アニール）を施す工程を光アニール工程とい
う。光アニール工程は短時間で高温熱処理が行えるた
め、ガラス基板等の耐熱性の低い基板を用いる場合にも
効果的な熱処理工程を高いスループットで行うことがで
きる。もちろん、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。

【０１４５】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＸｅＣｌガス
を用い、処理温度を室温、パルス発振周波数を３０Ｈｚ
とし、レーザーエネルギー密度を２５０〜５００ｍＪ／
ｃｍ²（代表的には３５０〜４００ｍＪ／ｃｍ²）とす
る。

【０１４６】上記条件で行われるレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
るとともに、既に結晶化された結晶質領域の欠陥等を低
減する効果を有する。そのため、本工程は光アニールに
より半導体膜の結晶性を改善する工程、または半導体膜
の結晶化を助長する工程と呼ぶこともできる。このよう
な効果はランプアニールの条件を最適化することによっ
ても得ることが可能である。

【０１４７】次に、結晶質シリコン膜２４０５上に、後
の不純物添加時のために保護膜２４０６を形成する（図
１７（Ｄ））。保護膜２４０６は１００〜２００ｎｍ
（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シ
リコン膜または酸化シリコン膜を用いる。この保護膜２
４０６は不純物添加時に結晶質シリコン膜２４０５が直
接プラズマにさらされないようにするためと、微妙な温
度制御を可能にするための意味がある。

【０１４８】続いて、保護膜２４０６を介してｐ型を付
与する不純物元素（以下、ｐ型不純物元素という）を添
加する。ｐ型不純物元素としては、代表的には周期表の
１３族に属する元素、典型的にはボロンまたはガリウム
を用いることができる。この工程（チャネルドープ工程
という）は、ＴＦＴしきい値電圧を制御するための工程
である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離
しないでプラズマ励起したイオンドープ法でボロンを添
加した。もちろん、質量分離を行うイオンインプランテ
ーション法を用いてもよい。

【０１４９】この工程により１×１０¹⁵〜１×１０¹⁸ａ
ｔｏｍｓ／ｃｍ³（代表的には５×１０¹⁶〜５×１０¹⁷
ａｔｏｍｓ／ｃｍ³）の濃度で、ｐ型不純物元素（本実
施例ではボロン）を含むｐ型不純物領域（ａ）２４０７
を形成する（図１７（Ｄ））。

【０１５０】次に、保護膜２４０６を除去した後、結晶
質シリコン膜の不要な部分を除去して、島状の半導体膜
（以下、活性層という）２４０８を形成する（図１７
（Ｅ））。

【０１５１】活性層２４０８を覆って、ゲート絶縁膜２
４０９を形成する（図１８（Ａ））。ゲート絶縁膜４０
９は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍ
の厚さに形成すればよい。本実施例では、プラズマＣＶ
Ｄ法でＮ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜
を８０ｎｍ成膜する。

【０１５２】図示しないが、ゲート電極２４１０とし
て、厚さ５０ｎｍの窒化タングステン（ＷＮ）と、厚さ
３５０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成
する（図１８（Ｂ））。ゲート電極は単層の導電膜で形
成してもよいが、必要に応じて２層、３層といった積層
膜とすることが好ましい。

【０１５３】なお、ゲート電極としては、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングス
テン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選
ばれた元素、または前記元素を組み合わせた合金膜（代
表的には、Ｍｏ−Ｗ合金、Ｍｏ−Ｔａ合金）を用いるこ
とができる。

【０１５４】次に、ゲート電極２４１０をマスクとして
自己整合的にｎ型不純物元素（本実施例ではリン）を添
加する（図１８（Ｃ））。こうして形成されたｎ型不純
物領域（ａ）２４１１には、前記のチャネルドープ工程
で添加されたボロン濃度よりも５〜１０倍高い濃度（代
表的には１×１０¹⁶〜５×１０¹⁸ａｔｏｍｓ／ｃｍ³、
典型的には３×１０¹⁷〜３×１０¹⁸ａｔｏｍｓ／ｃ
ｍ³）でリンが添加されるように調整する。

【０１５５】レジストマスク２４１２を形成し、ｎ型不
純物元素（本実施例ではリン）を添加して、高濃度にリ
ンを含むｎ型不純物領域（ｂ）２４１３を形成する（図
１８（Ｄ））。ここでも、フォスフィン（ＰＨ₃）を用
いたイオンドープ法（もちろん、イオンインプランテー
ション法でもよい）で行い、この領域のリンの濃度は１
×１０²⁰〜１×１０²¹ａｔｏｍｓ／ｃｍ³（代表的には
２×１０²⁰〜５×１０² ⁰ａｔｏｍｓ／ｃｍ³）とする。

【０１５６】また、ｎ型不純物領域（ｂ）２４１３が形
成された領域には、すでに前工程で添加されたリンまた
はボロンが含まれるが、十分に高い濃度でリンが添加さ
れることになるので、前工程で添加されたリンまたはボ
ロンの影響は考えなくてよい。

【０１５７】レジストマスク２４１２を除去した後、第
一層間絶縁膜２４１４を形成する（図１９（Ａ））。第
一層間絶縁膜２４１４としては、シリコンを含む絶縁
膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化
酸化シリコン膜、またはそれらを組み合わせた積層膜
で、膜厚は６００ｎｍ〜１．５μｍとすればよい。本実
施例では、プラズマＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃
を原料ガスとし、１μｍ厚の窒化酸化シリコン膜（但し
窒素濃度が２５〜５０ａｔｏｍｉｃ％）を用いる。

【０１５８】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行う（図１９（Ａ））。この工程はファーネスアニール
法、レーザーアニール法、またはラピッドサーマルアニ
ール（ＲＴＡ）法で行うことができる。ここでは、ファ
ーネスアニール法で活性化工程を行う。加熱処理は窒素
雰囲気中において３００〜６５０℃、好ましくは４００
〜５５０℃、ここでは５５０℃、４時間の熱処理を行
う。

【０１５９】この時、本実施例において、非晶質シリコ
ン膜の結晶化に用いた触媒元素（本実施例ではニッケ
ル）が、矢印で示す方向に移動して、前記の図１８
（Ｄ）の工程で形成された高濃度にリンを含むｎ型不純
物領域（ｂ）２４１３に捕獲（ゲッタリング）される。
これは、リンによる金属元素のゲッタリング効果に起因
する現象であり、この結果、チャネル領域２４１５は前
記触媒元素の濃度が１×１０ ¹⁷ａｔｏｍｓ／ｃｍ³以下
（好ましくは１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下）とな
る。

【０１６０】また逆に触媒元素のゲッタリングサイトと
なった領域（図１８（Ｄ）の工程で形成されたｎ型不純
物領域（ｂ）２４１３）は高濃度に触媒元素が偏析し
て、５×１０¹⁸ａｔｏｍｓ／ｃｍ³以上（代表的には１
×１０¹⁹〜５×１０²⁰ａｔｏｍｓ／ｃｍ³）の濃度で存
在するようになる。

【０１６１】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行う。この工程は熱的に
励起された水素により、半導体層のダングリングボンド
を終端する工程である。水素化の他の手段として、プラ
ズマ水素化（プラズマにより励起された水素を用いる）
を行ってもよい。

【０１６２】その後、ＴＦＴのソース・ドレイン領域に
達する開孔部２４１６（図１９（Ｂ））、第一配線２４
１７を形成する（図１９（Ｃ））。また、図示していな
いが、本実施例ではこの第一配線を、Ｔｉ膜を１００ｎ
ｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１
５０ｎｍをスパッタ法で連続して形成した３層構造の積
層膜とする。

【０１６３】次に、パッシベーション膜２４１８とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜で５０〜５００ｎｍ（代表的には２００〜３
００ｎｍ）の厚さで形成する（図１９（Ｄ））。この
時、本実施例では膜の形成に先立ってＨ₂、ＮＨ₃等水素
を含むガスを用いてプラズマ処理を行い、成膜後に熱処
理を行う。この前処理により励起された水素が第一層間
絶縁膜２４１４中に供給される。この状態で熱処理を行
うことで、パッシベーション膜２４１８の膜質を改善す
るとともに、第一層間絶縁膜２４１４中に添加された水
素が下方側に拡散するため、効果的に活性層を水素化す
ることができる。

【０１６４】また、パッシベーション膜２４１８を形成
した後に、さらに水素化工程を行ってもよい。例えば、
３〜１００％の水素を含む雰囲気中で、３００〜４５０
℃で１〜１２時間の熱処理を行うとよい。あるいはプラ
ズマ水素化法を用いても同様の効果が得られる。

【０１６５】その後、平坦化膜として有機樹脂からなる
絶縁膜２４１９を約１μｍの厚さに形成する（図１９
（Ｄ））。有機樹脂としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。有機樹脂膜を用い
ることの利点は、成膜方法が簡単である点や、比誘電率
が低いので、寄生容量を低減できる点、平坦性に優れる
点などが上げられる。なお上述した以外の有機樹脂膜や
有機系ＳｉＯ化合物などを用いることもできる。ここで
は、基板に塗布後、熱重合するタイプのポリイミドを用
い、３００℃で焼成して形成する。

【０１６６】次に、第二基板２４２０を用意し、第一基
板２４０１の薄膜デバイスを形成した面と第二基板を接
着する（図２０（Ａ））。ここで、第二基板２４２０と
しては、ガラス基板や石英基板、その他にもシリコン基
板、金属基板またはステンレス基板等が使える。本実施
例では、第二基板２４２０として石英基板を用いる。こ
の場合、接着剤には、エポキシ系やシアノアクリレート
系、または光線硬化型接着剤等が使える。

【０１６７】そして、第二基板２４２０に保持された状
態で、第一基板２４０１をバックグラインドやＣＭＰ
（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉ
ｓｈｉｎｇ）等を使って削り落とす（図２０（Ｂ））。
本実施例では、第一基板２４０１に石英基板、エッチン
グストッパー２４０２に窒化膜を使用しているので、適
当な厚さまで削った後、フッ酸を使ったウエットエッチ
ングに切り替える。また、本実施例では窒化膜でできた
エッチングストッパー２４０２も、その後ドライエッチ
ングにより取り除いている。

【０１６８】次に、下部絶縁膜２４０３に活性層２４０
８に達する開孔部２４２１を設け（図２０（Ｂ））、第
二配線２４２２、絶縁膜２４２３を形成する（図２０
（Ｃ））。ここで、第二配線２４２２としては、すでに
活性層２４０８の熱処理等が済んでいるので、耐熱性の
低い配線材料でも使うことができる。第一配線２４１７
と同様にアルミニウムを使ってもよいし、実施例４で示
すように透過型液晶表示装置として使う場合には、酸化
インジウム・スズ（ＩＴＯ）を使ってもよい。

【０１６９】このように、本発明の作製方法を用いれ
ば、第一配線２４１７と第二配線２４２２の間の絶縁膜
を厚くとることができ、寄生容量を低減できる。絶縁膜
を通しての導通のとりやすさにも問題なく、また、耐熱
性の低い配線材料も使うことができ、電気回路の高速動
作や電気信号の正確な伝播に寄与することができる。

【０１７０】[実施例４]本実施例では、実施例３で作製
した半導体装置から、アクティブマトリクス型液晶表示
装置を作製する工程を説明する。図２１に示すように、
図２０（Ｂ）の状態の基板に対し、第二配線２４２２を
形成する。第二配線２４２２は、透過型液晶表示装置と
する場合には透明導電膜を用い、反射型の液晶表示装置
とする場合には金属膜を用いればよい。ここでは透過型
の液晶表示装置とするために、酸化インジウム・スズ
（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成す
る。

【０１７１】そして、配向膜８０１を形成する。本実施
例では配向膜としてポリイミド膜を用いた。また、対向
基板８０５には、透明導電膜で対向電極８０４を、そし
て配向膜８０３を形成する。なお、対向基板には必要に
応じてカラーフィルターや遮蔽膜を形成しても良い。

【０１７２】配向膜８０３を形成した後、ラビング処理
を施して液晶分子がある一定のプレチルト角を持って配
向するようにする。そして、画素部と駆動回路が形成さ
れたアクティブマトリクス基板（実施例３で作製した半
導体装置）と対向基板とを、公知のセル組み工程によっ
てシール材やスペーサ（共に図示せず）などを介して貼
りあわせる。その後、両基板の間に液晶８０２を注入
し、封止剤（図示せず）によって完全に封止する。液晶
には公知の液晶材料を用いれば良い。このようにして図
２１に示すアクティブマトリクス型液晶表示装置が完成
する。

【０１７３】次に、このアクティブマトリクス型液晶表
示装置を、駆動回路を一体形成した場合の全体構成を、
図２２に示す。尚、図２３は、図２２のＡ−Ａ’ で切
断した断面図である。図２２は、第一基板上に、ソース
信号駆動回路１９０２、ゲート信号駆動回路１９０３、
画素部１９０１を構成するトランジスタを形成し、第二
基板に接着した後、第一基板を取り除き、液晶を封入し
たもの（１９０６：液晶封入領域）を、液晶側から見た
図である。

【０１７４】図２２に示す液晶表示装置は、画素部１９
０１と、ソース信号駆動回路１９０２、ゲート信号駆動
回路１９０３とで構成される。画素部１９０１はｎチャ
ネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭ
ＯＳ回路を基本として構成されている。ソース信号駆動
回路１９０２とゲート信号駆動回路１９０３は、接続配
線１９０４を用いてＦＰＣ（フレキシブルプリントサー
キット）１９０５に接続され、外部駆動回路から信号を
受け取る。

【０１７５】図２３は、対向電極１００１、封止剤１０
０３、で囲まれた液晶１００２が、画素ＴＦＴ１００５
に接続された画素電極１００４の下にある。今回は、駆
動ＴＦＴ１００６の下にも液晶１００２があるが、寄生
容量を減らしたい場合等には、画素電極１００４下にの
み液晶１００２を配置すればよい。駆動ＴＦＴ１００６
には、導電性材料１００７で接着されたＦＰＣ１００８
から信号が入力される。

【０１７６】[実施例５]本発明の半導体装置の作製方法
を、アクティブマトリクス型ＥＬ（エレクトロルミネセ
ンス）表示装置に適用する例を示す。

【０１７７】実施例１の図１０（Ｂ）まで同じである
が、偏光フィルム４２２は必要ない（図２４（Ａ））。
画素電極１２００としては、仕事関数の大きい透明導電
膜が用いられる。透明導電膜としては、酸化インジウム
と酸化スズとの化合物または酸化インジウムと酸化亜鉛
との化合物を用いることができる。

【０１７８】そして、画素電極１２００の上（図では
下）には第五絶縁膜１２０２が形成され、第五絶縁膜１
２０２は画素電極１２００の上に開孔部が形成されてい
る。この開孔部において、画素電極１２００の上にはＥ
Ｌ層１２０１が形成される。ＥＬ層１２０１は公知の有
機ＥＬ材料または無機ＥＬ材料を用いることができる。
また、有機ＥＬ材料には低分子系（モノマー系）材料と
高分子系（ポリマー系）材料があるがどちらを用いても
良い。

【０１７９】ＥＬ層１２０１の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。

【０１８０】ＥＬ層１２０１の上（図では下）には遮光
性を有する導電膜（代表的にはアルミニウム、銅もしく
は銀を主成分とする導電膜またはそれらと他の導電膜と
の積層膜）からなる陰極１２０３が形成される。また、
陰極１２０３とＥＬ層１２０１の界面に存在する水分や
酸素は極力排除しておくことが望ましい。従って、真空
中で両者を連続成膜するか、ＥＬ層１２０１を窒素また
は希ガス雰囲気で形成し、酸素や水分に触れさせないま
ま陰極１２０３を形成するといった工夫が必要である。
本実施例ではマルチチャンバー方式（クラスターツール
方式）の成膜装置を用いることで上述のような成膜を可
能とする。

【０１８１】以上のようにして、画素電極１２００、Ｅ
Ｌ層１２０１及び陰極１２０３からなるＥＬ素子が形成
され、充填材１２０４により封入されている（図２４
（Ｂ））。

【０１８２】カバー材１２０５としては、ガラス板、金
属板（代表的にはステンレス板）、セラミックス板、Ｆ
ＲＰ（ＦｉｂｅｒｇｌａｓｓＲｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。

【０１８３】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。

【０１８４】また、充填材１２０４としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材１２０４の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。

【０１８５】また、充填材１２０４の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陰極１２０３上に樹脂
膜を設けることも有効である。

【０１８６】最後に、実施例１と同様に基板を切断し
て、第二基板４１９を取り除く。こうして、薄くて軽
い、アクティブマトリクス型ＥＬ表示装置が作製できる
（図２４（Ｃ））。

【０１８７】[実施例６]本実施例では、本発明を用いて
ＥＬ（エレクトロルミネセンス）表示装置を作製した他
の例について説明する。なお、図２５は、第一基板上
に、ソース信号駆動回路２１０２、ゲート信号駆動回路
２１０３、画素部２１０１を構成するトランジスタを形
成し、第二基板に接着した後、第一基板を取り除き、Ｅ
Ｌ層を形成したものを、ＥＬ層側から見た図である。図
２６は、図１１をＡ−Ａ’ で切断した断面図である。

【０１８８】図２５、２６において、２２０１は基板、
２１０１は画素部、２１０２はソース信号駆動回路、２
１０３はゲート信号駆動回路であり、それぞれの駆動回
路は接続配線２１０４を経てＦＰＣ（フレキシブルプリ
ントサーキット）２１０５に至り、外部機器へと接続さ
れる。

【０１８９】このとき、画素部２１０１、ソース信号駆
動回路２１０２及びゲート信号駆動回路２１０３を囲む
ようにして第１シール材２１０６、カバー材２１０７、
充填材２２０８及び第２シール材２１０８が設けられて
いる。

【０１９０】図２６は、図２５をＡ−Ａ’ で切断した
断面図に相当し、基板２２０１の上にソース信号駆動回
路２１０２に含まれる駆動ＴＦＴ（但し、ここではｎチ
ャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している）
２２０２及び画素部２１０１に含まれる画素ＴＦＴ（但
し、ここではＥＬ素子への電流を制御するＴＦＴを図示
している）２２０３が形成されている。

【０１９１】そして、画素電極２２０４は画素ＴＦＴ２
２０３のソース・ドレイン領域の一方と電気的に接続を
とるように形成される。画素電極２２０４としては仕事
関数の大きい透明導電膜が用いられる。透明導電膜とし
ては、酸化インジウムと酸化スズとの化合物または酸化
インジウムと酸化亜鉛との化合物を用いることができ
る。

【０１９２】画素電極２２０４の上（図では下）には絶
縁膜２２０５が形成され、絶縁膜２２０５は画素電極２
２０４の上に開孔部が形成されている。この開孔部にお
いて、画素電極２２０４の上にはＥＬ層２２０６が形成
される。ＥＬ層２２０６は公知の有機ＥＬ材料または無
機ＥＬ材料を用いることができる。また、有機ＥＬ材料
には低分子系（モノマー系）材料と高分子系（ポリマー
系）材料があるがどちらを用いても良い。

【０１９３】ＥＬ層２２０６の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。

【０１９４】ＥＬ層２２０６の上には遮光性を有する導
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極２２０７が形成される。また、陰極２２０７
とＥＬ層２２０６の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連
続成膜するか、ＥＬ層２２０６を窒素または希ガス雰囲
気で形成し、酸素や水分に触れさせないまま陰極２２０
７を形成するといった工夫が必要である。本実施例では
マルチチャンバー方式（クラスターツール方式）の成膜
装置を用いることで上述のような成膜を可能とする。

【０１９５】以上のようにして、画素電極２２０４、Ｅ
Ｌ層２２０６及び陰極２２０７からなるＥＬ素子が形成
される。このＥＬ素子は、第１シール材２１０６及び第
２シール材２１０８によって基板２２０１に貼り合わさ
れたカバー材２１０７で囲まれ、充填材２２０８により
封入されている。

【０１９６】カバー材２１０７としては、ガラス板、金
属板（代表的にはステンレス板）、セラミックス板、Ｆ
ＲＰ（ＦｉｂｅｒｇｌａｓｓＲｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。

【０１９７】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。

【０１９８】また、充填材２２０８としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材２２０８の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。

【０１９９】また、充填材２２０８の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陰極２２０７上に樹脂
膜を設けることも有効である。

【０２００】また、接続配線２１０４は導電性材料２２
０９を介してＦＰＣ２１０５に電気的に接続される。接
続配線２１０４は画素部２１０１、ソース信号駆動回路
２１０２及びゲート信号駆動回路２１０３に送られる信
号をＦＰＣ２１０５に伝え、ＦＰＣ２１０５により外部
機器と電気的に接続される。

【０２０１】また、本実施例では第１シール材２１０６
の露呈部及びＦＰＣ２１０５の一部を覆うように第２シ
ール材２１０８を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図２６の断面構造を
有するＥＬ表示装置となる。

【０２０２】[実施例７]ここで、本発明の作製方法を用
いて、ボトムゲート型薄膜トランジスタを形成する方法
を簡単に説明する。図２７に、そのトランジスタ１個分
の断面図を示すが、作製方法は実施例３と基本的に同様
である。なお、本明細書において、ボトムゲート型薄膜
トランジスタとは、図２７に示すような、ゲート電極と
第二配線との間の層に活性層が形成されている（ゲート
電極と配線とが、活性層の同一側には形成されていな
い）形状の薄膜トランジスタを指すこととする。

【０２０３】実施例１と同様に図１８（Ｃ）では、ゲー
ト電極２４１０をマスクとして、セルフアラインで活性
層２４０８に不純物を添加する。第一配線２４１７は必
要ないので、ゲート電極２４１０の上にはパッシベーシ
ョン膜２４１８、絶縁膜２４１９を形成して平坦化す
る。その後、第二基板２４２０を接着して、第一基板２
４０１を取り除き、第二配線２４２２（なお、本実施例
では第一配線は存在しないが、実施例３とそろえるため
に第二配線と表記している）、絶縁膜２４２３を形成す
る。

【０２０４】このようにして、活性層に対して配線と反
対側にゲート電極を持つボトムゲート型トランジスタが
形成できるが、従来のボトムゲート型トランジスタとの
違いは、セルフアラインで不純物を添加できるという点
である。

【０２０５】[実施例８]本発明のアクティブマトリクス
型表示装置は電気器具の表示部として用いることができ
る。そのような電気器具としては、ビデオカメラ、デジ
タルカメラ、プロジェクター、プロジェクションＴＶ、
ゴーグル型ディスプレイ（ヘッドマウントディスプレ
イ）、ナビゲーションシステム、音響再生装置、ノート
型パーソナルコンピュータ、ゲーム機器、携帯情報端末
（モバイルコンピュータ、携帯電話、携帯型ゲーム機ま
たは電子書籍等）、記録媒体を備えた画像再生装置など
が挙げられる。それら電気器具の具体例を図２８に示
す。

【０２０６】図２８（Ａ）は携帯電話であり、本体３０
０１、音声出力部３００２、音声入力部３００３、表示
部３００４、操作スイッチ３００５、アンテナ３００６
で構成される。本発明のアクティブマトリクス型表示装
置は表示部３００４に用いることができる。

【０２０７】図２８（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６で構成される。本発明のアクティブマトリクス型表示
装置は表示部３１０２に用いることができる。

【０２０８】図２８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示部３２０５で構成される。本発明のアクティブマトリ
クス型表示装置は表示部３２０５に用いることができ
る。

【０２０９】図２８（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３で構成される。本発明のアクティブマトリクス型表示
装置は表示部３３０２に用いることができる。

【０２１０】図２８（Ｅ）はリアプロジェクター（プロ
ジェクションＴＶ）であり、本体３４０１、光源３４０
２、液晶表示装置３４０３、偏光ビームスプリッタ３４
０４、リフレクター３４０５、３４０６、スクリーン３
４０７で構成される。本発明は液晶表示装置３４０３に
用いることができる。

【０２１１】図２８（Ｆ）はフロントプロジェクターで
あり、本体３５０１、光源３５０２、液晶表示装置３５
０３、光学系３５０４、スクリーン３５０５で構成され
る。本発明は液晶表示装置３５０３に用いることができ
る。

【０２１２】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。

【０２１３】

【発明の効果】本発明は、半導体装置を薄型化、軽量化
し、フレキシビリティを与えるものである。一般に基板
を薄くすれば、半導体装置の作製工程が困難なものとな
るが、本発明では、作製工程中のみ適当な支持材を用い
て作製しやすくしている。本発明は、ＳＯＩ構造の集積
回路、アクティブマトリクス型液晶表示装置、アクティ
ブマトリクス型ＥＬ表示装置など、絶縁体上に形成され
た半導体装置に適用可能である。

【０２１４】また、本発明を用いれば、配線間の絶縁膜
を厚くとることができ、異なる層に形成された配線間に
生じる寄生容量を低減できる。さらに、従来構造におい
て絶縁膜を厚く形成した時の、絶縁膜に開孔部を設けて
導通をとる問題や、配線材料の耐熱性の問題を解決して
いる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示す図。

【図２】本発明の実施の形態を示す図。

【図３】本発明の実施の形態を示す図。

【図４】本発明の実施の形態を示す図。

【図５】本発明の実施の形態を示す図。

【図６】本発明の実施の形態を示す図。

【図７】本発明の実施の一例を示す図。

【図８】本発明の実施の一例を示す図。

【図９】本発明の実施の一例を示す図。

【図１０】本発明の実施の一例を示す図。

【図１１】本発明の実施の一例を示す図。

【図１２】本発明の実施の一例を示す図。

【図１３】本発明の実施の一例を示す図。

【図１４】本発明の実施の一例を示す図。

【図１５】本発明の実施の一例を示す図。

【図１６】本発明の実施の一例を示す図。

【図１７】本発明の実施の一例を示す図。

【図１８】本発明の実施の一例を示す図。

【図１９】本発明の実施の一例を示す図。

【図２０】本発明の実施の一例を示す図。

【図２１】本発明の実施の一例を示す図。

【図２２】本発明の実施の一例を示す図。

【図２３】本発明の実施の一例を示す図。

【図２４】本発明を用いて作製されたアクティブマト
リクス型ＥＬ表示装置を示す図。

【図２５】本発明を用いて作製されたアクティブマト
リクス型ＥＬ表示装置を示す図。

【図２６】本発明を用いて作製されたアクティブマト
リクス型ＥＬ表示装置を示す図。

【図２７】本発明の実施の一例を示す図。

【図２８】電気器具の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｈ０１Ｌ 27/00 ３０１ＢＨ０１Ｌ 27/00 ３０１ 27/12 Ｂ 27/12 29/78 ６２７Ｄ 29/786 ６１３ＺＦターム(参考） 2H092 JA24 JA36 KA03 MA07 MA13 MA17 MA28 MA31 MA37 NA01 NA21 NA29 PA01 PA11 5C094 AA15 AA21 AA43 BA03 BA29 BA43 CA19 DA12 DA14 DA15 DB04 EA04 EA07 EB02 ED14 5F110 AA30 BB01 BB02 BB11 CC02 DD01 EE01 EE04 EE06 EE14 FF04 FF30 GG01 GG02 GG13 GG32 GG34 GG42 GG43 GG52 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL12 HL23 HM15 NN03 NN22 NN23 NN24 NN27 NN35 NN72 PP01 PP02 PP03 PP34 PP35 QQ11 QQ16 QQ19 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】第一の基板上に薄膜デバイスを形成する工
程と、前記第一の基板の薄膜デバイスを形成した面と第
二の基板とを接着する工程と、前記薄膜デバイスを残し
て、前記第一の基板を取り除く工程と、前記第二の基板
に保持された薄膜デバイスに到達する開孔部を設け、前
記開孔部を介して前記薄膜デバイスに接する少なくとも
一層の導電層を形成する工程と、前記薄膜デバイスと前
記第二の基板の接着部分を取り除くように、前記第二の
基板を切断し、前記第二の基板を取り除く工程と、を有
することを特徴とする半導体装置の作製方法。
【請求項２】第一の基板上に薄膜デバイスを形成する工
程と、前記第一の基板の薄膜デバイスを形成した面と第
二の基板とを接着する工程と、前記薄膜デバイスを残し
て、前記第一の基板を取り除く工程と、前記第二の基板
に保持された薄膜デバイスに到達する開孔部を設け、前
記開孔部を介して前記薄膜デバイスに接する少なくとも
一層の導電層を形成する工程と、前記薄膜デバイスと前
記第二の基板の接着部分を取り除くように、前記第二の
基板を切断し、前記第二の基板を取り除く工程と、を有
し、前記第二の基板には、偏光フィルムが接着してある
ことを特徴とする半導体装置の作製方法。
【請求項３】第一の基板の一方の面上に第一の薄膜デバ
イスを形成する工程と、薄膜または第二の薄膜デバイス
を第二の基板に部分的に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜また
は第二の薄膜デバイスの第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記第一の薄膜デバイ
スを残して、前記第一の基板を取り除く工程と、前記第
二の基板に保持された第一の薄膜デバイスに、開孔部を
設ける工程と、前記薄膜または第二の薄膜デバイスと前
記第二の基板の接着部分を取り除くように、前記第二の
基板を切断し、前記薄膜または第二の薄膜デバイスを残
して前記第二の基板のみを取り除く工程と、を有するこ
とを特徴とする半導体装置の作製方法。
【請求項４】第一の基板の一方の面上に第一の薄膜デバ
イスを形成する工程と、薄膜または第二の薄膜デバイス
を第二の基板に部分的に接着する工程と、前記第一の基
板の第一の薄膜デバイスを形成した面と、前記薄膜また
は第二の薄膜デバイスの第二の基板と接着した面とは反
対側の面とを、接着する工程と、前記薄膜または第二の
薄膜デバイスと前記第二の基板の接着部分を取り除くよ
うに、前記第二の基板を切断し、前記薄膜または第二の
薄膜デバイスを残して前記第二の基板のみを取り除く工
程と、を有することを特徴とする半導体装置の作製方
法。
【請求項５】請求項１乃至請求項４のいずれか一つにお
いて、半導体装置とはアクティブマトリクス型液晶表示
装置であることを特徴とする、半導体装置の作製方法。
【請求項６】請求項１乃至請求項４のいずれか一つにお
いて、半導体装置とはアクティブマトリクス型ＥＬ表示
装置であることを特徴とする、半導体装置の作製方法。
【請求項７】請求項１乃至請求項４のいずれか一つに記
載の作製方法を用いて作製された半導体装置。
【請求項８】第一の基板の一方の面上に第一の薄膜デバ
イスを形成する工程と、薄膜または第二の薄膜デバイス
を第二の基板に部分的に接着する工程と、前記第一の基
板に形成した第一の薄膜デバイスと前記第二の基板に接
着した薄膜または第二の薄膜デバイスの間に液晶を封入
する工程と、前記第一の基板と前記第一の薄膜デバイス
と前記第二の基板と前記薄膜または第二の薄膜デバイス
の一部を取り除くように、前記第一の基板と前記第一の
薄膜デバイスと前記第二の基板と前記薄膜または第二の
薄膜デバイスを切断し、前記薄膜または第二の薄膜デバ
イスを残して前記第二の基板を取り除く工程と、を有す
ることを特徴とするアクティブマトリクス型液晶表示装
置の作製方法。
【請求項９】請求項１乃至請求項８のいずれか一つにお
いて、前記第二の基板を取り除く工程の前に、第二の薄
膜または第三の薄膜デバイスを第三の基板に部分的に接
着する工程と、前記第二の基板に接着した第一の薄膜デ
バイスと前記第三の基板に接着した第二の薄膜または第
三の薄膜デバイスの間に液晶を封入する工程と、前記第
二の基板と前記第三の基板の一部を取り除くように、前
記第二の基板と前記第三の基板を切断し、前記薄膜また
は第二の薄膜デバイスを残して前記第二の基板を取り除
く工程と、前記第二の薄膜または第三の薄膜デバイスを
残して前記第三の基板を取り除く工程と、を有すること
を特徴とするアクティブマトリクス型液晶表示装置の作
製方法。
【請求項１０】請求項１乃至請求項８のいずれか一つに
おいて、前記第二の基板を取り除く工程の前に、少なく
とも２種類以上の接着材を、前記薄膜デバイスが存在す
る場所と存在しない場所で塗り分けて、第二の薄膜また
は第三の薄膜デバイスを第三の基板に接着する工程と、
前記第二の基板に接着した第一の薄膜デバイスと前記第
三の基板に接着した第二の薄膜または第三の薄膜デバイ
スの間に液晶を封入する工程と、前記第二の基板と前記
第三の基板の一部を取り除くように、前記第二の基板と
前記第三の基板を切断し、前記薄膜または第二の薄膜デ
バイスを残して前記第二の基板を取り除く工程と、前記
第二の薄膜または第三の薄膜デバイスを残して前記第三
の基板を取り除く工程と、を有することを特徴とするア
クティブマトリクス型液晶表示装置の作製方法。
【請求項１１】請求項１乃至請求項１０のいずれか一つ
において、前記第一の基板を取り除く工程において、前
記第一の基板の一部を残し、液晶表示装置のスペーサー
として用いることを特徴とするアクティブマトリクス型
液晶表示装置の作製方法。
【請求項１２】請求項１乃至請求項１０のいずれか一つ
に記載の作製方法を用いて作製されたアクティブマトリ
クス型液晶表示装置。
【請求項１３】請求項１乃至請求項１０に記載の作製方
法を用いて作製されたアクティブマトリクス型ＥＬ表示
装置。
【請求項１４】第一の基板の一方の面上に薄膜デバイス
を形成する工程と、前記薄膜デバイス上に電極を形成す
る工程と、前記第一の基板の薄膜デバイスを形成した面
と、第二の基板を部分的に接着する工程と、前記薄膜デ
バイスを残して、前記第一の基板を取り除く工程と、前
記第二の基板に保持された薄膜デバイスに、開孔部を設
ける工程と、前記薄膜デバイスと前記第二の基板の接着
部分を取り除くように、前記第二の基板を切断し、前記
第二の基板を取り除く工程と、前記複数の工程によって
得られる薄膜デバイスを複数形成して重ね合わせ、前記
薄膜デバイスの上下に形成された電極に導通をとる工程
と、を有することを特徴とする半導体装置の作製方法。
【請求項１５】第一の基板の一方の面上に第一の薄膜デ
バイスを形成する工程と、前記第一の薄膜デバイス上に
電極を形成する工程と、開孔部を設けた薄膜または第二
の薄膜デバイスを第二の基板に部分的に接着する工程、
もしくは、薄膜または第二の薄膜デバイスを第二の基板
に部分的に接着した後、前記薄膜または第二の薄膜デバ
イスに開孔部を設ける工程と、前記第一の基板の第一の
薄膜デバイスを形成した面と、前記薄膜または第二の薄
膜デバイスの第二の基板と接着した面とは反対側の面と
を、接着する工程と、前記第一の薄膜デバイスを残し
て、前記第一の基板を取り除く工程と、前記第二の基板
に保持された第一の薄膜デバイスに、開孔部を設ける工
程と、前記薄膜または第二の薄膜デバイスと前記第二の
基板の接着部分を取り除くように、前記第二の基板を切
断し、前記薄膜または第二の薄膜デバイスを残して前記
第二の基板のみを取り除く工程と、前記複数の工程によ
って得られる薄膜デバイスを複数形成して重ね合わせ、
前記薄膜デバイスの上下に形成された電極に導通をとる
工程と、を有することを特徴とする半導体装置の作製方
法。
【請求項１６】請求項１４または請求項１５に記載の作
製方法を用いて作製された半導体装置。
【請求項１７】第一の基板上に薄膜デバイスを形成する
工程と、前記第一の基板の薄膜デバイスを形成した面を
第二の基板に接着する工程と、前記第一の基板を取り除
く工程と、前記第二の基板に保持された薄膜デバイス
に、開孔部を設ける工程と、を有することを特徴とする
半導体装置の作製方法。
【請求項１８】請求項１７において、半導体装置とは自
発光型表示装置であることを特徴とする半導体装置の作
製方法。
【請求項１９】請求項１７において、半導体装置とは透
過型表示装置であることを特徴とする半導体装置の作製
方法。
【請求項２０】請求項１７において、半導体装置とは反
射型表示装置であることを特徴とする半導体装置の作製
方法。
【請求項２１】請求項１７において、半導体装置とはア
クティブマトリクス型液晶表示装置であることを特徴と
する半導体装置の作製方法。
【請求項２２】請求項１７において、半導体装置とはア
クティブマトリクス型ＥＬ表示装置であることを特徴と
する半導体装置の作製方法。
【請求項２３】請求項１８において、半導体装置とはＳ
ＯＩ（ＳｅｍｉｃｏｎｄｕｃｔｏｒＯｎＩｎｓｕｌａ
ｔｏｒ）構造の素子を用いた集積回路であることを特徴
とする半導体装置の作製方法。
【請求項２４】絶縁体上に形成された半導体を活性層に
用い、活性層の上下それぞれに、少なくとも一層の導電
層を、耐熱温度が５５０度以下の材料を使って形成する
ことを特徴とする半導体装置。
【請求項２５】絶縁体上に形成された半導体を活性層に
用い、前記活性層上にゲート絶縁膜を有し、前記ゲート
絶縁膜上にゲート電極を有し、前記ゲート電極をマスク
に不純物の添加を行い、前記活性層に対して前記ゲート
電極と反対側に、耐熱温度が５５０度以下の材料を使っ
た配線を有することを特徴とする薄膜トランジスタ。
【請求項２６】請求項２５に記載された薄膜トランジス
タを有する集積回路。
【請求項２７】一対の偏光フィルムと、画素電極と、活
性層、前記活性層に接するゲート絶縁膜および前記ゲー
ト絶縁膜に接するゲート電極からなるＴＦＴと、前記活
性層に前記ゲート電極側から接続された配線と、対向電
極と、前記一対の偏光フィルムの間に形成された前記画
素電極と、前記対向電極との間の液晶と、封止材と、配
向膜と、を含むことを特徴とする半導体装置。
【請求項２８】一対の偏光フィルムと、第１絶縁膜に接
する活性層、前記活性層に接するゲート絶縁膜および前
記ゲート絶縁膜に接するゲート電極からなる薄膜トラン
ジスタと、前記ゲート電極に接する第３絶縁膜と、前記
第３絶縁膜に接するパッシベーション膜と、前記第３絶
縁膜および前記ゲート絶縁膜に形成された開孔部を介し
て各薄膜トランジスタを電気的に接続する配線と、前記
活性層の前記ゲート電極が形成された面の反対側の面に
形成された画素電極と、前記画素電極に接して形成され
た配向膜と、前記一対の偏光フィルムの一方の偏光フィ
ルムに形成された対向電極と、前記一対の偏光フィルム
の間に形成された前記画素電極と、前記対向電極との間
の液晶と、前記第１絶縁膜と一方の偏光フィルムとの間
に設けられた封止材と、を含むことを特徴とする半導体
装置。
【請求項２９】請求項２８において、前記活性層は、前
記画素電極と前記ゲート電極との間の層に形成されてい
ることを特徴とする半導体装置。