JP2002149424A - 共有コプロセッサ・リソースに対する複数の論理インタフェース - Google Patents
共有コプロセッサ・リソースに対する複数の論理インタフェースInfo
- Publication number
- JP2002149424A JP2002149424A JP2001265792A JP2001265792A JP2002149424A JP 2002149424 A JP2002149424 A JP 2002149424A JP 2001265792 A JP2001265792 A JP 2001265792A JP 2001265792 A JP2001265792 A JP 2001265792A JP 2002149424 A JP2002149424 A JP 2002149424A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- thread
- clp
- execution
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 52
- 239000000872 buffer Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 40
- 230000006870 function Effects 0.000 claims description 24
- 238000011022 operating instruction Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 42
- 238000012546 transfer Methods 0.000 description 19
- 238000003491 array Methods 0.000 description 10
- 238000007726 management method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102100022983 B-cell lymphoma/leukemia 11B Human genes 0.000 description 1
- 101000574654 Homo sapiens GTP-binding protein Rit1 Proteins 0.000 description 1
- 101001005708 Homo sapiens MARVEL domain-containing protein 1 Proteins 0.000 description 1
- 102100025069 MARVEL domain-containing protein 1 Human genes 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 230000001343 mnemonic effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Advance Control (AREA)
Abstract
(57)【要約】 （修正有）
【課題】ネットワーク・プロセッサにおいて、プロトコ
ル・プロセッサ・ユニット（ＰＰＵ）とコプロセッサと
の通信効率を上げる。 【解決手段】 組み込みプロセッサ複合体は複数のプロ
トコル・プロセッサ・ユニット（ＰＰＵ）を含む。各ユ
ニットに少なくとも１つの、好適には２つの個別に機能
するコア言語プロセッサ（ＣＬＰ）が含まれる。各ＣＬ
Ｐは、各ＰＰＵに用いられる複数の専用コプロセッサと
の論理コプロセッサ実行／データ・インタフェースを通
してデュアル・スレッドをサポートする。操作命令によ
り、ＰＰＵが待ち時間の長いイベントと短いイベントを
識別し、この識別をもとにスレッド実行の優先順位を制
御し切り替える。また操作命令により、指定された特定
のイベントの発生時または非発生時、特定のコプロセッ
サ・オペレーションの条件付き実行が可能になる。
ル・プロセッサ・ユニット（ＰＰＵ）とコプロセッサと
の通信効率を上げる。 【解決手段】 組み込みプロセッサ複合体は複数のプロ
トコル・プロセッサ・ユニット（ＰＰＵ）を含む。各ユ
ニットに少なくとも１つの、好適には２つの個別に機能
するコア言語プロセッサ（ＣＬＰ）が含まれる。各ＣＬ
Ｐは、各ＰＰＵに用いられる複数の専用コプロセッサと
の論理コプロセッサ実行／データ・インタフェースを通
してデュアル・スレッドをサポートする。操作命令によ
り、ＰＰＵが待ち時間の長いイベントと短いイベントを
識別し、この識別をもとにスレッド実行の優先順位を制
御し切り替える。また操作命令により、指定された特定
のイベントの発生時または非発生時、特定のコプロセッ
サ・オペレーションの条件付き実行が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ネットワーク・プ
ロセッサ・システムに関し、特に１つ以上のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含む組み込みプロ
セッサ複合体に関する。プロセッサ装置内でＰＰＵと複
数のコプロセッサを相互接続するインタフェースを通し
て、それらの間でデータや命令を転送するため、ＰＰＵ
とともに複数のコプロセッサが用いられる。
ロセッサ・システムに関し、特に１つ以上のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含む組み込みプロ
セッサ複合体に関する。プロセッサ装置内でＰＰＵと複
数のコプロセッサを相互接続するインタフェースを通し
て、それらの間でデータや命令を転送するため、ＰＰＵ
とともに複数のコプロセッサが用いられる。
【０００２】
【従来の技術】ネットワーク・プロセッサのプログラミ
ング機能を実現し、これを制御するためプロトコル・プ
ロセッサ・ユニットが用いられていることは周知の通り
である。同様に、コンピュータ・システム処理複合体ア
ーキテクチャを設計する際に、ＰＰＵとともにコプロセ
ッサが用いられることも一般的になっている。リアルタ
イム処理を必要とする処理イベントの遅れは、システム
性能に直接影響を与える問題である。ＰＰＵによりタス
クを実行するのではなく、特定のコプロセッサにタスク
を割当てることによって、コンピュータ・システムの効
率と性能を上げることができる。ＰＰＵがコプロセッサ
と効率よく通信することが重要である。この通信を改良
し続けることが求められる。
ング機能を実現し、これを制御するためプロトコル・プ
ロセッサ・ユニットが用いられていることは周知の通り
である。同様に、コンピュータ・システム処理複合体ア
ーキテクチャを設計する際に、ＰＰＵとともにコプロセ
ッサが用いられることも一般的になっている。リアルタ
イム処理を必要とする処理イベントの遅れは、システム
性能に直接影響を与える問題である。ＰＰＵによりタス
クを実行するのではなく、特定のコプロセッサにタスク
を割当てることによって、コンピュータ・システムの効
率と性能を上げることができる。ＰＰＵがコプロセッサ
と効率よく通信することが重要である。この通信を改良
し続けることが求められる。
【０００３】
【発明が解決しようとする課題】本発明の目的は、１つ
以上のコア言語プロセッサ（ＣＬＰ）を含み、各ＣＬＰ
が複数のスレッドを持ち、論理コプロセッサ・インタフ
ェースを通して特別タスク・コプロセッサに指示を与え
るプロトコル・プロセッサ・ユニット（ＰＰＵ）を使用
することである。
以上のコア言語プロセッサ（ＣＬＰ）を含み、各ＣＬＰ
が複数のスレッドを持ち、論理コプロセッサ・インタフ
ェースを通して特別タスク・コプロセッサに指示を与え
るプロトコル・プロセッサ・ユニット（ＰＰＵ）を使用
することである。
【０００４】本発明の他の目的は、共有コプロセッサ・
リソースにアクセスするため（プログラマから見て）複
数の論理コプロセッサ・インタフェースを使用すること
である。コプロセッサ・リソースは、ＰＰＵ内の複数の
処理スレッドにより共有されることがあり、複数のＰＰ
Ｕ間で１つのコプロセッサ・リソースが共有されること
もある。
リソースにアクセスするため（プログラマから見て）複
数の論理コプロセッサ・インタフェースを使用すること
である。コプロセッサ・リソースは、ＰＰＵ内の複数の
処理スレッドにより共有されることがあり、複数のＰＰ
Ｕ間で１つのコプロセッサ・リソースが共有されること
もある。
【０００５】本発明の他の目的は、ＰＰＵとそのコプロ
セッサのインタフェース側で有効になる特定の操作に関
する。この操作の１つは、コプロセッサ命令を条件付き
で実行する機能である。これは特にカウンタ・コプロセ
ッサで有効であるが、一般には他のコプロセッサにも適
用できる。コプロセッサ・インタフェースは、特定のコ
プロセッサ・コマンドに関する予測応答時間に従って、
待ち時間の長いイベントと短いイベントを識別する機能
を持つ。この識別により、スレッドを実行する優先順位
が制御される。
セッサのインタフェース側で有効になる特定の操作に関
する。この操作の１つは、コプロセッサ命令を条件付き
で実行する機能である。これは特にカウンタ・コプロセ
ッサで有効であるが、一般には他のコプロセッサにも適
用できる。コプロセッサ・インタフェースは、特定のコ
プロセッサ・コマンドに関する予測応答時間に従って、
待ち時間の長いイベントと短いイベントを識別する機能
を持つ。この識別により、スレッドを実行する優先順位
が制御される。
【０００６】本発明の他の目的は、これまでのコプロセ
ッサ・インタフェースに比べてフレキシビリティと効率
が向上したコプロセッサ・インタフェースを提供するこ
とである。
ッサ・インタフェースに比べてフレキシビリティと効率
が向上したコプロセッサ・インタフェースを提供するこ
とである。
【０００７】
【課題を解決するための手段】以上の目的は、他の目的
を含めて、以下に述べるようにして達成される。
を含めて、以下に述べるようにして達成される。
【０００８】ネットワーク・プロセッサのプログラミン
グ機能を制御する組み込みプロセッサ複合体の動作につ
いて説明する。プロセッサ複合体は、複数のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含み、ＰＰＵはそ
れぞれ１つ以上のコア言語プロセッサ（ＣＬＰ）を含
む。ＣＬＰはそれぞれ複数のコード・スレッドを持つ。
各ＰＰＵが、ＰＰＵに対して特定のタスクを実行する上
で有用な複数のコプロセッサを利用する。複合体は、複
数の論理コプロセッサ・インタフェースを使用し、ＣＬ
Ｐとの共有コプロセッサ・リソースにアクセスする。Ｃ
ＬＰにより特定の動作命令が実行され、これによりコプ
ロセッサにコマンドが送られる。これらの命令の１態様
は、特定のコプロセッサ命令の条件付き実行を可能にす
ることである。命令は、特定のコプロセッサ・コマンド
に関する予測応答時間に従って、待ち時間の長いイベン
トと短いイベントを識別することができる。これにより
複合体は、処理されている待ち時間の長さとタイプに応
じて、制御をスレッドからスレッドへ切り替えることが
できる。
グ機能を制御する組み込みプロセッサ複合体の動作につ
いて説明する。プロセッサ複合体は、複数のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含み、ＰＰＵはそ
れぞれ１つ以上のコア言語プロセッサ（ＣＬＰ）を含
む。ＣＬＰはそれぞれ複数のコード・スレッドを持つ。
各ＰＰＵが、ＰＰＵに対して特定のタスクを実行する上
で有用な複数のコプロセッサを利用する。複合体は、複
数の論理コプロセッサ・インタフェースを使用し、ＣＬ
Ｐとの共有コプロセッサ・リソースにアクセスする。Ｃ
ＬＰにより特定の動作命令が実行され、これによりコプ
ロセッサにコマンドが送られる。これらの命令の１態様
は、特定のコプロセッサ命令の条件付き実行を可能にす
ることである。命令は、特定のコプロセッサ・コマンド
に関する予測応答時間に従って、待ち時間の長いイベン
トと短いイベントを識別することができる。これにより
複合体は、処理されている待ち時間の長さとタイプに応
じて、制御をスレッドからスレッドへ切り替えることが
できる。
【０００９】
【発明の実施の形態】本発明については、ネットワーク
・プロセッサのプログラミング機能を提供し制御する埋
め込みプロセッサ複合体の文脈で説明する。複合体の実
施形態は通常、ハードウェア・アクセラレータと連携し
て高速パターン検索、データ操作、内部チップ管理機
能、フレーム解析、及びデータのプリフェッチをサポー
トする８つのメイン処理ユニットまたはプロトコル・プ
ロセッサ・ユニット（ＰＰＵ）を含む。各ＰＰＵはそれ
ぞれ構造コンポーネントを含み、構造コンポーネントは
２つのＣＬＰと、少なくとも１つ、好適には数個の専用
／共有コプロセッサ・ユニット、及びメイン処理ユニッ
トと各コプロセッサ・ユニットのインタフェースを含
む。
・プロセッサのプログラミング機能を提供し制御する埋
め込みプロセッサ複合体の文脈で説明する。複合体の実
施形態は通常、ハードウェア・アクセラレータと連携し
て高速パターン検索、データ操作、内部チップ管理機
能、フレーム解析、及びデータのプリフェッチをサポー
トする８つのメイン処理ユニットまたはプロトコル・プ
ロセッサ・ユニット（ＰＰＵ）を含む。各ＰＰＵはそれ
ぞれ構造コンポーネントを含み、構造コンポーネントは
２つのＣＬＰと、少なくとも１つ、好適には数個の専用
／共有コプロセッサ・ユニット、及びメイン処理ユニッ
トと各コプロセッサ・ユニットのインタフェースを含
む。
【００１０】各コプロセッサ・ユニットは、特定のネッ
トワーク・タスクを実行することができる。メイン処理
ユニットは、記憶プログラムの一連の命令を実行する。
コプロセッサ・ユニットはそれぞれ、該メイン処理ユニ
ットを担当し、メイン処理ユニットの制御下で特定のタ
スクを効率よく実行するようにされる。メイン処理ユニ
ットと各コプロセッサ・ユニットのインタフェースによ
り、次の機能のうち１つ以上が有効になる。各コプロセ
ッサ・ユニットの構成、各コプロセッサ・ユニットによ
り完了する特定のタスクの起動、各コプロセッサ・ユニ
ットに関するステータス情報へのアクセス、及び各コプ
ロセッサ・ユニットにより完了する特定のタスクに関す
る結果を返す手段の提供である。メイン処理ユニットと
コプロセッサ・ユニットはそれぞれ１つ以上の専用レジ
スタを含む。インタフェースは、専用レジスタを該メイ
ン処理ユニットとコプロセッサ・ユニットから共通アド
レス・マップにマップすることができる。
トワーク・タスクを実行することができる。メイン処理
ユニットは、記憶プログラムの一連の命令を実行する。
コプロセッサ・ユニットはそれぞれ、該メイン処理ユニ
ットを担当し、メイン処理ユニットの制御下で特定のタ
スクを効率よく実行するようにされる。メイン処理ユニ
ットと各コプロセッサ・ユニットのインタフェースによ
り、次の機能のうち１つ以上が有効になる。各コプロセ
ッサ・ユニットの構成、各コプロセッサ・ユニットによ
り完了する特定のタスクの起動、各コプロセッサ・ユニ
ットに関するステータス情報へのアクセス、及び各コプ
ロセッサ・ユニットにより完了する特定のタスクに関す
る結果を返す手段の提供である。メイン処理ユニットと
コプロセッサ・ユニットはそれぞれ１つ以上の専用レジ
スタを含む。インタフェースは、専用レジスタを該メイ
ン処理ユニットとコプロセッサ・ユニットから共通アド
レス・マップにマップすることができる。
【００１１】各ＰＰＵはそれぞれ１つ以上のコア言語プ
ロセッサ（ＣＬＰ）及び数個の専用コプロセッサを含
む。ＰＰＵに複数のＣＬＰが含まれるとき、コプロセッ
サはＣＬＰ間で共有される。
ロセッサ（ＣＬＰ）及び数個の専用コプロセッサを含
む。ＰＰＵに複数のＣＬＰが含まれるとき、コプロセッ
サはＣＬＰ間で共有される。
【００１２】各ＣＬＰはそれぞれ１つの演算論理ユニッ
ト（ＡＬＵ）を含み、２つのコード・スレッドをサポー
トする（ＰＰＵ毎に合計４つのスレッド）。ＣＬＰとコ
プロセッサは、スカラ・レジスタとアレイ・レジスタを
含む専用レジスタの個別コピーを格納する。特定のコプ
ロセッサは、ＣＬＰからコプロセッサのアレイ・レジス
タやスカラ・レジスタへのコプロセッサ・コマンドの転
送を調整するＦＩＦＯバッファを含む。ＣＬＰは一度に
１つのスレッド・コマンドのみ実行する。プログラマか
ら見ると、各スレッドはそれぞれ自体のコプロセッサま
たはコプロセッサ・セットに見える。コプロセッサのほ
とんどは、専用機能を実行し、相互に並行して、またＣ
ＬＰとともに動作することができる。
ト（ＡＬＵ）を含み、２つのコード・スレッドをサポー
トする（ＰＰＵ毎に合計４つのスレッド）。ＣＬＰとコ
プロセッサは、スカラ・レジスタとアレイ・レジスタを
含む専用レジスタの個別コピーを格納する。特定のコプ
ロセッサは、ＣＬＰからコプロセッサのアレイ・レジス
タやスカラ・レジスタへのコプロセッサ・コマンドの転
送を調整するＦＩＦＯバッファを含む。ＣＬＰは一度に
１つのスレッド・コマンドのみ実行する。プログラマか
ら見ると、各スレッドはそれぞれ自体のコプロセッサま
たはコプロセッサ・セットに見える。コプロセッサのほ
とんどは、専用機能を実行し、相互に並行して、またＣ
ＬＰとともに動作することができる。
【００１３】ＰＰＵの制御記憶は、通常、内部メモリと
外部メモリの両方により与えられる。例えば即時アクセ
スには内部ＳＲＡＭを、高速アクセスには外部ＺＢＴ
ＳＲＡＭを、大容量が求められる場合にはＤＤＲ ＳＤ
ＲＡＭを使用できる。
外部メモリの両方により与えられる。例えば即時アクセ
スには内部ＳＲＡＭを、高速アクセスには外部ＺＢＴ
ＳＲＡＭを、大容量が求められる場合にはＤＤＲ ＳＤ
ＲＡＭを使用できる。
【００１４】図１に、ツリー検索エンジン１２、チェッ
クサム・コプロセッサ２０、ストリング・コピー・コプ
ロセッサ２２、エンキュー・コプロセッサ２４、データ
ストア・コプロセッサ２６、制御アクセス・バス・コプ
ロセッサ２８、カウンタ・コプロセッサ３０、及びポリ
シ・コプロセッサ３２を含む数個のコプロセッサとのデ
ータ・インタフェース１４と実行インタフェース１６を
維持するプロトコル・プロセッサ・ユニット（ＰＰＵ）
１０を示す。
クサム・コプロセッサ２０、ストリング・コピー・コプ
ロセッサ２２、エンキュー・コプロセッサ２４、データ
ストア・コプロセッサ２６、制御アクセス・バス・コプ
ロセッサ２８、カウンタ・コプロセッサ３０、及びポリ
シ・コプロセッサ３２を含む数個のコプロセッサとのデ
ータ・インタフェース１４と実行インタフェース１６を
維持するプロトコル・プロセッサ・ユニット（ＰＰＵ）
１０を示す。
【００１５】ＰＰＵは、コア言語プロセッサ（ＣＬＰ）
のペア３４及び３６を含む。各ＣＬＰに命令フェッチ・
デコード／実行ユニット、複数の専用レジスタ、汎用レ
ジスタ、及び２つのスレッドが含まれる。コプロセッサ
実行インタフェース（ＣＰＥＩ）アービタ４０は、２つ
のＣＬＰとコプロセッサ間で命令を調停する。コプロセ
ッサ・データ・インタフェース（ＣＰＤＩ）アービタ４
２は、コプロセッサとＣＬＰ３４及び３６間で通信の優
先順位を確認する。ＣＬＰの命令は全て命令メモリ（図
１には示していない）に保存される。
のペア３４及び３６を含む。各ＣＬＰに命令フェッチ・
デコード／実行ユニット、複数の専用レジスタ、汎用レ
ジスタ、及び２つのスレッドが含まれる。コプロセッサ
実行インタフェース（ＣＰＥＩ）アービタ４０は、２つ
のＣＬＰとコプロセッサ間で命令を調停する。コプロセ
ッサ・データ・インタフェース（ＣＰＤＩ）アービタ４
２は、コプロセッサとＣＬＰ３４及び３６間で通信の優
先順位を確認する。ＣＬＰの命令は全て命令メモリ（図
１には示していない）に保存される。
【００１６】ＣＬＰ＃１ ３４は、バス４６を通してハ
ードウェア・クラシファイア（classifier）からの通信
を受信する。ハードウェア・クラシファイアは、ディス
パッチャからの刺激を与え、新しいパケットの処理を開
始する。ＣＬＰは、命令メモリからのフェッチ命令をバ
ス４８を通して送り、新しいパケットを処理する。同様
にＣＬＰ３６は、バス５０を通してハードウェア・クラ
シファイアから分類結果を受信し、バス５２を通して命
令メモリ・インタフェースに要求を送る。命令メモリ・
インタフェースとハードウェア・クラシファイアはＰＰ
Ｕの外部にあり、図１には示していない。
ードウェア・クラシファイア（classifier）からの通信
を受信する。ハードウェア・クラシファイアは、ディス
パッチャからの刺激を与え、新しいパケットの処理を開
始する。ＣＬＰは、命令メモリからのフェッチ命令をバ
ス４８を通して送り、新しいパケットを処理する。同様
にＣＬＰ３６は、バス５０を通してハードウェア・クラ
シファイアから分類結果を受信し、バス５２を通して命
令メモリ・インタフェースに要求を送る。命令メモリ・
インタフェースとハードウェア・クラシファイアはＰＰ
Ｕの外部にあり、図１には示していない。
【００１７】エンキュー・コプロセッサ２４はバス６０
を通して外部完了ユニット（図示せず）に命令を送る。
データストア・コプロセッサ２６は、データをバス６２
を通して入口データストア・インタフェースに、または
バス６４を通して出口データストア・インタフェースに
送る。制御データのフローは、バス６８を通して外部制
御アクセス・バス・アービタ（図示せず）により調停さ
れる。アクセスの調整は、書込まれているか読取られて
いるデータがバス７０を通して流れている間にＣＡＢア
ービタ６８上で行われる。データ・アクセスはバス７０
を通して入力または出力される。カウンタ・コプロセッ
サ３０とポリシ・コプロセッサ３２はそれぞれ、カウン
タ・マネージャとポリシ・マネージャへのアクセスを、
それぞれバス７２及び７４を通して提供する。
を通して外部完了ユニット（図示せず）に命令を送る。
データストア・コプロセッサ２６は、データをバス６２
を通して入口データストア・インタフェースに、または
バス６４を通して出口データストア・インタフェースに
送る。制御データのフローは、バス６８を通して外部制
御アクセス・バス・アービタ（図示せず）により調停さ
れる。アクセスの調整は、書込まれているか読取られて
いるデータがバス７０を通して流れている間にＣＡＢア
ービタ６８上で行われる。データ・アクセスはバス７０
を通して入力または出力される。カウンタ・コプロセッ
サ３０とポリシ・コプロセッサ３２はそれぞれ、カウン
タ・マネージャとポリシ・マネージャへのアクセスを、
それぞれバス７２及び７４を通して提供する。
【００１８】図２に、本発明に従った２つのＣＬＰの他
の詳細を示す。各ＣＬＰはそれぞれ汎用レジスタ８０と
専用レジスタ８２を含む。これら専用レジスタは複数の
スカラ・レジスタ８４とアレイ・レジスタ８６を含む。
また命令フェッチ／デコード／実行の機能８８も含む。
の詳細を示す。各ＣＬＰはそれぞれ汎用レジスタ８０と
専用レジスタ８２を含む。これら専用レジスタは複数の
スカラ・レジスタ８４とアレイ・レジスタ８６を含む。
また命令フェッチ／デコード／実行の機能８８も含む。
【００１９】処理複合体は次のコンポーネントを含む。 ・複数のプロトコル・プロセッサ・ユニット。好適な実
施例では、サーバが８つのプロトコル・プロセッサ・ユ
ニット（ＰＰＵ）を使用する。各ＰＰＵに、複数（図で
は７つ）のコプロセッサを共有する１つ以上のＣＬＰが
含まれる。ＰＰＵは、フレームを転送し、テーブルを更
新し、ネットワーク処理ユニットを維持するためのコー
ドを実行する。
施例では、サーバが８つのプロトコル・プロセッサ・ユ
ニット（ＰＰＵ）を使用する。各ＰＰＵに、複数（図で
は７つ）のコプロセッサを共有する１つ以上のＣＬＰが
含まれる。ＰＰＵは、フレームを転送し、テーブルを更
新し、ネットワーク処理ユニットを維持するためのコー
ドを実行する。
【００２０】ＣＬＰは、共通命令メモリに保存されたコ
ードを並行して実行する。各ＣＬＰはコアと３ステージ
のパイプライン、１６のＧＰＲ（汎用レジスタ）、及び
ＡＬＵ（演算論理ユニット）を含む。コプロセッサは操
作を互いに並行して、またＣＬＰと並行して実行するこ
とができる。コプロセッサは、ＣＬＰとインタフェース
を取る際、基本ＣＬＰ命令とレジスタ・モデルを拡張す
る。各コプロセッサのコマンドは新しいアセンブラ・ニ
ーモニックとして現れ、コプロセッサのレジスタは、Ｃ
ＬＰプログラマから見て新しいスカラ・レジスタ、及び
アレイ・レジスタとして現れる。アレイ・レジスタの一
部は共有メモリ・プール４４に位置する。コプロセッサ
はＣＬＰと非同期に実行可能である。これによりＣＬＰ
は、コプロセッサがコマンドを実行している間に命令の
処理を続けることができる。ＣＬＰは、待機命令により
コプロセッサのコマンド実行が完了するまで待機する。
ードを並行して実行する。各ＣＬＰはコアと３ステージ
のパイプライン、１６のＧＰＲ（汎用レジスタ）、及び
ＡＬＵ（演算論理ユニット）を含む。コプロセッサは操
作を互いに並行して、またＣＬＰと並行して実行するこ
とができる。コプロセッサは、ＣＬＰとインタフェース
を取る際、基本ＣＬＰ命令とレジスタ・モデルを拡張す
る。各コプロセッサのコマンドは新しいアセンブラ・ニ
ーモニックとして現れ、コプロセッサのレジスタは、Ｃ
ＬＰプログラマから見て新しいスカラ・レジスタ、及び
アレイ・レジスタとして現れる。アレイ・レジスタの一
部は共有メモリ・プール４４に位置する。コプロセッサ
はＣＬＰと非同期に実行可能である。これによりＣＬＰ
は、コプロセッサがコマンドを実行している間に命令の
処理を続けることができる。ＣＬＰは、待機命令により
コプロセッサのコマンド実行が完了するまで待機する。
【００２１】命令メモリ５６は通常、８つの組み込みＲ
ＡＭで構成される。これらは、初期化時にロードされ、
フレームを転送し、システムを管理するプログラム命令
を格納する。命令メモリは、データ転送タスク、管理ト
ラフィック、及び制御タスクのため１６Ｋの命令を保持
する。
ＡＭで構成される。これらは、初期化時にロードされ、
フレームを転送し、システムを管理するプログラム命令
を格納する。命令メモリは、データ転送タスク、管理ト
ラフィック、及び制御タスクのため１６Ｋの命令を保持
する。
【００２２】ディスパッチャ・ユニット。これはスレッ
ドの使用を管理し、新しいフレームをフェッチしアイド
ル・スレッドにディスパッチする。データ・フレーム
は、次に使用できるＰＰＵにディスパッチされる。これ
によりアップ／ダウン・ディスパッチャ・キュー（ｕｐ
−ＧＤＱ、ｕｐ−ＧＣＱ、ｄｎ−ＧＲＯ／１、ｄｎ−Ｇ
ＢＯ／１、及びｄｎ−ＧＣＱ）からフレーム・アドレス
のエンキューが解除される。エンキュー解除の後、ディ
スパッチャ・ユニットはアップ／ダウン・データストア
（ＤＳ）からフレーム・ヘッダの一部を読取り、これを
共有メモリ・プール４４に保存する。ＣＬＰがアイドル
になるとすぐ、ディスパッチャ・ユニットがコード命令
アドレス（ＣＩＡ）等の対応する制御情報をバス４６ま
たは５０を介してＣＬＰに渡す。ディスパッチャは別の
バス５８を使用してヘッダ情報を共有メモリ・プール４
４に送る。ディスパッチャはまたタイマと割込みを処理
するため、それらの機能の作業を利用できるスレッドに
ディスパッチする。
ドの使用を管理し、新しいフレームをフェッチしアイド
ル・スレッドにディスパッチする。データ・フレーム
は、次に使用できるＰＰＵにディスパッチされる。これ
によりアップ／ダウン・ディスパッチャ・キュー（ｕｐ
−ＧＤＱ、ｕｐ−ＧＣＱ、ｄｎ−ＧＲＯ／１、ｄｎ−Ｇ
ＢＯ／１、及びｄｎ−ＧＣＱ）からフレーム・アドレス
のエンキューが解除される。エンキュー解除の後、ディ
スパッチャ・ユニットはアップ／ダウン・データストア
（ＤＳ）からフレーム・ヘッダの一部を読取り、これを
共有メモリ・プール４４に保存する。ＣＬＰがアイドル
になるとすぐ、ディスパッチャ・ユニットがコード命令
アドレス（ＣＩＡ）等の対応する制御情報をバス４６ま
たは５０を介してＣＬＰに渡す。ディスパッチャは別の
バス５８を使用してヘッダ情報を共有メモリ・プール４
４に送る。ディスパッチャはまたタイマと割込みを処理
するため、それらの機能の作業を利用できるスレッドに
ディスパッチする。
【００２３】ツリー検索メモリ（ＴＳＭ）アービタ１１
０。内部と外部に複数の共有メモリ位置があり、各ＣＬ
Ｐから利用できる。このメモリは共有されるので、アー
ビタはメモリ・アクセス制御に用いられる。ＴＳＭはコ
ードによって直接アクセスでき、例えばＴＳＭにルーテ
ィング・テーブルを保存するため使用できる。またＴＳ
Ｍは、ツリー検索時にＴＳＥ１２によりアクセスされ
る。
０。内部と外部に複数の共有メモリ位置があり、各ＣＬ
Ｐから利用できる。このメモリは共有されるので、アー
ビタはメモリ・アクセス制御に用いられる。ＴＳＭはコ
ードによって直接アクセスでき、例えばＴＳＭにルーテ
ィング・テーブルを保存するため使用できる。またＴＳ
Ｍは、ツリー検索時にＴＳＥ１２によりアクセスされ
る。
【００２４】完了ユニット（ＣＵ）。完了ユニットは２
つの機能を実行する。第１に、ＣＬＰとＵｐ／Ｄｎ Ｅ
ＤＳ（エンキュー、エンキュー解除、及びアイランドの
スケジュール（Schedule Island）のインタフェースを
取る。ＥＤＳはエンキュー操作を実行し、これによりフ
レーム・アドレスがＦＣＢＰａｇｅと呼ばれるパラメー
タとともに転送キュー、破棄キュー、またはディスパッ
チャ・キューにエンキューされる。ターゲットが転送キ
ューのとき、ハードウェアにより構成されるフロー制御
機構によって、フレームを転送キューにエンキューする
か、破棄キューにエンキューするか確認される。第２
に、完了ユニットはフレーム・シーケンスを保証する。
同じフローに属するフレームは複数のスレッドによって
処理される可能性があるので、それらのフレームがＵｐ
／Ｄｎ転送キューに正しい順序でエンキューされるよう
な予防措置が必要である。完了ユニットは、フレーム・
ディスパッチ時にハードウェア・クラシファイア５４に
より生成されるラベルを使用する。
つの機能を実行する。第１に、ＣＬＰとＵｐ／Ｄｎ Ｅ
ＤＳ（エンキュー、エンキュー解除、及びアイランドの
スケジュール（Schedule Island）のインタフェースを
取る。ＥＤＳはエンキュー操作を実行し、これによりフ
レーム・アドレスがＦＣＢＰａｇｅと呼ばれるパラメー
タとともに転送キュー、破棄キュー、またはディスパッ
チャ・キューにエンキューされる。ターゲットが転送キ
ューのとき、ハードウェアにより構成されるフロー制御
機構によって、フレームを転送キューにエンキューする
か、破棄キューにエンキューするか確認される。第２
に、完了ユニットはフレーム・シーケンスを保証する。
同じフローに属するフレームは複数のスレッドによって
処理される可能性があるので、それらのフレームがＵｐ
／Ｄｎ転送キューに正しい順序でエンキューされるよう
な予防措置が必要である。完了ユニットは、フレーム・
ディスパッチ時にハードウェア・クラシファイア５４に
より生成されるラベルを使用する。
【００２５】ハードウェア・クラシファイア。これはデ
ィスパッチ・ユニットとＰＰＵの間のデータ・パスに置
かれる。分類を行い、宛先スレッドに情報を提供する。
Ｕｐフレームの場合、ハードウェア・クラシファイア・
アシストがフレーム・フォーマットの周知のケースにつ
いて分類を行う。分類結果は、フレーム・ディスパッチ
の間、ＣＩＡ（コード命令アドレス）及び４つのＧＰＲ
（汎用レジスタ）の内容の形でＣＬＰに渡される。Ｄｎ
フレームの場合、ハードウェア・クラシファイア・アシ
ストが、フレーム・ヘッダに応じてＣＩＡを確認する。
ハードウェア・クラシファイア・アシストは、Ｕｐ及び
Ｄｎ両方のフレーム・ディスパッチでは、フレーム・シ
ーケンスを維持するため完了ユニットにより用いられる
ラベルを生成する。
ィスパッチ・ユニットとＰＰＵの間のデータ・パスに置
かれる。分類を行い、宛先スレッドに情報を提供する。
Ｕｐフレームの場合、ハードウェア・クラシファイア・
アシストがフレーム・フォーマットの周知のケースにつ
いて分類を行う。分類結果は、フレーム・ディスパッチ
の間、ＣＩＡ（コード命令アドレス）及び４つのＧＰＲ
（汎用レジスタ）の内容の形でＣＬＰに渡される。Ｄｎ
フレームの場合、ハードウェア・クラシファイア・アシ
ストが、フレーム・ヘッダに応じてＣＩＡを確認する。
ハードウェア・クラシファイア・アシストは、Ｕｐ及び
Ｄｎ両方のフレーム・ディスパッチでは、フレーム・シ
ーケンスを維持するため完了ユニットにより用いられる
ラベルを生成する。
【００２６】Ｕｐ／Ｄｎデータストア・インタフェース
とアービタ。各スレッドからデータストア・コプロセッ
サ２６を通してＵｐ／Ｄｎデータストアにアクセスする
ことができる。"他のデータ"を読取るときは読取りアク
セスができ、データプールの内容をデータストアに書戻
すときは書込みアクセスができる。複数のスレッドがあ
り、Ｕｐデータストアに一度にアクセスできるのは１ス
レッドのみ、Ｄｎデータストアに一度にアクセスできる
のも１スレッドのみなので、データストア毎に１つのア
ービタが必要である。
とアービタ。各スレッドからデータストア・コプロセッ
サ２６を通してＵｐ／Ｄｎデータストアにアクセスする
ことができる。"他のデータ"を読取るときは読取りアク
セスができ、データプールの内容をデータストアに書戻
すときは書込みアクセスができる。複数のスレッドがあ
り、Ｕｐデータストアに一度にアクセスできるのは１ス
レッドのみ、Ｄｎデータストアに一度にアクセスできる
のも１スレッドのみなので、データストア毎に１つのア
ービタが必要である。
【００２７】制御アクセス・バス（ＣＡＢ）アービタと
ＷＥＢＷａｔｃｈインタフェース。ＣＡＢアービタはＣ
ＡＢへのアクセスをスレッド間で調停する。スレッドは
全て、ＣＡＢコプロセッサ２８を通してＣＡＢにアクセ
スすることができる。これによりプロセッサ・ユニット
にある全てのメモリ及びレジスタの機能にアクセスでき
る。またどのスレッドも、全ての構成領域を変更または
読取ることができる。ＣＡＢは、プロセッサ・ユニット
のメモリ・マップと考えることができる。
ＷＥＢＷａｔｃｈインタフェース。ＣＡＢアービタはＣ
ＡＢへのアクセスをスレッド間で調停する。スレッドは
全て、ＣＡＢコプロセッサ２８を通してＣＡＢにアクセ
スすることができる。これによりプロセッサ・ユニット
にある全てのメモリ及びレジスタの機能にアクセスでき
る。またどのスレッドも、全ての構成領域を変更または
読取ることができる。ＣＡＢは、プロセッサ・ユニット
のメモリ・マップと考えることができる。
【００２８】ＣＡＢＷａｔｃｈインタフェースは、３つ
のチップＩ／Ｏを使用して、チップ外部からＣＡＢ全体
へのアクセスを提供する。
のチップＩ／Ｏを使用して、チップ外部からＣＡＢ全体
へのアクセスを提供する。
【００２９】デバッグ、割込み、シングル・ステップ制
御。ＣＡＢにより、ＧＣＨスレッドまたはＣＡＢＷａｔ
ｃｈが各スレッドを制御することができる。例えばＧＦ
ＨスレッドまたはＣＡＢＷａｔｃｈがＣＡＢを使用し
て、シングル・ステップ実行モードで選択されたスレッ
ドを実行することができる。
御。ＣＡＢにより、ＧＣＨスレッドまたはＣＡＢＷａｔ
ｃｈが各スレッドを制御することができる。例えばＧＦ
ＨスレッドまたはＣＡＢＷａｔｃｈがＣＡＢを使用し
て、シングル・ステップ実行モードで選択されたスレッ
ドを実行することができる。
【００３０】コア言語プロセッサ（ＣＬＰ）：ネットワ
ーク・サーバは、そのアーキテクチャで数種類のＣＬＰ
を利用する。ＣＬＰの種類は、それぞれ特定の機能を処
理するようにプログラムされる。
ーク・サーバは、そのアーキテクチャで数種類のＣＬＰ
を利用する。ＣＬＰの種類は、それぞれ特定の機能を処
理するようにプログラムされる。
【００３１】ＧＤＨは、汎用データ・ハンドラで、主に
フレームの転送に用いられる。通常、ＧＤＨはそれぞれ
専用制御プロセッサを持つ。制御プロセッサはそれぞ
れ、本発明に従って複数のコプロセッサを使用する。シ
ステムに必要なＣＬＰの数は一般に、パフォーマンス評
価により求められる。アーキテクチャと構造は完全にス
ケーラブルであり、シリコン領域によってのみ制限され
る。ＣＬＰの数が増えると、シリコン領域に含まれるア
ービタと命令メモリが大きくなる。
フレームの転送に用いられる。通常、ＧＤＨはそれぞれ
専用制御プロセッサを持つ。制御プロセッサはそれぞ
れ、本発明に従って複数のコプロセッサを使用する。シ
ステムに必要なＣＬＰの数は一般に、パフォーマンス評
価により求められる。アーキテクチャと構造は完全にス
ケーラブルであり、シリコン領域によってのみ制限され
る。ＣＬＰの数が増えると、シリコン領域に含まれるア
ービタと命令メモリが大きくなる。
【００３２】管理セル・ハンドラ（ＧＣＨ）のハードウ
ェアはＧＤＨと同じであるが、管理フレームはＧＣＨに
よってのみ処理できる。ＧＣＨがデータ・フレームも処
理するようになっている場合はＷｅｂ（ＣＬＰ対応レジ
スタ）上でプログラミングできる（その場合ＧＤＨの役
割を担う）。ＧＣＨは、ツリーの挿入や削除を行うた
め、ＧＤＨハードウェア・アシストにはないハードウェ
アを含む。ＧＣＨは、管理セル関連コードの実行、エー
ジングのようなチップ、ツリー管理関連コードの実行、
及びＣＰや他のＧＣＨとの制御情報の交換に用いられ
る。そのような実行タスクがない場合、ＧＣＨはフレー
ム転送関連コードを実行し、その場合はＧＤＨと全く同
じように動作する。
ェアはＧＤＨと同じであるが、管理フレームはＧＣＨに
よってのみ処理できる。ＧＣＨがデータ・フレームも処
理するようになっている場合はＷｅｂ（ＣＬＰ対応レジ
スタ）上でプログラミングできる（その場合ＧＤＨの役
割を担う）。ＧＣＨは、ツリーの挿入や削除を行うた
め、ＧＤＨハードウェア・アシストにはないハードウェ
アを含む。ＧＣＨは、管理セル関連コードの実行、エー
ジングのようなチップ、ツリー管理関連コードの実行、
及びＣＰや他のＧＣＨとの制御情報の交換に用いられ
る。そのような実行タスクがない場合、ＧＣＨはフレー
ム転送関連コードを実行し、その場合はＧＤＨと全く同
じように動作する。
【００３３】汎用プロセッサ・ハンドラ（ＧＰＨ）。こ
のプロセッサは、Power PCに接続されるハードウェア・
メールボックスにアクセスする。ＲＩＴ１／２にはPowe
r PCはないので、ＧＰＨはＧＤＨと全く同じように動作
する。
のプロセッサは、Power PCに接続されるハードウェア・
メールボックスにアクセスする。ＲＩＴ１／２にはPowe
r PCはないので、ＧＰＨはＧＤＨと全く同じように動作
する。
【００３４】汎用ツリー・ハンドラ（ＧＴＨ）には、ツ
リーの挿入、ツリーの削除、及びロープの管理を行うた
め、ＧＤＨ及びＧＣＨハードウェア・アシストにはない
ハードウェアがある。ＧＴＨは、ＧＰＱにツリー管理コ
マンドを含むフレームがないときデータ・フレームを処
理する。
リーの挿入、ツリーの削除、及びロープの管理を行うた
め、ＧＤＨ及びＧＣＨハードウェア・アシストにはない
ハードウェアがある。ＧＴＨは、ＧＰＱにツリー管理コ
マンドを含むフレームがないときデータ・フレームを処
理する。
【００３５】図２を参照する。ＣＬＰ＃１ ３４は、命
令フェッチ／デコード／実行ユニット８８、汎用レジス
タ８０、及びスカラ・レジスタ８４とアレイ・レジスタ
８６が含まれる専用レジスタ８２を含む。ＣＬＰ＃２
３６も同種のコンポーネントを含む。
令フェッチ／デコード／実行ユニット８８、汎用レジス
タ８０、及びスカラ・レジスタ８４とアレイ・レジスタ
８６が含まれる専用レジスタ８２を含む。ＣＬＰ＃２
３６も同種のコンポーネントを含む。
【００３６】ＣＬＰ３４は、２つの命令を除いて、その
実行ユニット１０２内で命令を完全に実行する。２つの
例外は、図４の直接／間接コプロセッサ実行命令４１７
である。これら２つの命令は、接続されたコプロセッサ
のうち１つでコマンド処理を開始する。コプロセッサは
コマンドを互いに並行して実行でき、またＣＬＰ内の命
令処理と並行して実行できる。ＣＬＰ命令にコプロセッ
サがかかわるときは、コプロセッサ識別子と呼ばれ、操
作のため選択されたコプロセッサを示す０乃至１５の範
囲内の４ビットの数が指定される。
実行ユニット１０２内で命令を完全に実行する。２つの
例外は、図４の直接／間接コプロセッサ実行命令４１７
である。これら２つの命令は、接続されたコプロセッサ
のうち１つでコマンド処理を開始する。コプロセッサは
コマンドを互いに並行して実行でき、またＣＬＰ内の命
令処理と並行して実行できる。ＣＬＰ命令にコプロセッ
サがかかわるときは、コプロセッサ識別子と呼ばれ、操
作のため選択されたコプロセッサを示す０乃至１５の範
囲内の４ビットの数が指定される。
【００３７】共有メモリ・プール： ４Ｋバイトの共有メモリ・プール４４は、コプロセッサ
の少なくとも一部に対するアレイ・レジスタを保持す
る。ＰＰＵで動作する全てのスレッドにより用いられ
る。各スレッドにより１Ｋバイトが用いられ、次の領域
に分けられる。ＦＣＢｐａｇｅ（エンキュー・コプロセ
ッサのアレイ・レジスタと見なされる）、データ・フェ
ッチ、スクラッチ・メモリ領域（ＣＬＰのアレイ・レジ
スタと見なされる）、及びシステム領域である。プール
はスレッド数に応じて、等しいセグメントに分けられて
いると見なすことができる。各セグメントでは、アドレ
ス・スペースがＣＬＰ及びアレイ・レジスタを必要とす
る各種コプロセッサのアレイ・レジスタに分けられる。
プールのアドレス・ラインのうち２つは、どのＣＬＰが
アクティブか、どのスレッドがアクティブかに応じて駆
動される。
の少なくとも一部に対するアレイ・レジスタを保持す
る。ＰＰＵで動作する全てのスレッドにより用いられ
る。各スレッドにより１Ｋバイトが用いられ、次の領域
に分けられる。ＦＣＢｐａｇｅ（エンキュー・コプロセ
ッサのアレイ・レジスタと見なされる）、データ・フェ
ッチ、スクラッチ・メモリ領域（ＣＬＰのアレイ・レジ
スタと見なされる）、及びシステム領域である。プール
はスレッド数に応じて、等しいセグメントに分けられて
いると見なすことができる。各セグメントでは、アドレ
ス・スペースがＣＬＰ及びアレイ・レジスタを必要とす
る各種コプロセッサのアレイ・レジスタに分けられる。
プールのアドレス・ラインのうち２つは、どのＣＬＰが
アクティブか、どのスレッドがアクティブかに応じて駆
動される。
【００３８】ＰＰＵコプロセッサ：コプロセッサはそれ
ぞれ専用ハードウェア・アシスト・エンジンであり、コ
アに組み込まれた場合は、大量の直列化コードを必要と
するような機能を実行する。コプロセッサはＣＬＰと並
列に動作し、ＩＰヘッダの変更、フロー制御アルゴリズ
ムに用いられるフロー情報の維持、ＣＡＢを介した内部
レジスタへのアクセス、フロー制御及び管理情報ブロッ
ク（ＭＩＢ）のカウントの維持（標準とプロプライエタ
リ）、転送されるフレームのエンキュー等、データの移
動に用いられる機能を提供する。プロセッサはそれぞ
れ、他に明記しない限り、ＰＰＵの各スレッドに対する
スカラ・レジスタとアレイのセットを維持する。
ぞれ専用ハードウェア・アシスト・エンジンであり、コ
アに組み込まれた場合は、大量の直列化コードを必要と
するような機能を実行する。コプロセッサはＣＬＰと並
列に動作し、ＩＰヘッダの変更、フロー制御アルゴリズ
ムに用いられるフロー情報の維持、ＣＡＢを介した内部
レジスタへのアクセス、フロー制御及び管理情報ブロッ
ク（ＭＩＢ）のカウントの維持（標準とプロプライエタ
リ）、転送されるフレームのエンキュー等、データの移
動に用いられる機能を提供する。プロセッサはそれぞ
れ、他に明記しない限り、ＰＰＵの各スレッドに対する
スカラ・レジスタとアレイのセットを維持する。
【００３９】再び図２を参照する。ＰＰＵ１０は２つの
コア言語プロセッサ３４、３６と接続された数個のコプ
ロセッサ１２、２０、２２、２４、２６、２８、３０及
び３２を含む。これらのコプロセッサは、高速パターン
検索、データ操作、内部チップ管理機能、フレーム解
析、及びデータ・フェッチ等、特定のネットワーク処理
タスクについてハードウェア・アクセラレーションを実
現する。
コア言語プロセッサ３４、３６と接続された数個のコプ
ロセッサ１２、２０、２２、２４、２６、２８、３０及
び３２を含む。これらのコプロセッサは、高速パターン
検索、データ操作、内部チップ管理機能、フレーム解
析、及びデータ・フェッチ等、特定のネットワーク処理
タスクについてハードウェア・アクセラレーションを実
現する。
【００４０】以下、各種コプロセッサとその機能につい
て説明する。
て説明する。
【００４１】ツリー検索コプロセッサ：ツリー検索エン
ジン（ＴＳＥ）コプロセッサ１２には、コプロセッサ識
別子２が割当てられる。ＴＳＥは、ツリー管理とアービ
タ１１０を介したツリー検索メモリへの直接アクセスに
関するコマンドを持つ。ＬＰＭ（可変長の一致を必要と
する最長プレフィックス一致パターン）、ＦＭ（正確な
一致のある固定サイズ・パターン）、及びＳＭＴ（範囲
またはビット・マスク・セットを定義するパターンを伴
うソフトウェア管理ツリー）の検索を行うアルゴリズム
を持ち、フレームの転送、及び変更情報を取得する。コ
プロセッサ識別子１が割当てられるデータストア・コプ
ロセッサ２６は、フレーム・データの収集、変更、また
はネットワーク・プロセッサのフレーム・データ・メモ
リ１１２への導入に用いられる。本発明に有用なツリー
検索のアーキテクチャや動作の詳細については、米国特
許出願ドケット番号ＲＡＬ９９９０１３９、同ＲＡＬ９
９９０１４０、及びＲＡＬ９９９０１４１を参照された
い。
ジン（ＴＳＥ）コプロセッサ１２には、コプロセッサ識
別子２が割当てられる。ＴＳＥは、ツリー管理とアービ
タ１１０を介したツリー検索メモリへの直接アクセスに
関するコマンドを持つ。ＬＰＭ（可変長の一致を必要と
する最長プレフィックス一致パターン）、ＦＭ（正確な
一致のある固定サイズ・パターン）、及びＳＭＴ（範囲
またはビット・マスク・セットを定義するパターンを伴
うソフトウェア管理ツリー）の検索を行うアルゴリズム
を持ち、フレームの転送、及び変更情報を取得する。コ
プロセッサ識別子１が割当てられるデータストア・コプ
ロセッサ２６は、フレーム・データの収集、変更、また
はネットワーク・プロセッサのフレーム・データ・メモ
リ１１２への導入に用いられる。本発明に有用なツリー
検索のアーキテクチャや動作の詳細については、米国特
許出願ドケット番号ＲＡＬ９９９０１３９、同ＲＡＬ９
９９０１４０、及びＲＡＬ９９９０１４１を参照された
い。
【００４２】チェックサム・コプロセッサ：従来のチェ
ックサム・コプロセッサ２０は、インターネット・チェ
ックサムを計算するため提供されるアルゴリズムを使用
してチェックサムを計算し検証する。その際、ハーフワ
ード・データに対してチェックサム操作を実行し、ハー
フワード・チェックサム結果を返す。次のコマンドを使
用できる。 ・チェックサム生成、及び ・チェックサム確認
ックサム・コプロセッサ２０は、インターネット・チェ
ックサムを計算するため提供されるアルゴリズムを使用
してチェックサムを計算し検証する。その際、ハーフワ
ード・データに対してチェックサム操作を実行し、ハー
フワード・チェックサム結果を返す。次のコマンドを使
用できる。 ・チェックサム生成、及び ・チェックサム確認
【００４３】コマンドの結果は累算スカラ・レジスタと
ステイク・スカラ・レジスタに置かれる。累算スカラ・
レジスタは、チェックサム計算の結果を格納し、ステイ
ク・スカラ・レジスタは、チェックサムに含まれる最後
のハーフワードに続くバイト位置を格納する。チェック
サム・コプロセッサのデータは共有メモリ・プールに置
かれる。
ステイク・スカラ・レジスタに置かれる。累算スカラ・
レジスタは、チェックサム計算の結果を格納し、ステイ
ク・スカラ・レジスタは、チェックサムに含まれる最後
のハーフワードに続くバイト位置を格納する。チェック
サム・コプロセッサのデータは共有メモリ・プールに置
かれる。
【００４４】コプロセッサに対するコマンドは次のオプ
ションを含む。 １）ＩＰヘッダ：ＩＰヘッダが指示されたとき、レイヤ
３ヘッダの開始位置（つまりステイク）が渡される。ハ
ードウェアが、ヘッダ長フィールドからＩＰヘッダの長
さを確認し、この値を長さスカラ・レジスタにロードす
る。チェックサムを生成する際、現在のチェックサムを
格納したハーフワードの代わりに０の値が用いられる。 ２）データ・ブロック：共有メモリ・プールにあるデー
タは、データのブロックとして処理され、チェックサム
を生成または確認することができる。共有メモリ・プー
ルの開始位置及び長さが渡される。データのブロックを
確認する際、チェックサムは累算スカラ・レジスタに置
かれる。データのブロックをチェックする際、チェック
サムは累算レジスタに置かれている。
ションを含む。 １）ＩＰヘッダ：ＩＰヘッダが指示されたとき、レイヤ
３ヘッダの開始位置（つまりステイク）が渡される。ハ
ードウェアが、ヘッダ長フィールドからＩＰヘッダの長
さを確認し、この値を長さスカラ・レジスタにロードす
る。チェックサムを生成する際、現在のチェックサムを
格納したハーフワードの代わりに０の値が用いられる。 ２）データ・ブロック：共有メモリ・プールにあるデー
タは、データのブロックとして処理され、チェックサム
を生成または確認することができる。共有メモリ・プー
ルの開始位置及び長さが渡される。データのブロックを
確認する際、チェックサムは累算スカラ・レジスタに置
かれる。データのブロックをチェックする際、チェック
サムは累算レジスタに置かれている。
【００４５】エンキュー・コプロセッサ：エンキュー・
コプロセッサ２４は２つの機能を提供する。 １）コードにより、ワーキングＦＣＢＰａｇｅと呼ば
れ、アップ／ダウンＦＣＢページを作成するため用いら
れる２５６ビット・レジスタ、ＦＣＢ（フレーム制御ブ
ロック）ページを作成することができる。レジスタは、
フレームをＥＤＳ（エンキュー、デキュー／スケジュー
リング）アップまたはＥＤＳダウンでエンキューするた
め必要な全てのパラメータを格納する。レジスタに格納
されるパラメータの例として、アップのＦＣＢアドレ
ス、ターゲット・パート番号、フレーム変更情報、及び
次ループＩＤ等がある。 ２）ＣＬＰと完了ユニット（ＣＵ）のインタフェースを
提供する。ＣＵはＣＬＰから独立して動作するが、ＣＬ
Ｐプロセッサ毎にＲｅａｄｙ ＦＣＢＰａｇｅというレ
ジスタを格納する。レジスタは、エンキューの後、ＣＵ
にコピーされ、その後、エンキューはエンキュー・プロ
セッサにより引き継がれる。その際、ＣＬＰが解放され
て次のフレームが処理される。ＥＱはそのレディ・ビッ
ト（？）を設定する。ただし、ＣＵのＲｅａｄｙ ＦＣ
ＢＰａｇｅが空でない場合、ＥＱは、ＥＱレジスタが空
になるまでＣＬＰからＣＵへの転送をブロックし、その
後転送を可能にする。エンキュー・コプロセッサは、ス
レッドと完了ユニットの間のインタフェース及び共有メ
モリ・プールに維持されるＦＣＢＰａｇｅの使用を管理
する。各スレッドに３つのＦＣＢＰａｇｅ位置があり、
フレームに関するエンキュー情報をそこに維持すること
ができる。ページのうち２つは、連続したエンキュー間
で２つのページをスワップすることによって、完了ユニ
ット・インタフェースに対するパフォーマンスを改良す
るため用いられる。スレッドに対して書かれるアセンブ
リ言語コードは、ハードウェアによって管理されるので
これら２つのページを区別しない。３番目のページは、
コードにより新しいフレームを作成できるようにするた
めスレッドにより用いられる。この例として、学習のた
めの管理トラフィック（guided traffic for learnin
g）の作成がある。これはＧＴＨスレッドにより実行さ
れるように再エンキューされる。
コプロセッサ２４は２つの機能を提供する。 １）コードにより、ワーキングＦＣＢＰａｇｅと呼ば
れ、アップ／ダウンＦＣＢページを作成するため用いら
れる２５６ビット・レジスタ、ＦＣＢ（フレーム制御ブ
ロック）ページを作成することができる。レジスタは、
フレームをＥＤＳ（エンキュー、デキュー／スケジュー
リング）アップまたはＥＤＳダウンでエンキューするた
め必要な全てのパラメータを格納する。レジスタに格納
されるパラメータの例として、アップのＦＣＢアドレ
ス、ターゲット・パート番号、フレーム変更情報、及び
次ループＩＤ等がある。 ２）ＣＬＰと完了ユニット（ＣＵ）のインタフェースを
提供する。ＣＵはＣＬＰから独立して動作するが、ＣＬ
Ｐプロセッサ毎にＲｅａｄｙ ＦＣＢＰａｇｅというレ
ジスタを格納する。レジスタは、エンキューの後、ＣＵ
にコピーされ、その後、エンキューはエンキュー・プロ
セッサにより引き継がれる。その際、ＣＬＰが解放され
て次のフレームが処理される。ＥＱはそのレディ・ビッ
ト（？）を設定する。ただし、ＣＵのＲｅａｄｙ ＦＣ
ＢＰａｇｅが空でない場合、ＥＱは、ＥＱレジスタが空
になるまでＣＬＰからＣＵへの転送をブロックし、その
後転送を可能にする。エンキュー・コプロセッサは、ス
レッドと完了ユニットの間のインタフェース及び共有メ
モリ・プールに維持されるＦＣＢＰａｇｅの使用を管理
する。各スレッドに３つのＦＣＢＰａｇｅ位置があり、
フレームに関するエンキュー情報をそこに維持すること
ができる。ページのうち２つは、連続したエンキュー間
で２つのページをスワップすることによって、完了ユニ
ット・インタフェースに対するパフォーマンスを改良す
るため用いられる。スレッドに対して書かれるアセンブ
リ言語コードは、ハードウェアによって管理されるので
これら２つのページを区別しない。３番目のページは、
コードにより新しいフレームを作成できるようにするた
めスレッドにより用いられる。この例として、学習のた
めの管理トラフィック（guided traffic for learnin
g）の作成がある。これはＧＴＨスレッドにより実行さ
れるように再エンキューされる。
【００４６】ＣＬＰスレッドがエンキュー・コマンドを
発行すると、ＦＣＢＰａｇｅは使用中と指示される。他
の位置が使用できる場合は、エンキュー・コプロセッサ
からの応答を待たずに新しいフレームがスレッドにディ
スパッチされる。完了ユニットは、エンキュー・コプロ
セッサを通して共有メモリ・プールからＦＣＢＰａｇｅ
をフェッチし、これをＥＤＳ（エンキュー・コマンドに
より示される入口または出口）に提供する。これが起こ
るとＦＣＢＰａｇｅはフリーと指示される。両方のＦＣ
ＢＰａｇｅが使用中と指示された場合、第３のフレーム
は起動できない。
発行すると、ＦＣＢＰａｇｅは使用中と指示される。他
の位置が使用できる場合は、エンキュー・コプロセッサ
からの応答を待たずに新しいフレームがスレッドにディ
スパッチされる。完了ユニットは、エンキュー・コプロ
セッサを通して共有メモリ・プールからＦＣＢＰａｇｅ
をフェッチし、これをＥＤＳ（エンキュー・コマンドに
より示される入口または出口）に提供する。これが起こ
るとＦＣＢＰａｇｅはフリーと指示される。両方のＦＣ
ＢＰａｇｅが使用中と指示された場合、第３のフレーム
は起動できない。
【００４７】エンキュー・コプロセッサでは次のコマン
ドがサポートされる。 ・エンキュー入口（ＥＮＱＵＰ）は、完了ユニットを介
して入口フロー制御／スケジューラにエンキューする。 ・エンキュー出口（ＥＮＱＤＮ）は、完了ユニットを介
して出口フロー制御／スケジューラにエンキューする。 ・エンキュー・クリア（ＥＮＱＣＬＲ）は、現在のＦＣ
ＢＰａｇｅをクリアする（全フィールドを０に設定す
る）。
ドがサポートされる。 ・エンキュー入口（ＥＮＱＵＰ）は、完了ユニットを介
して入口フロー制御／スケジューラにエンキューする。 ・エンキュー出口（ＥＮＱＤＮ）は、完了ユニットを介
して出口フロー制御／スケジューラにエンキューする。 ・エンキュー・クリア（ＥＮＱＣＬＲ）は、現在のＦＣ
ＢＰａｇｅをクリアする（全フィールドを０に設定す
る）。
【００４８】データストア・コプロセッサ：このコプロ
セッサ２６は次の機能を実行する。 １）アップ・データストア及びダウン・データストアと
のインタフェースを取る。 ２）タイマ・イベントのディスパッチまたは割込みのと
き構成情報を受信する。 ３）フレームのチェックサムを計算する。 このコプロセッサは通常、３２０バイトのデータ・バッ
ファ及びそれぞれ１２８ビットのワード８個のメモリを
含む。
セッサ２６は次の機能を実行する。 １）アップ・データストア及びダウン・データストアと
のインタフェースを取る。 ２）タイマ・イベントのディスパッチまたは割込みのと
き構成情報を受信する。 ３）フレームのチェックサムを計算する。 このコプロセッサは通常、３２０バイトのデータ・バッ
ファ及びそれぞれ１２８ビットのワード８個のメモリを
含む。
【００４９】フレーム・データはデータストア・コプロ
セッサを通してアクセスされ、メディアから受信された
フレームを格納する入口データストアと、パケット・ル
ーティング・スイッチから受信され再アセンブルされた
フレームを格納する出口データストアとのインタフェー
スが取られる。また、タイマ・イベントのディスパッチ
や割込みのとき構成情報も受信される。
セッサを通してアクセスされ、メディアから受信された
フレームを格納する入口データストアと、パケット・ル
ーティング・スイッチから受信され再アセンブルされた
フレームを格納する出口データストアとのインタフェー
スが取られる。また、タイマ・イベントのディスパッチ
や割込みのとき構成情報も受信される。
【００５０】データストア・コプロセッサは、共有メモ
リ・プールで定義されたアレイを使用する。アレイはデ
ータプールであり、８つのクォドワード及び２つのスク
ラッチ・アレイを保持でき、スクラッチ・アレイの１つ
は８つのクォドワード、もう１つは４つのクォドワード
を保持する。データストア・コプロセッサには、入口、
出口のデータストアとの間のアレイ内容の読取り、書込
みの制御に用いられる別のスカラ・レジスタが維持され
る。データストア・コプロセッサによりサポートされる
スレッド毎に、アレイとスカラ・レジスタの１セットが
定義されている。
リ・プールで定義されたアレイを使用する。アレイはデ
ータプールであり、８つのクォドワード及び２つのスク
ラッチ・アレイを保持でき、スクラッチ・アレイの１つ
は８つのクォドワード、もう１つは４つのクォドワード
を保持する。データストア・コプロセッサには、入口、
出口のデータストアとの間のアレイ内容の読取り、書込
みの制御に用いられる別のスカラ・レジスタが維持され
る。データストア・コプロセッサによりサポートされる
スレッド毎に、アレイとスカラ・レジスタの１セットが
定義されている。
【００５１】これら共有メモリ・プールのアレイは、デ
ータストア・コプロセッサの作業領域になる。データス
トアを直接読取りまたはそこに直接書込む代わりに、大
量のフレーム・データがデータストアからこれら共有メ
モリ・プールのアレイに読取られるか、または大量のデ
ータがこれらアレイからデータストアに書込まれる。転
送単位はクォドワードであり、クォドワードは１６バイ
トとして定義される。
ータストア・コプロセッサの作業領域になる。データス
トアを直接読取りまたはそこに直接書込む代わりに、大
量のフレーム・データがデータストアからこれら共有メ
モリ・プールのアレイに読取られるか、または大量のデ
ータがこれらアレイからデータストアに書込まれる。転
送単位はクォドワードであり、クォドワードは１６バイ
トとして定義される。
【００５２】データストア・コプロセッサには次のコマ
ンドを使用できる。 １）出口データストア書込み（ＷＲＤＮＤＳ）：ＣＬＰ
により出口データストアへの書込みができる。書込みは
クォドワード単位の倍数でのみ発生する。データはデー
タストア・コプロセッサのアレイのいずれか（データプ
ールまたはスクラッチ・アレイ）から取られる。 ２）出口データストア読取り（ＲＤＤＮＤＳ）：ＣＬＰ
により出口データストアからデータを読取り、データス
トア・コプロセッサのアレイの１つに入れることができ
る。読取りは、出口データストアに対して、クォドワー
ド単位の倍数でのみ発生する。 ３）入口データストア書込み（ＷＲＵＰＤＳ）：ＣＬＰ
により入口データストアへデータを書込むことができ
る。読取りは、入口データストアに対して、クォドワー
ド単位の倍数でのみ発生する。 ４）入口データストア読取り（ＲＤＵＰＤＳ）：ＣＬＰ
により入口データストアからデータを読取ることができ
る（クォドワード単位の倍数でのみ）。 ５）出口データストアからの他のフレーム・データの読
取り（ＲＤＭＯＲＥＤＮ）：出口データストアからのハ
ードウェア・アシスト読取り。ＲＤＭＯＲＥＤＮは、最
後の読取りが停止したところからフレームの読取りを続
け、データをデータプールに置く。データはデータプー
ルに移されるので、ハードウェアは、読取られているフ
レームの現在位置を管理し、次のツイン・バッファの位
置を確認するためツイン・バッファからリンク・ポイン
タをキャプチャする。このアドレスは、ツインが尽きて
次のツインが読取られるまで、後続のＲＤＭＯＲＥＤＮ
要求のためハードウェアにより用いられる。データプー
ルの内容はツインの内容のマップなので、データプール
内でフレーム・データがラップされる可能性がある。コ
ードによりデータプール内のデータの位置が管理され
る。 ６）入口データストアからの他のフレーム・データの読
取り（ＲＤＭＯＲＥＵＰ）：入口データストアからのハ
ードウェア・アシスト読取り。ＲＤＭＯＲＥＵＰは、最
後の読取りが停止したところからフレームの読取りを続
け、データをデータプールに置く。データはデータプー
ルに移されるので、ハードウェアは、読取られているフ
レームの現在位置を管理し、フレームの次のデータ・バ
ッファの位置を確認するためバッファ制御ブロック領域
に維持されたリンクをキャプチャする。このアドレス
は、データ・バッファが尽きて次のバッファが読取られ
るまで、後続のＲＤＭＯＲＥＵＰ要求のためハードウェ
アにより用いられる。コードによりデータプール内のフ
レームのデータの位置が管理される。 ７）リース・ツイン・バッファ（ＬＥＡＳＥＴＷＩ
Ｎ）：フリー・ツイン・バッファ（出口データストアで
新しいデータを作成するときに用いられる）のアドレス
を返す。
ンドを使用できる。 １）出口データストア書込み（ＷＲＤＮＤＳ）：ＣＬＰ
により出口データストアへの書込みができる。書込みは
クォドワード単位の倍数でのみ発生する。データはデー
タストア・コプロセッサのアレイのいずれか（データプ
ールまたはスクラッチ・アレイ）から取られる。 ２）出口データストア読取り（ＲＤＤＮＤＳ）：ＣＬＰ
により出口データストアからデータを読取り、データス
トア・コプロセッサのアレイの１つに入れることができ
る。読取りは、出口データストアに対して、クォドワー
ド単位の倍数でのみ発生する。 ３）入口データストア書込み（ＷＲＵＰＤＳ）：ＣＬＰ
により入口データストアへデータを書込むことができ
る。読取りは、入口データストアに対して、クォドワー
ド単位の倍数でのみ発生する。 ４）入口データストア読取り（ＲＤＵＰＤＳ）：ＣＬＰ
により入口データストアからデータを読取ることができ
る（クォドワード単位の倍数でのみ）。 ５）出口データストアからの他のフレーム・データの読
取り（ＲＤＭＯＲＥＤＮ）：出口データストアからのハ
ードウェア・アシスト読取り。ＲＤＭＯＲＥＤＮは、最
後の読取りが停止したところからフレームの読取りを続
け、データをデータプールに置く。データはデータプー
ルに移されるので、ハードウェアは、読取られているフ
レームの現在位置を管理し、次のツイン・バッファの位
置を確認するためツイン・バッファからリンク・ポイン
タをキャプチャする。このアドレスは、ツインが尽きて
次のツインが読取られるまで、後続のＲＤＭＯＲＥＤＮ
要求のためハードウェアにより用いられる。データプー
ルの内容はツインの内容のマップなので、データプール
内でフレーム・データがラップされる可能性がある。コ
ードによりデータプール内のデータの位置が管理され
る。 ６）入口データストアからの他のフレーム・データの読
取り（ＲＤＭＯＲＥＵＰ）：入口データストアからのハ
ードウェア・アシスト読取り。ＲＤＭＯＲＥＵＰは、最
後の読取りが停止したところからフレームの読取りを続
け、データをデータプールに置く。データはデータプー
ルに移されるので、ハードウェアは、読取られているフ
レームの現在位置を管理し、フレームの次のデータ・バ
ッファの位置を確認するためバッファ制御ブロック領域
に維持されたリンクをキャプチャする。このアドレス
は、データ・バッファが尽きて次のバッファが読取られ
るまで、後続のＲＤＭＯＲＥＵＰ要求のためハードウェ
アにより用いられる。コードによりデータプール内のフ
レームのデータの位置が管理される。 ７）リース・ツイン・バッファ（ＬＥＡＳＥＴＷＩ
Ｎ）：フリー・ツイン・バッファ（出口データストアで
新しいデータを作成するときに用いられる）のアドレス
を返す。
【００５３】制御アクセス・バス（ＣＡＢ）コプロセッ
サ：このコプロセッサ２８では、ネットワーク・プロセ
ッサが、ネットワーク・プロセッサ・システム全体で、
選択されたレジスタを制御することができる。システム
初期化等のために特定のレジスタを初期化でき、システ
ム診断やメンテナンスのため特定のレジスタを読取るこ
とができる。
サ：このコプロセッサ２８では、ネットワーク・プロセ
ッサが、ネットワーク・プロセッサ・システム全体で、
選択されたレジスタを制御することができる。システム
初期化等のために特定のレジスタを初期化でき、システ
ム診断やメンテナンスのため特定のレジスタを読取るこ
とができる。
【００５４】コプロセッサは、組み込みプロセッサ複合
体（ＥＰＣ）Ｗｅｂアービタとインタフェースを取る。
アービタはＣＬＰとＷｅｂウォッチ間の調停を行う。こ
れによりＣＬＰは全てＷｅｂ上で読取り、書込みができ
る。
体（ＥＰＣ）Ｗｅｂアービタとインタフェースを取る。
アービタはＣＬＰとＷｅｂウォッチ間の調停を行う。こ
れによりＣＬＰは全てＷｅｂ上で読取り、書込みができ
る。
【００５５】ＣＡＢコプロセッサは、ＣＬＰスレッドに
関してＣＡＢアービタと制御アクセス・バスにインタフ
ェースを与える。スレッドは、ＣＡＢのアドレス、デー
タ等、ＣＡＢアクセスのオペランドをロードする必要が
ある。その場合、ＣＡＢにアクセスするプロトコルは、
ＣＡＢインタフェース・コプロセッサにより処理され
る。ＣＡＢインタフェース・コプロセッサは次のコマン
ドを提供する。 ・ＣＡＢアクセス調停（ＷＥＢＡＲＢ）：ＣＡＢへのア
クセスを取得するためスレッドにより用いられる。アク
セスが取得されると、スレッドはＣＡＢを解放するまで
ＣＡＢの制御を維持する。 ・ＣＡＢ読取り／書込み（ＷＥＢＡＣＣＥＳＳ）：ＣＡ
Ｂ及びＣＡＢからアクセスできる接続されたレジスタと
の間でデータを移動する。ＰＰＵ内の送信元と宛先は汎
用レジスタ（ＧＰＲ）である。 ・ＣＡＢ優先使用（ＷＥＢＰＲＥＥＭＰＴ）：ＧＦＨス
レッドによってのみ用いられ、これによりＧＦＨは、１
回の読取り／書込みアクセスについて、ＣＡＢがすでに
他のスレッドに与えられている場合でもＣＡＢの制御を
取得する。
関してＣＡＢアービタと制御アクセス・バスにインタフ
ェースを与える。スレッドは、ＣＡＢのアドレス、デー
タ等、ＣＡＢアクセスのオペランドをロードする必要が
ある。その場合、ＣＡＢにアクセスするプロトコルは、
ＣＡＢインタフェース・コプロセッサにより処理され
る。ＣＡＢインタフェース・コプロセッサは次のコマン
ドを提供する。 ・ＣＡＢアクセス調停（ＷＥＢＡＲＢ）：ＣＡＢへのア
クセスを取得するためスレッドにより用いられる。アク
セスが取得されると、スレッドはＣＡＢを解放するまで
ＣＡＢの制御を維持する。 ・ＣＡＢ読取り／書込み（ＷＥＢＡＣＣＥＳＳ）：ＣＡ
Ｂ及びＣＡＢからアクセスできる接続されたレジスタと
の間でデータを移動する。ＰＰＵ内の送信元と宛先は汎
用レジスタ（ＧＰＲ）である。 ・ＣＡＢ優先使用（ＷＥＢＰＲＥＥＭＰＴ）：ＧＦＨス
レッドによってのみ用いられ、これによりＧＦＨは、１
回の読取り／書込みアクセスについて、ＣＡＢがすでに
他のスレッドに与えられている場合でもＣＡＢの制御を
取得する。
【００５６】チェックサム、データストア、エンキュ
ー、ＣＡＢの各コプロセッサのアーキテクチャ、動作に
関する他の詳細については、整理番号ＲＡＬ９９９００
８３の米国特許出願、"String Copy（StrCopy）Coproce
ssor"を参照されたい。
ー、ＣＡＢの各コプロセッサのアーキテクチャ、動作に
関する他の詳細については、整理番号ＲＡＬ９９９００
８３の米国特許出願、"String Copy（StrCopy）Coproce
ssor"を参照されたい。
【００５７】ストリング・コピー・コプロセッサ２２は
ＣＬＰの機能を拡張し、データのブロックを移動する。
データは共有メモリ・プール内でのみ移動する。次のコ
マンドが使用できる。 ・ストリング・コピー（Strcopy）：このコマンドは、
アレイ間でデータの複数のバイトを移動するため用いら
れる。コマンドは、ソース・データ・ブロックとシンク
・データ・ブロックの開始バイト位置及び移動するバイ
ト数を渡す。
ＣＬＰの機能を拡張し、データのブロックを移動する。
データは共有メモリ・プール内でのみ移動する。次のコ
マンドが使用できる。 ・ストリング・コピー（Strcopy）：このコマンドは、
アレイ間でデータの複数のバイトを移動するため用いら
れる。コマンドは、ソース・データ・ブロックとシンク
・データ・ブロックの開始バイト位置及び移動するバイ
ト数を渡す。
【００５８】カウンタ・コプロセッサ：カウンタ・コプ
ロセッサ３０は、全ＰＰＵ間で共有できるカウンタ・マ
ネージャ（図示せず）へのアクセスをバス７２を通して
提供する。コプロセッサは、全てのカウンタ・プログラ
ムとインタフェースを取り、カウンタの更新を行う。ス
カラ・レジスタとコプロセッサ実行インタフェース１６
間のＦＩＦＯバッファ７６で実装される。アレイ・レジ
スタとコプロセッサ・データ・インタフェース１４間に
第２ＦＩＦＯバッファ７８が置かれる。スレッドはそれ
ぞれ自体のカウンタ・コプロセッサを持っているかのよ
うに動作する。このコプロセッサには外部（ＰＰＵに対
して）アドレス／データ・バスが用いられる。これによ
り、外部バスを通してカウンタ・コプロセッサを使用す
るため２つ以上のＰＰＵが調停を行えるようにシステム
を実装することができる。
ロセッサ３０は、全ＰＰＵ間で共有できるカウンタ・マ
ネージャ（図示せず）へのアクセスをバス７２を通して
提供する。コプロセッサは、全てのカウンタ・プログラ
ムとインタフェースを取り、カウンタの更新を行う。ス
カラ・レジスタとコプロセッサ実行インタフェース１６
間のＦＩＦＯバッファ７６で実装される。アレイ・レジ
スタとコプロセッサ・データ・インタフェース１４間に
第２ＦＩＦＯバッファ７８が置かれる。スレッドはそれ
ぞれ自体のカウンタ・コプロセッサを持っているかのよ
うに動作する。このコプロセッサには外部（ＰＰＵに対
して）アドレス／データ・バスが用いられる。これによ
り、外部バスを通してカウンタ・コプロセッサを使用す
るため２つ以上のＰＰＵが調停を行えるようにシステム
を実装することができる。
【００５９】スレッドは、カウンタ・コプロセッサを通
してカウンタの更新を要求し、カウンタ・マネージャが
操作を完了するのを待たずに処理を続けることができ
る。カウンタ・コプロセッサはその要求をカウンタ・マ
ネージャに通知し、カウンタ・アクセス・コマンドのオ
ペランドを処理のためカウンタ・マネージャに渡す。カ
ウンタ・コプロセッサには、ＰＰＵで動作する４つのス
レッドにより発行されたカウンタ・アクセス・コマンド
を入れる８ディープ・キューがある。カウンタ・コプロ
セッサは次のコマンドを提供する。
してカウンタの更新を要求し、カウンタ・マネージャが
操作を完了するのを待たずに処理を続けることができ
る。カウンタ・コプロセッサはその要求をカウンタ・マ
ネージャに通知し、カウンタ・アクセス・コマンドのオ
ペランドを処理のためカウンタ・マネージャに渡す。カ
ウンタ・コプロセッサには、ＰＰＵで動作する４つのス
レッドにより発行されたカウンタ・アクセス・コマンド
を入れる８ディープ・キューがある。カウンタ・コプロ
セッサは次のコマンドを提供する。
【００６０】カウンタ・アクセス（CtrAccess）は、カ
ウンタを増分するかまたはカウンタに値を追加する。コ
マンド・オペランドは、カウンタ識別子（カウンタ・メ
モリの形）、インデックスとオフセット、増分もしくは
追加コマンド、値フィールド、カウントの読取りもしく
は書込み、またはカウント値の読取りとクリアである。
スレッドは、カウンタ・コプロセッサ・キューが一杯で
なければ、コマンドの実行を待たない。
ウンタを増分するかまたはカウンタに値を追加する。コ
マンド・オペランドは、カウンタ識別子（カウンタ・メ
モリの形）、インデックスとオフセット、増分もしくは
追加コマンド、値フィールド、カウントの読取りもしく
は書込み、またはカウント値の読取りとクリアである。
スレッドは、カウンタ・コプロセッサ・キューが一杯で
なければ、コマンドの実行を待たない。
【００６１】カウンタ・コプロセッサとその動作につい
て詳しくは、整理番号ＲＡＬ９２０００００７８ＵＳ１
の米国特許出願、"Coprocessor for Managing Large Co
unter Arrays"を参照されたい。
て詳しくは、整理番号ＲＡＬ９２０００００７８ＵＳ１
の米国特許出願、"Coprocessor for Managing Large Co
unter Arrays"を参照されたい。
【００６２】ポリシ・コプロセッサ：ポリシ・コプロセ
ッサ３２は、スレッドに関してポリシ・マネージャ（図
示せず）とのインタフェース７４を提供する。スカラ・
レジスタとコプロセッサ実行インタフェース１６間のＦ
ＩＦＯバッファ７６で実装される。アレイ・レジスタと
コプロセッサ・データ・インタフェース１４間には第２
ＦＩＦＯバッファ７８が置かれる。スレッドは、このイ
ンタフェースを通してフレームの"カラー"の更新を要求
する。フレームのカラーは、ネットワーク・プロセッサ
の構成可能なフロー制御機構の一部として用いられ、こ
の機構によりフレームに対する処理が決定される。スレ
ッドはポリシ・マネージャが、ポリシ・コプロセッサを
介して結果を返すまで待機する必要がある。ポリシ・マ
ネージャは、このフレームがメンバーであるフローにつ
いてポリシ制御ブロックにアクセスする。オペランドに
は、ポリシ制御ブロック・アドレス、パケット長、フレ
ームに現在割当てられているカラー等がある。返される
結果はフレームの新しいカラーである。
ッサ３２は、スレッドに関してポリシ・マネージャ（図
示せず）とのインタフェース７４を提供する。スカラ・
レジスタとコプロセッサ実行インタフェース１６間のＦ
ＩＦＯバッファ７６で実装される。アレイ・レジスタと
コプロセッサ・データ・インタフェース１４間には第２
ＦＩＦＯバッファ７８が置かれる。スレッドは、このイ
ンタフェースを通してフレームの"カラー"の更新を要求
する。フレームのカラーは、ネットワーク・プロセッサ
の構成可能なフロー制御機構の一部として用いられ、こ
の機構によりフレームに対する処理が決定される。スレ
ッドはポリシ・マネージャが、ポリシ・コプロセッサを
介して結果を返すまで待機する必要がある。ポリシ・マ
ネージャは、このフレームがメンバーであるフローにつ
いてポリシ制御ブロックにアクセスする。オペランドに
は、ポリシ制御ブロック・アドレス、パケット長、フレ
ームに現在割当てられているカラー等がある。返される
結果はフレームの新しいカラーである。
【００６３】ＣＬＰ３４、３６はそれぞれ、コプロセッ
サ実行インタフェース１６とコプロセッサ・データ・イ
ンタフェース１４の２つのインタフェースを通してコプ
ロセッサ１２、２０、２２、２４、２６、２８、３０及
び３２に接続される。これらのインタフェースの機能に
ついては図４で詳しく説明する。
サ実行インタフェース１６とコプロセッサ・データ・イ
ンタフェース１４の２つのインタフェースを通してコプ
ロセッサ１２、２０、２２、２４、２６、２８、３０及
び３２に接続される。これらのインタフェースの機能に
ついては図４で詳しく説明する。
【００６４】ＰＰＵ内のコプロセッサはそれぞれ、４ビ
ット・コプロセッサ識別子により識別される。各コプロ
セッサが最大２５６の専用レジスタをサポートする。コ
プロセッサ内の専用レジスタは、０乃至２５５の範囲の
８ビット・レジスタ番号により識別される。コプロセッ
サ番号（ＣＰ＃）とレジスタ番号の組み合わせにより、
ＰＰＵ内のレジスタが識別される。スカラ・レジスタと
アレイ・レジスタの２種類の専用レジスタがある。
ット・コプロセッサ識別子により識別される。各コプロ
セッサが最大２５６の専用レジスタをサポートする。コ
プロセッサ内の専用レジスタは、０乃至２５５の範囲の
８ビット・レジスタ番号により識別される。コプロセッ
サ番号（ＣＰ＃）とレジスタ番号の組み合わせにより、
ＰＰＵ内のレジスタが識別される。スカラ・レジスタと
アレイ・レジスタの２種類の専用レジスタがある。
【００６５】レジスタ番号０乃至２３９はスカラ・レジ
スタに予約されている。スカラ・レジスタは最小１ビッ
ト、最大３２ビットである。スカラ・レジスタのビット
には０乃至３１までの番号が振られ、０は右端またはＬ
ＳＢ（least significant bit）、３１は左端またはＭ
ＳＢ（most significant bit）である。３２ビット未満
の長さのスカラ・レジスタは右揃えされ、残りのビット
は非実装と見なされる。ＣＬＰが３２ビット未満の長さ
のスカラ・レジスタを読取るとき、非実装ビットの値は
ハードウェアに依存する。非実装ビットへの書込みは無
効である。
スタに予約されている。スカラ・レジスタは最小１ビッ
ト、最大３２ビットである。スカラ・レジスタのビット
には０乃至３１までの番号が振られ、０は右端またはＬ
ＳＢ（least significant bit）、３１は左端またはＭ
ＳＢ（most significant bit）である。３２ビット未満
の長さのスカラ・レジスタは右揃えされ、残りのビット
は非実装と見なされる。ＣＬＰが３２ビット未満の長さ
のスカラ・レジスタを読取るとき、非実装ビットの値は
ハードウェアに依存する。非実装ビットへの書込みは無
効である。
【００６６】レジスタ番号２４０乃至２５５はアレイ・
レジスタに予約されている。アレイ・レジスタは最小２
バイト、最大２５６バイトである。ＣＬＰはアレイ・レ
ジスタを読取るか書込み、共有メモリ・プール４４内で
一度に２バイト（ハーフワード）、一度に４バイト（ワ
ード）、または一度に１６バイト（クォドワード）パー
ティションをきる。
レジスタに予約されている。アレイ・レジスタは最小２
バイト、最大２５６バイトである。ＣＬＰはアレイ・レ
ジスタを読取るか書込み、共有メモリ・プール４４内で
一度に２バイト（ハーフワード）、一度に４バイト（ワ
ード）、または一度に１６バイト（クォドワード）パー
ティションをきる。
【００６７】汎用レジスタの使用方法は周知の通りであ
り、ここでは一般的なことについて述べる。プログラマ
から見た汎用レジスタは２通りある。汎用レジスタは、
０、２、４、．．．１４の集合から４ビット数で表され
る３２ビット・ラベルで示されるように、３２ビット・
レジスタと見なすこともできる。この意味でプログラマ
は８個の３２ビット汎用レジスタを扱う。またプログラ
マは汎用レジスタを、０、１、２、．．．１５の集合か
らの４ビット数として表される１６ビット・ラベルに従
って、１６ビット・レジスタとして扱うこともできる。
この意味でプログラマは１６個の１６ビット・レジスタ
を扱う。
り、ここでは一般的なことについて述べる。プログラマ
から見た汎用レジスタは２通りある。汎用レジスタは、
０、２、４、．．．１４の集合から４ビット数で表され
る３２ビット・ラベルで示されるように、３２ビット・
レジスタと見なすこともできる。この意味でプログラマ
は８個の３２ビット汎用レジスタを扱う。またプログラ
マは汎用レジスタを、０、１、２、．．．１５の集合か
らの４ビット数として表される１６ビット・ラベルに従
って、１６ビット・レジスタとして扱うこともできる。
この意味でプログラマは１６個の１６ビット・レジスタ
を扱う。
【００６８】各コプロセッサに、ビジー信号フィールド
からの情報を格納するステータス・レジスタが含まれ
る。このレジスタは、所与のコプロセッサが利用できる
か、またはビジー状態かどうかをプログラマに示す。コ
プロセッサ完了コード・レジスタが図４のＯＫ／Ｋ．
Ｏ．フィールド４１５からの情報を格納する。従って、
プログラマは、所与のコプロセッサがビジーかまたは利
用できるか知る必要のある場合、この情報をコプロセッ
サのステータス・レジスタから取得することができる。
同様にコプロセッサ完了コード・レジスタが、コプロセ
ッサ・タスクの完了についてプログラマに情報を提供す
る。
からの情報を格納するステータス・レジスタが含まれ
る。このレジスタは、所与のコプロセッサが利用できる
か、またはビジー状態かどうかをプログラマに示す。コ
プロセッサ完了コード・レジスタが図４のＯＫ／Ｋ．
Ｏ．フィールド４１５からの情報を格納する。従って、
プログラマは、所与のコプロセッサがビジーかまたは利
用できるか知る必要のある場合、この情報をコプロセッ
サのステータス・レジスタから取得することができる。
同様にコプロセッサ完了コード・レジスタが、コプロセ
ッサ・タスクの完了についてプログラマに情報を提供す
る。
【００６９】各ＣＬＰに次の１６ビット・プログラム・
レジスタが含まれる。プログラム・カウンタ・レジス
タ、プログラム・ステータス・レジスタ、リンク・レジ
スタ、及びキー長レジスタである。タイムスタンプ・レ
ジスタと乱数ジェネレータ・レジスタの２つの３２ビッ
ト・レジスタも追加される。前記レジスタそれぞれにス
カラ・レジスタ番号も与えられる。
レジスタが含まれる。プログラム・カウンタ・レジス
タ、プログラム・ステータス・レジスタ、リンク・レジ
スタ、及びキー長レジスタである。タイムスタンプ・レ
ジスタと乱数ジェネレータ・レジスタの２つの３２ビッ
ト・レジスタも追加される。前記レジスタそれぞれにス
カラ・レジスタ番号も与えられる。
【００７０】プログラマから見た汎用レジスタは２通り
考えられる。プログラマは汎用レジスタを３２ビット・
レジスタと見なすことができ、１６ビット・レジスタと
見なすこともできる。
考えられる。プログラマは汎用レジスタを３２ビット・
レジスタと見なすことができ、１６ビット・レジスタと
見なすこともできる。
【００７１】アレイ・レジスタは、アレイ・レジスタ番
号を通してプログラマに知られる。
号を通してプログラマに知られる。
【００７２】図４は、コプロセッサ実行インタフェース
１６とコプロセッサ・データ・インタフェース１４を通
してＣＬＰ３４をそのコプロセッサ４０１に接続するイ
ンタフェース信号を示す。個々のワイヤ接続数は、個々
の割当てアイテムの矢印の横にある番号ラベルに示して
ある。ここの説明では、選択コプロセッサ２０、２
２、．．．は、コプロセッサ識別子が、後述する操作に
応じて４１１、４２０、または４２９に現れるコプロセ
ッサ識別子に一致するコプロセッサを表す。
１６とコプロセッサ・データ・インタフェース１４を通
してＣＬＰ３４をそのコプロセッサ４０１に接続するイ
ンタフェース信号を示す。個々のワイヤ接続数は、個々
の割当てアイテムの矢印の横にある番号ラベルに示して
ある。ここの説明では、選択コプロセッサ２０、２
２、．．．は、コプロセッサ識別子が、後述する操作に
応じて４１１、４２０、または４２９に現れるコプロセ
ッサ識別子に一致するコプロセッサを表す。
【００７３】ＣＬＰ３４は、実行インタフェース１６に
より、任意のコプロセッサ２０、２２、．．．上でコマ
ンドの実行を開始することができる。コプロセッサ番号
４１１は、コマンドのターゲットとして１６のコプロセ
ッサのうち１つを選択する。ＣＬＴにより開始フィール
ド４１０が論理"１"になると、コプロセッサ番号４１１
により示される選択コプロセッサ４５０が、６ビットＯ
ｐフィールド４１２により指定されたコマンドの実行を
開始する。Ｏｐ引数４１３は、４４ビットのデータで、
コプロセッサ４５０により処理されるようにコマンドと
ともに渡される。ビジー信号４１４は１６ビット・フィ
ールドで、各コプロセッサ４０１に１ビットであり、コ
プロセッサがコマンドを実行していてビジーか（ビット
＝１）または、そのコプロセッサがコマンドを実行して
いない（ビット＝０）ことを示す。これら１６ビットは
スカラ・レジスタに保存され、レジスタのビット０はコ
プロセッサ０に、ビット１はコプロセッサ１に、以下同
様に対応する。ＯＫ／Ｋ．Ｏ．フィールド４１５は１６
ビット・フィールドで、各コプロセッサ４０１に１ビッ
トである。これは１ビット戻り値コードであり、コマン
ドに依存する。例えば、コプロセッサ４０１に与えられ
たコマンドが失敗に終わったか、コマンドが成功したか
をＣＬＰ３４に示すためこれを使用できる。この情報は
ＣＬＰスカラ・レジスタ内に保存され、レジスタのビッ
ト０はコプロセッサ０に、ビット１はコプロセッサ１
に、以下同様に対応する。直接／間接フィールド４１７
は、コプロセッサ実行命令のどのフォーマットが実行さ
れているかを選択コプロセッサ４５０に示す。直接／間
接＝０のとき、直接フォーマットが実行されている。直
接／間接＝１のときは間接フォーマットが実行されてい
る。
より、任意のコプロセッサ２０、２２、．．．上でコマ
ンドの実行を開始することができる。コプロセッサ番号
４１１は、コマンドのターゲットとして１６のコプロセ
ッサのうち１つを選択する。ＣＬＴにより開始フィール
ド４１０が論理"１"になると、コプロセッサ番号４１１
により示される選択コプロセッサ４５０が、６ビットＯ
ｐフィールド４１２により指定されたコマンドの実行を
開始する。Ｏｐ引数４１３は、４４ビットのデータで、
コプロセッサ４５０により処理されるようにコマンドと
ともに渡される。ビジー信号４１４は１６ビット・フィ
ールドで、各コプロセッサ４０１に１ビットであり、コ
プロセッサがコマンドを実行していてビジーか（ビット
＝１）または、そのコプロセッサがコマンドを実行して
いない（ビット＝０）ことを示す。これら１６ビットは
スカラ・レジスタに保存され、レジスタのビット０はコ
プロセッサ０に、ビット１はコプロセッサ１に、以下同
様に対応する。ＯＫ／Ｋ．Ｏ．フィールド４１５は１６
ビット・フィールドで、各コプロセッサ４０１に１ビッ
トである。これは１ビット戻り値コードであり、コマン
ドに依存する。例えば、コプロセッサ４０１に与えられ
たコマンドが失敗に終わったか、コマンドが成功したか
をＣＬＰ３４に示すためこれを使用できる。この情報は
ＣＬＰスカラ・レジスタ内に保存され、レジスタのビッ
ト０はコプロセッサ０に、ビット１はコプロセッサ１
に、以下同様に対応する。直接／間接フィールド４１７
は、コプロセッサ実行命令のどのフォーマットが実行さ
れているかを選択コプロセッサ４５０に示す。直接／間
接＝０のとき、直接フォーマットが実行されている。直
接／間接＝１のときは間接フォーマットが実行されてい
る。
【００７４】コプロセッサ・データ・インタフェース１
４は３つの信号グループを含む。書込みインタフェース
４１９、４２０、４２１、４２２、４２３、４２４は、
コプロセッサ内のスカラ・レジスタまたはアレイ・レジ
スタにデータを書込むときに関係する。読取りインタフ
ェース４２７、４２８、４２９、４３０、４３１、４３
２、４３３は、コプロセッサ内のスカラ・レジスタ８４
またはアレイ・レジスタ８６のいずれかの専用レジスタ
８２からデータを読取るときに関係する。第３のグルー
プ４２５、４２６、４２７は、スカラ・レジスタまたは
アレイ・レジスタの読取りと書込みの両方で用いられ
る。読取りインタフェースと書込みインタフェース両方
に対する複製機能は、レジスタからレジスタへデータを
移動するための同時読取り／書込みをサポートするよう
に働く。
４は３つの信号グループを含む。書込みインタフェース
４１９、４２０、４２１、４２２、４２３、４２４は、
コプロセッサ内のスカラ・レジスタまたはアレイ・レジ
スタにデータを書込むときに関係する。読取りインタフ
ェース４２７、４２８、４２９、４３０、４３１、４３
２、４３３は、コプロセッサ内のスカラ・レジスタ８４
またはアレイ・レジスタ８６のいずれかの専用レジスタ
８２からデータを読取るときに関係する。第３のグルー
プ４２５、４２６、４２７は、スカラ・レジスタまたは
アレイ・レジスタの読取りと書込みの両方で用いられ
る。読取りインタフェースと書込みインタフェース両方
に対する複製機能は、レジスタからレジスタへデータを
移動するための同時読取り／書込みをサポートするよう
に働く。
【００７５】書込みインタフェースは、書込みフィール
ド４１９を使用して、コプロセッサ番号４２０により示
されるコプロセッサ４５０を選択する。書込みフィール
ド４１９は、ＣＬＰ３４が選択コプロセッサにデータを
書込もうとするときに１に設定される。コプロセッサ・
レジスタ識別子４２１は、ＣＬＰ３４が選択コプロセッ
サ内４５０に書込もうとすることをレジスタに示す。コ
プロセッサ・レジスタ識別子４２１は８ビット・フィー
ルドで、よって２５６のレジスタがサポートされる。０
乃至２３９の範囲のコプロセッサ・レジスタ識別子はス
カラ・レジスタへの書込みを示す。２４０乃至２５５の
範囲のコプロセッサ・レジスタ識別子はアレイ・レジス
タへの書込みを示す。アレイ・レジスタ書込みの場合、
オフセット・フィールド４２２は、アレイ・レジスタの
データ書込み操作の開始点を示す。このフィールドは８
ビットで、従ってアレイ内で２５６のアドレスをサポー
トする。データ出力フィールドは、コプロセッサ４５０
に書込まれるデータを入れる。これは１２８ビットの大
きさで、従って最大１２８ビットの情報を一度に書込む
ことができる。書込み有効フィールド４２４は、コプロ
セッサ４５０がデータの受信をいつ終了したかをＣＬＰ
３４に示す。これによりＣＬＰ３４は、コプロセッサ４
５０がデータを取る間、一時停止し、データを有効な状
態に保つことができる。
ド４１９を使用して、コプロセッサ番号４２０により示
されるコプロセッサ４５０を選択する。書込みフィール
ド４１９は、ＣＬＰ３４が選択コプロセッサにデータを
書込もうとするときに１に設定される。コプロセッサ・
レジスタ識別子４２１は、ＣＬＰ３４が選択コプロセッ
サ内４５０に書込もうとすることをレジスタに示す。コ
プロセッサ・レジスタ識別子４２１は８ビット・フィー
ルドで、よって２５６のレジスタがサポートされる。０
乃至２３９の範囲のコプロセッサ・レジスタ識別子はス
カラ・レジスタへの書込みを示す。２４０乃至２５５の
範囲のコプロセッサ・レジスタ識別子はアレイ・レジス
タへの書込みを示す。アレイ・レジスタ書込みの場合、
オフセット・フィールド４２２は、アレイ・レジスタの
データ書込み操作の開始点を示す。このフィールドは８
ビットで、従ってアレイ内で２５６のアドレスをサポー
トする。データ出力フィールドは、コプロセッサ４５０
に書込まれるデータを入れる。これは１２８ビットの大
きさで、従って最大１２８ビットの情報を一度に書込む
ことができる。書込み有効フィールド４２４は、コプロ
セッサ４５０がデータの受信をいつ終了したかをＣＬＰ
３４に示す。これによりＣＬＰ３４は、コプロセッサ４
５０がデータを取る間、一時停止し、データを有効な状
態に保つことができる。
【００７６】読取りインタフェース１４は、書込みイン
タフェース１６と構造は似ているが、データはコプロセ
ッサから読取られる。読取りフィールド４２８は書込み
フィールド４１９に対応し、選択コプロセッサ４５０で
読取り操作がいつ実行されるか示すためＣＬＰ３４によ
り用いられる。コプロセッサ番号識別子フィールド４２
９は、どのコプロセッサ４５０が選択されているかを示
す。レジスタ番号フィールド４３０、オフセット・フィ
ールド４３１、及び読取り有効フィールド４３３は、書
込みインタフェースの４２１、４２２及び４２４に対応
する。データ入力フィールド４３２は、コプロセッサ４
５０からＣＬＰ３４へのデータを入れる。
タフェース１６と構造は似ているが、データはコプロセ
ッサから読取られる。読取りフィールド４２８は書込み
フィールド４１９に対応し、選択コプロセッサ４５０で
読取り操作がいつ実行されるか示すためＣＬＰ３４によ
り用いられる。コプロセッサ番号識別子フィールド４２
９は、どのコプロセッサ４５０が選択されているかを示
す。レジスタ番号フィールド４３０、オフセット・フィ
ールド４３１、及び読取り有効フィールド４３３は、書
込みインタフェースの４２１、４２２及び４２４に対応
する。データ入力フィールド４３２は、コプロセッサ４
５０からＣＬＰ３４へのデータを入れる。
【００７７】読取りまたは書込みの操作は、３つの長さ
のうちいずれか１つをとる。１６ビットが転送されるこ
とを示すハーフワード、３２ビットが転送されることを
示すワード、及び１２８ビットが転送されることを示す
クォドワードである。読取りデータ４３２と書込みデー
タ４２３は１２８ビット幅である。１２８ビット未満の
データ転送は右揃えされる。信号４２５及び４２６は、
データ転送サイズを示す。１６ビットの転送は４２５と
４２６が両方とも０で示され、３２ビットの転送は４２
５と４２６がそれぞれ１と０で示され、１２８ビットの
転送は４２５と４２６がそれぞれ０と１で示される。
のうちいずれか１つをとる。１６ビットが転送されるこ
とを示すハーフワード、３２ビットが転送されることを
示すワード、及び１２８ビットが転送されることを示す
クォドワードである。読取りデータ４３２と書込みデー
タ４２３は１２８ビット幅である。１２８ビット未満の
データ転送は右揃えされる。信号４２５及び４２６は、
データ転送サイズを示す。１６ビットの転送は４２５と
４２６が両方とも０で示され、３２ビットの転送は４２
５と４２６がそれぞれ１と０で示され、１２８ビットの
転送は４２５と４２６がそれぞれ０と１で示される。
【００７８】修飾フィールド４２７は、データ読取りま
たはデータ書込みの操作で用いられる。コプロセッサは
それぞれ、コプロセッサのハードウェア・デザイナによ
り定義された独自の方法でその意味を解釈する。これに
よりプログラマは、読取りまたは書込みの操作のときに
ハードウェアに対して情報ビットを追加指定することが
できる。データストア・コプロセッサは、パケット・バ
ッファのリンク・リストでパケット・バッファのリンク
・フィールドを省略することができる。
たはデータ書込みの操作で用いられる。コプロセッサは
それぞれ、コプロセッサのハードウェア・デザイナによ
り定義された独自の方法でその意味を解釈する。これに
よりプログラマは、読取りまたは書込みの操作のときに
ハードウェアに対して情報ビットを追加指定することが
できる。データストア・コプロセッサは、パケット・バ
ッファのリンク・リストでパケット・バッファのリンク
・フィールドを省略することができる。
【００７９】コプロセッサでタスクを開始した後、ＣＬ
Ｐは、命令の実行を続けるか、またはコプロセッサでタ
スクが完了するまで実行を中断することができる。ＣＬ
Ｐが、コプロセッサ内のタスク実行と並行して命令の実
行を続ける場合、後の時点で、メイン・プロセッサ・ユ
ニットによるＷＡＩＴ命令の実行のため、１つ以上のコ
プロセッサでのタスク実行が完了するまで他の命令の実
行が中断する。ＷＡＩＴ命令は、形式によっては１つ以
上のコプロセッサ内でタスクが完了するまでＣＬＰ上の
実行を中断させる。その時点でＣＬＰは命令の実行をＷ
ＡＩＴ命令に続く命令から再開する。他の形では、ＷＡ
ＩＴ命令により、特定のコプロセッサ内でタスクが完了
するまでＣＬＰの実行が中断する。そのタスクが完了す
ると、ＣＬＰはコプロセッサからの１ビット戻りコード
を、ＷＡＩＴ命令からの１ビットとともに調べ、ＷＡＩ
Ｔ命令に続く命令から命令の実行を再開するか、実行を
プログラマにより指定された他の命令に分岐するか確認
する。
Ｐは、命令の実行を続けるか、またはコプロセッサでタ
スクが完了するまで実行を中断することができる。ＣＬ
Ｐが、コプロセッサ内のタスク実行と並行して命令の実
行を続ける場合、後の時点で、メイン・プロセッサ・ユ
ニットによるＷＡＩＴ命令の実行のため、１つ以上のコ
プロセッサでのタスク実行が完了するまで他の命令の実
行が中断する。ＷＡＩＴ命令は、形式によっては１つ以
上のコプロセッサ内でタスクが完了するまでＣＬＰ上の
実行を中断させる。その時点でＣＬＰは命令の実行をＷ
ＡＩＴ命令に続く命令から再開する。他の形では、ＷＡ
ＩＴ命令により、特定のコプロセッサ内でタスクが完了
するまでＣＬＰの実行が中断する。そのタスクが完了す
ると、ＣＬＰはコプロセッサからの１ビット戻りコード
を、ＷＡＩＴ命令からの１ビットとともに調べ、ＷＡＩ
Ｔ命令に続く命令から命令の実行を再開するか、実行を
プログラマにより指定された他の命令に分岐するか確認
する。
【００８０】コプロセッサ実行命令は、コプロセッサで
のコマンド処理を真似るため、図１のコプロセッサ実行
インタフェース１６の"開始"信号を１に設定する。図５
乃至８を参照する。コプロセッサ識別子５２０は、命令
フィールド５００から取得され、開始信号を介して選択
コプロセッサを示す。６ビット・コプロセッサ・コマン
ドは命令フィールド５０１から取得され、どのコマンド
の実行を開始するかを信号により選択コプロセッサに示
す。開始信号がアクティブにされ１になると、選択コプ
ロセッサはそのビジー信号をアクティブにし（１にす
る）、コマンドの実行を完了するまで１のままにしてお
く。コマンドの実行が完了すると、この信号を０にする
（非アクティブ化）。ＣＬＰは継続して１６ビットの信
号を読取り、それらをそのスカラ・レジスタに入れる。
コマンドの完了後、選択コプロセッサはこのステータス
をスカラ・レジスタに入れる。
のコマンド処理を真似るため、図１のコプロセッサ実行
インタフェース１６の"開始"信号を１に設定する。図５
乃至８を参照する。コプロセッサ識別子５２０は、命令
フィールド５００から取得され、開始信号を介して選択
コプロセッサを示す。６ビット・コプロセッサ・コマン
ドは命令フィールド５０１から取得され、どのコマンド
の実行を開始するかを信号により選択コプロセッサに示
す。開始信号がアクティブにされ１になると、選択コプ
ロセッサはそのビジー信号をアクティブにし（１にす
る）、コマンドの実行を完了するまで１のままにしてお
く。コマンドの実行が完了すると、この信号を０にする
（非アクティブ化）。ＣＬＰは継続して１６ビットの信
号を読取り、それらをそのスカラ・レジスタに入れる。
コマンドの完了後、選択コプロセッサはこのステータス
をスカラ・レジスタに入れる。
【００８１】再び図５乃至図８を参照する。命令の非同
期実行フィールド５０２が０のとき、ＣＬＰはコマンド
の完了を示すため、そのビジー信号を無効化する。その
とき、ＣＬＰは命令のフェッチと実行を再開する。命令
の非同期実行フィールド５０２が１のとき、ＣＬＰは、
ビジー信号の状態にかかわらず命令のフェッチと実行を
続ける。
期実行フィールド５０２が０のとき、ＣＬＰはコマンド
の完了を示すため、そのビジー信号を無効化する。その
とき、ＣＬＰは命令のフェッチと実行を再開する。命令
の非同期実行フィールド５０２が１のとき、ＣＬＰは、
ビジー信号の状態にかかわらず命令のフェッチと実行を
続ける。
【００８２】選択コプロセッサでコマンド処理が開始さ
れると、ＣＬＰは４４ビットの他のコマンド対応情報を
信号によりコプロセッサに与える。この情報は、図５乃
至図８に示すように命令フォーマットに応じて４つの方
法のいずれかで引き出される。
れると、ＣＬＰは４４ビットの他のコマンド対応情報を
信号によりコプロセッサに与える。この情報は、図５乃
至図８に示すように命令フォーマットに応じて４つの方
法のいずれかで引き出される。
【００８３】図５のコプロセッサ実行間接フォーマット
は、上位１２ビット５２３のコマンド情報を命令フィー
ルド５０４から取得する。下位３２ビットのコマンド情
報５２４は３２ビット汎用レジスタ５０５から取得され
る。選択レジスタは、値｛０、２、４、．．．１４｝に
制限された４ビット命令フィールド５０３により求めら
れる。こうしてそのレジスタから３２ビット・レジスタ
が選択される。ＣＬＰは信号を１に設定し、これが命令
の間接フォームであることを選択コプロセッサに示す。
は、上位１２ビット５２３のコマンド情報を命令フィー
ルド５０４から取得する。下位３２ビットのコマンド情
報５２４は３２ビット汎用レジスタ５０５から取得され
る。選択レジスタは、値｛０、２、４、．．．１４｝に
制限された４ビット命令フィールド５０３により求めら
れる。こうしてそのレジスタから３２ビット・レジスタ
が選択される。ＣＬＰは信号を１に設定し、これが命令
の間接フォームであることを選択コプロセッサに示す。
【００８４】実行命令の条件付きコプロセッサ実行間接
フォーマットを図６に示す。ここで命令は、満足した特
定の条件をもとに図５と同じように実行される。条件を
満足しない場合、命令は実行されない。命令は、ＣＬＰ
のＡＬＵコードをもとに実行される。条件付き実行には
４ビットが使用され、その結果Ｏｐフィールドは２ビッ
トに短縮される。従って考えられる６４のコマンドのう
ち４つに対して条件付き実行が可能になる。他のコマン
ドは０と見なされる。よって長い待ち時間と短い待ち時
間をもとにした条件付き実行を実現することができる。
コプロセッサ命令の条件付き実行は特に、カウンタ・コ
プロセッサの動作と関連するときに有益である。
フォーマットを図６に示す。ここで命令は、満足した特
定の条件をもとに図５と同じように実行される。条件を
満足しない場合、命令は実行されない。命令は、ＣＬＰ
のＡＬＵコードをもとに実行される。条件付き実行には
４ビットが使用され、その結果Ｏｐフィールドは２ビッ
トに短縮される。従って考えられる６４のコマンドのう
ち４つに対して条件付き実行が可能になる。他のコマン
ドは０と見なされる。よって長い待ち時間と短い待ち時
間をもとにした条件付き実行を実現することができる。
コプロセッサ命令の条件付き実行は特に、カウンタ・コ
プロセッサの動作と関連するときに有益である。
【００８５】図７のコプロセッサ実行直接フォーマット
は、下位１６ビット５２７のコマンド情報を命令フィー
ルド５０６から取得する。上位２８ビット５２６のコマ
ンド情報は０に設定される。ＣＬＰは信号を０に設定
し、これが命令の直接形式であることを選択コプロセッ
サに示す。
は、下位１６ビット５２７のコマンド情報を命令フィー
ルド５０６から取得する。上位２８ビット５２６のコマ
ンド情報は０に設定される。ＣＬＰは信号を０に設定
し、これが命令の直接形式であることを選択コプロセッ
サに示す。
【００８６】条件付きコプロセッサ実行直接フォーマッ
トを、図７と同じように実行されるように構成された形
で図８に示す。図６と同様、条件付き実行では、４ビッ
トが使用され、その結果Ｏｐフィールドは２ビットに短
縮される。よって、考えられる６４のコマンドのうち４
つに対して条件付き実行が可能になる。
トを、図７と同じように実行されるように構成された形
で図８に示す。図６と同様、条件付き実行では、４ビッ
トが使用され、その結果Ｏｐフィールドは２ビットに短
縮される。よって、考えられる６４のコマンドのうち４
つに対して条件付き実行が可能になる。
【００８７】図９は、コプロセッサ待機命令のフォーマ
ットを示す。ＣＬＰは、コプロセッサ・ステータス・レ
ジスタで、命令フィールド６００から取得された１６ビ
ット・マスクに対してビット単位でＡＮＤ演算を行う。
結果が０でない、つまり１つ以上のコプロセッサが現在
まだコマンドを実行している場合、ＣＬＰは命令のフェ
ッチと実行を中断する。ただし、前記ＡＮＤ演算の実行
は、結果が０になるまで継続する。
ットを示す。ＣＬＰは、コプロセッサ・ステータス・レ
ジスタで、命令フィールド６００から取得された１６ビ
ット・マスクに対してビット単位でＡＮＤ演算を行う。
結果が０でない、つまり１つ以上のコプロセッサが現在
まだコマンドを実行している場合、ＣＬＰは命令のフェ
ッチと実行を中断する。ただし、前記ＡＮＤ演算の実行
は、結果が０になるまで継続する。
【００８８】図１０は、コプロセッサ待機／分岐フォー
マットを示す。コプロセッサ識別子フィールド６０１
は、コプロセッサ・ステータスの特定のビットがテスト
されることを示す。例えばフィールド６０１に１がある
とき、コプロセッサ・ステータス・レジスタのビット１
がテストされる。識別子フィールド６０１に１５がある
とき、コプロセッサ・ステータスのビット１５がテスト
される。テストされるビットの値が１で、対応するコプ
ロセッサがコマンドの実行をまだ完了していないことを
示す場合、ＣＬＰは命令のフェッチと実行を中断する。
ただし前記の演算はテスト・ビットの値が０、つまり対
応するコプロセッサがコマンドの実行を完了するまで継
続する。この時点で、命令のＯＫフィールド６０２の値
と、コプロセッサ識別子６０１により選択された、スカ
ラ・レジスタのコプロセッサ完了コードのビットの値に
応じて、２つの処理のうちいずれかが発生する。ＣＬＰ
は、下表に応じて、次のシーケンシャル命令のフェッチ
と実行を再開するか、または分岐して、命令フィールド
６０３により示される命令アドレスから命令のフェッチ
と実行を再開する。
マットを示す。コプロセッサ識別子フィールド６０１
は、コプロセッサ・ステータスの特定のビットがテスト
されることを示す。例えばフィールド６０１に１がある
とき、コプロセッサ・ステータス・レジスタのビット１
がテストされる。識別子フィールド６０１に１５がある
とき、コプロセッサ・ステータスのビット１５がテスト
される。テストされるビットの値が１で、対応するコプ
ロセッサがコマンドの実行をまだ完了していないことを
示す場合、ＣＬＰは命令のフェッチと実行を中断する。
ただし前記の演算はテスト・ビットの値が０、つまり対
応するコプロセッサがコマンドの実行を完了するまで継
続する。この時点で、命令のＯＫフィールド６０２の値
と、コプロセッサ識別子６０１により選択された、スカ
ラ・レジスタのコプロセッサ完了コードのビットの値に
応じて、２つの処理のうちいずれかが発生する。ＣＬＰ
は、下表に応じて、次のシーケンシャル命令のフェッチ
と実行を再開するか、または分岐して、命令フィールド
６０３により示される命令アドレスから命令のフェッチ
と実行を再開する。
【表１】 ６０２の値 選択コプロセッサ 選択コプロセッサ 完了コード・ビットの値＝０ 完了コード・ビットの値＝１ ０ 分岐 次の命令 １ 次の命令 分岐
【００８９】コプロセッサ・ユニットでタスクを開始す
るときの命令の実行については、米国特許出願第５４８
１０９号、"Coprocessor Structure and Method for a
Communications System Network Processor"を参照され
たい。
るときの命令の実行については、米国特許出願第５４８
１０９号、"Coprocessor Structure and Method for a
Communications System Network Processor"を参照され
たい。
【００９０】本発明は、更に、各ＣＬＰの複数の命令実
行スレッド（それぞれ、処理中の別々のパケットに関係
する）それぞれの独立したプロセス及びデータ・アクセ
ス時の待ち時間の処理に関する。実行スレッドはそれぞ
れ独立したプロセスであり、スレッドがコプロセッサ・
ハードウェアにアクセスできるときに命令のシーケンス
を実行する。ツリー検索コプロセッサは、パイプライン
にされ、ツリー検索パイプラインで複数の実行スレッド
がそれぞれ同時に、ただし異なるフェーズで（オーバラ
ップして）アクセスすることができる。本発明は、好適
には、オーバヘッド０で複数の命令実行スレッドを採用
し、実行をスレッドからスレッドに切り替える。スレッ
ドはキューにされ、共有メモリに対するアクセスが高速
に配信される。スレッドをキューにすることで、長い待
ち時間のイベントに対して優先順位が最大のスレッドを
可能な限り速く得ることができる。
行スレッド（それぞれ、処理中の別々のパケットに関係
する）それぞれの独立したプロセス及びデータ・アクセ
ス時の待ち時間の処理に関する。実行スレッドはそれぞ
れ独立したプロセスであり、スレッドがコプロセッサ・
ハードウェアにアクセスできるときに命令のシーケンス
を実行する。ツリー検索コプロセッサは、パイプライン
にされ、ツリー検索パイプラインで複数の実行スレッド
がそれぞれ同時に、ただし異なるフェーズで（オーバラ
ップして）アクセスすることができる。本発明は、好適
には、オーバヘッド０で複数の命令実行スレッドを採用
し、実行をスレッドからスレッドに切り替える。スレッ
ドはキューにされ、共有メモリに対するアクセスが高速
に配信される。スレッドをキューにすることで、長い待
ち時間のイベントに対して優先順位が最大のスレッドを
可能な限り速く得ることができる。
【００９１】前述のように、ＰＰＵはそれぞれ、実行ス
レッド毎に１つ、複数の命令プリフェッチ・バッファを
含む。これらのプリフェッチ・バッファにより、アクテ
ィブな実行スレッドにより命令の帯域幅が十分利用され
ていないインターバル時、アイドル中の実行スレッドの
ため命令のプリフェッチが可能になる。これにより、制
御が新しい実行スレッドに切り替わったとき、そのスレ
ッドの命令プリフェッチ・バッファが一杯になりやす
く、よって、実行に利用できる命令が足りないために新
しいスレッドがすぐ中断する可能性がなくなる。こうし
て、命令メモリに対するアクセス優先順位は、現在実行
中のスレッドが最大の優先順位になり、現在のスレッド
が中断したときに制御を取る立場にある実行スレッドが
第２の優先順位を与えられるように制御される。同様
に、実行キューの下端にある実行スレッドには、命令フ
ェッチ・アクセスで最後の優先順位が与えられる。
レッド毎に１つ、複数の命令プリフェッチ・バッファを
含む。これらのプリフェッチ・バッファにより、アクテ
ィブな実行スレッドにより命令の帯域幅が十分利用され
ていないインターバル時、アイドル中の実行スレッドの
ため命令のプリフェッチが可能になる。これにより、制
御が新しい実行スレッドに切り替わったとき、そのスレ
ッドの命令プリフェッチ・バッファが一杯になりやす
く、よって、実行に利用できる命令が足りないために新
しいスレッドがすぐ中断する可能性がなくなる。こうし
て、命令メモリに対するアクセス優先順位は、現在実行
中のスレッドが最大の優先順位になり、現在のスレッド
が中断したときに制御を取る立場にある実行スレッドが
第２の優先順位を与えられるように制御される。同様
に、実行キューの下端にある実行スレッドには、命令フ
ェッチ・アクセスで最後の優先順位が与えられる。
【００９２】待ち時間の長いイベントのため（ツリー検
索等）、アクティブなスレッドの実行が中断したとき、
次のスレッドにフル制御が与えられるか、または待ち時
間の短いイベント（ローカル・データ・ストレージでの
コプロセッサの操作もしくは命令フェッチ待ち時間）の
ため実行が中断したときは、一時的制御が次のスレッド
に与えられる。一時的制御が他のスレッドに与えられた
場合、制御は、ブロックが解除されるとすぐに元のスレ
ッドに返される。逆に他のスレッドにフル制御が与えら
れた場合、その他のスレッドは、ブロックされるまで制
御を保つ。これにより待ち時間の短いイベントでのサイ
クルの無駄が避けられるが、１次実行スレッドが待ち時
間の長いイベントに届くまでの時間は短くなる。他の場
合、複数の実行スレッドがほぼ同じ時間に待ち時間の長
いイベントに届く可能性があり、１つのスレッドのＰＰ
Ｕ実行を他のスレッドのツリー検索とオーバラップする
メリットは少なくなる。待ち時間をもとに制御を割当て
ることについて詳しくは、整理番号ＲＡＬ９２００００
００８の米国特許出願第５４２１８９号、"NetworkProc
essor with Multiple Instruction Threads"を参照され
たい。この割当てとスレッド実行制御の詳細は次のよう
になる。
索等）、アクティブなスレッドの実行が中断したとき、
次のスレッドにフル制御が与えられるか、または待ち時
間の短いイベント（ローカル・データ・ストレージでの
コプロセッサの操作もしくは命令フェッチ待ち時間）の
ため実行が中断したときは、一時的制御が次のスレッド
に与えられる。一時的制御が他のスレッドに与えられた
場合、制御は、ブロックが解除されるとすぐに元のスレ
ッドに返される。逆に他のスレッドにフル制御が与えら
れた場合、その他のスレッドは、ブロックされるまで制
御を保つ。これにより待ち時間の短いイベントでのサイ
クルの無駄が避けられるが、１次実行スレッドが待ち時
間の長いイベントに届くまでの時間は短くなる。他の場
合、複数の実行スレッドがほぼ同じ時間に待ち時間の長
いイベントに届く可能性があり、１つのスレッドのＰＰ
Ｕ実行を他のスレッドのツリー検索とオーバラップする
メリットは少なくなる。待ち時間をもとに制御を割当て
ることについて詳しくは、整理番号ＲＡＬ９２００００
００８の米国特許出願第５４２１８９号、"NetworkProc
essor with Multiple Instruction Threads"を参照され
たい。この割当てとスレッド実行制御の詳細は次のよう
になる。
【００９３】コンピュータの電源が初めて投入されたと
き、各ＣＬＰスレッドは初期化状態にある。パケットが
プロセッサにディスパッチされると、対応するスレッド
がレディ状態に変わり、その時点で実行サイクル要求を
開始する。
き、各ＣＬＰスレッドは初期化状態にある。パケットが
プロセッサにディスパッチされると、対応するスレッド
がレディ状態に変わり、その時点で実行サイクル要求を
開始する。
【００９４】アービタが、アービタの論理関数をもとに
ブール式に従って実行サイクルをスレッドに与える。サ
イクルが与えられた場合、スレッドはレディ状態から実
行状態に移る。実行状態のスレッドは、待ち時間イベン
トまたは処理されているパケットがエンキューされ、よ
ってそのパケットに対するコードの作業が終了したこと
が示されたため実行が中断するまで要求を出し続ける。
サイクルが与えられなくなると、これは他のスレッドが
制御を取ったことを示す。これは、アービタがサイクル
を与えない唯一の理由である。ただし、これら２つの状
態のいずれか（レディまたは実行）で、スレッドは、パ
ケット処理が終わりに達し、次のパケットがディスパッ
チのためキューに入るまで、新しい実行サイクルを要求
し続け、待ち時間イベントで一時停止する。システムは
そこで初期化状態に戻り、次のパケットを待機する。待
機状態は、待ち時間の長いイベントまたは短いイベント
を扱う。どのイベントが発生するかにかかわらず、プロ
セッサは中断し、アクティブなスレッドはデフォルトで
待機状態になる。スレッドはそこで、待ち時間イベント
が完了するまで実行サイクルの要求を停止する。
ブール式に従って実行サイクルをスレッドに与える。サ
イクルが与えられた場合、スレッドはレディ状態から実
行状態に移る。実行状態のスレッドは、待ち時間イベン
トまたは処理されているパケットがエンキューされ、よ
ってそのパケットに対するコードの作業が終了したこと
が示されたため実行が中断するまで要求を出し続ける。
サイクルが与えられなくなると、これは他のスレッドが
制御を取ったことを示す。これは、アービタがサイクル
を与えない唯一の理由である。ただし、これら２つの状
態のいずれか（レディまたは実行）で、スレッドは、パ
ケット処理が終わりに達し、次のパケットがディスパッ
チのためキューに入るまで、新しい実行サイクルを要求
し続け、待ち時間イベントで一時停止する。システムは
そこで初期化状態に戻り、次のパケットを待機する。待
機状態は、待ち時間の長いイベントまたは短いイベント
を扱う。どのイベントが発生するかにかかわらず、プロ
セッサは中断し、アクティブなスレッドはデフォルトで
待機状態になる。スレッドはそこで、待ち時間イベント
が完了するまで実行サイクルの要求を停止する。
【００９５】スレッドを初期化状態からレディ状態に移
すのと同じディスパッチ操作により、スレッド番号がＦ
ＩＦＯバッファに入り、第１パケットがディスパッチさ
れるスレッドは、優先順位が最高のスレッドになる。後
のディスパッチ操作では、他のスレッド番号がＦＩＦＯ
に送られる。ＦＩＦＯの優先順位が最大のスレッド番号
は、待ち時間の長いイベントに出会うまでその位置にと
どまり、その後、スレッドはＦＩＦＯの始めに戻り、最
大優先順位から最小優先順位のスレッドに変わる。待ち
時間の短いイベントによってスレッドがＦＩＦＯバッフ
ァで優先順位を失うことはない。
すのと同じディスパッチ操作により、スレッド番号がＦ
ＩＦＯバッファに入り、第１パケットがディスパッチさ
れるスレッドは、優先順位が最高のスレッドになる。後
のディスパッチ操作では、他のスレッド番号がＦＩＦＯ
に送られる。ＦＩＦＯの優先順位が最大のスレッド番号
は、待ち時間の長いイベントに出会うまでその位置にと
どまり、その後、スレッドはＦＩＦＯの始めに戻り、最
大優先順位から最小優先順位のスレッドに変わる。待ち
時間の短いイベントによってスレッドがＦＩＦＯバッフ
ァで優先順位を失うことはない。
【００９６】スレッドがパケットの処理を終了すると、
パケットは、出力ポートに転送するためエンキューさ
れ、スレッド番号がＦＩＦＯバッファから移される。
パケットは、出力ポートに転送するためエンキューさ
れ、スレッド番号がＦＩＦＯバッファから移される。
【００９７】新しいパケットは、ハイレベル・コントロ
ーラ（図示せず）からディスパッチされる。このコント
ローラはスレッドとプロセッサを選択して各パケットを
処理する。この決定により入力コマンドがＦＩＦＯバッ
ファに送られる。また入力が状態機械に送られ、初期化
状態からレディ状態に移行することが状態機械に指示さ
れる。外部コントローラからのそのコマンドとともに、
パケットのディスパッチ先であるスレッド番号もコント
ローラからＦＩＦＯに送る必要がある。
ーラ（図示せず）からディスパッチされる。このコント
ローラはスレッドとプロセッサを選択して各パケットを
処理する。この決定により入力コマンドがＦＩＦＯバッ
ファに送られる。また入力が状態機械に送られ、初期化
状態からレディ状態に移行することが状態機械に指示さ
れる。外部コントローラからのそのコマンドとともに、
パケットのディスパッチ先であるスレッド番号もコント
ローラからＦＩＦＯに送る必要がある。
【００９８】基本的に、実行を中断させるイベントは現
在のプログラムの流れで短い割込みになるイベントと長
い割込みになるイベントの２種類ある。短い割込みは、
プログラムの流れが変わったため命令プリフェッチ・キ
ューを再び埋める必要のある分岐命令により発生するこ
とがある。或いはまた、プログラムはコプロセッサがプ
ロセッサのローカル・メモリでデータ関連タスクを実行
するのを待機している間に中断することがある。この例
は、チェックサム・コプロセッサが、変更されたヘッダ
・フィールドで新しいチェックサムを計算する場合であ
る。待ち時間が２５プロセッサ・サイクル未満のとき、
イベントは、短い割込みと見なされる。待ち時間の長い
イベントは通常、２５を超える待ち時間を伴い、通常は
５０プロセッサ・サイクル乃至１００プロセッサ・サイ
クルを超える。これらは全体のパフォーマンスに大きな
影響を与える。
在のプログラムの流れで短い割込みになるイベントと長
い割込みになるイベントの２種類ある。短い割込みは、
プログラムの流れが変わったため命令プリフェッチ・キ
ューを再び埋める必要のある分岐命令により発生するこ
とがある。或いはまた、プログラムはコプロセッサがプ
ロセッサのローカル・メモリでデータ関連タスクを実行
するのを待機している間に中断することがある。この例
は、チェックサム・コプロセッサが、変更されたヘッダ
・フィールドで新しいチェックサムを計算する場合であ
る。待ち時間が２５プロセッサ・サイクル未満のとき、
イベントは、短い割込みと見なされる。待ち時間の長い
イベントは通常、２５を超える待ち時間を伴い、通常は
５０プロセッサ・サイクル乃至１００プロセッサ・サイ
クルを超える。これらは全体のパフォーマンスに大きな
影響を与える。
【００９９】待ち時間の長いイベント、短いイベントを
確認する手段は他に多数ある。待ち時間の長さはプログ
ラマが制御でき、その場合ハードウェアやその構成は確
認の際の要素にはならない。一方、しきい値レジスタを
２５サイクルのしきい値で設定することもでき、その場
合、操作に必要になるサイクル数はハードウェアにより
確認され、その確認をもとに自動的な判断が行われる。
確認する手段は他に多数ある。待ち時間の長さはプログ
ラマが制御でき、その場合ハードウェアやその構成は確
認の際の要素にはならない。一方、しきい値レジスタを
２５サイクルのしきい値で設定することもでき、その場
合、操作に必要になるサイクル数はハードウェアにより
確認され、その確認をもとに自動的な判断が行われる。
【０１００】コプロセッサ命令は、プロセッサが実行す
る命令の１タイプである。フィールドのビットの一部
は、どのコプロセッサが対象かを示す。１ビットによ
り、特定の命令が待ち時間の長いイベントまたは短いイ
ベントとして定義される。従って、プログラマは、同じ
アクセスを２つ定義することができる。１つは待ち時間
の長いイベントとして、もう１つは待ち時間の短いイベ
ントとして定義される。スレッド実行制御関数は、こう
した待ち時間の長いイベントの影響を最小にするために
設計されている。よって待ち時間の長いイベントによ
り、フル制御が別の実行スレッドに切り替わり、待ち時
間の短いイベントにより一時的にのみ他のスレッドへの
切り替えが起こる。
る命令の１タイプである。フィールドのビットの一部
は、どのコプロセッサが対象かを示す。１ビットによ
り、特定の命令が待ち時間の長いイベントまたは短いイ
ベントとして定義される。従って、プログラマは、同じ
アクセスを２つ定義することができる。１つは待ち時間
の長いイベントとして、もう１つは待ち時間の短いイベ
ントとして定義される。スレッド実行制御関数は、こう
した待ち時間の長いイベントの影響を最小にするために
設計されている。よって待ち時間の長いイベントによ
り、フル制御が別の実行スレッドに切り替わり、待ち時
間の短いイベントにより一時的にのみ他のスレッドへの
切り替えが起こる。
【０１０１】プロトコル・プロセッサ・ユニット（ＰＰ
Ｕ）とコア言語プロセッサの詳細は、当業者には周知の
通りであり、本発明の一部を構成しないが、それらは、
変更或いは実装することでネットワーク・プロセッサ・
システム全体のアーキテクチャの一部になっており、特
定の機能コプロセッサやシステムの他のコンポーネント
と連携する。本発明で有用な個々のコプロセッサのアー
キテクチャやプログラミングを含めた詳細は、本発明の
一部を構成するものと見なされない。
Ｕ）とコア言語プロセッサの詳細は、当業者には周知の
通りであり、本発明の一部を構成しないが、それらは、
変更或いは実装することでネットワーク・プロセッサ・
システム全体のアーキテクチャの一部になっており、特
定の機能コプロセッサやシステムの他のコンポーネント
と連携する。本発明で有用な個々のコプロセッサのアー
キテクチャやプログラミングを含めた詳細は、本発明の
一部を構成するものと見なされない。
【０１０２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【０１０３】（１）ネットワーク・プロセッサのプログ
ラミング機能を制御する組み込みプロセッサ複合体のオ
ペレーションであって、該プロセッサ複合体は、複数の
プロトコル・プロセッサ・ユニット（ＰＰＵ）を含み、
各ＰＰＵは少なくとも１つのコア言語プロセッサ（ＣＬ
Ｐ）を含み、各ＣＬＰは少なくとも２つのコード・スレ
ッドを持ち、各ＰＰＵはＰＰＵの特定のタスクを実行す
る上で有用な複数のコプロセッサ及び複数の論理コプロ
セッサ・インタフェースを利用し、各ＣＬＰと該コプロ
セッサ間のアクセスを実現する、オペレーション。 （２）前記コプロセッサは、各ＣＬＰの複数のコード・
スレッドをサポートする専用コプロセッサを含む、前記
（１）記載のオペレーション。 （３）前記コプロセッサは、ツリー検索コプロセッサ、
チェックサム・コプロセッサ、ストリングコピー・コプ
ロセッサ、エンキュー・コプロセッサ、データストア・
コプロセッサ、ＣＡＢコプロセッサ、カウンタ・コプロ
セッサ、及びポリシ・コプロセッサを含むグループから
選択される、前記（１）記載のオペレーション。 （４）複数のスレッド間の優先順位を確認するためコプ
ロセッサ実行インタフェース・アービタを含む、前記
（３）記載のオペレーション。 （５）データ・スレッド間の優先順位を確認するためコ
プロセッサ・データ・インタフェース・アービタを含
む、前記（３）記載のオペレーション。 （６）各スレッドと少なくとも１つのコプロセッサ間に
ＦＩＦＯバッファを含む、前記（３）記載のオペレーシ
ョン。 （７）前記ＦＩＦＯバッファは各スレッドと前記カウン
タ・コプロセッサの間にある、前記（６）記載のオペレ
ーション。 （８）前記ＦＩＦＯバッファは各スレッドと前記ポリシ
・コプロセッサの間にある、前記（６）記載のオペレー
ション。 （９）ネットワーク・プロセッサのプログラミング機能
を制御する組み込みプロセッサ複合体を含むネットワー
ク処理システムであって、該複合体は複数のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含み、各ＰＰＵ
は、それぞれ少なくとも２つのコード・スレッドを持つ
少なくとも１つのコア言語プロセッサ（ＣＬＰ）と、前
記システムの特定のタスクを実行する複数のコプロセッ
サ及び該コプロセッサのリソースにアクセスし各ＣＬＰ
と共有する複数のコプロセッサ・インタフェースと、を
含む、システム。 （１０）前記コプロセッサ・インタフェースは、各ＣＬ
Ｐのコード・スレッドをサポートすることにのみ用いら
れる、前記（９）記載のネットワーク処理システム。 （１１）前記コプロセッサは、ツリー検索コプロセッ
サ、チェックサム・コプロセッサ、ストリングコピー・
コプロセッサ、エンキュー・コプロセッサ、データスト
ア・コプロセッサ、ＣＡＢコプロセッサ、カウンタ・コ
プロセッサ、及びポリシ・コプロセッサを含むグループ
から選択される、前記（１０）記載のネットワーク処理
システム。 （１２）各スレッドと前記コプロセッサのうち少なくと
も１つの間にＦＩＦＯバッファを含む、前記（１０）記
載のネットワーク処理システム。 （１３）前記ＦＩＦＯバッファは各スレッドと前記カウ
ンタ・コプロセッサの間にある、前記（１２）記載のネ
ットワーク処理システム。 （１４）前記ＦＩＦＯバッファは各スレッドと前記ポリ
シ・コプロセッサの間にある、前記（１２）記載のネッ
トワーク処理システム。 （１５）前記ＣＬＰのスレッドにより実行される特定の
操作命令を含み、該実行の結果、コプロセッサ・オペレ
ーションを制御するコマンドが得られ、該コマンドは前
記ＣＬＰとコプロセッサ間のインタフェースを流れる、
前記（９）記載のネットワーク処理システム。 （１６）前記命令は、特定のコプロセッサ・オペレーシ
ョンの条件付き実行を可能にするように働く、前記（１
５）記載のネットワーク処理システム。 （１７）前記命令により、前記システムが、特定のコプ
ロセッサ・コマンドに応答してデータにアクセスするた
めの予測応答時間に従って、待ち時間の長いイベントと
待ち時間の短いイベントを識別し、アクティブなスレッ
ドの実行が待ち時間の長いイベントにより中断したとき
に他のスレッドにフル制御を与えるか、またはアクティ
ブなスレッドの実行が待ち時間の短いイベントにより中
断したときに他のスレッドに一時的制御を与える、前記
（１５）記載のネットワーク処理システム。 （１８）複数のプロトコル・プロセッサ・ユニット（Ｐ
ＰＵ）を含む組み込みプロセッサ複合体内の命令の実行
を制御する方法であって、該プロトコル・プロセッサ・
ユニットはそれぞれ少なくとも１つのコア言語プロセッ
サ（ＣＬＰ）を含み、該ＣＬＰはそれぞれ少なくとも２
つのコード・スレッドを持ち、該方法は、該ＰＵに対す
る特定のタスクを実行するため、各ＰＰＵによる複数の
コプロセッサの使用、及び該コプロセッサと各ＣＬＰ間
のアクセスを提供する複数の論理コプロセッサ・インタ
フェースの使用を含む、方法。 （１９）前記ＰＰＵの複数のコード・スレッドをサポー
トする専用コプロセッサの使用を含む、前記（１８）記
載の方法。 （２０）前記コプロセッサの1つ以上は、ツリー検索コ
プロセッサ、チェックサム・コプロセッサ、ストリング
コピー・コプロセッサ、エンキュー・コプロセッサ、デ
ータストア・コプロセッサ、ＣＡＢコプロセッサ、カウ
ンタ・コプロセッサ、及びポリシ・コプロセッサを含む
グループから選択される、前記（１９）記載の方法。 （２１）実行スレッド間の優先順位を確認するためコプ
ロセッサ実行インタフェース・アービタが用いられる、
前記（２０）記載の方法。 （２２）データ・スレッド間の優先順位を確認するため
コプロセッサ・データ・インタフェース・アービタが用
いられる、前記（２０）記載の方法。 （２３）各スレッドと前記コプロセッサのうち少なくと
も１つの間にＦＩＦＯバッファを提供するステップを含
む、前記（２０）記載の方法。 （２４）前記ＦＩＦＯバッファは各スレッドと前記カウ
ンタ・コプロセッサの間にある、前記（２３）記載の方
法。 （２５）前記ＦＩＦＯバッファは各スレッドと前記ポリ
シ・コプロセッサの間にある、前記（２３）記載の方
法。 （２６）前記ＣＬＰにより実行される特定の操作命令を
提供するステップを含み、該実行の結果、コプロセッサ
・オペレーションを制御するコマンドが得られ、該コマ
ンドは前記ＣＬＰとコプロセッサの間のインタフェース
を流れる、前記（１８）記載の方法。 （２７）前記操作命令により特定のコプロセッサ・オペ
レーションの条件付き実行が可能になる、前記（２６）
記載の方法。 （２８）前記実行は直接的または間接的である、前記
（２７）記載の方法。 （２９）前記システムが、特定のコプロセッサ・コマン
ドに関する予測応答時間に従って、待ち時間の長いイベ
ントと待ち時間の短いイベントを識別し、アクティブな
スレッドの実行が待ち時間の長いイベントにより中断し
たときに他のスレッドにフル制御を与えるか、またはア
クティブなスレッドの実行が待ち時間の短いイベントに
より中断したときに他のスレッドに一時的制御を与え
る、命令を提供するステップを含む、前記（１８）記載
の方法。
ラミング機能を制御する組み込みプロセッサ複合体のオ
ペレーションであって、該プロセッサ複合体は、複数の
プロトコル・プロセッサ・ユニット（ＰＰＵ）を含み、
各ＰＰＵは少なくとも１つのコア言語プロセッサ（ＣＬ
Ｐ）を含み、各ＣＬＰは少なくとも２つのコード・スレ
ッドを持ち、各ＰＰＵはＰＰＵの特定のタスクを実行す
る上で有用な複数のコプロセッサ及び複数の論理コプロ
セッサ・インタフェースを利用し、各ＣＬＰと該コプロ
セッサ間のアクセスを実現する、オペレーション。 （２）前記コプロセッサは、各ＣＬＰの複数のコード・
スレッドをサポートする専用コプロセッサを含む、前記
（１）記載のオペレーション。 （３）前記コプロセッサは、ツリー検索コプロセッサ、
チェックサム・コプロセッサ、ストリングコピー・コプ
ロセッサ、エンキュー・コプロセッサ、データストア・
コプロセッサ、ＣＡＢコプロセッサ、カウンタ・コプロ
セッサ、及びポリシ・コプロセッサを含むグループから
選択される、前記（１）記載のオペレーション。 （４）複数のスレッド間の優先順位を確認するためコプ
ロセッサ実行インタフェース・アービタを含む、前記
（３）記載のオペレーション。 （５）データ・スレッド間の優先順位を確認するためコ
プロセッサ・データ・インタフェース・アービタを含
む、前記（３）記載のオペレーション。 （６）各スレッドと少なくとも１つのコプロセッサ間に
ＦＩＦＯバッファを含む、前記（３）記載のオペレーシ
ョン。 （７）前記ＦＩＦＯバッファは各スレッドと前記カウン
タ・コプロセッサの間にある、前記（６）記載のオペレ
ーション。 （８）前記ＦＩＦＯバッファは各スレッドと前記ポリシ
・コプロセッサの間にある、前記（６）記載のオペレー
ション。 （９）ネットワーク・プロセッサのプログラミング機能
を制御する組み込みプロセッサ複合体を含むネットワー
ク処理システムであって、該複合体は複数のプロトコル
・プロセッサ・ユニット（ＰＰＵ）を含み、各ＰＰＵ
は、それぞれ少なくとも２つのコード・スレッドを持つ
少なくとも１つのコア言語プロセッサ（ＣＬＰ）と、前
記システムの特定のタスクを実行する複数のコプロセッ
サ及び該コプロセッサのリソースにアクセスし各ＣＬＰ
と共有する複数のコプロセッサ・インタフェースと、を
含む、システム。 （１０）前記コプロセッサ・インタフェースは、各ＣＬ
Ｐのコード・スレッドをサポートすることにのみ用いら
れる、前記（９）記載のネットワーク処理システム。 （１１）前記コプロセッサは、ツリー検索コプロセッ
サ、チェックサム・コプロセッサ、ストリングコピー・
コプロセッサ、エンキュー・コプロセッサ、データスト
ア・コプロセッサ、ＣＡＢコプロセッサ、カウンタ・コ
プロセッサ、及びポリシ・コプロセッサを含むグループ
から選択される、前記（１０）記載のネットワーク処理
システム。 （１２）各スレッドと前記コプロセッサのうち少なくと
も１つの間にＦＩＦＯバッファを含む、前記（１０）記
載のネットワーク処理システム。 （１３）前記ＦＩＦＯバッファは各スレッドと前記カウ
ンタ・コプロセッサの間にある、前記（１２）記載のネ
ットワーク処理システム。 （１４）前記ＦＩＦＯバッファは各スレッドと前記ポリ
シ・コプロセッサの間にある、前記（１２）記載のネッ
トワーク処理システム。 （１５）前記ＣＬＰのスレッドにより実行される特定の
操作命令を含み、該実行の結果、コプロセッサ・オペレ
ーションを制御するコマンドが得られ、該コマンドは前
記ＣＬＰとコプロセッサ間のインタフェースを流れる、
前記（９）記載のネットワーク処理システム。 （１６）前記命令は、特定のコプロセッサ・オペレーシ
ョンの条件付き実行を可能にするように働く、前記（１
５）記載のネットワーク処理システム。 （１７）前記命令により、前記システムが、特定のコプ
ロセッサ・コマンドに応答してデータにアクセスするた
めの予測応答時間に従って、待ち時間の長いイベントと
待ち時間の短いイベントを識別し、アクティブなスレッ
ドの実行が待ち時間の長いイベントにより中断したとき
に他のスレッドにフル制御を与えるか、またはアクティ
ブなスレッドの実行が待ち時間の短いイベントにより中
断したときに他のスレッドに一時的制御を与える、前記
（１５）記載のネットワーク処理システム。 （１８）複数のプロトコル・プロセッサ・ユニット（Ｐ
ＰＵ）を含む組み込みプロセッサ複合体内の命令の実行
を制御する方法であって、該プロトコル・プロセッサ・
ユニットはそれぞれ少なくとも１つのコア言語プロセッ
サ（ＣＬＰ）を含み、該ＣＬＰはそれぞれ少なくとも２
つのコード・スレッドを持ち、該方法は、該ＰＵに対す
る特定のタスクを実行するため、各ＰＰＵによる複数の
コプロセッサの使用、及び該コプロセッサと各ＣＬＰ間
のアクセスを提供する複数の論理コプロセッサ・インタ
フェースの使用を含む、方法。 （１９）前記ＰＰＵの複数のコード・スレッドをサポー
トする専用コプロセッサの使用を含む、前記（１８）記
載の方法。 （２０）前記コプロセッサの1つ以上は、ツリー検索コ
プロセッサ、チェックサム・コプロセッサ、ストリング
コピー・コプロセッサ、エンキュー・コプロセッサ、デ
ータストア・コプロセッサ、ＣＡＢコプロセッサ、カウ
ンタ・コプロセッサ、及びポリシ・コプロセッサを含む
グループから選択される、前記（１９）記載の方法。 （２１）実行スレッド間の優先順位を確認するためコプ
ロセッサ実行インタフェース・アービタが用いられる、
前記（２０）記載の方法。 （２２）データ・スレッド間の優先順位を確認するため
コプロセッサ・データ・インタフェース・アービタが用
いられる、前記（２０）記載の方法。 （２３）各スレッドと前記コプロセッサのうち少なくと
も１つの間にＦＩＦＯバッファを提供するステップを含
む、前記（２０）記載の方法。 （２４）前記ＦＩＦＯバッファは各スレッドと前記カウ
ンタ・コプロセッサの間にある、前記（２３）記載の方
法。 （２５）前記ＦＩＦＯバッファは各スレッドと前記ポリ
シ・コプロセッサの間にある、前記（２３）記載の方
法。 （２６）前記ＣＬＰにより実行される特定の操作命令を
提供するステップを含み、該実行の結果、コプロセッサ
・オペレーションを制御するコマンドが得られ、該コマ
ンドは前記ＣＬＰとコプロセッサの間のインタフェース
を流れる、前記（１８）記載の方法。 （２７）前記操作命令により特定のコプロセッサ・オペ
レーションの条件付き実行が可能になる、前記（２６）
記載の方法。 （２８）前記実行は直接的または間接的である、前記
（２７）記載の方法。 （２９）前記システムが、特定のコプロセッサ・コマン
ドに関する予測応答時間に従って、待ち時間の長いイベ
ントと待ち時間の短いイベントを識別し、アクティブな
スレッドの実行が待ち時間の長いイベントにより中断し
たときに他のスレッドにフル制御を与えるか、またはア
クティブなスレッドの実行が待ち時間の短いイベントに
より中断したときに他のスレッドに一時的制御を与え
る、命令を提供するステップを含む、前記（１８）記載
の方法。
【図１】２つのコア言語プロセッサとコプロセッサを持
つプロトコル処理ユニットを示す図である。
つプロトコル処理ユニットを示す図である。
【図２】２つのコア言語プロセッサとコプロセッサがイ
ンタフェースを取るプロトコル処理ユニットを示す図で
ある。
ンタフェースを取るプロトコル処理ユニットを示す図で
ある。
【図３】コア言語プロセッサと選択されたコプロセッサ
のインタフェースを示す図である。
のインタフェースを示す図である。
【図４】コプロセッサ実行インタフェースとコア言語プ
ロセッサを複数のコプロセッサに接続するコプロセッサ
・データ・インタフェースを示す図である。
ロセッサを複数のコプロセッサに接続するコプロセッサ
・データ・インタフェースを示す図である。
【図５】コプロセッサ実行命令フォーマットを示す図で
ある。
ある。
【図６】コプロセッサ実行命令フォーマットを示す図で
ある。
ある。
【図７】コプロセッサ実行命令フォーマットを示す図で
ある。
ある。
【図８】コプロセッサ実行命令フォーマットを示す図で
ある。
ある。
【図９】コプロセッサ待機命令フォーマットを示す図で
ある。
ある。
【図１０】コプロセッサ待機命令フォーマットを示す図
である。
である。
１０ プロトコル・プロセッサ・ユニット（ＰＰＵ） １２ ツリー検索エンジン １４ データ・インタフェース １６ 実行インタフェース ２０ チェックサム・コプロセッサ ２２ ストリング・コピー・コプロセッサ ２４ エンキュー・コプロセッサ ２６ データストア・コプロセッサ ２８ 制御アクセス・バス・コプロセッサ ３０ カウンタ・コプロセッサ ３２ ポリシ・コプロセッサ ３４、３６ コア言語プロセッサ（ＣＬＰ） ４０ コプロセッサ実行インタフェース（ＣＰＥ）アー
ビタ ４２ コプロセッサ・データインタフェース（ＣＰＤ
Ｉ）アービタ ４４ 共有メモリ・プール ５６ 命令メモリ ６８ ＣＡＢアービタ ７４ インタフェース ７６、７８ ＦＩＦＯバッファ ８０ 汎用レジスタ ８２ 専用レジスタ ８４ スカラ・レジスタ ８６ アレイ・レジスタ ８８ 命令フェッチ／デコード／実行ユニット １０２ 実行ユニット １１０ ツリー検索メモリ（ＴＳＭ）アービタ １１２ フレーム・データ・メモリ ４０１、４５０ コプロセッサ ４１３ Ｏｐ引数 ４１４ ビジー信号 ４１９、４２０、４２１、４２２、４２３、４２４ 書
込みインタフェース ４２１ コプロセッサ・レジスタ識別子 ４２７、４２８、４２９、４３０、４３１、４３２、４
３３ 読取りインタフェース ４５０ 選択コプロセッサ ５０５ ３２ビット汎用レジスタ ５２０ コプロセッサ識別子 ５２３ 上位１２ビット ５２４ コマンド情報
ビタ ４２ コプロセッサ・データインタフェース（ＣＰＤ
Ｉ）アービタ ４４ 共有メモリ・プール ５６ 命令メモリ ６８ ＣＡＢアービタ ７４ インタフェース ７６、７８ ＦＩＦＯバッファ ８０ 汎用レジスタ ８２ 専用レジスタ ８４ スカラ・レジスタ ８６ アレイ・レジスタ ８８ 命令フェッチ／デコード／実行ユニット １０２ 実行ユニット １１０ ツリー検索メモリ（ＴＳＭ）アービタ １１２ フレーム・データ・メモリ ４０１、４５０ コプロセッサ ４１３ Ｏｐ引数 ４１４ ビジー信号 ４１９、４２０、４２１、４２２、４２３、４２４ 書
込みインタフェース ４２１ コプロセッサ・レジスタ識別子 ４２７、４２８、４２９、４３０、４３１、４３２、４
３３ 読取りインタフェース ４５０ 選択コプロセッサ ５０５ ３２ビット汎用レジスタ ５２０ コプロセッサ識別子 ５２３ 上位１２ビット ５２４ コマンド情報
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴードン・テイラー・デイビス アメリカ合衆国27514、ノース・カロライ ナ州チャペル・ヒル、フランクリン・リッ ジ 97603 (72)発明者 マルコ・シィ・ヘッズ アメリカ合衆国27612、ノース・カロライ ナ州ローリー、ナンバー 308、グラン ド・メナー・コート 4109 (72)発明者 ロス・ボイド・リーベンス アメリカ合衆国27511、ノース・カロライ ナ州カーリー、ウィランダー・ドライブ 123 (72)発明者 マーク・アンソニー・リナルディ アメリカ合衆国27713、ノース・カロライ ナ州ダーハム、クイーンズバリー・サーク ル 1201 Ｆターム(参考） 5B013 DD03 5B098 AA10 GA04 GA05 GA07 GB09 GB14 GC03
Claims (29)
- 【請求項１】ネットワーク・プロセッサのプログラミン
グ機能を制御する組み込みプロセッサ複合体のオペレー
ションであって、該プロセッサ複合体は、複数のプロト
コル・プロセッサ・ユニット（ＰＰＵ）を含み、各ＰＰ
Ｕは少なくとも１つのコア言語プロセッサ（ＣＬＰ）を
含み、各ＣＬＰは少なくとも２つのコード・スレッドを
持ち、各ＰＰＵはＰＰＵの特定のタスクを実行する上で
有用な複数のコプロセッサ及び複数の論理コプロセッサ
・インタフェースを利用し、各ＣＬＰと該コプロセッサ
間のアクセスを実現する、オペレーション。 - 【請求項２】前記コプロセッサは、各ＣＬＰの複数のコ
ード・スレッドをサポートする専用コプロセッサを含
む、請求項１記載のオペレーション。 - 【請求項３】前記コプロセッサは、ツリー検索コプロセ
ッサ、チェックサム・コプロセッサ、ストリングコピー
・コプロセッサ、エンキュー・コプロセッサ、データス
トア・コプロセッサ、ＣＡＢコプロセッサ、カウンタ・
コプロセッサ、及びポリシ・コプロセッサを含むグルー
プから選択される、請求項１記載のオペレーション。 - 【請求項４】複数のスレッド間の優先順位を確認するた
めコプロセッサ実行インタフェース・アービタを含む、
請求項３記載のオペレーション。 - 【請求項５】データ・スレッド間の優先順位を確認する
ためコプロセッサ・データ・インタフェース・アービタ
を含む、請求項３記載のオペレーション。 - 【請求項６】各スレッドと少なくとも１つのコプロセッ
サ間にＦＩＦＯバッファを含む、請求項３記載のオペレ
ーション。 - 【請求項７】前記ＦＩＦＯバッファは各スレッドと前記
カウンタ・コプロセッサの間にある、請求項６記載のオ
ペレーション。 - 【請求項８】前記ＦＩＦＯバッファは各スレッドと前記
ポリシ・コプロセッサの間にある、請求項６記載のオペ
レーション。 - 【請求項９】ネットワーク・プロセッサのプログラミン
グ機能を制御する組み込みプロセッサ複合体を含むネッ
トワーク処理システムであって、該複合体は複数のプロ
トコル・プロセッサ・ユニット（ＰＰＵ）を含み、各Ｐ
ＰＵは、 それぞれ少なくとも２つのコード・スレッドを持つ少な
くとも１つのコア言語プロセッサ（ＣＬＰ）と、 前記システムの特定のタスクを実行する複数のコプロセ
ッサ及び該コプロセッサのリソースにアクセスし各ＣＬ
Ｐと共有する複数のコプロセッサ・インタフェースと、 を含む、システム。 - 【請求項１０】前記コプロセッサ・インタフェースは、
各ＣＬＰのコード・スレッドをサポートすることにのみ
用いられる、請求項９記載のネットワーク処理システ
ム。 - 【請求項１１】前記コプロセッサは、ツリー検索コプロ
セッサ、チェックサム・コプロセッサ、ストリングコピ
ー・コプロセッサ、エンキュー・コプロセッサ、データ
ストア・コプロセッサ、ＣＡＢコプロセッサ、カウンタ
・コプロセッサ、及びポリシ・コプロセッサを含むグル
ープから選択される、請求項１０記載のネットワーク処
理システム。 - 【請求項１２】各スレッドと前記コプロセッサのうち少
なくとも１つの間にＦＩＦＯバッファを含む、請求項１
０記載のネットワーク処理システム。 - 【請求項１３】前記ＦＩＦＯバッファは各スレッドと前
記カウンタ・コプロセッサの間にある、請求項１２記載
のネットワーク処理システム。 - 【請求項１４】前記ＦＩＦＯバッファは各スレッドと前
記ポリシ・コプロセッサの間にある、請求項１２記載の
ネットワーク処理システム。 - 【請求項１５】前記ＣＬＰのスレッドにより実行される
特定の操作命令を含み、該実行の結果、コプロセッサ・
オペレーションを制御するコマンドが得られ、該コマン
ドは前記ＣＬＰとコプロセッサ間のインタフェースを流
れる、請求項９記載のネットワーク処理システム。 - 【請求項１６】前記命令は、特定のコプロセッサ・オペ
レーションの条件付き実行を可能にするように働く、請
求項１５記載のネットワーク処理システム。 - 【請求項１７】前記命令により、前記システムが、特定
のコプロセッサ・コマンドに応答してデータにアクセス
するための予測応答時間に従って、待ち時間の長いイベ
ントと待ち時間の短いイベントを識別し、アクティブな
スレッドの実行が待ち時間の長いイベントにより中断し
たときに他のスレッドにフル制御を与えるか、またはア
クティブなスレッドの実行が待ち時間の短いイベントに
より中断したときに他のスレッドに一時的制御を与え
る、請求項１５記載のネットワーク処理システム。 - 【請求項１８】複数のプロトコル・プロセッサ・ユニッ
ト（ＰＰＵ）を含む組み込みプロセッサ複合体内の命令
の実行を制御する方法であって、該プロトコル・プロセ
ッサ・ユニットはそれぞれ少なくとも１つのコア言語プ
ロセッサ（ＣＬＰ）を含み、該ＣＬＰはそれぞれ少なく
とも２つのコード・スレッドを持ち、該方法は、該ＰＰ
Ｕに対する特定のタスクを実行するため、各ＰＰＵによ
る複数のコプロセッサの使用、及び該コプロセッサと各
ＣＬＰ間のアクセスを提供する複数の論理コプロセッサ
・インタフェースの使用を含む、方法。 - 【請求項１９】前記ＰＰＵの複数のコード・スレッドを
サポートする専用コプロセッサの使用を含む、請求項１
８記載の方法。 - 【請求項２０】前記コプロセッサの1つ以上は、ツリー
検索コプロセッサ、チェックサム・コプロセッサ、スト
リングコピー・コプロセッサ、エンキュー・コプロセッ
サ、データストア・コプロセッサ、ＣＡＢコプロセッ
サ、カウンタ・コプロセッサ、及びポリシ・コプロセッ
サを含むグループから選択される、請求項１９記載の方
法。 - 【請求項２１】実行スレッド間の優先順位を確認するた
めコプロセッサ実行インタフェース・アービタが用いら
れる、請求項２０記載の方法。 - 【請求項２２】データ・スレッド間の優先順位を確認す
るためコプロセッサ・データ・インタフェース・アービ
タが用いられる、請求項２０記載の方法。 - 【請求項２３】各スレッドと前記コプロセッサのうち少
なくとも１つの間にＦＩＦＯバッファを提供するステッ
プを含む、請求項２０記載の方法。 - 【請求項２４】前記ＦＩＦＯバッファは各スレッドと前
記カウンタ・コプロセッサの間にある、請求項２３記載
の方法。 - 【請求項２５】前記ＦＩＦＯバッファは各スレッドと前
記ポリシ・コプロセッサの間にある、請求項２３記載の
方法。 - 【請求項２６】前記ＣＬＰにより実行される特定の操作
命令を提供するステップを含み、該実行の結果、コプロ
セッサ・オペレーションを制御するコマンドが得られ、
該コマンドは前記ＣＬＰとコプロセッサの間のインタフ
ェースを流れる、請求項１８記載の方法。 - 【請求項２７】前記操作命令により特定のコプロセッサ
・オペレーションの条件付き実行が可能になる、請求項
２６記載の方法。 - 【請求項２８】前記実行は直接的または間接的である、
請求項２７記載の方法。 - 【請求項２９】前記システムが、特定のコプロセッサ・
コマンドに関する予測応答時間に従って、待ち時間の長
いイベントと待ち時間の短いイベントを識別し、アクテ
ィブなスレッドの実行が待ち時間の長いイベントにより
中断したときに他のスレッドにフル制御を与えるか、ま
たはアクティブなスレッドの実行が待ち時間の短いイベ
ントにより中断したときに他のスレッドに一時的制御を
与える、命令を提供するステップを含む、請求項１８記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/656,582 US6829697B1 (en) | 2000-09-06 | 2000-09-06 | Multiple logical interfaces to a shared coprocessor resource |
| US09/656582 | 2000-09-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002149424A true JP2002149424A (ja) | 2002-05-24 |
Family
ID=24633666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001265792A Pending JP2002149424A (ja) | 2000-09-06 | 2001-09-03 | 共有コプロセッサ・リソースに対する複数の論理インタフェース |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6829697B1 (ja) |
| JP (1) | JP2002149424A (ja) |
| KR (1) | KR100422491B1 (ja) |
| CN (1) | CN1188794C (ja) |
| SG (1) | SG100751A1 (ja) |
| TW (1) | TW581950B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006039711A1 (en) * | 2004-10-01 | 2006-04-13 | Lockheed Martin Corporation | Service layer architecture for memory access system and method |
| JP2008243203A (ja) * | 2007-03-28 | 2008-10-09 | Internatl Business Mach Corp <Ibm> | 仮想化されたデータ処理環境におけるワークロード管理 |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
| JP2009009477A (ja) * | 2007-06-29 | 2009-01-15 | Toshiba Corp | 演算方式を制御して情報を処理する装置、方法およびプログラム |
| JP2009026135A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
Families Citing this family (87)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| DE59710317D1 (de) | 1996-12-27 | 2003-07-24 | Pact Inf Tech Gmbh | VERFAHREN ZUM SELBSTÄNDIGEN DYNAMISCHEN UMLADEN VON DATENFLUSSPROZESSOREN (DFPs) SOWIE BAUSTEINEN MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN (FPGAs, DPGAs, o.dgl.) |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| US7003660B2 (en) | 2000-06-13 | 2006-02-21 | Pact Xpp Technologies Ag | Pipeline configuration unit protocols and communication |
| US20140325175A1 (en) * | 2013-04-29 | 2014-10-30 | Pact Xpp Technologies Ag | Pipeline configuration protocol and configuration unit communication |
| JP2003505753A (ja) | 1999-06-10 | 2003-02-12 | ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング | セル構造におけるシーケンス分割方法 |
| US6985431B1 (en) * | 1999-08-27 | 2006-01-10 | International Business Machines Corporation | Network switch and components and method of operation |
| US6865663B2 (en) * | 2000-02-24 | 2005-03-08 | Pts Corporation | Control processor dynamically loading shadow instruction register associated with memory entry of coprocessor in flexible coupling mode |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US7080238B2 (en) * | 2000-11-07 | 2006-07-18 | Alcatel Internetworking, (Pe), Inc. | Non-blocking, multi-context pipelined processor |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
| US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| EP1402382B1 (de) | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
| GB2378271B (en) * | 2001-07-30 | 2004-12-29 | Advanced Risc Mach Ltd | Handling of coprocessor instructions in a data processing apparatus |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| US7577822B2 (en) * | 2001-12-14 | 2009-08-18 | Pact Xpp Technologies Ag | Parallel task operation in processor and reconfigurable coprocessor configured based on information in link list including termination information for synchronization |
| EP1483682A2 (de) | 2002-01-19 | 2004-12-08 | PACT XPP Technologies AG | Reconfigurierbarer prozessor |
| US7073048B2 (en) * | 2002-02-04 | 2006-07-04 | Silicon Lease, L.L.C. | Cascaded microcomputer array and method |
| AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
| US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
| US8015303B2 (en) * | 2002-08-02 | 2011-09-06 | Astute Networks Inc. | High data rate stateful protocol processing |
| US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
| AU2003250575A1 (en) * | 2002-08-07 | 2004-02-25 | Mmagix Technology Limited | Apparatus, method and system for a synchronicity independent, resource delegating, power and instruction optimizing processor |
| WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
| US6986023B2 (en) * | 2002-08-09 | 2006-01-10 | Intel Corporation | Conditional execution of coprocessor instruction based on main processor arithmetic flags |
| AU2003256870A1 (en) * | 2002-08-09 | 2004-02-25 | Intel Corporation | Multimedia coprocessor control mechanism including alignment or broadcast instructions |
| US7392368B2 (en) * | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
| JP4388895B2 (ja) | 2002-09-06 | 2009-12-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルなシーケンサ構造 |
| US7596621B1 (en) | 2002-10-17 | 2009-09-29 | Astute Networks, Inc. | System and method for managing shared state using multiple programmed processors |
| US7814218B1 (en) | 2002-10-17 | 2010-10-12 | Astute Networks, Inc. | Multi-protocol and multi-format stateful processing |
| US8151278B1 (en) | 2002-10-17 | 2012-04-03 | Astute Networks, Inc. | System and method for timer management in a stateful protocol processing system |
| US7802001B1 (en) | 2002-10-18 | 2010-09-21 | Astute Networks, Inc. | System and method for flow control within a stateful protocol processing system |
| US20040190555A1 (en) * | 2003-03-31 | 2004-09-30 | Meng David Q. | Multithreaded, multiphase processor utilizing next-phase signals |
| US20050055594A1 (en) * | 2003-09-05 | 2005-03-10 | Doering Andreas C. | Method and device for synchronizing a processor and a coprocessor |
| US7539760B1 (en) | 2003-09-12 | 2009-05-26 | Astute Networks, Inc. | System and method for facilitating failover of stateful connections |
| US7058424B2 (en) * | 2004-01-20 | 2006-06-06 | Lucent Technologies Inc. | Method and apparatus for interconnecting wireless and wireline networks |
| US8006071B2 (en) * | 2004-03-31 | 2011-08-23 | Altera Corporation | Processors operable to allow flexible instruction alignment |
| US7451397B2 (en) | 2004-12-15 | 2008-11-11 | Microsoft Corporation | System and method for automatically completing spreadsheet formulas |
| CN101167077A (zh) * | 2005-02-01 | 2008-04-23 | 梅塔利克斯有限公司 | 电子通信分析和可视化 |
| US7395517B2 (en) * | 2005-09-20 | 2008-07-01 | International Business Machines Corporation | Data aligner in reconfigurable computing environment |
| US7330964B2 (en) * | 2005-11-14 | 2008-02-12 | Texas Instruments Incorporated | Microprocessor with independent SIMD loop buffer |
| TWI335521B (en) * | 2005-12-19 | 2011-01-01 | Via Tech Inc | Dsp system with multi-tier accelerator architecture and method for operating the same |
| EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
| JP2007200180A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | プロセッサシステム |
| US9665970B2 (en) * | 2006-09-19 | 2017-05-30 | Imagination Technologies Limited | Variable-sized concurrent grouping for multiprocessing |
| JP4770664B2 (ja) * | 2006-09-20 | 2011-09-14 | 株式会社デンソー | マイクロプロセッサおよびそれを用いたマイクロコンピュータ |
| US8438365B2 (en) * | 2006-10-06 | 2013-05-07 | Calos Fund Limited Liability Company | Efficient data loading in a data-parallel processor |
| US7627744B2 (en) * | 2007-05-10 | 2009-12-01 | Nvidia Corporation | External memory accessing DMA request scheduling in IC of parallel processing engines according to completion notification queue occupancy level |
| US7669036B2 (en) * | 2007-06-14 | 2010-02-23 | Qualcomm Incorporated | Direct path monitoring by primary processor to each status register in pipeline chained secondary processors for task allocation via downstream communication |
| JP2009026136A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
| US8806181B1 (en) * | 2008-05-05 | 2014-08-12 | Marvell International Ltd. | Dynamic pipeline reconfiguration including changing a number of stages |
| US20130138921A1 (en) * | 2011-11-28 | 2013-05-30 | Andes Technology Corporation | De-coupled co-processor interface |
| US10534606B2 (en) | 2011-12-08 | 2020-01-14 | Oracle International Corporation | Run-length encoding decompression |
| US9792117B2 (en) | 2011-12-08 | 2017-10-17 | Oracle International Corporation | Loading values from a value vector into subregisters of a single instruction multiple data register |
| US9697174B2 (en) | 2011-12-08 | 2017-07-04 | Oracle International Corporation | Efficient hardware instructions for processing bit vectors for single instruction multiple data processors |
| US9582287B2 (en) | 2012-09-27 | 2017-02-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
| US11113054B2 (en) | 2013-09-10 | 2021-09-07 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors: fast fixed-length value compression |
| US9430390B2 (en) | 2013-09-21 | 2016-08-30 | Oracle International Corporation | Core in-memory space and object management architecture in a traditional RDBMS supporting DW and OLTP applications |
| US9465618B2 (en) | 2014-01-08 | 2016-10-11 | Oracle International Corporation | Methods and systems for optimally selecting an assist unit |
| US10362093B2 (en) * | 2014-01-09 | 2019-07-23 | Netronome Systems, Inc. | NFA completion notification |
| CN104901901B (zh) * | 2014-03-07 | 2019-03-12 | 深圳市中兴微电子技术有限公司 | 一种微引擎及其处理报文的方法 |
| ES2929626T3 (es) * | 2015-05-21 | 2022-11-30 | Goldman Sachs & Co Llc | Arquitectura de computación paralela de propósito general |
| US10210134B2 (en) * | 2015-05-21 | 2019-02-19 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
| US11449452B2 (en) * | 2015-05-21 | 2022-09-20 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
| US10025823B2 (en) | 2015-05-29 | 2018-07-17 | Oracle International Corporation | Techniques for evaluating query predicates during in-memory table scans |
| US10067954B2 (en) | 2015-07-22 | 2018-09-04 | Oracle International Corporation | Use of dynamic dictionary encoding with an associated hash table to support many-to-many joins and aggregations |
| US9929858B2 (en) * | 2015-09-21 | 2018-03-27 | Nxp B.V. | Method and system for detecting fault attacks |
| US10402425B2 (en) | 2016-03-18 | 2019-09-03 | Oracle International Corporation | Tuple encoding aware direct memory access engine for scratchpad enabled multi-core processors |
| US10599488B2 (en) | 2016-06-29 | 2020-03-24 | Oracle International Corporation | Multi-purpose events for notification and sequence control in multi-core processor systems |
| US10380058B2 (en) | 2016-09-06 | 2019-08-13 | Oracle International Corporation | Processor core to coprocessor interface with FIFO semantics |
| US10783102B2 (en) | 2016-10-11 | 2020-09-22 | Oracle International Corporation | Dynamically configurable high performance database-aware hash engine |
| US10176114B2 (en) | 2016-11-28 | 2019-01-08 | Oracle International Corporation | Row identification number generation in database direct memory access engine |
| AU2018248439C1 (en) * | 2017-04-06 | 2021-09-30 | Goldman Sachs & Co. LLC | General-purpose parallel computing architecture |
| US10528414B2 (en) * | 2017-09-13 | 2020-01-07 | Toshiba Memory Corporation | Centralized error handling in application specific integrated circuits |
| US10540219B2 (en) * | 2017-09-13 | 2020-01-21 | Toshiba Memory Corporation | Reset and error handling in application specific integrated circuits |
| US10877766B2 (en) * | 2018-05-24 | 2020-12-29 | Xilinx, Inc. | Embedded scheduling of hardware resources for hardware acceleration |
| CN112513809A (zh) * | 2019-12-27 | 2021-03-16 | 深圳市大疆创新科技有限公司 | 处理器、任务响应方法、可移动平台、及相机 |
| US11210104B1 (en) * | 2020-09-11 | 2021-12-28 | Apple Inc. | Coprocessor context priority |
| CN114071222B (zh) * | 2021-11-15 | 2023-07-25 | 深圳Tcl新技术有限公司 | 音视频数据共享装置及电子设备 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4809169A (en) * | 1986-04-23 | 1989-02-28 | Advanced Micro Devices, Inc. | Parallel, multiple coprocessor computer architecture having plural execution modes |
| US4876643A (en) * | 1987-06-24 | 1989-10-24 | Kabushiki Kaisha Toshiba | Parallel searching system having a master processor for controlling plural slave processors for independently processing respective search requests |
| US5008816A (en) * | 1987-11-06 | 1991-04-16 | International Business Machines Corporation | Data processing system with multi-access memory |
| JP2741867B2 (ja) * | 1988-05-27 | 1998-04-22 | 株式会社日立製作所 | 情報処理システムおよびプロセツサ |
| EP0519348B1 (en) * | 1991-06-19 | 1999-07-28 | Hewlett-Packard Company | Co-processor supporting architecture adapted to a processor which does not natively support co-processing |
| US5404469A (en) * | 1992-02-25 | 1995-04-04 | Industrial Technology Research Institute | Multi-threaded microprocessor architecture utilizing static interleaving |
| US5748468A (en) * | 1995-05-04 | 1998-05-05 | Microsoft Corporation | Prioritized co-processor resource manager and method |
| US5928322A (en) * | 1996-11-20 | 1999-07-27 | Silicon Graphics, Inc. | Low-latency real-time dispatching in general purpose multiprocessor systems |
| US6226738B1 (en) * | 1997-08-01 | 2001-05-01 | Micron Technology, Inc. | Split embedded DRAM processor |
| US6505290B1 (en) * | 1997-09-05 | 2003-01-07 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
| DE69737750T2 (de) * | 1997-12-17 | 2008-03-06 | Hewlett-Packard Development Co., L.P., Houston | Erst- und Zweitprozessoren verwendetes Verfahren |
| US6016542A (en) * | 1997-12-31 | 2000-01-18 | Intel Corporation | Detecting long latency pipeline stalls for thread switching |
| KR100308618B1 (ko) * | 1999-02-27 | 2001-09-26 | 윤종용 | 단일 칩 상의 마이크로프로세서-코프로세서 시스템을 구비한 파이프라인 데이터 처리 시스템 및 호스트 마이크로프로세서와 코프로세서 사이의 인터페이스 방법 |
| US6829666B1 (en) * | 1999-09-29 | 2004-12-07 | Silicon Graphics, Incorporated | Modular computing architecture having common communication interface |
| US6865663B2 (en) * | 2000-02-24 | 2005-03-08 | Pts Corporation | Control processor dynamically loading shadow instruction register associated with memory entry of coprocessor in flexible coupling mode |
-
2000
- 2000-09-06 US US09/656,582 patent/US6829697B1/en not_active Expired - Fee Related
-
2001
- 2001-08-24 SG SG200105184A patent/SG100751A1/en unknown
- 2001-08-30 KR KR10-2001-0052864A patent/KR100422491B1/ko not_active IP Right Cessation
- 2001-09-03 JP JP2001265792A patent/JP2002149424A/ja active Pending
- 2001-09-03 TW TW090121753A patent/TW581950B/zh not_active IP Right Cessation
- 2001-09-05 CN CNB011324570A patent/CN1188794C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7987341B2 (en) | 2002-10-31 | 2011-07-26 | Lockheed Martin Corporation | Computing machine using software objects for transferring data that includes no destination information |
| US8250341B2 (en) | 2002-10-31 | 2012-08-21 | Lockheed Martin Corporation | Pipeline accelerator having multiple pipeline units and related computing machine and method |
| WO2006039711A1 (en) * | 2004-10-01 | 2006-04-13 | Lockheed Martin Corporation | Service layer architecture for memory access system and method |
| US7487302B2 (en) | 2004-10-01 | 2009-02-03 | Lockheed Martin Corporation | Service layer architecture for memory access system and method |
| US7676649B2 (en) | 2004-10-01 | 2010-03-09 | Lockheed Martin Corporation | Computing machine with redundancy and related systems and methods |
| US7809982B2 (en) | 2004-10-01 | 2010-10-05 | Lockheed Martin Corporation | Reconfigurable computing machine and related systems and methods |
| US8073974B2 (en) | 2004-10-01 | 2011-12-06 | Lockheed Martin Corporation | Object oriented mission framework and system and method |
| JP2008243203A (ja) * | 2007-03-28 | 2008-10-09 | Internatl Business Mach Corp <Ibm> | 仮想化されたデータ処理環境におけるワークロード管理 |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
| JP2009009477A (ja) * | 2007-06-29 | 2009-01-15 | Toshiba Corp | 演算方式を制御して情報を処理する装置、方法およびプログラム |
| JP2009026135A (ja) * | 2007-07-20 | 2009-02-05 | Nec Electronics Corp | マルチプロセッサ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020020186A (ko) | 2002-03-14 |
| CN1342940A (zh) | 2002-04-03 |
| TW581950B (en) | 2004-04-01 |
| US6829697B1 (en) | 2004-12-07 |
| KR100422491B1 (ko) | 2004-03-11 |
| CN1188794C (zh) | 2005-02-09 |
| SG100751A1 (en) | 2003-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002149424A (ja) | 共有コプロセッサ・リソースに対する複数の論理インタフェース | |
| US5251306A (en) | Apparatus for controlling execution of a program in a computing device | |
| US5185868A (en) | Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy | |
| US7360217B2 (en) | Multi-threaded packet processing engine for stateful packet processing | |
| US8230144B1 (en) | High speed multi-threaded reduced instruction set computer (RISC) processor | |
| US5499349A (en) | Pipelined processor with fork, join, and start instructions using tokens to indicate the next instruction for each of multiple threads of execution | |
| JP3461704B2 (ja) | 条件コードを使用する命令処理システムおよびコンピュータ | |
| US5560029A (en) | Data processing system with synchronization coprocessor for multiple threads | |
| US4829425A (en) | Memory-based interagent communication mechanism | |
| US20040172631A1 (en) | Concurrent-multitasking processor | |
| US20100205608A1 (en) | Mechanism for Managing Resource Locking in a Multi-Threaded Environment | |
| JP2001350638A (ja) | 多重スレッド使用方法、多重スレッド処理システム、スレッド実行コントローラおよびバッファ使用方法 | |
| US8001547B2 (en) | Logic for synchronizing multiple tasks at multiple locations in an instruction stream | |
| US8595747B2 (en) | Efficient task scheduling by assigning fixed registers to scheduler | |
| Melvin et al. | A massively multithreaded packet processor | |
| JPH0778088A (ja) | プロセッサシステムで複数個の割込を処理するための装置、プロセッサシステムで複数個の割込トリガからの割込に応動する方法、ならびに複数個のプロセッサ間の同時タスクのための方法および装置 | |
| US20090138880A1 (en) | Method for organizing a multi-processor computer | |
| GB2582784A (en) | Booting tiles of processing units | |
| US20170147345A1 (en) | Multiple operation interface to shared coprocessor | |
| US7155718B1 (en) | Method and apparatus to suspend and resume on next instruction for a microcontroller | |
| WO2002046887A2 (en) | Concurrent-multitasking processor | |
| WO2021013727A1 (en) | Processor | |
| US20240095103A1 (en) | System and Method for Synchronising Access to Shared Memory | |
| WO2007039837A2 (en) | Implied instruction set computing (iisc) / dual instruction set computing (disc) / single instruction set computing (sisc) / recurring multiple instruction set computing (rmisc) based computing machine / apparatus / processor | |
| JPH0340169A (ja) | 多重プロセツサシステムおよび複数の処理装置を制御する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050428 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060628 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061205 |