JP2741867B2 - 情報処理システムおよびプロセツサ - Google Patents
情報処理システムおよびプロセツサInfo
- Publication number
- JP2741867B2 JP2741867B2 JP63128362A JP12836288A JP2741867B2 JP 2741867 B2 JP2741867 B2 JP 2741867B2 JP 63128362 A JP63128362 A JP 63128362A JP 12836288 A JP12836288 A JP 12836288A JP 2741867 B2 JP2741867 B2 JP 2741867B2
- Authority
- JP
- Japan
- Prior art keywords
- main processor
- coprocessor
- processor
- identification information
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims 8
- 238000000034 method Methods 0.000 claims description 21
- 238000012545 processing Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 18
- 230000008859 change Effects 0.000 description 6
- 230000007704 transition Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000013473 artificial intelligence Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100026693 FAS-associated death domain protein Human genes 0.000 description 1
- 101000911074 Homo sapiens FAS-associated death domain protein Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムにおいて主プロセツサの演
算操作能力を補うために複数個のコプロセツサを設けて
制御することに係り、特にプロセツサの基本素子の集積
技術の進歩で、コプロセツサ操作用演算命令を主プロセ
ツサ内においてもインプリメントし実行させるのに好適
なコプロセツサ識別子の割当て制御方式に関する。
算操作能力を補うために複数個のコプロセツサを設けて
制御することに係り、特にプロセツサの基本素子の集積
技術の進歩で、コプロセツサ操作用演算命令を主プロセ
ツサ内においてもインプリメントし実行させるのに好適
なコプロセツサ識別子の割当て制御方式に関する。
従来は、集積度の関係で主プロセツサにオンチツプ化
できない機能に対して性能不足を補う意味でコプロセツ
サが外付けされている。例えば、表示技術の進歩で画面
表示するグラフイツクスの座標変換計算などに強力な浮
動小数点演算機能が要求される。しかも各座標成分ごと
に独立に計算が可能なことから、２個以上の浮動小数点
演算用コプロセツサの使用が効果を発揮する。また、最
近注目をあびるようになつた人工知能処理も、その処理
の特異性から現在の汎用マイクロプロセツサでは対応し
きれないために、専用のコプロセツサを外付けすること
は意味がある。これらの例のように、例えば２個の浮動
小数点演算用コプロセツサのように同種、あるいは例え
ば１個の浮動小数点演算用コプロセツサと１個の人工知
能処理用コプロセツサのように異種のコプロセツサ複数
個を扱い制御するために、コプロセツサ識別子が設けら
れていて、各コプロセツサごとに固有の番号を割当てる
ことができる。例えば、米モトローラ社の32ビツト・マ
イクロプロセツサMC68030（MC68030 Enhanced32−Bit M
icroprocessor User's Manual,1987のSection10Coproce
ssor Interface Descriptionに記載されている）は、コ
プロセツサを外付し、コプロセツサ操作用演算命令を扱
うために、そして複数個のコプロセツサを制御するため
に、第２図に示すような命令形式を定義している。ビツ
ト位置12〜15の特別なコード1111によつて、その命令が
コプロセツサに関するものであることを示す。この特別
なコードによつて、主プロセツサは命令をデコードする
ときに、外付けのコプロセツサで実行する命令であるこ
とを認識でき制御できる。そして、ビツト位置９〜11の
３ビツトでコプロセツサの識別子を定義し、同種あるい
は異種のコプロセツサ複数個を扱うためのコプロセツサ
番号を８個まで指定することができる。ビツト位置６〜
８はコプロセツサ命令のタイプ分け部分である。そし
て、ビツト位置０〜５は命令タイプに依存して定義され
るフィールドである。これらのコプロセツサ操作用演算
命令形式に従えば、浮動小数点演算用や人工知能処理用
などのようなさまざまな種類の機能をもたえた外付けの
コプロセツサを設計し、その操作用演算命令の具体的内
容を各機能に応じて自由に定義できる。そして、同種ま
たは異種の最大８個のコプロセツサを混在させて制御す
ることができる。
できない機能に対して性能不足を補う意味でコプロセツ
サが外付けされている。例えば、表示技術の進歩で画面
表示するグラフイツクスの座標変換計算などに強力な浮
動小数点演算機能が要求される。しかも各座標成分ごと
に独立に計算が可能なことから、２個以上の浮動小数点
演算用コプロセツサの使用が効果を発揮する。また、最
近注目をあびるようになつた人工知能処理も、その処理
の特異性から現在の汎用マイクロプロセツサでは対応し
きれないために、専用のコプロセツサを外付けすること
は意味がある。これらの例のように、例えば２個の浮動
小数点演算用コプロセツサのように同種、あるいは例え
ば１個の浮動小数点演算用コプロセツサと１個の人工知
能処理用コプロセツサのように異種のコプロセツサ複数
個を扱い制御するために、コプロセツサ識別子が設けら
れていて、各コプロセツサごとに固有の番号を割当てる
ことができる。例えば、米モトローラ社の32ビツト・マ
イクロプロセツサMC68030（MC68030 Enhanced32−Bit M
icroprocessor User's Manual,1987のSection10Coproce
ssor Interface Descriptionに記載されている）は、コ
プロセツサを外付し、コプロセツサ操作用演算命令を扱
うために、そして複数個のコプロセツサを制御するため
に、第２図に示すような命令形式を定義している。ビツ
ト位置12〜15の特別なコード1111によつて、その命令が
コプロセツサに関するものであることを示す。この特別
なコードによつて、主プロセツサは命令をデコードする
ときに、外付けのコプロセツサで実行する命令であるこ
とを認識でき制御できる。そして、ビツト位置９〜11の
３ビツトでコプロセツサの識別子を定義し、同種あるい
は異種のコプロセツサ複数個を扱うためのコプロセツサ
番号を８個まで指定することができる。ビツト位置６〜
８はコプロセツサ命令のタイプ分け部分である。そし
て、ビツト位置０〜５は命令タイプに依存して定義され
るフィールドである。これらのコプロセツサ操作用演算
命令形式に従えば、浮動小数点演算用や人工知能処理用
などのようなさまざまな種類の機能をもたえた外付けの
コプロセツサを設計し、その操作用演算命令の具体的内
容を各機能に応じて自由に定義できる。そして、同種ま
たは異種の最大８個のコプロセツサを混在させて制御す
ることができる。
ところが、基本素子の集積度の向上などによつてプロ
セツサの構築技術が進んでいくにしたがつて、従来、コ
プロセツサ中で元来実行すべき補助的な機能であつたも
のまで、主プロセツサ内にオンチツプ化しインプリメン
トできるようになつてくる。それらの機能を主プロセツ
サ内部で実行する方がコプロセツサ制御に対する通信制
御のための手順として必要なプロトコル制御が不要にな
りその分の高速化がはかられるという利点が生きてく
る。そのとき、従来は外付けのコプロセツサを操作する
ために定義されていたコプロセツサ操作用演算命令（も
ちろん、コプロセツサ番号を含んだものを指している）
を使つてプログラミングされていた命令を、主プロセツ
サ内部で実行するのか、それとも主プロセツサ外部のコ
プロセツサで実行するのかの判定を行なうための識別能
力が必要になつてくるので問題である。従来のままの識
別能力では、外部のコプロセツサで実行するように書か
れた命令は外部のコプロセツサのみでしか実行できない
ので、主プロセツサ内部で実行する場合には新たに特別
な命令を設けないかぎりユーザにとつては制御不可能で
ある。例えば、コプロセツサ操作用演算命令として浮動
小数点加算（演算名称:COP_FADD）を考え、従来は外付
けのコプロセツサの１つに対して１番を指定して使つて
いたとする。この命令機能と同じことをそのまま主プロ
セツサ内部で実行したい場合には、COP_FADDとは異なる
新たな別のコードが割当てられた演算名称FADDを設けて
プログラムを変更しなおすか、あるいは１番とは異な
る、例えば、外部用に使用されていない番号として０番
があつたならば、９番を内部用として割当てることにし
て、COP_FADD、コプロセツサ０番と指定変更しなければ
ならない。そうしないと、ユーザには任意に実行させた
いプロセツサを変更するための手段を提供することがで
きない。また、プログラミングの移植の観点からは、従
来、外部のコプロセツサを制御するために書かれて実行
されていたプログラムを、コプロセツサ用演算命令機能
をオンチツプ化により内蔵した主プロセツサで実行する
システムに移行したい場合にも、何らプログラムの書き
換え作業を必要とすることなく自動的に内部実行に切り
替わることが望ましい。すなわち、ユーザの立場から
は、COP_FADD、コプロセツサ１番と書かれた命令でも、
変更なしで主プロセツサで実行したいという要求が強い
であろう。このような要求は外付けのコプロセツサを持
たないシステムでコプロセツサ操作用演算命令を実行し
たいユーザに多いであろう。
セツサの構築技術が進んでいくにしたがつて、従来、コ
プロセツサ中で元来実行すべき補助的な機能であつたも
のまで、主プロセツサ内にオンチツプ化しインプリメン
トできるようになつてくる。それらの機能を主プロセツ
サ内部で実行する方がコプロセツサ制御に対する通信制
御のための手順として必要なプロトコル制御が不要にな
りその分の高速化がはかられるという利点が生きてく
る。そのとき、従来は外付けのコプロセツサを操作する
ために定義されていたコプロセツサ操作用演算命令（も
ちろん、コプロセツサ番号を含んだものを指している）
を使つてプログラミングされていた命令を、主プロセツ
サ内部で実行するのか、それとも主プロセツサ外部のコ
プロセツサで実行するのかの判定を行なうための識別能
力が必要になつてくるので問題である。従来のままの識
別能力では、外部のコプロセツサで実行するように書か
れた命令は外部のコプロセツサのみでしか実行できない
ので、主プロセツサ内部で実行する場合には新たに特別
な命令を設けないかぎりユーザにとつては制御不可能で
ある。例えば、コプロセツサ操作用演算命令として浮動
小数点加算（演算名称:COP_FADD）を考え、従来は外付
けのコプロセツサの１つに対して１番を指定して使つて
いたとする。この命令機能と同じことをそのまま主プロ
セツサ内部で実行したい場合には、COP_FADDとは異なる
新たな別のコードが割当てられた演算名称FADDを設けて
プログラムを変更しなおすか、あるいは１番とは異な
る、例えば、外部用に使用されていない番号として０番
があつたならば、９番を内部用として割当てることにし
て、COP_FADD、コプロセツサ０番と指定変更しなければ
ならない。そうしないと、ユーザには任意に実行させた
いプロセツサを変更するための手段を提供することがで
きない。また、プログラミングの移植の観点からは、従
来、外部のコプロセツサを制御するために書かれて実行
されていたプログラムを、コプロセツサ用演算命令機能
をオンチツプ化により内蔵した主プロセツサで実行する
システムに移行したい場合にも、何らプログラムの書き
換え作業を必要とすることなく自動的に内部実行に切り
替わることが望ましい。すなわち、ユーザの立場から
は、COP_FADD、コプロセツサ１番と書かれた命令でも、
変更なしで主プロセツサで実行したいという要求が強い
であろう。このような要求は外付けのコプロセツサを持
たないシステムでコプロセツサ操作用演算命令を実行し
たいユーザに多いであろう。
ところで従来例としてあげた、米モトローラ社の32ビ
ツト・マイクロプロセツサMC68030の例では、コプロセ
ツサ操作用演算命令形式の定義自体では、主プロセツサ
用に０〜７番の中のどれか１つの特定の番号を自由に割
当てることが可能である。しかし、０〜５番は、米モト
ローラ社が米モローラ社の特定のコプロセツサを制御す
るために、現在（浮動小数点コプロセツサMC68881,MC68
882のために１番）と将来用に予約しており、ユーザが
自由に使えるのは、６番と７番だけである。また、コプ
ロセツサ識別子に割当てられるコプロセツサ番号のう
ち、０番をコプロセツサ操作とは関係のないメモリ管理
機能のオンチツプ化操作制御のために割当てて固定化し
ている。MC68030より１つ前の32ビツト・マイクロプロ
セツサMC68020シリーズでは、MC68851というメモリ管理
ユニツトが外付けできたので、その制御のために０番を
割当てている。MC68030では、このメモリ管理機能をオ
ンチツプ化してしまつたために、外付けは不要となり、
０番はオンチツプ化されたメモリ管理制御に使われるよ
うになつた。このように、米モトローラ社がとつている
従来外付けのために使用していた命令をそのままオンチ
ツプ化時にも使うという考え方は、すでに述べたように
移行が容易なため極めて自然か考え方である。しかし、
この方法の欠点は、本来、命令形式の定義自体では自由
に0.7番の番号をもつたコプロセツサが外付け可能であ
るのに、メーカ側がこのうちのいくつかを予約して、制
限してしまうことになり、複数個のコプロセツサを制御
して使用したいユーザ側としては制約を課されてしま
う。例えば、もし、ユーザがMC68030で、コプロセツサ
番号１を米モトローラ社が予約しているコプロセツサ番
号１とは異なる別のコプロセツサのタイプのために割当
てて使用していたならば、上記のような（従来の外付け
番号０番をそのままオンチツプ化時に内部用に固定する
ということと、すでにプロセツサ番号０〜５番を予約し
ているという）従来どおりの米モトローラ社の思想から
いけば、米モトローラ社が定義している現在のプロセツ
サ番号１番の機能をオンチツプ化したときにも、そのま
ま１番をそれらの機能のために使用するであろうから、
このようなユーザは容易にオンチツプ化プロセツサのシ
ステムへは移行できない。
ツト・マイクロプロセツサMC68030の例では、コプロセ
ツサ操作用演算命令形式の定義自体では、主プロセツサ
用に０〜７番の中のどれか１つの特定の番号を自由に割
当てることが可能である。しかし、０〜５番は、米モト
ローラ社が米モローラ社の特定のコプロセツサを制御す
るために、現在（浮動小数点コプロセツサMC68881,MC68
882のために１番）と将来用に予約しており、ユーザが
自由に使えるのは、６番と７番だけである。また、コプ
ロセツサ識別子に割当てられるコプロセツサ番号のう
ち、０番をコプロセツサ操作とは関係のないメモリ管理
機能のオンチツプ化操作制御のために割当てて固定化し
ている。MC68030より１つ前の32ビツト・マイクロプロ
セツサMC68020シリーズでは、MC68851というメモリ管理
ユニツトが外付けできたので、その制御のために０番を
割当てている。MC68030では、このメモリ管理機能をオ
ンチツプ化してしまつたために、外付けは不要となり、
０番はオンチツプ化されたメモリ管理制御に使われるよ
うになつた。このように、米モトローラ社がとつている
従来外付けのために使用していた命令をそのままオンチ
ツプ化時にも使うという考え方は、すでに述べたように
移行が容易なため極めて自然か考え方である。しかし、
この方法の欠点は、本来、命令形式の定義自体では自由
に0.7番の番号をもつたコプロセツサが外付け可能であ
るのに、メーカ側がこのうちのいくつかを予約して、制
限してしまうことになり、複数個のコプロセツサを制御
して使用したいユーザ側としては制約を課されてしま
う。例えば、もし、ユーザがMC68030で、コプロセツサ
番号１を米モトローラ社が予約しているコプロセツサ番
号１とは異なる別のコプロセツサのタイプのために割当
てて使用していたならば、上記のような（従来の外付け
番号０番をそのままオンチツプ化時に内部用に固定する
ということと、すでにプロセツサ番号０〜５番を予約し
ているという）従来どおりの米モトローラ社の思想から
いけば、米モトローラ社が定義している現在のプロセツ
サ番号１番の機能をオンチツプ化したときにも、そのま
ま１番をそれらの機能のために使用するであろうから、
このようなユーザは容易にオンチツプ化プロセツサのシ
ステムへは移行できない。
従つて、本発明の目的は、同種のあるいは異種のコプ
ロセツサ複数個を制御するために従来設けられているコ
プロセツサ識別子の番号の使用に関して、ユーザに何ら
制限を課すことなく自由に使用できるようにということ
を念願において、コプロセツサ操作用演算命令を主プロ
セツサ内でも実行する手段を提供することにある。
ロセツサ複数個を制御するために従来設けられているコ
プロセツサ識別子の番号の使用に関して、ユーザに何ら
制限を課すことなく自由に使用できるようにということ
を念願において、コプロセツサ操作用演算命令を主プロ
セツサ内でも実行する手段を提供することにある。
そこで、上記目的は、同種のあるいは異種のコプロセ
ツサ複数個を制御するために設けられたコプロセツサ識
別子の番号の１つを主プロセツサ用に任意に割当てる手
段、コプロセツサ操作用演算命令をデコードするときに
主プロセツサ内で判定して制御する手段、および実行す
るプロセツサの内と外の区別指定を任意にできる手段を
設けて、主プロセツサ内でもコプロセツサ用演算命令を
ユーザが使いやすいように自由に実行制御することによ
つて達成される。
ツサ複数個を制御するために設けられたコプロセツサ識
別子の番号の１つを主プロセツサ用に任意に割当てる手
段、コプロセツサ操作用演算命令をデコードするときに
主プロセツサ内で判定して制御する手段、および実行す
るプロセツサの内と外の区別指定を任意にできる手段を
設けて、主プロセツサ内でもコプロセツサ用演算命令を
ユーザが使いやすいように自由に実行制御することによ
つて達成される。
上記手段によつて、主プロセツサ内にコプロセツサ用
演算命令機能をオンチツプ化した場合でも、すでにプロ
グラミングされている従来からのコプロセツサ用演算命
令にユーザは何ら変更を加えることなく、そして意識せ
ずにあるいは任意に制御して実行できる。
演算命令機能をオンチツプ化した場合でも、すでにプロ
グラミングされている従来からのコプロセツサ用演算命
令にユーザは何ら変更を加えることなく、そして意識せ
ずにあるいは任意に制御して実行できる。
以下、本発明の一実施例を第１図と第３〜６図により
説明する。第１図は、主プロセツサ100と複数個のコプ
ロセツサ151〜157およびメモリ160の構成とそれらの接
続関係を示す。主プロセツサとコプロセツサとのあいだ
でハード的にやりとりを行なうために、例えば、バスに
対するアクセスの種類（メモリへのアクセスやコプロセ
ツサへのアクセスなどの区別）を指示したり、プロセツ
サ間の正常受付けや異常受付けなどの応答状態を示す信
号をのせるために制御線110が設けられている。主プロ
セツサはメモリ160に格納されているコプロセツサ用演
算命令コード200を読出すために、そのアドレス信号を
アドレス・バス130に乗せ、読出されたコプロセツサ操
作用演算命令コード200をデータ・バス140を介して命令
フエツチ101にフエツチする。そして、命令コード200の
内容を命令デコーダ102によつてデコードする。このコ
ード200は、コプロセツサ操作用演算命令コードである
ことを識別するためのコード部210,複数個の実行するコ
プロセツサを識別するための識別子（コプロセツサid）
220、および、例えば浮動小数点演算のような演算内容
を具体的に指示する本コード部230からなる。命令デコ
ーダ102およびマイクロROM103とマイクロ・デコーダ104
からなる制御部において、コプロセツサ151〜157に命令
を実行させるためにコマンド形式に組立てなおし、この
コマンド・データはメモリへではなくコプロセツサへ転
送するために制御線110にコプロセツサへの転送できる
ことの信号を出し、データ・バス140を介してコマンド
・データを送り出す。コマンド・データは、具体的に
は、コプロセツサの実際の実行には、この時点で不要に
なつたコード210などを削除して、コプロセツサがデコ
ードできるかたちに効率よく圧縮して再配置される。ま
た、コプロセツサid線120にはコマンド・データを転送
する相手となるコプロセツサの番号が同時に乗せられ
る。そして、例えば、コプロセツサ番号１が指定されれ
ば、コプロセツサ151が主プロセツサからコマンド・デ
ータをデータ・バス140を介して受取り、1511にラツチ
する。そして、コマンド・デコーダ1512でコマンドがデ
コードされ、マイクロROM1513へのエントリ・アドレス
が生成される。さらに、このエントリ・アドレスによつ
て指定されるマイクロROM1513の内容がマイクロ・デコ
ーダ1514によつてデコードされコプロセツサ演算ユニツ
ト1515をマイクロ制御して、演算実行させ、結果を得
る。
説明する。第１図は、主プロセツサ100と複数個のコプ
ロセツサ151〜157およびメモリ160の構成とそれらの接
続関係を示す。主プロセツサとコプロセツサとのあいだ
でハード的にやりとりを行なうために、例えば、バスに
対するアクセスの種類（メモリへのアクセスやコプロセ
ツサへのアクセスなどの区別）を指示したり、プロセツ
サ間の正常受付けや異常受付けなどの応答状態を示す信
号をのせるために制御線110が設けられている。主プロ
セツサはメモリ160に格納されているコプロセツサ用演
算命令コード200を読出すために、そのアドレス信号を
アドレス・バス130に乗せ、読出されたコプロセツサ操
作用演算命令コード200をデータ・バス140を介して命令
フエツチ101にフエツチする。そして、命令コード200の
内容を命令デコーダ102によつてデコードする。このコ
ード200は、コプロセツサ操作用演算命令コードである
ことを識別するためのコード部210,複数個の実行するコ
プロセツサを識別するための識別子（コプロセツサid）
220、および、例えば浮動小数点演算のような演算内容
を具体的に指示する本コード部230からなる。命令デコ
ーダ102およびマイクロROM103とマイクロ・デコーダ104
からなる制御部において、コプロセツサ151〜157に命令
を実行させるためにコマンド形式に組立てなおし、この
コマンド・データはメモリへではなくコプロセツサへ転
送するために制御線110にコプロセツサへの転送できる
ことの信号を出し、データ・バス140を介してコマンド
・データを送り出す。コマンド・データは、具体的に
は、コプロセツサの実際の実行には、この時点で不要に
なつたコード210などを削除して、コプロセツサがデコ
ードできるかたちに効率よく圧縮して再配置される。ま
た、コプロセツサid線120にはコマンド・データを転送
する相手となるコプロセツサの番号が同時に乗せられ
る。そして、例えば、コプロセツサ番号１が指定されれ
ば、コプロセツサ151が主プロセツサからコマンド・デ
ータをデータ・バス140を介して受取り、1511にラツチ
する。そして、コマンド・デコーダ1512でコマンドがデ
コードされ、マイクロROM1513へのエントリ・アドレス
が生成される。さらに、このエントリ・アドレスによつ
て指定されるマイクロROM1513の内容がマイクロ・デコ
ーダ1514によつてデコードされコプロセツサ演算ユニツ
ト1515をマイクロ制御して、演算実行させ、結果を得
る。
さて、このようにコプロセツサ側でコプロセツサ用演
算命令を実行するかわりに、これらの機能を主プロセツ
サにオンチツプ化し、主プロセツサ自身の内部にてそれ
らを実行できるようにするために、コプロセツサ識別子
に与えられるコプロセツサ番号に対して、主プロセツサ
自身用の番号を割当てる。すなわち、例えば今の場合１
番をあらかじめ新たに設けるコプロセツサ番号割当て機
能（コプロセツサ番号を割当てる具体的実現手段につい
ては後で説明する）によつて登録し、割当てる。そうす
れば、従来外付けで使用しているコプロセツサ１番用の
プログラムを主プロセツサ内の演算器でそのまま実行で
きる。マイクロ・デコーダ104から、演算実行ユニツト1
05への線121の制御がコプロセツサid線120に対応するも
のである。もし、コプロセツサ番号１を主プロセツサ用
に割当てるということをシステムの中でハードまたはソ
フト的手段で初期設定として与えておけば、ユーザが特
に特別なコプロセツサ番号の指定を行なわないかぎり、
ユーザは従来のプログラムに何の変更も加えることなく
コプロセツサ番号１の操作用演算命令を実行できる。
算命令を実行するかわりに、これらの機能を主プロセツ
サにオンチツプ化し、主プロセツサ自身の内部にてそれ
らを実行できるようにするために、コプロセツサ識別子
に与えられるコプロセツサ番号に対して、主プロセツサ
自身用の番号を割当てる。すなわち、例えば今の場合１
番をあらかじめ新たに設けるコプロセツサ番号割当て機
能（コプロセツサ番号を割当てる具体的実現手段につい
ては後で説明する）によつて登録し、割当てる。そうす
れば、従来外付けで使用しているコプロセツサ１番用の
プログラムを主プロセツサ内の演算器でそのまま実行で
きる。マイクロ・デコーダ104から、演算実行ユニツト1
05への線121の制御がコプロセツサid線120に対応するも
のである。もし、コプロセツサ番号１を主プロセツサ用
に割当てるということをシステムの中でハードまたはソ
フト的手段で初期設定として与えておけば、ユーザが特
に特別なコプロセツサ番号の指定を行なわないかぎり、
ユーザは従来のプログラムに何の変更も加えることなく
コプロセツサ番号１の操作用演算命令を実行できる。
次に、主プロセツサ内部での動作について説明する。
第３図に示すように、主プロセツサがメモリ160から命
令をフエツチし（310）、命令デコーダ102でコプロセツ
サ用演算命令200をデコードし（320）、まず、指定され
たコプロセツサ番号230が主プロセツサ用かを判定する
（330）。もし、主プロセツサ用ならば、主プロセツサ
内で実行するための制御を行なう（350）。そうでなけ
れば、外部のコプロセツサに実行させるために、従来通
りにその通信制御のための手順を実行するプロトコル制
御を行なう（340）。指定されたコプロセツサ番号が主
プロセツサ用かを判定して制御する具体的手段の例とし
て、命令デコーダ102とマイクロROM103で行なう場合を
第４図により説明する。コプロセツサ番号は命令デコー
ダ102の401にラツチされ、各プロセツサ番号が設定され
ている410部で比較される。一致した番号が、例えば、
１番（411）ならば、主プロセツサで実行されるコプロ
セツサ操作命令演算用マイクロプログラム430が格納さ
れているマイクロROMエントリ・アドレス421が取り出さ
れて実行される（手順350）。また、２番から７番ま
で、あるいは０番ならば、外部コプロセツサで実行する
ために、プロトコル制御するためのマイクロプログラム
が格納されている部分431が取り出されて制御される
（手順340）。ここで、エントリ・アドレス設定部420
（421〜427）は、従来は固定化されているので、本発明
では、EPROM（Electrically Programmable ROM）、RAM
（Random Access Memory）などの電気的に書換え可能な
記憶手段で構成して可変構造に設計する。この設定方法
は２通り考えられる。１つは、エントリ・アドレス設定
部420をEPROMで構成する場合で、デイツプ・スイツチで
直接設定するか、または変更が必要になつたときのみプ
ロセツサ番号割当て命令の発行を介して、いずれも最終
的にはハードウエアで電気的に書換える方法である。も
う１つは、エントリ・アドレス設定部420をRAMで構成
し、システム側で、あるいはユーザ側で新たに設けたプ
ロセツサ番号割当て設定命令を発行して必要なときに自
由に設定する方法である。システム側で設定する場合
は、すでに説明したように従来からのユーザ・プログラ
ムのオンチツプ化システムへの移行を容易にするための
ものであり、ユーザ側で設定する場合は、すでに設定さ
れている番号のものとは異なる番号で使用するというこ
とで、さらにユーザに使いやすいように自由度をもたせ
るためである。
第３図に示すように、主プロセツサがメモリ160から命
令をフエツチし（310）、命令デコーダ102でコプロセツ
サ用演算命令200をデコードし（320）、まず、指定され
たコプロセツサ番号230が主プロセツサ用かを判定する
（330）。もし、主プロセツサ用ならば、主プロセツサ
内で実行するための制御を行なう（350）。そうでなけ
れば、外部のコプロセツサに実行させるために、従来通
りにその通信制御のための手順を実行するプロトコル制
御を行なう（340）。指定されたコプロセツサ番号が主
プロセツサ用かを判定して制御する具体的手段の例とし
て、命令デコーダ102とマイクロROM103で行なう場合を
第４図により説明する。コプロセツサ番号は命令デコー
ダ102の401にラツチされ、各プロセツサ番号が設定され
ている410部で比較される。一致した番号が、例えば、
１番（411）ならば、主プロセツサで実行されるコプロ
セツサ操作命令演算用マイクロプログラム430が格納さ
れているマイクロROMエントリ・アドレス421が取り出さ
れて実行される（手順350）。また、２番から７番ま
で、あるいは０番ならば、外部コプロセツサで実行する
ために、プロトコル制御するためのマイクロプログラム
が格納されている部分431が取り出されて制御される
（手順340）。ここで、エントリ・アドレス設定部420
（421〜427）は、従来は固定化されているので、本発明
では、EPROM（Electrically Programmable ROM）、RAM
（Random Access Memory）などの電気的に書換え可能な
記憶手段で構成して可変構造に設計する。この設定方法
は２通り考えられる。１つは、エントリ・アドレス設定
部420をEPROMで構成する場合で、デイツプ・スイツチで
直接設定するか、または変更が必要になつたときのみプ
ロセツサ番号割当て命令の発行を介して、いずれも最終
的にはハードウエアで電気的に書換える方法である。も
う１つは、エントリ・アドレス設定部420をRAMで構成
し、システム側で、あるいはユーザ側で新たに設けたプ
ロセツサ番号割当て設定命令を発行して必要なときに自
由に設定する方法である。システム側で設定する場合
は、すでに説明したように従来からのユーザ・プログラ
ムのオンチツプ化システムへの移行を容易にするための
ものであり、ユーザ側で設定する場合は、すでに設定さ
れている番号のものとは異なる番号で使用するというこ
とで、さらにユーザに使いやすいように自由度をもたせ
るためである。
今までは、従来のコプロセツサ機能のすべてを主プロ
セツサ側にオンチツプ化する場合について説明してきた
が、次に、その一部分しかオンチツプ化できない場合の
問題点と対策について述べる。まず、問題点は、主プロ
セツサでインプリメントされない命令をどのようにして
主プロセツサあるいは外部コプロセツサにて代行実行さ
せるべきかということである。この場合、インプリメン
トする命令としない命令とのあいだに不連続性が現れ
る。すなわち、インプリメントしている命令からしてい
ない命令へ移り、その命令を外部コプロセツサで実行す
る場合には、主プロセツサ内に格納されているレジスタ
・データ値は、外部コプロセツサで実行されるレジスタ
であらかじめ転送されなければならない。あるいはイン
プリメントしていない命令からしている命令へ移る逆の
場合も同様である。従つて、これを解決する方法として
３通り程度考えられる。１つの最も簡単な方法は、レジ
スタ依存性のある命令は、インプリメントするかしない
かのどちらか一方に決めてしまう方法である。２番目の
方法は、インプリメントしない命令は、ソフトウエアで
エミユレーシヨンを行なう方法である。こうすると、レ
ジスタの使用に関する不連続性は現われない。３番目の
方法は、不連続状態を監視するビツトを設け、不連続に
移行するときには、レジスタ間のデータ転送を行なうよ
うにする。この方法では、新たな問題が発生する。イン
プリメントしない命令を代行する外部コプロセツサ自身
のなかで、レジスタの使用に関して混乱が生じ、これを
解決するために多重プロセス処理手段が主プロセツサに
必要である。以上を考えると、実用的なのは、１番目と
２番目の方法であり、２番目の方法は第５図に示すよう
にしてインプリメントすることができる。コプロセツサ
番号をラツチし（401）、比較する部分410は、第４図の
説明と同じであるが、コプロセツサ操作用演算命令の本
コード230をラツチし、デコードする部分510は、インプ
リメントされ定義されているコード部分521とインプリ
メントされていなくて定義されていないコード部分522
に分ける。インプリメントされている命令の場合は、第
４図の説明と同じようにマイクロ・エントリ・アドレス
へのポインタ421がマイクロROM103の主プロセツサで演
算実行する部分430を示す。インプリメントされていな
い命令の場合は、ポインタ422は、未定義命令にしてソ
フトウエアでエミユレーシヨン実行する処理を行なうマ
イクロプログラム部432を示す。その他は第４図の説明
と同じである。第６図には、マイクロプログラムのエン
トリ・アドレスを示す部分420に、不連続な移行状態を
監視するビツト600を設けて、その値により処理するマ
イクロプログラムのエントリ・アドレスを変更する３番
目の方法の実施例を示した。連続処理部は、前に実行さ
れたコプロセツサ命令が同じカテゴリー（インプリメン
トされている命令群とされていない命令群の２つのカテ
ゴリー）に属していれば、レジスタ間の転送処理が不要
であるため、第４図で説明したとおりの処理へ直接行
く。不連続部はその処理が必要なのであらかじめその処
理を行なう。
セツサ側にオンチツプ化する場合について説明してきた
が、次に、その一部分しかオンチツプ化できない場合の
問題点と対策について述べる。まず、問題点は、主プロ
セツサでインプリメントされない命令をどのようにして
主プロセツサあるいは外部コプロセツサにて代行実行さ
せるべきかということである。この場合、インプリメン
トする命令としない命令とのあいだに不連続性が現れ
る。すなわち、インプリメントしている命令からしてい
ない命令へ移り、その命令を外部コプロセツサで実行す
る場合には、主プロセツサ内に格納されているレジスタ
・データ値は、外部コプロセツサで実行されるレジスタ
であらかじめ転送されなければならない。あるいはイン
プリメントしていない命令からしている命令へ移る逆の
場合も同様である。従つて、これを解決する方法として
３通り程度考えられる。１つの最も簡単な方法は、レジ
スタ依存性のある命令は、インプリメントするかしない
かのどちらか一方に決めてしまう方法である。２番目の
方法は、インプリメントしない命令は、ソフトウエアで
エミユレーシヨンを行なう方法である。こうすると、レ
ジスタの使用に関する不連続性は現われない。３番目の
方法は、不連続状態を監視するビツトを設け、不連続に
移行するときには、レジスタ間のデータ転送を行なうよ
うにする。この方法では、新たな問題が発生する。イン
プリメントしない命令を代行する外部コプロセツサ自身
のなかで、レジスタの使用に関して混乱が生じ、これを
解決するために多重プロセス処理手段が主プロセツサに
必要である。以上を考えると、実用的なのは、１番目と
２番目の方法であり、２番目の方法は第５図に示すよう
にしてインプリメントすることができる。コプロセツサ
番号をラツチし（401）、比較する部分410は、第４図の
説明と同じであるが、コプロセツサ操作用演算命令の本
コード230をラツチし、デコードする部分510は、インプ
リメントされ定義されているコード部分521とインプリ
メントされていなくて定義されていないコード部分522
に分ける。インプリメントされている命令の場合は、第
４図の説明と同じようにマイクロ・エントリ・アドレス
へのポインタ421がマイクロROM103の主プロセツサで演
算実行する部分430を示す。インプリメントされていな
い命令の場合は、ポインタ422は、未定義命令にしてソ
フトウエアでエミユレーシヨン実行する処理を行なうマ
イクロプログラム部432を示す。その他は第４図の説明
と同じである。第６図には、マイクロプログラムのエン
トリ・アドレスを示す部分420に、不連続な移行状態を
監視するビツト600を設けて、その値により処理するマ
イクロプログラムのエントリ・アドレスを変更する３番
目の方法の実施例を示した。連続処理部は、前に実行さ
れたコプロセツサ命令が同じカテゴリー（インプリメン
トされている命令群とされていない命令群の２つのカテ
ゴリー）に属していれば、レジスタ間の転送処理が不要
であるため、第４図で説明したとおりの処理へ直接行
く。不連続部はその処理が必要なのであらかじめその処
理を行なう。
本発明によれば、現在、コプロセツサを外付けして実
行しているコプロセツサ操作用演算命令を、将来、主プ
ロセツサの方にオンチツプ化した場合にも、従来からの
コプロセツサ操作用演算命令に何ら変更を加えることな
く高速に実行制御できるという効果がある。また、従来
のコプロセツサの使用に関して、個数とか種類およびそ
のコプロセツサ番号に何の制限も課すことはない。
行しているコプロセツサ操作用演算命令を、将来、主プ
ロセツサの方にオンチツプ化した場合にも、従来からの
コプロセツサ操作用演算命令に何ら変更を加えることな
く高速に実行制御できるという効果がある。また、従来
のコプロセツサの使用に関して、個数とか種類およびそ
のコプロセツサ番号に何の制限も課すことはない。
第１図は本発明の一実施例のプロセツサ間やメモリとの
接続関係を示す図、第２図は米モトローラ社のMC68030
のコプロセツサ用の演算命令コード体系の説明図、第３
図はコプロセツサ用の演算命令の主プロセツサ内実行制
御の流れを示す図、第４図は任意にコプロセツサ番号を
設定できるようにするための、可変命令デコーダ部の説
明図、第５図はインプリメントしない命令を検出し、ソ
フトウエアでエミユレーシヨンして実行するための制御
を実現する手段を示した図、第６図はインプリメントし
た命令としない命令のあいだで不連続に移行する場合の
制御の実現手段を示す図である。 100……主プロセツサ、110……制御線、120……コプロ
セツサid、130……アドレス・バス、140……データ・バ
ス、151〜157……コプロセツサ群、160……メモリ、101
……命令フエツチ、102……命令デコーダ、103……マイ
クロROM、104……マイクロプログラム・デコーダ、105
……演算実行ユニツト、1511……コマンドラツチ、1512
……コマンド・デコーダ、1513……マイクロROM、1514
……マイクロプログラム・デコーダ、1515……コプロセ
ツサ演算実行ユニツト、200……コプロセツサ用演算命
令コード、210……コプロセツサ用演算命令であること
を示す特別なコード、220……コプロセツサ識別子、230
……コプロセツサ用演算命令コード本体、300……コプ
ロセツサ演算命令の実行制御手順、401……コプロセツ
サ番号ラツチ、410……コプロセツサ番号比較部、420…
…マイクロプログラム・エントリ・アドレスのポインタ
部、430……主プロセツサでコプロセツサ用演算命令を
実行制御するマイクロプログラム、431……コプロセツ
サを制御するマイクロプログラム、432……未定義命令
に対する処理を行なうマイクロプログラム、600……不
連続移行状態監視ビツト。
接続関係を示す図、第２図は米モトローラ社のMC68030
のコプロセツサ用の演算命令コード体系の説明図、第３
図はコプロセツサ用の演算命令の主プロセツサ内実行制
御の流れを示す図、第４図は任意にコプロセツサ番号を
設定できるようにするための、可変命令デコーダ部の説
明図、第５図はインプリメントしない命令を検出し、ソ
フトウエアでエミユレーシヨンして実行するための制御
を実現する手段を示した図、第６図はインプリメントし
た命令としない命令のあいだで不連続に移行する場合の
制御の実現手段を示す図である。 100……主プロセツサ、110……制御線、120……コプロ
セツサid、130……アドレス・バス、140……データ・バ
ス、151〜157……コプロセツサ群、160……メモリ、101
……命令フエツチ、102……命令デコーダ、103……マイ
クロROM、104……マイクロプログラム・デコーダ、105
……演算実行ユニツト、1511……コマンドラツチ、1512
……コマンド・デコーダ、1513……マイクロROM、1514
……マイクロプログラム・デコーダ、1515……コプロセ
ツサ演算実行ユニツト、200……コプロセツサ用演算命
令コード、210……コプロセツサ用演算命令であること
を示す特別なコード、220……コプロセツサ識別子、230
……コプロセツサ用演算命令コード本体、300……コプ
ロセツサ演算命令の実行制御手順、401……コプロセツ
サ番号ラツチ、410……コプロセツサ番号比較部、420…
…マイクロプログラム・エントリ・アドレスのポインタ
部、430……主プロセツサでコプロセツサ用演算命令を
実行制御するマイクロプログラム、431……コプロセツ
サを制御するマイクロプログラム、432……未定義命令
に対する処理を行なうマイクロプログラム、600……不
連続移行状態監視ビツト。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 幸治 東京都小平市上水本町1479番地 日立マ イクロコンピュータエンジニアリング株 式会社内 (56)参考文献 特開 昭63−93065（ＪＰ，Ａ) 特開 昭63−247861（ＪＰ，Ａ)
Claims (2)
- 【請求項１】命令および／またはデータを格納するため
の記憶手段と、該記憶手段に接続されるとともに該記憶
手段に格納された該命令および／またはデータを処理す
るための主プロセッサと、上記主プロセッサに接続され
るとともに該記憶手段に格納された該命令および／また
はデータを処理するための複数個のコプロセッサとを有
する情報処理システムであって、 上記主プロセッサは、上記コプロセッサによって元来実
行されるべきことを示すプロセッサ識別情報を含む演算
命令を取り込む主プロセッサであり、 上記主プロセッサは、上記プロセッサ識別情報のうちの
所望のプロセッサ識別情報を主プロセッサ用の識別情報
として設定する手段を有し、 上記主プロセッサは、さらに、取り込んだ演算命令中の
プロセッサ識別情報が、主プロセッサ用の識別情報であ
るか否かを判定する手段と、上記判定手段の判定結果が
主プロセッサ用の識別情報である場合には、取り込んだ
演算命令を主プロセッサ中の情報処理機能によって実行
するように主プロセッサ中の情報処理機能を始動する手
段とを、その内部に具備し、かつ、上記主プロセッサ用
の識別情報として設定する手段を、電気的に書換え可能
な記憶手段により構成したことを特徴とする情報処理シ
ステム。 - 【請求項２】命令および／またはデータを格納するため
の記憶手段と、該記憶手段に接続されるとともに該記憶
手段に格納された該命令および／またはデータを処理す
るための主プロセッサと、上記主プロセッサに接続され
るとともに該記憶手段に格納された該命令および／また
はデータを処理するための複数個のコプロセッサとを有
する情報処理システム中に用いられ、上記コプロセッサ
によって元来実行されるべきことを示すプロセッサ識別
情報を含む演算命令を取り込む主プロセッサであって、 上記プロセッサ識別情報のうちの所望のプロセッサ識別
情報を主プロセッサ用の識別情報として設定する手段
と、 取り込んだ演算命令中のプロセッサ識別情報が、主プロ
セッサ用の識別情報であるか否かを判定する手段と、 上記判定手段の判定結果が主プロセッサ用の識別情報で
ある場合には、取り込んだ演算命令を主プロセッサ中の
情報処理機能によって実行するように主プロセッサ中の
情報処理機能を始動する手段とを、その内部に具備し、 かつ、上記プ主プロセッサ用の識別情報として設定する
手段を、電気的に書換え可能な記憶手段により構成した
ことを特徴とする主プロセッサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128362A JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
| US07/356,422 US5119499A (en) | 1988-05-27 | 1989-05-25 | Host processor which includes apparatus for performing coprocessor functions |
| KR1019890007075A KR890017610A (ko) | 1988-05-27 | 1989-05-26 | 데이타 처리시스템 및 그것에 사용하는 주프로세서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128362A JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298460A JPH01298460A (ja) | 1989-12-01 |
| JP2741867B2 true JP2741867B2 (ja) | 1998-04-22 |
Family
ID=14982945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128362A Expired - Fee Related JP2741867B2 (ja) | 1988-05-27 | 1988-05-27 | 情報処理システムおよびプロセツサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5119499A (ja) |
| JP (1) | JP2741867B2 (ja) |
| KR (1) | KR890017610A (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245751A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | イベント処理分散型網監視システム |
| US5588118A (en) * | 1991-08-21 | 1996-12-24 | Zilog, Inc. | Single chip dual processor |
| FR2719926B1 (fr) * | 1994-05-10 | 1996-06-07 | Sgs Thomson Microelectronics | Circuit électronique et procédé d'utilisation d'un coprocesseur. |
| US5632028A (en) * | 1995-03-03 | 1997-05-20 | Hal Computer Systems, Inc. | Hardware support for fast software emulation of unimplemented instructions |
| JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
| US5721945A (en) * | 1996-05-06 | 1998-02-24 | Advanced Micro Devices | Microprocessor configured to detect a DSP call instruction and to direct a DSP to execute a routine corresponding to the DSP call instruction |
| US6505290B1 (en) * | 1997-09-05 | 2003-01-07 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
| US6434689B2 (en) * | 1998-11-09 | 2002-08-13 | Infineon Technologies North America Corp. | Data processing unit with interface for sharing registers by a processor and a coprocessor |
| US20140325175A1 (en) * | 2013-04-29 | 2014-10-30 | Pact Xpp Technologies Ag | Pipeline configuration protocol and configuration unit communication |
| DE10081643D2 (de) | 1999-06-10 | 2002-05-29 | Pact Inf Tech Gmbh | Sequenz-Partitionierung auf Zellstrukturen |
| US6829697B1 (en) * | 2000-09-06 | 2004-12-07 | International Business Machines Corporation | Multiple logical interfaces to a shared coprocessor resource |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US9552047B2 (en) | 2001-03-05 | 2017-01-24 | Pact Xpp Technologies Ag | Multiprocessor having runtime adjustable clock and clock dependent power supply |
| US9250908B2 (en) | 2001-03-05 | 2016-02-02 | Pact Xpp Technologies Ag | Multi-processor bus and cache interconnection system |
| US9141390B2 (en) | 2001-03-05 | 2015-09-22 | Pact Xpp Technologies Ag | Method of processing data with an array of data processors according to application ID |
| US9411532B2 (en) | 2001-09-07 | 2016-08-09 | Pact Xpp Technologies Ag | Methods and systems for transferring data between a processing device and external devices |
| US9436631B2 (en) | 2001-03-05 | 2016-09-06 | Pact Xpp Technologies Ag | Chip including memory element storing higher level memory data on a page by page basis |
| US10031733B2 (en) | 2001-06-20 | 2018-07-24 | Scientia Sol Mentis Ag | Method for processing data |
| US20060095723A1 (en) * | 2001-11-05 | 2006-05-04 | Moyer William C | Method and apparatus for interfacing a processor to a coprocessor |
| US9170812B2 (en) | 2002-03-21 | 2015-10-27 | Pact Xpp Technologies Ag | Data processing system having integrated pipelined array data processor |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| EP1953643A3 (en) * | 2007-02-01 | 2009-12-16 | Denso Corporation | Calculation apparatus provided with a plurality of calculating units which access a single memory |
| US11422815B2 (en) * | 2018-03-01 | 2022-08-23 | Dell Products L.P. | System and method for field programmable gate array-assisted binary translation |
| US11263014B2 (en) * | 2019-08-05 | 2022-03-01 | Arm Limited | Sharing instruction encoding space between a coprocessor and auxiliary execution circuitry |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547849A (en) * | 1981-12-09 | 1985-10-15 | Glenn Louie | Interface between a microprocessor and a coprocessor |
| US4509116A (en) * | 1982-04-21 | 1985-04-02 | Digital Equipment Corporation | Special instruction processing unit for data processing system |
| US4679166A (en) * | 1983-01-17 | 1987-07-07 | Tandy Corporation | Co-processor combination |
| US4715013A (en) * | 1983-04-18 | 1987-12-22 | Motorola, Inc. | Coprocessor instruction format |
| JPS62214464A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | データ処理システム |
-
1988
- 1988-05-27 JP JP63128362A patent/JP2741867B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-25 US US07/356,422 patent/US5119499A/en not_active Expired - Lifetime
- 1989-05-26 KR KR1019890007075A patent/KR890017610A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US5119499A (en) | 1992-06-02 |
| JPH01298460A (ja) | 1989-12-01 |
| KR890017610A (ko) | 1989-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2741867B2 (ja) | 情報処理システムおよびプロセツサ | |
| KR100440841B1 (ko) | 마이크로컴퓨터 | |
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| EP1282035A1 (en) | Method and apparatus for interfacing a processor to a coprocessor | |
| US5960212A (en) | Universal input/output controller having a unique coprocessor architecture | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5029073A (en) | Method for fast establishing a co-processor to memory linkage by main processor | |
| US5021991A (en) | Coprocessor instruction format | |
| EP0525831B1 (en) | Method and apparatus for enabling a processor to coordinate with a coprocessor in the execution of an instruction which is in the intruction stream of the processor. | |
| EP0908812A2 (en) | Processor architecture scheme for implementing various addressing modes and method therefor | |
| JPH1165839A (ja) | プロセッサの命令制御機構 | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US4656581A (en) | Vector mask control system | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| JPH03171231A (ja) | マイクロコンピュータシステム | |
| US4994961A (en) | Coprocessor instruction format | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS6217773B2 (ja) | ||
| JPH0642198B2 (ja) | デ−タ処理装置 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |