JP2002148780A - マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスク - Google Patents
マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスクInfo
- Publication number
- JP2002148780A JP2002148780A JP2000348687A JP2000348687A JP2002148780A JP 2002148780 A JP2002148780 A JP 2002148780A JP 2000348687 A JP2000348687 A JP 2000348687A JP 2000348687 A JP2000348687 A JP 2000348687A JP 2002148780 A JP2002148780 A JP 2002148780A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask pattern
- etching
- regions
- size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Wire Bonding (AREA)
Abstract
パターンの大きさを、エッチングレートの違いを考慮し
た配置位置に応じて補正するマスクパターン生成装置を
得ること。 【解決手段】 マスクパターン全体を複数の領域に分割
する領域分割手段12と、複数の領域ごとに、その領域
に属するパターンの大きさを横方向および/または縦方
向に増加または減少させた新たなマスクパターンを生成
する補正パターン生成手段16と、を備えてマスクパタ
ーン生成装置を構成する。
Description
回路パターン、半導体等の電子部品を実装するためのフ
ィルムキャリアパターンおよびプリント基板上の配線パ
ターン等を露光転写する際に用いられるマスクパターン
の生成をおこなうマスクパターン生成装置、マスクパタ
ーン生成方法およびその方法をコンピュータに実行させ
るプログラムを記録したコンピュータ読み取り可能な記
録媒体と、それら装置および方法を用いて製造されたフ
ォトマスクに関する。
する半導体デバイスの要求にともない、その半導体デバ
イスの主役を担う半導体集積回路、すなわちICチップ
の小型化が進んでいる。このICチップの小型化および
多機能・高性能化は、リソグラフィ技術による微細パタ
ーンの高集積化によって実現されている。
リコン窒化膜が被覆されたシリコンウェハの表面に回路
等のパターンを焼き込む技術であるが、まず、そのパタ
ーンが形成されたフォトマスクが必要となる。フォトマ
スクを得るためには、まず、最小寸法、デバイス構造、
プロセス工程、製造装置および製造ライン等の設計基準
および製造条件に基づいて、目的とする回路をCAD
(Computer Aided Design)装置によってマスクパター
ンとして設計する。フォトマスクは、このマスクパター
ンをマスクブランクに電子ビーム露光機によって焼き込
むことで製作される。
まず、上記シリコンウェハ上にフォトレジストを滴下・
高速回転し、レジストの薄膜塗布をおこなう。つづい
て、ステッパーを用いて、上記フォトマスクを介して紫
外線を照射し、ポジ型のフォトレジストを用いた場合に
は、溶剤によって露光された部分を溶かして、未露光部
のレジストパターンを残す。こうしてマスクパターンが
上記フォトレジスト上に転写される。
り固めた後、残っているレジストパターンをマスクにし
て、下地のシリコン窒化膜とシリコン酸化膜をエッチン
グした後、不要になったレジストを除去する。これによ
り、所望のシリコン窒化膜/酸化膜パターンが形成され
たシリコンウェハを得る。
ン窒化膜/酸化膜パターンをマスクにしたフィールド酸
化膜の形成、シリコン窒化膜/酸化膜の除去、露出した
シリコン基板表面へのゲート絶縁膜の成長、ゲート絶縁
膜上への多結晶シリコン膜の堆積をおこなう。さらに、
上記したフォトリソグラフィ工程、すなわちフォトレジ
スト塗布、パターン露光、エッチング、レジスト剥離を
繰り返して、一層目、二層目...というように半導体
膜を積み重ね、多層構造のICを形成していく。このよ
うに、リソグラフィ技術は、ICチップを製造するのに
必須な技術である。
ップ(ベアチップ)のサイズは、軽薄短小の要求を十分
に満たすものであるが、実際にハンドリングが容易な形
態として取引されている半導体デバイスのサイズは、こ
のICチップのサイズよりもむしろICチップを包むパ
ッケージのサイズによって決まっている。
身、すなわちICチップが握っており、パッケージはI
Cチップの機能を最大限に引き出す役割を担う。また、
顧客が要求するものはICチップではなく、パッケージ
を含めた半導体デバイスとしての機能である。よって、
顧客に対して最適なパッケージ形態を与えることがCS
(顧客満足度)の向上につながり、その基準は半導体デ
バイスの機能、品質およびコストであると考えられてい
る。
ップやフリップチップとして半導体デバイスを供給する
よりも、DIP(Dual inline Package)、PGA(Pin
Grid Array)、QFP(Quad Flat Package)およびT
CP(Tape Carrier Package)等のパッケージ形態によ
って供給する方が、テスト工程におけるハンドリングが
容易となり、コストの低下も実現する。
電極リードが配列されたリードフレーム上に貼り付ける
必要がある。すなわち、このリードフレームによって、
封入されたICチップの電極がパッケージ外部へと引き
出される。このリードフレームもまた、CAD装置によ
って設計され、銅板等の金属材料から、上述したフォト
リソグラフィ工程により製造される。
パッケージやその他の半導体素子を実装するプリント基
板を製造するに際し、その配線パターンの形成にも用い
られている。このように、ICチップを中心に構成され
た半導体デバイスの製造にあたっては、至るところでフ
ォトリソグラフィ技術が活用されている。
工程となるエッチング処理時に、フォトマスクのパター
ンと、レジストパターンをマスクにして蝕刻した結果実
際に得られる半導体等のパターンと、に差異が生じてし
まうという問題が知られている。例えば、リードフレー
ムをエッチングで製造する場合、レジストパターンを越
えて金属材料が削られる、いわゆるサイドエッチングが
起こる。
ードフレームの設計工程では、まず、目標とする製品の
リードフレームのパターンに対応する製品寸法のCAD
データを作成し、次いでその製品寸法のCADデータに
上記サイドエッチングによって余分に削られてしまう寸
法等を補正量として加算するエッチング補正処理がおこ
なわれている。
あるDIPやPGAは、リードがICから下方に真っ直
ぐに突き出したリード挿入型と呼ばれているが、特に近
年では、実装密度の向上を実現する形態として、QFP
やTCP等の表面実装型が注目されている。
に、TCPは、ファイン、軽量薄型、フレキシビリテ
ィ、回路設計の自由度の高さなどの特徴を有しているこ
とから、時計、電卓、サーマルヘッド、LCD(Liquid
Crystal Display)ドライバ等のアプリケーションに採
用されている。特に、LCDドライバに採用されたこと
によってマーケットは拡大しており、参入メーカが増加
するなど、注目度が高まっている。
ding)テープが使用されるが、これはポリイミドなどの
薄いフィルム上に銅箔にて配線パターンを形成したもの
である。この配線パターンの形成もまた、上記したフォ
トリソグラフィ技術によって実現されている。
する。図7は、TABテープを説明するための図であ
り、特にその上面図を示している。図7において、TA
Bテープ100は、ポリイミドなどの薄いフィルム上
に、映画フィルムのようにテープを巻き取るための複数
のスプロケット・ホール112と、実装する一つのIC
チップに対し、そのICチップを実装するためのデバイ
ス・ホール114と、アウタリードとの電気的接続をお
こなうためのアウタリード・ホール116と、位置決め
用の位置決めホール118とが設けられている。
エッチングすることで、所望の配線パターン150が形
成される。そして、この配線パターン120は、デバイ
ス・ホール122内に向けて突出してICチップとの電
気的接続を果たすインナリード122と、外部回路との
電気的接続を果たすアウタリード124および126と
から構成される。なお、図中においてアウタリード12
4および126は、それぞれ入力側用と出力側用であ
る。特に、TABテープ100は、その長手方向、すな
わちTABテープの巻き取り方向に、実装するICチッ
プごとに、図7に示したようなデバイス・ホール114
を中心とした配線パターン120が複数形成されてい
る。
を巻き取ることによりその長手方向の位置を変えて、上
記した各ホールや配線パターンの形成を順次おこなう。
すなわち、配線パターンを形成するためのフォトレジス
ト塗布、パターン露光、エッチング、レジスト剥離等が
ベルトコンベア式にライン処理としておこなわれるた
め、大量のICパッケージを一括して製造することが可
能となっている。
たエッチング処理を、シリコンウェハをエッチング槽内
に浸漬するウェットエッチングでおこなう場合、エッチ
ング槽内の溶剤の濃度が位置によってわずかに異なるこ
とから、シリコンウェハ上の各部において蝕刻進行速度
にムラが生じるという問題があった。よって、シリコン
ウェハの位置によって、必要以上に金属材料が蝕刻され
てしまったり、十分な蝕刻が達成されない箇所が生じて
いた。
回路パターンや配線パターンの微細化に対して、より顕
著な問題となる。例えば、導線間が狭ピッチであるパタ
ーン部分において、上述した原因により、必要以上に金
属材料が蝕刻してしまった場合には、断線や極端な細線
状態による発熱等が発生してしまい、十分な蝕刻が達成
されない場合には、隣接した導線とショートしてしまう
というように、回路が正常に動作しなくなる。
面の中央の垂直上方に配設されたシャワーノズルから、
テープ上のフォトレジスト(露光処理後)に向けて、エ
ッチング薬液を広範囲に噴射させることでエッチングを
おこなっているため、テープ面の中央と両端部(スプロ
ケット・ホール近傍)とで、エッチング薬液の行き届く
量、すなわちエッチングレートが異なり、これにより、
TABテープ両端部が十分に蝕刻されないという問題が
あった。
レイやLCDの大画面化にともない、それら画面を構成
するセルを駆動するための電極数も増大してきているこ
とから、プラズマディスプレイやLCDのドライバに使
用されるTCPの需要数も増大する傾向にある。よっ
て、この需要数の増大に対応し生産効率を向上させるた
めにも、現在、TABテープの幅方向に複数の電子部品
実装部を有する、いわゆる多数個取りと呼ばれる仕様が
一般化されており、この仕様の下では、上記したエッチ
ング薬液の問題はより顕著となる。
されたもので、同一のエッチング対象媒体に焼き込むマ
スクパターンの大きさを、エッチングレートの違いを考
慮した配置位置に応じて補正するマスクパターン生成装
置、マスクパターン生成方法およびその方法をコンピュ
ータに実行させるプログラムを記録したコンピュータ読
み取り可能な記録媒体と、それら装置および方法を用い
て製造されたフォトマスクを提供することを目的とす
る。
目的を達成するため、請求項1に記載の発明にかかるマ
スクパターン生成装置は、回路パターンを形成するため
のフォトリソグラフィ工程で用いられるフォトマスクの
マスクパターンを生成するマスクパターン生成装置にお
いて、マスクパターン全体を複数の領域に分割する領域
分割手段と、前記複数の領域ごとに、当該領域に属する
パターンの大きさを横方向および/または縦方向に増加
または減少させた新たなマスクパターンを生成する補正
パターン生成手段と、を備えたことを特徴とする。
ーン全体を複数の領域に分割し、分割した複数の領域に
属するパターンごとに、その大きさを増加または減少さ
せることができるので、例えばフォトリソグラフィ工程
におけるエッチング時の蝕刻ムラを考慮して、マスクパ
ターンを補正することが可能になる。
クパターン生成装置は、請求項1に記載の発明におい
て、前記領域分割手段が、エッチング対象物上の各部に
おけるエッチングの進行度合いを示したエッチング分布
に基づいて、マスクパターン全体を複数の領域に分割す
ることを特徴とする。
クパターン全体の複数の領域への分割をエッチング分布
に基づいておこなうので、エッチング時のムラを加味し
て最終的に得られるパターンが当初の目的のパターンに
一致するような適切な分割数と領域幅を決定することが
できる。
クパターン生成装置は、請求項1に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加させるか減少させるかを指定する補正方
向指定手段を備えたことを特徴とする。
された複数の領域ごとに、その領域に属するパターンの
大きさを増加させるか減少させるかを指定することがで
きるので、異なる領域間のエッチングレートの違い、エ
ッチング薬液の濃度、補正前のマスクパターンの生成条
件等に合わせて、補正量を調整することができる。
クパターン生成装置は、請求項1に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加させるか減少させるかの補正方向を、エ
ッチング対象物上の各部におけるエッチングの進行度合
いを示したエッチング分布に基づいて決定する補正方向
決定手段を備えたことを特徴とする。
された複数の領域ごとの補正方向の決定をエッチング分
布に基づいておこなうので、異なる領域間のエッチング
レートの違い、エッチング薬液の濃度、補正前のマスク
パターンの生成条件等に合わせて、補正量を調整するこ
とができるとともに、エッチング時のムラを加味して最
終的に得られるパターンが当初の目的のパターンに一致
するような適切な分割数と領域幅を決定することができ
る。
クパターン生成装置は、請求項1に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加または減少させる補正量を指定する補正
量指定手段を備えたことを特徴とする。
された複数の領域ごとに、その領域に属するパターンの
大きさを増加させる量または減少させる量を指定するこ
とができるので、異なる領域間のエッチングレートの違
い、エッチング薬液の濃度、補正前のマスクパターンの
生成条件等に合わせて、補正する量を調整することがで
きる。
クパターン生成装置は、請求項1に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加または減少させる補正量を、エッチング
対象物上の各部におけるエッチングの進行度合いを示し
たエッチング分布に基づいて決定する補正量決定手段を
備えたことを特徴とする。
された複数の領域ごとの補正量の決定をエッチング分布
に基づいておこなうので、エッチング時のムラを加味し
て最終的に得られるパターンが当初の目的のパターンに
一致するためのより適切な値の補正量を決定することが
できる。
クパターン生成装置は、請求項1に記載の発明におい
て、前記補正パターン生成手段が、前記複数の領域に属
するパターンの大きさを減少させた結果、当初接続配線
として一体であったパターン部分が分断されてそれぞれ
独立したパターンとなる場合に、当初の接続配線として
機能するように当該独立したパターン間を接合すること
を特徴とする。
さを減少させる方向に補正した際に、導線の分断によっ
て回路として機能しなくなる場合であっても、その分断
部分を接合した状態のマスクパターンを得ることができ
る。
クパターン生成方法は、回路パターンを形成するための
フォトリソグラフィ工程で用いられるフォトマスクのマ
スクパターンを生成するマスクパターン生成方法におい
て、マスクパターン全体を複数の領域に分割する領域分
割ステップと、前記複数の領域ごとに、当該領域に属す
るパターンの大きさを横方向および/または縦方向に増
加または減少させた新たなマスクパターンを生成する補
正パターン生成ステップと、を含んだことを特徴とす
る。
クパターン全体を複数の領域に分割し、分割した複数の
領域に属するパターンごとに、その大きさを増加または
減少させることができるので、例えばフォトリソグラフ
ィ工程におけるエッチング時の蝕刻ムラを考慮して、マ
スクパターンを補正することが可能になる。
クパターン生成方法は、請求項8に記載の発明におい
て、前記領域分割ステップが、エッチング対象物上の各
部におけるエッチングの進行度合いを示したエッチング
分布に基づいて、マスクパターン全体を複数の領域に分
割することを特徴とする。
クパターン全体の複数の領域への分割をエッチング分布
に基づいておこなうので、エッチング時のムラを加味し
て最終的に得られるパターンが当初の目的のパターンに
一致するような適切な分割数と領域幅を決定することが
できる。
スクパターン生成方法は、請求項8に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加させるか減少させるかを、エッチング対
象物上の各部におけるエッチングの進行度合いを示した
エッチング分布に基づいて決定する補正方向決定ステッ
プを含んだことを特徴とする。
割された複数の領域ごとの補正方向の決定をエッチング
分布に基づいておこなうので、異なる領域間のエッチン
グレートの違い、エッチング薬液の濃度、補正前のマス
クパターンの生成条件等に合わせて、補正量を調整する
ことができるとともに、エッチング時のムラを加味して
最終的に得られるパターンが当初の目的のパターンに一
致するような適切な分割数と領域幅を決定することがで
きる。
スクパターン生成方法は、請求項8に記載の発明におい
て、前記複数の領域ごとに、当該領域に属するパターン
の大きさを増加または減少させる補正量を、エッチング
対象物上の各部におけるエッチングの進行度合いを示し
たエッチング分布に基づいて決定する補正量決定ステッ
プを含んだことを特徴とする。
割された複数の領域ごとの補正量の決定をエッチング分
布に基づいておこなうので、エッチング時のムラを加味
して最終的に得られるパターンが当初の目的のパターン
に一致するためのより適切な値の補正量を決定すること
ができる。
スクパターン生成方法は、前記補正パターン生成ステッ
プが、前記複数の領域に属するパターンの大きさを減少
させた結果、当初接続配線として一体であったパターン
部分が分断されてそれぞれ独立したパターンとなる場合
に、当初の接続配線として機能するように当該独立した
パターン間を接合することを特徴とする。
きさを減少させる方向に補正した際に、導線の分断によ
って回路として機能しなくなる場合であっても、その分
断部分を接合した状態のマスクパターンを得ることがで
きる。
は、請求項8〜12に記載されたマスクパターン生成方
法をコンピュータに実行させるプログラムを記録したた
め、これによって、請求項8〜12の処理をコンピュー
タに実行させることが可能となる。
ォトマスクは、請求項8〜12のいずれか一つに記載の
マスクパターン生成方法により生成されたマスクパター
ンに基づいて製造されたため、このフォトマスクをフォ
トリソグラフィ工程で用いることにより、エッチング対
象物に目的とするパターンを形成することができる。
ォトマスクは、前記マスクパターンが、電子部品実装用
フィルムキャリアテープを製造するためのパターンであ
るので、このフォトマスクを、TABテープ、T−BG
Aテープ、CSPテープ、ASICテープ等の電子部品
実装用フィルムキャリアテープのフォトリソグラフィ工
程で用いることにより、その電子部品実装用フィルムキ
ャリアテープのフィルム上に目的とするパターンを形成
することができる。
発明にかかるマスクパターン生成装置およびマスクパタ
ーン生成方法の好適な実施の形態を詳細に説明する。な
お、この実施の形態によりこの発明が限定されるもので
はない。また、この実施の形態においては、TABテー
プの製造に対して本発明を適用する場合を例に挙げる。
ン生成装置の概略構成を示すブロック図である。図1に
示すマスクパターン生成装置10は、外部に接続され
た、または内部に搭載した記憶装置20に記憶されたマ
スクパターン・データを読み込み、読み込んだマスクパ
ターン・データによって示されるマスクパターンを複数
の領域に分割する領域分割手段12と、複数の領域のそ
れぞれに属するパターン部分の大きさを増加させるか減
少させるか(以下、補正方向と称する。)の決定をおこ
なう補正方向決定手段14と、その増加または減少させ
る量(以下、補正量と称する。)を決定する補正量決定
手段16と、決定した補正方向と補正量に基づいて複数
の領域ごとのパターン部分の大きさを変更する補正パタ
ーン生成手段18と、を備えている。
数および分割幅と、上記補正方向決定手段14における
補正方向と、上記補正量決定手段16における補正量と
は、それぞれユーザが指定した値に基づいて決定するこ
ともできるが、ここでは、記憶装置20に記憶されたエ
ッチングレート・データに基づいて自動決定されるもの
とする。なお、エッチングレート・データとは、TAB
テープの配線パターン等を形成するためのフォトリソグ
ラフィ工程において、エッチング対象物、すなわちTA
Bテープ上の銅箔の各部におけるエッチングの進行度合
いを示したエッチング分布である。
来のCAD装置を構成するコンピュータシステムで代用
することもでき、その場合、上記した領域分割手段1
2、補正方向決定手段14、補正量決定手段16および
補正パターン生成手段18は、それぞれコンピュータプ
ログラムによって実現することができる。
作について説明する。図2は、実施の形態にかかるマス
クパターン生成装置の動作処理を示すフローチャートで
ある。まず、マスクパターン生成装置は、すでに作成済
みのマスクパターン・データ22を読み込む(ステップ
S101)。ここで、作成済みのマスクパターン・デー
タ22とは、エッチング時のずれを補正するための処理
が施されていないデータであり、従来のCAD装置で設
計して得られたものである。なお、マスクパターン生成
装置の各機能、すなわち上記した各手段によって実現さ
れる機能をCAD装置上で実行されるCADプログラム
の一部として動作させる場合には、新規なマスクパター
ンの設計とともに、後述する補正処理の実行が可能とな
る。
示す図である。図3においては、特に、一つのフォトマ
スクまたはレチクルによって、一度に6つの同じデバイ
ス50を形成する場合を示している。なお、図中では、
エッチングを施さない部分を、マスクカバー52および
54で覆った状態を示しているが、この部分は、マスク
パターンに含まれない。また、この例では、紙面上方ま
たは下方(y方向)に向けてTABテープが巻き取れる
ものとする。
チングレート・データ24を読み込む(ステップS10
2)。図4は、エッチングレート・データの例を示すグ
ラフである。ここでは、説明を簡単にするため、図3に
示したマスクパターンの紙面横方向(x方向)のみのエ
ッチング分布を考慮するものとする。特に、TABテー
プは、上述したように、エッチングシャワーを浴びなが
ら順次y方向に移送されるために、y方向のエッチング
分布は特に問題とならず、x方向のみのエッチング分布
を考慮すれば足りることが多い。
度合いが、TABテープ中央部をピークとし、スプロケ
ット・ホール(図示せず)が設けられた両端部に近づく
につれて減少している状態が示されている。
み込んだエッチングレート・データ24に基づいて、図
3に示したようなマスクパターン全体を複数の領域に分
割する(ステップS103)。図3では、x方向に対し
て領域B1〜B7に分割された状態が示されている。分
割数と各領域の幅は、固定でなくてもよく、特に図4に
示したようなエッチング分布が得られる場合には、エッ
チングの度合いに適した分割数と領域幅を決定するのが
好ましい。
範囲B4部分が平坦な分布であり、範囲B3およびB5
と、範囲B2およびB6と、範囲B1およびB7の順に
エッチングの度合いが減少していることがわかる。よっ
て、分割する領域も、図3に示すように、それら各範囲
の幅に該当するように決定する。特に、TABテープの
両端部に向かうにつれてエッチングの度合いが下降する
場合には、両端部に近いパターンほど、細かくその大き
さを補正できるように、分割される領域の幅を小さくす
るのが好ましい。
わると、つぎにマスクパターン生成装置は、補正方向と
補正量の決定をおこなう(ステップS104、S10
5)。なお、補正方向、すなわちパターンの大きさを増
加させるか減少させるかの方向と、補正量、すなわちパ
ターンの大きさを変化させる量とは、分割された領域ご
とに、かつ上記したエッチングレート・データ24に基
づいて決定する。
と、マスクパターン生成装置は、それら補正方向と補正
量にしたがって補正されたマスクパターンの生成をおこ
なう(ステップS106)。
決定と補正マスクパターンの生成とを説明するための説
明図であり、特に、増加方向に補正した場合を示してい
る。ここでは、エッチング薬液の濃度を当初より濃く設
定しておき、マスクパターンの補正をおこなわない場合
には、マスクパターン全体がオーバーエッチングされて
しまう状態を考える。なお、この状態は、エッチング薬
液の濃度を変更せずに、設計段階においてマスクパター
ンを構成する各導線幅を小さ目に作成したとしても同様
に考えることができる。この前提により、補正方向は増
加方向となる。
ために、分割された領域にまたがって配置されたマスク
パターンの一部(ラインL)のみを取り上げて示してい
る。図5(a)は、補正前の状態を示しており、ライン
Lは、領域B1〜B4で分割された複数のパターンL1
〜L4に分解することができる。
うに、領域B3に属するパターンは、領域B2に属する
パターンよりも多くエッチングされるので、補正量t2
>t1の関係で、パターンL3を補正量t3だけ増加さ
せて新たなパターンL2aを生成し、パターンL2を補
正量t1だけ増加させて新たなパターンL1aを生成す
る。
の絶対値が、上記した補正量の決定処理によって決定さ
れる。また、補正量として取りうる最小単位は、最終的
なマスクパターン・データ、すなわちCADデータを取
り込むCAM(Computer Aided Manufacturing)装置に
おいて加工可能な最小サイズによって制限され、例えば
0.1μmである。
ーンに対し、それぞれ与える補正量の差は、それらの接
合部分が滑らかになるためにも、上記した最小単位であ
ることが多く、よって、図5(b)に示すような段差は
特に問題とはならない。
決定と補正マスクパターンの生成とを説明するための説
明図であり、特に、減少方向に補正した場合を示してい
る。分割された領域に属するパターンごとに、その大き
さを減少させた場合、当初、電気的に接続された一体の
パターンとして構成されていた部分が、領域境界上で分
断されてしまう。例えば、図6(a)では、領域B2に
属していたパターンL2が、補正量t3分の減少によ
り、隣接していた両側の領域のパターンL1とL3とに
対して、分断されて孤立したパターンL2bとなる。ま
た、領域B2に属していたパターンL3が、補正量t3
分の減少により、隣接していた両側の領域のパターンL
2とL4とに対して、分断されて孤立したパターンL2
bとなる。
設計された回路機能を実現することはできなくなる。そ
こで、マスクパターン生成装置は、この分断された部分
を接合するため、図6(b)に示すように、補綴パター
ンR1〜R3を挿入し、当初のパターンが一体された状
態を保持する。
るマスクパターン生成装置およびマスクパターン生成方
法によれば、当初設計されて作成済みのマスクパターン
全体に対し、エッチングレート・データに基づいて複数
の領域に分割し、分割した領域に属するパターン部分ご
とに、その大きさを増加または減少させることができる
ので、エッチング対象物上の位置ごとに異なってエッチ
ングが進行する場合であっても、目的とするパターンを
形成することが可能となる。
域の分割、補正方向の決定および補正量の決定をエッチ
ングレート・データに基づいて自動的におこなうとした
が、それらの一部またはすべてを、ユーザが指定した値
に基づいておこなうようにしてもよい。
域の分割、補正方向の決定および補正量の決定を、x方
向の一軸のみに対しておこなうとしたが、領域の分割を
格子状におこなうことで、x方向に加え、y方向に対し
ても同様に補正方向および補正量を決定することができ
る。但し、領域の分割、補正方向の決定および補正量の
決定をエッチングレート・データに基づいて自動的にお
こなう場合には、エッチングレート・データも、x方向
とy方向のそれぞれに対してのものか、両方向によって
位置が特定される二次元データとして用意する必要があ
る。
TABテープを例にあげたが、本発明は、T−BGA
(Tape Ball Grid Array)テープ、CSP(Chip Size
Package)テープ、ASIC(Application Specific In
tegrated Circuit)テープ等の他の電子部品実装用フィ
ルムキャリアテープのマスクパターンを生成する場合に
も適用することができる。また、ICチップ内部の回路
パターンや、電子部品実装用フィルムキャリアテープ以
外の他のパッケージ形態に使用されるリードフレームの
パターン、その他のプリント基板上の配線パターン等を
製造するためのマスクパターン生成にも適用することが
できる。
スクパターン生成装置およびマスクパターン生成方法に
よれば、マスクパターン全体を複数の領域に分割し、分
割した領域に属するパターン部分ごとに、その大きさを
増加または減少させることができるので、エッチング対
象物上の位置ごとに異なってエッチングが進行する場合
であっても、最終的に得られるパターンを目的とするパ
ターンとすることが可能となる。
の決定および補正量の決定をそれぞれエッチング分布に
基づいて決定するので、エッチング時のムラを加味して
最終的に得られるパターンを当初の目的のパターンによ
り正確に一致させることが可能になる。
上記したマスクパターン生成方法をコンピュータに実行
させるプログラムを記録しているため、これによって、
マスクパターン生成方法によって実現される処理をコン
ピュータ上で実行させることが可能となる。
ば、上記したマスクパターン生成方法により生成された
マスクパターンに基づいて製造されているので、このフ
ォトマスクをフォトリソグラフィ工程で用いることによ
り、電子部品実装用フィルムキャリアテープ等のエッチ
ング対象物に目的とするパターンを正確に形成すること
ができる。
概略構成を示すブロック図である。
動作処理を示すフローチャートである。
る。
ある。
ーンの生成とを説明するための説明図である。
ーンの生成とを説明するための説明図である。
Claims (15)
- 【請求項1】 回路パターンを形成するためのフォトリ
ソグラフィ工程で用いられるフォトマスクのマスクパタ
ーンを生成するマスクパターン生成装置において、 マスクパターン全体を複数の領域に分割する領域分割手
段と、 前記複数の領域ごとに、当該領域に属するパターンの大
きさを横方向および/または縦方向に増加または減少さ
せた新たなマスクパターンを生成する補正パターン生成
手段と、 を備えたことを特徴とするマスクパターン生成装置。 - 【請求項2】 前記領域分割手段は、エッチング対象物
上の各部におけるエッチングの進行度合いを示したエッ
チング分布に基づいて、マスクパターン全体を複数の領
域に分割することを特徴とする請求項1に記載のマスク
パターン生成装置。 - 【請求項3】 前記複数の領域ごとに、当該領域に属す
るパターンの大きさを増加させるか減少させるかを指定
する補正方向指定手段を備えたことを特徴とする請求項
1に記載のマスクパターン生成装置。 - 【請求項4】 前記複数の領域ごとに、当該領域に属す
るパターンの大きさを増加させるか減少させるかを、エ
ッチング対象物上の各部におけるエッチングの進行度合
いを示したエッチング分布に基づいて決定する補正方向
決定手段を備えたことを特徴とする請求項1に記載のマ
スクパターン生成装置。 - 【請求項5】 前記複数の領域ごとに、当該領域に属す
るパターンの大きさを増加または減少させる補正量を指
定する補正量指定手段を備えたことを特徴とする請求項
1に記載のマスクパターン生成装置。 - 【請求項6】 前記複数の領域ごとに、当該領域に属す
るパターンの大きさを増加または減少させる補正量を、
エッチング対象物上の各部におけるエッチングの進行度
合いを示したエッチング分布に基づいて決定する補正量
決定手段を備えたことを特徴とする請求項1に記載のマ
スクパターン生成装置。 - 【請求項7】 前記補正パターン生成手段は、前記複数
の領域に属するパターンの大きさを減少させた結果、当
初接続配線として一体であったパターン部分が分断され
てそれぞれ独立したパターンとなる場合に、当初の接続
配線として機能するように当該独立したパターン間を接
合することを特徴とする請求項1に記載のマスクパター
ン生成装置。 - 【請求項8】 回路パターンを形成するためのフォトリ
ソグラフィ工程で用いられるフォトマスクのマスクパタ
ーンを生成するマスクパターン生成方法において、 マスクパターン全体を複数の領域に分割する領域分割ス
テップと、 前記複数の領域ごとに、当該領域に属するパターンの大
きさを横方向および/または縦方向に増加または減少さ
せた新たなマスクパターンを生成する補正パターン生成
ステップと、 を含んだことを特徴とするマスクパターン生成方法。 - 【請求項9】 前記領域分割ステップは、エッチング対
象物上の各部におけるエッチングの進行度合いを示した
エッチング分布に基づいて、マスクパターン全体を複数
の領域に分割することを特徴とする請求項8に記載のマ
スクパターン生成方法。 - 【請求項10】 前記複数の領域ごとに、当該領域に属
するパターンの大きさを増加させるか減少させるかを、
エッチング対象物上の各部におけるエッチングの進行度
合いを示したエッチング分布に基づいて決定する補正方
向決定ステップを含んだことを特徴とする請求項8に記
載のマスクパターン生成方法。 - 【請求項11】 前記複数の領域ごとに、当該領域に属
するパターンの大きさを増加または減少させる補正量
を、エッチング対象物上の各部におけるエッチングの進
行度合いを示したエッチング分布に基づいて決定する補
正量決定ステップを含んだことを特徴とする請求項8に
記載のマスクパターン生成方法。 - 【請求項12】 前記補正パターン生成ステップは、前
記複数の領域に属するパターンの大きさを減少させた結
果、当初接続配線として一体であったパターン部分が分
断されてそれぞれ独立したパターンとなる場合に、当初
の接続配線として機能するように当該独立したパターン
間を接合することを特徴とする請求項8に記載のマスク
パターン生成方法。 - 【請求項13】 前記請求項8〜12のいずれか一つに
記載のマスクパターン生成方法をコンピュータに実行さ
せるプログラムを記録したコンピュータ読み取り可能な
記録媒体。 - 【請求項14】 前記請求項8〜12のいずれか一つに
記載のマスクパターン生成方法により生成されたマスク
パターンに基づいて製造されたことを特徴とするフォト
マスク。 - 【請求項15】 前記マスクパターンは、電子部品実装
用フィルムキャリアテープを製造するためのパターンで
あることを特徴とする請求項14に記載のフォトマス
ク。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000348687A JP2002148780A (ja) | 2000-11-15 | 2000-11-15 | マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスク |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000348687A JP2002148780A (ja) | 2000-11-15 | 2000-11-15 | マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002148780A true JP2002148780A (ja) | 2002-05-22 |
Family
ID=18822222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000348687A Pending JP2002148780A (ja) | 2000-11-15 | 2000-11-15 | マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスク |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002148780A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013012562A (ja) * | 2011-06-29 | 2013-01-17 | Zuken Inc | エッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2016530547A (ja) * | 2013-06-20 | 2016-09-29 | 深▲セン▼市華星光電技術有限公司 | マスクとマトリックス基板の製作方法 |
-
2000
- 2000-11-15 JP JP2000348687A patent/JP2002148780A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013012562A (ja) * | 2011-06-29 | 2013-01-17 | Zuken Inc | エッチングパターン作成装置、エッチングパターン作成方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
JP2016530547A (ja) * | 2013-06-20 | 2016-09-29 | 深▲セン▼市華星光電技術有限公司 | マスクとマトリックス基板の製作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294532B2 (en) | Method for manufacturing semiconductor device | |
US8377815B2 (en) | Manufacturing method of a semiconductor load board | |
KR100621550B1 (ko) | 테이프 배선 기판의 제조방법 | |
JP2001007456A (ja) | 配線回路基板 | |
JP2002148780A (ja) | マスクパターン生成装置、マスクパターン生成方法、その方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体およびフォトマスク | |
US7759182B2 (en) | Dummy active area implementation | |
US20220223556A1 (en) | Ball placement structure and preparation process thereof | |
US7100270B2 (en) | Method of fabricating a thin film integrated circuit with thick film resistors | |
KR100325925B1 (ko) | 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법 | |
JP4961572B2 (ja) | 半導体実装用基板 | |
CN112349679B (zh) | 集成电路的连线网络、集成电路、芯片及电子设备 | |
JPH11317428A (ja) | テープキャリア、半導体装置及びその製造方法 | |
CN107680942B (zh) | 线路载板及其制作方法 | |
WO2022170162A1 (en) | Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same | |
JP4115342B2 (ja) | 回路配線の形成法 | |
KR100424712B1 (ko) | 기판 상에 고집적 및 초-미세 폭 라인들을 형성하는 방법 | |
KR100660154B1 (ko) | 필름 캐리어 테이프의 제조 방법 및 그 제조 장치 | |
JP5032365B2 (ja) | 矩形パターンの形成方法 | |
KR100447495B1 (ko) | 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법 | |
CN115241160A (zh) | 一种集成无源器件的电容加工误差的纠正方法 | |
CN115863300A (zh) | 在相同的堆积层上具有定制的可变金属厚度的电子封装架构 | |
JP2004063855A (ja) | 半導体装置およびその製造方法 | |
JP2010192530A (ja) | 半導体装置用テープキャリアの製造方法 | |
WO2009002035A2 (en) | Method of manufacturing film carrier tape | |
KR20030044693A (ko) | 반도체 소자의 전력금속선 연결 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070522 |