JP2002141383A - 半導体装置の製造方法および半導体ウェハ - Google Patents

半導体装置の製造方法および半導体ウェハ

Info

Publication number
JP2002141383A
JP2002141383A JP2000338959A JP2000338959A JP2002141383A JP 2002141383 A JP2002141383 A JP 2002141383A JP 2000338959 A JP2000338959 A JP 2000338959A JP 2000338959 A JP2000338959 A JP 2000338959A JP 2002141383 A JP2002141383 A JP 2002141383A
Authority
JP
Japan
Prior art keywords
test
integrated circuit
switching
pad
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000338959A
Other languages
English (en)
Inventor
Mitsunori Oya
光功 大屋
Joji Nakane
譲治 中根
Tatsumi Sumi
角　　辰巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000338959A priority Critical patent/JP2002141383A/ja
Publication of JP2002141383A publication Critical patent/JP2002141383A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 集積回路チップの小チップ化を図りつつ、効
率的なプローブ検査を実現する半導体装置の製造方法お
よび半導体ウェハを提供する。 【解決手段】 複数の集積回路チップ１を分割する分割
ライン２上にテスト用パッド４ｃ、４ｄを設け、これら
複数の集積回路チップ１内部のテスト回路３と分割ライ
ン上に配置されるテスト用パッド４ｃ、４ｄとの接続を
オン−オフさせるスイッチング回路６ａ〜６ｄと、スイ
ッチング回路の切換えを行う切換信号を入力するスイッ
チングパッド７ａ〜７ｄを分割ライン２上に形成する。
分割ライン上のテスト用パッド４ｃ、４ｄおよびスイッ
チング回路６ａ〜６ｄ、スイッチングパッド７ａ〜７ｄ
は分割時に切離されるため、集積回路チップ１の面積を
増加させることなくチップサイズの小型化が実現でき
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、分割ライン内に回
路検査用パッドを有することを特徴とする半導体装置の
製造方法ならびに半導体ウェハに関するものである。
【０００２】
【従来の技術】第一の従来例である図５は、半導体ウェ
ハの一部を示しており、複数個の集積回路チップ１が分
割ライン２によって個々に分割され配置されている。こ
の複数個の集積回路チップ１が良品であるか、不良品で
あるかを検査するため、テスト回路部３に接続され集積
回路チップ１内部に配置されているパッド４およびパッ
ド５に対してプローブカードにより個々にプロービング
検査される。このパッド４は検査時のみに使用されるテ
スト用パッドであり、パッド５は分割ラインに沿って分
割された後にも使用されるボンディング用パッドであ
る。
【０００３】その後、検査により良品と判断された集積
回路チップは分割ライン２に沿って分割された後、ボン
ディング用パッド５により所望の信号の入出力動作が実
現されていた。
【０００４】また、第一の従来例の構成では、テスト用
パッド４が集積回路チップ１内部に配置されているた
め、テスト用パッドの面積だけ集積回路チップ１のチッ
プサイズが増加するという問題を有していた。そこで第
二の従来例である図６に示されるようにテスト用パッド
４ａを分割ライン上に配置することで、面積を削減した
集積回路チップ１を形成することが可能であった。
【０００５】さらに第三の従来例である図７に示すよう
に、テスト用パッド４ｂを複数個の集積回路チップ１に
接続共有させることでパッド数を削減した小面積集積回
路チップ１の形成を実現してきた。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、集積回路チップ１の例えば右側にテスト用
パッド４ｂを配置した場合、複数の同一集積チップ１を
ウェハ上に配置した場合においては、集積回路チップ１
の左側にもテスト用パッド４ｂが配置されることにな
り、集積回路チップ１の左右両側にテスト用パッド４ｂ
が配置される。上下についても同様であり、テスト用パ
ッド４ｂのパッド数が多い場合においては分割ライン２
がテスト用パッド４ｂに埋めつくされ、他のデバイス、
例えば、半導体チップを分離する時に必要となる露光機
用合わせマーク等を分割ライン２上に配置することが困
難となっていた。
【０００７】また、テスト用パッド４ｂを複数個の集積
回路チップ１のテスト信号出力端子として用いた場合、
接続される複数個の集積回路チップ１から同時にテスト
信号が出力されるため、テスト出力信号の衝突により複
数個のテスト出力端子として共有することができなかっ
た。
【０００８】さらに、テスト用パッド４ｂに接続される
複数個の集積回路チップ１のいずれか１個以上が不良と
なり、テスト用パッド４ｂへの接続点が信号レベル
“１”または“０”に固定された場合には同一テスト用
パッド４ｂに接続される複数個の集積回路チップ１のう
ちいずれかが良品であった場合においてもすべて不良品
として判定されてしまう問題があった。
【０００９】また、分割ライン２上にテスト用パッド４
ｂを配置するため、テスト回路部３と集積回路チップ１
内部に存在するテスト用パッド４ｂを接続する配線長に
対して、テスト回路部３と分割ライン２上のテスト用パ
ッド４ｂを接続する配線長が大きく、集積回路チップ１
に占める配線量が増加し、集積回路チップ１の面積を増
加させる原因となっていた。
【００１０】したがって、この発明は、テスト用パッド
を複数の分割ラインのうち一つ置きの分割ライン上に形
成することによって他のデバイス、例えば、半導体チッ
プを分離する時に必要となる露光用合わせマーク等を複
数の分割ラインのうちテスト用パッドがない分割ライン
上に配置することを容易にし、また、テスト用パッドを
複数個の集積回路チップのテスト信号出力端子として用
いてもテスト出力信号の衝突なくテスト用パッドを複数
個の集積回路チップのテスト出力端子として共有するこ
とを可能にし、複数個の集積回路チップを個々に良品も
しくは不良品と判定することができ、集積回路チップに
占める配線量を減少させることにより集積回路チップの
面積を減少させることができる半導体装置の製造方法な
らびに半導体ウェハを提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１記載の半導体装
置の製造方法は、半導体ウェハに複数の集積回路チップ
と複数の分割ラインを形成し、集積回路チップ内部のテ
スト回路に接続されるテスト用パッドを複数の分割ライ
ンのうち一つ置きの分割ライン上に形成し、テスト用パ
ッドをテスト用パッドの両隣りの集積回路チップ内部の
テスト回路に対して共有配線接続する工程と、テスト用
パッドを用いて集積回路チップをテストする工程と、半
導体ウェハを分割ラインに沿って分割することにより複
数の集積回路チップを分離する工程とを含む。
【００１２】請求項１記載の半導体装置の製造方法によ
れば、テスト用パッドを複数の分割ラインのうち一つ置
きの分割ライン上に形成することによって、他のデバイ
ス、例えば、半導体チップを分離する時に必要となる露
光機用合わせマーク等を複数の分割ラインのうちテスト
用パッドが形成されていない分割ライン上に配置するこ
とを容易にしつつ、複数の半導体装置を製造することが
できる。
【００１３】請求項２記載の半導体装置の製造方法は、
半導体ウェハに複数の集積回路チップと複数の分割ライ
ンを形成し、集積回路チップ内部のテスト回路に接続さ
れるテスト用パッドを複数の分割ライン上に形成し、テ
スト用パッドをテスト用パッドの両隣りの集積回路チッ
プ内部のテスト回路に対して共有配線接続する工程と、
複数の集積回路チップ内部のテスト回路と分割ライン上
に配置されるテスト用パッドとの接続をオン−オフさせ
るスイッチング回路を共有配線上に形成するとともに、
スイッチング回路の切換えを行うための切換信号を入力
するスイッチングパッドを分割ライン上に形成する工程
と、スイッチングパッドを用いてスイッチング回路に切
換信号を入力し、テスト用パッドと集積回路チップ内部
のテスト回路とを電気的に接続，切断することによっ
て、分割ラインに対して両隣にある集積回路チップを個
別にテストする工程と、半導体ウェハを分割ラインに沿
って分割することにより複数の集積回路チップを分離す
る工程とを含む。
【００１４】請求項２記載の半導体装置の製造方法によ
れば、テスト用パッドを複数個の集積回路チップのテス
ト信号出力端子として用いてもテスト出力信号の衝突な
くテスト用パッドを複数個の集積回路チップのテスト出
力端子として共有することを可能にし、複数個の集積回
路チップを個々に良品もしくは不良品と判定しつつ、複
数の半導体装置を製造することができる。
【００１５】請求項３記載の半導体装置の製造方法は、
請求項１記載の製造方法のほか、テスト用パッドに接続
される複数の集積回路チップの接続点は、各々同一機能
入出力接続点を用いる。
【００１６】請求項３記載の半導体装置の製造方法によ
れば、請求項２記載の半導体装置の製造方法と同様の効
果を発揮することができるほか、一のテスト用パッドに
複数の同一機能入出力接続点を接続しても、入出力信号
の衝突なく、各集積回路チップをテストできる。
【００１７】請求項４記載の半導体装置の製造方法は、
請求項１記載の製造方法に加えて複数の集積回路チップ
を、分割ラインに対して複数の集積回路チップ内部のテ
スト用回路が線対称に配置されるように半導体ウェハに
形成することを特徴とする。
【００１８】請求項４記載の半導体装置の製造方法によ
れば、請求項１と同様の効果を発揮するほか、集積回路
チップに占める配線量を減少させることにより集積回路
チップ一枚あたりの面積を減少させつつ、複数の半導体
装置を製造することができる。
【００１９】請求項５記載の半導体ウェハは、複数の集
積回路チップと、複数の集積回路チップを分割する複数
の分割ラインを備え、集積回路チップ内部のテスト回路
に接続されるテスト用パッドを複数の分割ラインのうち
一つ置きの分割ライン上に有し、テスト用パッドがテス
ト用パッドの両隣りの集積回路チップ内部のテスト回路
に対して共有配線接続したことを特徴とする。
【００２０】請求項５記載の半導体ウェハによれば、テ
スト用パッドを複数の分割ラインのうち一つ置きの分割
ライン上に有することによって他のデバイス、例えば、
半導体チップを分離する時に必要となる露光用合わせマ
ーク等を複数の分割ラインのうちテスト用パッドがない
分割ライン上に配置することを容易にすることができ
る。
【００２１】請求項６記載の半導体ウェハは、複数の集
積回路チップと、複数の集積回路チップを分割する分割
ラインを備え、集積回路チップ内部のテスト回路に接続
されるテスト用パッドを分割ライン上に有し、テスト用
パッドをテスト用パッドの両隣りの集積回路チップ内部
のテスト回路に対して共有配線接続し、複数の集積回路
チップ内部のテスト回路とテスト用パッドとの接続をオ
ン−オフさせるスイッチング回路を共有配線上に設け、
スイッチング回路の切り換えを行う切換信号を入力する
スイッチングパッドを分割ライン上に形成したことを特
徴とする。
【００２２】請求項６記載の半導体ウェハによれば、テ
スト用パッドを複数個の集積回路チップのテスト信号出
力端子として用いてもテスト出力信号の衝突なくテスト
用パッドを複数個の集積回路チップのテスト出力端子と
して共有することができる。
【００２３】請求項７記載の半導体ウェハは、請求項６
記載の半導体ウェハの構成に加えて、テスト用パッドに
接続される複数の集積回路チップの接続点は、各々同一
機能入出力接続点であることを特徴とする。
【００２４】請求項７記載の半導体ウェハによれば、請
求項６と同様な効果を発揮するほか、テスト用パッドを
複数個の集積回路チップのテスト信号入出力端子として
用いてもテスト入出力信号の衝突なくテスト用パッドを
複数個の集積回路チップのテスト入出力端子として共有
することができる。
【００２５】請求項８記載の半導体ウェハは、請求項５
記載の半導体ウェハの構成に加えて、複数の集積回路チ
ップと共有接続されるテスト用パッドが配置されている
分割ラインに対して、複数の集積回路チップ内部のテス
ト回路が線対称に配置されたことを特徴とする。
【００２６】請求項８記載の半導体ウェハによれば、請
求項５と同様の効果を発揮するほか、集積回路チップに
占める配線量を減少させることにより集積回路チップの
面積を減少させることができる。
【００２７】
【発明の実施の形態】以下、図面を参照しながら発明の
実施の形態を説明する。図１は本発明の第１の実施例を
示す半導体ウェハの一部分を示した平面図である。
【００２８】図１において、１および１ａ〜１ｄは集積
回路チップ、２は複数の集積回路チップ１を検査後に分
割する分割ライン、３は集積回路チップ１内部のテスト
回路であり、４ｃおよび４ｄはテスト回路を用いて検査
するための入出力用のテスト用パッド、５はテスト時お
よび実使用時に使用するパッドである。また、７ａおよ
び７ｂは、テスト用パッド４ｃとテスト回路３との接続
のオン−オフを切り換えるスイッチング回路６ａ、６ｂ
を制御するための信号を入力するスイッチングパッドで
あり、７ｃおよび７ｄは、テスト用パッド４ｄとテスト
回路３との接続のオン−オフを切り換えるスイッチング
回路６ｃ、６ｄを制御するための信号を入力するスイッ
チングパッドである。
【００２９】この実施の形態における半導体ウェハは図
１に示すように、ウェハ上に分割ライン２によって分割
された複数の集積回路チップ１が配置され、この集積回
路チップ１が良品であるか不良品であるかをテストする
ためのテスト回路３を集積回路チップ１内部に設け、分
割ライン２内に配置されたテスト用パッド４ｃおよび４
ｄとパッド５にプローブを接触させて集積回路チップ１
の検査を実施する。
【００３０】集積回路チップ１ａと１ｂは図１において
上下隣り合わせに配置されており、集積回路チップ１ａ
と１ｂを分割する分割ライン２上にテスト用パッド４ｃ
が配置され、このテスト用パッド４ｃはそれぞれ集積回
路チップ１ａと１ｂの内部のテスト回路３と配線接続さ
れている。
【００３１】また、テスト用パッド４ｃと集積回路チッ
プ１ａ内部のテスト回路３とを接続する分割ライン２上
の接続配線にスイッチング回路６ａが設けられ、このス
イッチング回路６ａのオン−オフを制御する制御信号を
入力するスイッチングパッド７ａが分割ライン２上に設
けられている。
【００３２】このスイッチングパッド７ａに信号を入力
し、スイッチング回路６ａをオン−オフさせることでテ
スト用パッド４ｃと集積回路チップ１ａ内部のテスト回
路３との接続をオン−オフさせることが可能となる。同
様にテスト用パッド４ｃと集積回路チップ１ｂ内部のテ
スト回路３とを接続する分割ライン２上の接続配線にス
イッチング回路６ｂが設けられ、このスイッチング回路
６ｂのオン−オフを制御する制御信号を入力する スイ
ッチングパッド７ｂが分割ライン２上に設けられてい
る。
【００３３】例えばスイッチング回路６ａをオン、スイ
ッチング回路６ｂをオフとさせるようにスイッチングパ
ッド７ａおよび７ｂに信号を入力することにより、テス
ト用パッド４ｃと集積回路チップ１ａ内部のテスト回路
３とは電気的に接続され、テスト用パッド４ｃと集積回
路チップ１ｂ内部のテスト回路３とは電気的に切断され
た状態となる。
【００３４】そこで集積回路チップ１ａと１ｂを同時に
プローブテストを行った場合においてもテスト用パッド
４ｃに出力されるテスト結果はテスト信号の衝突無く集
積回路チップ１ａのものとなる。その後、スイッチング
パッド７ａおよび７ｂの入力信号を変えて、スイッチン
グ回路６ａをオフ、スイッチング回路６ｂをオンさせる
ことによりテスト用パッド４ｃに出力されるテスト結果
は集積回路チップ１ｂのものとなりテスト時の同測が容
易となる。
【００３５】さらに図１において左右隣り合わせに配置
される集積回路チップ１ａ、１ｃを分割する分割ライン
２上に、同様にテスト用パッド４ｄと集積回路チップ１
ａ、１ｃそれぞれの内部のテスト回路３との接続を制御
するスイッチング回路６ｃおよび６ｄ、スイッチングパ
ッド７ｃ、７ｄを配置することにより個別にテストする
ことが可能となる。
【００３６】以上のようにこの実施の形態によれば、分
割ライン２上に配置されるテスト用パッド４に複数個の
集積回路チップ１から同時にテスト信号が出力された場
合においても、テスト出力信号の衝突なくテストが可能
となり、テスト用パッド４の共有化により分割ライン上
に配置されるテスト用パッド４の数を削減することがで
きる。
【００３７】また、共有接続される集積回路チップのど
ちらか一方、例えば集積回路チップ１ｂが不良であり、
集積回路チップ１ｂ内部のテスト回路３のテスト出力結
果が高レベル出力や低レベル出力に固定された場合にお
いても、スイッチング回路６ｂをオフとすることによ
り、テスト用パッド４ｃのテスト出力が固定されること
無く、他方の集積回路チップ１ａのテストを正常に実施
することが可能となる。
【００３８】テスト用パッド４ｃ、４ｄは同機能入出力
端子として共有接続されるため、図１に示すように集積
回路チップ１ａの上側にテスト用パッド４ｃ、左側にテ
スト用パッド４ｄが配置され、下側と右側にテスト用パ
ッドを配置することなくすべての集積回路チップをテス
トすることが可能となる。したがって複数ライン存在す
る分割ライン２の１つおきにテスト用パッドが配置され
ない分割ライン２が存在することから、テスト用パッド
数が増加してきた場合においても他のデバイス、例え
ば、半導体チップを分離する時に必要となる露光用合わ
せマーク等を配置することが容易に実施可能となる。
【００３９】なお、これらスイッチング回路６ａ〜６ｄ
およびスイッチングパッド７ａ〜７ｄは分割ライン上に
配置され、個々の集積回路チップに分割される際に切除
されるため、集積回路チップの面積を増加させることな
くチップの小型化が実現できる。
【００４０】図２は本発明の第２の実施例を示す半導体
ウェハの一部分を示す平面図である。１ｅ〜１ｈは集積
回路チップであり、それぞれ分割ライン２に対して集積
回路チップ内部のテスト回路が線対称に配置されてい
る。分割ライン２上にはそれぞれテスト用パッド４ｅ〜
４ｈ、スイッチング回路６ｅ〜６ｌ、スイッチングパッ
ド７ｅ〜７ｌが配置されている。
【００４１】集積回路チップ１ｅと１ｆ内部のテスト回
路はテスト用パッド４ｅが配置される分割ライン２に対
して線対称に配置されており、スイッチング回路６ｅ、
６ｆおよびスイッチングパッド７ｅ、７ｆにより切り換
え制御されるテスト用パッド４ｅと集積回路チップ１ｅ
内部のテスト回路３および集積回路チップ１ｆ内部のテ
スト回路３が共有接続されている。
【００４２】集積回路チップ１ｅ内部のテスト回路３を
集積回路チップ１ｅの上部に配置することにより、テス
ト用パッド４ｅと集積回路チップ１ｅ内部のテスト回路
３を接続する接続配線を短くすることができ、集積回路
チップ１ｅ内部の接続配線によるチップサイズ増を抑え
ることが可能となる。
【００４３】このとき集積回路チップ１ｆ内部のテスト
回路は分割ライン２に対して集積回路チップ１ｅ内部の
テスト回路と線対称に配置されていることから、内部の
テスト回路３は集積回路チップ１ｆの下部に配置される
ことになり、同様にテスト用パッド４ｅと集積回路チッ
プ１ｆ内部のテスト回路３を接続する接続配線を短くす
ることが可能となる。
【００４４】またテスト用パッド４ｆが配置される分割
ライン２に対して集積回路チップ１ｅ内部のテスト回路
と集積回路チップ１ｇ内部のテスト回路を線対称配置と
し、集積回路チップ１ｅ内部のテスト回路３を左上部に
配置することにより、集積回路チップ１ｇ内部のテスト
回路３は右上部に配置されることになり、テスト用パッ
ド４ｆとテスト回路３とを接続する接続配線を短くする
ことができる。
【００４５】このとき集積回路チップ１ｈ内部のテスト
回路３も集積回路チップ１ｈの右下部に配置されること
になり同様にテスト用パッド４ｇ、４ｈとテスト回路３
とを接続する接続配線を短くすることができる。以上の
ようにすべての集積回路チップ内の接続配線量を削減す
ることにより、集積回路チップの小チップ化を図ること
ができる。
【００４６】なお、集積回路チップ１ｇと集積回路チッ
プ１ｈとが分割ライン２に対して線対称に配置されてい
てもよく、同様に集積回路チップ１ｅと集積回路チップ
１ｆとが分割ライン２に対して線対称に配置されていて
もよい。
【００４７】また、図３は本発明の第３の実施例を示す
半導体ウェハの一部分を示す平面図である。上下、左右
に対して線対称配置を行い集積回路チップ１ｉ〜１ｌの
４通りの形を持つ集積回路チップが形成されている。
【００４８】図のような集積回路チップを例えば非接触
ＩＣカード用チップに適用する場合においては、集積回
路チップが分割された後に使用されるパッドはアンテナ
コイル用パッド８ａ〜８ｈのうちの該当２パッドのみで
よい。アンテナコイル用パッドはそれぞれ線対称配置さ
れているため、パッド８ａ〜８ｄは同一機能パッドであ
り、同様にパッド８ｅ〜８ｈも同一機能となる。
【００４９】図４は本発明の第３の実施例を示す半導体
装置を使用した実装図であり、図３の集積回路チップを
分割ラインに沿って切り出した後に使用した実施例であ
る。集積回路チップ１ｉはシートコイルアンテナ９に実
装され、アンテナコイル用パッド８ａ、８ｅがアンテナ
と接続される。
【００５０】このとき他の形を持つ集積回路チップ１ｊ
〜１ｌをシートコイルアンテナ９に実装する場合におい
ては、アンテナコイル用パッド８ａ〜８ｄおよびアンテ
ナコイル用パッド８ｅ〜８ｈはそれぞれ同一機能パッド
であり、アンテナコイルでは接続される２つのパッドに
関して、例えば図４のアンテナコイル用パッド８ａと８
ｅは反対に接続されてもよいことになることから、４つ
の集積回路チップ１ｉ〜１ｌを同一のシートコイルアン
テナ９に集積回路チップの形の違いによる配置位置を考
慮すること無くそのまま実装することが可能となる。
【００５１】また、テスト用パッド４ｃ〜４ｈは左右だ
けでなく上下、斜めなど隣り合う複数の集積回路チップ
に共有接続されるようにしても良く、スイッチングパッ
ド７ａ〜７ｌは１つのスイッチングパッドで複数のスイ
ッチング回路のオン−オフを制御することが可能であっ
てもよい。
【００５２】なお、複数の集積回路チップ内部のテスト
回路の配置は分割ラインに対して上下にのみ線対称、ま
たは左右にのみ線対称であってもよい。
【００５３】
【発明の効果】請求項１記載の半導体装置の製造方法に
よれば、テスト用パッドを複数の分割ラインのうち一つ
置きの分割ライン上に形成することによって、他のデバ
イス、例えば、半導体チップを分離する時に必要となる
露光機用合わせマーク等を複数の分割ラインのうちテス
ト用パッドが形成されていない分割ライン上に配置する
ことを容易にしつつ、複数の半導体装置を製造すること
ができる。
【００５４】請求項２記載の半導体装置の製造方法によ
れば、テスト用パッドを複数個の集積回路チップのテス
ト信号出力端子として用いてもテスト出力信号の衝突な
くテスト用パッドを複数個の集積回路チップのテスト出
力端子として共有することを可能にし、複数個の集積回
路チップを個々に良品もしくは不良品と判定しつつ、複
数の半導体装置を製造することができる。
【００５５】請求項３記載の半導体装置の製造方法によ
れば、請求項２記載の半導体装置の製造方法と同様の効
果を発揮するほか、一のテスト用パッドに複数の同一機
能入出力接続点を接続しても、入出力信号の衝突なく、
各集積回路チップをテストできる。
【００５６】請求項４記載の半導体装置の製造方法によ
れば、請求項１と同様の効果を発揮するほか、集積回路
チップに占める配線量を減少させることにより集積回路
チップ一枚あたりの面積を減少させつつ、複数の半導体
装置を製造することができる。
【００５７】請求項５記載の半導体ウェハによれば、テ
スト用パッドを複数の分割ラインのうち一つ置きの分割
ライン上に有することによって他のデバイス、例えば、
半導体チップを分離する時に必要となる露光機用合わせ
マーク等を複数の分割ラインのうちテスト用パッドがな
い分割ライン上に配置することを容易にすることができ
る。
【００５８】請求項６記載の半導体ウェハによれば、テ
スト用パッドを複数個の集積回路チップのテスト信号出
力端子として用いてもテスト出力信号の衝突なくテスト
用パッドを複数個の集積回路チップのテスト出力端子と
して共有することができる。
【００５９】請求項７記載の半導体ウェハによれば、請
求項６と同様な効果を発揮するほか、テスト用パッドを
複数個の集積回路チップのテスト信号入出力端子として
用いてもテスト入出力信号の衝突なくテスト用パッドを
複数個の集積回路チップのテスト入出力端子として共有
することができる。
【００６０】請求項８記載の半導体ウェハによれば、請
求項５と同様の効果を発揮するほか、集積回路チップに
占める配線量を減少させることにより集積回路チップの
面積を減少させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す半導体ウェハの一
部分の平面図である。
【図２】本発明の第２の実施例を示す半導体ウェハの一
部分の平面図である。
【図３】本発明の第３の実施例を示す半導体ウェハの一
部分の平面図である。
【図４】本発明の第３の実施例を示す半導体装置を使用
した実装図である。
【図５】第一の従来例を示す半導体ウェハの一部分の平
面図である。
【図６】第二の従来例を示す半導体ウェハの一部分の平
面図である。
【図７】第三の従来例を示す半導体ウェハの一部分の平
面図である。
【符号の説明】 １、１ａ〜１ｌ 集積回路チップ ２ 分割ライン ３ テスト回路 ４、４ａ〜４ｈ テスト用パッド ５ パッド ６ａ〜６ｌ スイッチング回路 ７ａ〜７ｌ スイッチングパッド ８ａ〜８ｈ アンテナコイル用パッド ９ シートコイルアンテナ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 角 辰巳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M106 AA01 AA08 AC02 AC04 AC08 AD02 AD07 AD23 BA01 CA02 5F038 BE02 CA06 CA13 CD16 DT03 DT04 DT15 EZ20

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェハに複数の集積回路チップと
    複数の分割ラインを形成し、前記集積回路チップ内部の
    テスト回路に接続されるテスト用パッドを前記複数の分
    割ラインのうち一つ置きの分割ライン上に形成し、前記
    テスト用パッドを前記テスト用パッドの両隣りの集積回
    路チップ内部のテスト回路に対して共有配線接続する工
    程と、 前記テスト用パッドを用いて前記集積回路チップをテス
    トする工程と、 前記半導体ウェハを前記分割ラインに沿って分割するこ
    とにより前記複数の集積回路チップを分離する工程とを
    含む半導体装置の製造方法。
  2. 【請求項２】 半導体ウェハに複数の集積回路チップと
    複数の分割ラインを形成し、前記集積回路チップ内部の
    テスト回路に接続されるテスト用パッドを前記複数の分
    割ライン上に形成し、前記テスト用パッドを前記テスト
    用パッドの両隣りの集積回路チップ内部のテスト回路に
    対して共有配線接続する工程と、 前記複数の集積回路チップ内部のテスト回路と前記分割
    ライン上に配置されるテスト用パッドとの接続をオン−
    オフさせるスイッチング回路を前記共有配線上に形成す
    るとともに、前記スイッチング回路の切換を行うための
    切換信号を入力するスイッチングパッドを前記分割ライ
    ン上に形成する工程と、 前記スイッチングパッドを用いて前記スイッチング回路
    に切換信号を入力し、 前記テスト用パッドと前記集積回路チップ内部のテスト
    回路とを電気的に接続，切断することによって、分割ラ
    インに対して両隣にある前記集積回路チップを個別にテ
    ストする工程と、 前記半導体ウェハを前記分割ラインに沿って分割するこ
    とにより前記複数の集積回路チップを分離する工程とを
    含む半導体装置の製造方法。
  3. 【請求項３】 前記テスト用パッドに接続される複数の
    前記集積回路チップの接続点は、各々同一機能入出力接
    続点を用いることを特徴とする請求項２記載の半導体装
    置の製造方法。
  4. 【請求項４】 前記複数の集積回路チップを、前記分割
    ラインに対して前記複数の集積回路チップ内部のテスト
    回路が線対称に配置されるように半導体ウェハに形成す
    ることを特徴とする請求項１記載の半導体装置の製造方
    法。
  5. 【請求項５】 複数の集積回路チップと、前記複数の集
    積回路チップを分割する複数の分割ラインを備え、前記
    集積回路チップ内部のテスト回路に接続されるテスト用
    パッドを前記複数の分割ラインのうち一つ置きの分割ラ
    イン上に有し、前記テスト用パッドが前記テスト用パッ
    ドの両隣りの集積回路チップ内部のテスト回路に対して
    共有配線接続したことを特徴とする半導体ウェハ。
  6. 【請求項６】 複数の集積回路チップと、前記複数の集
    積回路チップを分割する分割ラインを備え、前記集積回
    路チップ内部のテスト回路に接続されるテスト用パッド
    を前記分割ライン上に有し、前記テスト用パッドを前記
    テスト用パッドの両隣りの集積回路チップ内部のテスト
    回路に対して共有配線接続し、前記複数の集積回路チッ
    プ内部のテスト回路と前記テスト用パッドとの接続をオ
    ン−オフさせるスイッチング回路を前記共有配線上に設
    け、前記スイッチング回路の切り換えを行う切換信号を
    入力するスイッチングパッドを前記分割ライン上に形成
    したことを特徴とする半導体ウェハ。
  7. 【請求項７】 前記テスト用パッドに接続される複数の
    前記集積回路チップの接続点は、各々同一機能入出力接
    続点であることを特徴とする請求項６記載の半導体ウェ
    ハ。
  8. 【請求項８】 前記複数の集積回路チップと共有接続さ
    れるテスト用パッドが配置されている前記複数の分割ラ
    インに対して、前記複数の集積回路チップ内部のテスト
    回路が線対称に配置されたことを特徴とする請求項５記
    載の半導体ウェハ。
JP2000338959A 2000-11-07 2000-11-07 半導体装置の製造方法および半導体ウェハ Pending JP2002141383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000338959A JP2002141383A (ja) 2000-11-07 2000-11-07 半導体装置の製造方法および半導体ウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000338959A JP2002141383A (ja) 2000-11-07 2000-11-07 半導体装置の製造方法および半導体ウェハ

Publications (1)

Publication Number Publication Date
JP2002141383A true JP2002141383A (ja) 2002-05-17

Family

ID=18814093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000338959A Pending JP2002141383A (ja) 2000-11-07 2000-11-07 半導体装置の製造方法および半導体ウェハ

Country Status (1)

Country Link
JP (1) JP2002141383A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759716B2 (en) 2007-06-28 2010-07-20 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the same, stacked module including the same, card including the same, and system including the stacked module
KR101094945B1 (ko) * 2009-12-28 2011-12-15 주식회사 하이닉스반도체 반도체 장치 및 이의 프로브 테스트 방법
CN105321910A (zh) * 2014-07-11 2016-02-10 华邦电子股份有限公司 晶片及其测试方法
WO2016090718A1 (zh) * 2014-12-10 2016-06-16 深圳市华星光电技术有限公司 测试垫的形成方法及利用该测试垫进行阵列测试的方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759716B2 (en) 2007-06-28 2010-07-20 Samsung Electronics Co., Ltd. Semiconductor device, method of fabricating the same, stacked module including the same, card including the same, and system including the stacked module
KR101094945B1 (ko) * 2009-12-28 2011-12-15 주식회사 하이닉스반도체 반도체 장치 및 이의 프로브 테스트 방법
US8829933B2 (en) 2009-12-28 2014-09-09 SK Hynix Inc. Semiconductor apparatus and probe test method thereof
CN105321910A (zh) * 2014-07-11 2016-02-10 华邦电子股份有限公司 晶片及其测试方法
WO2016090718A1 (zh) * 2014-12-10 2016-06-16 深圳市华星光电技术有限公司 测试垫的形成方法及利用该测试垫进行阵列测试的方法

Similar Documents

Publication Publication Date Title
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
US20070200585A1 (en) Semiconductor wafer, semiconductor chip, semiconductor device, and wafer testing method
KR20030090880A (ko) 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치
JPH02211648A (ja) 半導体装置
US20040124861A1 (en) Ultra-short low-force vertical probe test head and method
US20210166982A1 (en) Wafer structure, die fabrication method and chip
JP2006261504A (ja) 半導体装置及びその試験方法
GB2292637A (en) Semiconductor wafer with dummy pads
JP2002141383A (ja) 半導体装置の製造方法および半導体ウェハ
JPH0265149A (ja) 半導体装置
JP2007227883A (ja) ベース半導体チップ、半導体集積回路装置及びその製造方法
US6025733A (en) Semiconductor memory device
JPH03214638A (ja) 半導体ウェハ
US20030047731A1 (en) Semiconductor device and test device for same
US7564255B2 (en) Semiconductor integrated circuit for reducing number of contact pads to be probed in probe test
JPH05144917A (ja) 半導体装置
JPH03180047A (ja) 集積回路及びその製造方法
US7714429B2 (en) Wafer structure with a plurality of functional macro chips for chip-on-chip configuration
JPH04365347A (ja) 半導体チップにおけるモニタ装置用素子構造
JP2005026544A (ja) 半導体集積回路およびプローブカード
JPH0529546A (ja) 半導体集積回路
KR20020045641A (ko) 반도체 디바이스
KR20000008137A (ko) 반도체 장치의 테그 패턴 형성방법
JP2003124276A (ja) 半導体集積回路および半導体装置の製造方法
JPH05136243A (ja) エージング等テスト用パターンを付加した半導体ウエハー

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525