JP2002141373A - 半導体実装方法および半導体実装装置 - Google Patents
半導体実装方法および半導体実装装置Info
- Publication number
- JP2002141373A JP2002141373A JP2000338415A JP2000338415A JP2002141373A JP 2002141373 A JP2002141373 A JP 2002141373A JP 2000338415 A JP2000338415 A JP 2000338415A JP 2000338415 A JP2000338415 A JP 2000338415A JP 2002141373 A JP2002141373 A JP 2002141373A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- mounting
- semiconductor
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
装作業時間を短縮する。 【解決手段】半導体素子1の電極2に形成されたのスタ
ッドバンプ3に熱硬化性樹脂7を転写供給し、プリント
回路基板5の所定の位置に設置してスタッドバンプ3と
プリント回路基板5の電極6とを当接させ、熱硬化性樹
脂7を硬化して電極同士を接合する。工程中の温度付加
工程(熱履歴)を最小限にできて接合部の熱ストレスを
抑制し、かつリードタイムを短縮して高品質な半導体実
装を実現できる。
Description
ント回路基板を電気的に接合する半導体実装方法および
装置に関するものである。
に伴い、搭載される電子部品にも小型化が要求されるよ
うになってきた。これを実現する手段として、従来のリ
ード付き電子部品に変わりリードのない表面実装型の電
子部品が採用されるようになった。また、さらに電子部
品の占有面積を縮小するためにICパッケージにかわり
半導体素子を直接プリント回路基板上に搭載する半導体
実装の分野の進展が著しい。
面を上にして基板に搭載し、半導体素子上の電極とプリ
ント回路基板を金線やアルミ線で接続するワイヤボンデ
ィング方式と、電極面を下側にして搭載するフリップチ
ップ実装方式がある。
(a)に示すように、半導体素子1に設けられた電極2
と、プリント回路基板5に設けられた電極6との電気的
接合を得るために、半導体素子1の表面に形成された電
極2上に接合用の突起電極(以下スタッドバンプと呼ぶ)
3を形成する。そして、タッドバンプ形成後、図6
(b)に示すように、半導体素子1のスタッドバンプ3
の形成面を下側にして下降させ、転写台8に設けられた
導電性接着剤4の膜にスタッドバンプ3の中央突起部が
浸漬するように接触させる。次いで半導体素子1を引き
上げると、表面張力により導電性接着剤4がスタッドバ
ンプ3に転写される。
導体素子1をプリント回路基板5の所定の位置に正確に
位置決めして、スタッドバンプ3がプリント基板5の電
極6に当接するように配置し、プリント回路基板5全体
を適切な温度で加熱して導電性接着剤4を硬化させる。
硬化させた後、プリント回路基板5全体を常温に冷却す
る。
な温度に加熱し、エポキシ等の熱硬化性樹脂からなる封
止樹脂7を半導体素子1とプリント回路基板5の間に注
入する。注入した後、プリント回路基板5全体を適切な
温度に加熱し、封止樹脂7を硬化させる。これにより、
フリップチップ実装工法が完了する。
来方法では、半導体素子の電極とプリント回路基板の電
極との接合部における導電性接着剤の硬化と、注入され
た封止樹脂7の硬化のために、2度の熱履歴が加わって
しまう。それに加えて、導電性接着剤の接着強度は非常
に小さい。
プリント回路基板との接合部への熱付加による熱ストレ
スが生じ、接合部の導電性接着剤にクラックが発生し
て、電気的接合が損なわれることがあった。
1.5〜6時間と長いため、品質のフィードバックが遅
いということも問題となっている。そこで本発明は、上
記の問題を解決できる半導体実装方法および半導体実装
装置を提供することを目的とする。
に本発明は、半導体素子をプリント回路基板に配置して
それぞれの電極同士を電気的に接続するに際して、半導
体素子の電極に形成された突起電極に熱硬化性樹脂を転
写供給し、プリント回路基板の所定の位置に設置して前
記熱硬化性樹脂を加熱して硬化させ電極同士を接合する
ものである。
最小限にできて接合部への熱ストレスを抑制し、かつリ
ードタイムを短縮することができて、高品質な半導体実
装を実現することができる。
体実装方法は、半導体素子をプリント回路基板に配置し
てそれぞれの電極同士を電気的に接続するに際して、半
導体素子の電極に形成された突起電極に熱硬化性樹脂を
転写供給し、プリント回路基板の所定の位置に設置し前
記熱硬化性樹脂を加熱して硬化させ極同士を接合するも
のである。上記方法によれば、導電性接着剤を用いず、
熱硬化性樹脂を直接突起電極へ転写供給することで、温
度付加工程を、熱硬化性樹脂の硬化に要する短時間とす
ることができて、接合部への熱ストレス(内部応力)を抑
制し、接合部の導電性を低下させることなく実装工程を
簡素化でき、リードタイムを短縮することが可能となる
ので、信頼性の高い高品質な半導体実装を実現すること
ができる。
1の方法において、半導体をプリント回路基板に配置し
た時に、電極の接合部を所定温度に加熱するとともに、
所定荷重を付加して電極同士を圧接するものである。上
記方法によれば、請求項1の作用効果に加えて、適切な
温度と荷重の付加により接合を完了するため、熱硬化性
樹脂の硬化反応を短時間で行えると共に、適正な加圧力
でスタッドバンプと電極とを圧接接合するので、接合部
における熱ストレスを抑制できて、接合部の導電性を安
定して確保することができ、信頼性の高い半導体実装を
実現することができる。
2の方法において、接合部に超音波エネルギーを付加し
て電極同士を拡散接合するものである。上記方法によれ
ば、請求項2の作用効果に加えて、超音波エネルギーを
付加し、接合部の電極を溶融しない程度に加熱して塑性
変形を生じない程度に加圧することにより、接合面に生
じる原子の拡散を利用して電極同士をより強固に安定し
た拡散接合することができる。したがって、接合部への
熱ストレスを抑制して、さらに安定した高品質な半導体
実装を実現することができる。
素子をプリント回路基板に設置してそれぞれの電極同士
を電気的に接続する半導体実装装置において、半導体素
子を保持して前記転写台に接近させ電極に形成された突
起電極に熱硬化性樹脂を転写供給するとともに、この半
導体素子をプリント回路基板上の所定位置にに配置して
電極同士を圧接し接合する作業装置を設け、前記作業装
置に、熱硬化性樹脂を硬化させる加熱手段を設けたもの
である。上記構成によれば、熱硬化性樹脂供給用の転写
台および熱硬化性樹脂を硬化させる加熱手段を有する作
業装置により、半導体素子の電極上に形成された突起電
極への熱硬化性樹脂の供給、半導体素子のプリント回路
基板への設置、熱硬化性樹脂の硬化が1台の装置で可能
となり、実装工程を簡素化し、リードタイムを短縮する
ことが可能となり、高品質な半導体実装を実現すること
ができる。
4記載の構成に加えて、電極の接合部に超音波エネルギ
ーを付加して電極同士を拡散接合する超音波照射手段を
設けたものである。上記構成によれば、超音波供給手段
により超音波エネルギーを接合部に付加し、接合部の電
極が溶融しない程度に加熱して塑性変形を生じない程度
に加圧することで、接合面に生じる原子の拡散を利用し
てより強固に安定して電極同士を拡散接合することがで
きる。したがって、接合部への熱ストレスを抑制して、
さらに安定した高品質な半導体実装を実現することがで
きる。
説明する。なお、従来例と同一部材には同一符号を付し
て説明は省略する。(実施の形態1)図1および図2は
本発明に係る半導体実装方法および装置の第1の実施の
形態を示すものである。
供給部22と実装部23とに共通する作業装置(作業ツ
ールともいう)21を具備し、この作業装置21によ
り、図1(a),(b)に示すように、樹脂供給部22で
は、半導体素子1の電極2に形成されたスタッドバンプ
3に電極接合用の熱硬化性樹脂7を転写供給し、実装部
23では、プリント回路基板5の所定の位置に半導体素
子1を正確に位置決めして配置し(以下実装という)、半
導体素子1の電極3とプリント回路基板5の電極6とを
接合するものである。
装部23との間でガイド装置24を介して移動自在に設
けられており、内蔵された昇降駆動装置により昇降自在
な昇降ツール25を具備している。この昇降ツール25
には、加熱手段である第1加熱装置26が内蔵されると
ともに、下面に保持具(図示せず)を介して半導体素子1
を保持する保持プレート27が設けられて所定の圧力で
加圧することができる。
化性樹脂7が保持されている。また実装部23には、プ
リント回路基板5を支持する支持テーブル28が配置さ
れ、第2の加熱手段である第2加熱装置29が内蔵され
ている。
を参照して説明する。樹脂供給部2では、昇降ツール2
2に保持プレート26を介して半導体素子1が接合する
電極2が下面となるように保持される。そして、昇降ツ
ール22が下降されて、半導体素子1の電極2上に形成
されたスタッドバンプ3に熱硬化性樹脂7が転写供給さ
れる。そして、作業装置21が実装部23に移動され、
支持テーブル28上に保持されたプリント回路基板5に
対応して、半導体素子1が接合位置に正確に位置決めさ
れる。次いで昇降ツール22が下降されてスタッドバン
プ3がプリント回路基板5の電極6に所定の加圧力で圧
接され、熱硬化性樹脂7が硬化されて実装が完了する。
2加熱装置29により、接合部となる両電極2,6およ
び熱硬化性樹脂7が所定の温度範囲180℃〜250℃
に加熱される。これにより、熱硬化性樹脂7を短時間
(たとえば10秒以内)で硬化させて接合されるので、ま
た半導体素子1やプリント回路基板5に内部応力が発生
することがない。ここで接合部の加熱温度を180℃〜
250℃の範囲としたのは、180℃未満では、熱硬化
性樹脂7の硬化反応が遅く、硬化に長時間を要するため
であり、また250℃を越えると半導体素子1に内部応
力が発生して接合部の電気抵抗値が増大する恐れがある
からである。
を介して接合部には、196〜784N(20〜80k
gf)の加圧力(荷重)が付与される。これにより、これ
らの接合部でスタッドバンプ3と電極6との接触する面
積が安定して確保されるので、接合部の電気抵抗値のバ
ラツキが抑制されて安定した接合ができる。ここで、接
合時に付加される加圧力を1個のスタッドバンプ当たり
196〜784Nの範囲としたのは、196N未満で
は、電極2(3),6間の接触面積が不足して電気抵抗が
高くなったり、接触面積にバラツキが生じて電気抵抗値
が変化し、接合部の品質が安定しないからであり、また
784Nを越えると、プリント回路基板5と半導体素子
1のギャップが狭くなって信頼性が低下するからであ
る。
を用いず、熱硬化性樹脂7を直接スタッドバンプ3へ転
写供給することで、熱硬化性樹脂による硬化接合に要す
る時間を極めて短縮することができて、半導体素子1や
プリント回路基板5の熱ストレス(内部応力)の発生を防
止することができる。また接合部における導電性が低下
することなく、電極2,6を安定して接続することがで
きる。これにより、実装工程を簡素化できるとともに、
リードタイムを数秒(たとえば10秒以内)に短縮するこ
とが可能となり、信頼性の高い高品質な半導体実装を実
現することができる。
を行うため、熱硬化性樹脂の硬化を短時間で行え、かつ
接合部に熱ストレスが発生するのを防止することができ
る。また接合部の電気抵抗値を適正にかつ安定して確保
することができて、信頼性の高い半導体実装を実現する
ことができる。
脂供給用の転写台および熱硬化性樹脂を硬化させる第
1,第2加熱装置26,29を有する作業装置21を設
けたことで、樹脂供給部12における半導体素子1の電
極2上に形成されたスタッドバンプ3への熱硬化性樹脂
7の供給、実装部13における半導体素子1のプリント
回路基板5への設置、熱硬化性樹脂7の硬化が1台の装
置で可能となり、実装工程を簡素化し、リードタイムを
短縮することが可能となり、高品質な半導体実装を実現
することができる。
すように、実装時に熱硬化性樹脂7が半導体素子1の回
路形成面およびプリント回路基板5の電極6周囲の回路
形成面に広がるように、熱硬化性樹脂7の転写量を多く
し、さらに荷重を制御することで、接合部の強度を大き
く確保したものである。実施の形態2によれば、熱硬化
性樹脂7の転写量を多くすることで、より高品質な半導
体実装を実現することができる。
すように、熱硬化性樹脂7を硬化して接合後、半導体素
子1とプリント回路基板5の間にエポキシ樹脂等の補強
剤11を注入するもものである。この実施の形態3によ
れば、接合部の強度をより大きくして、さらに高品質な
半導体実装を実現することができる。もちろん、補強剤
11のための加熱、硬化時間も必要となるが、熱履歴や
硬化工程に要する時間も、従来に比較して半減させるこ
とができる。(実施の形態4)この実施の形態4は、先
の実施の形態1に加えて、昇降ツール22に超音波照射
手段である超音波発振装置12を設けて、実装時に接合
部に超音波を所定範囲の照射量だけ供給するように構成
したものである。この超音波発振装置12から接合部に
供給される超音波エネルギーは、スタッドバンプ1個当
たり50〜200mWの範囲に設定され、超音波エネル
ギーにより接合部の電極3(2),6を溶融しない程度に
加熱するとともに、昇降駆動装置により昇降ツール22
を介して塑性変形を生じない程度にスタッドバンプ3を
加圧することで、接合面に生じる原子の拡散を利用して
より強固に安定して電極3,6同士を拡散接合すること
ができる。
タッドバンプ1個当たり50〜200mWとしたのは、
50mW未満では拡散接合が不可能であり、また200
mWを越えると、プリント回路基板5や熱硬化性樹脂7
にクラックが発生して破損しやすくなるためである。
置12から接合部に向かって超音波エネルギーを、接合
部の電極3,6が溶融しない程度に供給加熱するととも
に、塑性変形を生じない程度に加圧することにより、半
導体素子1の電極2のスタッドバンプ3とプリント回路
基板5の電極6の接合面に生じる原子の拡散を利用して
電極同士を拡散接合することができ、より強固に安定し
て接合することができる。したがって、接合部への熱ス
トレスをより効果的に抑制すると共に、リードタイムを
短縮して、さらに安定した高品質な半導体実装を実現す
ることができる。
は、作業装置21を樹脂供給部22と実装部23との間
で移動するように構成したが、作業装置21を固定して
おき、樹脂供給部22の転写台9と実装部23の支持テ
ーブル28とを作業装置21の対応位置に往復移動する
形式のものでもよい。
方法によれば、導電性接着剤を用いず、熱硬化性樹脂を
直接突起電極へ転写供給することで、温度付加工程を、
熱硬化性樹脂の硬化に要する短時間とすることができ
て、接合部への熱ストレス(内部応力)を抑制し、接合部
の導電性を低下させることなく実装工程を簡素化でき、
リードタイムを短縮することが可能となるので、信頼性
の高い高品質な半導体実装を実現することができる。
請求項1の作用効果に加えて、適切な温度と荷重の付加
により接合を完了するため、熱硬化性樹脂の硬化反応を
短時間で行えると共に、適正な加圧力でスタッドバンプ
と電極とを圧接接合するので、接合部における熱ストレ
スを抑制できて、接合部の導電性を安定して確保するこ
とができ、信頼性の高い半導体実装を実現することがで
きる。
請求項2の作用効果に加えて、超音波エネルギーを付加
し、接合部の電極を溶融しない程度に加熱して塑性変形
を生じない程度に加圧することにより、接合面に生じる
原子の拡散を利用して電極同士をより強固に安定した拡
散接合することができる。したがって、接合部への熱ス
トレスを抑制して、さらに安定した高品質な半導体実装
を実現することができる。
熱硬化性樹脂供給用の転写台および熱硬化性樹脂を硬化
させる加熱手段を有する作業装置により、半導体素子の
電極上に形成された突起電極への熱硬化性樹脂の供給、
半導体素子のプリント回路基板への設置、熱硬化性樹脂
の硬化が1台の装置で可能となり、実装工程を簡素化
し、リードタイムを短縮することが可能となり、高品質
な半導体実装を実現することができる。
超音波供給手段により超音波エネルギーを接合部に付加
し、接合部の電極が溶融しない程度に加熱して塑性変形
を生じない程度に加圧することで、接合面に生じる原子
の拡散を利用してより強固に安定して電極同士を拡散接
合することができる。したがって、接合部への熱ストレ
スを抑制して、さらに安定した高品質な半導体実装を実
現することができる。
実施の形態1を示し、(a)は樹脂供給作業の説明図、
(b)は実装作業を示す説明図である。
装作業の説明図である。
装作業の説明図である。
4を示す実装作業の説明図である。
面図、(b)は樹脂供給作業を示す説明図、(c)は実装
作業を示す説明図、(d)は補強作業を示す説明図であ
る。
Claims (5)
- 【請求項1】半導体素子をプリント回路基板に配置して
それぞれの電極同士を電気的に接続するに際して、 半導体素子の電極に形成された突起電極に熱硬化性樹脂
を転写供給し、 プリント回路基板の所定の位置に設置し前記熱硬化性樹
脂を加熱して硬化させ電極同士を接合することを特徴と
する半導体実装方法。 - 【請求項2】半導体をプリント回路基板に配置した時
に、電極の接合部を所定温度に加熱するとともに、所定
荷重を付加して電極同士を圧接することを特徴とする請
求項1記載の半導体実装方法。 - 【請求項3】接合部に超音波エネルギーを付加して電極
同士を拡散接合することを特徴とする請求項2記載の半
導体実装方法。 - 【請求項4】半導体素子をプリント回路基板に設置して
それぞれの電極同士を電気的に接続する半導体実装装置
において、 半導体素子を保持して前記転写台に接近させ電極に形成
された突起電極に熱硬化性樹脂を転写供給するととも
に、この半導体素子をプリント回路基板上の所定位置に
配置して電極同士を圧接し接合する作業装置を設け、 前記作業装置に、熱硬化性樹脂を硬化させる加熱手段を
設けたことを特徴とする半導体実装装置。 - 【請求項5】電極の接合部に超音波エネルギーを付加し
て電極同士を拡散接合する超音波照射手段を設けたこと
を特徴とする請求項4記載の半導体実装装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000338415A JP4289779B2 (ja) | 2000-11-07 | 2000-11-07 | 半導体実装方法および半導体実装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000338415A JP4289779B2 (ja) | 2000-11-07 | 2000-11-07 | 半導体実装方法および半導体実装装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002141373A true JP2002141373A (ja) | 2002-05-17 |
JP4289779B2 JP4289779B2 (ja) | 2009-07-01 |
Family
ID=18813626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000338415A Expired - Fee Related JP4289779B2 (ja) | 2000-11-07 | 2000-11-07 | 半導体実装方法および半導体実装装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4289779B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006526892A (ja) * | 2003-06-04 | 2006-11-24 | ユーピーエム ラフセック オサケ ユキチュア | 接合部の形成方法 |
JP2007311689A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体超音波接合方法及び装置 |
JP2008035277A (ja) * | 2006-07-28 | 2008-02-14 | Kyocera Corp | 圧電発振器 |
CN102446776A (zh) * | 2010-09-30 | 2012-05-09 | 富士通株式会社 | 电子装置的制造方法及电子装置 |
WO2018231509A1 (en) * | 2017-06-16 | 2018-12-20 | Micron Technology, Inc. | Thermocompression bond tips and related apparatus and methods |
JP2019021668A (ja) * | 2017-07-12 | 2019-02-07 | 日立化成株式会社 | 半導体パッケージ及びその製造方法 |
-
2000
- 2000-11-07 JP JP2000338415A patent/JP4289779B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006526892A (ja) * | 2003-06-04 | 2006-11-24 | ユーピーエム ラフセック オサケ ユキチュア | 接合部の形成方法 |
JP2007311689A (ja) * | 2006-05-22 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体超音波接合方法及び装置 |
JP4589266B2 (ja) * | 2006-05-22 | 2010-12-01 | パナソニック株式会社 | 半導体超音波接合方法 |
JP2008035277A (ja) * | 2006-07-28 | 2008-02-14 | Kyocera Corp | 圧電発振器 |
CN102446776A (zh) * | 2010-09-30 | 2012-05-09 | 富士通株式会社 | 电子装置的制造方法及电子装置 |
WO2018231509A1 (en) * | 2017-06-16 | 2018-12-20 | Micron Technology, Inc. | Thermocompression bond tips and related apparatus and methods |
US11024595B2 (en) | 2017-06-16 | 2021-06-01 | Micron Technology, Inc. | Thermocompression bond tips and related apparatus and methods |
US11705425B2 (en) | 2017-06-16 | 2023-07-18 | Micron Technology, Inc. | Thermocompression bond tips and related apparatus and methods |
JP2019021668A (ja) * | 2017-07-12 | 2019-02-07 | 日立化成株式会社 | 半導体パッケージ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4289779B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1067598B1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
JP6234277B2 (ja) | 圧着ヘッド、それを用いた実装装置および実装方法 | |
JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
JP2002141373A (ja) | 半導体実装方法および半導体実装装置 | |
JP3235454B2 (ja) | 電子部品の接合方法 | |
JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
JP3532450B2 (ja) | Bga型半導体パッケージの実装構造およびその実装方法 | |
KR20210052774A (ko) | 플립칩 본딩 장치 및 이를 이용한 플립칩 본딩 방법 | |
JP2003297879A (ja) | 半導体チップ圧着装置 | |
JP3348830B2 (ja) | はんだバンプボンディング装置およびはんだバンプボンディング方法 | |
JP2009004462A (ja) | 半導体装置の実装方法 | |
JP2000058597A (ja) | 電子部品実装方法 | |
JP2005175250A (ja) | バンプ付電子部品の実装方法およびバンプ付電子部品の実装構造 | |
JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
JPH11340278A (ja) | 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板 | |
JP3960076B2 (ja) | 電子部品実装方法 | |
JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
JPH0521520A (ja) | Ic実装方法 | |
JP2006229106A (ja) | 半導体装置の実装方法と実装装置および半導体装置 | |
JP2003133707A (ja) | 電子部品の装着方法及び装置 | |
JP2004259917A (ja) | ボンディング方法および装置 | |
JP4295517B2 (ja) | 半導体チップの実装構造および半導体チップの実装方法 | |
JPH10340927A (ja) | 半導体装置の製造方法およびボンディング装置 | |
JP2000195879A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090331 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |