JP2007129119A - Method for forming silicon oxide film by plasma cvd method - Google Patents

Method for forming silicon oxide film by plasma cvd method Download PDF

Info

Publication number
JP2007129119A
JP2007129119A JP2005321825A JP2005321825A JP2007129119A JP 2007129119 A JP2007129119 A JP 2007129119A JP 2005321825 A JP2005321825 A JP 2005321825A JP 2005321825 A JP2005321825 A JP 2005321825A JP 2007129119 A JP2007129119 A JP 2007129119A
Authority
JP
Japan
Prior art keywords
gas
oxide film
electrostatic chuck
substrate
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005321825A
Other languages
Japanese (ja)
Inventor
Kenji Oba
健二 大場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005321825A priority Critical patent/JP2007129119A/en
Publication of JP2007129119A publication Critical patent/JP2007129119A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the generation of plasma charges on a substrate when the support of the substrate by an electrostatic chuck is released as a method for forming a silicon oxide film by a plasma CVD method. <P>SOLUTION: A wafer W is supported by supplying the electrostatic chuck 2 with a voltage. A silane gas, an oxygen gas, and an argon gas are introduced into a space on the upper of the electrostatic chuck 2 from gas introducing nozzles 41 and 42, and a plasma is generated by exciting these gases, thus forming the silicon oxide film on the wafer W. A pressure in a reaction chamber is increased up to a fixed value under the state in which the introduction of the silane gas and the oxygen gas is stopped and the introduction of the argon gas is continued, and the supply of the voltage to the electrostatic chuck 2 is stopped. Accordingly, charges are released from the wafer W by bringing the plasma by exciting the argon gas and the wafer W under a charged state into contact. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、プラズマＣＶＤ法によるシリコン酸化膜の形成方法に関する。   The present invention relates to a method for forming a silicon oxide film by a plasma CVD method.

ＭＯＳＦＥＴの製造に際しては、素子領域に熱酸化法でゲート酸化膜を形成し、その上にゲート電極およびアルミニウム配線層を形成した後に、層間絶縁膜としてプラズマＣＶＤ法でシリコン酸化膜を形成することが行われている。
プラズマＣＶＤ法によるシリコン酸化膜の形成方法の従来例としては、下記の特許文献１に示す方法が挙げられる。 When manufacturing a MOSFET, a gate oxide film is formed in the element region by a thermal oxidation method, a gate electrode and an aluminum wiring layer are formed thereon, and then a silicon oxide film is formed as an interlayer insulating film by a plasma CVD method. Has been done.
As a conventional example of a method for forming a silicon oxide film by a plasma CVD method, there is a method shown in Patent Document 1 below.

この方法では、反応室内に基板を支持する静電チャックが設置され、反応室内の静電チャックの上側の空間に気体を導入する気体導入口を備えたプラズマＣＶＤ装置を用いている。そして、先ず、静電チャックに電圧を供給して基板を支持し、前記空間に前記気体導入口から、シラン（ＳｉＨ4）ガス、酸素（Ｏ2）ガス、およびアルゴン（Ａｒ）ガスを導入し、これらのガスを励起することによりプラズマを発生させて、前記基板上にシリコン酸化膜を形成する。 In this method, a plasma CVD apparatus is used in which an electrostatic chuck for supporting a substrate is installed in a reaction chamber, and a gas introduction port is provided for introducing gas into the space above the electrostatic chuck in the reaction chamber. First, a voltage is supplied to the electrostatic chuck to support the substrate, and silane (SiH 4 ) gas, oxygen (O 2 ) gas, and argon (Ar) gas are introduced into the space from the gas inlet. A plasma is generated by exciting these gases to form a silicon oxide film on the substrate.

次に、シランガスの導入を停止し、アルゴンガスと酸素ガスの導入を継続した状態で、静電チャックへの電圧の供給を停止した後に、アルゴンガスと酸素ガスの励起によるプラズマで基板から電荷を逃がすことにより、静電チャックによる基板の支持を解除している。
このように従来は、基板を静電チャックから外すためのプラズマをアルゴンガスと酸素ガスの励起により発生させるか、酸素ガスの励起により発生させている。これは、酸素ガスの励起で発生するプラズマが広がり難いことから、基板にゴミが付き難いと考えられていたためである。
特開２００２−４３３０４号公報 Next, after the introduction of the silane gas is stopped and the supply of the voltage to the electrostatic chuck is stopped while the introduction of the argon gas and the oxygen gas is continued, the electric charge is discharged from the substrate by the plasma generated by the excitation of the argon gas and the oxygen gas. By releasing, the support of the substrate by the electrostatic chuck is released.
As described above, conventionally, plasma for removing the substrate from the electrostatic chuck is generated by excitation of argon gas and oxygen gas, or generated by excitation of oxygen gas. This is because the plasma generated by the excitation of oxygen gas is difficult to spread, and it is considered that dust is not easily attached to the substrate.
JP 2002-43304 A

しかしながら、ＭＯＳＦＥＴのゲート電極およびアルミニウム配線層上にシリコン酸化膜を形成する方法として、前記従来の方法を採用すると、静電チャックによる基板の支持を解除する際に、プラズマを構成していた荷電粒子が基板に蓄積された状態（「プラズマチャージ」された状態）となり、ゲート酸化膜にダメージが生じ易いという問題点がある。   However, when the conventional method is employed as a method for forming a silicon oxide film on the gate electrode and the aluminum wiring layer of the MOSFET, the charged particles constituting the plasma when the support of the substrate by the electrostatic chuck is released. Is accumulated on the substrate (“plasma charged” state), and the gate oxide film is likely to be damaged.

本発明は、このような従来技術の問題点に着目してなされたものであり、プラズマＣＶＤ法によるシリコン酸化膜の形成方法として、静電チャックによる基板の支持を解除する際に、基板にプラズマチャージが生じ難くする方法を提供することを課題とする。   The present invention has been made paying attention to such problems of the prior art, and as a method of forming a silicon oxide film by plasma CVD, plasma is applied to the substrate when the support of the substrate by the electrostatic chuck is released. It is an object of the present invention to provide a method for making charging less likely to occur.

上記課題を解決するために、本発明の「プラズマＣＶＤ法によるシリコン酸化膜の形成方法」は、反応室内に基板を支持する静電チャックが設置され、反応室内の静電チャックの上側の空間に気体を導入する気体導入口を備えたプラズマＣＶＤ装置を用いて、基板上にシリコン酸化膜を形成する方法であって、前記静電チャックに電圧を供給して基板を支持し、前記空間に前記気体導入口からシラン（ＳｉＨ4）ガス、酸素（Ｏ2）ガス、およびアルゴン（Ａｒ）ガスを導入し、これらのガスを励起することによりプラズマを発生させて、前記基板上にシリコン酸化膜を形成した後に、シランガスと酸素ガスの導入を停止し、アルゴンガスの導入を継続した状態で、前記反応室内の圧力を所定値まで上昇させ、静電チャックへの電圧の供給を停止した後に、アルゴンガスの励起によるプラズマと帯電状態の基板を接触させて基板から電荷を逃がすことにより、静電チャックによる基板の支持を解除することを特徴とする。 In order to solve the above-described problems, the “method for forming a silicon oxide film by plasma CVD” according to the present invention includes an electrostatic chuck that supports a substrate in a reaction chamber and is placed in a space above the electrostatic chuck in the reaction chamber. A method of forming a silicon oxide film on a substrate using a plasma CVD apparatus having a gas inlet for introducing gas, wherein the substrate is supported by supplying a voltage to the electrostatic chuck, and Silane (SiH 4 ) gas, oxygen (O 2 ) gas, and argon (Ar) gas are introduced from the gas inlet, and plasma is generated by exciting these gases to form a silicon oxide film on the substrate. After the formation, the introduction of silane gas and oxygen gas is stopped, and the introduction of argon gas is continued, the pressure in the reaction chamber is increased to a predetermined value, and the voltage is supplied to the electrostatic chuck. After sealed, by contacting the substrate plasma with charged state by the excitation of the argon gas to release charge from the substrate, characterized in that to release the support of the substrate by the electrostatic chuck.

本発明の方法によれば、静電チャックによる基板の支持を解除するためのプラズマを発生させるガスとして、アルゴンガスを用いることで、従来のように酸素ガスとアルゴンガスの両方または酸素ガスを用いた場合よりも、静電チャックによる基板の支持を解除する際に基板に生じるプラズマチャージを低減できる。
また、ＭＯＳＦＥＴの製造方法における、ゲート酸化膜の上にゲート電極を形成した後の層間絶縁膜の形成を、本発明の「プラズマＣＶＤ法によるシリコン酸化膜の形成方法」で行うことにより、従来の「プラズマＣＶＤ法によるシリコン酸化膜の形成方法」で行った場合と比較して、ゲート酸化膜にダメージを生じ難くすることができる。 According to the method of the present invention, by using argon gas as a gas for generating plasma for releasing the support of the substrate by the electrostatic chuck, both oxygen gas and argon gas or oxygen gas is used as in the past. The plasma charge generated on the substrate when the support of the substrate by the electrostatic chuck is released can be reduced as compared with the case where the electrostatic chuck is used.
Further, in the MOSFET manufacturing method, the interlayer insulating film after the gate electrode is formed on the gate oxide film is formed by the “method of forming a silicon oxide film by plasma CVD” of the present invention. As compared with the case where the “method of forming a silicon oxide film by the plasma CVD method” is performed, the gate oxide film can be hardly damaged.

以下、本発明の実施形態について説明する。
図１は、この実施形態で使用したプラズマＣＶＤ装置を示す概略構成図である。
このプラズマＣＶＤ装置の反応室は、上部がドーム状で中間部と下部が円筒状である石英製の容器１からなる。下部の円筒は中間部の円筒より直径が小さく形成されている。この反応室内の中間部に、ウエハ（基板）Ｗを支持する静電チャック２と、静電チャック２を上下動させるリフト機構３が設置されている。静電チャック２には、直流電源からの配線２１と、ヘリウム（Ｈｅ）ガス供給源からの配管２２と、高周波電源２３からの配線２４が接続されている。 Hereinafter, embodiments of the present invention will be described.
FIG. 1 is a schematic configuration diagram showing a plasma CVD apparatus used in this embodiment.
The reaction chamber of this plasma CVD apparatus is composed of a quartz container 1 having a dome shape at the top and a cylindrical shape at the middle and bottom. The lower cylinder has a smaller diameter than the middle cylinder. An electrostatic chuck 2 that supports a wafer (substrate) W and a lift mechanism 3 that moves the electrostatic chuck 2 up and down are installed in an intermediate portion of the reaction chamber. The electrostatic chuck 2 is connected to a wiring 21 from a DC power source, a pipe 22 from a helium (He) gas supply source, and a wiring 24 from a high frequency power source 23.

反応室内には、また、ドームの頂点位置から鉛直下方に延びるガス導入ノズル（気体導入口）４１が設置され、ウエハＷが設置される位置より少し高い位置に、水平方向に延びるガス導入ノズル（気体導入口）４２が設置されている。鉛直下方に延びるガス導入ノズル４１には、シラン（ＳｉＨ4）ガスとアルゴン（Ａｒ）ガスが供給される配管４３が接続されている。水平方向に延びるガス導入ノズル４２には、シラン（ＳｉＨ4）ガスと酸素（Ｏ2）ガスとアルゴン（Ａｒ）ガスが供給される配管４４が接続されている。 A gas introduction nozzle (gas introduction port) 41 that extends vertically downward from the apex position of the dome is installed in the reaction chamber, and a gas introduction nozzle (horizontal direction) that is slightly higher than the position where the wafer W is installed ( (Gas inlet) 42 is installed. A pipe 43 to which silane (SiH 4 ) gas and argon (Ar) gas are supplied is connected to the gas introduction nozzle 41 extending vertically downward. A pipe 44 for supplying silane (SiH 4 ) gas, oxygen (O 2 ) gas, and argon (Ar) gas is connected to the gas introduction nozzle 42 extending in the horizontal direction.

反応室の下側円筒部内には、真空引き用のターボ分子ポンプに向かう配管を開閉するゲートバルブ５と、反応室内の圧力を制御するスロットルバルブ６が配置されている。
容器１の外側には、ドーム部の上側部分とドーム部の下側部分に、それぞれコイル７１，７２が巻かれている。上側部分のコイル７１は、鉛直下方に延びるノズル４１を中心とし、直径が静電チャック２と同じ程度の円に沿うように巻かれている。下側部分のコイル７２は、水平方向に延びるガス導入ノズル４２より少し高い位置に巻かれている。これらのコイル７１，７２には、それぞれ高周波電源７３，７４が接続されている。 In the lower cylindrical portion of the reaction chamber, a gate valve 5 that opens and closes a pipe toward the vacuum molecular turbo molecular pump and a throttle valve 6 that controls the pressure in the reaction chamber are arranged.
On the outside of the container 1, coils 71 and 72 are wound around an upper part of the dome part and a lower part of the dome part, respectively. The coil 71 in the upper portion is wound around a nozzle 41 extending vertically downward and along a circle having the same diameter as that of the electrostatic chuck 2. The coil 72 in the lower part is wound at a position slightly higher than the gas introduction nozzle 42 extending in the horizontal direction. These coils 71 and 72 are connected to high-frequency power sources 73 and 74, respectively.

この実施形態では、図２に示すタイミングチャートに従って、反応室内へのシランガス（ＳｉＨ4）の導入、反応室内への酸素（Ｏ2）ガスの導入、反応室内へのアルゴンガス（Ａｒ）の導入、高周波（ＲＦ）電源７３，７４，２３のパワー調節、静電チャック２への電圧の供給、静電チャック２へのヘリウム（Ｈｅ）ガスの供給、反応室内の圧力を制御する。 In this embodiment, according to the timing chart shown in FIG. 2, introduction of silane gas (SiH 4 ) into the reaction chamber, introduction of oxygen (O 2 ) gas into the reaction chamber, introduction of argon gas (Ar) into the reaction chamber, The power adjustment of the high frequency (RF) power sources 73, 74, and 23, the supply of voltage to the electrostatic chuck 2, the supply of helium (He) gas to the electrostatic chuck 2, and the pressure in the reaction chamber are controlled.

すなわち、時刻ｔ1 で、配管４３，４４にアルゴンガス供給源からアルゴンガスを所定流量で供給することにより、ガス導入ノズル４１，４２から反応室内へのアルゴンガスの導入を開始する。次に、時刻ｔ2 で、配管４４に酸素ガス供給源から酸素ガスを所定流量で供給することにより、ガス導入ノズル４２から反応室内への酸素ガスの導入を開始する。次に、時刻ｔ3で、ゲートバルブ５を開け、スロットルバルブ６の開度を調節することにより、反応室内の圧力を上昇させるとともに、高周波（ＲＦ）電源７３をＯＮにして、そのパワーを所定値とする。 That is, at time t 1 , by introducing argon gas from the argon gas supply source to the pipes 43 and 44 at a predetermined flow rate, introduction of argon gas from the gas introduction nozzles 41 and 42 into the reaction chamber is started. Next, at time t 2 , the introduction of oxygen gas from the gas introduction nozzle 42 into the reaction chamber is started by supplying oxygen gas from the oxygen gas supply source to the pipe 44 at a predetermined flow rate. Next, at time t 3 , the gate valve 5 is opened and the opening degree of the throttle valve 6 is adjusted to increase the pressure in the reaction chamber, and the high frequency (RF) power source 73 is turned on to set the power to a predetermined level. Value.

次に、時刻ｔ4で、スロットルバルブ６の開度を調節することにより、反応室内の圧力を低下させるとともに、高周波（ＲＦ）電源７４をＯＮにして、そのパワーを所定値とする。次に、時刻ｔ5で、直流電源をＯＮにすることにより、静電チャック２へ電圧を供給する。
次に、時刻ｔ6で、配管４３，４４にシランガス供給源からシランガスを所定流量で供給することにより、ガス導入ノズル４１，４２から反応室内へのシランガスの導入を開始する。次に、時刻ｔ7で、配管２２にヘリウムガス供給源からヘリウムガスを供給することにより、配管２２から静電チャック２へのヘリウムガスの供給を開始する。次に、時刻ｔ8で、高周波（ＲＦ）電源２３をＯＮにして、そのパワーを所定値とする。 Next, at time t 4 , the pressure in the reaction chamber is reduced by adjusting the opening of the throttle valve 6, and the high frequency (RF) power source 74 is turned on to set the power to a predetermined value. Next, at time t 5 , a voltage is supplied to the electrostatic chuck 2 by turning on the DC power supply.
Next, introduction of silane gas from the gas introduction nozzles 41 and 42 into the reaction chamber is started by supplying silane gas from the silane gas supply source at a predetermined flow rate to the pipes 43 and 44 at time t 6 . Next, supply of helium gas from the pipe 22 to the electrostatic chuck 2 is started by supplying helium gas from the helium gas supply source to the pipe 22 at time t 7 . Next, at time t 8 , the radio frequency (RF) power source 23 is turned on and the power is set to a predetermined value.

次に、時刻ｔ9 で、配管４３，４４にシランガス供給源からのシランガス供給を停止することにより、ガス導入ノズル４１，４２から反応室内へのシランガスの導入を停止するとともに、高周波（ＲＦ）電源２３をＯＦＦにする。
次に、時刻ｔ10で、配管４４に酸素ガス供給源からの酸素ガス供給を停止することにより、ガス導入ノズル４２から反応室内への酸素ガスの導入を停止するとともに、高周波（ＲＦ）電源７４のパワーを所定値まで下げる。また、配管２２にヘリウムガス供給源からのヘリウムガスの供給を停止することにより、配管２２から静電チャック２へのヘリウムガスの供給を停止する。また、スロットルバルブ６の開度を調節することにより、反応室内の圧力を上昇させる。なお、ガス導入ノズル４２から反応室内への酸素ガスの導入を停止するタイミングは、図２に一点鎖線で示すように、時刻ｔ9でもよい。 Next, at time t 9 , the supply of silane gas from the silane gas supply source to the pipes 43 and 44 is stopped to stop the introduction of the silane gas from the gas introduction nozzles 41 and 42 into the reaction chamber, and the radio frequency (RF) power source 23 is turned off.
Next, at time t 10 , by stopping the supply of oxygen gas from the oxygen gas supply source to the pipe 44, the introduction of oxygen gas from the gas introduction nozzle 42 into the reaction chamber is stopped and a radio frequency (RF) power source 74 is used. The power of is reduced to a predetermined value. Also, the supply of helium gas from the pipe 22 to the electrostatic chuck 2 is stopped by stopping the supply of helium gas from the helium gas supply source to the pipe 22. Further, the pressure in the reaction chamber is increased by adjusting the opening of the throttle valve 6. Note that the timing of stopping the introduction of oxygen gas from the gas introduction nozzle 42 into the reaction chamber may be time t 9 as shown by a one-dot chain line in FIG.

次に、時刻ｔ11で、直流電源をＯＦＦにすることにより、静電チャック２へ電圧供給を停止する。次に、時刻ｔ12で、高周波（ＲＦ）電源７３，７４をＯＦＦにするとともに、スロットルバルブ６の開度を調節して反応室内の圧力を下げる。また、配管４３，４４にアルゴンガス供給源からのアルゴンガス供給を停止することにより、ガス導入ノズル４１，４２から反応室内へのアルゴンガスの導入を停止する。 Next, at time t 11 , the voltage supply to the electrostatic chuck 2 is stopped by turning off the DC power supply. Next, at time t 12 , the radio frequency (RF) power sources 73 and 74 are turned off and the opening of the throttle valve 6 is adjusted to lower the pressure in the reaction chamber. Also, by stopping the supply of argon gas from the argon gas supply source to the pipes 43 and 44, the introduction of argon gas from the gas introduction nozzles 41 and 42 into the reaction chamber is stopped.

図２に示すタイミングチャートに従った制御により、時刻ｔ5 で静電チャック２に電圧が供給されてウエハＷが支持され、時刻ｔ7 で静電チャック２にヘリウムガスが供給され、時刻ｔ8で静電チャック２へバイアスパワーが付与された状態となる。この状態で、時刻ｔ9までの間、反応室内の静電チャック２の上側の空間にガス導入ノズル４１，４２からシランガス、酸素ガス、およびアルゴンガスが導入されて、コイル７１，７２に対する高周波電源７３，７４からの高周波電力の供給によって、反応室内でこれらのガスが励起されてプラズマが発生し、ウエハＷ上にシリコン酸化膜が形成される。 By control according to the timing chart shown in FIG. 2, a voltage is supplied to the electrostatic chuck 2 at time t 5 to support the wafer W, helium gas is supplied to the electrostatic chuck 2 at time t 7 , and time t 8. Thus, the bias power is applied to the electrostatic chuck 2. In this state, until time t 9, silane gas, oxygen gas, and argon gas are introduced from the gas introduction nozzles 41, 42 into the space above the electrostatic chuck 2 in the reaction chamber, and the high frequency power supply for the coils 71, 72. By supplying high frequency power from 73 and 74, these gases are excited in the reaction chamber to generate plasma, and a silicon oxide film is formed on the wafer W.

そして、シランガスと酸素ガスの導入が停止された時刻ｔ10から時刻ｔ12までの間、アルゴンガスの導入と高周波電源７３のパワーが持続され、高周波電源７４のパワーが所定値（例えば、成膜時の「１／３」程度）に保持される。また、この時刻ｔ10で反応室内の圧力が所定値まで上昇し、時刻ｔ11で静電チャック２への電圧の供給が停止される。
そのため、時刻ｔ11と時刻ｔ12との間に、リフト機構３により静電チャック２を上昇させることにより、アルゴンガスの励起によるプラズマと帯電状態のウエハＷが接触して、ウエハＷから電荷が逃げる。次いで、時刻ｔ12でアルゴンガスの供給が停止され、高周波電源７３，７４がＯＦＦにされ、スロットルバルブ６の開度が調節されて反応室内の圧力が低下した後に、ウエハＷを静電チャックから外して、反応室の外部に搬送する。 Then, from the time t 10 when the introduction of the silane gas and the oxygen gas is stopped to the time t 12 , the introduction of the argon gas and the power of the high frequency power source 73 are maintained, and the power of the high frequency power source 74 is a predetermined value (for example, film formation). (About 1/3 of the time). The pressure in the reaction chamber at this time t 10 rises to a predetermined value, the supply of voltage to the electrostatic chuck 2 is stopped at time t 11.
Therefore, between the time t 11 and time t 12, by increasing the electrostatic chuck 2 by the lift mechanism 3, in contact with the wafer W in the plasma and the charged state by the excitation of the argon gas, the charge from the wafer W is escape. Next, at time t 12 , the supply of argon gas is stopped, the high-frequency power sources 73 and 74 are turned off, the opening of the throttle valve 6 is adjusted, and the pressure in the reaction chamber is reduced. Remove and transport to the outside of the reaction chamber.

〔本発明の効果を調べる試験〕
ＭＯＳＦＥＴのゲート酸化膜の上にゲート電極を形成した後の層間絶縁膜の形成を、上述の図２に示すタイミングチャートに従った本発明の実施形態に相当する方法と、図３に示すタイミングチャートに従った従来技術の方法で行った場合の、ゲート酸化膜に生じるダメージを比較する試験を行った。この試験について以下に説明する。 [Test to examine the effect of the present invention]
The formation of the interlayer insulating film after forming the gate electrode on the gate oxide film of the MOSFET corresponds to a method corresponding to the embodiment of the present invention according to the timing chart shown in FIG. 2, and the timing chart shown in FIG. A test was conducted to compare the damage generated in the gate oxide film when the conventional method according to the method is used. This test will be described below.

図３に示すタイミングチャートは、時刻ｔ8 までは図２と同じであるが、時刻ｔ9 以降で、反応室内への酸素（Ｏ2 ）ガスの導入、反応室内へのアルゴンガス（Ａｒ）の導入、高周波（ＲＦ）電源７４のパワー調節、反応室内の圧力の制御方法が異なる。
すなわち、図３に示すタイミングチャートでは、時刻ｔ9 で、配管４３，４４にアルゴンガス供給源からのアルゴンガス供給を停止することにより、ガス導入ノズル４１，４２から反応室内へのアルゴンガスの導入を停止する。また、時刻ｔ10で、ガス導入ノズル４２から反応室内への酸素ガスの導入を継続するとともに、高周波電源７４のパワーを所定値まで下げるが、この所定値は図２の場合よりも高い（例えば、成膜時の「２／３」程度）。また、時刻ｔ10で反応室内の圧力を変えない。なお、ガス導入ノズル４２から反応室内へのアルゴンガスの導入を停止するタイミングは、図３に一点鎖線で示すように、時刻ｔ12でもよい。 The timing chart shown in FIG. 3 is the same as FIG. 2 until time t 8 , but after time t 9 , oxygen (O 2 ) gas is introduced into the reaction chamber, and argon gas (Ar) is introduced into the reaction chamber. The introduction, the power adjustment of the radio frequency (RF) power source 74, and the control method of the pressure in the reaction chamber are different.
That is, in the timing chart shown in FIG. 3, the argon gas is introduced into the reaction chamber from the gas introduction nozzles 41 and 42 by stopping the argon gas supply from the argon gas supply source to the pipes 43 and 44 at time t 9. To stop. At time t 10 , the introduction of oxygen gas from the gas introduction nozzle 42 into the reaction chamber is continued, and the power of the high-frequency power source 74 is lowered to a predetermined value. This predetermined value is higher than in the case of FIG. , "About 2/3" at the time of film formation). Also, it does not change the pressure in the reaction chamber at the time t 10. Note that the timing of stopping the introduction of the argon gas from the gas introduction nozzle 42 into the reaction chamber may be time t 12 as shown by a one-dot chain line in FIG.

したがって、図３に示すタイミングチャートに従った制御でも、時刻ｔ8 から時刻ｔ9 までの間でウエハＷ上にシリコン酸化膜が形成されるが、前述の違いにより、シランガスとアルゴンガスの導入が停止された時刻ｔ9 から時刻ｔ12までの間、酸素ガスの導入と高周波電源７３のパワーが持続され、高周波電源７４のパワーが成膜時の「２／３」程度に保持される。 Therefore, even in the control according to the timing chart shown in FIG. 3, a silicon oxide film is formed on the wafer W from time t 8 to time t 9. Due to the above-described difference, the introduction of silane gas and argon gas is prevented. From the time t 9 to the time t 12 when the operation is stopped, the introduction of oxygen gas and the power of the high-frequency power source 73 are maintained, and the power of the high-frequency power source 74 is maintained at about “2/3” during film formation.

この試験では、先ず、図４に示すＴＥＧ（Test Element Group）を含むチップ単位の素子を、ウエハＷ面内に１２８個形成した。図５は図４のＡ−Ａ断面図であり、図６は図４のＢ−Ｂ断面図である。
これらの図に示すように、このＴＥＧは、シリコン基板８１に、ＬＯＣＯＳ膜８２を形成した後に、素子領域に熱酸化膜８３を形成し、その上にポリシリコン膜を形成した後に図４に示す形状にパターニングすることで作製される。このポリシリコンパターン８４は、熱酸化膜８３の上部を含む位置に幅広に形成した電極部８４ａと、幅の狭い線状部８４ｂとからなる。 In this test, first, 128 elements in units of chips including the TEG (Test Element Group) shown in FIG. 5 is a cross-sectional view taken along the line AA in FIG. 4, and FIG. 6 is a cross-sectional view taken along the line BB in FIG.
As shown in these drawings, this TEG is shown in FIG. 4 after a LOCOS film 82 is formed on a silicon substrate 81, a thermal oxide film 83 is formed in an element region, and a polysilicon film is formed thereon. It is produced by patterning into a shape. The polysilicon pattern 84 includes an electrode portion 84a formed wide at a position including the upper portion of the thermal oxide film 83 and a linear portion 84b having a narrow width.

前記各素子に、アンテナ比が１７０、６００、１５００（１．５Ｋ）、２５００（２．５Ｋ）、４０００（４Ｋ）、５０００（５Ｋ）、７５００（７．５Ｋ）、１５０００（１５Ｋ）である８種類のＴＥＧを形成した。アンテナ比が各値になるように、熱酸化膜８３の面積は一定にし、ＴＥＧ毎にポリシリコンパターン８４の面積を変えた。ＴＥＧのアンテナ比が大きいほど、ポリシリコンパターン８４が電荷を引き寄せ易いため、プラズマＣＶＤ法によるシリコン酸化膜を形成した後に静電チャックによるウエハＷの支持を解除する際に、ウエハＷにプラズマチャージが生じ易く、熱酸化膜８３が破壊され易い。   In each of the above elements, the antenna ratio is 170, 600, 1500 (1.5K), 2500 (2.5K), 4000 (4K), 5000 (5K), 7500 (7.5K), 15000 (15K) 8 A type of TEG was formed. The area of the thermal oxide film 83 was made constant so that the antenna ratio was each value, and the area of the polysilicon pattern 84 was changed for each TEG. As the antenna ratio of the TEG is increased, the polysilicon pattern 84 is more likely to attract charges. Therefore, when the support of the wafer W by the electrostatic chuck is released after the silicon oxide film is formed by the plasma CVD method, the plasma charge is applied to the wafer W. The thermal oxide film 83 is easily broken.

このようにして８種類のアンテナ比のＴＥＧを含む素子が１２８個形成されたウエハＷの上に、図１に示すプラズマＣＶＤ装置を用い、図２および３に示すタイミングチャートに従った各方法でシリコン酸化膜を形成した後、全てのＴＥＧについてＴＺＤＢ（Time Zero Dielectric Breakdown：瞬時絶縁破壊）測定を行った。
ＴＺＤＢ測定は、一定電圧を所定時間毎に印加しながら、熱酸化膜８３に流れるリーク電流を常時測定することで行い、リーク電流が１０μＡ／ｃｍ2になるか、初期のリーク電流の１００倍になった時点で「絶縁膜が破壊された」と判定し、その時点の電圧を調べた。そして、この電圧値から電界強度を算出し、算出された電界強度を横軸とし、累積破壊率（％）を縦軸としたグラフにまとめた。 Using the plasma CVD apparatus shown in FIG. 1 on the wafer W on which 128 elements including TEGs having eight antenna ratios are formed in this way, each method according to the timing charts shown in FIGS. 2 and 3 is used. After the silicon oxide film was formed, TZDB (Time Zero Dielectric Breakdown) measurement was performed on all TEGs.
The TZDB measurement is performed by constantly measuring the leakage current flowing through the thermal oxide film 83 while applying a constant voltage every predetermined time. The leakage current is 10 μA / cm 2 or 100 times the initial leakage current. At that time, it was determined that “the insulating film was destroyed”, and the voltage at that time was examined. Then, the electric field strength was calculated from this voltage value, and the calculated electric field strength was plotted on the horizontal axis, and the cumulative breakdown rate (%) was plotted on the vertical axis.

なお、プラズマＣＶＤ装置としては、アプライドマテリアルズ社製の「Ｕｌｔｉｍａ ＨＤＰ Ｃｅｎｔｕｒａ」を用い、以下の条件で行った。
シランガス（ＳｉＨ4）の流量：７０sccm
酸素（Ｏ2）ガスの流量：１２６sccm
アルゴンガス（Ａｒ）の流量：１２６sccm
高周波電源７３のパワー：時刻ｔ3 で１３００Ｗ
：時刻ｔ10で１０００Ｗ
高周波電源７４のパワー：時刻ｔ4 で３０００Ｗ
：時刻ｔ10で１０００Ｗ（図２）と２０００Ｗ（図３）
高周波電源２３のパワー：３５００Ｗ
静電チャック２への供給電圧：９５０Ｖ
ヘリウム（Ｈｅ）ガスの圧力：導入側５．０torr、排気側８．５torr
反応室内の圧力：時刻ｔ1 で５ｍtorr
：時刻ｔ3 で１５ｍtorr
：時刻ｔ10で１５ｍtorr（図２）
：時刻ｔ12で５ｍtorr（図２）
この結果を示すグラフを図７〜１２に示す。 In addition, as a plasma CVD apparatus, "Ultima HDP Centura" manufactured by Applied Materials was used, and the following conditions were used.
Silane gas (SiH 4 ) flow rate: 70 sccm
Oxygen (O 2 ) gas flow rate: 126 sccm
Argon gas (Ar) flow rate: 126 sccm
Power of high frequency power supply 73: 1300 W at time t 3
: At a time t 10 1000W
High frequency power supply 74 power: 3000 W at time t 4
: 1000 W (FIG. 2) and 2000 W (FIG. 3) at time t 10
Power of the high frequency power supply 23: 3500 W
Supply voltage to the electrostatic chuck 2: 950V
Helium (He) gas pressure: 5.0 torr on the inlet side, 8.5 torr on the exhaust side
Pressure in reaction chamber: 5 mtorr at time t 1
: 15 mtorr at time t 3
: 15 mtorr at time t 10 (Fig. 2)
: 5 mtorr at time t 12 (Fig. 2)
Graphs showing the results are shown in FIGS.

図７は、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成する前の結果を示すグラフである。図８は、図２に示すタイミングチャートに従った方法で、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成した後の結果を示すグラフである。図９は、図２に示すタイミングチャートに従い、図８の結果を得た方法とは成膜条件（時刻ｔ9 まで）が異なる方法で、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成した後の結果を示すグラフである。 FIG. 7 is a graph showing the results before forming a silicon oxide film by plasma CVD on TEG. FIG. 8 is a graph showing the result after a silicon oxide film is formed on the TEG by plasma CVD using the method according to the timing chart shown in FIG. 9, according to the timing chart shown in FIG. 2, in a way that the film forming conditions (until time t 9) is different from the method to obtain the results of Figure 8, after forming a silicon oxide film by plasma CVD on TEG It is a graph which shows the result.

図１０は、図３に示すタイミングチャート（時刻ｔ9 でアルゴンガスの供給を停止する）に従い、図８の結果を得た方法と成膜条件（時刻ｔ9 まで）が同じ方法で、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成した後の結果を示すグラフである。図１１は、図３に示すタイミングチャート（時刻ｔ12でアルゴンガスの供給を停止する）に従い、図８の結果を得た方法と成膜条件（時刻ｔ9 まで）が同じ方法で、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成した後の結果を示すグラフである。 10, according to the timing chart shown in FIG. 3 (to stop the supply of the argon gas at time t 9), (until time t 9) method and the deposition conditions and the results of FIG. 8 in the same way, on TEG It is a graph which shows the result after forming the silicon oxide film by plasma CVD method. 11, according to the timing chart shown in FIG. 3 (to stop the supply of the argon gas at time t 12), (until time t 9) method and the deposition conditions and the results of FIG. 8 in the same way, on TEG It is a graph which shows the result after forming the silicon oxide film by plasma CVD method.

図１２は、図３に示すタイミングチャート（時刻ｔ9 でアルゴンガスの供給を停止する）に従い、図９の結果を得た方法と成膜条件（時刻ｔ9 まで）が同じ方法で、ＴＥＧ上にプラズマＣＶＤ法によるシリコン酸化膜を形成した後の結果を示すグラフである。
すなわち、図８と図９は、プラズマＣＶＤ法によるシリコン酸化膜の形成後にウエハＷを静電チャック２から外すためのプラズマを、アルゴンガスの励起により発生させた本発明の方法の結果を示すグラフである。図１０と１２は、プラズマＣＶＤ法によるシリコン酸化膜の形成後にウエハＷを静電チャック２から外すためのプラズマを、酸素ガスの励起により発生させた従来の方法の結果を示すグラフである。図１１は、プラズマＣＶＤ法によるシリコン酸化膜の形成後にウエハＷを静電チャック２から外すためのプラズマを、酸素ガスとアルゴンガスの励起により発生させた従来の方法の結果を示すグラフである。 12, according to the timing chart shown in FIG. 3 (to stop the supply of the argon gas at time t 9), (until time t 9) method and the deposition conditions and the results of FIG. 9 in the same way, on TEG It is a graph which shows the result after forming the silicon oxide film by plasma CVD method.
That is, FIG. 8 and FIG. 9 are graphs showing the results of the method of the present invention in which the plasma for removing the wafer W from the electrostatic chuck 2 after the formation of the silicon oxide film by the plasma CVD method is generated by the excitation of argon gas. It is. 10 and 12 are graphs showing the results of a conventional method in which plasma for removing the wafer W from the electrostatic chuck 2 after the formation of the silicon oxide film by the plasma CVD method is generated by excitation of oxygen gas. FIG. 11 is a graph showing the results of a conventional method in which plasma for removing the wafer W from the electrostatic chuck 2 after the formation of a silicon oxide film by plasma CVD is generated by excitation of oxygen gas and argon gas.

そして、図８と図９のグラフは図７のグラフと同様に、電界強度が１１ＭＶ／ｃｍ未満では、アンテナ比が最も高い場合でも累積破壊率は２０％以下であり、１１ＭＶ／ｃｍの付近で急激に高くなっている。これに対して、図１０〜１２のグラフは、アンテナ比が６００以下のＴＥＧについては、電界強度が１１ＭＶ／ｃｍ未満で累積破壊率が２０％以下となった場合もあるが、多くは電界強度が２ＭＶ／ｃｍ以下でも累積破壊率が２０％を超え、１ＭＶ／ｃｍの付近で急激に高くなる場合もある。   The graphs of FIGS. 8 and 9 are similar to the graph of FIG. 7, when the electric field strength is less than 11 MV / cm, the cumulative breakdown rate is 20% or less even when the antenna ratio is the highest, and in the vicinity of 11 MV / cm. It is getting higher rapidly. On the other hand, in the graphs of FIGS. 10 to 12, for the TEG having an antenna ratio of 600 or less, the electric field strength may be less than 11 MV / cm and the cumulative breakdown rate may be 20% or less. In some cases, the cumulative fracture rate exceeds 20% even when the value is 2 MV / cm or less, and the value rapidly increases in the vicinity of 1 MV / cm.

この結果から、ＭＯＳＦＥＴのゲート酸化膜の上にゲート電極を形成した後の層間絶縁膜の形成を、本発明の実施形態に相当する方法で行った方が、従来技術の方法で行った場合よりも、静電チャックから外す際に基板に生じるプラズマチャージが低減されて、ゲート酸化膜に生じるダメージを低減できることが分かる。
なお、プラズマＣＶＤ装置としてアプライドマテリアルズ社製の「Ｕｌｔｉｍａ ＨＤＰ Ｃｅｎｔｕｒａ」を用いた場合、ウエハＷを静電チャック２から外す際（時刻ｔ9 以降）の各条件の好適範囲は以下の通りである。 From this result, the formation of the interlayer insulating film after forming the gate electrode on the gate oxide film of the MOSFET is performed by the method corresponding to the embodiment of the present invention, compared with the case of performing by the conventional method. However, it can be seen that the plasma charge generated on the substrate when it is removed from the electrostatic chuck is reduced, and the damage generated on the gate oxide film can be reduced.
In addition, when “Ultima HDP Centura” manufactured by Applied Materials is used as the plasma CVD apparatus, the preferable ranges of the respective conditions when removing the wafer W from the electrostatic chuck 2 (after time t 9 ) are as follows. .

アルゴンガス（Ａｒ）の流量：１２６ sccm で、時刻ｔ10〜ｔ12の反応室内の圧力：１０〜２０ｍtorr、１５ｍtorrが特に好ましい。
反応室内の圧力：５ｍtorrの場合、アルゴンガス（Ａｒ）の流量：１５０ sccm 。
高周波電源７４のパワーは、時刻ｔ10〜ｔ12で５００〜１５００Ｗ。 The flow rate of argon gas (Ar): at 126 sccm, reaction chamber pressure of time t 10 ~t 12: 10~20mtorr, 15mtorr is particularly preferred.
When the pressure in the reaction chamber is 5 mtorr, the flow rate of argon gas (Ar) is 150 sccm.
The power of the high-frequency power source 74 is 500 to 1500 W at times t 10 to t 12 .

実施形態で使用したプラズマＣＶＤ装置を示す概略構成図。The schematic block diagram which shows the plasma CVD apparatus used in embodiment. 実施形態の方法を示すタイミングチャート。The timing chart which shows the method of embodiment. 従来技術の方法を示すタイミングチャート。The timing chart which shows the method of a prior art. 試験で形成したＴＥＧを示す平面図。The top view which shows TEG formed by the test. 図４のＡ−Ａ断面図。AA sectional drawing of FIG. 図４のＢ−Ｂ断面図。BB sectional drawing of FIG. シリコン酸化膜を形成する前のＴＺＤＢ結果を示すグラフ。The graph which shows the TZDB result before forming a silicon oxide film. 図２の方法でシリコン酸化膜を形成した後のＴＺＤＢ結果のグラフ。The graph of the TZDB result after forming a silicon oxide film by the method of FIG. 図２の方法でシリコン酸化膜を形成した後のＴＺＤＢ結果のグラフ。The graph of the TZDB result after forming a silicon oxide film by the method of FIG. 図３の方法でシリコン酸化膜を形成した後のＴＺＤＢ結果のグラフ。The graph of the TZDB result after forming a silicon oxide film by the method of FIG. 図３の方法でシリコン酸化膜を形成した後のＴＺＤＢ結果のグラフ。The graph of the TZDB result after forming a silicon oxide film by the method of FIG. 図３の方法でシリコン酸化膜を形成した後のＴＺＤＢ結果のグラフ。The graph of the TZDB result after forming a silicon oxide film by the method of FIG.

符号の説明Explanation of symbols

１…反応室をなす容器、２…静電チャック、３…リフト機構、４１，４２…ガス導入ノズル（気体導入口）、２１…直流電源からの配線、２２…ヘリウムガス供給源からの配管、２３…高周波電源、２４…高周波電源からの配線、４３，４４…配管、５…ゲートバルブ、６…スロットルバルブ、７１，７２…コイル、７３，７４…高周波電源、８１…ＴＥＧのシリコン基板、８２…ＴＥＧのＬＯＣＯＳ膜、８３…ＴＥＧの熱酸化膜（ゲート酸化膜）、８４…ＴＥＧのポリシリコンパターン、Ｗ…ウエハ（基板）。   DESCRIPTION OF SYMBOLS 1 ... Container which makes reaction chamber, 2 ... Electrostatic chuck, 3 ... Lift mechanism, 41, 42 ... Gas introduction nozzle (gas introduction port), 21 ... Wiring from DC power supply, 22 ... Piping from helium gas supply source, 23: High frequency power supply, 24: Wiring from high frequency power supply, 43, 44 ... Piping, 5 ... Gate valve, 6 ... Throttle valve, 71, 72 ... Coil, 73, 74 ... High frequency power supply, 81 ... Silicon substrate of TEG, 82 LOCOS film of TEG, 83 ... Thermal oxide film (gate oxide film) of TEG, 84 ... Polysilicon pattern of TEG, W ... Wafer (substrate).

Claims (2)

反応室内に基板を支持する静電チャックが設置され、反応室内の静電チャックの上側の空間に気体を導入する気体導入口を備えたプラズマＣＶＤ装置を用いて、基板上にシリコン酸化膜を形成する方法であって、
前記静電チャックに電圧を供給して基板を支持し、前記空間に前記気体導入口からシラン（ＳｉＨ4）ガス、酸素（Ｏ2）ガス、およびアルゴン（Ａｒ）ガスを導入し、これらのガスを励起することによりプラズマを発生させて、前記基板上にシリコン酸化膜を形成した後に、
シランガスと酸素ガスの導入を停止し、アルゴンガスの導入を継続した状態で、前記反応室内の圧力を所定値まで上昇させ、静電チャックへの電圧の供給を停止した後に、アルゴンガスの励起によるプラズマと帯電状態の基板を接触させて基板から電荷を逃がすことにより、静電チャックによる基板の支持を解除することを特徴とするプラズマＣＶＤ法によるシリコン酸化膜の形成方法。 An electrostatic chuck that supports the substrate is installed in the reaction chamber, and a silicon oxide film is formed on the substrate using a plasma CVD apparatus equipped with a gas inlet for introducing gas into the space above the electrostatic chuck in the reaction chamber. A way to
A voltage is supplied to the electrostatic chuck to support the substrate, and silane (SiH 4 ) gas, oxygen (O 2 ) gas, and argon (Ar) gas are introduced into the space from the gas introduction port. After generating a plasma by exciting a silicon oxide film on the substrate,
After stopping the introduction of silane gas and oxygen gas and continuing the introduction of argon gas, the pressure in the reaction chamber is increased to a predetermined value, and the supply of voltage to the electrostatic chuck is stopped, and then the excitation of argon gas is performed. A method for forming a silicon oxide film by plasma CVD, wherein the support of the substrate by the electrostatic chuck is released by bringing the plasma and the charged substrate into contact with each other to release the charge from the substrate. ゲート酸化膜の上にゲート電極を形成した後の層間絶縁膜の形成を、請求項１記載のシリコン酸化膜の形成方法で行うＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）の製造方法。   A method for manufacturing a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), wherein the formation of the interlayer insulating film after forming the gate electrode on the gate oxide film is performed by the silicon oxide film forming method according to claim 1.
JP2005321825A 2005-11-07 2005-11-07 Method for forming silicon oxide film by plasma cvd method Withdrawn JP2007129119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005321825A JP2007129119A (en) 2005-11-07 2005-11-07 Method for forming silicon oxide film by plasma cvd method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321825A JP2007129119A (en) 2005-11-07 2005-11-07 Method for forming silicon oxide film by plasma cvd method

Publications (1)

Publication Number Publication Date
JP2007129119A true JP2007129119A (en) 2007-05-24

Family

ID=38151505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005321825A Withdrawn JP2007129119A (en) 2005-11-07 2005-11-07 Method for forming silicon oxide film by plasma cvd method

Country Status (1)

Country Link
JP (1) JP2007129119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012521652A (en) * 2009-03-24 2012-09-13 ラム リサーチ コーポレーション Method and apparatus for suppressing potential spike during dechucking
KR20210010650A (en) * 2016-06-28 2021-01-27 어플라이드 머티어리얼스, 인코포레이티드 Cvd based oxide-metal multi structure for 3d nand memory devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043304A (en) * 2000-07-18 2002-02-08 Applied Materials Inc Method and apparatus for plasma treatment, and method of forming film
JP2002134489A (en) * 2000-10-25 2002-05-10 Tokyo Electron Ltd Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device
JP2004022671A (en) * 2002-06-13 2004-01-22 Fujitsu Ltd Method for manufacturing ferroelectric capacitor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043304A (en) * 2000-07-18 2002-02-08 Applied Materials Inc Method and apparatus for plasma treatment, and method of forming film
JP2002134489A (en) * 2000-10-25 2002-05-10 Tokyo Electron Ltd Method for destaticizing substrate, vapor depositing device and method for manufacturing semiconductor device
JP2004022671A (en) * 2002-06-13 2004-01-22 Fujitsu Ltd Method for manufacturing ferroelectric capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012521652A (en) * 2009-03-24 2012-09-13 ラム リサーチ コーポレーション Method and apparatus for suppressing potential spike during dechucking
KR20210010650A (en) * 2016-06-28 2021-01-27 어플라이드 머티어리얼스, 인코포레이티드 Cvd based oxide-metal multi structure for 3d nand memory devices
KR102337153B1 (en) * 2016-06-28 2021-12-07 어플라이드 머티어리얼스, 인코포레이티드 Cvd based oxide-metal multi structure for 3d nand memory devices
US11817320B2 (en) 2016-06-28 2023-11-14 Applied Materials, Inc. CVD based oxide-metal multi structure for 3D NAND memory devices

Similar Documents

Publication Publication Date Title
CN100375247C (en) Plasma processing method and plasma processing device
TWI600083B (en) Plasma etching method
JP3725100B2 (en) Deposition method
KR100927983B1 (en) Substrate Treatment Method And Substrate Treatment Apparatus
KR101331420B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
TWI557799B (en) Methods for oxidation of a semiconductor device
US7816272B2 (en) Process of cleaning a semiconductor manufacturing system and method of manufacturing a semiconductor device
US20040048452A1 (en) Method of producing electronic device material
KR20140034705A (en) Substrate processing apparatus and method of manufacturing semiconductor device
JPH07335559A (en) Method for manufacturing semiconductor device
US20070218681A1 (en) Plasma etching method and computer-readable storage medium
JP4126517B2 (en) Vapor processing equipment
US7192532B2 (en) Dry etching method
US6632726B2 (en) Film formation method and film formation apparatus
JP4123428B2 (en) Etching method
US11610766B2 (en) Target object processing method and plasma processing apparatus
JP2007129119A (en) Method for forming silicon oxide film by plasma cvd method
JP2005539366A (en) Capacitor forming method and capacitor dielectric layer forming method
JP2011176177A (en) Method of manufacturing semiconductor device, semiconductor device and substrate processing apparatus
US6492279B1 (en) Plasma etching methods
JP4060450B2 (en) Dry etching method
JP3986808B2 (en) Dry etching method
US20030153193A1 (en) Etching method
US20070105397A1 (en) Method for removing hydrogen gas from a chamber
JPH0927457A (en) Thin film depositing method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110609