JP2002131882A - マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 - Google Patents
マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法Info
- Publication number
- JP2002131882A JP2002131882A JP2000327300A JP2000327300A JP2002131882A JP 2002131882 A JP2002131882 A JP 2002131882A JP 2000327300 A JP2000327300 A JP 2000327300A JP 2000327300 A JP2000327300 A JP 2000327300A JP 2002131882 A JP2002131882 A JP 2002131882A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- design
- mask
- reference value
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
が高いパターンを形成するマスクパターン補正方法を提
供する。 【解決手段】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第1ステップと、プロセス裕度が基準値を満たす
ようにパターンを補正する第2ステップとを少なくとも
具備する。デザインルール上では製造可能であるが、光
露光工程での露光量、焦点距離の変動によるパターン寸
法の変動量が大きくなるパターンに対して、そのプロセ
ス裕度を高めることができる。
Description
光工程で用いるマスクを補正するマスクパターン補正方
法、マスクパターン補正装置、及びマスクパターン補正
プログラムを格納した記録媒体、及びこのマスクを用い
た光露光工程を含む半導体装置の製造方法に関する。
能な最小の線幅を示すデザインルールは、微細加工技術
の向上とともに縮小され、今や、サブクォーターミクロ
ン(0.25μm以下)の線幅(ゲート長など)をもつ
素子を形成することができるようになった。設計者は、
このデザインルールを満たす範囲でいかなるパターンを
形成/配置することができ、高密度の集積回路を設計す
ることができる。
が微細化されたために、マスクパターンをウェハ上に光
転写する際に生じる近接効果(OPE:Optical Proxim
ityEffect)が素子特性に影響を与えるようになってき
た。例えば、デザインルールを満たすパターンであって
も、パターン中の鋭利部分は転写されずに角が取れて丸
くなり、或いはラインパターンの粗密分布によりライン
幅が変化してしまう。素子の微細化により、素子の大き
さに対する近接効果の割合が増え、素子特性に影響を及
ぼしてしまう。
様々な近接効果補正(OPC:Optical Proximity Corr
ection)技術が提案されてきた。例えば、転写されない
パターン部分に対して所定の補正(OPC)パターンを
付与する近接効果補正を行うことで、OPEによる影響
を回避し、設計パターンとウェハ上の転写パターンとの
誤差を減じていた。
素子の更なる微細化に伴い、デザインルールとパターン
配置によっては、デザインルールを満たしていても配置
されたパターンのプロセス裕度が基準値に対して小さい
場合がある。
グラフィ)工程において、ウェハ全面に対して露光量
(ドーズ量)、焦点距離(フォーカス)を一定に保つこ
とが困難になる。ウェハ中央と外周とでは、露光量及び
焦点距離の誤差が多少なり存在する。露光量と焦点距離
が変化すると、ウェハ上に転写されるパターンが設計パ
ターンからずれてきてしまう。
るパターン配置であっても、露光量と焦点距離の変動量
に対するプロセス裕度が基準値を満たすことができない
状況が発生することがある。その場合、プロセス裕度が
基準値を満たすようにデザインルールを制限しなければ
ならず、半導体装置の設計上大きな制約となっていた。
ーンが設計デザイン寸法どおりになるようにマスク寸法
を補正するものであり、設計されたデザインのプロセス
裕度を増加させるものではない。従って、従来技術で
は、プロセス裕度が基準値に満たないパターンに対して
補正することができない。
決するために成されたものであり、その目的は、半導体
ウェハ上にプロセス裕度及び補正精度が高いパターンを
形成するマスクパターン補正方法、マスクパターン補正
装置及びマスクパターン補正プログラムを格納した記録
媒体を提供することである。
チップを歩留り良く製造する半導体装置の製造方法を提
供することである。
め、本発明の第1の特徴は、所定のデザインルールに従
って設計された、半導体装置の光露光工程において使用
するマスクの設計パターンから、露光量と焦点距離の変
動に対するプロセス裕度が所定の基準値に達していない
パターンを抽出する第1ステップと、プロセス裕度が基
準値を満たすようにパターンを補正する第2ステップと
を少なくとも具備するマスクパターン補正方法であるこ
とである。
ンを設計するうえでの設計基準であり、光露光技術、エ
ッチング加工技術などのいわゆる微細加工技術におい
て、製造することができる最小のライン寸法、スペース
寸法などを規定している。このデザインルール上では製
造可能なパターンであっても、光露光工程における露光
量或いは焦点距離などの変動により、実際にはパターン
寸法が大きく変動してしまうパターンが存在する。この
露光量或いは焦点距離などの変動によるパターン寸法の
変動量が大きい場合、「プロセス裕度」が基準値に達し
ていないと判断し、設計パターンに対して補正を施す。
プロセス裕度の基準値は、デザインルール、微細加工精
度、素子の電気特性などを勘案して定められる。
計パターンに対して、プロセス裕度の補正を行うことが
できる。また、この補正の対象となるマスクの設計パタ
ーンは、デザインルールに従って作成されたものであ
る。従って、デザインルールに対してプロセス裕度に関
するルールを加えたり、或いはデザインルールを制限す
ることなく、プロセス裕度が基準値に満たないパターン
を補正することができる。また、プロセス裕度が基準値
を常に満たすパターンを半導体ウェハ上に形成し、且つ
補正精度の高いマスクパターンを形成することができ
る。
で前記パターンのパターンピッチが一定に保持されてい
るか否かを判定する第3ステップをさらに具備すること
が望ましい。パターンにプロセス裕度の補正を施すこと
で、補正の前後でパターンピッチが変化する場合が考え
られる。そこで、補正後のパターンに対して、パターン
ピッチの変化の有無を判定し、パターンピッチの変化が
ある場合に、該当するパターンに対して再度プロセス裕
度の補正を施す。つまり、第3ステップにおいてデザイ
ンルールを満たしていないと判定された場合、第2ステ
ップに戻り、プロセス裕度を満たし、且つパターンピッ
チが一定に保持されるまで繰り返し補正を行うことで、
補正精度をより高めることができる。
ターンが、デザインルールを満たしているか否かを判定
する第4ステップをさらに具備することが望ましい。パ
ターンにプロセス裕度の補正を施すことで、プロセス裕
度は満たすがデザインルールを満たさなくなる場合が考
えられる。そこで、補正後のパターンに対して、デザイ
ンルールに規定する最小ライン寸法及び最小スペース寸
法を満たすか否かを判定し、デザインルール違反を発見
した場合に、該当する設計パターンに対して再度プロセ
ス裕度の補正を施す。つまり、第4ステップにおいてデ
ザインルールを満たしていないと判定された場合、第2
ステップに戻り、プロセス裕度及びデザインルールを同
時に満たすまで繰り返し補正を行うことで、補正精度を
より高めることができる。なお、第4ステップは、第2
ステップの後に行えばよく、第3ステップとの前後関係
は特に問わない。
プにおいて補正されたパターンがラインパターンである
場合、第4ステップは、ラインパターンが、デザインル
ールに規定する最小ライン寸法及び最小スペース寸法以
上のライン寸法及びスペース寸法を有するパターンであ
るか否かを判定するステップであることが望ましい。さ
らに、第2ステップにおいて補正されたパターンが配線
パターンである場合、補正後の配線パターンのライン寸
法が、配線容量の許容範囲内に収まっているか否かを判
定する第5ステップを有することが望ましい。配線パタ
ーンにプロセス裕度の補正を施すことで、プロセス裕度
は満たすが配線容量が基準値より大きくなる場合が考え
られる。そこで、補正後の配線パターンのライン寸法
が、配線容量の許容範囲内におさまっているか否かを判
定し、許容範囲を越えている場合には、該当する設計パ
ターンに対して再度プロセス裕度の補正を施す。つま
り、第5ステップにおいて配線容量が許容範囲内におさ
まっていないと判定された場合、第2ステップに戻り、
プロセス裕度及び容量基準を同時に満たすまで繰り返し
補正を行うことで、補正精度をより高めることができ
る。なお、第5ステップは、第2ステップの後に行えば
よく、第3ステップ或いは第4ステップとの前後関係は
特に問わない。
プは、(1)設計パターンを用いて光露光工程のシミュ
レーションを行い、露光量と焦点距離の条件を振ったと
きの転写パターンを算出する第1作業と、(2)転写パ
ターンを用いて、露光量と焦点距離を振ったときのパタ
ーン寸法の変動量を算出する第2作業と、(3)パター
ン寸法の変動量が基準値以上であるか否かを判定するこ
とにより、プロセス裕度を判定する第3作業とから構成
されていることが望ましい。
プの後に、補正された設計パターンがウェハ上に転写及
び加工される際、所望パターン寸法または所望パターン
形状が形成できなくなる場合に、所望パターン寸法また
は所望パターン形状を得るために補正された設計パター
ンを更に近接効果補正を施すことが望ましい。補正後の
設計パターンに対して必要な近接効果補正を行うこと
で、より高精度なマスクパターン補正を行うことができ
るようになる。
などのライン系或いはコンタクトホール系であることが
望ましい。ライン系の場合、ライン及びそれに隣接する
スペースとの関係からプロセス裕度の判定を行うことが
でき、コンタクトホール系の場合、コンタクト径及び隣
接するコンタクト間距離の関係からプロセス裕度の判定
を行うことができる。さらに、コンタクトホール系で作
成された補正ルールが、コンタクトホールの各々の辺に
独立して適用されることが望ましい。
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出するパターン抽出部と、プロセ
ス裕度が基準値を満たすようにパターンを補正するパタ
ーン補正部とを少なくとも具備するマスクパターン補正
装置であることである。
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出する第1ステップと、プロセス
裕度が基準値を満たすようにパターンを補正する第2ス
テップとを少なくとも具備するマスクパターン補正プロ
グラムを格納した記録媒体であることである。
インルールに従って、半導体装置の光露光工程において
使用するマスクを設計する第1ステップと、(2)マス
クの設計パターンから、露光量と焦点距離の変動に対す
るプロセス裕度が所定の基準値に達していないパターン
を抽出する第2ステップと、(3)プロセス裕度が基準
値を満たすようにパターンを補正する第3ステップと、
(4)補正後の設計パターンに対して近接効果補正を行
う第4ステップと、(5)設計パターンに基づいてマス
クを製作する第5ステップと、(6)マスクを用いた光
露光工程を含む所定の半導体製造工程により、半導体ウ
ェハを製造する第6ステップとを少なくとも具備する半
導体装置の製造方法であることである。
ールに制限をかけることなく、光露光工程での露光量或
いは焦点距離の変動、近接効果に対する補正精度の高い
マスクパターンを製作することができる。そして、この
マスクを用いて半導体ウェハ上にパターンを転写して、
半導体集積回路を製造することで、不良発生率が低い半
導体ウェハを製造することができる。従って、生産効率
(製造歩留り)の高い半導体装置の製造方法を提供する
ことができる。
参照して、本発明の実施の形態を説明する。図1は、本
発明の第1の実施の形態に係るマスクパターン補正装置
の構成を示すブロック図である。本発明の第1の実施の
形態に係るマスクパターン補正装置26は、マスクパタ
ーン補正処理に必要な設計パターンデータなどを格納し
たデータ記憶部1と、マスクパターン補正プログラムな
どを格納したプログラム記憶部2と、一連のマスクパタ
ーン補正処理を実行するための機能手段を備えた処理制
御部3とから少なくとも構成されている。処理制御部3
は、通常のコンピュータシステムの中央処理装置(CP
U)の一部を構成している。データ記憶部1及びプログ
ラム記憶部2はCPUの内部の主記憶装置で構成しても
良く、このCPUに接続された半導体ROMや半導体R
AMなどの半導体メモリ、或いは磁気ディスク装置など
の記憶装置で構成してもよい。
焦点距離(フォーカス)に対するプロセス裕度が、予め
定められた所定の基準値に達していないパターンを設計
パターンから抽出するパターン抽出部6と、抽出された
パターンをプロセス裕度が基準値を満たすように補正す
るパターン補正部7と、補正後のパターンピッチが補正
前のパターンピッチに対して、一定に保持されているか
否かをチェックするパターンピッチチェック部8と、補
正後のパターンの配線容量が許容範囲内に収まっている
か否かをチェックする配線容量チェック部9と、補正後
のパターンがデザインルールを満たしているか否かをチ
ェックするデザインルールチェック部10と、補正後の
設計パターンの必要な部分に対して近接効果補正(OP
C)パターンを付して、近接効果補正を施す近接効果補
正(OPC)部11とから少なくとも構成されている。
これらのパターン抽出部6、パターン補正部7、パター
ンピッチチェック部8、配線容量チェック部9、デザイ
ンルールチェック部10、OPC部11は、それぞれ専
用のハードウェアで構成しても良く、通常のコンピュー
タシステムのCPUを用いて、ソフトウェアで実質的に
等価な機能を有する機能手段としてそれぞれを構成して
もよい。
ルに従って設計された、半導体装置の光露光工程におい
て使用するマスクの設計パターンから、露光量と焦点距
離の変動に対するプロセス裕度が所定の基準値に達して
いないパターンを抽出する機能を有する。
ターンを用いて光露光工程のシミュレーションを行い、
露光量と焦点距離の条件を振ったときの転写パターンを
算出する手段と、(2)転写パターンを用いて、露光量
と焦点距離の条件を振ったときのパターン寸法の変動量
を算出する手段と、(3)パターン寸法の変動量が基準
値よりも大きいか否かを判定することにより、プロセス
裕度を判定する手段とから構成されている。これらの機
能手段は、それぞれ専用のハードウェアで構成しても良
く、通常のコンピュータシステムのCPUを用いて、ソ
フトウェアで実質的に等価な機能を有する機能手段とし
てそれぞれを構成してもよい。
して、操作者からのデータや命令などの入力を受け付け
る入力装置4及びパターン補正結果を出力する出力装置
5がそれぞれ接続されている。入力装置4はキーボー
ド、マウス、ライトペンまたはフロッピー(登録商標)
ディスク装置などで構成されている。また出力装置5は
ディスプレイ装置やプリンタ装置などにより構成されて
いる。
パターン設計装置12が接続されている。マスクパター
ン設計装置12は、半導体装置の光露光工程において使
用するマスクを設計する機能を有する。設計パターンデ
ータは、マスクパターン補正装置26に送信され、デー
タ記憶部1に格納される。
処理の入力データは、データ記憶部1に格納され、プロ
グラム命令はプログラム記憶部2に格納される。そして
これらのデータ及びプログラム命令は必要に応じてCP
Uに読み込まれ、CPUの内部の処理制御部3によっ
て、制御処理が実行されるとともに、各工程で発生した
数値情報などのデータはRAMや磁気ディスクなどのデ
ータ記憶部1に格納される。
部3で実行されるマスクパターン補正の処理手順を説明
する。ここで重要なことは以下に示すとおりである。即
ち、従来技術では設計パターンを変更することなく、マ
スクパターンがウェハ上に転写されない場合にOPCな
どの手法でマスクパターンを補正していた。これに対し
て、本発明は設計パターンからプロセス裕度が基準値を
満たしていないパターンを抽出し、抽出されたパターン
のプロセス裕度が基準値を満たすように設計パターンを
補正し、補正された設計パターンがウェハ上に転写され
ない場合は、OPCなどの手法でさらにマスクパターン
を補正する。
マスクパターン補正方法の全体構成を示すフローチャー
トである。なお、第1の実施の形態においては、ライン
とスペースとから構成される配線パターンについてその
ラインとそれに隣接するスペースとの関係に着目する。
そして、ラインとスペースの関係から得られるプロセス
裕度が基準値を満たさない配線パターンを抽出して、抽
出された配線パターンのプロセス裕度が基準値を満たす
ように補正する方法について述べる。
スクの設計パターンをCPU内に読み込み、ラインとス
ペースの関係から得られるプロセス裕度が基準値に達し
ていない配線パターンを設計パターンから抽出する。デ
ザインルール上では製造可能な配線パターンであって
も、光露光工程における露光量或いは焦点距離などの変
動により、実際にはパターン寸法が大きく変動してしま
う配線パターンが存在する。この露光量或いは焦点距離
などの変動によるパターン寸法の変動量が大きい配線パ
ターンは、プロセス裕度が基準値に達していない配線パ
ターンであると判断され、設計パターンから抽出され
る。ここで、ステップS01は、ステップS011乃至
S016から構成される。図3は、ステップS01の詳
細な構成を示すフローチャートである。
ターンから、任意の配線パターンを選び出す。選出する
配線パターンの数は、単数であっても構わないが、複数
であることが望ましい。図4(a)は、ステップS01
1において選出された3つの配線パターン(13〜1
5)の一例を示す。選出された配線パターン(13〜1
5)のライン寸法(L1、L2、L3)及びスペース寸
法(S1、S2)が設計パターンデータから読み出され
る。
及び焦点距離の条件を振って、露光工程のシミュレーシ
ョンを行う。図4(b)は、図4(a)に示した配線パ
ターン(13〜15)のシミュレーション結果(転写パ
ターン)を示す。実線は、図4(a)に示した設計パタ
ーンを示す。破線は、露光量及び焦点距離の条件を所定
範囲内で振ったときの最大ライン寸法及び最小ライン寸
法の転写パターンを示す。ここでいう所定範囲とは、実
際の光露光工程において想定しうる露光量及び焦点距離
の変動範囲であることが望ましい。
パターン(13〜15)について、最大ライン寸法と最
小ライン寸法の間隔(パターン寸法の変動量)16を算
出する。図4(b)に示すように、配線パターン13の
変動量16に比して、配線パターン14及び配線パター
ン15の変動量16が大きい。
パターン(13〜15)について、変動量16が基準値
以上であるか否かを判定する。変動量16が基準値以上
である場合(ステップS014においてYES)、ステ
ップS015へ進み、プロセス裕度が基準値に達してい
ない配線パターン(プロセス裕度未達パターン)である
と判断され、設計パターンから抽出される。変動幅16
が基準値よりも小さい場合(ステップS014において
NO)、ステップS015を飛ばしてステップ016へ
進む。つまり、プロセス裕度が基準値を満たしている配
線パターンであると判断され、プロセス裕度の補正対象
から外される。なおここでは、図4(b)に示した配線
パターン13の変動量は基準値よりも小さいと判断さ
れ、パターン14及びパターン15の変動量16は基準
値以上であると判断されるものとする。
ターンの中でまだパターン選出(S011)されていな
い配線パターンがあるか否かを判定する。設計パターン
中の総ての配線パターンがすでに選出されている場合
(ステップS016においてYES)、ステップS02
へ進む。設計パターン中の総ての配線パターンがまだ選
出されていない場合(ステップS016においてN
O)、ステップS011へもどり、まだ選出されていな
い配線パターンに対して上記ステップを行う。そして、
設計パターン中の総ての配線パターンが選出されるま
で、このループを繰り返す。
ロセス裕度未達パターンとして抽出された配線パターン
に対して、プロセス裕度が基準値を満たすように補正を
施す。変動量16が基準値以上である配線パターン14
及び配線パターン15に対して、変動量16が基準値よ
りも小さくなるように、図4(c)に示すように、ライ
ン寸法及びスペース寸法を補正する。例えば、配線パタ
ーン14のライン寸法をL2からL2’まで広げ、配線
パターン13とのスペース寸法をS1からS1’まで狭
める。配線パターン15に対しても同様に、ライン寸法
及びスペース寸法を補正する。なお、変動量16が基準
値よりも小さくなるように補正するには、露光工程のシ
ミュレーションとパターン補正作業とを連動させ、変動
量16が基準値よりも小さくなるまでシミュレーション
と補正作業を繰り返し行えばよい。
正の前後でパターンピッチが一定に保たれているか否か
をチェックする。補正前後において、パターン寸法とス
ペース寸法はそれぞれ変化するが、パターンピッチは変
化していないことが望ましい。しかし、補正の仕方によ
っては、パターンピッチまで変化してしまう場合が考え
られる。そこで、パターンに補正を施した後に、パター
ンピッチのチェックを行い、補正前後でパターンピッチ
を一定に保持する。
補正後のライン寸法L2’、及び配線パターン15の補
正後のライン寸法L3’は、補正前のライン寸法L2及
びライン寸法L3よりもそれぞれ広がっている。しか
し、補正前のスペース寸法S1及びS2を、補正後のス
ペース寸法S1’及びS2’までそれぞれ狭めている。
従って、補正の前後で、3つの配線パターン(13〜1
5)のパターンピッチは一定に保持されている。
ている場合(ステップS03においてYES)、ステッ
プS04へ進み、パターンピッチが一定に保持されてい
ない場合(ステップS03においてNO)、ステップS
02戻り、パターンピッチが一定に保たれるように再度
パターン補正を行う。
正後の配線パターンの配線容量が許容範囲内に収まって
いるか否かを判定する。通常、配線パターンの設計にお
いて、上下の配線層間で生じる寄生容量(配線容量)に
ついて許容範囲が設けられている。配線容量がこの許容
範囲を越えている場合、動作速度低下、信号遅延などの
不具合を発生する惧れがある。また、配線パターンのプ
ロセス裕度を補正する場合、ライン寸法を広げることで
この許容範囲を越えてしまうことが考えられる。従っ
て、プロセス裕度の補正を行った後に、配線容量が許容
範囲内に収まっているか否かを判定する。補正後の配線
パターン(13〜15)の配線容量が許容範囲内に収ま
っている場合(ステップS04においてYES)、ステ
ップS05へ進む。補正後の配線パターン(13〜1
5)の配線容量が許容範囲内に収まっていない場合(ス
テップS04においてNO)、ステップS02に戻り、
配線容量が許容範囲内に収まるように再度パターン補正
を行う。
正後の配線パターンがデザインルールを満たしているか
否かを判定する。即ち、補正後の配線パターンのライン
寸法及びスペース寸法がデザインルールで規定する最小
ライン寸法及び最小スペース寸法以上であるか否かを判
定する。パターンピッチ或いは配線容量と同様に、プロ
セス裕度の補正により、補正後の配線パターンがデザイ
ンルールに違反する場合が考えられる。従って、プロセ
ス裕度の補正を行った後に、デザインルールチェックを
行う。補正後の配線パターンがデザインルールを満たし
ている場合(ステップS05においてYES)、ステッ
プS06へ進む。補正後の配線パターンがデザインルー
ルを満たしていない場合(ステップS05においてN
O)、ステップS02に戻り、デザインルールを満たす
ように再度パターン補正を行う。
正後の配線パターンの必要な箇所に対して、OPCパタ
ーンを付与して、近接効果補正(OPC)を行う。
設計パターンデータに基づいてマスクを製作する。
ターン補正方法を実現するためのプログラムは、コンピ
ュータ読み取り可能な記録媒体に格納することができ
る。この記録媒体は、図1に示したプログラム記憶部2
として用いる、あるいはプログラム記憶部2に読み込ま
せ、このプログラムにより処理制御部3における種々の
作業を所定の処理手順に従って実行することができる。
ここで、記録媒体には、例えばROM、RAM等の半導
体メモリ、磁気ディスク、光ディスク、磁気テープ等の
プログラムを記録することできる記録媒体が含まれる。
ログラムを読み取り、そこに記述された手順に従って、
マスクパターン補正プログラムを実現するコンピュータ
システムからなるマスクパターン補正装置90の一例を
示す外観図である。このマスクパターン補正装置90の
本体前面には、フロッピーディスクドライブ91、及び
CD−ROMドライブ92が設けられており、磁気ディ
スクとしてのフロッピーディスク93または光ディスク
としてのCD−ROM94を各ドライブ入り口から挿入
し、所定の読み出し操作を行うことにより、これらの記
録媒体に格納されたプログラムをシステム内にインスト
ールすることができる。また、所定のドライブ装置97
を接続することにより、例えばゲームパックなどに使用
されている半導体メモリとしてのROM95や、磁気テ
ープとしてのカセットテープ96を用いることもでき
る。また、マスクパターン補正装置90の本体背面に接
してマスクパターン設計装置12が接続され、マスク設
計が行われるその場で設計パターンデータに対してプロ
セス裕度の補正を施すことができる。
パターンが配線パターンである場合において、設計パタ
ーンからプロセス裕度が基準値に達していない配線パタ
ーンを抽出してプロセス裕度の補正を施すことができ
る。従って、プロセス裕度が基準値を常に満たす配線パ
ターンのマスクに形成することができる。また、プロセ
ス裕度と同時に、配線容量、パターンピッチ、デザイン
ルールなどのチェック、及びOPC補正を行うことで、
補正精度の高いマスクパターンを形成することができ
る。また、デザインルールに対してプロセス裕度に関す
るルールを加えたり、或いはデザインルールを制限する
ことなく、プロセス裕度が基準値に満たないパターンを
補正することができる。
は、補正対象のパターンがラインとスペースから構成さ
れる配線パターン(ラインパターン)である場合につい
て説明した。しかし、本発明は、これに限定されるわけ
ではなく、コンタクトホール、ゲート電極などラインパ
ターン以外の任意レイヤのパターンに対しても適用する
ことができる。第2の実施の形態では、コンタクトホー
ルパターンを例に取り、マスクパターン補正方法を説明
する。また、第2の実施の形態では、コンタクトホール
パターンと隣接するコンタクトホールパターン間のスペ
ースとの関係に着目し、そのコンタクトホールパターン
のプロセス裕度が基準値を満たさないパターン配置を抽
出して、それがプロセス裕度を満たすように補正する方
法を述べる。
ンタクトホールパターンを選び出す。図5(a)は、設
計パターンから任意に選び出されたコンタクトホールパ
ターンを示すレイアウト図である。コンタクトホール1
7を中心として、上下左右にそれぞれ1つづつ所定の間
隔を置いて別のコンタクトホール(18、20〜22)
が配置されている。ここで、上下方向に配列されたコン
タクトホール(17、18、20)のパターン寸法をそ
れぞれHV1、HV2、HV3とし、コンタクトホール
17と18間のスペース寸法をDV1、コンタクトホー
ル17と20間のスペース寸法をDV2とする。
振って、露光工程のシミュレーションを行う。図5
(b)は、図5(a)に示したコンタクトホールパター
ンのシミュレーション結果(転写パターン)を示す。実
線は、図5(a)に示した設計パターンを示す。破線
は、露光量及び焦点距離の条件を所定範囲内で振ったと
きの最大パターン寸法及び最小パターン寸法の転写パタ
ーンを示す。
について、最大パターン寸法と最小パターン寸法間の変
動量23を算出する。図5(b)に示すように、コンタ
クトホール17、18、20の上下方向の変動量23
は、その他のコンタクトホールの変動量23及びその他
の方向の変動量23に比して大きい。
について、変動量23が基準値以上であるか否かを判定
する。ここでは、コンタクトホール17、18、20の
上下方向の変動量23が基準値以上であり、その他の部
分の変動量23は基準値よりも小さいものとする。従っ
て、コンタクトホール17、18、20が、プロセス裕
度が基準値に達していないパターン(プロセス裕度未達
パターン)であると判断され、設計パターンから抽出さ
れる。
るコンタクトホールパターン17、18、20に対し
て、変動量23が基準値よりも小さくなるように補正す
る。但し、変動量が基準値以上であるコンタクトホール
パターン17、18、20の上下方向のパターン寸法に
対して補正を加える。具体的には、図5(c)に示すよ
うに、上下方向のパターン寸法HV1、HV2、HV3
をそれぞれHV1’、HV2’、HV3’へ広げ、スペ
ース寸法DV1、DV2をそれぞれDV1’、DV2’
へ狭める。また、コンタクトホールパターン17、1
8、20の左右方向のパターン寸法及びコンタクトホー
ルパターン21、22の上下左右方向のパターン寸法に
対して補正を加えない。なお、上記補正を行う際、作成
された補正ルールはコンタクトホールパターンの各辺に
対して独立して適用されるものとする。
が一定に保たれているか否か、補正後の配線パターンが
デザインルールを満たしているか否か、などの第1の実
施の形態で示した各種のルールチェックを行う。但し、
コンタクトホールパターンに対しては、配線容量のルー
ルチェックを省略しても構わない。図5(c)に示した
補正後のコンタクトホールパターンは、パターン寸法H
V1’、HV2’、HV3’が広げられた分だけ、スペ
ース寸法DV1’、DV2’が狭められているため、補
正前後のパターンピッチは一定保持されている。また、
補正後のスペース寸法DV1’、DV2’は、デザイン
ルールで規定する最小スペース寸法以上であるため、デ
ザインルールを満足している。次に、補正後のコンタク
トホールパターンの必要な箇所に対して、OPCパター
ンを付与して、近接効果補正(OPC)を行う。最後
に、設計パターンデータに基づいてマスクを製作する。
パターンがコンタクトホールパターンである場合におい
ても、第1の実施の形態で示した配線パターンの場合と
同様な作用効果を得ることができる。
パターン補正を行うことで、配線パターン、コンタクト
ホールパターンなどのマスクパターンのプロセス裕度を
高めることができる。補正対象となるマスクは、配線パ
ターン或いはコンタクトホールパターンに限らず、素子
領域パターン、ソース、ドレイン、ゲートなどのトラン
ジスタの各電極パターンなどのマスクパターンに対して
も可能である。このパスクパターン補正を、半導体装置
の製造工程において使用するマスクに対して施すこと
で、補正精度の高い半導体装置の製造を行うことができ
る。半導体装置の製造方法については、第3の実施の形
態において説明する。
の形態においては、第1及び第2の実施の形態で示した
マスクパターンの補正方法を用いた半導体装置の製造方
法について説明する。図7は、本発明の第3の実施の形
態に係る半導体装置の製造方法を示すフローチャートで
ある。
半導体装置の目的や作用効果のためにどのような機能が
必要であるかを明らかにし、その機能を生み出すための
ロジック・メモリ、入出力回路などの各部の機能と互い
のつながりを設計する、いわゆる機能設計を行う。次
に、ステップS22において、各部機能及び相互関係か
ら具体的な電子回路を設計する、いわゆる論理/回路設
計を行う。
を半導体チップ上にどのように配置するかレイアウト設
計を行い、半導体ウェハの一連の製造工程で使用する複
数のレイヤのマスクパターンを設計する。このレイアウ
ト/マスクパターン設計により作成された設計パターン
データは、第1の実施の形態で示したマスクパターン補
正装置26へ送られ、第1或いは第2の実施の形態で説
明したマスクパターンの補正方法によりプロセス裕度の
補正などが行われる。
計パターンからプロセス裕度が基準値に達していないプ
ロセス裕度未達パターンを抽出する。ステップS25に
おいて、プロセス裕度未達パターンに対して、プロセス
裕度が基準値を満たすように補正を加える。ステップS
26において、補正前後でパターンピッチが一定保持さ
れているか否か、補正後の配線パターンの配線容量が許
容範囲内に収まっているか否か、或いは補正後のパター
ンがデザインルールを満たしているか否か、などの各種
のルールチェックを行う。設計パターンが各種のルール
を満たしていることを確認した後、ステップS27にお
いて、補正後のパターンの必要な箇所に対して、OPC
パターンを付与して近接効果補正(OPC)を行う。
裕度の補正が加えられた設計パターンデータに基づいて
マスクを製作する。ステップS29において、このマス
クを用いた光露光工程、半導体基板に対する絶縁膜・半
導体膜・金属膜などの成膜工程、エッチング工程などを
繰り返し行う一連のウェハ工程(前工程)により、半導
体ウェハ上に複数の半導体集積回路を一括形成する。ス
テップS30において、ダイシング工程、ボンディング
工程、検査工程などから成る後工程(パッケージング工
程)を経て、第3の実施の形態に係る半導体装置を製造
方法は終了する。
形態によれば、デザインルールに制限をかけることな
く、光露光工程での露光量或いは焦点距離の変動、近接
効果に対する補正精度の高いマスクパターンを製作する
ことができる。そして、このマスクを用いて半導体ウェ
ハ上にパターンを転写して、半導体集積回路を形成する
ことで、不良発生率が低い半導体ウェハを製造すること
ができる。
導体ウェハ上にプロセス裕度及び補正精度が高いパター
ンを形成するマスクパターン補正方法、マスクパターン
補正装置及びマスクパターン補正プログラムを格納した
記録媒体を提供することができる。
チップを歩留り良く製造する半導体装置の製造方法を提
供することができる。
装置の構成を示すブロック図である。
方法の全体構成を示すフローチャートである。
すフローチャートである。
配線パターンの補正前の状態を示すレイアウト図であ
る。図4(b)は、図4(a)に示した配線パターンに
対して露光量及び焦点距離の条件を振ったときの最大ラ
イン寸法及び最小ライン寸法の転写パターンを示すレイ
アウト図である。図4(c)は、図4(a)に示した配
線パターンの補正後の状態を示すレイアウト図である。
コンタクトホールパターンの補正前の状態を示すレイア
ウト図である。図5(b)は、図5(a)に示したコン
タクトホールパターンに対して露光量及び焦点距離の条
件を振ったときの最大パターン寸法及び最小パターン寸
法の転写パターンを示すレイアウト図である。図5
(c)は、図5(a)に示した配線パターンの補正後の
状態を示すレイアウト図である。
グラムを読み取り、そこに記述された手順に従って、マ
スクパターン補正システムを実現するコンピュータシス
テムからなるマスクパターン補正装置の一例を示す外観
図である。
製造方法を示すフローチャートである。
ーン
Claims (9)
- 【請求項1】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第1ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第2ステップとを少なくとも具備するこ
とを特徴とするマスクパターン補正方法。 - 【請求項2】 補正の前後で前記パターンのパターンピ
ッチが一定に保持されているか否かを判定する第3ステ
ップをさらに具備することを特徴とする請求項1記載の
マスクパターン補正方法。 - 【請求項3】 補正後の前記パターンが、前記デザイン
ルールを満たしているか否かを判定する第4ステップを
さらに具備することを特徴とする請求項1又は2記載の
マスクパターン補正方法。 - 【請求項4】 前記第2ステップにおいて補正された前
記パターンがラインパターンである場合、 前記第4ステップは、前記ラインパターンが、前記デザ
インルールに規定する最小ライン寸法及び最小スペース
寸法以上のライン寸法及びスペース寸法を有するパター
ンであるか否かを判定するステップであることを特徴と
する請求項3記載のマスクパターン補正方法。 - 【請求項5】 前記第2ステップにおいて補正された前
記パターンが配線パターンである場合、 補正後の前記配線パターンのライン寸法が、配線容量の
許容範囲内に収まっているか否かを判定する第5ステッ
プをさらに有することを特徴とする請求項1乃至3いず
れか1記載のマスクパターン補正方法。 - 【請求項6】 前記第1ステップは、 前記設計パターンを用いて光露光工程のシミュレーショ
ンを行い、露光量と焦点距離の条件を振ったときの転写
パターンを算出する第1作業と、 前記転写パターンを用いて、露光量と焦点距離を振った
ときのパターン寸法の変動量を算出する第2作業と、 前記パターン寸法の変動量が基準値以上であるか否かを
判定することにより、前記プロセス裕度を判定する第3
作業とから構成されていることを特徴とする請求項1記
載のマスクパターン補正方法。 - 【請求項7】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出するパターン抽出部と、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正するパターン補正部とを少なくとも具備する
ことを特徴とするマスクパターン補正装置。 - 【請求項8】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第1ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第2ステップとを少なくとも具備するこ
とを特徴とするマスクパターン補正プログラムを格納し
た記録媒体。 - 【請求項9】 所定のデザインルールに従って、半導体
装置の光露光工程において使用するマスクを設計する第
1ステップと、 前記マスクの設計パターンから、露光量と焦点距離の変
動に対するプロセス裕度が所定の基準値に達していない
パターンを抽出する第2ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第3ステップと、 補正後の設計パターンに対して近接効果補正を行う第4
ステップと、 前記設計パターンに基づいてマスクを製作する第5ステ
ップと、 前記マスクを用いた光露光工程を含む所定の半導体製造
工程により、半導体ウェハを製造する第6ステップとを
少なくとも具備することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002131882A true JP2002131882A (ja) | 2002-05-09 |
JP4064617B2 JP4064617B2 (ja) | 2008-03-19 |
Family
ID=18804342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000327300A Expired - Lifetime JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4064617B2 (ja) |
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005134520A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | マスクパターンデータ作成方法 |
JP2005338650A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | パターンのデータ作成方法、及びパターン検証手法 |
JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
JP2006058452A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
US7131106B2 (en) | 2002-11-08 | 2006-10-31 | Kabushiki Kaisha Toshiba | Integrated circuit pattern designing method, exposure mask manufacturing method, exposure mask, and integrated circuit device manufacturing method |
JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
US7194704B2 (en) | 2003-12-17 | 2007-03-20 | Kabushiki Kaisha Toshiba | Design layout preparing method |
JP2007536581A (ja) * | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
US7402363B2 (en) | 2003-04-15 | 2008-07-22 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
US7458057B2 (en) | 2003-07-02 | 2008-11-25 | Kabushiki Kaisha Toshiba | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern |
US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
JP2009141352A (ja) * | 2007-12-05 | 2009-06-25 | Brion Technologies Inc | リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム |
JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
US7673258B2 (en) | 2006-03-31 | 2010-03-02 | Kabushiki Kaisha Toshiba | Design data creating method, design data creating program product, and manufacturing method of semiconductor device |
JP2010117729A (ja) * | 2010-02-22 | 2010-05-27 | Sony Corp | 露光方法、並びに、半導体装置及びその製造方法 |
US7767364B2 (en) | 2004-11-30 | 2010-08-03 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
JP2010224192A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | パターン形成方法 |
JP2011003894A (ja) * | 2009-06-17 | 2011-01-06 | Asml Netherlands Bv | リソグラフィ方法および構成 |
JP4755655B2 (ja) * | 2005-01-21 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差分交互位相シフト・マスクの最適化 |
US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
US8185847B2 (en) | 2007-02-09 | 2012-05-22 | Mentor Graphics Corporation | Pre-bias optical proximity correction |
JP2012238890A (ja) * | 2005-05-10 | 2012-12-06 | Lam Research Corporation | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ |
US8924897B2 (en) | 2007-04-12 | 2014-12-30 | Sony Corporation | Mask pattern design method and semiconductor manufacturing method and semiconductor design program |
US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
-
2000
- 2000-10-26 JP JP2000327300A patent/JP4064617B2/ja not_active Expired - Lifetime
Cited By (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7131106B2 (en) | 2002-11-08 | 2006-10-31 | Kabushiki Kaisha Toshiba | Integrated circuit pattern designing method, exposure mask manufacturing method, exposure mask, and integrated circuit device manufacturing method |
US8042067B2 (en) | 2003-04-15 | 2011-10-18 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
US7402363B2 (en) | 2003-04-15 | 2008-07-22 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
US7458057B2 (en) | 2003-07-02 | 2008-11-25 | Kabushiki Kaisha Toshiba | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern |
US8332784B2 (en) | 2003-07-02 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8065637B2 (en) | 2003-07-02 | 2011-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2005134520A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | マスクパターンデータ作成方法 |
JP4507558B2 (ja) * | 2003-10-29 | 2010-07-21 | パナソニック株式会社 | マスクパターンデータ作成方法 |
US7194704B2 (en) | 2003-12-17 | 2007-03-20 | Kabushiki Kaisha Toshiba | Design layout preparing method |
JP2018106728A (ja) * | 2004-05-07 | 2018-07-05 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
US9977856B2 (en) | 2004-05-07 | 2018-05-22 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
JP2016189220A (ja) * | 2004-05-07 | 2016-11-04 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
JP2011059713A (ja) * | 2004-05-07 | 2011-03-24 | Mentor Graphics Corp | プロセス変動バンドを用いた集積回路レイアウト設計法 |
US9361424B2 (en) | 2004-05-07 | 2016-06-07 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
JP2007536581A (ja) * | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
JP2015109099A (ja) * | 2004-05-07 | 2015-06-11 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
US7788626B2 (en) | 2004-05-28 | 2010-08-31 | Kabushiki Kaisha Toshiba | Pattern data correction method, pattern checking method, pattern check program, photo mask producing method, and semiconductor device manufacturing method |
JP2005338650A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | パターンのデータ作成方法、及びパターン検証手法 |
JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
JP4709511B2 (ja) * | 2004-08-18 | 2011-06-22 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
JP2006058452A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
US8046722B2 (en) | 2004-08-18 | 2011-10-25 | Kabushiki Kaisha Toshiba | Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device |
US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
US7767364B2 (en) | 2004-11-30 | 2010-08-03 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
US7799510B2 (en) | 2004-11-30 | 2010-09-21 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
JP4755655B2 (ja) * | 2005-01-21 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差分交互位相シフト・マスクの最適化 |
JP2012238890A (ja) * | 2005-05-10 | 2012-12-06 | Lam Research Corporation | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ |
JP4642584B2 (ja) * | 2005-07-29 | 2011-03-02 | キヤノン株式会社 | マスク作成方法及び露光方法 |
JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
US7673258B2 (en) | 2006-03-31 | 2010-03-02 | Kabushiki Kaisha Toshiba | Design data creating method, design data creating program product, and manufacturing method of semiconductor device |
US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
US8504959B2 (en) | 2006-11-09 | 2013-08-06 | Mentor Graphics Corporation | Analysis optimizer |
US8832609B2 (en) | 2006-11-09 | 2014-09-09 | Mentor Graphics Corporation | Analysis optimizer |
US8185847B2 (en) | 2007-02-09 | 2012-05-22 | Mentor Graphics Corporation | Pre-bias optical proximity correction |
US8924897B2 (en) | 2007-04-12 | 2014-12-30 | Sony Corporation | Mask pattern design method and semiconductor manufacturing method and semiconductor design program |
US8200468B2 (en) | 2007-12-05 | 2012-06-12 | Asml Netherlands B.V. | Methods and system for lithography process window simulation |
US8527255B2 (en) | 2007-12-05 | 2013-09-03 | Asml Netherlands B.V. | Methods and systems for lithography process window simulation |
US9390206B2 (en) | 2007-12-05 | 2016-07-12 | Asml Netherlands B.V. | Methods and systems for lithography process window simulation |
JP2009141352A (ja) * | 2007-12-05 | 2009-06-25 | Brion Technologies Inc | リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム |
JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
US8146022B2 (en) | 2008-03-24 | 2012-03-27 | Kabushiki Kaisha Toshiba | Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program |
JP4594994B2 (ja) * | 2008-03-24 | 2010-12-08 | 株式会社東芝 | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
US8266552B2 (en) | 2009-03-23 | 2012-09-11 | Kabushiki Kaisha Toshiba | Pattern generating method, method of manufacturing semiconductor device, and recording medium |
JP2010224192A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | パターン形成方法 |
JP2011003894A (ja) * | 2009-06-17 | 2011-01-06 | Asml Netherlands Bv | リソグラフィ方法および構成 |
JP2010117729A (ja) * | 2010-02-22 | 2010-05-27 | Sony Corp | 露光方法、並びに、半導体装置及びその製造方法 |
US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
Also Published As
Publication number | Publication date |
---|---|
JP4064617B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4064617B2 (ja) | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 | |
JP6042384B2 (ja) | 半導体装置の製造方法 | |
US7987435B2 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
US7266801B2 (en) | Design pattern correction method and mask pattern producing method | |
US8166424B2 (en) | Method for constructing OPC model | |
JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
US8042067B2 (en) | Pattern forming method and system, and method of manufacturing a semiconductor device | |
JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
JP2009282319A (ja) | パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法 | |
JP2002148779A (ja) | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
JP2009152298A (ja) | 半導体集積回路の設計装置及び方法 | |
US9547230B2 (en) | Method for evaluating optical image of pattern, recording medium, and information processing apparatus | |
US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
KR100815953B1 (ko) | 오프 그리드 방지를 위한 opc 처리방법 | |
JP4899086B2 (ja) | 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法 | |
JP2009182237A (ja) | 露光条件設定方法、パターン設計方法及び半導体装置の製造方法 | |
JP5035434B2 (ja) | 半導体装置の設計支援プログラムおよび半導体装置の設計システム | |
JP2006038896A (ja) | マスクパターン作製方法 | |
JP2007280222A (ja) | 半導体集積回路の設計システム | |
JP2002250999A (ja) | パターン補正装置、方法、パターン補正を行うためのコンピュータプログラム、および、そのようなプログラムを記録した記録媒体 | |
KR20230092243A (ko) | 광 근접 보상 시스템 및 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4064617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |