JP2002131882A - マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 - Google Patents
マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法Info
- Publication number
- JP2002131882A JP2002131882A JP2000327300A JP2000327300A JP2002131882A JP 2002131882 A JP2002131882 A JP 2002131882A JP 2000327300 A JP2000327300 A JP 2000327300A JP 2000327300 A JP2000327300 A JP 2000327300A JP 2002131882 A JP2002131882 A JP 2002131882A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- design
- mask
- reference value
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェハ上にプロセス裕度及び補正精度
が高いパターンを形成するマスクパターン補正方法を提
供する。 【解決手段】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第１ステップと、プロセス裕度が基準値を満たす
ようにパターンを補正する第２ステップとを少なくとも
具備する。デザインルール上では製造可能であるが、光
露光工程での露光量、焦点距離の変動によるパターン寸
法の変動量が大きくなるパターンに対して、そのプロセ
ス裕度を高めることができる。
が高いパターンを形成するマスクパターン補正方法を提
供する。 【解決手段】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第１ステップと、プロセス裕度が基準値を満たす
ようにパターンを補正する第２ステップとを少なくとも
具備する。デザインルール上では製造可能であるが、光
露光工程での露光量、焦点距離の変動によるパターン寸
法の変動量が大きくなるパターンに対して、そのプロセ
ス裕度を高めることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の光露
光工程で用いるマスクを補正するマスクパターン補正方
法、マスクパターン補正装置、及びマスクパターン補正
プログラムを格納した記録媒体、及びこのマスクを用い
た光露光工程を含む半導体装置の製造方法に関する。
光工程で用いるマスクを補正するマスクパターン補正方
法、マスクパターン補正装置、及びマスクパターン補正
プログラムを格納した記録媒体、及びこのマスクを用い
た光露光工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体集積回路において、設計／製造可
能な最小の線幅を示すデザインルールは、微細加工技術
の向上とともに縮小され、今や、サブクォーターミクロ
ン（０．２５μｍ以下）の線幅（ゲート長など）をもつ
素子を形成することができるようになった。設計者は、
このデザインルールを満たす範囲でいかなるパターンを
形成／配置することができ、高密度の集積回路を設計す
ることができる。
能な最小の線幅を示すデザインルールは、微細加工技術
の向上とともに縮小され、今や、サブクォーターミクロ
ン（０．２５μｍ以下）の線幅（ゲート長など）をもつ
素子を形成することができるようになった。設計者は、
このデザインルールを満たす範囲でいかなるパターンを
形成／配置することができ、高密度の集積回路を設計す
ることができる。
【０００３】しかし、デザインルールが縮小され、素子
が微細化されたために、マスクパターンをウェハ上に光
転写する際に生じる近接効果（ＯＰＥ：Optical Proxim
ityEffect）が素子特性に影響を与えるようになってき
た。例えば、デザインルールを満たすパターンであって
も、パターン中の鋭利部分は転写されずに角が取れて丸
くなり、或いはラインパターンの粗密分布によりライン
幅が変化してしまう。素子の微細化により、素子の大き
さに対する近接効果の割合が増え、素子特性に影響を及
ぼしてしまう。
が微細化されたために、マスクパターンをウェハ上に光
転写する際に生じる近接効果（ＯＰＥ：Optical Proxim
ityEffect）が素子特性に影響を与えるようになってき
た。例えば、デザインルールを満たすパターンであって
も、パターン中の鋭利部分は転写されずに角が取れて丸
くなり、或いはラインパターンの粗密分布によりライン
幅が変化してしまう。素子の微細化により、素子の大き
さに対する近接効果の割合が増え、素子特性に影響を及
ぼしてしまう。
【０００４】従来、このＯＰＥを補正する手法として、
様々な近接効果補正（ＯＰＣ：Optical Proximity Corr
ection）技術が提案されてきた。例えば、転写されない
パターン部分に対して所定の補正（ＯＰＣ）パターンを
付与する近接効果補正を行うことで、ＯＰＥによる影響
を回避し、設計パターンとウェハ上の転写パターンとの
誤差を減じていた。
様々な近接効果補正（ＯＰＣ：Optical Proximity Corr
ection）技術が提案されてきた。例えば、転写されない
パターン部分に対して所定の補正（ＯＰＣ）パターンを
付与する近接効果補正を行うことで、ＯＰＥによる影響
を回避し、設計パターンとウェハ上の転写パターンとの
誤差を減じていた。
【０００５】
【発明が解決しようとする課題】しかし、近年の半導体
素子の更なる微細化に伴い、デザインルールとパターン
配置によっては、デザインルールを満たしていても配置
されたパターンのプロセス裕度が基準値に対して小さい
場合がある。
素子の更なる微細化に伴い、デザインルールとパターン
配置によっては、デザインルールを満たしていても配置
されたパターンのプロセス裕度が基準値に対して小さい
場合がある。
【０００６】例えば、大口径のウェハの光露光（光リソ
グラフィ）工程において、ウェハ全面に対して露光量
（ドーズ量）、焦点距離（フォーカス）を一定に保つこ
とが困難になる。ウェハ中央と外周とでは、露光量及び
焦点距離の誤差が多少なり存在する。露光量と焦点距離
が変化すると、ウェハ上に転写されるパターンが設計パ
ターンからずれてきてしまう。
グラフィ）工程において、ウェハ全面に対して露光量
（ドーズ量）、焦点距離（フォーカス）を一定に保つこ
とが困難になる。ウェハ中央と外周とでは、露光量及び
焦点距離の誤差が多少なり存在する。露光量と焦点距離
が変化すると、ウェハ上に転写されるパターンが設計パ
ターンからずれてきてしまう。
【０００７】このように、デザインルールを満足してい
るパターン配置であっても、露光量と焦点距離の変動量
に対するプロセス裕度が基準値を満たすことができない
状況が発生することがある。その場合、プロセス裕度が
基準値を満たすようにデザインルールを制限しなければ
ならず、半導体装置の設計上大きな制約となっていた。
るパターン配置であっても、露光量と焦点距離の変動量
に対するプロセス裕度が基準値を満たすことができない
状況が発生することがある。その場合、プロセス裕度が
基準値を満たすようにデザインルールを制限しなければ
ならず、半導体装置の設計上大きな制約となっていた。
【０００８】従来のＯＰＣ技術は半導体ウェハ上のパタ
ーンが設計デザイン寸法どおりになるようにマスク寸法
を補正するものであり、設計されたデザインのプロセス
裕度を増加させるものではない。従って、従来技術で
は、プロセス裕度が基準値に満たないパターンに対して
補正することができない。
ーンが設計デザイン寸法どおりになるようにマスク寸法
を補正するものであり、設計されたデザインのプロセス
裕度を増加させるものではない。従って、従来技術で
は、プロセス裕度が基準値に満たないパターンに対して
補正することができない。
【０００９】本発明はこのような従来技術の問題点を解
決するために成されたものであり、その目的は、半導体
ウェハ上にプロセス裕度及び補正精度が高いパターンを
形成するマスクパターン補正方法、マスクパターン補正
装置及びマスクパターン補正プログラムを格納した記録
媒体を提供することである。
決するために成されたものであり、その目的は、半導体
ウェハ上にプロセス裕度及び補正精度が高いパターンを
形成するマスクパターン補正方法、マスクパターン補正
装置及びマスクパターン補正プログラムを格納した記録
媒体を提供することである。
【００１０】本発明の他の目的は、集積度が高い半導体
チップを歩留り良く製造する半導体装置の製造方法を提
供することである。
チップを歩留り良く製造する半導体装置の製造方法を提
供することである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の特徴は、所定のデザインルールに従
って設計された、半導体装置の光露光工程において使用
するマスクの設計パターンから、露光量と焦点距離の変
動に対するプロセス裕度が所定の基準値に達していない
パターンを抽出する第１ステップと、プロセス裕度が基
準値を満たすようにパターンを補正する第２ステップと
を少なくとも具備するマスクパターン補正方法であるこ
とである。
め、本発明の第１の特徴は、所定のデザインルールに従
って設計された、半導体装置の光露光工程において使用
するマスクの設計パターンから、露光量と焦点距離の変
動に対するプロセス裕度が所定の基準値に達していない
パターンを抽出する第１ステップと、プロセス裕度が基
準値を満たすようにパターンを補正する第２ステップと
を少なくとも具備するマスクパターン補正方法であるこ
とである。
【００１２】ここで、デザインルールは、マスクパター
ンを設計するうえでの設計基準であり、光露光技術、エ
ッチング加工技術などのいわゆる微細加工技術におい
て、製造することができる最小のライン寸法、スペース
寸法などを規定している。このデザインルール上では製
造可能なパターンであっても、光露光工程における露光
量或いは焦点距離などの変動により、実際にはパターン
寸法が大きく変動してしまうパターンが存在する。この
露光量或いは焦点距離などの変動によるパターン寸法の
変動量が大きい場合、「プロセス裕度」が基準値に達し
ていないと判断し、設計パターンに対して補正を施す。
プロセス裕度の基準値は、デザインルール、微細加工精
度、素子の電気特性などを勘案して定められる。
ンを設計するうえでの設計基準であり、光露光技術、エ
ッチング加工技術などのいわゆる微細加工技術におい
て、製造することができる最小のライン寸法、スペース
寸法などを規定している。このデザインルール上では製
造可能なパターンであっても、光露光工程における露光
量或いは焦点距離などの変動により、実際にはパターン
寸法が大きく変動してしまうパターンが存在する。この
露光量或いは焦点距離などの変動によるパターン寸法の
変動量が大きい場合、「プロセス裕度」が基準値に達し
ていないと判断し、設計パターンに対して補正を施す。
プロセス裕度の基準値は、デザインルール、微細加工精
度、素子の電気特性などを勘案して定められる。
【００１３】本発明の第１の特徴によれば、マスクの設
計パターンに対して、プロセス裕度の補正を行うことが
できる。また、この補正の対象となるマスクの設計パタ
ーンは、デザインルールに従って作成されたものであ
る。従って、デザインルールに対してプロセス裕度に関
するルールを加えたり、或いはデザインルールを制限す
ることなく、プロセス裕度が基準値に満たないパターン
を補正することができる。また、プロセス裕度が基準値
を常に満たすパターンを半導体ウェハ上に形成し、且つ
補正精度の高いマスクパターンを形成することができ
る。
計パターンに対して、プロセス裕度の補正を行うことが
できる。また、この補正の対象となるマスクの設計パタ
ーンは、デザインルールに従って作成されたものであ
る。従って、デザインルールに対してプロセス裕度に関
するルールを加えたり、或いはデザインルールを制限す
ることなく、プロセス裕度が基準値に満たないパターン
を補正することができる。また、プロセス裕度が基準値
を常に満たすパターンを半導体ウェハ上に形成し、且つ
補正精度の高いマスクパターンを形成することができ
る。
【００１４】本発明の第１の特徴において、補正の前後
で前記パターンのパターンピッチが一定に保持されてい
るか否かを判定する第３ステップをさらに具備すること
が望ましい。パターンにプロセス裕度の補正を施すこと
で、補正の前後でパターンピッチが変化する場合が考え
られる。そこで、補正後のパターンに対して、パターン
ピッチの変化の有無を判定し、パターンピッチの変化が
ある場合に、該当するパターンに対して再度プロセス裕
度の補正を施す。つまり、第３ステップにおいてデザイ
ンルールを満たしていないと判定された場合、第２ステ
ップに戻り、プロセス裕度を満たし、且つパターンピッ
チが一定に保持されるまで繰り返し補正を行うことで、
補正精度をより高めることができる。
で前記パターンのパターンピッチが一定に保持されてい
るか否かを判定する第３ステップをさらに具備すること
が望ましい。パターンにプロセス裕度の補正を施すこと
で、補正の前後でパターンピッチが変化する場合が考え
られる。そこで、補正後のパターンに対して、パターン
ピッチの変化の有無を判定し、パターンピッチの変化が
ある場合に、該当するパターンに対して再度プロセス裕
度の補正を施す。つまり、第３ステップにおいてデザイ
ンルールを満たしていないと判定された場合、第２ステ
ップに戻り、プロセス裕度を満たし、且つパターンピッ
チが一定に保持されるまで繰り返し補正を行うことで、
補正精度をより高めることができる。
【００１５】本発明の第１の特徴において、補正後のパ
ターンが、デザインルールを満たしているか否かを判定
する第４ステップをさらに具備することが望ましい。パ
ターンにプロセス裕度の補正を施すことで、プロセス裕
度は満たすがデザインルールを満たさなくなる場合が考
えられる。そこで、補正後のパターンに対して、デザイ
ンルールに規定する最小ライン寸法及び最小スペース寸
法を満たすか否かを判定し、デザインルール違反を発見
した場合に、該当する設計パターンに対して再度プロセ
ス裕度の補正を施す。つまり、第４ステップにおいてデ
ザインルールを満たしていないと判定された場合、第２
ステップに戻り、プロセス裕度及びデザインルールを同
時に満たすまで繰り返し補正を行うことで、補正精度を
より高めることができる。なお、第４ステップは、第２
ステップの後に行えばよく、第３ステップとの前後関係
は特に問わない。
ターンが、デザインルールを満たしているか否かを判定
する第４ステップをさらに具備することが望ましい。パ
ターンにプロセス裕度の補正を施すことで、プロセス裕
度は満たすがデザインルールを満たさなくなる場合が考
えられる。そこで、補正後のパターンに対して、デザイ
ンルールに規定する最小ライン寸法及び最小スペース寸
法を満たすか否かを判定し、デザインルール違反を発見
した場合に、該当する設計パターンに対して再度プロセ
ス裕度の補正を施す。つまり、第４ステップにおいてデ
ザインルールを満たしていないと判定された場合、第２
ステップに戻り、プロセス裕度及びデザインルールを同
時に満たすまで繰り返し補正を行うことで、補正精度を
より高めることができる。なお、第４ステップは、第２
ステップの後に行えばよく、第３ステップとの前後関係
は特に問わない。
【００１６】本発明の第１の特徴において、第２ステッ
プにおいて補正されたパターンがラインパターンである
場合、第４ステップは、ラインパターンが、デザインル
ールに規定する最小ライン寸法及び最小スペース寸法以
上のライン寸法及びスペース寸法を有するパターンであ
るか否かを判定するステップであることが望ましい。さ
らに、第２ステップにおいて補正されたパターンが配線
パターンである場合、補正後の配線パターンのライン寸
法が、配線容量の許容範囲内に収まっているか否かを判
定する第５ステップを有することが望ましい。配線パタ
ーンにプロセス裕度の補正を施すことで、プロセス裕度
は満たすが配線容量が基準値より大きくなる場合が考え
られる。そこで、補正後の配線パターンのライン寸法
が、配線容量の許容範囲内におさまっているか否かを判
定し、許容範囲を越えている場合には、該当する設計パ
ターンに対して再度プロセス裕度の補正を施す。つま
り、第５ステップにおいて配線容量が許容範囲内におさ
まっていないと判定された場合、第２ステップに戻り、
プロセス裕度及び容量基準を同時に満たすまで繰り返し
補正を行うことで、補正精度をより高めることができ
る。なお、第５ステップは、第２ステップの後に行えば
よく、第３ステップ或いは第４ステップとの前後関係は
特に問わない。
プにおいて補正されたパターンがラインパターンである
場合、第４ステップは、ラインパターンが、デザインル
ールに規定する最小ライン寸法及び最小スペース寸法以
上のライン寸法及びスペース寸法を有するパターンであ
るか否かを判定するステップであることが望ましい。さ
らに、第２ステップにおいて補正されたパターンが配線
パターンである場合、補正後の配線パターンのライン寸
法が、配線容量の許容範囲内に収まっているか否かを判
定する第５ステップを有することが望ましい。配線パタ
ーンにプロセス裕度の補正を施すことで、プロセス裕度
は満たすが配線容量が基準値より大きくなる場合が考え
られる。そこで、補正後の配線パターンのライン寸法
が、配線容量の許容範囲内におさまっているか否かを判
定し、許容範囲を越えている場合には、該当する設計パ
ターンに対して再度プロセス裕度の補正を施す。つま
り、第５ステップにおいて配線容量が許容範囲内におさ
まっていないと判定された場合、第２ステップに戻り、
プロセス裕度及び容量基準を同時に満たすまで繰り返し
補正を行うことで、補正精度をより高めることができ
る。なお、第５ステップは、第２ステップの後に行えば
よく、第３ステップ或いは第４ステップとの前後関係は
特に問わない。
【００１７】本発明の第１の特徴において、第１ステッ
プは、（１）設計パターンを用いて光露光工程のシミュ
レーションを行い、露光量と焦点距離の条件を振ったと
きの転写パターンを算出する第１作業と、（２）転写パ
ターンを用いて、露光量と焦点距離を振ったときのパタ
ーン寸法の変動量を算出する第２作業と、（３）パター
ン寸法の変動量が基準値以上であるか否かを判定するこ
とにより、プロセス裕度を判定する第３作業とから構成
されていることが望ましい。
プは、（１）設計パターンを用いて光露光工程のシミュ
レーションを行い、露光量と焦点距離の条件を振ったと
きの転写パターンを算出する第１作業と、（２）転写パ
ターンを用いて、露光量と焦点距離を振ったときのパタ
ーン寸法の変動量を算出する第２作業と、（３）パター
ン寸法の変動量が基準値以上であるか否かを判定するこ
とにより、プロセス裕度を判定する第３作業とから構成
されていることが望ましい。
【００１８】本発明の第１の特徴において、第２ステッ
プの後に、補正された設計パターンがウェハ上に転写及
び加工される際、所望パターン寸法または所望パターン
形状が形成できなくなる場合に、所望パターン寸法また
は所望パターン形状を得るために補正された設計パター
ンを更に近接効果補正を施すことが望ましい。補正後の
設計パターンに対して必要な近接効果補正を行うこと
で、より高精度なマスクパターン補正を行うことができ
るようになる。
プの後に、補正された設計パターンがウェハ上に転写及
び加工される際、所望パターン寸法または所望パターン
形状が形成できなくなる場合に、所望パターン寸法また
は所望パターン形状を得るために補正された設計パター
ンを更に近接効果補正を施すことが望ましい。補正後の
設計パターンに対して必要な近接効果補正を行うこと
で、より高精度なマスクパターン補正を行うことができ
るようになる。
【００１９】また、補正対象のマスクは、配線パターン
などのライン系或いはコンタクトホール系であることが
望ましい。ライン系の場合、ライン及びそれに隣接する
スペースとの関係からプロセス裕度の判定を行うことが
でき、コンタクトホール系の場合、コンタクト径及び隣
接するコンタクト間距離の関係からプロセス裕度の判定
を行うことができる。さらに、コンタクトホール系で作
成された補正ルールが、コンタクトホールの各々の辺に
独立して適用されることが望ましい。
などのライン系或いはコンタクトホール系であることが
望ましい。ライン系の場合、ライン及びそれに隣接する
スペースとの関係からプロセス裕度の判定を行うことが
でき、コンタクトホール系の場合、コンタクト径及び隣
接するコンタクト間距離の関係からプロセス裕度の判定
を行うことができる。さらに、コンタクトホール系で作
成された補正ルールが、コンタクトホールの各々の辺に
独立して適用されることが望ましい。
【００２０】本発明の第２の特徴は、所定のデザインル
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出するパターン抽出部と、プロセ
ス裕度が基準値を満たすようにパターンを補正するパタ
ーン補正部とを少なくとも具備するマスクパターン補正
装置であることである。
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出するパターン抽出部と、プロセ
ス裕度が基準値を満たすようにパターンを補正するパタ
ーン補正部とを少なくとも具備するマスクパターン補正
装置であることである。
【００２１】本発明の第３の特徴は、所定のデザインル
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出する第１ステップと、プロセス
裕度が基準値を満たすようにパターンを補正する第２ス
テップとを少なくとも具備するマスクパターン補正プロ
グラムを格納した記録媒体であることである。
ールに従って設計された、半導体装置の光露光工程にお
いて使用するマスクの設計パターンから、露光量と焦点
距離の変動に対するプロセス裕度が所定の基準値に達し
ていないパターンを抽出する第１ステップと、プロセス
裕度が基準値を満たすようにパターンを補正する第２ス
テップとを少なくとも具備するマスクパターン補正プロ
グラムを格納した記録媒体であることである。
【００２２】本発明の第４の特徴は、（１）所定のデザ
インルールに従って、半導体装置の光露光工程において
使用するマスクを設計する第１ステップと、（２）マス
クの設計パターンから、露光量と焦点距離の変動に対す
るプロセス裕度が所定の基準値に達していないパターン
を抽出する第２ステップと、（３）プロセス裕度が基準
値を満たすようにパターンを補正する第３ステップと、
（４）補正後の設計パターンに対して近接効果補正を行
う第４ステップと、（５）設計パターンに基づいてマス
クを製作する第５ステップと、（６）マスクを用いた光
露光工程を含む所定の半導体製造工程により、半導体ウ
ェハを製造する第６ステップとを少なくとも具備する半
導体装置の製造方法であることである。
インルールに従って、半導体装置の光露光工程において
使用するマスクを設計する第１ステップと、（２）マス
クの設計パターンから、露光量と焦点距離の変動に対す
るプロセス裕度が所定の基準値に達していないパターン
を抽出する第２ステップと、（３）プロセス裕度が基準
値を満たすようにパターンを補正する第３ステップと、
（４）補正後の設計パターンに対して近接効果補正を行
う第４ステップと、（５）設計パターンに基づいてマス
クを製作する第５ステップと、（６）マスクを用いた光
露光工程を含む所定の半導体製造工程により、半導体ウ
ェハを製造する第６ステップとを少なくとも具備する半
導体装置の製造方法であることである。
【００２３】本発明の第４の特徴によれば、デザインル
ールに制限をかけることなく、光露光工程での露光量或
いは焦点距離の変動、近接効果に対する補正精度の高い
マスクパターンを製作することができる。そして、この
マスクを用いて半導体ウェハ上にパターンを転写して、
半導体集積回路を製造することで、不良発生率が低い半
導体ウェハを製造することができる。従って、生産効率
（製造歩留り）の高い半導体装置の製造方法を提供する
ことができる。
ールに制限をかけることなく、光露光工程での露光量或
いは焦点距離の変動、近接効果に対する補正精度の高い
マスクパターンを製作することができる。そして、この
マスクを用いて半導体ウェハ上にパターンを転写して、
半導体集積回路を製造することで、不良発生率が低い半
導体ウェハを製造することができる。従って、生産効率
（製造歩留り）の高い半導体装置の製造方法を提供する
ことができる。
【００２４】
【発明の実施の形態】（第１の実施の形態）以下図面を
参照して、本発明の実施の形態を説明する。図１は、本
発明の第１の実施の形態に係るマスクパターン補正装置
の構成を示すブロック図である。本発明の第１の実施の
形態に係るマスクパターン補正装置２６は、マスクパタ
ーン補正処理に必要な設計パターンデータなどを格納し
たデータ記憶部１と、マスクパターン補正プログラムな
どを格納したプログラム記憶部２と、一連のマスクパタ
ーン補正処理を実行するための機能手段を備えた処理制
御部３とから少なくとも構成されている。処理制御部３
は、通常のコンピュータシステムの中央処理装置（ＣＰ
Ｕ）の一部を構成している。データ記憶部１及びプログ
ラム記憶部２はＣＰＵの内部の主記憶装置で構成しても
良く、このＣＰＵに接続された半導体ＲＯＭや半導体Ｒ
ＡＭなどの半導体メモリ、或いは磁気ディスク装置など
の記憶装置で構成してもよい。
参照して、本発明の実施の形態を説明する。図１は、本
発明の第１の実施の形態に係るマスクパターン補正装置
の構成を示すブロック図である。本発明の第１の実施の
形態に係るマスクパターン補正装置２６は、マスクパタ
ーン補正処理に必要な設計パターンデータなどを格納し
たデータ記憶部１と、マスクパターン補正プログラムな
どを格納したプログラム記憶部２と、一連のマスクパタ
ーン補正処理を実行するための機能手段を備えた処理制
御部３とから少なくとも構成されている。処理制御部３
は、通常のコンピュータシステムの中央処理装置（ＣＰ
Ｕ）の一部を構成している。データ記憶部１及びプログ
ラム記憶部２はＣＰＵの内部の主記憶装置で構成しても
良く、このＣＰＵに接続された半導体ＲＯＭや半導体Ｒ
ＡＭなどの半導体メモリ、或いは磁気ディスク装置など
の記憶装置で構成してもよい。
【００２５】処理制御部３は、露光量（ドーズ量）及び
焦点距離（フォーカス）に対するプロセス裕度が、予め
定められた所定の基準値に達していないパターンを設計
パターンから抽出するパターン抽出部６と、抽出された
パターンをプロセス裕度が基準値を満たすように補正す
るパターン補正部７と、補正後のパターンピッチが補正
前のパターンピッチに対して、一定に保持されているか
否かをチェックするパターンピッチチェック部８と、補
正後のパターンの配線容量が許容範囲内に収まっている
か否かをチェックする配線容量チェック部９と、補正後
のパターンがデザインルールを満たしているか否かをチ
ェックするデザインルールチェック部１０と、補正後の
設計パターンの必要な部分に対して近接効果補正（ＯＰ
Ｃ）パターンを付して、近接効果補正を施す近接効果補
正（ＯＰＣ）部１１とから少なくとも構成されている。
これらのパターン抽出部６、パターン補正部７、パター
ンピッチチェック部８、配線容量チェック部９、デザイ
ンルールチェック部１０、ＯＰＣ部１１は、それぞれ専
用のハードウェアで構成しても良く、通常のコンピュー
タシステムのＣＰＵを用いて、ソフトウェアで実質的に
等価な機能を有する機能手段としてそれぞれを構成して
もよい。
焦点距離（フォーカス）に対するプロセス裕度が、予め
定められた所定の基準値に達していないパターンを設計
パターンから抽出するパターン抽出部６と、抽出された
パターンをプロセス裕度が基準値を満たすように補正す
るパターン補正部７と、補正後のパターンピッチが補正
前のパターンピッチに対して、一定に保持されているか
否かをチェックするパターンピッチチェック部８と、補
正後のパターンの配線容量が許容範囲内に収まっている
か否かをチェックする配線容量チェック部９と、補正後
のパターンがデザインルールを満たしているか否かをチ
ェックするデザインルールチェック部１０と、補正後の
設計パターンの必要な部分に対して近接効果補正（ＯＰ
Ｃ）パターンを付して、近接効果補正を施す近接効果補
正（ＯＰＣ）部１１とから少なくとも構成されている。
これらのパターン抽出部６、パターン補正部７、パター
ンピッチチェック部８、配線容量チェック部９、デザイ
ンルールチェック部１０、ＯＰＣ部１１は、それぞれ専
用のハードウェアで構成しても良く、通常のコンピュー
タシステムのＣＰＵを用いて、ソフトウェアで実質的に
等価な機能を有する機能手段としてそれぞれを構成して
もよい。
【００２６】パターン抽出部６は、所定のデザインルー
ルに従って設計された、半導体装置の光露光工程におい
て使用するマスクの設計パターンから、露光量と焦点距
離の変動に対するプロセス裕度が所定の基準値に達して
いないパターンを抽出する機能を有する。
ルに従って設計された、半導体装置の光露光工程におい
て使用するマスクの設計パターンから、露光量と焦点距
離の変動に対するプロセス裕度が所定の基準値に達して
いないパターンを抽出する機能を有する。
【００２７】また、パターン抽出部６は、（１）設計パ
ターンを用いて光露光工程のシミュレーションを行い、
露光量と焦点距離の条件を振ったときの転写パターンを
算出する手段と、（２）転写パターンを用いて、露光量
と焦点距離の条件を振ったときのパターン寸法の変動量
を算出する手段と、（３）パターン寸法の変動量が基準
値よりも大きいか否かを判定することにより、プロセス
裕度を判定する手段とから構成されている。これらの機
能手段は、それぞれ専用のハードウェアで構成しても良
く、通常のコンピュータシステムのＣＰＵを用いて、ソ
フトウェアで実質的に等価な機能を有する機能手段とし
てそれぞれを構成してもよい。
ターンを用いて光露光工程のシミュレーションを行い、
露光量と焦点距離の条件を振ったときの転写パターンを
算出する手段と、（２）転写パターンを用いて、露光量
と焦点距離の条件を振ったときのパターン寸法の変動量
を算出する手段と、（３）パターン寸法の変動量が基準
値よりも大きいか否かを判定することにより、プロセス
裕度を判定する手段とから構成されている。これらの機
能手段は、それぞれ専用のハードウェアで構成しても良
く、通常のコンピュータシステムのＣＰＵを用いて、ソ
フトウェアで実質的に等価な機能を有する機能手段とし
てそれぞれを構成してもよい。
【００２８】処理制御部３には、入出力制御部２５を介
して、操作者からのデータや命令などの入力を受け付け
る入力装置４及びパターン補正結果を出力する出力装置
５がそれぞれ接続されている。入力装置４はキーボー
ド、マウス、ライトペンまたはフロッピー（登録商標）
ディスク装置などで構成されている。また出力装置５は
ディスプレイ装置やプリンタ装置などにより構成されて
いる。
して、操作者からのデータや命令などの入力を受け付け
る入力装置４及びパターン補正結果を出力する出力装置
５がそれぞれ接続されている。入力装置４はキーボー
ド、マウス、ライトペンまたはフロッピー（登録商標）
ディスク装置などで構成されている。また出力装置５は
ディスプレイ装置やプリンタ装置などにより構成されて
いる。
【００２９】マスクパターン補正装置２６には、マスク
パターン設計装置１２が接続されている。マスクパター
ン設計装置１２は、半導体装置の光露光工程において使
用するマスクを設計する機能を有する。設計パターンデ
ータは、マスクパターン補正装置２６に送信され、デー
タ記憶部１に格納される。
パターン設計装置１２が接続されている。マスクパター
ン設計装置１２は、半導体装置の光露光工程において使
用するマスクを設計する機能を有する。設計パターンデ
ータは、マスクパターン補正装置２６に送信され、デー
タ記憶部１に格納される。
【００３０】図１に示した処理制御部３で実行される各
処理の入力データは、データ記憶部１に格納され、プロ
グラム命令はプログラム記憶部２に格納される。そして
これらのデータ及びプログラム命令は必要に応じてＣＰ
Ｕに読み込まれ、ＣＰＵの内部の処理制御部３によっ
て、制御処理が実行されるとともに、各工程で発生した
数値情報などのデータはＲＡＭや磁気ディスクなどのデ
ータ記憶部１に格納される。
処理の入力データは、データ記憶部１に格納され、プロ
グラム命令はプログラム記憶部２に格納される。そして
これらのデータ及びプログラム命令は必要に応じてＣＰ
Ｕに読み込まれ、ＣＰＵの内部の処理制御部３によっ
て、制御処理が実行されるとともに、各工程で発生した
数値情報などのデータはＲＡＭや磁気ディスクなどのデ
ータ記憶部１に格納される。
【００３１】次に、図２乃至図４を参照して、処理制御
部３で実行されるマスクパターン補正の処理手順を説明
する。ここで重要なことは以下に示すとおりである。即
ち、従来技術では設計パターンを変更することなく、マ
スクパターンがウェハ上に転写されない場合にＯＰＣな
どの手法でマスクパターンを補正していた。これに対し
て、本発明は設計パターンからプロセス裕度が基準値を
満たしていないパターンを抽出し、抽出されたパターン
のプロセス裕度が基準値を満たすように設計パターンを
補正し、補正された設計パターンがウェハ上に転写され
ない場合は、ＯＰＣなどの手法でさらにマスクパターン
を補正する。
部３で実行されるマスクパターン補正の処理手順を説明
する。ここで重要なことは以下に示すとおりである。即
ち、従来技術では設計パターンを変更することなく、マ
スクパターンがウェハ上に転写されない場合にＯＰＣな
どの手法でマスクパターンを補正していた。これに対し
て、本発明は設計パターンからプロセス裕度が基準値を
満たしていないパターンを抽出し、抽出されたパターン
のプロセス裕度が基準値を満たすように設計パターンを
補正し、補正された設計パターンがウェハ上に転写され
ない場合は、ＯＰＣなどの手法でさらにマスクパターン
を補正する。
【００３２】図２は、本発明の第１の実施の形態に係る
マスクパターン補正方法の全体構成を示すフローチャー
トである。なお、第１の実施の形態においては、ライン
とスペースとから構成される配線パターンについてその
ラインとそれに隣接するスペースとの関係に着目する。
そして、ラインとスペースの関係から得られるプロセス
裕度が基準値を満たさない配線パターンを抽出して、抽
出された配線パターンのプロセス裕度が基準値を満たす
ように補正する方法について述べる。
マスクパターン補正方法の全体構成を示すフローチャー
トである。なお、第１の実施の形態においては、ライン
とスペースとから構成される配線パターンについてその
ラインとそれに隣接するスペースとの関係に着目する。
そして、ラインとスペースの関係から得られるプロセス
裕度が基準値を満たさない配線パターンを抽出して、抽
出された配線パターンのプロセス裕度が基準値を満たす
ように補正する方法について述べる。
【００３３】（イ）まず、ステップＳ０１において、マ
スクの設計パターンをＣＰＵ内に読み込み、ラインとス
ペースの関係から得られるプロセス裕度が基準値に達し
ていない配線パターンを設計パターンから抽出する。デ
ザインルール上では製造可能な配線パターンであって
も、光露光工程における露光量或いは焦点距離などの変
動により、実際にはパターン寸法が大きく変動してしま
う配線パターンが存在する。この露光量或いは焦点距離
などの変動によるパターン寸法の変動量が大きい配線パ
ターンは、プロセス裕度が基準値に達していない配線パ
ターンであると判断され、設計パターンから抽出され
る。ここで、ステップＳ０１は、ステップＳ０１１乃至
Ｓ０１６から構成される。図３は、ステップＳ０１の詳
細な構成を示すフローチャートである。
スクの設計パターンをＣＰＵ内に読み込み、ラインとス
ペースの関係から得られるプロセス裕度が基準値に達し
ていない配線パターンを設計パターンから抽出する。デ
ザインルール上では製造可能な配線パターンであって
も、光露光工程における露光量或いは焦点距離などの変
動により、実際にはパターン寸法が大きく変動してしま
う配線パターンが存在する。この露光量或いは焦点距離
などの変動によるパターン寸法の変動量が大きい配線パ
ターンは、プロセス裕度が基準値に達していない配線パ
ターンであると判断され、設計パターンから抽出され
る。ここで、ステップＳ０１は、ステップＳ０１１乃至
Ｓ０１６から構成される。図３は、ステップＳ０１の詳
細な構成を示すフローチャートである。
【００３４】まず、ステップＳ０１１において、設計パ
ターンから、任意の配線パターンを選び出す。選出する
配線パターンの数は、単数であっても構わないが、複数
であることが望ましい。図４（ａ）は、ステップＳ０１
１において選出された３つの配線パターン（１３〜１
５）の一例を示す。選出された配線パターン（１３〜１
５）のライン寸法（Ｌ１、Ｌ２、Ｌ３）及びスペース寸
法（Ｓ１、Ｓ２）が設計パターンデータから読み出され
る。
ターンから、任意の配線パターンを選び出す。選出する
配線パターンの数は、単数であっても構わないが、複数
であることが望ましい。図４（ａ）は、ステップＳ０１
１において選出された３つの配線パターン（１３〜１
５）の一例を示す。選出された配線パターン（１３〜１
５）のライン寸法（Ｌ１、Ｌ２、Ｌ３）及びスペース寸
法（Ｓ１、Ｓ２）が設計パターンデータから読み出され
る。
【００３５】次に、ステップＳ０１２において、露光量
及び焦点距離の条件を振って、露光工程のシミュレーシ
ョンを行う。図４（ｂ）は、図４（ａ）に示した配線パ
ターン（１３〜１５）のシミュレーション結果（転写パ
ターン）を示す。実線は、図４（ａ）に示した設計パタ
ーンを示す。破線は、露光量及び焦点距離の条件を所定
範囲内で振ったときの最大ライン寸法及び最小ライン寸
法の転写パターンを示す。ここでいう所定範囲とは、実
際の光露光工程において想定しうる露光量及び焦点距離
の変動範囲であることが望ましい。
及び焦点距離の条件を振って、露光工程のシミュレーシ
ョンを行う。図４（ｂ）は、図４（ａ）に示した配線パ
ターン（１３〜１５）のシミュレーション結果（転写パ
ターン）を示す。実線は、図４（ａ）に示した設計パタ
ーンを示す。破線は、露光量及び焦点距離の条件を所定
範囲内で振ったときの最大ライン寸法及び最小ライン寸
法の転写パターンを示す。ここでいう所定範囲とは、実
際の光露光工程において想定しうる露光量及び焦点距離
の変動範囲であることが望ましい。
【００３６】次に、ステップＳ０１３において、各配線
パターン（１３〜１５）について、最大ライン寸法と最
小ライン寸法の間隔（パターン寸法の変動量）１６を算
出する。図４（ｂ）に示すように、配線パターン１３の
変動量１６に比して、配線パターン１４及び配線パター
ン１５の変動量１６が大きい。
パターン（１３〜１５）について、最大ライン寸法と最
小ライン寸法の間隔（パターン寸法の変動量）１６を算
出する。図４（ｂ）に示すように、配線パターン１３の
変動量１６に比して、配線パターン１４及び配線パター
ン１５の変動量１６が大きい。
【００３７】次に、ステップＳ０１４において、各配線
パターン（１３〜１５）について、変動量１６が基準値
以上であるか否かを判定する。変動量１６が基準値以上
である場合（ステップＳ０１４においてＹＥＳ）、ステ
ップＳ０１５へ進み、プロセス裕度が基準値に達してい
ない配線パターン（プロセス裕度未達パターン）である
と判断され、設計パターンから抽出される。変動幅１６
が基準値よりも小さい場合（ステップＳ０１４において
ＮＯ）、ステップＳ０１５を飛ばしてステップ０１６へ
進む。つまり、プロセス裕度が基準値を満たしている配
線パターンであると判断され、プロセス裕度の補正対象
から外される。なおここでは、図４（ｂ）に示した配線
パターン１３の変動量は基準値よりも小さいと判断さ
れ、パターン１４及びパターン１５の変動量１６は基準
値以上であると判断されるものとする。
パターン（１３〜１５）について、変動量１６が基準値
以上であるか否かを判定する。変動量１６が基準値以上
である場合（ステップＳ０１４においてＹＥＳ）、ステ
ップＳ０１５へ進み、プロセス裕度が基準値に達してい
ない配線パターン（プロセス裕度未達パターン）である
と判断され、設計パターンから抽出される。変動幅１６
が基準値よりも小さい場合（ステップＳ０１４において
ＮＯ）、ステップＳ０１５を飛ばしてステップ０１６へ
進む。つまり、プロセス裕度が基準値を満たしている配
線パターンであると判断され、プロセス裕度の補正対象
から外される。なおここでは、図４（ｂ）に示した配線
パターン１３の変動量は基準値よりも小さいと判断さ
れ、パターン１４及びパターン１５の変動量１６は基準
値以上であると判断されるものとする。
【００３８】次に、ステップＳ０１６において、設計パ
ターンの中でまだパターン選出（Ｓ０１１）されていな
い配線パターンがあるか否かを判定する。設計パターン
中の総ての配線パターンがすでに選出されている場合
（ステップＳ０１６においてＹＥＳ）、ステップＳ０２
へ進む。設計パターン中の総ての配線パターンがまだ選
出されていない場合（ステップＳ０１６においてＮ
Ｏ）、ステップＳ０１１へもどり、まだ選出されていな
い配線パターンに対して上記ステップを行う。そして、
設計パターン中の総ての配線パターンが選出されるま
で、このループを繰り返す。
ターンの中でまだパターン選出（Ｓ０１１）されていな
い配線パターンがあるか否かを判定する。設計パターン
中の総ての配線パターンがすでに選出されている場合
（ステップＳ０１６においてＹＥＳ）、ステップＳ０２
へ進む。設計パターン中の総ての配線パターンがまだ選
出されていない場合（ステップＳ０１６においてＮ
Ｏ）、ステップＳ０１１へもどり、まだ選出されていな
い配線パターンに対して上記ステップを行う。そして、
設計パターン中の総ての配線パターンが選出されるま
で、このループを繰り返す。
【００３９】（ロ）次に、ステップＳ０２において、プ
ロセス裕度未達パターンとして抽出された配線パターン
に対して、プロセス裕度が基準値を満たすように補正を
施す。変動量１６が基準値以上である配線パターン１４
及び配線パターン１５に対して、変動量１６が基準値よ
りも小さくなるように、図４（ｃ）に示すように、ライ
ン寸法及びスペース寸法を補正する。例えば、配線パタ
ーン１４のライン寸法をＬ２からＬ２’まで広げ、配線
パターン１３とのスペース寸法をＳ１からＳ１’まで狭
める。配線パターン１５に対しても同様に、ライン寸法
及びスペース寸法を補正する。なお、変動量１６が基準
値よりも小さくなるように補正するには、露光工程のシ
ミュレーションとパターン補正作業とを連動させ、変動
量１６が基準値よりも小さくなるまでシミュレーション
と補正作業を繰り返し行えばよい。
ロセス裕度未達パターンとして抽出された配線パターン
に対して、プロセス裕度が基準値を満たすように補正を
施す。変動量１６が基準値以上である配線パターン１４
及び配線パターン１５に対して、変動量１６が基準値よ
りも小さくなるように、図４（ｃ）に示すように、ライ
ン寸法及びスペース寸法を補正する。例えば、配線パタ
ーン１４のライン寸法をＬ２からＬ２’まで広げ、配線
パターン１３とのスペース寸法をＳ１からＳ１’まで狭
める。配線パターン１５に対しても同様に、ライン寸法
及びスペース寸法を補正する。なお、変動量１６が基準
値よりも小さくなるように補正するには、露光工程のシ
ミュレーションとパターン補正作業とを連動させ、変動
量１６が基準値よりも小さくなるまでシミュレーション
と補正作業を繰り返し行えばよい。
【００４０】（ハ）次に、ステップＳ０３において、補
正の前後でパターンピッチが一定に保たれているか否か
をチェックする。補正前後において、パターン寸法とス
ペース寸法はそれぞれ変化するが、パターンピッチは変
化していないことが望ましい。しかし、補正の仕方によ
っては、パターンピッチまで変化してしまう場合が考え
られる。そこで、パターンに補正を施した後に、パター
ンピッチのチェックを行い、補正前後でパターンピッチ
を一定に保持する。
正の前後でパターンピッチが一定に保たれているか否か
をチェックする。補正前後において、パターン寸法とス
ペース寸法はそれぞれ変化するが、パターンピッチは変
化していないことが望ましい。しかし、補正の仕方によ
っては、パターンピッチまで変化してしまう場合が考え
られる。そこで、パターンに補正を施した後に、パター
ンピッチのチェックを行い、補正前後でパターンピッチ
を一定に保持する。
【００４１】図４（ｃ）において、配線パターン１４の
補正後のライン寸法Ｌ２’、及び配線パターン１５の補
正後のライン寸法Ｌ３’は、補正前のライン寸法Ｌ２及
びライン寸法Ｌ３よりもそれぞれ広がっている。しか
し、補正前のスペース寸法Ｓ１及びＳ２を、補正後のス
ペース寸法Ｓ１’及びＳ２’までそれぞれ狭めている。
従って、補正の前後で、３つの配線パターン（１３〜１
５）のパターンピッチは一定に保持されている。
補正後のライン寸法Ｌ２’、及び配線パターン１５の補
正後のライン寸法Ｌ３’は、補正前のライン寸法Ｌ２及
びライン寸法Ｌ３よりもそれぞれ広がっている。しか
し、補正前のスペース寸法Ｓ１及びＳ２を、補正後のス
ペース寸法Ｓ１’及びＳ２’までそれぞれ狭めている。
従って、補正の前後で、３つの配線パターン（１３〜１
５）のパターンピッチは一定に保持されている。
【００４２】補正前後でパターンピッチが一定保持され
ている場合（ステップＳ０３においてＹＥＳ）、ステッ
プＳ０４へ進み、パターンピッチが一定に保持されてい
ない場合（ステップＳ０３においてＮＯ）、ステップＳ
０２戻り、パターンピッチが一定に保たれるように再度
パターン補正を行う。
ている場合（ステップＳ０３においてＹＥＳ）、ステッ
プＳ０４へ進み、パターンピッチが一定に保持されてい
ない場合（ステップＳ０３においてＮＯ）、ステップＳ
０２戻り、パターンピッチが一定に保たれるように再度
パターン補正を行う。
【００４３】（ニ）次に、ステップＳ０４において、補
正後の配線パターンの配線容量が許容範囲内に収まって
いるか否かを判定する。通常、配線パターンの設計にお
いて、上下の配線層間で生じる寄生容量（配線容量）に
ついて許容範囲が設けられている。配線容量がこの許容
範囲を越えている場合、動作速度低下、信号遅延などの
不具合を発生する惧れがある。また、配線パターンのプ
ロセス裕度を補正する場合、ライン寸法を広げることで
この許容範囲を越えてしまうことが考えられる。従っ
て、プロセス裕度の補正を行った後に、配線容量が許容
範囲内に収まっているか否かを判定する。補正後の配線
パターン（１３〜１５）の配線容量が許容範囲内に収ま
っている場合（ステップＳ０４においてＹＥＳ）、ステ
ップＳ０５へ進む。補正後の配線パターン（１３〜１
５）の配線容量が許容範囲内に収まっていない場合（ス
テップＳ０４においてＮＯ）、ステップＳ０２に戻り、
配線容量が許容範囲内に収まるように再度パターン補正
を行う。
正後の配線パターンの配線容量が許容範囲内に収まって
いるか否かを判定する。通常、配線パターンの設計にお
いて、上下の配線層間で生じる寄生容量（配線容量）に
ついて許容範囲が設けられている。配線容量がこの許容
範囲を越えている場合、動作速度低下、信号遅延などの
不具合を発生する惧れがある。また、配線パターンのプ
ロセス裕度を補正する場合、ライン寸法を広げることで
この許容範囲を越えてしまうことが考えられる。従っ
て、プロセス裕度の補正を行った後に、配線容量が許容
範囲内に収まっているか否かを判定する。補正後の配線
パターン（１３〜１５）の配線容量が許容範囲内に収ま
っている場合（ステップＳ０４においてＹＥＳ）、ステ
ップＳ０５へ進む。補正後の配線パターン（１３〜１
５）の配線容量が許容範囲内に収まっていない場合（ス
テップＳ０４においてＮＯ）、ステップＳ０２に戻り、
配線容量が許容範囲内に収まるように再度パターン補正
を行う。
【００４４】（ホ）次に、ステップＳ０５において、補
正後の配線パターンがデザインルールを満たしているか
否かを判定する。即ち、補正後の配線パターンのライン
寸法及びスペース寸法がデザインルールで規定する最小
ライン寸法及び最小スペース寸法以上であるか否かを判
定する。パターンピッチ或いは配線容量と同様に、プロ
セス裕度の補正により、補正後の配線パターンがデザイ
ンルールに違反する場合が考えられる。従って、プロセ
ス裕度の補正を行った後に、デザインルールチェックを
行う。補正後の配線パターンがデザインルールを満たし
ている場合（ステップＳ０５においてＹＥＳ）、ステッ
プＳ０６へ進む。補正後の配線パターンがデザインルー
ルを満たしていない場合（ステップＳ０５においてＮ
Ｏ）、ステップＳ０２に戻り、デザインルールを満たす
ように再度パターン補正を行う。
正後の配線パターンがデザインルールを満たしているか
否かを判定する。即ち、補正後の配線パターンのライン
寸法及びスペース寸法がデザインルールで規定する最小
ライン寸法及び最小スペース寸法以上であるか否かを判
定する。パターンピッチ或いは配線容量と同様に、プロ
セス裕度の補正により、補正後の配線パターンがデザイ
ンルールに違反する場合が考えられる。従って、プロセ
ス裕度の補正を行った後に、デザインルールチェックを
行う。補正後の配線パターンがデザインルールを満たし
ている場合（ステップＳ０５においてＹＥＳ）、ステッ
プＳ０６へ進む。補正後の配線パターンがデザインルー
ルを満たしていない場合（ステップＳ０５においてＮ
Ｏ）、ステップＳ０２に戻り、デザインルールを満たす
ように再度パターン補正を行う。
【００４５】（へ）次に、ステップＳ０６において、補
正後の配線パターンの必要な箇所に対して、ＯＰＣパタ
ーンを付与して、近接効果補正（ＯＰＣ）を行う。
正後の配線パターンの必要な箇所に対して、ＯＰＣパタ
ーンを付与して、近接効果補正（ＯＰＣ）を行う。
【００４６】（ト）最後に、ステップＳ０７において、
設計パターンデータに基づいてマスクを製作する。
設計パターンデータに基づいてマスクを製作する。
【００４７】本発明の第１の実施の形態に係るマスクパ
ターン補正方法を実現するためのプログラムは、コンピ
ュータ読み取り可能な記録媒体に格納することができ
る。この記録媒体は、図１に示したプログラム記憶部２
として用いる、あるいはプログラム記憶部２に読み込ま
せ、このプログラムにより処理制御部３における種々の
作業を所定の処理手順に従って実行することができる。
ここで、記録媒体には、例えばＲＯＭ、ＲＡＭ等の半導
体メモリ、磁気ディスク、光ディスク、磁気テープ等の
プログラムを記録することできる記録媒体が含まれる。
ターン補正方法を実現するためのプログラムは、コンピ
ュータ読み取り可能な記録媒体に格納することができ
る。この記録媒体は、図１に示したプログラム記憶部２
として用いる、あるいはプログラム記憶部２に読み込ま
せ、このプログラムにより処理制御部３における種々の
作業を所定の処理手順に従って実行することができる。
ここで、記録媒体には、例えばＲＯＭ、ＲＡＭ等の半導
体メモリ、磁気ディスク、光ディスク、磁気テープ等の
プログラムを記録することできる記録媒体が含まれる。
【００４８】図６は、これらの記録媒体に格納されたプ
ログラムを読み取り、そこに記述された手順に従って、
マスクパターン補正プログラムを実現するコンピュータ
システムからなるマスクパターン補正装置９０の一例を
示す外観図である。このマスクパターン補正装置９０の
本体前面には、フロッピーディスクドライブ９１、及び
ＣＤ−ＲＯＭドライブ９２が設けられており、磁気ディ
スクとしてのフロッピーディスク９３または光ディスク
としてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入
し、所定の読み出し操作を行うことにより、これらの記
録媒体に格納されたプログラムをシステム内にインスト
ールすることができる。また、所定のドライブ装置９７
を接続することにより、例えばゲームパックなどに使用
されている半導体メモリとしてのＲＯＭ９５や、磁気テ
ープとしてのカセットテープ９６を用いることもでき
る。また、マスクパターン補正装置９０の本体背面に接
してマスクパターン設計装置１２が接続され、マスク設
計が行われるその場で設計パターンデータに対してプロ
セス裕度の補正を施すことができる。
ログラムを読み取り、そこに記述された手順に従って、
マスクパターン補正プログラムを実現するコンピュータ
システムからなるマスクパターン補正装置９０の一例を
示す外観図である。このマスクパターン補正装置９０の
本体前面には、フロッピーディスクドライブ９１、及び
ＣＤ−ＲＯＭドライブ９２が設けられており、磁気ディ
スクとしてのフロッピーディスク９３または光ディスク
としてのＣＤ−ＲＯＭ９４を各ドライブ入り口から挿入
し、所定の読み出し操作を行うことにより、これらの記
録媒体に格納されたプログラムをシステム内にインスト
ールすることができる。また、所定のドライブ装置９７
を接続することにより、例えばゲームパックなどに使用
されている半導体メモリとしてのＲＯＭ９５や、磁気テ
ープとしてのカセットテープ９６を用いることもでき
る。また、マスクパターン補正装置９０の本体背面に接
してマスクパターン設計装置１２が接続され、マスク設
計が行われるその場で設計パターンデータに対してプロ
セス裕度の補正を施すことができる。
【００４９】本発明の第１の実施の形態によれば、設計
パターンが配線パターンである場合において、設計パタ
ーンからプロセス裕度が基準値に達していない配線パタ
ーンを抽出してプロセス裕度の補正を施すことができ
る。従って、プロセス裕度が基準値を常に満たす配線パ
ターンのマスクに形成することができる。また、プロセ
ス裕度と同時に、配線容量、パターンピッチ、デザイン
ルールなどのチェック、及びＯＰＣ補正を行うことで、
補正精度の高いマスクパターンを形成することができ
る。また、デザインルールに対してプロセス裕度に関す
るルールを加えたり、或いはデザインルールを制限する
ことなく、プロセス裕度が基準値に満たないパターンを
補正することができる。
パターンが配線パターンである場合において、設計パタ
ーンからプロセス裕度が基準値に達していない配線パタ
ーンを抽出してプロセス裕度の補正を施すことができ
る。従って、プロセス裕度が基準値を常に満たす配線パ
ターンのマスクに形成することができる。また、プロセ
ス裕度と同時に、配線容量、パターンピッチ、デザイン
ルールなどのチェック、及びＯＰＣ補正を行うことで、
補正精度の高いマスクパターンを形成することができ
る。また、デザインルールに対してプロセス裕度に関す
るルールを加えたり、或いはデザインルールを制限する
ことなく、プロセス裕度が基準値に満たないパターンを
補正することができる。
【００５０】（第２の実施の形態）第１の実施の形態で
は、補正対象のパターンがラインとスペースから構成さ
れる配線パターン（ラインパターン）である場合につい
て説明した。しかし、本発明は、これに限定されるわけ
ではなく、コンタクトホール、ゲート電極などラインパ
ターン以外の任意レイヤのパターンに対しても適用する
ことができる。第２の実施の形態では、コンタクトホー
ルパターンを例に取り、マスクパターン補正方法を説明
する。また、第２の実施の形態では、コンタクトホール
パターンと隣接するコンタクトホールパターン間のスペ
ースとの関係に着目し、そのコンタクトホールパターン
のプロセス裕度が基準値を満たさないパターン配置を抽
出して、それがプロセス裕度を満たすように補正する方
法を述べる。
は、補正対象のパターンがラインとスペースから構成さ
れる配線パターン（ラインパターン）である場合につい
て説明した。しかし、本発明は、これに限定されるわけ
ではなく、コンタクトホール、ゲート電極などラインパ
ターン以外の任意レイヤのパターンに対しても適用する
ことができる。第２の実施の形態では、コンタクトホー
ルパターンを例に取り、マスクパターン補正方法を説明
する。また、第２の実施の形態では、コンタクトホール
パターンと隣接するコンタクトホールパターン間のスペ
ースとの関係に着目し、そのコンタクトホールパターン
のプロセス裕度が基準値を満たさないパターン配置を抽
出して、それがプロセス裕度を満たすように補正する方
法を述べる。
【００５１】（イ）まず、設計パターンから、任意のコ
ンタクトホールパターンを選び出す。図５（ａ）は、設
計パターンから任意に選び出されたコンタクトホールパ
ターンを示すレイアウト図である。コンタクトホール１
７を中心として、上下左右にそれぞれ１つづつ所定の間
隔を置いて別のコンタクトホール（１８、２０〜２２）
が配置されている。ここで、上下方向に配列されたコン
タクトホール（１７、１８、２０）のパターン寸法をそ
れぞれＨＶ１、ＨＶ２、ＨＶ３とし、コンタクトホール
１７と１８間のスペース寸法をＤＶ１、コンタクトホー
ル１７と２０間のスペース寸法をＤＶ２とする。
ンタクトホールパターンを選び出す。図５（ａ）は、設
計パターンから任意に選び出されたコンタクトホールパ
ターンを示すレイアウト図である。コンタクトホール１
７を中心として、上下左右にそれぞれ１つづつ所定の間
隔を置いて別のコンタクトホール（１８、２０〜２２）
が配置されている。ここで、上下方向に配列されたコン
タクトホール（１７、１８、２０）のパターン寸法をそ
れぞれＨＶ１、ＨＶ２、ＨＶ３とし、コンタクトホール
１７と１８間のスペース寸法をＤＶ１、コンタクトホー
ル１７と２０間のスペース寸法をＤＶ２とする。
【００５２】（ロ）次に、露光量及び焦点距離の条件を
振って、露光工程のシミュレーションを行う。図５
（ｂ）は、図５（ａ）に示したコンタクトホールパター
ンのシミュレーション結果（転写パターン）を示す。実
線は、図５（ａ）に示した設計パターンを示す。破線
は、露光量及び焦点距離の条件を所定範囲内で振ったと
きの最大パターン寸法及び最小パターン寸法の転写パタ
ーンを示す。
振って、露光工程のシミュレーションを行う。図５
（ｂ）は、図５（ａ）に示したコンタクトホールパター
ンのシミュレーション結果（転写パターン）を示す。実
線は、図５（ａ）に示した設計パターンを示す。破線
は、露光量及び焦点距離の条件を所定範囲内で振ったと
きの最大パターン寸法及び最小パターン寸法の転写パタ
ーンを示す。
【００５３】（ハ）次に、各コンタクトホールパターン
について、最大パターン寸法と最小パターン寸法間の変
動量２３を算出する。図５（ｂ）に示すように、コンタ
クトホール１７、１８、２０の上下方向の変動量２３
は、その他のコンタクトホールの変動量２３及びその他
の方向の変動量２３に比して大きい。
について、最大パターン寸法と最小パターン寸法間の変
動量２３を算出する。図５（ｂ）に示すように、コンタ
クトホール１７、１８、２０の上下方向の変動量２３
は、その他のコンタクトホールの変動量２３及びその他
の方向の変動量２３に比して大きい。
【００５４】（ニ）次に、各コンタクトホールパターン
について、変動量２３が基準値以上であるか否かを判定
する。ここでは、コンタクトホール１７、１８、２０の
上下方向の変動量２３が基準値以上であり、その他の部
分の変動量２３は基準値よりも小さいものとする。従っ
て、コンタクトホール１７、１８、２０が、プロセス裕
度が基準値に達していないパターン（プロセス裕度未達
パターン）であると判断され、設計パターンから抽出さ
れる。
について、変動量２３が基準値以上であるか否かを判定
する。ここでは、コンタクトホール１７、１８、２０の
上下方向の変動量２３が基準値以上であり、その他の部
分の変動量２３は基準値よりも小さいものとする。従っ
て、コンタクトホール１７、１８、２０が、プロセス裕
度が基準値に達していないパターン（プロセス裕度未達
パターン）であると判断され、設計パターンから抽出さ
れる。
【００５５】（ホ）次に、変動量２３が基準値以上であ
るコンタクトホールパターン１７、１８、２０に対し
て、変動量２３が基準値よりも小さくなるように補正す
る。但し、変動量が基準値以上であるコンタクトホール
パターン１７、１８、２０の上下方向のパターン寸法に
対して補正を加える。具体的には、図５（ｃ）に示すよ
うに、上下方向のパターン寸法ＨＶ１、ＨＶ２、ＨＶ３
をそれぞれＨＶ１’、ＨＶ２’、ＨＶ３’へ広げ、スペ
ース寸法ＤＶ１、ＤＶ２をそれぞれＤＶ１’、ＤＶ２’
へ狭める。また、コンタクトホールパターン１７、１
８、２０の左右方向のパターン寸法及びコンタクトホー
ルパターン２１、２２の上下左右方向のパターン寸法に
対して補正を加えない。なお、上記補正を行う際、作成
された補正ルールはコンタクトホールパターンの各辺に
対して独立して適用されるものとする。
るコンタクトホールパターン１７、１８、２０に対し
て、変動量２３が基準値よりも小さくなるように補正す
る。但し、変動量が基準値以上であるコンタクトホール
パターン１７、１８、２０の上下方向のパターン寸法に
対して補正を加える。具体的には、図５（ｃ）に示すよ
うに、上下方向のパターン寸法ＨＶ１、ＨＶ２、ＨＶ３
をそれぞれＨＶ１’、ＨＶ２’、ＨＶ３’へ広げ、スペ
ース寸法ＤＶ１、ＤＶ２をそれぞれＤＶ１’、ＤＶ２’
へ狭める。また、コンタクトホールパターン１７、１
８、２０の左右方向のパターン寸法及びコンタクトホー
ルパターン２１、２２の上下左右方向のパターン寸法に
対して補正を加えない。なお、上記補正を行う際、作成
された補正ルールはコンタクトホールパターンの各辺に
対して独立して適用されるものとする。
【００５６】（へ）次に、補正の前後でパターンピッチ
が一定に保たれているか否か、補正後の配線パターンが
デザインルールを満たしているか否か、などの第１の実
施の形態で示した各種のルールチェックを行う。但し、
コンタクトホールパターンに対しては、配線容量のルー
ルチェックを省略しても構わない。図５（ｃ）に示した
補正後のコンタクトホールパターンは、パターン寸法Ｈ
Ｖ１’、ＨＶ２’、ＨＶ３’が広げられた分だけ、スペ
ース寸法ＤＶ１’、ＤＶ２’が狭められているため、補
正前後のパターンピッチは一定保持されている。また、
補正後のスペース寸法ＤＶ１’、ＤＶ２’は、デザイン
ルールで規定する最小スペース寸法以上であるため、デ
ザインルールを満足している。次に、補正後のコンタク
トホールパターンの必要な箇所に対して、ＯＰＣパター
ンを付与して、近接効果補正（ＯＰＣ）を行う。最後
に、設計パターンデータに基づいてマスクを製作する。
が一定に保たれているか否か、補正後の配線パターンが
デザインルールを満たしているか否か、などの第１の実
施の形態で示した各種のルールチェックを行う。但し、
コンタクトホールパターンに対しては、配線容量のルー
ルチェックを省略しても構わない。図５（ｃ）に示した
補正後のコンタクトホールパターンは、パターン寸法Ｈ
Ｖ１’、ＨＶ２’、ＨＶ３’が広げられた分だけ、スペ
ース寸法ＤＶ１’、ＤＶ２’が狭められているため、補
正前後のパターンピッチは一定保持されている。また、
補正後のスペース寸法ＤＶ１’、ＤＶ２’は、デザイン
ルールで規定する最小スペース寸法以上であるため、デ
ザインルールを満足している。次に、補正後のコンタク
トホールパターンの必要な箇所に対して、ＯＰＣパター
ンを付与して、近接効果補正（ＯＰＣ）を行う。最後
に、設計パターンデータに基づいてマスクを製作する。
【００５７】本発明の第２の実施の形態によれば、設計
パターンがコンタクトホールパターンである場合におい
ても、第１の実施の形態で示した配線パターンの場合と
同様な作用効果を得ることができる。
パターンがコンタクトホールパターンである場合におい
ても、第１の実施の形態で示した配線パターンの場合と
同様な作用効果を得ることができる。
【００５８】以上説明したように、本発明に係るマスク
パターン補正を行うことで、配線パターン、コンタクト
ホールパターンなどのマスクパターンのプロセス裕度を
高めることができる。補正対象となるマスクは、配線パ
ターン或いはコンタクトホールパターンに限らず、素子
領域パターン、ソース、ドレイン、ゲートなどのトラン
ジスタの各電極パターンなどのマスクパターンに対して
も可能である。このパスクパターン補正を、半導体装置
の製造工程において使用するマスクに対して施すこと
で、補正精度の高い半導体装置の製造を行うことができ
る。半導体装置の製造方法については、第３の実施の形
態において説明する。
パターン補正を行うことで、配線パターン、コンタクト
ホールパターンなどのマスクパターンのプロセス裕度を
高めることができる。補正対象となるマスクは、配線パ
ターン或いはコンタクトホールパターンに限らず、素子
領域パターン、ソース、ドレイン、ゲートなどのトラン
ジスタの各電極パターンなどのマスクパターンに対して
も可能である。このパスクパターン補正を、半導体装置
の製造工程において使用するマスクに対して施すこと
で、補正精度の高い半導体装置の製造を行うことができ
る。半導体装置の製造方法については、第３の実施の形
態において説明する。
【００５９】（第３の実施の形態）本発明の第３の実施
の形態においては、第１及び第２の実施の形態で示した
マスクパターンの補正方法を用いた半導体装置の製造方
法について説明する。図７は、本発明の第３の実施の形
態に係る半導体装置の製造方法を示すフローチャートで
ある。
の形態においては、第１及び第２の実施の形態で示した
マスクパターンの補正方法を用いた半導体装置の製造方
法について説明する。図７は、本発明の第３の実施の形
態に係る半導体装置の製造方法を示すフローチャートで
ある。
【００６０】まず、ステップＳ２１において、製造する
半導体装置の目的や作用効果のためにどのような機能が
必要であるかを明らかにし、その機能を生み出すための
ロジック・メモリ、入出力回路などの各部の機能と互い
のつながりを設計する、いわゆる機能設計を行う。次
に、ステップＳ２２において、各部機能及び相互関係か
ら具体的な電子回路を設計する、いわゆる論理／回路設
計を行う。
半導体装置の目的や作用効果のためにどのような機能が
必要であるかを明らかにし、その機能を生み出すための
ロジック・メモリ、入出力回路などの各部の機能と互い
のつながりを設計する、いわゆる機能設計を行う。次
に、ステップＳ２２において、各部機能及び相互関係か
ら具体的な電子回路を設計する、いわゆる論理／回路設
計を行う。
【００６１】次に、ステップＳ２３において、電子回路
を半導体チップ上にどのように配置するかレイアウト設
計を行い、半導体ウェハの一連の製造工程で使用する複
数のレイヤのマスクパターンを設計する。このレイアウ
ト／マスクパターン設計により作成された設計パターン
データは、第１の実施の形態で示したマスクパターン補
正装置２６へ送られ、第１或いは第２の実施の形態で説
明したマスクパターンの補正方法によりプロセス裕度の
補正などが行われる。
を半導体チップ上にどのように配置するかレイアウト設
計を行い、半導体ウェハの一連の製造工程で使用する複
数のレイヤのマスクパターンを設計する。このレイアウ
ト／マスクパターン設計により作成された設計パターン
データは、第１の実施の形態で示したマスクパターン補
正装置２６へ送られ、第１或いは第２の実施の形態で説
明したマスクパターンの補正方法によりプロセス裕度の
補正などが行われる。
【００６２】具体的には、ステップＳ２４において、設
計パターンからプロセス裕度が基準値に達していないプ
ロセス裕度未達パターンを抽出する。ステップＳ２５に
おいて、プロセス裕度未達パターンに対して、プロセス
裕度が基準値を満たすように補正を加える。ステップＳ
２６において、補正前後でパターンピッチが一定保持さ
れているか否か、補正後の配線パターンの配線容量が許
容範囲内に収まっているか否か、或いは補正後のパター
ンがデザインルールを満たしているか否か、などの各種
のルールチェックを行う。設計パターンが各種のルール
を満たしていることを確認した後、ステップＳ２７にお
いて、補正後のパターンの必要な箇所に対して、ＯＰＣ
パターンを付与して近接効果補正（ＯＰＣ）を行う。
計パターンからプロセス裕度が基準値に達していないプ
ロセス裕度未達パターンを抽出する。ステップＳ２５に
おいて、プロセス裕度未達パターンに対して、プロセス
裕度が基準値を満たすように補正を加える。ステップＳ
２６において、補正前後でパターンピッチが一定保持さ
れているか否か、補正後の配線パターンの配線容量が許
容範囲内に収まっているか否か、或いは補正後のパター
ンがデザインルールを満たしているか否か、などの各種
のルールチェックを行う。設計パターンが各種のルール
を満たしていることを確認した後、ステップＳ２７にお
いて、補正後のパターンの必要な箇所に対して、ＯＰＣ
パターンを付与して近接効果補正（ＯＰＣ）を行う。
【００６３】次に、ステップＳ２８において、プロセス
裕度の補正が加えられた設計パターンデータに基づいて
マスクを製作する。ステップＳ２９において、このマス
クを用いた光露光工程、半導体基板に対する絶縁膜・半
導体膜・金属膜などの成膜工程、エッチング工程などを
繰り返し行う一連のウェハ工程（前工程）により、半導
体ウェハ上に複数の半導体集積回路を一括形成する。ス
テップＳ３０において、ダイシング工程、ボンディング
工程、検査工程などから成る後工程（パッケージング工
程）を経て、第３の実施の形態に係る半導体装置を製造
方法は終了する。
裕度の補正が加えられた設計パターンデータに基づいて
マスクを製作する。ステップＳ２９において、このマス
クを用いた光露光工程、半導体基板に対する絶縁膜・半
導体膜・金属膜などの成膜工程、エッチング工程などを
繰り返し行う一連のウェハ工程（前工程）により、半導
体ウェハ上に複数の半導体集積回路を一括形成する。ス
テップＳ３０において、ダイシング工程、ボンディング
工程、検査工程などから成る後工程（パッケージング工
程）を経て、第３の実施の形態に係る半導体装置を製造
方法は終了する。
【００６４】以上説明したように本発明の第３の実施の
形態によれば、デザインルールに制限をかけることな
く、光露光工程での露光量或いは焦点距離の変動、近接
効果に対する補正精度の高いマスクパターンを製作する
ことができる。そして、このマスクを用いて半導体ウェ
ハ上にパターンを転写して、半導体集積回路を形成する
ことで、不良発生率が低い半導体ウェハを製造すること
ができる。
形態によれば、デザインルールに制限をかけることな
く、光露光工程での露光量或いは焦点距離の変動、近接
効果に対する補正精度の高いマスクパターンを製作する
ことができる。そして、このマスクを用いて半導体ウェ
ハ上にパターンを転写して、半導体集積回路を形成する
ことで、不良発生率が低い半導体ウェハを製造すること
ができる。
【００６５】
【発明の効果】以上説明したように本発明によれば、半
導体ウェハ上にプロセス裕度及び補正精度が高いパター
ンを形成するマスクパターン補正方法、マスクパターン
補正装置及びマスクパターン補正プログラムを格納した
記録媒体を提供することができる。
導体ウェハ上にプロセス裕度及び補正精度が高いパター
ンを形成するマスクパターン補正方法、マスクパターン
補正装置及びマスクパターン補正プログラムを格納した
記録媒体を提供することができる。
【００６６】また本発明によれば、集積度が高い半導体
チップを歩留り良く製造する半導体装置の製造方法を提
供することができる。
チップを歩留り良く製造する半導体装置の製造方法を提
供することができる。
【図１】本発明の実施の形態に係るマスクパターン補正
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】本発明の実施の形態に係るマスクパターン補正
方法の全体構成を示すフローチャートである。
方法の全体構成を示すフローチャートである。
【図３】図２に示したステップＳ０１の詳細な構成を示
すフローチャートである。
すフローチャートである。
【図４】図４（ａ）は本発明の第１の実施の形態に係る
配線パターンの補正前の状態を示すレイアウト図であ
る。図４（ｂ）は、図４（ａ）に示した配線パターンに
対して露光量及び焦点距離の条件を振ったときの最大ラ
イン寸法及び最小ライン寸法の転写パターンを示すレイ
アウト図である。図４（ｃ）は、図４（ａ）に示した配
線パターンの補正後の状態を示すレイアウト図である。
配線パターンの補正前の状態を示すレイアウト図であ
る。図４（ｂ）は、図４（ａ）に示した配線パターンに
対して露光量及び焦点距離の条件を振ったときの最大ラ
イン寸法及び最小ライン寸法の転写パターンを示すレイ
アウト図である。図４（ｃ）は、図４（ａ）に示した配
線パターンの補正後の状態を示すレイアウト図である。
【図５】図５（ａ）は本発明の第２の実施の形態に係る
コンタクトホールパターンの補正前の状態を示すレイア
ウト図である。図５（ｂ）は、図５（ａ）に示したコン
タクトホールパターンに対して露光量及び焦点距離の条
件を振ったときの最大パターン寸法及び最小パターン寸
法の転写パターンを示すレイアウト図である。図５
（ｃ）は、図５（ａ）に示した配線パターンの補正後の
状態を示すレイアウト図である。
コンタクトホールパターンの補正前の状態を示すレイア
ウト図である。図５（ｂ）は、図５（ａ）に示したコン
タクトホールパターンに対して露光量及び焦点距離の条
件を振ったときの最大パターン寸法及び最小パターン寸
法の転写パターンを示すレイアウト図である。図５
（ｃ）は、図５（ａ）に示した配線パターンの補正後の
状態を示すレイアウト図である。
【図６】記録媒体に格納されたマスクパターン補正プロ
グラムを読み取り、そこに記述された手順に従って、マ
スクパターン補正システムを実現するコンピュータシス
テムからなるマスクパターン補正装置の一例を示す外観
図である。
グラムを読み取り、そこに記述された手順に従って、マ
スクパターン補正システムを実現するコンピュータシス
テムからなるマスクパターン補正装置の一例を示す外観
図である。
【図７】本発明の第３の実施の形態に係る半導体装置の
製造方法を示すフローチャートである。
製造方法を示すフローチャートである。
１ データ記憶部 ２ プログラム記憶部 ３ 処理制御部 ４ 入力装置 ５ 出力装置 ６ パターン抽出部 ７ パターン補正部 ８ パターンピッチチェック部 ９ 配線容量チェック部 １０ デザインルールチェック部 １１ 近接効果補正（ＯＰＣ）部 １２ マスクパターン設計装置 ２５ 入出力制御部 ２６ マスクパターン補正装置 １３、１４、１５ 配線パターン １６、２３ 変動量 １７、１８、２０、２１、２２ コンタクトホールパタ
ーン
ーン
Claims (9)
- 【請求項１】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第１ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第２ステップとを少なくとも具備するこ
とを特徴とするマスクパターン補正方法。 - 【請求項２】 補正の前後で前記パターンのパターンピ
ッチが一定に保持されているか否かを判定する第３ステ
ップをさらに具備することを特徴とする請求項１記載の
マスクパターン補正方法。 - 【請求項３】 補正後の前記パターンが、前記デザイン
ルールを満たしているか否かを判定する第４ステップを
さらに具備することを特徴とする請求項１又は２記載の
マスクパターン補正方法。 - 【請求項４】 前記第２ステップにおいて補正された前
記パターンがラインパターンである場合、 前記第４ステップは、前記ラインパターンが、前記デザ
インルールに規定する最小ライン寸法及び最小スペース
寸法以上のライン寸法及びスペース寸法を有するパター
ンであるか否かを判定するステップであることを特徴と
する請求項３記載のマスクパターン補正方法。 - 【請求項５】 前記第２ステップにおいて補正された前
記パターンが配線パターンである場合、 補正後の前記配線パターンのライン寸法が、配線容量の
許容範囲内に収まっているか否かを判定する第５ステッ
プをさらに有することを特徴とする請求項１乃至３いず
れか１記載のマスクパターン補正方法。 - 【請求項６】 前記第１ステップは、 前記設計パターンを用いて光露光工程のシミュレーショ
ンを行い、露光量と焦点距離の条件を振ったときの転写
パターンを算出する第１作業と、 前記転写パターンを用いて、露光量と焦点距離を振った
ときのパターン寸法の変動量を算出する第２作業と、 前記パターン寸法の変動量が基準値以上であるか否かを
判定することにより、前記プロセス裕度を判定する第３
作業とから構成されていることを特徴とする請求項１記
載のマスクパターン補正方法。 - 【請求項７】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出するパターン抽出部と、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正するパターン補正部とを少なくとも具備する
ことを特徴とするマスクパターン補正装置。 - 【請求項８】 所定のデザインルールに従って設計され
た、半導体装置の光露光工程において使用するマスクの
設計パターンから、露光量と焦点距離の変動に対するプ
ロセス裕度が所定の基準値に達していないパターンを抽
出する第１ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第２ステップとを少なくとも具備するこ
とを特徴とするマスクパターン補正プログラムを格納し
た記録媒体。 - 【請求項９】 所定のデザインルールに従って、半導体
装置の光露光工程において使用するマスクを設計する第
１ステップと、 前記マスクの設計パターンから、露光量と焦点距離の変
動に対するプロセス裕度が所定の基準値に達していない
パターンを抽出する第２ステップと、 前記プロセス裕度が前記基準値を満たすように前記パタ
ーンを補正する第３ステップと、 補正後の設計パターンに対して近接効果補正を行う第４
ステップと、 前記設計パターンに基づいてマスクを製作する第５ステ
ップと、 前記マスクを用いた光露光工程を含む所定の半導体製造
工程により、半導体ウェハを製造する第６ステップとを
少なくとも具備することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327300A JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002131882A true JP2002131882A (ja) | 2002-05-09 |
| JP4064617B2 JP4064617B2 (ja) | 2008-03-19 |
Family
ID=18804342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327300A Expired - Lifetime JP4064617B2 (ja) | 2000-10-26 | 2000-10-26 | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4064617B2 (ja) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134520A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | マスクパターンデータ作成方法 |
| JP2005338650A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | パターンのデータ作成方法、及びパターン検証手法 |
| JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
| JP2006058452A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
| JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
| US7131106B2 (en) | 2002-11-08 | 2006-10-31 | Kabushiki Kaisha Toshiba | Integrated circuit pattern designing method, exposure mask manufacturing method, exposure mask, and integrated circuit device manufacturing method |
| JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
| US7194704B2 (en) | 2003-12-17 | 2007-03-20 | Kabushiki Kaisha Toshiba | Design layout preparing method |
| JP2007536581A (ja) * | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| US7402363B2 (en) | 2003-04-15 | 2008-07-22 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
| US7458057B2 (en) | 2003-07-02 | 2008-11-25 | Kabushiki Kaisha Toshiba | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern |
| US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
| JP2009141352A (ja) * | 2007-12-05 | 2009-06-25 | Brion Technologies Inc | リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム |
| JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
| JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
| US7673258B2 (en) | 2006-03-31 | 2010-03-02 | Kabushiki Kaisha Toshiba | Design data creating method, design data creating program product, and manufacturing method of semiconductor device |
| JP2010117729A (ja) * | 2010-02-22 | 2010-05-27 | Sony Corp | 露光方法、並びに、半導体装置及びその製造方法 |
| US7767364B2 (en) | 2004-11-30 | 2010-08-03 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
| JP2010224192A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | パターン形成方法 |
| JP2011003894A (ja) * | 2009-06-17 | 2011-01-06 | Asml Netherlands Bv | リソグラフィ方法および構成 |
| JP4755655B2 (ja) * | 2005-01-21 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差分交互位相シフト・マスクの最適化 |
| US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
| US8185847B2 (en) | 2007-02-09 | 2012-05-22 | Mentor Graphics Corporation | Pre-bias optical proximity correction |
| JP2012238890A (ja) * | 2005-05-10 | 2012-12-06 | Lam Research Corporation | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ |
| US8924897B2 (en) | 2007-04-12 | 2014-12-30 | Sony Corporation | Mask pattern design method and semiconductor manufacturing method and semiconductor design program |
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
-
2000
- 2000-10-26 JP JP2000327300A patent/JP4064617B2/ja not_active Expired - Lifetime
Cited By (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7131106B2 (en) | 2002-11-08 | 2006-10-31 | Kabushiki Kaisha Toshiba | Integrated circuit pattern designing method, exposure mask manufacturing method, exposure mask, and integrated circuit device manufacturing method |
| US8042067B2 (en) | 2003-04-15 | 2011-10-18 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
| US7402363B2 (en) | 2003-04-15 | 2008-07-22 | Kabushiki Kaisha Toshiba | Pattern forming method and system, and method of manufacturing a semiconductor device |
| US7458057B2 (en) | 2003-07-02 | 2008-11-25 | Kabushiki Kaisha Toshiba | Pattern correction method, pattern correction system, mask manufacturing method, semiconductor device manufacturing method, recording medium, and designed pattern |
| US8332784B2 (en) | 2003-07-02 | 2012-12-11 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8065637B2 (en) | 2003-07-02 | 2011-11-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2005134520A (ja) * | 2003-10-29 | 2005-05-26 | Matsushita Electric Ind Co Ltd | マスクパターンデータ作成方法 |
| JP4507558B2 (ja) * | 2003-10-29 | 2010-07-21 | パナソニック株式会社 | マスクパターンデータ作成方法 |
| US7194704B2 (en) | 2003-12-17 | 2007-03-20 | Kabushiki Kaisha Toshiba | Design layout preparing method |
| JP2018106728A (ja) * | 2004-05-07 | 2018-07-05 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| US9977856B2 (en) | 2004-05-07 | 2018-05-22 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
| JP2016189220A (ja) * | 2004-05-07 | 2016-11-04 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| JP2011059713A (ja) * | 2004-05-07 | 2011-03-24 | Mentor Graphics Corp | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| US9361424B2 (en) | 2004-05-07 | 2016-06-07 | Mentor Graphics Corporation | Integrated circuit layout design methodology with process variation bands |
| JP2007536581A (ja) * | 2004-05-07 | 2007-12-13 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| JP2015109099A (ja) * | 2004-05-07 | 2015-06-11 | メンター・グラフィクス・コーポレーション | プロセス変動バンドを用いた集積回路レイアウト設計法 |
| US7788626B2 (en) | 2004-05-28 | 2010-08-31 | Kabushiki Kaisha Toshiba | Pattern data correction method, pattern checking method, pattern check program, photo mask producing method, and semiconductor device manufacturing method |
| JP2005338650A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | パターンのデータ作成方法、及びパターン検証手法 |
| JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
| JP2006053248A (ja) * | 2004-08-10 | 2006-02-23 | Toshiba Corp | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム |
| JP4709511B2 (ja) * | 2004-08-18 | 2011-06-22 | 株式会社東芝 | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
| JP2006058452A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | マスクパターン補正方法、マスクパターン補正プログラム、フォトマスクの作製方法及び半導体装置の製造方法 |
| JP2006058413A (ja) * | 2004-08-18 | 2006-03-02 | Renesas Technology Corp | マスクの形成方法 |
| US8046722B2 (en) | 2004-08-18 | 2011-10-25 | Kabushiki Kaisha Toshiba | Method for correcting a mask pattern, system for correcting a mask pattern, program, method for manufacturing a photomask and method for manufacturing a semiconductor device |
| US7539962B2 (en) | 2004-09-08 | 2009-05-26 | Kabushiki Kaisha Toshiba | Pattern data correcting method, photo mask manufacturing method, semiconductor device manufacturing method, program and semiconductor device |
| US7767364B2 (en) | 2004-11-30 | 2010-08-03 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
| US7799510B2 (en) | 2004-11-30 | 2010-09-21 | Sony Corporation | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device |
| JP4755655B2 (ja) * | 2005-01-21 | 2011-08-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差分交互位相シフト・マスクの最適化 |
| JP2012238890A (ja) * | 2005-05-10 | 2012-12-06 | Lam Research Corporation | コンピュータ読み取り可能なマスクシュリンク制御プロセッサ |
| JP4642584B2 (ja) * | 2005-07-29 | 2011-03-02 | キヤノン株式会社 | マスク作成方法及び露光方法 |
| JP2007034207A (ja) * | 2005-07-29 | 2007-02-08 | Canon Inc | マスク作成方法及びマスクパターン設計装置 |
| US7673258B2 (en) | 2006-03-31 | 2010-03-02 | Kabushiki Kaisha Toshiba | Design data creating method, design data creating program product, and manufacturing method of semiconductor device |
| US8056022B2 (en) | 2006-11-09 | 2011-11-08 | Mentor Graphics Corporation | Analysis optimizer |
| US8504959B2 (en) | 2006-11-09 | 2013-08-06 | Mentor Graphics Corporation | Analysis optimizer |
| US8832609B2 (en) | 2006-11-09 | 2014-09-09 | Mentor Graphics Corporation | Analysis optimizer |
| US8185847B2 (en) | 2007-02-09 | 2012-05-22 | Mentor Graphics Corporation | Pre-bias optical proximity correction |
| US8924897B2 (en) | 2007-04-12 | 2014-12-30 | Sony Corporation | Mask pattern design method and semiconductor manufacturing method and semiconductor design program |
| US8200468B2 (en) | 2007-12-05 | 2012-06-12 | Asml Netherlands B.V. | Methods and system for lithography process window simulation |
| US8527255B2 (en) | 2007-12-05 | 2013-09-03 | Asml Netherlands B.V. | Methods and systems for lithography process window simulation |
| US9390206B2 (en) | 2007-12-05 | 2016-07-12 | Asml Netherlands B.V. | Methods and systems for lithography process window simulation |
| JP2009141352A (ja) * | 2007-12-05 | 2009-06-25 | Brion Technologies Inc | リソグラフィプロセスウィンドウをシミュレートするための方法及びシステム |
| JP2009169259A (ja) * | 2008-01-18 | 2009-07-30 | Toshiba Corp | パターン作成方法および半導体装置の製造方法 |
| US8146022B2 (en) | 2008-03-24 | 2012-03-27 | Kabushiki Kaisha Toshiba | Mask pattern data generation method, mask manufacturing method, semiconductor device manufacturing method, and pattern data generation program |
| JP4594994B2 (ja) * | 2008-03-24 | 2010-12-08 | 株式会社東芝 | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
| JP2009229812A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Corp | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム |
| US8266552B2 (en) | 2009-03-23 | 2012-09-11 | Kabushiki Kaisha Toshiba | Pattern generating method, method of manufacturing semiconductor device, and recording medium |
| JP2010224192A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | パターン形成方法 |
| JP2011003894A (ja) * | 2009-06-17 | 2011-01-06 | Asml Netherlands Bv | リソグラフィ方法および構成 |
| JP2010117729A (ja) * | 2010-02-22 | 2010-05-27 | Sony Corp | 露光方法、並びに、半導体装置及びその製造方法 |
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4064617B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064617B2 (ja) | マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法 | |
| JP6042384B2 (ja) | 半導体装置の製造方法 | |
| US7987435B2 (en) | Pattern verification method, program thereof, and manufacturing method of semiconductor device | |
| US7266801B2 (en) | Design pattern correction method and mask pattern producing method | |
| US8166424B2 (en) | Method for constructing OPC model | |
| JP4938696B2 (ja) | 半導体装置の設計プログラムおよび半導体装置の設計システム | |
| JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
| US8042067B2 (en) | Pattern forming method and system, and method of manufacturing a semiconductor device | |
| JP4817746B2 (ja) | 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法 | |
| JP2009282319A (ja) | パターン検証方法、パターン検証システム、パターン検証プログラム、マスク製造方法、および半導体装置の製造方法 | |
| JP2002148779A (ja) | マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| US6571383B1 (en) | Semiconductor device fabrication using a photomask designed using modeling and empirical testing | |
| JP2009152298A (ja) | 半導体集積回路の設計装置及び方法 | |
| US9547230B2 (en) | Method for evaluating optical image of pattern, recording medium, and information processing apparatus | |
| US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| KR100815953B1 (ko) | 오프 그리드 방지를 위한 ｏｐｃ 처리방법 | |
| JP4899086B2 (ja) | 荷電粒子ビーム露光データの補正工程を有する半導体装置の製造方法 | |
| JP2009182237A (ja) | 露光条件設定方法、パターン設計方法及び半導体装置の製造方法 | |
| JP5035434B2 (ja) | 半導体装置の設計支援プログラムおよび半導体装置の設計システム | |
| JP2006038896A (ja) | マスクパターン作製方法 | |
| JP2007280222A (ja) | 半導体集積回路の設計システム | |
| JP2002250999A (ja) | パターン補正装置、方法、パターン補正を行うためのコンピュータプログラム、および、そのようなプログラムを記録した記録媒体 | |
| KR20230092243A (ko) | 광 근접 보상 시스템 및 동작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4064617 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |