JP2002125249A - 信号検査装置および信号検査方法 - Google Patents
信号検査装置および信号検査方法Info
- Publication number
- JP2002125249A JP2002125249A JP2000317505A JP2000317505A JP2002125249A JP 2002125249 A JP2002125249 A JP 2002125249A JP 2000317505 A JP2000317505 A JP 2000317505A JP 2000317505 A JP2000317505 A JP 2000317505A JP 2002125249 A JP2002125249 A JP 2002125249A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- signal
- input signal
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Measuring Phase Differences (AREA)
- Tests Of Electronic Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】入力信号のレベル変化点を高速に検査できる信
号検査装置を提供する。 【解決手段】レベル判定部１１において、信号Ｓ１２に
指定された位相におけるパルス信号Ｓ−ＯＵＴの論理レ
ベルが判定される。制御部１２では、所定の上限位相と
下限位相の論理レベルが上記レベル判定部１１に判定さ
れ、さらに上限位相と下限位相との間の中間位相が計算
され、上限位相と下限位相のうち、パルス信号Ｓ−ＯＵ
Ｔが中間位相と異なるレベルを有する位相が選択され
る。この選択位相と計算された中間位相との間の中間位
相がさらに計算され、前者の２位相のうち、パルス信号
Ｓ−ＯＵＴが後者の中間位相と異なるレベルを有する位
相が選択される処理が反復される。この反復により、選
択位相と中間位相との位相差が所定の範囲に含まれた場
合、この選択位相または中間位相が、パルス信号Ｓ−Ｏ
ＵＴのレベル変化点の位相として判定される。
号検査装置を提供する。 【解決手段】レベル判定部１１において、信号Ｓ１２に
指定された位相におけるパルス信号Ｓ−ＯＵＴの論理レ
ベルが判定される。制御部１２では、所定の上限位相と
下限位相の論理レベルが上記レベル判定部１１に判定さ
れ、さらに上限位相と下限位相との間の中間位相が計算
され、上限位相と下限位相のうち、パルス信号Ｓ−ＯＵ
Ｔが中間位相と異なるレベルを有する位相が選択され
る。この選択位相と計算された中間位相との間の中間位
相がさらに計算され、前者の２位相のうち、パルス信号
Ｓ−ＯＵＴが後者の中間位相と異なるレベルを有する位
相が選択される処理が反復される。この反復により、選
択位相と中間位相との位相差が所定の範囲に含まれた場
合、この選択位相または中間位相が、パルス信号Ｓ−Ｏ
ＵＴのレベル変化点の位相として判定される。
Description
【０００１】
【発明の属する技術分野】本発明は、基準信号の所定の
初期位相に対する、入力信号のレベル変化点の位相を検
査する信号検査装置および信号検査方法に係り、例え
ば、ＣＣＤ用タイミングジェネレータのパルス位相調節
機能を検査するための信号検査装置および信号検査方法
に関するものである。
初期位相に対する、入力信号のレベル変化点の位相を検
査する信号検査装置および信号検査方法に係り、例え
ば、ＣＣＤ用タイミングジェネレータのパルス位相調節
機能を検査するための信号検査装置および信号検査方法
に関するものである。
【０００２】
【従来の技術】ＣＣＤ用タイミングジェネレータＩＣか
らＣＣＤイメージセンサおよびその周辺回路へ供給され
るパルス信号には、各パルス信号の相対的な位相関係に
精密さが要求されており、このパルス信号の位相を管理
することは非常に困難であった。例えば、一つのセット
において最適に調整されたパルス信号の位相関係が、同
一条件で製造された他のセットにおいては個体毎の素子
特性のばらつきなどによってずれを生じてしまい、その
ため、ＣＣＤ素子から正しい画素情報が得られなくなっ
てしまうことがしばしばあった。
らＣＣＤイメージセンサおよびその周辺回路へ供給され
るパルス信号には、各パルス信号の相対的な位相関係に
精密さが要求されており、このパルス信号の位相を管理
することは非常に困難であった。例えば、一つのセット
において最適に調整されたパルス信号の位相関係が、同
一条件で製造された他のセットにおいては個体毎の素子
特性のばらつきなどによってずれを生じてしまい、その
ため、ＣＣＤ素子から正しい画素情報が得られなくなっ
てしまうことがしばしばあった。
【０００３】そのため従来のタイミングジェネレータＩ
Ｃにおいては、入力パルス信号に対する出力パルス信号
の遅延時間およびデューティ比を、設定データに応じて
微小な時間ステップ（例えば１ｎｓ程度）で調節可能な
パルス位相調節回路が、各パルス信号の出力の直前に設
けられている。そして、各パルス信号の遅延時間および
デューティ比は、コンピュータなどの制御装置から各パ
ルス位相調節回路に入力される設定データに応じて、各
パルス信号で調節される。このパルス位相調節回路によ
って、各パルス信号の位相を個別に管理することができ
るようになり、上述した位相関係のずれを補正させるこ
とができるようになった。
Ｃにおいては、入力パルス信号に対する出力パルス信号
の遅延時間およびデューティ比を、設定データに応じて
微小な時間ステップ（例えば１ｎｓ程度）で調節可能な
パルス位相調節回路が、各パルス信号の出力の直前に設
けられている。そして、各パルス信号の遅延時間および
デューティ比は、コンピュータなどの制御装置から各パ
ルス位相調節回路に入力される設定データに応じて、各
パルス信号で調節される。このパルス位相調節回路によ
って、各パルス信号の位相を個別に管理することができ
るようになり、上述した位相関係のずれを補正させるこ
とができるようになった。
【０００４】一方、近年におけるＣＣＤの高画素化にと
もなって、ＣＣＤに供給されるパルス信号の周波数が高
くなり、これにより、パルス信号の位相関係に要求され
る精度が一段と厳しくなっている。そのため、パルス位
相調節回路によるパルス幅および遅延時間の検査にも高
い精度が要求されている。
もなって、ＣＣＤに供給されるパルス信号の周波数が高
くなり、これにより、パルス信号の位相関係に要求され
る精度が一段と厳しくなっている。そのため、パルス位
相調節回路によるパルス幅および遅延時間の検査にも高
い精度が要求されている。
【０００５】図６は、位相調節機能を有さない回路から
出力されるパルス信号の例を示す波形図である。上述し
たパルス位相調節回路等による位相調節機能を有さない
回路の出力信号は、多くの場合、内部のクロック信号よ
り長い周期を有している。この場合の出力信号の波形
は、例えば図６の図（Ａ）に示すような立ち上がり変化
点ｔ１１、または図６の図（Ｂ）に示すような立ち下が
り変化点ｔ１２を内部クロック信号の周期Ｔに対して１
つだけ有しているか、あるいは図６の図（Ｃ）に示すよ
うな論理値”１”の一定値、または図６の図（Ｄ）に示
すような論理値”０”の一定値が出力され、周期Ｔに対
してレベル変化点を有さない波形となる。
出力されるパルス信号の例を示す波形図である。上述し
たパルス位相調節回路等による位相調節機能を有さない
回路の出力信号は、多くの場合、内部のクロック信号よ
り長い周期を有している。この場合の出力信号の波形
は、例えば図６の図（Ａ）に示すような立ち上がり変化
点ｔ１１、または図６の図（Ｂ）に示すような立ち下が
り変化点ｔ１２を内部クロック信号の周期Ｔに対して１
つだけ有しているか、あるいは図６の図（Ｃ）に示すよ
うな論理値”１”の一定値、または図６の図（Ｄ）に示
すような論理値”０”の一定値が出力され、周期Ｔに対
してレベル変化点を有さない波形となる。
【０００６】このような出力信号が検査される場合に
は、例えばＬＳＩテスターなどを用いて、内部クロック
信号の立ち上がりエッジまたは立ち下がりエッジに対し
て設定された一定の信号検出点（ストローブポイント）
における出力信号のレベルが検出されることにより、回
路が所望の機能を有しているか否かが判定される。
は、例えばＬＳＩテスターなどを用いて、内部クロック
信号の立ち上がりエッジまたは立ち下がりエッジに対し
て設定された一定の信号検出点（ストローブポイント）
における出力信号のレベルが検出されることにより、回
路が所望の機能を有しているか否かが判定される。
【０００７】図７は、パルス位相調節回路から出力され
るパルス信号の例を示す波形図である。図７の図（Ａ）
に示す基準クロック信号は立ち上がり点ｔ２１と立ち下
がり点ｔ２２を周期Ｔ内に有しており、これに対応し
て、図７の図（Ｂ）に示すパルス位相調節回路１００の
出力パルス信号は立ち上がり点ｔ２３と立ち下がり点ｔ
２２を、図７の図（Ｃ）に示すパルス位相調節回路１０
０の出力パルス信号は立ち上がり点ｔ２３と立ち下がり
点ｔ２４を周期Ｔ内に有している。すなわち、パルス位
相調節回路１００の出力パルス信号は、基準クロック信
号の周期と等しい周期Ｔを有しており、基準クロック信
号の周期Ｔ内に２つのレベル変化点を有している。
るパルス信号の例を示す波形図である。図７の図（Ａ）
に示す基準クロック信号は立ち上がり点ｔ２１と立ち下
がり点ｔ２２を周期Ｔ内に有しており、これに対応し
て、図７の図（Ｂ）に示すパルス位相調節回路１００の
出力パルス信号は立ち上がり点ｔ２３と立ち下がり点ｔ
２２を、図７の図（Ｃ）に示すパルス位相調節回路１０
０の出力パルス信号は立ち上がり点ｔ２３と立ち下がり
点ｔ２４を周期Ｔ内に有している。すなわち、パルス位
相調節回路１００の出力パルス信号は、基準クロック信
号の周期と等しい周期Ｔを有しており、基準クロック信
号の周期Ｔ内に２つのレベル変化点を有している。
【０００８】図（Ｂ）の出力パルス信号の立ち上がり点
ｔ２３は、基準クロック信号の立ち上がり点ｔ２１に対
して遅延時間△ｔだけ遅延されており、これにより、出
力パルス信号の波形は、基準クロック信号のデューティ
が可変された波形となっている。また、図（Ｃ）の出力
パルス信号の立ち上がり点ｔ２３と立ち上がり点ｔ２４
は、基準クロック信号の立ち上がり点ｔ２１と立ち下が
り点ｔ２２に対して等しい時間△ｔだけ遅延されてお
り、これにより、出力パルス信号の波形は、基準クロッ
ク信号に対して遅延時間△ｔで遅延された波形となって
いる。
ｔ２３は、基準クロック信号の立ち上がり点ｔ２１に対
して遅延時間△ｔだけ遅延されており、これにより、出
力パルス信号の波形は、基準クロック信号のデューティ
が可変された波形となっている。また、図（Ｃ）の出力
パルス信号の立ち上がり点ｔ２３と立ち上がり点ｔ２４
は、基準クロック信号の立ち上がり点ｔ２１と立ち下が
り点ｔ２２に対して等しい時間△ｔだけ遅延されてお
り、これにより、出力パルス信号の波形は、基準クロッ
ク信号に対して遅延時間△ｔで遅延された波形となって
いる。
【０００９】図７に示すような出力パルス信号の遅延時
間やデューティは、上述した図６に示す出力信号の検査
のように、一定のストローブポイントでレベル検出を行
う方法では正確に検査することができない。
間やデューティは、上述した図６に示す出力信号の検査
のように、一定のストローブポイントでレベル検出を行
う方法では正確に検査することができない。
【００１０】図８は、一定のストローブポイントでレベ
ル検出を行う例を示す第１のタイミングチャートであ
る。図８の図（Ｂ）に示すパルス位相調節回路の出力パ
ルス信号の立ち上がり点ｔ３２は、図８の図（Ａ）に示
す基準クロッククロック信号の立ち上がり点ｔ３１に対
して、パルス位相調節回路により遅延時間△ｔを与えら
れている。ストローブポイントｔ３３は、出力パルス信
号の立ち上がり点ｔ３２よりも後に設定されている。
ル検出を行う例を示す第１のタイミングチャートであ
る。図８の図（Ｂ）に示すパルス位相調節回路の出力パ
ルス信号の立ち上がり点ｔ３２は、図８の図（Ａ）に示
す基準クロッククロック信号の立ち上がり点ｔ３１に対
して、パルス位相調節回路により遅延時間△ｔを与えら
れている。ストローブポイントｔ３３は、出力パルス信
号の立ち上がり点ｔ３２よりも後に設定されている。
【００１１】図８の例において、例えば立ち上がり点ｔ
３２がストローブポイントｔ３３を越えない範囲で変化
する場合、ストローブポイントｔ３３における出力パル
ス信号の検出値（論理値”１”）は、この変化に依らず
一定値となる。このため、例えばパルス位相調節回路の
不良により遅延時間△ｔが設定不能になっている不具合
が発生していても、ストローブポイントｔ３３のレベル
だけを検出する方法では、こうした不具合を発見できな
い問題がある。
３２がストローブポイントｔ３３を越えない範囲で変化
する場合、ストローブポイントｔ３３における出力パル
ス信号の検出値（論理値”１”）は、この変化に依らず
一定値となる。このため、例えばパルス位相調節回路の
不良により遅延時間△ｔが設定不能になっている不具合
が発生していても、ストローブポイントｔ３３のレベル
だけを検出する方法では、こうした不具合を発見できな
い問題がある。
【００１２】図９は、一定のストローブポイントでレベ
ル検出を行う例を示す第２のタイミングチャートであ
る。図９の図（Ｂ）に示すパルス位相調節回路の出力パ
ルス信号の立ち上がり点ｔ４３は、図９の図（Ａ）に示
す基準クロッククロック信号の立ち上がり点ｔ４１に対
して、パルス位相調節回路により遅延時間△ｔ１を与え
られている。また、図９の図（Ｃ）に示すパルス位相調
節回路の出力パルス信号の立ち上がり点ｔ４４には、遅
延時間△ｔ１よりも大きい遅延時間△ｔ２が与えられて
いる。ストローブポイントｔ４２は、立ち上がり点ｔ４
３および立ち上がり点ｔ４４よりも手前に設定されてい
る。
ル検出を行う例を示す第２のタイミングチャートであ
る。図９の図（Ｂ）に示すパルス位相調節回路の出力パ
ルス信号の立ち上がり点ｔ４３は、図９の図（Ａ）に示
す基準クロッククロック信号の立ち上がり点ｔ４１に対
して、パルス位相調節回路により遅延時間△ｔ１を与え
られている。また、図９の図（Ｃ）に示すパルス位相調
節回路の出力パルス信号の立ち上がり点ｔ４４には、遅
延時間△ｔ１よりも大きい遅延時間△ｔ２が与えられて
いる。ストローブポイントｔ４２は、立ち上がり点ｔ４
３および立ち上がり点ｔ４４よりも手前に設定されてい
る。
【００１３】図９の例において、例えば立ち上がり点ｔ
４３がストローブポイントｔ４２を越える範囲で変化す
る場合、ストローブポイントｔ４２における出力パルス
信号の検出値（論理値”０”）は、この変化に依らず一
定値となる。このため、例えばパルス位相調節回路の不
良によって通常の遅延時間△ｔ１が遅延時間△ｔ２に増
大していても、ストローブポイントｔ４２のレベルだけ
を検出する方法では、こうした不具合を発見できない問
題がある。
４３がストローブポイントｔ４２を越える範囲で変化す
る場合、ストローブポイントｔ４２における出力パルス
信号の検出値（論理値”０”）は、この変化に依らず一
定値となる。このため、例えばパルス位相調節回路の不
良によって通常の遅延時間△ｔ１が遅延時間△ｔ２に増
大していても、ストローブポイントｔ４２のレベルだけ
を検出する方法では、こうした不具合を発見できない問
題がある。
【００１４】こうした問題に対処するため、従来は、ス
トローブポイントを微小な一定のステップで可変させる
ことにより、パルス信号の立ち上がり点を検出する方法
が用いられている。
トローブポイントを微小な一定のステップで可変させる
ことにより、パルス信号の立ち上がり点を検出する方法
が用いられている。
【００１５】図１０は、従来のパルス信号検査装置を用
いたパルス位相調節回路の検査を説明する概略的なブロ
ック図である。図１０に示すブロック図は、パルス位相
調節回路１００ａと、パルス信号検査装置１ａにより構
成されている。
いたパルス位相調節回路の検査を説明する概略的なブロ
ック図である。図１０に示すブロック図は、パルス位相
調節回路１００ａと、パルス信号検査装置１ａにより構
成されている。
【００１６】パルス位相調節回路１００ａは、検査対象
の回路であり、基準クロック信号Ｓ−ＣＬＫを出力する
とともに、この基準クロック信号Ｓ−ＣＬＫに対する遅
延時間およびデューティを制御信号Ｓ−ＣＯＮＴに応じ
て調節したパルス信号Ｓ−ＯＵＴを、パルス信号検査装
置１ａに出力する。パルス信号検査装置１ａは、パルス
位相調節回路１００ａによる遅延時間およびデューティ
を調節するための制御信号Ｓ−ＣＯＮＴをパルス位相調
節回路１００ａに出力するとともに、パルス位相調節回
路１００ａからのパルス信号Ｓ−ＯＵＴと基準クロック
信号Ｓ−ＣＬＫを入力する。そして、このパルス信号Ｓ
−ＯＵＴと基準クロック信号Ｓ−ＣＬＫとの比較から、
パルス位相調節回路１００ａによる遅延時間およびデュ
ーティを検出する。また、この検出値と、制御信号Ｓ−
ＣＯＮＴに応じた所定の規格値とを比較し、比較結果に
応じた良否判定Ｓ１ａを出力する。
の回路であり、基準クロック信号Ｓ−ＣＬＫを出力する
とともに、この基準クロック信号Ｓ−ＣＬＫに対する遅
延時間およびデューティを制御信号Ｓ−ＣＯＮＴに応じ
て調節したパルス信号Ｓ−ＯＵＴを、パルス信号検査装
置１ａに出力する。パルス信号検査装置１ａは、パルス
位相調節回路１００ａによる遅延時間およびデューティ
を調節するための制御信号Ｓ−ＣＯＮＴをパルス位相調
節回路１００ａに出力するとともに、パルス位相調節回
路１００ａからのパルス信号Ｓ−ＯＵＴと基準クロック
信号Ｓ−ＣＬＫを入力する。そして、このパルス信号Ｓ
−ＯＵＴと基準クロック信号Ｓ−ＣＬＫとの比較から、
パルス位相調節回路１００ａによる遅延時間およびデュ
ーティを検出する。また、この検出値と、制御信号Ｓ−
ＣＯＮＴに応じた所定の規格値とを比較し、比較結果に
応じた良否判定Ｓ１ａを出力する。
【００１７】図１１は、従来のパルス信号検査装置１ａ
の構成を示す概略的なブロック図である。図１１に示し
たパルス信号検査装置１ａは、遅延素子１１１ａ、位相
比較器１１２ａ、遅延時間設定器１１３ａ、カウンタ１
１４ａ、レジスタ１１５ａ、およびディジタル比較器１
１６ａを有している。
の構成を示す概略的なブロック図である。図１１に示し
たパルス信号検査装置１ａは、遅延素子１１１ａ、位相
比較器１１２ａ、遅延時間設定器１１３ａ、カウンタ１
１４ａ、レジスタ１１５ａ、およびディジタル比較器１
１６ａを有している。
【００１８】遅延素子１１１ａは、パルス位相調節回路
１００ａのパルス信号Ｓ−ＣＬＫに対して、遅延時間設
定器１１３ａの設定信号Ｓ１１３ａに応じた遅延時間を
与えたパルス信号Ｓ１１１ａを、位相比較器１１２ａに
出力する。
１００ａのパルス信号Ｓ−ＣＬＫに対して、遅延時間設
定器１１３ａの設定信号Ｓ１１３ａに応じた遅延時間を
与えたパルス信号Ｓ１１１ａを、位相比較器１１２ａに
出力する。
【００１９】位相比較器１１２ａは、パルス信号Ｓ−Ｏ
ＵＴとパルス信号Ｓ１１１ａの位相を比較し、比較結果
に応じたレベルを有するイネーブル信号Ｓ１１２ａをカ
ウンタ１１４ａに出力する。例えば、パルス信号Ｓ１１
１ａの立ち上がり点においてパルス信号Ｓ−ＯＵＴが論
理値”０”の場合にイネーブル信号Ｓ１１２ａとして論
理値”１”が出力され、論理値”１”の場合には論理
値”０”が出力される。
ＵＴとパルス信号Ｓ１１１ａの位相を比較し、比較結果
に応じたレベルを有するイネーブル信号Ｓ１１２ａをカ
ウンタ１１４ａに出力する。例えば、パルス信号Ｓ１１
１ａの立ち上がり点においてパルス信号Ｓ−ＯＵＴが論
理値”０”の場合にイネーブル信号Ｓ１１２ａとして論
理値”１”が出力され、論理値”１”の場合には論理
値”０”が出力される。
【００２０】遅延時間設定器１１３ａは、遅延素子１１
１ａによる遅延時間を設定する設定信号Ｓ１１３ａを出
力する。レベル変化点の検査時には、遅延時間を所定ス
テップで順次可変させる設定信号Ｓ１１３ａを生成す
る。カウンタ１１４ａは、レベル変化点の検査時に、遅
延時間設定器１１３ａにおいて遅延時間が所定ステップ
で可変される回数を計数する。また、計数動作はイネー
ブル信号Ｓ１１２ａによって有効または無効となるよう
に制御されており、例えばイネーブル信号Ｓ１１２ａが
論理値”１”の場合に計数動作が行われ、論理値”０”
の場合は計数動作が停止される。
１ａによる遅延時間を設定する設定信号Ｓ１１３ａを出
力する。レベル変化点の検査時には、遅延時間を所定ス
テップで順次可変させる設定信号Ｓ１１３ａを生成す
る。カウンタ１１４ａは、レベル変化点の検査時に、遅
延時間設定器１１３ａにおいて遅延時間が所定ステップ
で可変される回数を計数する。また、計数動作はイネー
ブル信号Ｓ１１２ａによって有効または無効となるよう
に制御されており、例えばイネーブル信号Ｓ１１２ａが
論理値”１”の場合に計数動作が行われ、論理値”０”
の場合は計数動作が停止される。
【００２１】１１５ａは、図示しない制御部から出力さ
れる制御信号Ｓ−ＣＯＮＴに応じた規格値が保持されて
おり、これをディジタル比較器１１６ａに出力してい
る。ディジタル比較器１１６ａは、カウンタ１１４ａか
ら出力される計数値Ｓ１１４ａとレジスタ１１５ａに保
持された規格値Ｓ１１５ａとを比較し、比較結果に応じ
た良否判定Ｓ１ａを出力する。
れる制御信号Ｓ−ＣＯＮＴに応じた規格値が保持されて
おり、これをディジタル比較器１１６ａに出力してい
る。ディジタル比較器１１６ａは、カウンタ１１４ａか
ら出力される計数値Ｓ１１４ａとレジスタ１１５ａに保
持された規格値Ｓ１１５ａとを比較し、比較結果に応じ
た良否判定Ｓ１ａを出力する。
【００２２】図１２は、従来のパルス信号検査装置１ａ
の動作を説明するタイミングチャートである。図（Ｃ）
に示すパルス信号Ｓ１１１ａの立ち上がり点ｔ５１にお
いて、図（Ａ）に示すパルス信号Ｓ−ＯＵＴの値は論理
値”０”であり、この場合、図（Ｄ）に示す位相比較器
１１２ａのイネーブル信号Ｓ１１２ａは例えば論理値”
１”に設定される。同様にして、立ち上がり点ｔ５１〜
立ち上がり点ｔ５５までの間、イネーブル信号Ｓ１１２
ａは論理値”１”に設定される。イネーブル信号Ｓ１１
２ａが論理値”１”に設定されることによりカウンタ１
１４ａの計数動作が例えば有効になるとすると、立ち上
がり点ｔ５５までの間、遅延素子１１１ａにおいて遅延
時間が増大された回数がカウンタ１１４ａに計数され
る。
の動作を説明するタイミングチャートである。図（Ｃ）
に示すパルス信号Ｓ１１１ａの立ち上がり点ｔ５１にお
いて、図（Ａ）に示すパルス信号Ｓ−ＯＵＴの値は論理
値”０”であり、この場合、図（Ｄ）に示す位相比較器
１１２ａのイネーブル信号Ｓ１１２ａは例えば論理値”
１”に設定される。同様にして、立ち上がり点ｔ５１〜
立ち上がり点ｔ５５までの間、イネーブル信号Ｓ１１２
ａは論理値”１”に設定される。イネーブル信号Ｓ１１
２ａが論理値”１”に設定されることによりカウンタ１
１４ａの計数動作が例えば有効になるとすると、立ち上
がり点ｔ５５までの間、遅延素子１１１ａにおいて遅延
時間が増大された回数がカウンタ１１４ａに計数され
る。
【００２３】立ち上がり点ｔ５５においてパルス信号Ｓ
−ＯＵＴの値は論理値”１”となるので、これによりイ
ネーブル信号Ｓ１１２ａは論理値”０”に設定され、カ
ウンタ１１４ａの計数動作は停止される。以降、遅延素
子１１１ａの遅延量を増大させてもイネーブル信号Ｓ１
１２ａは論理値”０”のままで変化しないので、パルス
信号Ｓ−ＯＵＴの立ち上がり位相は、カウンタ１１４ａ
の計数値Ｓ１１４ａとして得られる。カウンタ１１４ａ
の１カウントにおける遅延時間の変化量が一定であれ
ば、この変化量と計数値Ｓ１１４ａとの積によって容易
に遅延時間が求められる。
−ＯＵＴの値は論理値”１”となるので、これによりイ
ネーブル信号Ｓ１１２ａは論理値”０”に設定され、カ
ウンタ１１４ａの計数動作は停止される。以降、遅延素
子１１１ａの遅延量を増大させてもイネーブル信号Ｓ１
１２ａは論理値”０”のままで変化しないので、パルス
信号Ｓ−ＯＵＴの立ち上がり位相は、カウンタ１１４ａ
の計数値Ｓ１１４ａとして得られる。カウンタ１１４ａ
の１カウントにおける遅延時間の変化量が一定であれ
ば、この変化量と計数値Ｓ１１４ａとの積によって容易
に遅延時間が求められる。
【００２４】
【発明が解決しようとする課題】しかしながら、上述の
ように一定のステップでストローブポイントを可変させ
ながらパルス信号の立ち上がり点を検出する方法では、
検出の精度を高めるために１カウントにおける遅延時間
の変化量を小さくすると、それに比例して計数回数が増
大し、測定時間が長くなってしまう問題がある。そのた
め、測定の精度を十分に高めることができない場合に
は、本来ならば不良品として選別されるべきＩＣが、検
査によって発見されない危険性が生じてしまう問題があ
る。
ように一定のステップでストローブポイントを可変させ
ながらパルス信号の立ち上がり点を検出する方法では、
検出の精度を高めるために１カウントにおける遅延時間
の変化量を小さくすると、それに比例して計数回数が増
大し、測定時間が長くなってしまう問題がある。そのた
め、測定の精度を十分に高めることができない場合に
は、本来ならば不良品として選別されるべきＩＣが、検
査によって発見されない危険性が生じてしまう問題があ
る。
【００２５】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、入力信号のレベル変化点を高速に
検査できる信号検査装置および信号検査方法を提供する
ことにある。
であり、その目的は、入力信号のレベル変化点を高速に
検査できる信号検査装置および信号検査方法を提供する
ことにある。
【００２６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の信号検査装置は、入力信号のレベル変化点
の位相を検査する信号検査装置であって、指定された位
相における上記入力信号の論理レベルを判定するレベル
判定手段と、指定された２つの位相の間を所定の割合で
分割する分割位相を生成し、当該分割位相における上記
入力信号の論理レベルを上記レベル判定手段に判定さ
せ、当該２つの位相のうち、上記分割位相と異なる論理
レベルが判定された位相を選択する選択手段と、所定の
上限位相および下限位相の論理レベルを上記レベル判定
手段に判定させ、当該上限位相または当該下限位相の何
れかを上記選択手段に選択させ、上記選択手段に選択さ
れた位相または生成された上記分割位相の何れかを、さ
らに上記選択手段に選択させる処理を反復し、当該反復
により、上記選択手段に選択された位相と上記分割位相
との位相差が所定の範囲に含まれた場合、当該選択され
た位相または当該分割位相を、上記入力信号のレベル変
化点の位相として判定する位相判定手段とを有する。好
適には、上記選択手段は、指定された２つの位相の間を
等分に分割する上記分割位相を生成する。また、上記選
択手段において、上記指定された２つの位相と上記分割
位相の論理レベルが同一である場合、または上記位相判
定手段において、判定された上記入力信号のレベル変化
点の位相が所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手段を有する。
め、本発明の信号検査装置は、入力信号のレベル変化点
の位相を検査する信号検査装置であって、指定された位
相における上記入力信号の論理レベルを判定するレベル
判定手段と、指定された２つの位相の間を所定の割合で
分割する分割位相を生成し、当該分割位相における上記
入力信号の論理レベルを上記レベル判定手段に判定さ
せ、当該２つの位相のうち、上記分割位相と異なる論理
レベルが判定された位相を選択する選択手段と、所定の
上限位相および下限位相の論理レベルを上記レベル判定
手段に判定させ、当該上限位相または当該下限位相の何
れかを上記選択手段に選択させ、上記選択手段に選択さ
れた位相または生成された上記分割位相の何れかを、さ
らに上記選択手段に選択させる処理を反復し、当該反復
により、上記選択手段に選択された位相と上記分割位相
との位相差が所定の範囲に含まれた場合、当該選択され
た位相または当該分割位相を、上記入力信号のレベル変
化点の位相として判定する位相判定手段とを有する。好
適には、上記選択手段は、指定された２つの位相の間を
等分に分割する上記分割位相を生成する。また、上記選
択手段において、上記指定された２つの位相と上記分割
位相の論理レベルが同一である場合、または上記位相判
定手段において、判定された上記入力信号のレベル変化
点の位相が所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手段を有する。
【００２７】上記の構成を有する信号検査装置によれ
ば、上記レベル判定手段において、指定された位相にお
ける上記入力信号の論理レベルが判定される。また、上
記選択手段において、指定された２つの位相の間が所定
の割合で分割される分割位相が生成される。好適には、
指定された２つの位相の間を等分に分割する上記分割位
相が生成される。そして、当該分割位相における上記入
力信号の論理レベルが上記レベル判定手段に判定され、
当該２つの位相のうち、上記分割位相と異なる論理レベ
ルが判定された位相が選択される。上記位相判定手段に
おいては、所定の上限位相および下限位相の論理レベル
が上記レベル判定手段に判定され、当該上限位相または
当該下限位相の何れかが上記選択手段に選択される。ま
た、上記選択手段に選択された位相または生成された上
記分割位相の何れかが、さらに上記選択手段に選択され
る処理が反復され、当該反復により、上記選択手段に選
択された位相と上記分割位相との位相差が所定の範囲に
含まれた場合、当該選択された位相または当該分割位相
が、上記入力信号のレベル変化点の位相として判定され
る。好適には、上記不良判定手段において、上記選択手
段に指定された２つの位相と上記分割位相の論理レベル
が同一である場合、または上記位相判定手段に判定され
た上記入力信号のレベル変化点の位相が所定の不良範囲
に含まれる場合に、上記入力信号の不良が判定される。
ば、上記レベル判定手段において、指定された位相にお
ける上記入力信号の論理レベルが判定される。また、上
記選択手段において、指定された２つの位相の間が所定
の割合で分割される分割位相が生成される。好適には、
指定された２つの位相の間を等分に分割する上記分割位
相が生成される。そして、当該分割位相における上記入
力信号の論理レベルが上記レベル判定手段に判定され、
当該２つの位相のうち、上記分割位相と異なる論理レベ
ルが判定された位相が選択される。上記位相判定手段に
おいては、所定の上限位相および下限位相の論理レベル
が上記レベル判定手段に判定され、当該上限位相または
当該下限位相の何れかが上記選択手段に選択される。ま
た、上記選択手段に選択された位相または生成された上
記分割位相の何れかが、さらに上記選択手段に選択され
る処理が反復され、当該反復により、上記選択手段に選
択された位相と上記分割位相との位相差が所定の範囲に
含まれた場合、当該選択された位相または当該分割位相
が、上記入力信号のレベル変化点の位相として判定され
る。好適には、上記不良判定手段において、上記選択手
段に指定された２つの位相と上記分割位相の論理レベル
が同一である場合、または上記位相判定手段に判定され
た上記入力信号のレベル変化点の位相が所定の不良範囲
に含まれる場合に、上記入力信号の不良が判定される。
【００２８】本発明の信号検査装置は、供給される基準
信号のレベル変化点の位相を制御信号に応じて調節する
パルス調節回路からの入力信号を検査する信号検査装置
であって、上記パルス調節回路に上記制御信号を出力す
る制御信号出力手段と、上記基準信号の指定された位相
における上記入力信号の論理レベルを判定するレベル判
定手段と、上記基準信号の指定された２つの位相の間を
所定の割合で分割する分割位相を生成し、当該分割位相
における上記入力信号の論理レベルを上記レベル判定手
段に判定させ、当該２つの位相のうち、上記分割位相と
異なる論理レベルが判定された位相を選択する選択手段
と、上記制御信号に応じた所定の上限位相および下限位
相の論理レベルを上記レベル判定手段に判定させ、当該
上限位相または当該下限位相の何れかを上記選択手段に
選択させ、上記選択手段に選択された位相または生成さ
れた上記分割位相の何れかを、さらに上記選択手段に選
択させる処理を反復し、当該反復により、上記選択手段
に選択された位相と上記分割位相との位相差が所定の範
囲に含まれた場合、当該選択された位相または当該分割
位相を、上記入力信号のレベル変化点の位相として判定
する位相判定手段とを有する。好適には、上記選択手段
は、指定された２つの位相の間を等分に分割する上記分
割位相を生成する。また、上記選択手段において、上記
指定された２つの位相と上記分割位相の論理レベルが同
一である場合、または上記位相判定手段において、判定
された上記入力信号のレベル変化点の位相が上記制御信
号に応じた所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手段を有する。
信号のレベル変化点の位相を制御信号に応じて調節する
パルス調節回路からの入力信号を検査する信号検査装置
であって、上記パルス調節回路に上記制御信号を出力す
る制御信号出力手段と、上記基準信号の指定された位相
における上記入力信号の論理レベルを判定するレベル判
定手段と、上記基準信号の指定された２つの位相の間を
所定の割合で分割する分割位相を生成し、当該分割位相
における上記入力信号の論理レベルを上記レベル判定手
段に判定させ、当該２つの位相のうち、上記分割位相と
異なる論理レベルが判定された位相を選択する選択手段
と、上記制御信号に応じた所定の上限位相および下限位
相の論理レベルを上記レベル判定手段に判定させ、当該
上限位相または当該下限位相の何れかを上記選択手段に
選択させ、上記選択手段に選択された位相または生成さ
れた上記分割位相の何れかを、さらに上記選択手段に選
択させる処理を反復し、当該反復により、上記選択手段
に選択された位相と上記分割位相との位相差が所定の範
囲に含まれた場合、当該選択された位相または当該分割
位相を、上記入力信号のレベル変化点の位相として判定
する位相判定手段とを有する。好適には、上記選択手段
は、指定された２つの位相の間を等分に分割する上記分
割位相を生成する。また、上記選択手段において、上記
指定された２つの位相と上記分割位相の論理レベルが同
一である場合、または上記位相判定手段において、判定
された上記入力信号のレベル変化点の位相が上記制御信
号に応じた所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手段を有する。
【００２９】上記の構成を有する信号検査装置によれ
ば、上記制御信号出力手段において、上記パルス調節回
路に上記制御信号が出力される。また、上記レベル判定
手段において、上記基準信号の指定された位相における
上記入力信号の論理レベルが判定される。さらに、上記
選択手段において、上記基準信号の指定された２つの位
相の間が所定の割合で分割される分割位相が生成され
る。好適には、指定された２つの位相の間を等分に分割
する上記分割位相が生成される。そして、当該分割位相
における上記入力信号の論理レベルが上記レベル判定手
段に判定され、当該２つの位相のうち、上記分割位相と
異なる論理レベルが判定された位相が選択される。上記
位相判定手段においては、上記制御信号に応じた所定の
上限位相および下限位相の論理レベルが上記レベル判定
手段に判定され、当該上限位相または当該下限位相の何
れかが上記選択手段に選択される。また、上記選択手段
に選択された位相または生成された上記分割位相の何れ
かが、さらに上記選択手段に選択される処理が反復さ
れ、当該反復により、上記選択手段に選択された位相と
上記分割位相との位相差が所定の範囲に含まれた場合、
当該選択された位相または当該分割位相が、上記入力信
号のレベル変化点の位相として判定される。好適には、
上記不良判定手段において、上記選択手段に指定された
２つの位相と上記分割位相の論理レベルが同一である場
合、または上記位相判定手段に判定された上記入力信号
のレベル変化点の位相が上記制御信号に応じた所定の不
良範囲に含まれる場合に、上記入力信号の不良が判定さ
れる。
ば、上記制御信号出力手段において、上記パルス調節回
路に上記制御信号が出力される。また、上記レベル判定
手段において、上記基準信号の指定された位相における
上記入力信号の論理レベルが判定される。さらに、上記
選択手段において、上記基準信号の指定された２つの位
相の間が所定の割合で分割される分割位相が生成され
る。好適には、指定された２つの位相の間を等分に分割
する上記分割位相が生成される。そして、当該分割位相
における上記入力信号の論理レベルが上記レベル判定手
段に判定され、当該２つの位相のうち、上記分割位相と
異なる論理レベルが判定された位相が選択される。上記
位相判定手段においては、上記制御信号に応じた所定の
上限位相および下限位相の論理レベルが上記レベル判定
手段に判定され、当該上限位相または当該下限位相の何
れかが上記選択手段に選択される。また、上記選択手段
に選択された位相または生成された上記分割位相の何れ
かが、さらに上記選択手段に選択される処理が反復さ
れ、当該反復により、上記選択手段に選択された位相と
上記分割位相との位相差が所定の範囲に含まれた場合、
当該選択された位相または当該分割位相が、上記入力信
号のレベル変化点の位相として判定される。好適には、
上記不良判定手段において、上記選択手段に指定された
２つの位相と上記分割位相の論理レベルが同一である場
合、または上記位相判定手段に判定された上記入力信号
のレベル変化点の位相が上記制御信号に応じた所定の不
良範囲に含まれる場合に、上記入力信号の不良が判定さ
れる。
【００３０】本発明の信号検査方法は、入力信号のレベ
ル変化点の位相を検査する信号検査方法であって、指定
された位相における上記入力信号の論理レベルを判定す
るレベル判定手順と、指定された２つの位相の間を所定
の割合で分割する分割位相を生成し、当該分割位相にお
ける上記入力信号の論理レベルを上記レベル判定手順で
判定し、当該２つの位相のうち、上記分割位相と異なる
論理レベルが判定された位相を選択する選択手順と、所
定の上限位相および下限位相の論理レベルを上記レベル
判定手順で判定し、当該上限位相または当該下限位相の
何れかを上記選択手順で選択し、上記選択手順で選択さ
れた位相または生成された上記分割位相の何れかを、さ
らに上記選択手順で選択させる処理を反復し、当該反復
により、上記選択手順で選択された位相と上記分割位相
との位相差が所定の範囲に含まれた場合、当該選択され
た位相または当該分割位相を、上記入力信号のレベル変
化点の位相として判定する位相判定手順とを有する。好
適には、上記選択手順は、指定された２つの位相の間を
等分に分割する上記分割位相を生成する。また、上記選
択手順において、上記指定された２つの位相と上記分割
位相の論理レベルが同一である場合、または上記位相判
定手順において、判定された上記入力信号のレベル変化
点の位相が所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手順を有する。
ル変化点の位相を検査する信号検査方法であって、指定
された位相における上記入力信号の論理レベルを判定す
るレベル判定手順と、指定された２つの位相の間を所定
の割合で分割する分割位相を生成し、当該分割位相にお
ける上記入力信号の論理レベルを上記レベル判定手順で
判定し、当該２つの位相のうち、上記分割位相と異なる
論理レベルが判定された位相を選択する選択手順と、所
定の上限位相および下限位相の論理レベルを上記レベル
判定手順で判定し、当該上限位相または当該下限位相の
何れかを上記選択手順で選択し、上記選択手順で選択さ
れた位相または生成された上記分割位相の何れかを、さ
らに上記選択手順で選択させる処理を反復し、当該反復
により、上記選択手順で選択された位相と上記分割位相
との位相差が所定の範囲に含まれた場合、当該選択され
た位相または当該分割位相を、上記入力信号のレベル変
化点の位相として判定する位相判定手順とを有する。好
適には、上記選択手順は、指定された２つの位相の間を
等分に分割する上記分割位相を生成する。また、上記選
択手順において、上記指定された２つの位相と上記分割
位相の論理レベルが同一である場合、または上記位相判
定手順において、判定された上記入力信号のレベル変化
点の位相が所定の不良範囲に含まれる場合に、上記入力
信号の不良を判定する不良判定手順を有する。
【００３１】上記の手順を有する信号検査方法によれ
ば、上記レベル判定手順において、指定された位相にお
ける上記入力信号の論理レベルが判定される。また、上
記選択手順において、指定された２つの位相の間が所定
の割合で分割される分割位相が生成される。好適には、
指定された２つの位相の間を等分に分割する上記分割位
相が生成される。そして、当該分割位相における上記入
力信号の論理レベルが上記レベル判定手順により判定さ
れ、当該２つの位相のうち、上記分割位相と異なる論理
レベルが判定された位相が選択される。上記位相判定手
順においては、所定の上限位相および下限位相の論理レ
ベルが上記レベル判定手順により判定され、当該上限位
相または当該下限位相の何れかが上記選択手順により選
択される。また、上記選択手順により選択された位相ま
たは生成された上記分割位相の何れかが、さらに上記選
択手順により選択される処理が反復され、当該反復によ
って、上記選択手順により選択された位相と上記分割位
相との位相差が所定の範囲に含まれた場合、当該選択さ
れた位相または当該分割位相が、上記入力信号のレベル
変化点の位相として判定される。好適には、上記不良判
定手順において、上記選択手順で指定された２つの位相
と上記分割位相の論理レベルが同一である場合、または
上記位相判定手順で判定された上記入力信号のレベル変
化点の位相が所定の不良範囲に含まれる場合に、上記入
力信号の不良が判定される。
ば、上記レベル判定手順において、指定された位相にお
ける上記入力信号の論理レベルが判定される。また、上
記選択手順において、指定された２つの位相の間が所定
の割合で分割される分割位相が生成される。好適には、
指定された２つの位相の間を等分に分割する上記分割位
相が生成される。そして、当該分割位相における上記入
力信号の論理レベルが上記レベル判定手順により判定さ
れ、当該２つの位相のうち、上記分割位相と異なる論理
レベルが判定された位相が選択される。上記位相判定手
順においては、所定の上限位相および下限位相の論理レ
ベルが上記レベル判定手順により判定され、当該上限位
相または当該下限位相の何れかが上記選択手順により選
択される。また、上記選択手順により選択された位相ま
たは生成された上記分割位相の何れかが、さらに上記選
択手順により選択される処理が反復され、当該反復によ
って、上記選択手順により選択された位相と上記分割位
相との位相差が所定の範囲に含まれた場合、当該選択さ
れた位相または当該分割位相が、上記入力信号のレベル
変化点の位相として判定される。好適には、上記不良判
定手順において、上記選択手順で指定された２つの位相
と上記分割位相の論理レベルが同一である場合、または
上記位相判定手順で判定された上記入力信号のレベル変
化点の位相が所定の不良範囲に含まれる場合に、上記入
力信号の不良が判定される。
【００３２】
【発明の実施の形態】図１は、本発明に係るパルス信号
検査装置を用いたパルス位相調節回路の検査を説明する
概略的なブロック図である。図１に示すブロック図は、
パルス位相調節回路１００、およびパルス信号検査装置
１を有している。また、図１に示すパルス信号検査装置
１は、レベル判定部１１、制御部１２、および記憶部１
３を有している。レベル判定部１１は、本発明のレベル
判定手段の一実施形態である。制御部１２および記憶部
１３からなるブロックは、本発明の選択手段、位相判定
手段、不良判定手段、および制御信号出力手段の一実施
形態である。
検査装置を用いたパルス位相調節回路の検査を説明する
概略的なブロック図である。図１に示すブロック図は、
パルス位相調節回路１００、およびパルス信号検査装置
１を有している。また、図１に示すパルス信号検査装置
１は、レベル判定部１１、制御部１２、および記憶部１
３を有している。レベル判定部１１は、本発明のレベル
判定手段の一実施形態である。制御部１２および記憶部
１３からなるブロックは、本発明の選択手段、位相判定
手段、不良判定手段、および制御信号出力手段の一実施
形態である。
【００３３】パルス位相調節回路１００は、検査対象の
回路であり、基準クロック信号Ｓ−ＣＬＫを出力すると
ともに、この基準クロック信号Ｓ−ＣＬＫの立ち上がり
変化点および立ち下がり変化点を制御信号Ｓ−ＣＯＮＴ
に応じて遅延させたパルス信号Ｓ−ＯＵＴを、パルス信
号検査装置１に出力する。
回路であり、基準クロック信号Ｓ−ＣＬＫを出力すると
ともに、この基準クロック信号Ｓ−ＣＬＫの立ち上がり
変化点および立ち下がり変化点を制御信号Ｓ−ＣＯＮＴ
に応じて遅延させたパルス信号Ｓ−ＯＵＴを、パルス信
号検査装置１に出力する。
【００３４】パルス信号検査装置１は、検査パルス位相
調節回路１００の出力パルス信号Ｓ−ＯＵＴの立ち上が
り変化点および立ち下がり変化点を調節する制御信号Ｓ
−ＣＯＮＴをパルス位相調節回路１００に出力するとと
もに、パルス位相調節回路１００からのパルス信号Ｓ−
ＯＵＴと基準クロック信号Ｓ−ＣＬＫを入力する。そし
て、入力したパルス信号Ｓ−ＯＵＴと基準クロック信号
Ｓ−ＣＬＫとの比較から、パルス位相調節回路１００に
よる立ち上がり変化点または立ち下がり変化点の位相を
検出する。また、この検出値と、制御信号Ｓ−ＣＯＮＴ
に応じた所定の規格値とを比較し、比較結果に応じた良
否判定Ｓ１を出力する。パルス信号検査装置１として
は、例えばＬＳＩテスターなどのように、基準クロック
信号Ｓ−ＣＬＫの立ち上がりエッジまたは立ち下がりエ
ッジに対して設定したストローブポイントにおける出力
パルス信号Ｓ−ＯＵＴのレベルを検出できる汎用の検査
装置を用いることができる。
調節回路１００の出力パルス信号Ｓ−ＯＵＴの立ち上が
り変化点および立ち下がり変化点を調節する制御信号Ｓ
−ＣＯＮＴをパルス位相調節回路１００に出力するとと
もに、パルス位相調節回路１００からのパルス信号Ｓ−
ＯＵＴと基準クロック信号Ｓ−ＣＬＫを入力する。そし
て、入力したパルス信号Ｓ−ＯＵＴと基準クロック信号
Ｓ−ＣＬＫとの比較から、パルス位相調節回路１００に
よる立ち上がり変化点または立ち下がり変化点の位相を
検出する。また、この検出値と、制御信号Ｓ−ＣＯＮＴ
に応じた所定の規格値とを比較し、比較結果に応じた良
否判定Ｓ１を出力する。パルス信号検査装置１として
は、例えばＬＳＩテスターなどのように、基準クロック
信号Ｓ−ＣＬＫの立ち上がりエッジまたは立ち下がりエ
ッジに対して設定したストローブポイントにおける出力
パルス信号Ｓ−ＯＵＴのレベルを検出できる汎用の検査
装置を用いることができる。
【００３５】レベル判定部１１は、基準クロック信号Ｓ
−ＣＬＫの所定の初期位相に対し、位相信号Ｓ１２に応
じた位相におけるパルス信号Ｓ−ＯＵＴのレベル（論理
値”１”または論理値”０”）を検出し、これを制御部
１２に出力する。制御部１２は、位相信号Ｓ１２をレベ
ル判定部１１に出力し、これに応じたパルス信号Ｓ−Ｏ
ＵＴのレベル検出値Ｓ１１を入力する。また、このレベ
ル検出値Ｓ１１と位相信号Ｓ１２の位相値を記憶部１３
に記憶させる。さらに、制御信号Ｓ−ＣＯＮＴをパルス
位相調節回路１００に出力して、パルス信号Ｓ−ＯＵＴ
のレベル変化点を設定する。記憶部１３は、レベル判定
部１１において判定されたパルス信号Ｓ−ＯＵＴのレベ
ルと位相値が一時的に記憶され、これらの値がパルス信
号Ｓ−ＯＵＴのレベル変化点を求める処理において使用
される。また、例えば制御部１２がＭＰＵなどのように
プログラムに応じて動作する回路の場合には、パルス信
号Ｓ−ＯＵＴのレベル変化点を検出する処理において制
御部１２を動作させるプログラムが記憶されている。
−ＣＬＫの所定の初期位相に対し、位相信号Ｓ１２に応
じた位相におけるパルス信号Ｓ−ＯＵＴのレベル（論理
値”１”または論理値”０”）を検出し、これを制御部
１２に出力する。制御部１２は、位相信号Ｓ１２をレベ
ル判定部１１に出力し、これに応じたパルス信号Ｓ−Ｏ
ＵＴのレベル検出値Ｓ１１を入力する。また、このレベ
ル検出値Ｓ１１と位相信号Ｓ１２の位相値を記憶部１３
に記憶させる。さらに、制御信号Ｓ−ＣＯＮＴをパルス
位相調節回路１００に出力して、パルス信号Ｓ−ＯＵＴ
のレベル変化点を設定する。記憶部１３は、レベル判定
部１１において判定されたパルス信号Ｓ−ＯＵＴのレベ
ルと位相値が一時的に記憶され、これらの値がパルス信
号Ｓ−ＯＵＴのレベル変化点を求める処理において使用
される。また、例えば制御部１２がＭＰＵなどのように
プログラムに応じて動作する回路の場合には、パルス信
号Ｓ−ＯＵＴのレベル変化点を検出する処理において制
御部１２を動作させるプログラムが記憶されている。
【００３６】図２は、レベル判定部の構成例を示す概略
的なブロック図である。図２に示したレベル判定部は、
遅延素子１１１、および位相比較器１１２を有してい
る。
的なブロック図である。図２に示したレベル判定部は、
遅延素子１１１、および位相比較器１１２を有してい
る。
【００３７】遅延素子１１１は、パルス位相調節回路１
００のパルス信号Ｓ−ＣＬＫに対して、位相信号Ｓ１２
に応じた遅延時間を与えたパルス信号Ｓ１１１を、位相
比較器１１２に出力する。
００のパルス信号Ｓ−ＣＬＫに対して、位相信号Ｓ１２
に応じた遅延時間を与えたパルス信号Ｓ１１１を、位相
比較器１１２に出力する。
【００３８】位相比較器１１２は、パルス信号Ｓ−ＯＵ
Ｔとパルス信号Ｓ１１１の位相を比較し、比較結果に応
じたレベル検出値Ｓ１１を制御部１２に出力する。例え
ばパルス信号Ｓ−ＯＵＴの立ち上がり変化点が検出され
る場合には、パルス信号Ｓ１１１の立ち上がりにおける
パルス信号Ｓ−ＯＵＴのレベルが出力され、パルス信号
Ｓ−ＯＵＴの立ち下がり変化点が検出される場合には、
パルス信号Ｓ１１１の立ち下がりにおけるパルス信号Ｓ
−ＯＵＴのレベルが出力される。
Ｔとパルス信号Ｓ１１１の位相を比較し、比較結果に応
じたレベル検出値Ｓ１１を制御部１２に出力する。例え
ばパルス信号Ｓ−ＯＵＴの立ち上がり変化点が検出され
る場合には、パルス信号Ｓ１１１の立ち上がりにおける
パルス信号Ｓ−ＯＵＴのレベルが出力され、パルス信号
Ｓ−ＯＵＴの立ち下がり変化点が検出される場合には、
パルス信号Ｓ１１１の立ち下がりにおけるパルス信号Ｓ
−ＯＵＴのレベルが出力される。
【００３９】図３は、本発明のパルス信号検査装置１に
よるレベル変化点の検出処理を示すフローチャートであ
る。図３に示すレベル変化点の検出処理は、ステップＰ
１〜ステップＰ９を有している。
よるレベル変化点の検出処理を示すフローチャートであ
る。図３に示すレベル変化点の検出処理は、ステップＰ
１〜ステップＰ９を有している。
【００４０】まずステップＰ１において、出力パルス信
号Ｓ−ＯＵＴの立ち上がり変化点および立ち下がり変化
点を調節する制御信号Ｓ−ＣＯＮＴがクロック位相調節
回路１００に入力され、出力パルス信号Ｓ−ＯＵＴのレ
ベル変化点が設定される。
号Ｓ−ＯＵＴの立ち上がり変化点および立ち下がり変化
点を調節する制御信号Ｓ−ＣＯＮＴがクロック位相調節
回路１００に入力され、出力パルス信号Ｓ−ＯＵＴのレ
ベル変化点が設定される。
【００４１】次いでステップＰ２において、変化点が検
出される範囲の上限位相ｔＨと下限位相ｔＬにおける出
力パルス信号Ｓ−ＯＵＴのレベルがレベル判定部１１に
おいて判定される。判定されたレベルは、上限位相ｔＨ
および下限位相ｔＬの位相値とともに記憶部１３に保持
される。上限位相ｔＨと下限位相ｔＬは、この上限と下
限の間に検出対象のレベル変化点がただ１つだけ含まれ
るように決められた位相値であり、制御信号Ｓ−ＣＯＮ
Ｔに応じて設定される。この位相値は、例えば、複数の
パルス位相調節回路１００について実際に検査すること
により得られた統計的な傾向に基づいて設定される。
出される範囲の上限位相ｔＨと下限位相ｔＬにおける出
力パルス信号Ｓ−ＯＵＴのレベルがレベル判定部１１に
おいて判定される。判定されたレベルは、上限位相ｔＨ
および下限位相ｔＬの位相値とともに記憶部１３に保持
される。上限位相ｔＨと下限位相ｔＬは、この上限と下
限の間に検出対象のレベル変化点がただ１つだけ含まれ
るように決められた位相値であり、制御信号Ｓ−ＣＯＮ
Ｔに応じて設定される。この位相値は、例えば、複数の
パルス位相調節回路１００について実際に検査すること
により得られた統計的な傾向に基づいて設定される。
【００４２】ステップＰ３においては、ステップＰ２で
判定された上限位相ｔＨおよび下限位相ｔＬのレベルが
正常か否かが判断される。例えば上限位相ｔＨと下限位
相ｔＬのレベルが同一の場合には、上限位相ｔＨと下限
位相ｔＬの間にただ１つのレベル変化点が含まれる条件
に反するので、パルス信号Ｓ−ＯＵＴは異常であると判
定され、ステップＰ９に処理が移行される。また、例え
ば立ち上がりのレベル変化点を求める場合に上限位相ｔ
Ｈが論理値”０”、下限位相ｔＬが論理値”１”となっ
ている場合など、制御信号Ｓ−ＣＯＮＴによる設定と異
なっている場合にも、パルス信号Ｓ−ＯＵＴの異常が判
断されて、ステップＰ９に処理が移行される。異常が判
定されない場合には、ステップＰ４ａに処理が移行され
る。
判定された上限位相ｔＨおよび下限位相ｔＬのレベルが
正常か否かが判断される。例えば上限位相ｔＨと下限位
相ｔＬのレベルが同一の場合には、上限位相ｔＨと下限
位相ｔＬの間にただ１つのレベル変化点が含まれる条件
に反するので、パルス信号Ｓ−ＯＵＴは異常であると判
定され、ステップＰ９に処理が移行される。また、例え
ば立ち上がりのレベル変化点を求める場合に上限位相ｔ
Ｈが論理値”０”、下限位相ｔＬが論理値”１”となっ
ている場合など、制御信号Ｓ−ＣＯＮＴによる設定と異
なっている場合にも、パルス信号Ｓ−ＯＵＴの異常が判
断されて、ステップＰ９に処理が移行される。異常が判
定されない場合には、ステップＰ４ａに処理が移行され
る。
【００４３】ステップＰ４ａにおいては、上限位相ｔＨ
または下限位相ｔＬの何れか一方を選択するための選択
処理が実行される。選択処理においては、２つの位相の
間における中間の位相のレベルがレベル判定手段１１に
おいて判定され、２つの位相のうち、中間の位相と異な
るレベルを有する位相が選択される。
または下限位相ｔＬの何れか一方を選択するための選択
処理が実行される。選択処理においては、２つの位相の
間における中間の位相のレベルがレベル判定手段１１に
おいて判定され、２つの位相のうち、中間の位相と異な
るレベルを有する位相が選択される。
【００４４】図４は、選択処理を示すフローチャートで
あり、ステップＰ４１〜ステップＰ４６を有している。
図４に示す選択処理のフローチャートにおいては、選択
される２つの位相値のうちの一方を位相ｔＡ、他方を位
相ｔＢとして説明している。
あり、ステップＰ４１〜ステップＰ４６を有している。
図４に示す選択処理のフローチャートにおいては、選択
される２つの位相値のうちの一方を位相ｔＡ、他方を位
相ｔＢとして説明している。
【００４５】まずステップＰ４１において、記憶部１３
に保持されている位相ｔＡと位相ｔＢのレベルが制御部
１２に読みだされて、これらが同一であるか否かが判断
される。同一である場合には出力パルス信号Ｓ−ＯＵＴ
の異常が判断されて、ステップＰ９に処理が移行され
る。同一でない場合には、ステップＰ４２に処理が移行
される。
に保持されている位相ｔＡと位相ｔＢのレベルが制御部
１２に読みだされて、これらが同一であるか否かが判断
される。同一である場合には出力パルス信号Ｓ−ＯＵＴ
の異常が判断されて、ステップＰ９に処理が移行され
る。同一でない場合には、ステップＰ４２に処理が移行
される。
【００４６】ステップＰ４２において、位相ｔＡと位相
ｔＢの中間の位相ｔＭが計算されて、この位相値が記憶
部１３に保持される。なお、ステップＰ４２において計
算される中間位相ｔＭの位相値は、好適には位相ｔＡと
位相ｔＢの間を等分に分割した中間値であるが、これに
特に限定されるものではなく、位相ｔＡと位相ｔＢとの
間を分割する他の位相値でも良い。
ｔＢの中間の位相ｔＭが計算されて、この位相値が記憶
部１３に保持される。なお、ステップＰ４２において計
算される中間位相ｔＭの位相値は、好適には位相ｔＡと
位相ｔＢの間を等分に分割した中間値であるが、これに
特に限定されるものではなく、位相ｔＡと位相ｔＢとの
間を分割する他の位相値でも良い。
【００４７】次いでステップＰ４３において、中間位相
ｔＭのレベルがレベル判定部１１によって判定され、こ
の判定値が中間位相ｔＭの位相値とともに記憶部１３に
保持される。
ｔＭのレベルがレベル判定部１１によって判定され、こ
の判定値が中間位相ｔＭの位相値とともに記憶部１３に
保持される。
【００４８】ステップＰ４４においては、中間位相ｔＭ
のレベルと位相ｔＡのレベルが記憶部１３から読みださ
れて、同一であるか否かが判断される。同一であると判
断された場合には、ステップＰ４５に処理が移行され
て、選択位相ｔＳの位相値に位相ｔＢの位相値が代入さ
れる。また、同一でないと判断された場合には、ステッ
プＰ４６に処理が移行されて、選択位相ｔＳの位相値に
位相ｔＡの位相値が代入される。
のレベルと位相ｔＡのレベルが記憶部１３から読みださ
れて、同一であるか否かが判断される。同一であると判
断された場合には、ステップＰ４５に処理が移行され
て、選択位相ｔＳの位相値に位相ｔＢの位相値が代入さ
れる。また、同一でないと判断された場合には、ステッ
プＰ４６に処理が移行されて、選択位相ｔＳの位相値に
位相ｔＡの位相値が代入される。
【００４９】以上説明した選択処理により、位相ｔＡま
たは位相ｔＢのうち、中間位相ｔＭと異なるレベルを有
する位相が選択されて、この位相値が選択位相ｔＳの位
相値に代入される。
たは位相ｔＢのうち、中間位相ｔＭと異なるレベルを有
する位相が選択されて、この位相値が選択位相ｔＳの位
相値に代入される。
【００５０】ステップＰ４ａに次いで、ステップＰ４ｂ
においても上述した選択処理が実行される。ステップＰ
４ｂにおいては、選択処理において選択された選択位相
ｔＳ、または選択処理において計算された中間位相ｔＭ
の何れか一方が、選択処理によって選択される。ステッ
プＰ５においては、選択位相ｔＳと中間位相ｔＭの位相
差と所定の規格値ｔＫとの大小関係が比較され、選択位
相ｔＳと中間位相ｔＭの位相差が規格値ｔＫより大きい
場合には、再度ステップＰ４ｂに処理が戻されて、選択
位相ｔＳまたは中間位相ｔＭの何れか一方が選択処理に
よって選択される。選択位相ｔＳと中間位相ｔＭの位相
差が規格値ｔＫより小さい場合には、ステップＰ６に処
理が移行されて、ステップＰ４ｂとステップＰ５のルー
プ処理が終了する。規格値ｔＫの値も、上限位相ｔＨや
下限位相ｔＬと同様に、例えば複数のパルス位相調節回
路１００を実際に検査することにより得られた統計的な
傾向に基づいて設定される値である。
においても上述した選択処理が実行される。ステップＰ
４ｂにおいては、選択処理において選択された選択位相
ｔＳ、または選択処理において計算された中間位相ｔＭ
の何れか一方が、選択処理によって選択される。ステッ
プＰ５においては、選択位相ｔＳと中間位相ｔＭの位相
差と所定の規格値ｔＫとの大小関係が比較され、選択位
相ｔＳと中間位相ｔＭの位相差が規格値ｔＫより大きい
場合には、再度ステップＰ４ｂに処理が戻されて、選択
位相ｔＳまたは中間位相ｔＭの何れか一方が選択処理に
よって選択される。選択位相ｔＳと中間位相ｔＭの位相
差が規格値ｔＫより小さい場合には、ステップＰ６に処
理が移行されて、ステップＰ４ｂとステップＰ５のルー
プ処理が終了する。規格値ｔＫの値も、上限位相ｔＨや
下限位相ｔＬと同様に、例えば複数のパルス位相調節回
路１００を実際に検査することにより得られた統計的な
傾向に基づいて設定される値である。
【００５１】ステップＰ６において、ステップＰ４ｂと
ステップＰ５のループ処理により最終的に得られた中間
位相ｔＭの位相値が、レベル変化点の判定値ｔＥとして
記憶部１３に保持される。あるいは、選択位相ｔＳの位
相値を判定値ｔＥとしても良い。
ステップＰ５のループ処理により最終的に得られた中間
位相ｔＭの位相値が、レベル変化点の判定値ｔＥとして
記憶部１３に保持される。あるいは、選択位相ｔＳの位
相値を判定値ｔＥとしても良い。
【００５２】ステップＰ７においては、レベル変化点の
判定値ｔＥと所定の規格値とが比較され、この比較結果
に基づいて、出力パルス信号Ｓ−ＯＵＴの良否が判断さ
れる。出力パルス信号Ｓ−ＯＵＴの合格が判断された場
合には、ステップＰ８に処理が移行されて、出力パルス
信号Ｓ−ＯＵＴの合格を示す良否判定Ｓ１が出力され、
不合格が判断された場合には、ステップＰ９に処理が移
行されて、出力パルス信号Ｓ−ＯＵＴの不合格を示す良
否判定Ｓ１が出力される。
判定値ｔＥと所定の規格値とが比較され、この比較結果
に基づいて、出力パルス信号Ｓ−ＯＵＴの良否が判断さ
れる。出力パルス信号Ｓ−ＯＵＴの合格が判断された場
合には、ステップＰ８に処理が移行されて、出力パルス
信号Ｓ−ＯＵＴの合格を示す良否判定Ｓ１が出力され、
不合格が判断された場合には、ステップＰ９に処理が移
行されて、出力パルス信号Ｓ−ＯＵＴの不合格を示す良
否判定Ｓ１が出力される。
【００５３】次に、上述したレベル変化点の検出処理
を、具体例に基づいて説明する。図５は、本発明におけ
るレベル変化点の検出処理を説明するための波形図であ
る。図５に示す波形は、パルス位相調節回路１００の出
力パルス信号Ｓ−ＯＵＴの波形である。
を、具体例に基づいて説明する。図５は、本発明におけ
るレベル変化点の検出処理を説明するための波形図であ
る。図５に示す波形は、パルス位相調節回路１００の出
力パルス信号Ｓ−ＯＵＴの波形である。
【００５４】ステップＰ１において、出力パルス信号Ｓ
−ＯＵＴのレベル変化点が設定された後、ステップＰ２
において、上限位相ｔＨと下限位相ｔＬのレベルがレベ
ル判定部１１において判定され、ステップＰ３において
出力パルス信号Ｓ−ＯＵＴの正常が判断される。
−ＯＵＴのレベル変化点が設定された後、ステップＰ２
において、上限位相ｔＨと下限位相ｔＬのレベルがレベ
ル判定部１１において判定され、ステップＰ３において
出力パルス信号Ｓ−ＯＵＴの正常が判断される。
【００５５】ステップＰ４ａのステップＰ４１におい
て、上限位相ｔＨと下限位相ｔＬのレベルが異なること
が判断された後、ステップＰ４２において、中間位相ｔ
Ｍ１の位相値が計算される。ステップＰ４３において中
間位相ｔＭ１のレベルが論理値”１”であることが判断
されるので、選択位相ｔＳとしては下限位相ｔＬが選択
される。
て、上限位相ｔＨと下限位相ｔＬのレベルが異なること
が判断された後、ステップＰ４２において、中間位相ｔ
Ｍ１の位相値が計算される。ステップＰ４３において中
間位相ｔＭ１のレベルが論理値”１”であることが判断
されるので、選択位相ｔＳとしては下限位相ｔＬが選択
される。
【００５６】ステップＰ４ｂのステップＰ４１におい
て、選択位相ｔＬと中間位相ｔＭ１のレベルが異なるこ
とが判断された後、ステップＰ４２において、中間位相
ｔＭ２の位相値が計算される。ステップＰ４３において
中間位相ｔＭ２のレベルが論理値”０”であることが判
断されるので、選択位相ｔＳとしては中間位相ｔＭ１が
選択される。
て、選択位相ｔＬと中間位相ｔＭ１のレベルが異なるこ
とが判断された後、ステップＰ４２において、中間位相
ｔＭ２の位相値が計算される。ステップＰ４３において
中間位相ｔＭ２のレベルが論理値”０”であることが判
断されるので、選択位相ｔＳとしては中間位相ｔＭ１が
選択される。
【００５７】ステップＰ５において選択位相ｔＭ１と中
間位相ｔＭ２との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ１と中
間位相ｔＭ２のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ３の位相値が計算
される。ステップＰ４３において中間位相ｔＭ３のレベ
ルが論理値”１”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ２が選択される。
間位相ｔＭ２との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ１と中
間位相ｔＭ２のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ３の位相値が計算
される。ステップＰ４３において中間位相ｔＭ３のレベ
ルが論理値”１”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ２が選択される。
【００５８】ステップＰ５において選択位相ｔＭ２と中
間位相ｔＭ３との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ２と中
間位相ｔＭ３のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ４の位相値が計算
される。ステップＰ４３において中間位相ｔＭ４のレベ
ルが論理値”０”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ３が選択される。
間位相ｔＭ３との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ２と中
間位相ｔＭ３のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ４の位相値が計算
される。ステップＰ４３において中間位相ｔＭ４のレベ
ルが論理値”０”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ３が選択される。
【００５９】ステップＰ５において選択位相ｔＭ３と中
間位相ｔＭ４との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ３と中
間位相ｔＭ４のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ５の位相値が計算
される。ステップＰ４３において中間位相ｔＭ５のレベ
ルが論理値”０”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ３が選択される。
間位相ｔＭ４との位相差が規格値ｔＫより大きいことが
判断され、ステップＰ４ｂに処理が戻される。ステップ
Ｐ４ｂのステップＰ４１において、選択位相ｔＭ３と中
間位相ｔＭ４のレベルが異なることが判断された後、ス
テップＰ４２において、中間位相ｔＭ５の位相値が計算
される。ステップＰ４３において中間位相ｔＭ５のレベ
ルが論理値”０”であることが判断されるので、選択位
相ｔＳとしては中間位相ｔＭ３が選択される。
【００６０】ステップＰ５において選択位相ｔＭ３と中
間位相ｔＭ５との位相差が規格値ｔＫより小さいことが
判断され、ステップＰ６に処理が移行される。ステップ
Ｐ６において、レベル変化点の判定値ｔＥが中間位相ｔ
Ｍ５として判定される。
間位相ｔＭ５との位相差が規格値ｔＫより小さいことが
判断され、ステップＰ６に処理が移行される。ステップ
Ｐ６において、レベル変化点の判定値ｔＥが中間位相ｔ
Ｍ５として判定される。
【００６１】以上説明したように、本発明によれば、ス
テップＰ４ｂとステップＰ５のループ処理によって選択
処理が反復される度に、レベル変化点を挟む２つの位相
の位相差が半分になり、例えば選択処理が１０回行われ
ることにより、レベル変化点を挟む２つの位相の位相差
は、元の位相差の１０２４分の１になる。したがって、
規格値ｔＫが上限位相ｔＨと下限位相ｔＬとの位相差に
対して千分の一程度である場合には、多くとも選択処理
が１０回程度反復されることによって、レベル変化点の
判定値ｔＥを得ることができる。一方、上述した従来方
式のように、一定のステップでストローブポイントを変
化させる方式の場合には、同一条件において、最悪の場
合千回程度もストローブポイントのレベル判定を行わな
くてはならない。このように、本発明によれば、ストロ
ーブポイントを可変させてレベル判定を行う回数が従来
に比べて少なくて済むので、レベル変化点の判定を高い
精度で高速に行うことができる。
テップＰ４ｂとステップＰ５のループ処理によって選択
処理が反復される度に、レベル変化点を挟む２つの位相
の位相差が半分になり、例えば選択処理が１０回行われ
ることにより、レベル変化点を挟む２つの位相の位相差
は、元の位相差の１０２４分の１になる。したがって、
規格値ｔＫが上限位相ｔＨと下限位相ｔＬとの位相差に
対して千分の一程度である場合には、多くとも選択処理
が１０回程度反復されることによって、レベル変化点の
判定値ｔＥを得ることができる。一方、上述した従来方
式のように、一定のステップでストローブポイントを変
化させる方式の場合には、同一条件において、最悪の場
合千回程度もストローブポイントのレベル判定を行わな
くてはならない。このように、本発明によれば、ストロ
ーブポイントを可変させてレベル判定を行う回数が従来
に比べて少なくて済むので、レベル変化点の判定を高い
精度で高速に行うことができる。
【００６２】また、高い分解能によるレベル変化点の検
出を高速に行うことができるので、例えば、制御信号Ｓ
−ＯＵＴに対するレベル変化点の特性も、従来に比べて
短い時間で測定することができる。したがって、例えば
この特性を所定の標準特性と比較することによって、パ
ルス位相調節回路１００の不良を検出することもでき
る。
出を高速に行うことができるので、例えば、制御信号Ｓ
−ＯＵＴに対するレベル変化点の特性も、従来に比べて
短い時間で測定することができる。したがって、例えば
この特性を所定の標準特性と比較することによって、パ
ルス位相調節回路１００の不良を検出することもでき
る。
【００６３】また、例えば共通の基準クロック信号Ｓ−
ＣＬＫに対して異なる遅延時間とデューティを有する複
数の出力パルス信号Ｓ−ＯＵＴに対しても、本発明によ
って検査を行うことができる。この場合には、各出力パ
ルス信号間の位相差について検査することもでき、これ
によってパルス位相調節回路１００の不良を検出するこ
とができる。
ＣＬＫに対して異なる遅延時間とデューティを有する複
数の出力パルス信号Ｓ−ＯＵＴに対しても、本発明によ
って検査を行うことができる。この場合には、各出力パ
ルス信号間の位相差について検査することもでき、これ
によってパルス位相調節回路１００の不良を検出するこ
とができる。
【００６４】このように、本発明によってパルス信号の
レベル変化点を高速に検査できるので、不良品が選別さ
れずに出荷される率を低減でき、製品の品質を向上でき
る。
レベル変化点を高速に検査できるので、不良品が選別さ
れずに出荷される率を低減でき、製品の品質を向上でき
る。
【００６５】
【発明の効果】本発明によれば、パルス信号のレベル変
化点の位相を高速に検査できる。これにより、不良品が
選別されずに出荷される率を低減でき、製品の品質を向
上できる。
化点の位相を高速に検査できる。これにより、不良品が
選別されずに出荷される率を低減でき、製品の品質を向
上できる。
【図１】本発明に係るパルス信号検査装置を用いたパル
ス位相調節回路の検査を説明する概略的なブロック図で
ある。
ス位相調節回路の検査を説明する概略的なブロック図で
ある。
【図２】レベル判定部の構成例を示す概略的なブロック
図である。
図である。
【図３】本発明のパルス信号検査装置１によるレベル変
化点の検出処理を示すフローチャートである。
化点の検出処理を示すフローチャートである。
【図４】選択処理を示すフローチャートである。
【図５】本発明におけるレベル変化点の検出処理を説明
するための波形図である。
するための波形図である。
【図６】位相調節機能を有さない回路から出力されるパ
ルス信号の例を示す波形図である。
ルス信号の例を示す波形図である。
【図７】パルス位相調節回路から出力されるパルス信号
の例を示す波形図である。
の例を示す波形図である。
【図８】一定のストローブポイントでレベル検出を行う
例を示す第１のタイミングチャートである。
例を示す第１のタイミングチャートである。
【図９】一定のストローブポイントでレベル検出を行う
例を示す第２のタイミングチャートである。
例を示す第２のタイミングチャートである。
【図１０】従来のパルス信号検査装置を用いたパルス位
相調節回路の検査を説明する概略的なブロック図であ
る。
相調節回路の検査を説明する概略的なブロック図であ
る。
【図１１】従来のパルス信号検査装置の構成を示す概略
的なブロック図である。
的なブロック図である。
【図１２】従来のパルス信号検査装置の動作を説明する
タイミングチャートである。
タイミングチャートである。
１…パルス信号検査装置、１１…レベル判定部、１２…
制御部、１３…記憶部、１１１…遅延素子、１１２…位
相比較器、１００…パルス位相調節回路
制御部、１３…記憶部、１１１…遅延素子、１１２…位
相比較器、１００…パルス位相調節回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/335 Ｇ０１Ｒ 31/28 Ｒ Ｆターム(参考） 2G030 AA02 AA06 AB03 AC00 AD08 AF01 AG06 2G032 AA00 AC03 AD04 AD06 AE08 AE10 AG07 AH04 5C024 CX51 GY01 HX15 5C061 BB01
Claims (12)
- 【請求項１】 入力信号のレベル変化点の位相を検査す
る信号検査装置であって、 指定された位相における上記入力信号の論理レベルを判
定するレベル判定手段と、 指定された２つの位相の間を所定の割合で分割する分割
位相を生成し、当該分割位相における上記入力信号の論
理レベルを上記レベル判定手段に判定させ、当該２つの
位相のうち、上記分割位相と異なる論理レベルが判定さ
れた位相を選択する選択手段と、 所定の上限位相および下限位相の論理レベルを上記レベ
ル判定手段に判定させ、当該上限位相または当該下限位
相の何れかを上記選択手段に選択させ、上記選択手段に
選択された位相または生成された上記分割位相の何れか
を、さらに上記選択手段に選択させる処理を反復し、当
該反復により、上記選択手段に選択された位相と上記分
割位相との位相差が所定の範囲に含まれた場合、当該選
択された位相または当該分割位相を、上記入力信号のレ
ベル変化点の位相として判定する位相判定手段とを有す
る信号検査装置。 - 【請求項２】 上記選択手段は、指定された２つの位相
の間を等分に分割する上記分割位相を生成する、 請求項１に記載の信号検査装置。 - 【請求項３】 上記位相判定手段は、判定された上記上
限位相の論理レベルと上記下限位相の論理レベルとが同
一の場合、上記上限位相と上記下限位相との間にレベル
変化点がないことを判定する、 請求項１に記載の信号検査装置。 - 【請求項４】 上記選択手段において、上記指定された
２つの位相と上記分割位相の論理レベルが同一である場
合、または上記位相判定手段において、判定された上記
入力信号のレベル変化点の位相が所定の不良範囲に含ま
れる場合に、上記入力信号の不良を判定する不良判定手
段を有する、 請求項１に記載の信号検査装置。 - 【請求項５】 供給される基準信号のレベル変化点の位
相を制御信号に応じて調節するパルス調節回路からの入
力信号を検査する信号検査装置であって、 上記パルス調節回路に上記制御信号を出力する制御信号
出力手段と、 上記基準信号の指定された位相における上記入力信号の
論理レベルを判定するレベル判定手段と、 上記基準信号の指定された２つの位相の間を所定の割合
で分割する分割位相を生成し、当該分割位相における上
記入力信号の論理レベルを上記レベル判定手段に判定さ
せ、当該２つの位相のうち、上記分割位相と異なる論理
レベルが判定された位相を選択する選択手段と、 上記制御信号に応じた所定の上限位相および下限位相の
論理レベルを上記レベル判定手段に判定させ、当該上限
位相または当該下限位相の何れかを上記選択手段に選択
させ、上記選択手段に選択された位相または生成された
上記分割位相の何れかを、さらに上記選択手段に選択さ
せる処理を反復し、当該反復により、上記選択手段に選
択された位相と上記分割位相との位相差が所定の範囲に
含まれた場合、当該選択された位相または当該分割位相
を、上記入力信号のレベル変化点の位相として判定する
位相判定手段とを有する信号検査装置。 - 【請求項６】 上記選択手段は、指定された２つの位相
の間を等分に分割する上記分割位相を生成する、 請求項５に記載の信号検査装置。 - 【請求項７】 上記位相判定手段は、判定された上記上
限位相の論理レベルと上記下限位相の論理レベルとが同
一の場合、上記上限位相と上記下限位相との間にレベル
変化点がないことを判定する、 請求項５に記載の信号検査装置。 - 【請求項８】 上記選択手段において、上記指定された
２つの位相と上記分割位相の論理レベルが同一である場
合、または上記位相判定手段において、判定された上記
入力信号のレベル変化点の位相が上記制御信号に応じた
所定の不良範囲に含まれる場合に、上記入力信号の不良
を判定する不良判定手段を有する、 請求項５に記載の信号検査装置。 - 【請求項９】 入力信号のレベル変化点の位相を検査す
る信号検査方法であって、 指定された位相における上記入力信号の論理レベルを判
定するレベル判定手順と、 指定された２つの位相の間を所定の割合で分割する分割
位相を生成し、 当該分割位相における上記入力信号の論理レベルを上記
レベル判定手順で判定し、 当該２つの位相のうち、上記分割位相と異なる論理レベ
ルが判定された位相を選択する選択手順と、 所定の上限位相および下限位相の論理レベルを上記レベ
ル判定手順で判定し、 当該上限位相または当該下限位相の何れかを上記選択手
順で選択し、 上記選択手段に選択された位相または生成された上記分
割位相の何れかを、さらに上記選択手順で選択させる処
理を反復し、 当該反復により、上記選択手順で選択された位相と上記
分割位相との位相差が所定の範囲に含まれた場合、当該
選択された位相または当該分割位相を、上記入力信号の
レベル変化点の位相として判定する位相判定手順とを有
する信号検査方法。 - 【請求項１０】 上記選択手順は、指定された２つの位
相の間を等分に分割する上記分割位相を生成する、 請求項９に記載の信号検査方法。 - 【請求項１１】 上記位相判定手順は、判定された上記
上限位相の論理レベルと上記下限位相の論理レベルとが
同一の場合、上記上限位相と上記下限位相との間にレベ
ル変化点がないことを判定する、 請求項９に記載の信号検査方法。 - 【請求項１２】 上記選択手順において、上記指定され
た２つの位相と上記分割位相の論理レベルが同一である
場合、または上記位相判定手順において、判定された上
記入力信号のレベル変化点の位相が所定の不良範囲に含
まれる場合に、上記入力信号の不良を判定する不良判定
手順を有する、 請求項９に記載の信号検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317505A JP2002125249A (ja) | 2000-10-18 | 2000-10-18 | 信号検査装置および信号検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317505A JP2002125249A (ja) | 2000-10-18 | 2000-10-18 | 信号検査装置および信号検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002125249A true JP2002125249A (ja) | 2002-04-26 |
Family
ID=18796281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317505A Pending JP2002125249A (ja) | 2000-10-18 | 2000-10-18 | 信号検査装置および信号検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002125249A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
| CN104796689A (zh) * | 2015-04-07 | 2015-07-22 | 中国科学院空间科学与应用研究中心 | 一种ccd像素位置偏差计算方法 |
| CN111157225A (zh) * | 2019-08-21 | 2020-05-15 | 南京理工大学 | 一种基于Labview的EMCCD芯片全性能参数测试方法 |
-
2000
- 2000-10-18 JP JP2000317505A patent/JP2002125249A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005292135A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | デューティサイクルを測定する方法 |
| CN104796689A (zh) * | 2015-04-07 | 2015-07-22 | 中国科学院空间科学与应用研究中心 | 一种ccd像素位置偏差计算方法 |
| CN111157225A (zh) * | 2019-08-21 | 2020-05-15 | 南京理工大学 | 一种基于Labview的EMCCD芯片全性能参数测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7002334B2 (en) | Jitter measuring apparatus and a testing apparatus | |
| US5663991A (en) | Integrated circuit chip having built-in self measurement for PLL jitter and phase error | |
| US7406646B2 (en) | Multi-strobe apparatus, testing apparatus, and adjusting method | |
| US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
| US8278961B2 (en) | Test apparatus and test method | |
| US6661266B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
| US20040122620A1 (en) | Apparatus and method for testing semiconductor device | |
| KR20010024360A (ko) | 집적회로 테스터용 포맷 민감성 타이밍 교정 | |
| US7209849B1 (en) | Test system, added apparatus, and test method | |
| US7495429B2 (en) | Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines | |
| JP2002125249A (ja) | 信号検査装置および信号検査方法 | |
| EP1148340A2 (en) | All digital built-in self-test circuit for phase-locked loops | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| US7565582B2 (en) | Circuit for testing the AC timing of an external input/output terminal of a semiconductor integrated circuit | |
| JP4923395B2 (ja) | 半導体回路、半導体回路特性監視方法、半導体回路試験方法、半導体回路試験装置及び半導体回路試験プログラム | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| JP3858729B2 (ja) | 信号測定回路及び信号表示装置及び信号変化遅延時間測定回路及び画像形成装置 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| JP4162426B2 (ja) | 測定機の合否判定出力方法及び装置 | |
| JP2924995B2 (ja) | 論理機能試験方法およびその装置 | |
| JP2002062322A (ja) | パルス信号検査装置 | |
| JP2003004814A (ja) | スキュー補正方法及び半導体集積回路試験装置 | |
| JP2005003628A (ja) | Ｌｓｉテスト回路およびそのテスト方法 | |
| JP2001028199A (ja) | 被検査デバイステスト方法及びその装置 | |
| JPS6122500A (ja) | Ｉｃ試験装置 |