JP2002062322A - パルス信号検査装置 - Google Patents
パルス信号検査装置Info
- Publication number
- JP2002062322A JP2002062322A JP2000252296A JP2000252296A JP2002062322A JP 2002062322 A JP2002062322 A JP 2002062322A JP 2000252296 A JP2000252296 A JP 2000252296A JP 2000252296 A JP2000252296 A JP 2000252296A JP 2002062322 A JP2002062322 A JP 2002062322A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- pulse signal
- inspection
- average
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】高精度で高速にパルス信号のパルス幅や遅延時
間を検査する。 【解決手段】パルス発生回路１は、各パルス信号のパル
ス幅や遅延時間を調節させるためのパルス調節回路をパ
ルス信号の出力に備えており、パルス信号の検査モード
において、このパルス調節回路に共通の基準パルス信号
が与えられる。パルス幅検査モード時には、パルス調節
回路１１からのパルス信号が平均化回路２１のローパス
フィルタによって平均化されて検査部３に入力される。
この平均レベルが検査データに応じた規格値と比較され
て、パルス幅の良否が判定される。また遅延時間検査モ
ード時には、平均化回路２１においてパルス調節回路か
らのパルス信号と基準パルス信号とが合成され、この合
成信号がローパスフィルタにおいて平均化されたのち検
査部３に入力される。この平均レベルが検査データに応
じた規格値と比較されて、遅延時間の良否が判定され
る。
間を検査する。 【解決手段】パルス発生回路１は、各パルス信号のパル
ス幅や遅延時間を調節させるためのパルス調節回路をパ
ルス信号の出力に備えており、パルス信号の検査モード
において、このパルス調節回路に共通の基準パルス信号
が与えられる。パルス幅検査モード時には、パルス調節
回路１１からのパルス信号が平均化回路２１のローパス
フィルタによって平均化されて検査部３に入力される。
この平均レベルが検査データに応じた規格値と比較され
て、パルス幅の良否が判定される。また遅延時間検査モ
ード時には、平均化回路２１においてパルス調節回路か
らのパルス信号と基準パルス信号とが合成され、この合
成信号がローパスフィルタにおいて平均化されたのち検
査部３に入力される。この平均レベルが検査データに応
じた規格値と比較されて、遅延時間の良否が判定され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス信号のパル
ス幅と遅延時間を検査するパルス信号検査装置に係り、
例えば、ＣＣＤ用タイミングジェネレータのパルス位相
調節機能を検査するためのパルス信号検査装置に関する
ものである。
ス幅と遅延時間を検査するパルス信号検査装置に係り、
例えば、ＣＣＤ用タイミングジェネレータのパルス位相
調節機能を検査するためのパルス信号検査装置に関する
ものである。
【０００２】
【従来の技術】ＣＣＤ用タイミングジェネレータＩＣか
らＣＣＤイメージセンサおよびその周辺回路へ供給され
るパルス信号には、各パルス信号の相対的な位相関係に
精密さが要求されており、このパルス信号の位相を管理
することは非常に困難であった。例えば、一つのセット
において最適に調整されたパルス信号の位相関係が、同
一条件で製造された他のセットにおいては個体毎の素子
特性のばらつきなどによってずれを生じてしまい、その
ため、ＣＣＤ素子から正しい画素情報が得られなくなっ
てしまうことがしばしばあった。
らＣＣＤイメージセンサおよびその周辺回路へ供給され
るパルス信号には、各パルス信号の相対的な位相関係に
精密さが要求されており、このパルス信号の位相を管理
することは非常に困難であった。例えば、一つのセット
において最適に調整されたパルス信号の位相関係が、同
一条件で製造された他のセットにおいては個体毎の素子
特性のばらつきなどによってずれを生じてしまい、その
ため、ＣＣＤ素子から正しい画素情報が得られなくなっ
てしまうことがしばしばあった。
【０００３】そのため従来のタイミングジェネレータＩ
Ｃにおいては、入力パルス信号に対する出力パルス信号
の遅延時間およびデューティー比を、設定データに応じ
て微小な時間ステップ（例えば１ｎｓ程度）で調節可能
なパルス位相調節回路が、各パルス信号の出力の直前に
設けられている。そして、各パルス信号の遅延時間およ
びデューティー比は、コンピュータなどの制御装置から
各パルス位相調節回路に入力される設定データに応じ
て、各パルス信号ごとに調節される。このパルス位相調
節回路によって、各パルス信号の位相を個別に管理する
ことができるようになり、上述した位相関係のずれを補
正させることができるようになった。
Ｃにおいては、入力パルス信号に対する出力パルス信号
の遅延時間およびデューティー比を、設定データに応じ
て微小な時間ステップ（例えば１ｎｓ程度）で調節可能
なパルス位相調節回路が、各パルス信号の出力の直前に
設けられている。そして、各パルス信号の遅延時間およ
びデューティー比は、コンピュータなどの制御装置から
各パルス位相調節回路に入力される設定データに応じ
て、各パルス信号ごとに調節される。このパルス位相調
節回路によって、各パルス信号の位相を個別に管理する
ことができるようになり、上述した位相関係のずれを補
正させることができるようになった。
【０００４】
【発明が解決しようとする課題】一方、近年におけるＣ
ＣＤの高画素化にともなって、ＣＣＤに供給されるパル
ス信号の周波数が高くなり、これにより、パルス信号の
位相関係に要求される精度が一段と厳しくなっている。
そのため、パルス位相調節回路によるパルス幅および遅
延時間の検査にも高い精度が要求されている。
ＣＤの高画素化にともなって、ＣＣＤに供給されるパル
ス信号の周波数が高くなり、これにより、パルス信号の
位相関係に要求される精度が一段と厳しくなっている。
そのため、パルス位相調節回路によるパルス幅および遅
延時間の検査にも高い精度が要求されている。
【０００５】しかしながら従来においては、例えば１ｎ
ｓ以下の微小な時間を、汎用のＬＳＩテスターを用いて
検査する技術が確立されていなかった。たとえば、検査
対象となるパルス信号のレベル変化点を探す方法により
パルス幅および遅延時間を求める場合には、測定の精度
を高めるほどサンプリング周波数が高くなるので、測定
データが増えて検査時間が長くなってしまう問題があ
る。そのため測定の精度を十分に高めることができず、
本来ならば不良品として選別されるべきＩＣが、検査に
よって発見されない危険性が生じてしまう問題があっ
た。
ｓ以下の微小な時間を、汎用のＬＳＩテスターを用いて
検査する技術が確立されていなかった。たとえば、検査
対象となるパルス信号のレベル変化点を探す方法により
パルス幅および遅延時間を求める場合には、測定の精度
を高めるほどサンプリング周波数が高くなるので、測定
データが増えて検査時間が長くなってしまう問題があ
る。そのため測定の精度を十分に高めることができず、
本来ならば不良品として選別されるべきＩＣが、検査に
よって発見されない危険性が生じてしまう問題があっ
た。
【０００６】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、高い精度で高速にパルス信号のパ
ルス幅および遅延時間を検査できるパルス信号検査装置
を提供することにある。
であり、その目的は、高い精度で高速にパルス信号のパ
ルス幅および遅延時間を検査できるパルス信号検査装置
を提供することにある。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のパルス信号検査装置は、パルス信号のパル
ス幅を検査するパルス信号検査装置であって、上記パル
ス信号の平均レベルに応じた平均パルス信号を出力する
平均化手段と、所定の規格値と上記平均パルス信号とを
比較した結果に基づいて、上記パルス幅の良否を判定す
る判定手段とを有している。
め、本発明のパルス信号検査装置は、パルス信号のパル
ス幅を検査するパルス信号検査装置であって、上記パル
ス信号の平均レベルに応じた平均パルス信号を出力する
平均化手段と、所定の規格値と上記平均パルス信号とを
比較した結果に基づいて、上記パルス幅の良否を判定す
る判定手段とを有している。
【０００８】上記の構成を有するパルス信号検査装置に
よれば、上記平均化手段において、上記パルス信号の平
均レベルに応じた平均パルス信号が出力される。この平
均パルス信号と所定の規格値とが上記判定手段において
比較され、この比較結果に基づいて、上記パルス幅の良
否が判定される。
よれば、上記平均化手段において、上記パルス信号の平
均レベルに応じた平均パルス信号が出力される。この平
均パルス信号と所定の規格値とが上記判定手段において
比較され、この比較結果に基づいて、上記パルス幅の良
否が判定される。
【０００９】また、本発明のパルス信号検査装置は、パ
ルス信号の基準信号に対する遅延時間を検査するパルス
信号検査装置であって、上記パルス信号と上記基準信号
とを合成した合成信号を出力する合成手段と、上記合成
信号の平均レベルに応じた平均合成信号を出力する平均
化手段と、所定の規格値と上記平均合成信号とを比較し
た結果に基づいて、上記遅延時間の良否を判定する判定
手段とを有している。
ルス信号の基準信号に対する遅延時間を検査するパルス
信号検査装置であって、上記パルス信号と上記基準信号
とを合成した合成信号を出力する合成手段と、上記合成
信号の平均レベルに応じた平均合成信号を出力する平均
化手段と、所定の規格値と上記平均合成信号とを比較し
た結果に基づいて、上記遅延時間の良否を判定する判定
手段とを有している。
【００１０】上記の構成を有するパルス信号検査装置に
よれば、上記合成手段において、上記パルス信号と上記
基準信号とが合成されて、上記合成信号が出力される。
上記平均化手段においては、この合成信号の平均レベル
に応じた平均合成信号が出力される。そして、この平均
合成信号と所定の規格値とが上記判定手段において比較
され、この比較結果に基づいて、上記遅延時間の良否が
判定される。
よれば、上記合成手段において、上記パルス信号と上記
基準信号とが合成されて、上記合成信号が出力される。
上記平均化手段においては、この合成信号の平均レベル
に応じた平均合成信号が出力される。そして、この平均
合成信号と所定の規格値とが上記判定手段において比較
され、この比較結果に基づいて、上記遅延時間の良否が
判定される。
【００１１】また、本発明のパルス信号検査装置は、パ
ルス信号のパルス幅、および上記パルス信号の基準信号
に対する遅延時間を検査するパルス信号検査装置であっ
て、上記パルス信号と上記基準信号とを合成した合成信
号を出力する合成手段と、上記パルス信号および上記合
成信号を受けて、上記パルス信号の平均レベルに応じた
平均パルス信号、および上記合成信号の平均レベルに応
じた平均合成信号を出力する平均化手段と、所定のパル
ス幅の規格値と上記平均パルス信号とを比較した結果に
基づいて、上記パルス幅の良否を判定し、所定の遅延時
間の規格値と上記平均合成信号とを比較した結果に基づ
いて、上記遅延時間の良否を判定する判定手段とを有し
ている。
ルス信号のパルス幅、および上記パルス信号の基準信号
に対する遅延時間を検査するパルス信号検査装置であっ
て、上記パルス信号と上記基準信号とを合成した合成信
号を出力する合成手段と、上記パルス信号および上記合
成信号を受けて、上記パルス信号の平均レベルに応じた
平均パルス信号、および上記合成信号の平均レベルに応
じた平均合成信号を出力する平均化手段と、所定のパル
ス幅の規格値と上記平均パルス信号とを比較した結果に
基づいて、上記パルス幅の良否を判定し、所定の遅延時
間の規格値と上記平均合成信号とを比較した結果に基づ
いて、上記遅延時間の良否を判定する判定手段とを有し
ている。
【００１２】上記の構成を有するパルス信号検査装置に
よれば、上記合成手段において、上記パルス信号と上記
基準信号とが合成されて、上記合成信号が出力される。
上記平均化手段においては、上記パルス信号の平均レベ
ルに応じた平均パルス信号、および上記合成信号の平均
レベルに応じた平均合成信号が出力される。そして上記
判定手段において、所定のパルス幅の規格値と上記平均
パルス信号とが比較され、この比較結果に基づいて、上
記パルス幅の良否を判定される。また上記判定手段にお
いて、所定の遅延時間の規格値と上記平均合成信号とが
比較され、この比較結果に基づいて、上記遅延時間の良
否が判定される。
よれば、上記合成手段において、上記パルス信号と上記
基準信号とが合成されて、上記合成信号が出力される。
上記平均化手段においては、上記パルス信号の平均レベ
ルに応じた平均パルス信号、および上記合成信号の平均
レベルに応じた平均合成信号が出力される。そして上記
判定手段において、所定のパルス幅の規格値と上記平均
パルス信号とが比較され、この比較結果に基づいて、上
記パルス幅の良否を判定される。また上記判定手段にお
いて、所定の遅延時間の規格値と上記平均合成信号とが
比較され、この比較結果に基づいて、上記遅延時間の良
否が判定される。
【００１３】また、本発明のパルス信号検査装置は、入
力信号のパルス幅および遅延時間を設定データに応じて
調節したパルス信号を出力するパルス調節回路による当
該パルス信号を受けて、上記パルス信号のパルス幅、お
よび上記パルス信号の基準信号に対する遅延時間を検査
するパルス信号検査装置であって、上記パルス信号を検
査する場合に、検査データを上記設定データとして上記
パルス調節回路に設定する検査データ設定手段と、上記
パルス信号を検査する場合に、上記基準信号を上記入力
信号として上記パルス調節回路に入力する基準信号入力
手段と、上記パルス信号と上記基準信号とを合成した合
成信号を出力する合成手段と、上記パルス信号および上
記合成信号を受けて、上記パルス信号の平均レベルに応
じた平均パルス信号、および上記合成信号の平均レベル
に応じた平均合成信号を出力する平均化手段と、上記検
査データに応じた所定のパルス幅の規格値と上記平均パ
ルス信号とを比較した結果に基づいて、上記パルス幅の
良否を判定し、上記検査データに応じた所定の遅延時間
の規格値と上記平均合成信号とを比較した結果に基づい
て、上記遅延時間の良否を判定する判定手段とを有して
いる。
力信号のパルス幅および遅延時間を設定データに応じて
調節したパルス信号を出力するパルス調節回路による当
該パルス信号を受けて、上記パルス信号のパルス幅、お
よび上記パルス信号の基準信号に対する遅延時間を検査
するパルス信号検査装置であって、上記パルス信号を検
査する場合に、検査データを上記設定データとして上記
パルス調節回路に設定する検査データ設定手段と、上記
パルス信号を検査する場合に、上記基準信号を上記入力
信号として上記パルス調節回路に入力する基準信号入力
手段と、上記パルス信号と上記基準信号とを合成した合
成信号を出力する合成手段と、上記パルス信号および上
記合成信号を受けて、上記パルス信号の平均レベルに応
じた平均パルス信号、および上記合成信号の平均レベル
に応じた平均合成信号を出力する平均化手段と、上記検
査データに応じた所定のパルス幅の規格値と上記平均パ
ルス信号とを比較した結果に基づいて、上記パルス幅の
良否を判定し、上記検査データに応じた所定の遅延時間
の規格値と上記平均合成信号とを比較した結果に基づい
て、上記遅延時間の良否を判定する判定手段とを有して
いる。
【００１４】上記の構成を有するパルス信号検査装置に
よれば、上記パルス信号を検査する場合に、上記検査デ
ータ設定手段によって上記検査データが上記パルス調節
回路に設定されるとともに、上記基準信号入力手段によ
って上記基準信号が上記パルス調節回路に入力される。
また上記合成手段において、上記パルス信号と上記基準
信号とが合成された上記合成信号が出力され、上記平均
化手段においては、上記パルス信号の平均レベルに応じ
た平均パルス信号、および上記合成信号の平均レベルに
応じた平均合成信号が出力される。そして上記判定手段
において、上記所定のパルス幅の規格値と上記平均パル
ス信号とが比較され、この比較結果に基づいて、上記パ
ルス幅の良否を判定される。また上記判定手段におい
て、上記所定の遅延時間の規格値と上記平均合成信号と
が比較され、この比較結果に基づいて、上記遅延時間の
良否が判定される。
よれば、上記パルス信号を検査する場合に、上記検査デ
ータ設定手段によって上記検査データが上記パルス調節
回路に設定されるとともに、上記基準信号入力手段によ
って上記基準信号が上記パルス調節回路に入力される。
また上記合成手段において、上記パルス信号と上記基準
信号とが合成された上記合成信号が出力され、上記平均
化手段においては、上記パルス信号の平均レベルに応じ
た平均パルス信号、および上記合成信号の平均レベルに
応じた平均合成信号が出力される。そして上記判定手段
において、上記所定のパルス幅の規格値と上記平均パル
ス信号とが比較され、この比較結果に基づいて、上記パ
ルス幅の良否を判定される。また上記判定手段におい
て、上記所定の遅延時間の規格値と上記平均合成信号と
が比較され、この比較結果に基づいて、上記遅延時間の
良否が判定される。
【００１５】
【発明の実施の形態】図１は、本発明に係るパルス信号
検査装置の実施形態を示すブロック図である。図１に示
すパルス信号検査装置は、パルス平均化部２、および検
査部３を有している。また検査対象として、パルス発生
装置１を有している。検査部３は、本発明の判定手段の
一実施形態である。
検査装置の実施形態を示すブロック図である。図１に示
すパルス信号検査装置は、パルス平均化部２、および検
査部３を有している。また検査対象として、パルス発生
装置１を有している。検査部３は、本発明の判定手段の
一実施形態である。
【００１６】パルス発生装置１は、例えばＣＣＤ回路に
供給するためのパルス信号を発生するタイミングジェネ
レータＩＣであり、検査部３からの制御信号Ｓ−ＣＯＮ
Ｔに応じて設定された周波数やパルス幅、位相関係を有
する複数のパルス信号Ｓ−ＯＵＴ１〜パルス信号Ｓ−Ｏ
ＵＴｎ（ｎは所定の自然数を示す）を発生し、これをパ
ルス平均化部２に出力している。また、パルス信号Ｓ−
ＯＵＴ１〜パルス信号Ｓ−ＯＵＴｎの遅延時間の基準と
なる基準パルス信号Ｓ−ＴＤＴ、および検査モードを切
り換えるための検査モード信号Ｓ−ＴＥＳＴをパルス平
均化部２に出力している。
供給するためのパルス信号を発生するタイミングジェネ
レータＩＣであり、検査部３からの制御信号Ｓ−ＣＯＮ
Ｔに応じて設定された周波数やパルス幅、位相関係を有
する複数のパルス信号Ｓ−ＯＵＴ１〜パルス信号Ｓ−Ｏ
ＵＴｎ（ｎは所定の自然数を示す）を発生し、これをパ
ルス平均化部２に出力している。また、パルス信号Ｓ−
ＯＵＴ１〜パルス信号Ｓ−ＯＵＴｎの遅延時間の基準と
なる基準パルス信号Ｓ−ＴＤＴ、および検査モードを切
り換えるための検査モード信号Ｓ−ＴＥＳＴをパルス平
均化部２に出力している。
【００１７】パルス平均化部２は、パルス発生装置１で
発生されたパルス信号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴｎのレ
ベルを平均化するための平均化回路２１をそれぞれのパ
ルス信号に対して有しており、パルス信号の検査時に、
この平均化回路２１において平均化された信号Ｓ−Ａ１
〜信号Ｓ−Ａｎを検査部３へ出力する。
発生されたパルス信号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴｎのレ
ベルを平均化するための平均化回路２１をそれぞれのパ
ルス信号に対して有しており、パルス信号の検査時に、
この平均化回路２１において平均化された信号Ｓ−Ａ１
〜信号Ｓ−Ａｎを検査部３へ出力する。
【００１８】パルス平均化部２においては、パルス発生
装置１から出力される検査モード信号Ｓ−ＴＥＳＴに応
じて、通常モード、パルス幅検査モードおよび遅延時間
検査モードの３つの検査モードが切り換えられる。通常
モードは、パルス信号の検査を行わない通常のモードで
あり、入力されたパルス信号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴ
ｎがそのまま信号Ｓ−Ａ１〜信号Ｓ−Ａｎとして検査部
３に出力される。パルス幅検査モードは、パルス信号の
パルス幅を検査するモードであり、入力されたパルス信
号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴｎのレベルが平均化回路２
１におて平均化され、この平均レベルに応じた信号Ｓ−
Ａ１〜信号Ｓ−Ａｎが検査部３に出力される。遅延時間
検査モードは、パルス信号の基準パルス信号Ｓ−ＴＤＴ
に対する遅延時間を検査するモードであり、入力された
基準パルス信号Ｓ−ＴＤＴとパルス信号Ｓ−ＯＵＴ１〜
Ｓ−ＯＵＴｎとが平均化回路２１において合成され、こ
の合成された信号の平均レベルに応じた信号Ｓ−Ａ１〜
信号Ｓ−Ａｎが検査部３に出力される。
装置１から出力される検査モード信号Ｓ−ＴＥＳＴに応
じて、通常モード、パルス幅検査モードおよび遅延時間
検査モードの３つの検査モードが切り換えられる。通常
モードは、パルス信号の検査を行わない通常のモードで
あり、入力されたパルス信号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴ
ｎがそのまま信号Ｓ−Ａ１〜信号Ｓ−Ａｎとして検査部
３に出力される。パルス幅検査モードは、パルス信号の
パルス幅を検査するモードであり、入力されたパルス信
号Ｓ−ＯＵＴ１〜Ｓ−ＯＵＴｎのレベルが平均化回路２
１におて平均化され、この平均レベルに応じた信号Ｓ−
Ａ１〜信号Ｓ−Ａｎが検査部３に出力される。遅延時間
検査モードは、パルス信号の基準パルス信号Ｓ−ＴＤＴ
に対する遅延時間を検査するモードであり、入力された
基準パルス信号Ｓ−ＴＤＴとパルス信号Ｓ−ＯＵＴ１〜
Ｓ−ＯＵＴｎとが平均化回路２１において合成され、こ
の合成された信号の平均レベルに応じた信号Ｓ−Ａ１〜
信号Ｓ−Ａｎが検査部３に出力される。
【００１９】検査部３は、例えば入力信号の良否を検査
プログラムに基づいて判定するＬＳＩテスター等の検査
装置である。検査プログラムに基づいて生成した制御信
号Ｓ−ＣＯＮＴをパルス発生装置１へ出力するととも
に、パルス平均化部２において平均化された信号Ｓ−Ａ
１〜信号Ｓ−Ａｎを入力し、この入力信号の良否を検査
プログラムに基づいて判定する。なお、図１のパルス信
号検査装置では検査モード信号Ｓ−ＴＥＳＴがパルス発
生装置１において生成されてパルス平均化部２に入力さ
れているが、検査モードの切り換えは検査プログラムに
基づいて行われるので、例えば検査部３においてこの検
査モード信号Ｓ−ＴＥＳＴを生成してパルス平均化部２
に入力させても良い。
プログラムに基づいて判定するＬＳＩテスター等の検査
装置である。検査プログラムに基づいて生成した制御信
号Ｓ−ＣＯＮＴをパルス発生装置１へ出力するととも
に、パルス平均化部２において平均化された信号Ｓ−Ａ
１〜信号Ｓ−Ａｎを入力し、この入力信号の良否を検査
プログラムに基づいて判定する。なお、図１のパルス信
号検査装置では検査モード信号Ｓ−ＴＥＳＴがパルス発
生装置１において生成されてパルス平均化部２に入力さ
れているが、検査モードの切り換えは検査プログラムに
基づいて行われるので、例えば検査部３においてこの検
査モード信号Ｓ−ＴＥＳＴを生成してパルス平均化部２
に入力させても良い。
【００２０】次に、パルス発生装置１の内部においてパ
ルス信号の検査のために設けられている回路について説
明する。図２は、パルス発生装置１におけるパルス信号
の出力部を示す回路図である。図２に示すパルス発生装
置１の出力部は、出力する複数のパルス信号のそれぞれ
に対応して設けられたパルス調節回路１１、セレクタ１
２、セレクタ１３、およびバッファ１５ａと、カウンタ
１４、バッファ１５ｂおよびバッファ１５ｃとを有して
いる。セレクタ１２は、本発明の基準信号入力手段の一
実施形態である。セレクタ１３は、本発明の検査データ
設定手段の一実施形態である。
ルス信号の検査のために設けられている回路について説
明する。図２は、パルス発生装置１におけるパルス信号
の出力部を示す回路図である。図２に示すパルス発生装
置１の出力部は、出力する複数のパルス信号のそれぞれ
に対応して設けられたパルス調節回路１１、セレクタ１
２、セレクタ１３、およびバッファ１５ａと、カウンタ
１４、バッファ１５ｂおよびバッファ１５ｃとを有して
いる。セレクタ１２は、本発明の基準信号入力手段の一
実施形態である。セレクタ１３は、本発明の検査データ
設定手段の一実施形態である。
【００２１】パルス調節回路１１は、セレクタ１２から
入力したパルス信号の立ち上がりエッジおよび立ち下が
りエッジの位相を、セレクタ１３から入力したパルス設
定データに応じて調節してバッファ１５に出力する。立
ち上がりエッジおよび立ち下がりエッジの位相が調節さ
れることにより、パルス信号のパルス幅および遅延時間
がパルス設定データに応じて調節される。
入力したパルス信号の立ち上がりエッジおよび立ち下が
りエッジの位相を、セレクタ１３から入力したパルス設
定データに応じて調節してバッファ１５に出力する。立
ち上がりエッジおよび立ち下がりエッジの位相が調節さ
れることにより、パルス信号のパルス幅および遅延時間
がパルス設定データに応じて調節される。
【００２２】セレクタ１２は、パルス信号Ｓ−ＩＮｋ
（ｋは１〜ｎの何れかの自然数を示す）、および基準パ
ルス信号Ｓ−ＴＤＴを入力し、検査モード信号Ｓ−ＴＥ
ＳＴが指定するモードに応じて何れか一方のパルス信号
を選択して、これをパルス調節回路１１に出力する。通
常モードの場合にはパルス信号Ｓ−ＩＮｋを選択し、検
査モード（パルス幅検査モードおよび時間遅延検査モー
ド）の場合には基準パルス信号Ｓ−ＴＤＴを選択する。
したがって、検査モードにおいては全てのパルス調節回
路１１に同一の基準パルス信号Ｓ−ＴＤＴが入力され
る。なお、パルス信号Ｓ−ＩＮｋは、通常モードにおい
てパルス調節回路１１に入力されるパルス信号であり、
パルス発生装置１の図示しない回路ブロックにおいて、
生成される。また、検査モード信号Ｓ−ＴＥＳＴは、パ
ルス信号の検査モードを設定する信号であり、パルス発
生装置１の図示しない回路ブロックにおいて検査部３の
制御信号Ｓ−ＣＯＮＴに応じて生成される。
（ｋは１〜ｎの何れかの自然数を示す）、および基準パ
ルス信号Ｓ−ＴＤＴを入力し、検査モード信号Ｓ−ＴＥ
ＳＴが指定するモードに応じて何れか一方のパルス信号
を選択して、これをパルス調節回路１１に出力する。通
常モードの場合にはパルス信号Ｓ−ＩＮｋを選択し、検
査モード（パルス幅検査モードおよび時間遅延検査モー
ド）の場合には基準パルス信号Ｓ−ＴＤＴを選択する。
したがって、検査モードにおいては全てのパルス調節回
路１１に同一の基準パルス信号Ｓ−ＴＤＴが入力され
る。なお、パルス信号Ｓ−ＩＮｋは、通常モードにおい
てパルス調節回路１１に入力されるパルス信号であり、
パルス発生装置１の図示しない回路ブロックにおいて、
生成される。また、検査モード信号Ｓ−ＴＥＳＴは、パ
ルス信号の検査モードを設定する信号であり、パルス発
生装置１の図示しない回路ブロックにおいて検査部３の
制御信号Ｓ−ＣＯＮＴに応じて生成される。
【００２３】セレクタ１３は、パルス設定データＳ−Ｄ
ＡＴＡｋ、およびカウンタ１４により生成された検査デ
ータＳ−ＡＤＪを入力し、検査モード信号Ｓ−ＴＥＳＴ
が指定するモードに応じて何れか一方のデータを選択し
て、これをパルス調節回路１１に出力する。通常モード
の場合にはパルス設定データＳ−ＤＡＴＡｋを選択し、
検査モードの場合には検査データＳ−ＡＤＪを選択す
る。したがって、検査モードにおいては全てのパルス調
節回路１１に同一の検査データＳ−ＡＤＪが入力され
る。なお、パルス設定データＳ−ＤＡＴＡｋは、通常モ
ードにおいてパルス調節回路１１の出力パルス信号を調
節するデータであり、パルス発生装置１の図示しない回
路ブロックにおいて生成される。
ＡＴＡｋ、およびカウンタ１４により生成された検査デ
ータＳ−ＡＤＪを入力し、検査モード信号Ｓ−ＴＥＳＴ
が指定するモードに応じて何れか一方のデータを選択し
て、これをパルス調節回路１１に出力する。通常モード
の場合にはパルス設定データＳ−ＤＡＴＡｋを選択し、
検査モードの場合には検査データＳ−ＡＤＪを選択す
る。したがって、検査モードにおいては全てのパルス調
節回路１１に同一の検査データＳ−ＡＤＪが入力され
る。なお、パルス設定データＳ−ＤＡＴＡｋは、通常モ
ードにおいてパルス調節回路１１の出力パルス信号を調
節するデータであり、パルス発生装置１の図示しない回
路ブロックにおいて生成される。
【００２４】カウンタ１４は、シリアルデータＳ−ＴＣ
Ｋの立ち上がりエッジまたは立ち下がりエッジを計数
し、この計数値に応じた検査データＳ−ＡＤＪをセレク
タ１３に出力する。またこの検査データＳ−ＡＤＪの値
は、クリア信号Ｓ−ＴＣＬに応じて初期化される。な
お、シリアルデータＳ−ＴＣＫおよびクリア信号Ｓ−Ｔ
ＣＬは、パルス発生装置１の図示しない回路ブロックに
おいて、制御信号Ｓ−ＣＯＮＴに応じて生成される。
Ｋの立ち上がりエッジまたは立ち下がりエッジを計数
し、この計数値に応じた検査データＳ−ＡＤＪをセレク
タ１３に出力する。またこの検査データＳ−ＡＤＪの値
は、クリア信号Ｓ−ＴＣＬに応じて初期化される。な
お、シリアルデータＳ−ＴＣＫおよびクリア信号Ｓ−Ｔ
ＣＬは、パルス発生装置１の図示しない回路ブロックに
おいて、制御信号Ｓ−ＣＯＮＴに応じて生成される。
【００２５】カウンタ１４によって検査データＳ−ＡＤ
Ｊがシリアル転送されるので、パルス発生装置１内部の
配線数が削減される。検査データＳ−ＡＤＪの転送方法
は他の方法によっても可能であり、例えばクロック信号
に同期させたシフトレジスタによるシリアル転送によっ
て検査データＳ−ＡＤＪを転送させても良い。また配線
数が問題とならない場合にはカウンタ１４を省略して、
検査データＳ−ＡＤＪをパラレルデータのまま直接パル
ス調節回路１１に入力させても良い。
Ｊがシリアル転送されるので、パルス発生装置１内部の
配線数が削減される。検査データＳ−ＡＤＪの転送方法
は他の方法によっても可能であり、例えばクロック信号
に同期させたシフトレジスタによるシリアル転送によっ
て検査データＳ−ＡＤＪを転送させても良い。また配線
数が問題とならない場合にはカウンタ１４を省略して、
検査データＳ−ＡＤＪをパラレルデータのまま直接パル
ス調節回路１１に入力させても良い。
【００２６】バッファ１５ａは、パルス調節回路１１に
よるパルス信号を入力し、これをパルス信号Ｓ−ＯＵＴ
ｋとして出力端子ＯＵＴｋから出力する。バッファ１５
ｂは、パルス発生装置１の図示しない回路ブロックにお
いて検査部３の制御信号Ｓ−ＣＯＮＴに応じて生成され
た検査モード信号Ｓ−ＴＥＳＴを入力し、これを出力端
子ＴＥＳＴから出力する。バッファ１５ｃは、パルス発
生装置１の図示しない回路ブロックにおいて生成された
基準パルス信号Ｓ−ＴＤＴを入力し、これを出力端子Ｔ
ＤＴから出力する。
よるパルス信号を入力し、これをパルス信号Ｓ−ＯＵＴ
ｋとして出力端子ＯＵＴｋから出力する。バッファ１５
ｂは、パルス発生装置１の図示しない回路ブロックにお
いて検査部３の制御信号Ｓ−ＣＯＮＴに応じて生成され
た検査モード信号Ｓ−ＴＥＳＴを入力し、これを出力端
子ＴＥＳＴから出力する。バッファ１５ｃは、パルス発
生装置１の図示しない回路ブロックにおいて生成された
基準パルス信号Ｓ−ＴＤＴを入力し、これを出力端子Ｔ
ＤＴから出力する。
【００２７】図３は、パルス調節回路１１に設定される
検査データＳ−ＡＤＪの例を示す図である。図３の例に
おいて、パルス調節回路１１に設定される検査データＳ
−ＡＤＪのビット数は８ビットであり、下位４ビット
（ビットＳ０〜ビットＳ３）が遅延時間の設定データ、
上位８ビット（ビットＳ４〜ビットＳ７）がパルス幅の
設定データをそれぞれ示している。また図３に示す遅延
時間の値において、符号＋および符号−を付された時間
値は、それぞれ基準パルス信号Ｓ−ＴＤＴに対して設定
される進み時間およびおくれ時間を示している。またパ
ルス幅の値において、下向き矢印とともに表記された時
間値は、パルス信号の立ち下がりエッジに対するパルス
幅の増加値を示しており、上向き矢印とともに表記され
た時間値は、パルス信号の立ち上がりエッジに対するパ
ルス幅の増加値を示している。
検査データＳ−ＡＤＪの例を示す図である。図３の例に
おいて、パルス調節回路１１に設定される検査データＳ
−ＡＤＪのビット数は８ビットであり、下位４ビット
（ビットＳ０〜ビットＳ３）が遅延時間の設定データ、
上位８ビット（ビットＳ４〜ビットＳ７）がパルス幅の
設定データをそれぞれ示している。また図３に示す遅延
時間の値において、符号＋および符号−を付された時間
値は、それぞれ基準パルス信号Ｓ−ＴＤＴに対して設定
される進み時間およびおくれ時間を示している。またパ
ルス幅の値において、下向き矢印とともに表記された時
間値は、パルス信号の立ち下がりエッジに対するパルス
幅の増加値を示しており、上向き矢印とともに表記され
た時間値は、パルス信号の立ち上がりエッジに対するパ
ルス幅の増加値を示している。
【００２８】図３の例に示した検査データＳ−ＤＡＴＡ
をカウンタ１４から出力させる場合には、設定させたい
データ値と等しい数のパルスを、シリアルデータＳ−Ｔ
ＣＫとしてカウンタ１４に入力させれば良い。このシリ
アルデータＳ−ＴＣＫは制御信号Ｓ−ＣＯＮＴに応じて
生成されるので、検査データＳ−ＤＡＴＡは検査部３の
検査プログラムに応じて任意に設定される。
をカウンタ１４から出力させる場合には、設定させたい
データ値と等しい数のパルスを、シリアルデータＳ−Ｔ
ＣＫとしてカウンタ１４に入力させれば良い。このシリ
アルデータＳ−ＴＣＫは制御信号Ｓ−ＣＯＮＴに応じて
生成されるので、検査データＳ−ＤＡＴＡは検査部３の
検査プログラムに応じて任意に設定される。
【００２９】次に、平均化回路２１の内部構成について
説明する。図４は、平均化回路２１の構成を示す回路図
である。図４に示す平均化回路２１は、ローパスフィル
タ２１１、ＯＲ回路２１２、ＡＮＤ回路２１３、切り換
え部２１４を有している。ローパスフィルタ２１１は、
本発明の平均化手段の一実施形態である。ＯＲ回路２１
２は、本発明の合成手段の一実施形態である。
説明する。図４は、平均化回路２１の構成を示す回路図
である。図４に示す平均化回路２１は、ローパスフィル
タ２１１、ＯＲ回路２１２、ＡＮＤ回路２１３、切り換
え部２１４を有している。ローパスフィルタ２１１は、
本発明の平均化手段の一実施形態である。ＯＲ回路２１
２は、本発明の合成手段の一実施形態である。
【００３０】ローパスフィルタ２１１は、切り換え部２
１４のノードＡから入力されるパルス信号Ｓ２１２を所
定の時定数によって平均化した直流の信号Ｓ２１１に変
換し、これを切り換え部２１４のノードＢに出力する。
ローパスフィルタの時定数は、値が大きいほど平均化の
精度を向上させるが、収束までの時間がかかるために測
定速度を遅くしてしまうので、例えばパルス信号の周期
の数倍から数十倍程度の、精度と測定速度がバランスす
る適切な大きさに設定される。また、ローパスフィルタ
の時定数は、例えば受動素子を用いて固定の値を与えて
もよいし、あるいはアクティブ素子を用いて可変できる
ようにしても良い。時定数を可変可能な構成とすること
により、パルス信号検査装置をさまざまな周波数に対応
させることができるので、装置の汎用性を高めることが
できる。
１４のノードＡから入力されるパルス信号Ｓ２１２を所
定の時定数によって平均化した直流の信号Ｓ２１１に変
換し、これを切り換え部２１４のノードＢに出力する。
ローパスフィルタの時定数は、値が大きいほど平均化の
精度を向上させるが、収束までの時間がかかるために測
定速度を遅くしてしまうので、例えばパルス信号の周期
の数倍から数十倍程度の、精度と測定速度がバランスす
る適切な大きさに設定される。また、ローパスフィルタ
の時定数は、例えば受動素子を用いて固定の値を与えて
もよいし、あるいはアクティブ素子を用いて可変できる
ようにしても良い。時定数を可変可能な構成とすること
により、パルス信号検査装置をさまざまな周波数に対応
させることができるので、装置の汎用性を高めることが
できる。
【００３１】ＯＲ回路２１２は、パルス発生回路１のパ
ルス信号Ｓ−ＯＵＴｋとＡＮＤ回路２１３の出力信号Ｓ
２１３との論理和に応じた信号Ｓ２１２を生成し、これ
を切り換え回路２１４のノードＩに出力する。
ルス信号Ｓ−ＯＵＴｋとＡＮＤ回路２１３の出力信号Ｓ
２１３との論理和に応じた信号Ｓ２１２を生成し、これ
を切り換え回路２１４のノードＩに出力する。
【００３２】ＡＮＤ回路２１３は、パルス発生回路１の
基準パルス信号Ｓ−ＴＤＴと検査モード信号Ｓ−ＴＥＳ
Ｔ１との論理積に応じた信号Ｓ２１３を、ＯＲ回路２１
２に出力する。
基準パルス信号Ｓ−ＴＤＴと検査モード信号Ｓ−ＴＥＳ
Ｔ１との論理積に応じた信号Ｓ２１３を、ＯＲ回路２１
２に出力する。
【００３３】切り換え部２１４は、例えば２つの接点を
有するリレー回路であり、検査モード信号Ｓ−ＴＥＳＴ
２に応じて接続状態を切り換える。パルス信号の検査モ
ードにおいては、入力のノードＩをノードＡに接続する
とともに出力のノードＯをノードＢに接続し、通常モー
ドにおいては、入力のノードＩをノードＣに接続すると
ともに出力のノードＯをノードＤに接続する。なお、ノ
ードＣとノードＤは互いに接続されているので、通常モ
ードにおいては、ＯＲ回路２１２の出力信号Ｓ２１２が
そのまま信号Ｓ−Ａｋとして検査部３に出力される。
有するリレー回路であり、検査モード信号Ｓ−ＴＥＳＴ
２に応じて接続状態を切り換える。パルス信号の検査モ
ードにおいては、入力のノードＩをノードＡに接続する
とともに出力のノードＯをノードＢに接続し、通常モー
ドにおいては、入力のノードＩをノードＣに接続すると
ともに出力のノードＯをノードＤに接続する。なお、ノ
ードＣとノードＤは互いに接続されているので、通常モ
ードにおいては、ＯＲ回路２１２の出力信号Ｓ２１２が
そのまま信号Ｓ−Ａｋとして検査部３に出力される。
【００３４】検査モード信号Ｓ−ＴＥＳＴ１および検査
モード信号Ｓ−ＴＥＳＴ２は、パルス発生装置１からパ
ルス平均化部２に入力される検査モード信号Ｓ−ＴＥＳ
Ｔに対応した信号であり、例えば２ビットの検査モード
信号Ｓ−ＴＥＳＴの各１ビットに対応する信号である。
平均化回路２１は、この検査モード信号Ｓ−ＴＥＳＴ１
および検査モード信号Ｓ−ＴＥＳＴ２に応じて、上述し
た通常モード、パルス幅検査モードおよび遅延時間検査
モードの３つのモードに切り換えられる。
モード信号Ｓ−ＴＥＳＴ２は、パルス発生装置１からパ
ルス平均化部２に入力される検査モード信号Ｓ−ＴＥＳ
Ｔに対応した信号であり、例えば２ビットの検査モード
信号Ｓ−ＴＥＳＴの各１ビットに対応する信号である。
平均化回路２１は、この検査モード信号Ｓ−ＴＥＳＴ１
および検査モード信号Ｓ−ＴＥＳＴ２に応じて、上述し
た通常モード、パルス幅検査モードおよび遅延時間検査
モードの３つのモードに切り換えられる。
【００３５】通常モードにおいて、検査モード信号Ｓ−
ＴＥＳＴ１によりＡＮＤ回路２１３に論理値”０”が設
定される。これによりＡＮＤ回路２１３の出力は論理
値”０”となり、パルス信号Ｓ−ＯＵＴｋがそのままＯ
Ｒ回路２１２を通過して、切り換え部２１４のノードＩ
に入力される。また、検査モード信号Ｓ−ＴＥＳＴ２に
よって切り換え部２１４のノードＩとノードＣ、および
ノードＤとノードＯがそれぞれ接続されるので、ノード
Ｉに入力されたパルス信号Ｓ−ＯＵＴｋがそのままノー
ドＯに出力される。すなわち通常モードにおいて、パル
ス信号Ｓ−ＯＵＴｋは平均化回路２１をそのまま通り抜
けて検査部３に出力される。
ＴＥＳＴ１によりＡＮＤ回路２１３に論理値”０”が設
定される。これによりＡＮＤ回路２１３の出力は論理
値”０”となり、パルス信号Ｓ−ＯＵＴｋがそのままＯ
Ｒ回路２１２を通過して、切り換え部２１４のノードＩ
に入力される。また、検査モード信号Ｓ−ＴＥＳＴ２に
よって切り換え部２１４のノードＩとノードＣ、および
ノードＤとノードＯがそれぞれ接続されるので、ノード
Ｉに入力されたパルス信号Ｓ−ＯＵＴｋがそのままノー
ドＯに出力される。すなわち通常モードにおいて、パル
ス信号Ｓ−ＯＵＴｋは平均化回路２１をそのまま通り抜
けて検査部３に出力される。
【００３６】パルス幅検査モードにおいても、検査モー
ド信号Ｓ−ＴＥＳＴ１によりＡＮＤ回路２１３に論理
値”０”が設定され、パルス信号Ｓ−ＯＵＴｋがそのま
まＯＲ回路２１２を通過して、切り換え部２１４のノー
ドＩに入力される。また、検査モード信号Ｓ−ＴＥＳＴ
２によって切り換え部２１４のノードＩとノードＡ、お
よびノードＯとノードＢがそれぞれ接続されるので、ノ
ードＩに入力されたパルス信号Ｓ−ＯＵＴｋはローパス
フィルタ２１１において平均化されてノードＯに出力さ
れる。すなわちパルス幅検査モードにおいて、パルス信
号Ｓ−ＯＵＴｋはローパスフィルタ２１１で平均化され
たのち検査部３に出力される。
ド信号Ｓ−ＴＥＳＴ１によりＡＮＤ回路２１３に論理
値”０”が設定され、パルス信号Ｓ−ＯＵＴｋがそのま
まＯＲ回路２１２を通過して、切り換え部２１４のノー
ドＩに入力される。また、検査モード信号Ｓ−ＴＥＳＴ
２によって切り換え部２１４のノードＩとノードＡ、お
よびノードＯとノードＢがそれぞれ接続されるので、ノ
ードＩに入力されたパルス信号Ｓ−ＯＵＴｋはローパス
フィルタ２１１において平均化されてノードＯに出力さ
れる。すなわちパルス幅検査モードにおいて、パルス信
号Ｓ−ＯＵＴｋはローパスフィルタ２１１で平均化され
たのち検査部３に出力される。
【００３７】時間遅延検査モードにおいては、検査モー
ド信号Ｓ−ＴＥＳＴ１によりＡＮＤ回路２１３に論理
値”１”が設定され、ＡＮＤ回路２１３から基準パルス
信号Ｓ−ＴＤＴが出力される。この基準パルス信号Ｓ−
ＴＤＴとパルス信号Ｓ−ＯＵＴｋとがＯＲ回路２１２に
おいて合成されて、切り換え回路２１４のノードＩに入
力される。また、検査モード信号Ｓ−ＴＥＳＴ２により
切り換え部２１４のノードＩとノードＡ、およびノード
ＯとノードＢがそれぞれ接続されるので、ノードＩに入
力された合成信号Ｓ２１２はローパスフィルタ２１１に
おいて平均化されてノードＯに出力される。すなわち時
間遅延検査モードにおいて、パルス信号Ｓ−ＯＵＴｋは
ＯＲ回路２１２において基準パルス信号Ｓ−ＴＤＴと合
成され、ローパスフィルタ２１１で平均化されたのち検
査部３に出力される。
ド信号Ｓ−ＴＥＳＴ１によりＡＮＤ回路２１３に論理
値”１”が設定され、ＡＮＤ回路２１３から基準パルス
信号Ｓ−ＴＤＴが出力される。この基準パルス信号Ｓ−
ＴＤＴとパルス信号Ｓ−ＯＵＴｋとがＯＲ回路２１２に
おいて合成されて、切り換え回路２１４のノードＩに入
力される。また、検査モード信号Ｓ−ＴＥＳＴ２により
切り換え部２１４のノードＩとノードＡ、およびノード
ＯとノードＢがそれぞれ接続されるので、ノードＩに入
力された合成信号Ｓ２１２はローパスフィルタ２１１に
おいて平均化されてノードＯに出力される。すなわち時
間遅延検査モードにおいて、パルス信号Ｓ−ＯＵＴｋは
ＯＲ回路２１２において基準パルス信号Ｓ−ＴＤＴと合
成され、ローパスフィルタ２１１で平均化されたのち検
査部３に出力される。
【００３８】次に、上述した構成を有するパルス信号検
査装置の動作について説明する。
査装置の動作について説明する。
【００３９】検査部３からの制御信号Ｓ−ＣＯＮＴによ
ってパルス発生装置１の動作モードが通常モードからパ
ルス幅検査モードに変更されると、この制御信号Ｓ−Ｃ
ＯＮＴに応じて生成された検査モード信号Ｓ−ＴＥＳＴ
により、セレクタ１２およびセレクタ１３の出力が切り
換えられる。すなわち、パルス調節回路１１に入力され
るパルス信号は、パルス信号Ｓ−ＩＮｋから基準パルス
信号Ｓ−ＴＤＴに切り換えられ、またセレクタ１３から
出力されるパルス設定データは、パルス設定データＳ−
ＤＡＴＡｎから検査データＳ−ＡＤＪに切り換えられ
る。これにより、全てのパルス調節回路１１には共通の
基準パルス信号Ｓ−ＴＤＴが供給され、これが共通の検
査データＳ−ＡＤＪによりパルス幅および遅延時間を調
節されて、パルス信号Ｓ−ＯＵＴｋとしてパルス平均化
部２の各平均化回路２１に出力される。
ってパルス発生装置１の動作モードが通常モードからパ
ルス幅検査モードに変更されると、この制御信号Ｓ−Ｃ
ＯＮＴに応じて生成された検査モード信号Ｓ−ＴＥＳＴ
により、セレクタ１２およびセレクタ１３の出力が切り
換えられる。すなわち、パルス調節回路１１に入力され
るパルス信号は、パルス信号Ｓ−ＩＮｋから基準パルス
信号Ｓ−ＴＤＴに切り換えられ、またセレクタ１３から
出力されるパルス設定データは、パルス設定データＳ−
ＤＡＴＡｎから検査データＳ−ＡＤＪに切り換えられ
る。これにより、全てのパルス調節回路１１には共通の
基準パルス信号Ｓ−ＴＤＴが供給され、これが共通の検
査データＳ−ＡＤＪによりパルス幅および遅延時間を調
節されて、パルス信号Ｓ−ＯＵＴｋとしてパルス平均化
部２の各平均化回路２１に出力される。
【００４０】平均化回路２１においては、パルス発生装
置１から出力される検査モード信号Ｓ−ＴＥＳＴによっ
てパルス信号Ｓ−ＯＵＴｋがそのままＯＲ回路２１２を
通過し、ローパスフィルタ２１１において平均化され
て、検査部３に出力される。
置１から出力される検査モード信号Ｓ−ＴＥＳＴによっ
てパルス信号Ｓ−ＯＵＴｋがそのままＯＲ回路２１２を
通過し、ローパスフィルタ２１１において平均化され
て、検査部３に出力される。
【００４１】検査部３においては、この平均レベルが例
えばデジタル値に変換されて所定の上限値や下限値など
と比較されることにより、各パルス信号のパルス幅が規
格を満たしているか否かが判定される。
えばデジタル値に変換されて所定の上限値や下限値など
と比較されることにより、各パルス信号のパルス幅が規
格を満たしているか否かが判定される。
【００４２】検査部３によるパルス信号の規格判定を、
パルス調節回路１１に設定される複数のパルス幅につい
て行い、この結果に応じて総合の良否判定を行わせても
よい。例えば図３に示したパルス設定データにおいて、
立ち下がりエッジの位相調節により可変される全てのパ
ルス幅のパターンについて判定が行われる場合には、ま
ずクリア信号Ｓ−ＴＣＬによってカウンタ１４が初期化
されたあと、検査データＳ−ＡＤＪの上位４ビット（Ｓ
４，Ｓ５，Ｓ６，Ｓ７）が（０，０，０，０）から
（１，１，１，０）まで７通りに順次設定され、各検査
データにおけるパルス信号の平均レベルが検査部３にお
いて判定される。そして、例えば１つでも規格外のパル
ス信号があった場合には、そのパルス発生装置１が不良
品と判定される。
パルス調節回路１１に設定される複数のパルス幅につい
て行い、この結果に応じて総合の良否判定を行わせても
よい。例えば図３に示したパルス設定データにおいて、
立ち下がりエッジの位相調節により可変される全てのパ
ルス幅のパターンについて判定が行われる場合には、ま
ずクリア信号Ｓ−ＴＣＬによってカウンタ１４が初期化
されたあと、検査データＳ−ＡＤＪの上位４ビット（Ｓ
４，Ｓ５，Ｓ６，Ｓ７）が（０，０，０，０）から
（１，１，１，０）まで７通りに順次設定され、各検査
データにおけるパルス信号の平均レベルが検査部３にお
いて判定される。そして、例えば１つでも規格外のパル
ス信号があった場合には、そのパルス発生装置１が不良
品と判定される。
【００４３】図５は、パルス幅検査モードにおいてパル
ス平均化部２から検査部３に入力される信号Ｓ−Ａｋの
例を示す図である。図５において、左側上段の波形はパ
ルス発生装置１から出力されるパルス信号Ｓ−ＯＵＴｋ
を示し、右側上段の波形は、このパルス信号Ｓ−ＯＵＴ
ｋがパルス平均化部２において平均化された信号Ｓ−Ａ
ｋを示している。同様に、左側下段の波形はパルス発生
装置１から出力されるパルス信号Ｓ−ＯＵＴｋを示し、
右側下段の波形は、このパルス信号Ｓ−ＯＵＴｋがパル
ス平均化部２において平均化された信号Ｓ−Ａｋを示し
ている。また図５の例において、パルス信号Ｓ−ＯＵＴ
ｋの周期はいずれも１００ｎｓであり、信号レベルはロ
ーレベルが０Ｖ、ハイレベルが３Ｖである。
ス平均化部２から検査部３に入力される信号Ｓ−Ａｋの
例を示す図である。図５において、左側上段の波形はパ
ルス発生装置１から出力されるパルス信号Ｓ−ＯＵＴｋ
を示し、右側上段の波形は、このパルス信号Ｓ−ＯＵＴ
ｋがパルス平均化部２において平均化された信号Ｓ−Ａ
ｋを示している。同様に、左側下段の波形はパルス発生
装置１から出力されるパルス信号Ｓ−ＯＵＴｋを示し、
右側下段の波形は、このパルス信号Ｓ−ＯＵＴｋがパル
ス平均化部２において平均化された信号Ｓ−Ａｋを示し
ている。また図５の例において、パルス信号Ｓ−ＯＵＴ
ｋの周期はいずれも１００ｎｓであり、信号レベルはロ
ーレベルが０Ｖ、ハイレベルが３Ｖである。
【００４４】図５に示すように、左側下段のパルス信号
は、左側上段のパルス信号に比べて立ち下がりエッジの
パルス幅が５ｎｓだけ広くなっている。これに応じて、
パルス平均化部２から出力される直流電圧値も、右側上
段の電圧値１．５Ｖから電圧値１．６５Ｖに上昇してい
る。このように、パルス平均化部２の出力からは、パル
ス信号のパルス幅に比例した平均レベルが得られる。
は、左側上段のパルス信号に比べて立ち下がりエッジの
パルス幅が５ｎｓだけ広くなっている。これに応じて、
パルス平均化部２から出力される直流電圧値も、右側上
段の電圧値１．５Ｖから電圧値１．６５Ｖに上昇してい
る。このように、パルス平均化部２の出力からは、パル
ス信号のパルス幅に比例した平均レベルが得られる。
【００４５】図６は、図５に示すパルス信号の立ち下が
りエッジにおけるパルス幅を１ｎｓずつ変化させた場合
の、平均レベルの理想値を示す図である。図６におい
て、縦軸はパルス信号の平均レベルを、横軸はパルス幅
の増加値をそれぞれ示している。
りエッジにおけるパルス幅を１ｎｓずつ変化させた場合
の、平均レベルの理想値を示す図である。図６におい
て、縦軸はパルス信号の平均レベルを、横軸はパルス幅
の増加値をそれぞれ示している。
【００４６】図６に示すように、パルス幅を１ｎｓづつ
増やしていくことによって、パルス信号の平均レベルは
３０ｍＶづつ上昇していく。パルス幅が１ｎｓ増加する
ことによるパルス信号の平均レベルの上昇量は、ローレ
ベルの電圧を０Ｖとした場合、〔（パルス信号のハイレ
ベル電圧値）／（パルス信号の周期）〕となるので、検
査部３において規格の判定を行う場合の上限値や下限値
に余裕を持たせたい場合には、例えばパルス信号のハイ
レベル電圧値が大きくなるようにＩＣの電源電圧を調節
したり、あるいはパルス信号の周期が小さくなるように
パルス発生装置１を設定することによって、１ｎｓあた
りの平均レベルの上昇量を大きくすれば良い。
増やしていくことによって、パルス信号の平均レベルは
３０ｍＶづつ上昇していく。パルス幅が１ｎｓ増加する
ことによるパルス信号の平均レベルの上昇量は、ローレ
ベルの電圧を０Ｖとした場合、〔（パルス信号のハイレ
ベル電圧値）／（パルス信号の周期）〕となるので、検
査部３において規格の判定を行う場合の上限値や下限値
に余裕を持たせたい場合には、例えばパルス信号のハイ
レベル電圧値が大きくなるようにＩＣの電源電圧を調節
したり、あるいはパルス信号の周期が小さくなるように
パルス発生装置１を設定することによって、１ｎｓあた
りの平均レベルの上昇量を大きくすれば良い。
【００４７】また、遅延時間検査モードにおいても、パ
ルス幅検査モードと同様にセレクタ１２およびセレクタ
１３の出力が切り換えらる。そして、全てのパルス調節
回路１１には共通の基準パルス信号Ｓ−ＴＤＴが供給さ
れ、これが共通の検査データＳ−ＡＤＪによりパルス幅
および遅延時間を調節されて、パルス信号Ｓ−ＯＵＴｋ
としてパルス平均化部２の各平均化回路２１に出力され
る。平均化回路２１においては、パルス発生装置１から
出力される検査モード信号Ｓ−ＴＥＳＴによってパルス
信号Ｓ−ＯＵＴｋと基準パルス信号Ｓ−ＴＤＴの合成信
号がローパスフィルタ２１１において平均化されて、検
査部３に出力される。検査部３においては、この平均レ
ベルが例えばデジタル値に変換されて所定の上限値や下
限値などと比較されることにより、各パルス信号のパル
ス幅が規格を満たしているか否かが判定される。
ルス幅検査モードと同様にセレクタ１２およびセレクタ
１３の出力が切り換えらる。そして、全てのパルス調節
回路１１には共通の基準パルス信号Ｓ−ＴＤＴが供給さ
れ、これが共通の検査データＳ−ＡＤＪによりパルス幅
および遅延時間を調節されて、パルス信号Ｓ−ＯＵＴｋ
としてパルス平均化部２の各平均化回路２１に出力され
る。平均化回路２１においては、パルス発生装置１から
出力される検査モード信号Ｓ−ＴＥＳＴによってパルス
信号Ｓ−ＯＵＴｋと基準パルス信号Ｓ−ＴＤＴの合成信
号がローパスフィルタ２１１において平均化されて、検
査部３に出力される。検査部３においては、この平均レ
ベルが例えばデジタル値に変換されて所定の上限値や下
限値などと比較されることにより、各パルス信号のパル
ス幅が規格を満たしているか否かが判定される。
【００４８】図７は、遅延時間検査モードにおけるパル
ス発生装置１の出力パルス信号と基準パルス信号との合
成信号を説明するためのタイミングチャートである。図
７のタイミングチャートは、基準パルス信号Ｓ−ＴＤ
Ｔ、パルス信号Ｓ−ＯＵＴ１、パルス信号Ｓ−ＯＵＴ
２、基準パルス信号Ｓ−ＴＤＴとパルス信号Ｓ−ＯＵＴ
１の合成信号Ｓ−ＯＲ１、および基準パルス信号Ｓ−Ｔ
ＤＴとパルス信号Ｓ−ＯＵＴ２との合成信号Ｓ−ＯＲ２
の波形を示している。
ス発生装置１の出力パルス信号と基準パルス信号との合
成信号を説明するためのタイミングチャートである。図
７のタイミングチャートは、基準パルス信号Ｓ−ＴＤ
Ｔ、パルス信号Ｓ−ＯＵＴ１、パルス信号Ｓ−ＯＵＴ
２、基準パルス信号Ｓ−ＴＤＴとパルス信号Ｓ−ＯＵＴ
１の合成信号Ｓ−ＯＲ１、および基準パルス信号Ｓ−Ｔ
ＤＴとパルス信号Ｓ−ＯＵＴ２との合成信号Ｓ−ＯＲ２
の波形を示している。
【００４９】図７に示すように、基準パルス信号Ｓ−Ｔ
ＤＴに対する遅延時間は合成信号のパルス幅に比例して
おり、パルス信号Ｓ−ＯＵＴ２の遅延時間がパルス信号
Ｓ−ＯＵＴ１より大きい場合には、合成信号Ｓ−ＯＲ２
のパルス幅ｔｗ１が合成信号Ｓ−ＯＲ１のパルス幅ｔｗ
２より大きくなる。このようにして、パルス信号の遅延
時間が合成信号のパルス幅に変換され、さらにこのパル
ス幅がローパスフィルタ２１１において平均レベルに変
換されて検査部３に出力される。すなわち、パルス信号
の遅延時間が合成信号の平均レベルに変換され、パルス
幅検査モードと同様に、この平均レベルに応じて遅延時
間の良否が判定される。
ＤＴに対する遅延時間は合成信号のパルス幅に比例して
おり、パルス信号Ｓ−ＯＵＴ２の遅延時間がパルス信号
Ｓ−ＯＵＴ１より大きい場合には、合成信号Ｓ−ＯＲ２
のパルス幅ｔｗ１が合成信号Ｓ−ＯＲ１のパルス幅ｔｗ
２より大きくなる。このようにして、パルス信号の遅延
時間が合成信号のパルス幅に変換され、さらにこのパル
ス幅がローパスフィルタ２１１において平均レベルに変
換されて検査部３に出力される。すなわち、パルス信号
の遅延時間が合成信号の平均レベルに変換され、パルス
幅検査モードと同様に、この平均レベルに応じて遅延時
間の良否が判定される。
【００５０】以上説明したように、本発明のパルス信号
検査装置によれば、パルス信号の検査モードにおいて、
検査データＳ−ＡＤＪがパルス設定データとしてパルス
調節回路１１に設定され、基準パルス信号Ｓ−ＴＤＴが
入力パルス信号としてパルス調節回路１１に入力され
る。また、パルス幅検査モードにおいて、パルス調節回
路１１からのパルス信号がローパスフィルタ２１１にお
いて平均化されて検査部３に入力される。この平均化さ
れたパルス信号のレベルが検査データに応じた所定の規
格値と比較された結果に基づいて、パルス幅の良否が判
定される。また、遅延時間検査モードにおいて、パルス
調節回路１１からのパルス信号と基準パルス信号Ｓ−Ｔ
ＤＴとが合成され、この合成信号がローパスフィルタ２
１１において平均化されて検査部３に入力される。この
平均化されたパルス信号のレベルが検査データに応じた
所定の規格値と比較された結果に基づいて、遅延時間の
良否が判定される。したがって、パルス信号のエッジを
直接検出してパルス幅や遅延時間を測定する検査方法に
比べ、直流信号を測定する本発明の検査方法のほうが高
い精度が得られやすい。また、パルス信号のエッジを検
出する検査方法のように、測定精度を向上させるために
サンプリング数を増大させることがないので、検査時間
を短縮させることができる。さらに、直流信号を測定す
る検査方法のため、例えばＬＳＩテスターなどを利用し
た複数の直流信号の同時測定が比較的容易に行えるの
で、検査時間の更なる高速化が可能になる。これによ
り、高い精度で高速に不良品の選別検査ができるので、
製品の不良率を低減させることができる。
検査装置によれば、パルス信号の検査モードにおいて、
検査データＳ−ＡＤＪがパルス設定データとしてパルス
調節回路１１に設定され、基準パルス信号Ｓ−ＴＤＴが
入力パルス信号としてパルス調節回路１１に入力され
る。また、パルス幅検査モードにおいて、パルス調節回
路１１からのパルス信号がローパスフィルタ２１１にお
いて平均化されて検査部３に入力される。この平均化さ
れたパルス信号のレベルが検査データに応じた所定の規
格値と比較された結果に基づいて、パルス幅の良否が判
定される。また、遅延時間検査モードにおいて、パルス
調節回路１１からのパルス信号と基準パルス信号Ｓ−Ｔ
ＤＴとが合成され、この合成信号がローパスフィルタ２
１１において平均化されて検査部３に入力される。この
平均化されたパルス信号のレベルが検査データに応じた
所定の規格値と比較された結果に基づいて、遅延時間の
良否が判定される。したがって、パルス信号のエッジを
直接検出してパルス幅や遅延時間を測定する検査方法に
比べ、直流信号を測定する本発明の検査方法のほうが高
い精度が得られやすい。また、パルス信号のエッジを検
出する検査方法のように、測定精度を向上させるために
サンプリング数を増大させることがないので、検査時間
を短縮させることができる。さらに、直流信号を測定す
る検査方法のため、例えばＬＳＩテスターなどを利用し
た複数の直流信号の同時測定が比較的容易に行えるの
で、検査時間の更なる高速化が可能になる。これによ
り、高い精度で高速に不良品の選別検査ができるので、
製品の不良率を低減させることができる。
【００５１】また、出力の仕様が異なるＩＣであって
も、同じパルス調節回路をパルス信号の出力部に設ける
ことにより同じパルス信号検査装置を利用して検査が行
えるので、検査装置としての汎用性が高い。また、セレ
クタ１２は通常モードにおけるパルス信号の伝搬経路上
にあるため通常モードのパルス信号に絶対遅延時間を与
えるが、セレクタ１２をパルス調節回路１１と同一のＩ
Ｃチップ上に形成させることにより、その大きさは例え
ば１〜２ｎｓ程度の小さな値となるので、これによるパ
ルス発生装置の実動作への影響は殆ど無い。
も、同じパルス調節回路をパルス信号の出力部に設ける
ことにより同じパルス信号検査装置を利用して検査が行
えるので、検査装置としての汎用性が高い。また、セレ
クタ１２は通常モードにおけるパルス信号の伝搬経路上
にあるため通常モードのパルス信号に絶対遅延時間を与
えるが、セレクタ１２をパルス調節回路１１と同一のＩ
Ｃチップ上に形成させることにより、その大きさは例え
ば１〜２ｎｓ程度の小さな値となるので、これによるパ
ルス発生装置の実動作への影響は殆ど無い。
【００５２】
【発明の効果】本発明によれば、パルス信号のパルス幅
や遅延時間を高い精度で高速に検査できる。これによ
り、製品の不良率を低減させることができる。
や遅延時間を高い精度で高速に検査できる。これによ
り、製品の不良率を低減させることができる。
【図１】本発明に係るパルス信号検査装置の実施形態を
示すブロック図である。
示すブロック図である。
【図２】パルス発生装置１におけるパルス信号の出力部
を示す回路図である。
を示す回路図である。
【図３】パルス調節回路１１に設定される検査データの
例を示す図である。
例を示す図である。
【図４】平均化回路２１の構成を示す回路図である。
【図５】パルス幅検査モードにおいて、パルス平均化部
２から検査部３に入力される信号の例を示す図である。
２から検査部３に入力される信号の例を示す図である。
【図６】図５に示すパルス信号の立ち下がりエッジにお
けるパルス幅を１ｎｓずつ変化させた場合の、平均レベ
ルの理想値を示す図である。
けるパルス幅を１ｎｓずつ変化させた場合の、平均レベ
ルの理想値を示す図である。
【図７】遅延時間検査モードにおけるパルス発生装置１
の出力パルス信号と基準パルス信号との合成信号を説明
するためのタイミングチャートである。
の出力パルス信号と基準パルス信号との合成信号を説明
するためのタイミングチャートである。
１…パルス発生装置、２…パルス平均化部、３…検査
部、１１…パルス調節回路、１２…セレクタ、１３…セ
レクタ、１４…カウンタ、１５ａ…バッファ、１５ｂ…
バッファ、１５ｃ…バッファ、２１１…ローパスフィル
タ、２１２…ＯＲ回路、２１３…ＡＮＤ回路、２１４…
切り換え部２１４。
部、１１…パルス調節回路、１２…セレクタ、１３…セ
レクタ、１４…カウンタ、１５ａ…バッファ、１５ｂ…
バッファ、１５ｃ…バッファ、２１１…ローパスフィル
タ、２１２…ＯＲ回路、２１３…ＡＮＤ回路、２１４…
切り換え部２１４。
Claims (7)
- 【請求項１】 パルス信号のパルス幅を検査するパルス
信号検査装置であって、 上記パルス信号の平均レベルに応じた平均パルス信号を
出力する平均化手段と、 所定の規格値と上記平均パルス信号とを比較した結果に
基づいて、上記パルス幅の良否を判定する判定手段とを
有するパルス信号検査装置。 - 【請求項２】 入力信号のパルス幅を設定データに応じ
て調節した上記パルス信号を出力するパルス調節回路か
らの当該パルス信号を検査する場合に、検査データを上
記設定データとして上記パルス調節回路に設定する検査
データ設定手段と、 上記パルス信号を検査する場合に、上記基準信号を上記
入力信号として上記パルス調節回路に入力する基準信号
入力手段とを有し、 上記判定手段は、上記検査データに応じた所定の規格値
と上記平均パルス信号とを比較した結果に基づいて、上
記パルス幅の良否を判定する、 請求項１に記載のパルス信号検査装置。 - 【請求項３】 パルス信号の基準信号に対する遅延時間
を検査するパルス信号検査装置であって、 上記パルス信号と上記基準信号とを合成した合成信号を
出力する合成手段と、 上記合成信号の平均レベルに応じた平均合成信号を出力
する平均化手段と、 所定の規格値と上記平均合成信号とを比較した結果に基
づいて、上記遅延時間の良否を判定する判定手段とを有
するパルス信号検査装置。 - 【請求項４】 入力信号の遅延時間を設定データに応じ
て調節した上記パルス信号を出力するパルス調節回路か
らの当該パルス信号を検査する場合に、検査データを上
記設定データとして上記パルス調節回路に設定する検査
データ設定手段と、 上記パルス信号を検査する場合に、上記基準信号を上記
入力信号として上記パルス調節回路に入力する基準信号
入力手段とを有し、 上記判定手段は、上記検査データに応じた所定の規格値
と上記平均パルス信号とを比較した結果に基づいて、上
記遅延時間の良否を判定する、 請求項３に記載のパルス信号検査装置。 - 【請求項５】 パルス信号のパルス幅、および上記パル
ス信号の基準信号に対する遅延時間を検査するパルス信
号検査装置であって、 上記パルス信号と上記基準信号とを合成した合成信号を
出力する合成手段と、 上記パルス信号および上記合成信号を受けて、上記パル
ス信号の平均レベルに応じた平均パルス信号、および上
記合成信号の平均レベルに応じた平均合成信号を出力す
る平均化手段と、 所定のパルス幅の規格値と上記平均パルス信号とを比較
した結果に基づいて、上記パルス幅の良否を判定し、所
定の遅延時間の規格値と上記平均合成信号とを比較した
結果に基づいて、上記遅延時間の良否を判定する判定手
段とを有するパルス信号検査装置。 - 【請求項６】 入力信号のパルス幅および遅延時間を設
定データに応じて調節したパルス信号を出力するパルス
調節回路による当該パルス信号を受けて、上記パルス信
号のパルス幅、および上記パルス信号の基準信号に対す
る遅延時間を検査するパルス信号検査装置であって、 上記パルス信号を検査する場合に、検査データを上記設
定データとして上記パルス調節回路に設定する検査デー
タ設定手段と、 上記パルス信号を検査する場合に、上記基準信号を上記
入力信号として上記パルス調節回路に入力する基準信号
入力手段と、 上記パルス信号と上記基準信号とを合成した合成信号を
出力する合成手段と、 上記パルス信号および上記合成信号を受けて、上記パル
ス信号の平均レベルに応じた平均パルス信号、および上
記合成信号の平均レベルに応じた平均合成信号を出力す
る平均化手段と、 上記検査データに応じた所定のパルス幅の規格値と上記
平均パルス信号とを比較した結果に基づいて、上記パル
ス幅の良否を判定し、上記検査データに応じた所定の遅
延時間の規格値と上記平均合成信号とを比較した結果に
基づいて、上記遅延時間の良否を判定する判定手段とを
有するパルス信号検査装置。 - 【請求項７】 上記基準信号入力手段は、上記パルス調
節回路と同一ＩＣチップ上に形成されている請求項６に
記載のパルス信号検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252296A JP2002062322A (ja) | 2000-08-23 | 2000-08-23 | パルス信号検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252296A JP2002062322A (ja) | 2000-08-23 | 2000-08-23 | パルス信号検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002062322A true JP2002062322A (ja) | 2002-02-28 |
Family
ID=18741558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252296A Pending JP2002062322A (ja) | 2000-08-23 | 2000-08-23 | パルス信号検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002062322A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113484617A (zh) * | 2021-09-07 | 2021-10-08 | 湖北方圆环保科技有限公司 | 一种脉冲幅度获取装置及脉冲幅度获取方法 |
-
2000
- 2000-08-23 JP JP2000252296A patent/JP2002062322A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113484617A (zh) * | 2021-09-07 | 2021-10-08 | 湖北方圆环保科技有限公司 | 一种脉冲幅度获取装置及脉冲幅度获取方法 |
| CN113484617B (zh) * | 2021-09-07 | 2021-11-23 | 湖北方圆环保科技有限公司 | 一种脉冲幅度获取装置及脉冲幅度获取方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100997086B1 (ko) | 지터측정장치 및 시험장치 | |
| KR101085564B1 (ko) | 시험 장치 및 시험 방법 | |
| KR20070001264A (ko) | 시험 장치, 위상 조정 방법, 및 메모리 제어기 | |
| US7296195B2 (en) | Bit synchronization for high-speed serial device testing | |
| US7248066B2 (en) | On-chip analysis and computation of transition behavior of embedded nets in integrated circuits | |
| JPH1010179A (ja) | 遅延素子試験装置および試験機能を有する集積回路 | |
| US7080302B2 (en) | Semiconductor device and test system therefor | |
| US6215345B1 (en) | Semiconductor device for setting delay time | |
| KR100356725B1 (ko) | 반도체 시험 장치 | |
| JP2002062322A (ja) | パルス信号検査装置 | |
| JPH06324118A (ja) | 半導体集積回路の試験装置 | |
| JP2003344507A (ja) | 半導体装置の試験方法及び試験装置 | |
| WO2006035647A1 (ja) | 波形整形回路及びこの波形整形回路を備えた半導体試験装置 | |
| JPH102937A (ja) | Ｉｃ試験装置 | |
| JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
| JP2002350502A (ja) | 半導体試験装置 | |
| US5191281A (en) | IC tester capable of changing strobe position in accordance with a predetermined reference signal | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JP2002125249A (ja) | 信号検査装置および信号検査方法 | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS6122500A (ja) | Ｉｃ試験装置 | |
| JP2005030977A (ja) | 位相差測定装置、位相差測定方法および試験装置 | |
| JP2885126B2 (ja) | 入力試験回路 | |
| JPH0593756A (ja) | 半導体テスト装置 |