JP2002111761A - Receiving device and receiving method - Google Patents

Abstract

PROBLEM TO BE SOLVED: To estimate a C/N ratio at high speed with simple constitution. SOLUTION: In the receiving device of BS digital broadcast, transmission data obtained by digitally and quadrature modulating the carrier signal of a prescribed frequency is received. A phase error between the symbol phase of received transmission data and an original symbol phase is detected and the phase synchronous processing of the carrier of reception data is performed based on the detected phase error. A following operation is performed based on the phase error Δθ detected at the time of the phase synchronous processing and the C/N ratio is estimated. C/N ratio=σ2=Σ(Δθ)2/N.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、デジタル直交変調
された伝送信号を受信する受信装置及び受信方法に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving apparatus and a receiving method for receiving a digital orthogonally modulated transmission signal.

【０００２】[0002]

【従来の技術】ＢＰＳＫ、ＱＰＳＫ、８ＰＳＫといった
位相変調方式のデジタル直交変調を用いる放送メディア
として、ＢＳデジタル放送やＣＳデジタル放送等が知ら
れている。2. Description of the Related Art BS digital broadcasting, CS digital broadcasting and the like are known as broadcasting media using digital quadrature modulation of a phase modulation system such as BPSK, QPSK, and 8PSK.

【０００３】ＢＳデジタル放送やＣＳデジタル放送を受
信する場合、パラボラアンテナ等のアンテナを設置する
必要がある。このアンテナは、放送衛星や通信衛星から
送信された電波を受信するため、その向きを放送衛星や
通信衛星の方向に正確に合わせなければならない。When receiving BS digital broadcasting or CS digital broadcasting, it is necessary to install an antenna such as a parabolic antenna. Since this antenna receives a radio wave transmitted from a broadcasting satellite or a communication satellite, its direction must be accurately adjusted to the direction of the broadcasting satellite or the communication satellite.

【０００４】アンテナの向きを衛星の方向に正確に合わ
せる方法として、受信信号のＣ／Ｎ比（Carrier to Noi
se Ratio）を参照しながら、その向きを調整するといっ
た方法がある。すなわち、アンテナの向きを変化させな
がら各方向でのＣ／Ｎ比を算出し、最もＣ／Ｎ比が高い
方向にアンテナを固定するといった方法である。As a method of accurately adjusting the direction of the antenna to the direction of the satellite, the C / N ratio (Carrier to Noi
There is a method in which the direction is adjusted while referring to (se Ratio). That is, the C / N ratio in each direction is calculated while changing the direction of the antenna, and the antenna is fixed in the direction having the highest C / N ratio.

【０００５】[0005]

【発明が解決しようとする課題】ところで、Ｃ／Ｎ比
は、（搬送波電力）／（雑音電力）で表される。そのた
め、このＣ／Ｎ比は、以下に示すような雑音の分散σ²
により推定することができる。 σ²＝［Σ｛（Ｉ_R−Ｉ₀）²＋（Ｑ_R−Ｑ₀）²｝］／Ｎ （Ｉ_R ，Ｑ_R）：受信信号の信号点 （Ｉ₀ ，Ｑ₀）：受信信号の本来の信号点 Ｎ：サンプル数。The C / N ratio is represented by (carrier power) / (noise power). Therefore, this C / N ratio is determined by the noise variance σ ² as shown below.
Can be estimated by ^{σ 2 = [Σ {(I} R -I 0) 2 + (Q R -Q 0) 2}] / N (I R, Q R): the signal point of the received signal (I _0, Q _0): the received signal N: the number of samples.

【０００６】しかしながら、このような演算を実際の受
信装置で行おうとすると、演算が複雑なため回路規模が
大きくなってしまう。However, if such an operation is to be performed by an actual receiving apparatus, the operation is complicated and the circuit scale is increased.

【０００７】また、ビット誤り率とＣ／Ｎ比との間の相
関関係を利用して、ビット誤り率によってＣ／Ｎ比を推
定するという方法もある。There is also a method of estimating the C / N ratio based on the bit error rate by utilizing the correlation between the bit error rate and the C / N ratio.

【０００８】しかしながら、ビット誤り率は、誤り訂正
を行った後にしか得ることができないため、このビット
誤り率に基づき高精度にＣ／Ｎ比を推定するには、長時
間にわたりビット誤り率を測定が必要となり、応答速度
が遅くなってしまう。However, since the bit error rate can only be obtained after error correction, it is necessary to measure the bit error rate over a long period of time to estimate the C / N ratio with high accuracy based on the bit error rate. Is required, and the response speed is reduced.

【０００９】本発明は、Ｃ／Ｎ比の推定値を、簡易な構
成で高速に測定することができる受信装置及び受信方法
を提供することを目的とする。An object of the present invention is to provide a receiving apparatus and a receiving method capable of measuring an estimated value of a C / N ratio at a high speed with a simple configuration.

【００１０】[0010]

【課題を解決するための手段】本発明にかかる受信装置
は、所定の周波数の搬送波信号に対してデジタル直交変
調された伝送データを受信する受信装置であって、受信
した伝送データのシンボル位相と、本来のシンボル位相
との位相誤差を検出し、検出した位相誤差に基づき、上
記受信データの搬送波の位相同期処理を行う搬送波位相
同期手段と、位相同期処理時に検出した位相誤差に基づ
き、Ｃ／Ｎ比を推定するＣ／Ｎ比推定手段とを備えるこ
とを特徴とする。SUMMARY OF THE INVENTION A receiving apparatus according to the present invention is a receiving apparatus for receiving transmission data obtained by digitally orthogonally modulating a carrier signal having a predetermined frequency. A carrier phase synchronizing means for detecting a phase error with respect to the original symbol phase and performing phase synchronization processing of the carrier of the received data based on the detected phase error; and C / C based on the phase error detected during the phase synchronization processing. C / N ratio estimating means for estimating the N ratio.

【００１１】本発明にかかる受信装置では、搬送波の位
相同期処理の際に検出する位相誤差を用いて、Ｃ／Ｎ比
を推定する。[0011] In the receiving apparatus according to the present invention, the C / N ratio is estimated using the phase error detected during the phase synchronization processing of the carrier.

【００１２】本発明にかかる受信方法は、所定の周波数
の搬送波信号に対してデジタル直交変調された伝送デー
タを受信する受信方法であって、受信した伝送データの
シンボル位相と、本来のシンボル位相との位相誤差を検
出し、検出した位相誤差に基づき、上記受信データの搬
送波の位相同期処理を行い、位相同期処理時に検出した
位相誤差に基づき、Ｃ／Ｎ比を推定することを特徴とす
る。A receiving method according to the present invention is a receiving method for receiving transmission data digitally modulated with respect to a carrier signal of a predetermined frequency, wherein a symbol phase of the received transmission data and an original symbol phase are compared with each other. And performing a phase synchronization process on the carrier of the received data based on the detected phase error, and estimating a C / N ratio based on the phase error detected during the phase synchronization process.

【００１３】本発明にかかる受信方法では、搬送波の位
相同期処理の際に検出する位相誤差を用いて、Ｃ／Ｎ比
を推定する。In the receiving method according to the present invention, the C / N ratio is estimated using the phase error detected during the phase synchronization processing of the carrier.

【００１４】[0014]

【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したＢＳデジタル放送の受信装置につ
いて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a BS digital broadcast receiving apparatus to which the present invention is applied will be described as an embodiment of the present invention.

【００１５】（全体構成）図１に、ＢＳデジタル放送の
受信装置のブロック図を示し、このＢＳデジタル放送の
受信装置について説明を行う。(Overall Configuration) FIG. 1 is a block diagram of a BS digital broadcast receiving apparatus, and the BS digital broadcast receiving apparatus will be described.

【００１６】受信装置１００は、復調部１０１と、第１
のデマルチプレクサ１０２と、内符号復号部１０３と、
第２のデマルチプレクサ１０４と、デインタリーバ１０
５と、主信号逆エネルギー拡散部１０６と、フレーム再
構成部１０７と、主信号ＲＳ復号部１０８と、ＴＭＣＣ
逆エネルギー拡散部１０９と、第３のデマルチプレクサ
１１０と、ＴＭＣＣ−ＲＳ復号部１１１と、ＴＭＣＣ制
御部１１２とを備えて構成される。The receiving apparatus 100 includes a demodulation section 101 and a first
A demultiplexer 102, an inner code decoding unit 103,
The second demultiplexer 104 and the deinterleaver 10
5, the main signal inverse energy spreading section 106, the frame reconstructing section 107, the main signal RS decoding section 108, the TMCC
It comprises an inverse energy spreading unit 109, a third demultiplexer 110, a TMCC-RS decoding unit 111, and a TMCC control unit 112.

【００１７】復調部１０１には、パラボラアンテナ１０
１ａで受信したＲＦ信号が入力される。復調部１０１
は、ＲＦ信号に搬送波信号を乗算して、直交変調信号で
あるＩ信号、Ｑ信号を復調する。また、この復調部１０
１は、周波数変換、搬送波同期、タイミング同期、フレ
ーム同期処理も行う。また、この復調部１０１は、ＢＰ
ＳＫ変調されているＴＡＢ信号（同期ワード）からスー
パーフレーム及びフレームの開始位置を検出する。復調
されたＩ信号データ、Ｑ信号データは、第１のデマルチ
プレクサ１０２に送出される。The demodulation unit 101 includes a parabolic antenna 10
The RF signal received at 1a is input. Demodulation unit 101
Multiplies an RF signal by a carrier signal to demodulate I and Q signals that are quadrature modulated signals. The demodulation unit 10
1 also performs frequency conversion, carrier wave synchronization, timing synchronization, and frame synchronization processing. Also, the demodulation unit 101 has a BP
From the SK-modulated TAB signal (synchronization word), the superframe and the start position of the frame are detected. The demodulated I signal data and Q signal data are sent to the first demultiplexer 102.

【００１８】第１のデマルチプレクサ１０２は、復調部
１０１で検出されたフレーム開始位置からシンボルをカ
ウントし、所定のシンボル位置にあるバースト信号を、
主信号データ及びＴＭＣＣデータ（ＴＡＢ信号も含む）
から分離する。バースト信号は、そのまま読み捨てられ
る。主信号データ及びＴＭＣＣデータは、内符号復号部
１０３に送出される。The first demultiplexer 102 counts symbols from the frame start position detected by the demodulation unit 101, and outputs a burst signal at a predetermined symbol position.
Main signal data and TMCC data (including TAB signal)
Separate from The burst signal is read and discarded as it is. The main signal data and the TMCC data are sent to inner code decoding section 103.

【００１９】内符号復号部１０４は、各シンボルの変調
方式及び内符号符号化率に従って、デパンクチャリング
処理及びビタビ復号を行う。内符号復号されたデータ
は、第２のデマルチプレクサ１０４に送出される。The inner code decoder 104 performs depuncturing and Viterbi decoding according to the modulation scheme and inner code rate of each symbol. The inner code decoded data is sent to the second demultiplexer 104.

【００２０】第２のデマルチプレクサ１０４は、主信号
データと、ＴＭＣＣデータ（ＴＡＢ信号も含む）とを分
離する。分離された主信号データは、デインタリーバ１
０５に送出される。分離されたＴＭＣＣデータ（ＴＡＢ
信号も含む）は、ＴＭＣＣ逆エネルギー拡散処理部１０
６に送出される。The second demultiplexer 104 separates the main signal data from the TMCC data (including the TAB signal). The separated main signal data is supplied to the deinterleaver 1
05. Separated TMCC data (TAB
Signal), the TMCC inverse energy diffusion processor 10
6 is sent.

【００２１】デインタリーバ１０５は、送信側で行われ
たインターリーブ処理と逆の規則に従い、主信号データ
をデインタリーブする。デインタリーブされた主信号
は、主信号逆エネルギー拡散部１０６に送出される。The deinterleaver 105 deinterleaves the main signal data according to a rule reverse to the interleaving process performed on the transmission side. The deinterleaved main signal is sent to main signal inverse energy spreading section 106.

【００２２】主信号逆エネルギー拡散部１０６は、１５
次系列の疑似ランダム系列（ＰＲＢＳ）を、主信号デー
タに対して１ビットずつ加算して、送信側で行われたエ
ネルギー拡散処理に対する逆処理を行う。なお、疑似ラ
ンダム符号系列（ＰＲＢＳ）はスーパーフレームの先頭
で初期化される。また、各スロットの先頭の１バイト目
に対してはエネルギー拡散処理はされないが、この間
も、ＰＲＢＳの発生は継続する。逆エネルギー拡散され
た主信号データは、フレーム再構成部１０７に送られ
る。The main signal inverse energy spreading section 106
The next sequence pseudo-random sequence (PRBS) is added one bit at a time to the main signal data, and the inverse process to the energy spreading process performed on the transmission side is performed. Note that a pseudo random code sequence (PRBS) is initialized at the beginning of a superframe. Also, although the energy spreading process is not performed on the first byte of each slot, the PRBS continues to be generated during this time. The main signal data subjected to inverse energy spreading is sent to frame reconstructing section 107.

【００２３】フレーム再構成部１０７は、伝送時におい
て削除されたトランスポートパケット（ＴＳＰ）の同期
ワード（０ｘ４７）を付加する処理等の送信側のデータ
フレームに対応したフレーム構造にデータ構造を再構成
する。再構成された主信号データは、主信号ＲＳ復号部
１０８に送出される。The frame reconstructing unit 107 reconstructs the data structure into a frame structure corresponding to the data frame on the transmission side such as a process of adding a synchronization word (0x47) of the transport packet (TSP) deleted at the time of transmission. I do. The reconstructed main signal data is sent to main signal RS decoding section 108.

【００２４】主信号ＲＳ復号部１０８は、２０４バイト
からなる伝送パケット単位で、ＲＳ（２０４，１８８）
のＲＳ復号を行い、ＴＳＰを出力する。The main signal RS decoding section 108 converts the RS (204, 188) into 204-byte transmission packet units.
, And outputs the TSP.

【００２５】ＴＭＣＣ逆エネルギー拡散処理部１０９
は、１スーパーフレーム分のＴＭＣＣデータ及びＴＡＢ
信号をバッファに蓄積したのち、９次の疑似ランダム系
列（ＰＲＢＳ）を、ＴＭＣＣデータ及びＴＡＢ信号に対
して１ビットずつ加算して、送信側で行われたエネルギ
ー拡散処理に対する逆処理を行う。なお、この疑似ラン
ダム符号系列（ＰＲＢＳ）はスーパーフレームの先頭で
初期化される。また、ＴＡＢ信号に対してはエネルギー
拡散は行わないが、ＰＲＢＳの発生は継続する。エネル
ギー拡散されたＴＭＣＣデータ及びＴＡＢ信号は、第３
のデマルチプレクサ１１０に送出される。The TMCC inverse energy diffusion processing section 109
Is the TMCC data for one superframe and TAB
After accumulating the signal in the buffer, the ninth-order pseudo-random sequence (PRBS) is added one bit at a time to the TMCC data and the TAB signal, and inverse processing is performed on the energy spreading processing performed on the transmission side. This pseudo random code sequence (PRBS) is initialized at the beginning of a superframe. Further, energy diffusion is not performed on the TAB signal, but the generation of the PRBS continues. The energy-spread TMCC data and TAB signal are
To the demultiplexer 110.

【００２６】第３のデマルチプレクサ１１０は、ＴＭＣ
ＣデータとＴＡＢ信号とを分離する。分離されたＴＡＢ
信号は、読み捨てられる。分離されたＴＭＣＣデータ
は、ＴＭＣＣ−ＲＳ復号部１１１に送出される。The third demultiplexer 110 has a TMC
The C data and the TAB signal are separated. TAB isolated
The signal is discarded. The separated TMCC data is sent to TMCC-RS decoding section 111.

【００２７】ＴＭＣＣ−ＲＳ復号部１１１は、６４バイ
トからなるＴＭＣＣデータを、ＲＳ（６４，４８）のＲ
Ｓ復号を行い、ＴＭＣＣ情報を出力する。ＲＳ復号され
たＴＭＣＣ情報は、ＴＭＣＣ制御部１１２に送出され
る。The TMCC-RS decoding section 111 converts the TMCC data consisting of 64 bytes into the R (64, 48)
It performs S decoding and outputs TMCC information. The RS-decoded TMCC information is transmitted to the TMCC control unit 112.

【００２８】ＴＭＣＣ制御部１１２は、ＴＭＣＣ情報か
ら伝送路復号に必要なＴＭＣＣデータを抽出し、各トラ
ンスポートストリーム（ＴＳ）に対応したＴＭＣＣ情報
を得るとともに、復号に必要な情報を各機能ブロックに
配信する。The TMCC control unit 112 extracts TMCC data necessary for transmission path decoding from the TMCC information, obtains TMCC information corresponding to each transport stream (TS), and transmits information necessary for decoding to each functional block. To deliver.

【００２９】受信装置１００は、以上のような構成によ
り、ＢＳデジタル放送を受信して、ＭＥＰＧ−２システ
ムに準拠したトランスポートストリームを復調する。The receiving apparatus 100 having the above configuration receives a BS digital broadcast and demodulates a transport stream conforming to the MPEG-2 system.

【００３０】（復調部の構成）図２に、ＢＳデジタル受
信装置１００の復調部１０１の構成を示し、この復調部
１０１についてさらに説明する。(Configuration of Demodulation Unit) FIG. 2 shows the configuration of the demodulation unit 101 of the BS digital receiving apparatus 100, and the demodulation unit 101 will be further described.

【００３１】復調部１０１は、第１の乗算器１２１と、
第２の乗算器１２２と、局部発振器１２３と、−９０度
移相器１２４と、第１のローパスフィルタ１２５と、第
２のローパスフィルタ１２６と、第１のアナログ／デジ
タル（Ａ／Ｄ）変換器１２７と、第２のアナログ／デジ
タル（Ａ／Ｄ）変換器１２８と、第１の複素乗算器１２
９と、周波数同期部１３０と、第２の複素乗算器１３１
と、位相同期部１３２と、タイミング同期部１３３と、
フレーム同期部１３４と、第３の乗算器１３５と、第４
の乗算器１３６と、第１の波形整形フィルタ１３７と、
第２の波形整形フィルタ１３８と、Ｃ／Ｎ比推定回路１
３９とを備えて構成される。The demodulator 101 includes a first multiplier 121,
Second multiplier 122, local oscillator 123, -90 degree phase shifter 124, first low-pass filter 125, second low-pass filter 126, and first analog / digital (A / D) conversion 127, a second analog / digital (A / D) converter 128, and a first complex multiplier 12
9, a frequency synchronization unit 130, and a second complex multiplier 131
, A phase synchronization unit 132, a timing synchronization unit 133,
A frame synchronization unit 134, a third multiplier 135, and a fourth
136, a first waveform shaping filter 137,
Second waveform shaping filter 138 and C / N ratio estimating circuit 1
39.

【００３２】パラボラアンテナ１０１ａにより受信され
たＲＦ信号は、第１の乗算器１２１及び第２の乗算器１
２２に入力される。The RF signal received by the parabolic antenna 101a is applied to a first multiplier 121 and a second multiplier 1
22.

【００３３】局部発振器１２３は、周波数ｆｃ′、初期
位相ｔｈ′のｃｏｓ波である搬送波を発生する。周波数
ｆｃ′及び初期位相ｔｈ′は、送信側の搬送波とは一致
せず異なる周波数となる。発生された搬送波は、−９０
度移相器１２４及び第１の乗算器１２１に供給される。The local oscillator 123 generates a carrier wave which is a cos wave having a frequency fc 'and an initial phase th'. The frequency fc 'and the initial phase th' do not coincide with the carrier on the transmitting side, and have different frequencies. The generated carrier is -90
The signal is supplied to the phase shifter 124 and the first multiplier 121.

【００３４】−９０度移相器１２４は、ｃｏｓ波である
搬送波を９０度位相を遅らせ、−ｓｉｎ波を生成する。
生成した−ｓｉｎ波は、第２の乗算器１２２に供給され
る。The -90 degree phase shifter 124 delays the phase of the carrier wave, which is a cos wave, by 90 degrees to generate a -sin wave.
The generated −sine wave is supplied to the second multiplier 122.

【００３５】第１の乗算器１２１は、受信信号とｃｏｓ
波とを乗算し、Ｉ信号を直交復調する。第２の乗算器１
２２は、受信信号と−ｓｉｎ波とを乗算し、Ｑ信号を直
交復調する。復調されたＩ信号は、第１のローパスフィ
ルタ１２５により高域成分が除去されて第１のＡ／Ｄ変
換器１２７に供給される。また、復調されたＱ信号は、
第２のローパスフィルタ１２６により高域成分が除去さ
れて第２のＡ／Ｄ変換器１２８に供給される。The first multiplier 121 calculates the cos
The I signal is quadrature-demodulated by multiplying the signal by a wave. Second multiplier 1
Reference numeral 22 multiplies the received signal by the −sin wave and quadrature-demodulates the Q signal. The demodulated I signal is supplied to a first A / D converter 127 after a high-frequency component is removed by a first low-pass filter 125. The demodulated Q signal is
The high-frequency component is removed by the second low-pass filter 126 and supplied to the second A / D converter 128.

【００３６】第１のＡ／Ｄ変換器１２７は、Ｉ信号をデ
ジタル化する。また、第２のＡ／Ｄ変換器１２８は、Ｑ
信号をデジタル化する。第１のＡ／Ｄ変換器１２７及び
第２のＡ／Ｄ変換器１２８は、タイミング同期部１３３
から出力されるサンプリングクロックＣＬＫによってＩ
信号及びＱ信号をサンプリングする。このときサンプリ
ング周波数は、送信側の伝送シンボルクロックと周波数
及び位相が同期するように、タイミング同期部１３３に
より制御される。デジタル化されたＩ信号データ及びＱ
信号データは、それぞれ第１の複素乗算器１２９に供給
される。[0036] The first A / D converter 127 digitizes the I signal. Further, the second A / D converter 128
Digitize the signal. The first A / D converter 127 and the second A / D converter 128 include a timing synchronization unit 133
I by the sampling clock CLK output from
The signal and the Q signal are sampled. At this time, the sampling frequency is controlled by the timing synchronization unit 133 so that the frequency and the phase are synchronized with the transmission symbol clock on the transmission side. Digitized I signal data and Q
The signal data is supplied to the first complex multiplier 129, respectively.

【００３７】第１の複素乗算器１２９は、第１及び第２
のＡ／Ｄ変換器１２７，１２８から出力された伝送デー
タ（Ｉ，Ｑ）と、周波数同期部１３０から出力された周
波数誤差補正信号（Ｉ₁，Ｑ₁）とを複素乗算して、伝送
データ（Ｉ′，Ｑ′）を出力する。すなわち、第１の複
素乗算器１２９は、以下のような、 （Ｉ′，Ｑ′）＝（Ｉ，Ｑ）×（Ｉ₁，Ｑ₁）※ ＝（Ｉ×Ｉ₁＋Ｑ×Ｑ₁ ，Ｑ×Ｉ₁−Ｉ×Ｑ₁） といった演算を行う。なお、（Ｉ₁，Ｑ₁）※は、
（Ｉ₁，Ｑ₁）の共役複素数である。The first complex multiplier 129 is composed of first and second
Of the transmission data (I, Q) output from the A / D converters 127 and 128 and the frequency error correction signal (I ₁ , Q ₁ ) output from the frequency synchronizing unit 130. (I ', Q') is output. That is, the first complex multiplier 129 calculates (I ′, Q ′) = (I, Q) × (I ₁ , Q ₁ ) * = (I × I ₁ + Q × Q ₁ , Q × I ₁ −I × Q ₁ ). (I ₁ , Q ₁ ) * is
It is a conjugate complex number of (I ₁ , Q ₁ ).

【００３８】この第１の複素乗算器１２９から出力され
る伝送データ（Ｉ′，Ｑ′）は、波形整形フィルタ１３
７及び波形整形フィルタ１３８により波形整形がされ
る。The transmission data (I ', Q') output from the first complex multiplier 129 is applied to the waveform shaping filter 13
7 and the waveform shaping filter 138.

【００３９】周波数同期部１３０は、第１の複素乗算器
１２９から出力され波形整形がされた伝送データ
（Ｉ′，Ｑ′）に含まれている搬送波周波数誤差成分を
検出する。そして、その搬送波周波数誤差成分に応じた
周波数とされた周波数誤差補正信号（Ｉ₁，Ｑ₁）を生成
する。The frequency synchronizer 130 detects a carrier frequency error component included in the transmission data (I ', Q') output from the first complex multiplier 129 and subjected to waveform shaping. Then, a frequency error correction signal (I ₁ , Q ₁ ) having a frequency corresponding to the carrier frequency error component is generated.

【００４０】第１の複素乗算器１２９は、周波数誤差補
正信号（Ｉ₁，Ｑ₁）の複素共役を伝送データ（Ｉ，Ｑ）
に複素乗算することによって、周波数誤差補正信号（Ｉ
₁，Ｑ₁）の位相成分だけ、伝送データ（Ｉ，Ｑ）を位相
回転させる。このことにより、第１の複素乗算器１２３
から出力される伝送データ（Ｉ′，Ｑ′）に含まれてい
る周波数誤差成分が、フィードバックされて補正され
る。そのため、受信側の局部発振器１２３により発生さ
れた搬送波の周波数ｆｃ′と送信側の搬送波の周波数ｆ
ｃとの間で生じている周波数ずれが補正される。The first complex multiplier 129 converts the complex conjugate of the frequency error correction signal (I ₁ , Q ₁ ) into transmission data (I, Q).
By complex multiplication, the frequency error correction signal (I
The phase of the transmission data (I, Q) is rotated only by the phase component of ( ₁ , Q ₁ ). As a result, the first complex multiplier 123
The frequency error component included in the transmission data (I ', Q') output from the FB is fed back and corrected. Therefore, the frequency fc 'of the carrier generated by the local oscillator 123 on the receiving side and the frequency f
The frequency deviation occurring between c and c is corrected.

【００４１】なお、周波数同期部１３０により行われる
搬送波の周波数同期は、タイミング同期部１３３により
タイミング同期がとられており、且つ、フレーム同期部
１３４によりフレーム同期がとられているという状態で
行われる。そして、周波数同期部１３０は、タイミング
同期及びフレーム同期がとれているという条件のもと
で、受信Ｃ／Ｎ＝０ｄＢに対しても所定の特性が得られ
るだけの搬送波の周波数同期特性を有しているものとす
る。The carrier frequency synchronization performed by the frequency synchronization unit 130 is performed in a state where the timing synchronization is performed by the timing synchronization unit 133 and the frame synchronization is performed by the frame synchronization unit 134. . The frequency synchronizing unit 130 has a frequency synchronizing characteristic of the carrier wave that can obtain a predetermined characteristic even with the reception C / N = 0 dB under the condition that the timing synchronization and the frame synchronization are established. It is assumed that

【００４２】第２の複素乗算器１３１は、第１の複素乗
算器１２９により搬送波周波数誤差が補正された伝送デ
ータ（Ｉ′，Ｑ′）と、位相同期部１３１から出力され
た位相誤差補正信号（Ｉ₂，Ｑ₂）とを複素乗算して、伝
送データ（Ｉ″，Ｑ″）を出力する。すなわち、第２の
複素乗算器１３１は、以下のような、 （Ｉ″，Ｑ″）＝（Ｉ′，Ｑ′）×（Ｉ₂，Ｑ₂）※ ＝（Ｉ′×Ｉ₂＋Ｑ′×Ｑ₂ ，Ｑ′×Ｉ₂−Ｉ′×Ｑ₂） といった演算を行う。The second complex multiplier 131 transmits the transmission data (I ′, Q ′) whose carrier frequency error has been corrected by the first complex multiplier 129 and the phase error correction signal output from the phase synchronization section 131. (I ₂ , Q ₂ ) and outputs transmission data (I ″, Q ″). That is, the second complex multiplier 131 calculates (I ″, Q ″) = (I ′, Q ′) × (I ₂ , Q ₂ ) * = (I ′ × I ₂ + Q ′ × An operation such as Q ₂ , Q ′ × I ₂ −I ′ × Q ₂ ) is performed.

【００４３】位相同期部１３２は、第２の複素乗算器１
３１から出力される伝送データ（Ｉ″，Ｑ″）に含まれ
ている搬送波位相誤差成分を検出する。そして、その搬
送波位相誤差成分に応じた位相成分の位相誤差補正信号
（Ｉ₂，Ｑ₂）を生成する。The phase synchronizer 132 has a function of the second complex multiplier 1
A carrier wave phase error component included in the transmission data (I ″, Q ″) output from 31 is detected. Then, a phase error correction signal (I ₂ , Q ₂ ) of a phase component corresponding to the carrier phase error component is generated.

【００４４】第２の複素乗算器１３１は、位相誤差補正
信号（Ｉ₂，Ｑ₂）の複素共役を伝送データ（Ｉ′，
Ｑ′）に複素乗算することによって、位相誤差補正信号
（Ｉ₂，Ｑ₂）の位相成分だけ、伝送データ（Ｉ′，
Ｑ′）を位相回転させる。このことにより、第２の複素
乗算器１２５から出力される伝送データ（Ｉ″，Ｑ″）
に含まれている位相誤差成分が、フィードバックされて
補正される。そのため、受信側の局部発振器１２３によ
り発生された搬送波の位相ｔｈ′と送信側の搬送波の位
相ｔｈとの間で生じている位相ずれが補正される。すな
わち、搬送波位相誤差が補正される。The second complex multiplier 131 converts the complex conjugate of the phase error correction signal (I ₂ , Q ₂ ) into transmission data (I ′,
Q 'by complex multiplication on), only the phase component of the phase error correction signal (I _2, Q _2), the transmission data (I',
Q ′) is rotated in phase. As a result, the transmission data (I ″, Q ″) output from the second complex multiplier 125
Are fed back and corrected. Therefore, the phase shift occurring between the phase th 'of the carrier generated by the local oscillator 123 on the receiving side and the phase th of the carrier on the transmitting side is corrected. That is, the carrier phase error is corrected.

【００４５】なお、位相同期部１３２により行われる搬
送波の周波数同期は、タイミング同期部１３３によりタ
イミング同期がとられており、且つ、フレーム同期部１
３４によりフレーム同期がとられており、且つ、周波数
同期部１３０で搬送波の周波数同期がとられているとい
う状態で行われる。そして、搬送波同期部１３０は、タ
イミング同期、フレーム同期及び搬送波の周波数同期が
とれているという条件のもとで、受信Ｃ／Ｎ＝０ｄＢに
対しても所定の特性が得られるだけの搬送波の位相同期
特性を有しているものとする。The frequency synchronization of the carrier performed by the phase synchronization unit 132 is synchronized with the timing synchronization by the timing synchronization unit 133.
This is performed in a state where the frame synchronization is achieved by 34 and the frequency synchronization of the carrier is achieved by the frequency synchronization unit 130. Then, under the condition that the timing synchronization, the frame synchronization and the frequency synchronization of the carrier are achieved, the carrier synchronizer 130 determines the phase of the carrier that can obtain a predetermined characteristic even for the reception C / N = 0 dB. Assume that they have synchronization characteristics.

【００４６】また、位相同期部１３２により算出された
搬送波位相誤差成分は、Ｃ／Ｎ比推定回路１３９にも供
給される。The carrier phase error component calculated by the phase synchronization section 132 is also supplied to a C / N ratio estimating circuit 139.

【００４７】タイミング同期部１３３は、Ａ／Ｄ変換器
１２７，１２８のサンプリングクロックを制御すること
によって、タイミング同期処理を行う回路である。タイ
ミング同期部１３３は、第２の複素乗算器１３１から出
力された伝送データ（Ｉ″，Ｑ″）のクロック誤差を検
出し、このクロック誤差が０となるようなサンプリング
クロック、即ち、送信側の伝送シンボルのシンボルクロ
ックに対して位相及び周波数が同期したサンプリングク
ロックを生成する。タイミング同期部１３３は、例え
ば、０交差法を用いてクロック誤差を検出する。生成さ
れたクロックは、第１のＡ／Ｄ変換器１２７及び第２の
Ａ／Ｄ変換器１２８のサンプリングクロックとして用い
られる。The timing synchronizing unit 133 is a circuit that performs a timing synchronizing process by controlling the sampling clock of the A / D converters 127 and 128. The timing synchronization unit 133 detects a clock error of the transmission data (I ″, Q ″) output from the second complex multiplier 131, and detects a sampling clock such that the clock error becomes zero, that is, a transmission clock on the transmission side. A sampling clock whose phase and frequency are synchronized with the symbol clock of the transmission symbol is generated. The timing synchronization unit 133 detects a clock error by using, for example, a zero crossing method. The generated clock is used as a sampling clock for the first A / D converter 127 and the second A / D converter 128.

【００４８】なお、タイミング同期部１３３は、第２の
複素乗算器１３１から出力された伝送データ（Ｉ″，
Ｑ″）に、搬送波周波数誤差および搬送波位相誤差が含
まれていたとしても、受信Ｃ／Ｎ＝０ｄＢに対しても所
定の特性が得られるだけのタイミング同期特性を有して
いるものとする。The timing synchronizing unit 133 outputs the transmission data (I ″, I ″) output from the second complex multiplier 131.
Even if Q ″) includes a carrier frequency error and a carrier phase error, it is assumed that it has a timing synchronization characteristic enough to obtain a predetermined characteristic even for reception C / N = 0 dB.

【００４９】フレーム同期部１３４は、伝送データ
（Ｉ″，Ｑ″）内のＴＡＢ信号（同期ワード）を検出す
ることによって、フレームの開始位置を検出するフレー
ム同期処理を行う回路である。The frame synchronization section 134 is a circuit for performing a frame synchronization process for detecting a start position of a frame by detecting a TAB signal (synchronization word) in the transmission data (I ″, Q ″).

【００５０】ここで、ＢＳデジタル放送では、スーパー
フレームと呼ばれるデータ構造が規定されている。スー
パーフレームは、図３に示すように、８個のフレーム
（フレーム＃０〜フレーム＃７）から構成されている。
各フレームは、制御信号部（ＴＭＣＣ信号とＴＡＢ信号
（同期ワード））と、主信号部（主信号とバースト信
号）とから構成されている。Here, in BS digital broadcasting, a data structure called a super frame is defined. As shown in FIG. 3, the superframe is composed of eight frames (frame # 0 to frame # 7).
Each frame is composed of a control signal section (TMCC signal and TAB signal (synchronization word)) and a main signal section (main signal and burst signal).

【００５１】主信号部は、図４に示すように、１フレー
ムあたり４８個のスロット（スロット＃０〜スロット＃
４７）により構成されている。この主信号部は、２０３
シンボルの主信号データと、４シンボルのバースト信号
とが交互に配置されて構成されている。バースト信号
は、ＢＰＳＫ変調（ｒ＝１／２）された信号である。As shown in FIG. 4, the main signal section includes 48 slots (slot # 0 to slot #) per frame.
47). This main signal section is
The main signal data of the symbol and the burst signal of 4 symbols are arranged alternately. The burst signal is a signal subjected to BPSK modulation (r = （).

【００５２】制御信号部は、１フレームあたり８バイト
のＴＭＣＣ（Transmission and Multiplexing Configur
ation Control）信号と、その前後に付加された２バイ
トずつのＴＡＢ信号（同期ワード）により構成される。
ＴＭＣＣ信号とＴＡＢ信号は、それぞれＢＰＳＫ変調
（ｒ＝１／２）されており、伝送シンボル数でいうと、
ＴＭＣＣが１２８シンボル、ＴＡＢ信号がそれぞれ３２
シンボルとなる。ここで、ＴＭＣＣの前段に付けられて
いるＴＡＢ信号は、その値がＷ１（０ｘ１Ｂ９５）とさ
れている。また、ＴＭＣＣの後段に付けられているＴＡ
Ｂ信号は、第１フレーム＃０に対してはその値がＷ２
（０ｘＡ３４０）とされており、第２〜８フレームに対
してはその値がＷ３（０ｘ５ＣＢＦ）とされている。Ｗ
２とＷ３とは、ビット反転した関係となっている。The control signal section has a transmission and multiplexing configuration (TMCC) of 8 bytes per frame.
ation Control) signal and a 2-byte TAB signal (synchronization word) added before and after the signal.
The TMCC signal and the TAB signal are each subjected to BPSK modulation (r = １ ／), and in terms of the number of transmission symbols,
128 symbols for TMCC and 32 symbols for TAB signal
Become a symbol. Here, the value of the TAB signal attached to the stage preceding the TMCC is W1 (0x1B95). Also, the TA attached after the TMCC
The value of the B signal is W2 for the first frame # 0.
(0xA340), and the value is W3 (0x5CBF) for the second to eighth frames. W
2 and W3 have a bit-inverted relationship.

【００５３】従って、このＴＡＢ信号（同期ワード）を
検出することによって、フレームの同期をとることがで
き、また、Ｗ２とＷ３とを区別して検出することによっ
て、スーパーフレームの同期をとることができる。Therefore, by detecting this TAB signal (synchronization word), it is possible to synchronize the frames, and by distinguishing and detecting W2 and W3, it is possible to synchronize the superframe. .

【００５４】なお、２バイトのＴＡＢ信号は、実際には
畳み込み符号化され、３２ビットの伝送シンボルとな
る。そのうち、前半の１２ビットは、前のフレームの最
後の主信号データの影響を受けており値は不定である
が、後半の２０ビットは前のフレームの影響が及ばない
範囲であり、固定値となる。そのため、フレーム同期部
１３４では、この畳み込み符号化された固定値（Ｗ１に
対してｗ１、Ｗ２／Ｗ３に対してｗ２／ｗ３）を同期信
号として検出することとなる。The 2-byte TAB signal is actually convolutionally coded to be a 32-bit transmission symbol. Among them, the first 12 bits are affected by the last main signal data of the previous frame and the value is undefined, but the latter 20 bits are in a range that is not affected by the previous frame. Become. Therefore, the frame synchronization section 134 detects the convolutionally coded fixed values (w1 for W1, w2 / w3 for W2 / W3) as a synchronization signal.

【００５５】フレーム同期部１３４は、タイミング同期
がとられているが、搬送波同期（周波数同期及び位相同
期）はとられていない状態で、このフレーム同期処理を
行う。具体的には、タイミング同期がとられている伝送
データに対して、シンボル間の差分演算を行う。そし
て、この差分演算されたビット列と、差分演算した同期
ワード（ｗ１，ｗ２／ｗ３）との相関をとる。そして、
その相関が最も高いシンボル位置（或いは、ある閾値よ
り高い相関値のシンボル）を検出し、そのシンボル位置
をフレームの同期位置とする。なお、ＴＡＢ信号のＷ２
とＷ３とは、ビット反転した関係にあるので、シンボル
間の差分演算を行うと、値が同一になる。The frame synchronizing section 134 performs this frame synchronizing process in a state where the timing is synchronized but the carrier wave synchronization (frequency synchronization and phase synchronization) is not established. Specifically, a difference operation between symbols is performed on transmission data synchronized with timing. Then, a correlation between the bit string subjected to the difference operation and the synchronization word (w1, w2 / w3) subjected to the difference operation is obtained. And
A symbol position having the highest correlation (or a symbol having a correlation value higher than a certain threshold) is detected, and the symbol position is set as a frame synchronization position. Note that the TAB signal W2
And W3 are in a bit-inverted relationship, so that when the difference operation between symbols is performed, the values become the same.

【００５６】フレーム同期部１３４は、このようなＴＡ
Ｂ信号を検出して、フレーム開始位置を示すフレーム開
始フラグ（ＦＳＴフラグ）、及び、スーパーフレームの
開始位置を示すスーパーフレーム開始フラグ（ＳＦＳＴ
フラグ）を生成する。また、フレーム同期部１３４は、
ＦＳＴフラグ及びＳＦＳＴフラグだけではなく、ＳＦＳ
Ｔフラグからシンボル数を計数することによって、ＴＡ
Ｂ信号（同期ワード）のシンボル位置を示すＴＡＢフラ
グ、ＴＭＣＣのシンボル位置を示すフラグであるＴＭＣ
フラグ、主信号のシンボル位置を示すフラグであるＤＥ
Ｎフラグ、バースト信号のシンボル位置を示すフラグで
あるＢＲＳＴフラグも生成し出力してもよい。フレーム
開始信号（ＦＳＴ）及びスーパーフレーム開始フラグ
（ＳＦＳＴ）は、搬送波同期部１３４に供給される。The frame synchronization section 134 performs such a TA
The B signal is detected, and a frame start flag (FST flag) indicating a frame start position and a superframe start flag (SFST flag) indicating a start position of a superframe are set.
Flag). Also, the frame synchronization unit 134
Not only FST flag and SFST flag, but also SFS
By counting the number of symbols from the T flag, TA
TAB flag indicating the symbol position of B signal (synchronization word), TMC flag indicating the symbol position of TMCC
Flag, which is a flag indicating the symbol position of the main signal
An N flag and a BRST flag indicating the symbol position of the burst signal may also be generated and output. The frame start signal (FST) and the superframe start flag (SFST) are supplied to the carrier synchronizer 134.

【００５７】また、フレーム同期部１３４は、１８０度
位相反転信号も生成する。搬送波の位相同期を行う位相
同期部１３２は、１８０度の位相不確定性を許容する搬
送波同期方式（搬送波同期を行ったときに位相が１８０
度回転して同期がかかる可能性がある方式）をとってい
る。そのため、このフレーム同期部１３４は、同期ワー
ド（ＴＡＢ信号）のビット反転状態を検出して、１８０
度の搬送波位相誤差を検出する。１８０度の搬送波位相
誤差が検出された場合には、１８０度位相反転信号を−
１として出力し、１８０度の搬送波位相誤差が検出され
ない場合には、１８０度位相反転信号を＋１として出力
する。この１８０度位相反転信号は、第３の乗算器１３
５及び第４の乗算器１３６に供給される。The frame synchronization section 134 also generates a 180-degree phase inversion signal. The phase synchronizer 132 that synchronizes the phase of the carrier is a carrier synchronization method that allows a phase uncertainty of 180 degrees (when the carrier synchronizes, the phase is 180
(There is a possibility that it may be rotated and synchronized). Therefore, the frame synchronization section 134 detects the bit inversion state of the synchronization word (TAB signal), and
Of the carrier phase error. If a 180 ° carrier phase error is detected, the 180 ° phase inverted signal is
It outputs as 1 and outputs a 180 ° phase inversion signal as +1 if no 180 ° carrier phase error is detected. This 180 degree phase inversion signal is supplied to the third multiplier 13
5 and the fourth multiplier 136.

【００５８】なお、位相同期部１３２が１８０度の位相
不確定性を残さずに搬送波同期を行える場合には、１８
０度位相反転信号を常に＋１としておくか、或いは、第
３の乗算器１３５、第４の乗算器１３６及び１８０度位
相反転信号を省略すればよい。また、フレーム同期部１
３４は、タイミング同期部１３３によりタイミング同期
がとられている状態で、フレーム同期動作を行う。そし
て、フレーム同期部１３４は、搬送波同期（周波数同期
及び位相同期）がとれていないという条件のもとで、受
信Ｃ／Ｎ＝０ｄＢに対しても所定の特性が得られるだけ
のフレーム同期特性を有しているものとする。If the phase synchronization section 132 can perform carrier wave synchronization without leaving 180 ° phase uncertainty, 18
The 0-degree phase-inverted signal may always be set to +1 or the third multiplier 135, the fourth multiplier 136, and the 180-degree phase-inverted signal may be omitted. Also, the frame synchronization unit 1
Reference numeral 34 performs a frame synchronization operation in a state where the timing is synchronized by the timing synchronization unit 133. Then, under the condition that carrier wave synchronization (frequency synchronization and phase synchronization) is not established, the frame synchronization unit 134 sets a frame synchronization characteristic sufficient to obtain a predetermined characteristic even for reception C / N = 0 dB. Shall have.

【００５９】第３の乗算器１３５は、複素乗算器１３１
から出力されたＩ信号データ（Ｉ″）と、フレーム同期
部１３４から供給された１８０度位相反転信号とを乗算
する。１８０度位相反転信号が＋１であれば、Ｉ信号デ
ータ（Ｉ″）はそのままで出力される。１８０度位相反
転信号が−１であれば、Ｉ信号データ（Ｉ″）の符号が
反転して出力される。The third multiplier 135 is a complex multiplier 131
Is multiplied by the 180-degree phase inverted signal supplied from the frame synchronization unit 134. If the 180-degree phase inverted signal is +1, the I signal data (I ") is Output as is. If the 180 degree phase inversion signal is -1, the sign of the I signal data (I ") is inverted and output.

【００６０】第４の乗算器１３６は、複素乗算器１３１
から出力されたＱ信号データ（Ｑ″）と、フレーム同期
部１３４から供給された１８０度位相反転信号とを乗算
する。１８０度位相反転信号が＋１であれば、Ｑ信号デ
ータ（Ｑ″）はそのままで出力される。１８０度位相反
転信号が−１であれば、Ｑ信号データ（Ｑ″）の符号が
反転して出力される。The fourth multiplier 136 includes a complex multiplier 131
Is multiplied by the 180-degree phase inverted signal supplied from the frame synchronization unit 134. If the 180-degree phase inverted signal is +1, the Q signal data (Q ") becomes Output as is. If the 180 degree phase inversion signal is -1, the sign of the Q signal data (Q ") is inverted and output.

【００６１】そして、この第３の乗算器１３５及び第４
の乗算器１３６から出力された伝送データ（Ｉ″，
Ｑ″）は、内符号復号部１０３に供給される。The third multiplier 135 and the fourth multiplier 135
Of the transmission data (I ″,
Q ″) is supplied to the inner code decoding unit 103.

【００６２】（復調部の同期動作フロー）図５に復調部
の同期動作フローを示し、この復調部の同期動作につい
て説明をする。(Synchronous Operation Flow of Demodulator) FIG. 5 shows a synchronous operation flow of the demodulator, and the synchronous operation of the demodulator will be described.

【００６３】ます、システムのリセット動作（ステップ
Ｓ１）がされると、タイミング同期の引き込み処理（ス
テップＳ２）に遷移する。First, when the system is reset (step S1), the process proceeds to a timing synchronization pull-in process (step S2).

【００６４】タイミング同期の引き込み処理（ステップ
Ｓ２）では、タイミング同期部１３３が、第２の複素乗
算器１３１から出力される伝送データ（Ｉ″，Ｑ″）を
検出し、Ａ／Ｄ変換器１２７，１２８のサンプリングク
ロックの同期制御を行う。タイミング同期が確立する
と、タイミング同期が完了した通知を発行し、次のフレ
ーム同期の引き込み処理（ステップＳ３）に推移する。In the timing synchronization pull-in process (step S2), the timing synchronization section 133 detects the transmission data (I ″, Q ″) output from the second complex multiplier 131, and the A / D converter 127 , 128 are controlled synchronously. When the timing synchronization is established, a notification that the timing synchronization has been completed is issued, and the process proceeds to the next frame synchronization pull-in process (step S3).

【００６５】なお、タイミング同期の引き込み処理時
（ステップＳ２）において、フレーム同期の引き込み処
理、搬送波の周波数同期及び搬送波の位相同期の引き込
み処理も並行して行っている場合には、タイミング同期
が完了した通知を特に発行しなくてもよい。もっとも、
タイミング同期が確立しなければフレーム同期の引き込
み処理、搬送波の周波数同期及び搬送波の位相同期の引
き込み処理ができないので、これらの引き込み動作を停
止しておいてもよい。このタイミング同期の引き込み処
理時にフレーム同期の引き込み処理、搬送波同期の引き
込み処理の動作を停止しておけば、消費電力の節約等が
できる。このタイミング同期が確立した後は、以後、こ
のタイミング同期が確立した状態が保護され続ける。In the timing synchronization pull-in process (step S2), when the frame synchronization pull-in process, the carrier wave frequency synchronization and the carrier phase lock-in process are also performed in parallel, the timing synchronization is completed. It is not necessary to issue the notice in particular. However,
If the timing synchronization is not established, the pull-in processing of the frame synchronization, the pull-in processing of the frequency synchronization of the carrier wave and the pull-in processing of the phase synchronization of the carrier wave cannot be performed. If the operations of the frame synchronization pull-in process and the carrier wave synchronization pull-in process are stopped during the timing synchronization pull-in process, power consumption can be saved. After the timing synchronization is established, the state in which the timing synchronization is established is kept protected.

【００６６】続いて、フレーム同期の引き込み処理（ス
テップＳ３）では、フレーム同期部１３４が、第２の複
素乗算器１３１から出力される伝送データ（Ｉ″，
Ｑ″）を検出し、その伝送データ（Ｉ″，Ｑ″）のシン
ボル間の差分データと同期ワード（ｗ１，ｗ２／ｗ３）
の差分データとの相関をとって、フレーム同期タイミン
グを検出する。フレーム同期タイミングが検出される
と、フレーム同期が完了した通知を発行し、次の搬送波
の周波数同期の引き込み処理（ステップＳ４）に推移す
る。Subsequently, in the frame synchronization pull-in process (step S3), the frame synchronization unit 134 transmits the transmission data (I ″, I ″) output from the second complex multiplier 131.
Q ″), and the difference data between the symbols of the transmission data (I ″, Q ″) and the synchronization word (w1, w2 / w3)
The frame synchronization timing is detected by correlating with the differential data of the frame. When the frame synchronization timing is detected, a notification that the frame synchronization has been completed is issued, and the process proceeds to the next carrier frequency synchronization pull-in process (step S4).

【００６７】なお、フレーム同期の引き込み処理（ステ
ップＳ３）において、搬送波の周波数同期及び搬送波の
位相同期の引き込み処理を並行して行っている場合に
は、フレーム同期が完了した通知を発行しなくてもよ
い。もっとも、フレーム同期タイミングが検出されなけ
れば搬送波の周波数同期及び搬送波の位相同期の引き込
み処理が困難なので、この搬送波の周波数同期及び搬送
波の位相同期の引き込み動作を停止しておいてもよい。
このフレーム同期の引き込み処理時に、搬送波の周波数
同期及び搬送波の位相同期の引き込み処理の動作を停止
しておけば、消費電力の節約等ができる。このフレーム
同期が確立した後は、以後、このフレーム同期が確立し
た状態が保護され続ける。In the frame synchronization pull-in process (step S3), when the frequency synchronization of the carrier and the phase synchronization of the carrier are performed in parallel, a notification that the frame synchronization has been completed is not issued. Is also good. However, if the frame synchronization timing is not detected, the pull-in process of the frequency synchronization of the carrier and the phase synchronization of the carrier is difficult. Therefore, the pull-in operation of the frequency synchronization of the carrier and the phase synchronization of the carrier may be stopped.
In this frame synchronization pull-in process, if the operation of the pull-in process of the frequency synchronization of the carrier and the phase synchronization of the carrier is stopped, power consumption can be saved. After the frame synchronization has been established, the state in which the frame synchronization has been established continues to be protected.

【００６８】続いて、搬送波の周波数同期の引き込み処
理（ステップＳ４）では、周波数同期部１３０が、第１
の複素乗算器１２９から出力される伝送データ（Ｉ′，
Ｑ′）を検出し、フレーム同期部１３４から出力された
フレーム同期タイミングに基づき特定されるシンボル
（ＴＭＣＣ、ＴＡＢ信号、バースト信号のシンボル）の
周波数誤差量を検出し、この周波数誤差量を補正する周
波数の周波数誤差補正信号（Ｉ₁，Ｑ₁）を生成する。こ
の生成された周波数誤差補正信号（Ｉ₁，Ｑ₁）は、第１
の複素乗算器１２９に供給され、伝送データ（Ｉ，Ｑ）
と複素乗算されることにより、搬送波の周波数誤差が補
正される。搬送波の周波数同期が確立すると、搬送波の
周波数同期が完了した通知を発行し、次の搬送波の位相
同期の引き込み処理（ステップＳ５）に推移する。Subsequently, in the process of pulling in the frequency synchronization of the carrier (step S4), the frequency synchronization unit 130
Of the transmission data (I ′,
Q ′), and detects a frequency error amount of a symbol (TMCC, TAB signal, burst signal symbol) specified based on the frame synchronization timing output from the frame synchronization unit 134, and corrects this frequency error amount. A frequency error correction signal (I ₁ , Q ₁ ) for the frequency is generated. The generated frequency error correction signal (I ₁ , Q ₁ )
Of the transmission data (I, Q)
, The frequency error of the carrier is corrected. When the frequency synchronization of the carrier is established, a notification that the frequency synchronization of the carrier has been completed is issued, and the process proceeds to the process of pulling in the phase synchronization of the next carrier (step S5).

【００６９】なお、搬送波の周波数同期の引き込み処理
（ステップＳ４）において、搬送波の位相同期の引き込
み処理を並行して行っている場合には、搬送波の周波数
同期が完了した通知を発行しなくてもよい。また、搬送
波の周波数同期が確立するまで、搬送波の位相同期引き
込み動作を停止しておいてもよい。この搬送波の周波数
同期の引き込み処理時に、搬送波の位相同期の引き込み
処理の動作を停止しておけば、消費電力の節約等ができ
る。この搬送波の周波数同期が確立した後は、以後、こ
の搬送波の周波数同期が確立した状態が保護され続け
る。In the process of pulling in the frequency synchronization of the carrier (step S4), if the process of pulling in the phase synchronization of the carrier is performed in parallel, it is not necessary to issue a notification that the frequency synchronization of the carrier has been completed. Good. The phase locking operation of the carrier may be stopped until the frequency synchronization of the carrier is established. If the operation of the pull-in processing of the phase synchronization of the carrier is stopped during the pull-in processing of the frequency synchronization of the carrier, power consumption can be saved. After the frequency synchronization of the carrier is established, the state in which the frequency synchronization of the carrier is established continues to be protected.

【００７０】続いて、搬送波の位相同期の引き込み処理
（ステップＳ５）では、位相同期部１３２が、第２の複
素乗算器１３１から出力される伝送データ（Ｉ″，
Ｑ″）を検出し、フレーム同期部１３４から出力された
フレーム同期タイミングに基づき特定されるシンボル
（ＴＭＣＣ、ＴＡＢ信号、バースト信号のシンボル）の
位相誤差量を検出し、この位相誤差量を補正する位相成
分を有する位相誤差補正信号（Ｉ₂，Ｑ₂）を生成する。
この生成された位相誤差補正信号（Ｉ₂，Ｑ₂）は、第２
の複素乗算器１３１に供給され、伝送データ（Ｉ′，
Ｑ′）と複素乗算されることにより、搬送波の位相誤差
が補正される。搬送波の位相同期が確立すると、以後、
タイミング同期の保護、フレーム同期の保護、搬送波の
周波数同期及び搬送波の位相同期の保護がされた状態に
推移する（ステップＳ６）。Subsequently, in the process of pulling in the phase synchronization of the carrier wave (step S5), the phase synchronization section 132 outputs the transmission data (I ″, I ″) output from the second complex multiplier 131.
Q "), and detects the phase error amount of a symbol (TMCC, TAB signal, burst signal symbol) specified based on the frame synchronization timing output from the frame synchronization unit 134, and corrects this phase error amount. A phase error correction signal (I ₂ , Q ₂ ) having a phase component is generated.
The generated phase error correction signal (I ₂ , Q ₂ )
Of the transmission data (I ′,
By performing complex multiplication with Q ′), the phase error of the carrier is corrected. Once carrier phase synchronization is established,
The state shifts to the state where the protection of the timing synchronization, the protection of the frame synchronization, the frequency synchronization of the carrier and the phase synchronization of the carrier are protected (step S6).

【００７１】なお、以上の処理中に、タイミング同期が
外れた場合には、タイミング同期の引き込み処理（ステ
ップＳ２）に推移し、このステップ２から処理が続行さ
れる。また、フレーム同期が外れた場合には、フレーム
同期の引き込み処理（ステップＳ３）に推移し、このス
テップＳ３から処理が続行される。また、搬送波の周波
数同期が外れた場合には、搬送波の周波数同期の引き込
み処理（ステップＳ４）に推移し、このステップＳ４か
ら処理が続行される。また、搬送波の位相同期が外れた
場合には、搬送波の位相同期の引き込み処理（ステップ
Ｓ５）に推移し、このステップＳ５から処理が続行され
る。If timing synchronization is lost during the above process, the process proceeds to the timing synchronization pull-in process (step S2), and the process is continued from step 2. If the frame synchronization is lost, the process proceeds to the frame synchronization pull-in process (step S3), and the process is continued from step S3. If the frequency synchronization of the carrier is lost, the process proceeds to the process of pulling in the frequency synchronization of the carrier (step S4), and the process is continued from step S4. If the phase of the carrier is out of phase, the process proceeds to the step of pulling in the phase of the carrier (step S5), and the process is continued from step S5.

【００７２】このように、タイミング同期、フレーム同
期、搬送波の周波数同期、搬送波の位相同期といった順
序で、同期動作を行うことによって、復調部１０１で
は、複数の変調方式が採用され各変調方式が動的に変化
するデジタル衛星放送の各種同期を簡易な構成で確実に
検出することができる。また、劣悪な受信環境下におい
ても小さな回路規模で確実に同期を検出することができ
る。As described above, by performing the synchronization operation in the order of timing synchronization, frame synchronization, carrier frequency synchronization, and carrier phase synchronization, the demodulation section 101 employs a plurality of modulation schemes and operates each modulation scheme. It is possible to reliably detect various synchronizations of digital satellite broadcasting that change in a simple manner with a simple configuration. In addition, synchronization can be reliably detected with a small circuit scale even in a poor reception environment.

【００７３】（搬送波の周波数同期部）つぎに、搬送波
の周波数同期部１３０についてさらに詳細に説明を行
う。(Carrier Wave Frequency Synchronization Unit) Next, the carrier frequency synchronization unit 130 will be described in more detail.

【００７４】図６に周波数同期部１３０のブロック構成
図を示す。FIG. 6 shows a block diagram of the frequency synchronization section 130.

【００７５】周波数同期部１３０は、図６に示すよう
に、タイミング制御回路１４１と、周波数誤差検出回路
１４２と、フィルタ１４３と、ＮＣＯ（Numerical Cont
rol Oscillator）１４４とから構成される。As shown in FIG. 6, the frequency synchronization section 130 includes a timing control circuit 141, a frequency error detection circuit 142, a filter 143, and an NCO (Numerical Control).
rol oscillator 144).

【００７６】タイミング制御回路１４１には、図２に示
したフレーム同期回路１３４からフレームスタートフラ
グ（ＦＳＴフラグ）が入力される。タイミング制御回路
１４１は、このＦＳＴフラグから、シンボル数をカウン
トすることによって、ＴＭＣＣデータ、ＴＡＢ信号（同
期ワード）、バースト信号等のＢＳデジタル放送でＢＰ
ＳＫ変調されることが規定されているシンボルタイミン
グを特定する。タイミング制御回路１４１は、そのシン
ボルがＴＭＣＣデータ、ＴＡＢ信号、バースト信号の位
置であることを特定する周波数同期情報更新フラグを生
成し、フィルタ１４３及びＮＣＯ１４４に供給する。こ
の周波数同期情報更新フラグは、ＴＭＣＣデータ、ＴＡ
Ｂ信号、バースト信号の最初の１シンボルを除いた各シ
ンボルで有効（１）となるフラグである。これは、後述
する周波数誤差検出回路１４２で、シンボルとシンボル
との差動演算を行うため、最初の１つめのシンボルがＢ
ＰＳＫ変調がされた信号に基づき生成された情報ではな
くなるためである。A frame start flag (FST flag) is input to the timing control circuit 141 from the frame synchronization circuit 134 shown in FIG. The timing control circuit 141 counts the number of symbols from the FST flag, thereby transmitting the BP in the BS digital broadcast such as TMCC data, TAB signal (synchronization word), and burst signal.
The symbol timing that is specified to be SK modulated is specified. The timing control circuit 141 generates a frequency synchronization information update flag specifying that the symbol is the position of the TMCC data, the TAB signal, and the burst signal, and supplies the frequency synchronization information update flag to the filter 143 and the NCO 144. This frequency synchronization information update flag includes the TMCC data, TA
This flag is valid (1) for each symbol except the first symbol of the B signal and the burst signal. This is because the frequency error detection circuit 142, which will be described later, performs a differential operation between the symbols, so that the first symbol is B
This is because the information is not information generated based on the PSK-modulated signal.

【００７７】周波数誤差検出回路１４２は、図７に示す
ように、位相誤差検出回路１５１と、レジスタ１５２
と、減算器１５３とから構成される。As shown in FIG. 7, the frequency error detection circuit 142 includes a phase error detection circuit 151 and a register 152
And a subtractor 153.

【００７８】位相誤差検出回路１５１は、第１の複素乗
算器１２９から出力される伝送データ（Ｉ′，Ｑ′）に
含まれている位相誤差成分を検出する。具体的には、位
相誤差検出回路１５１は、伝送データ（Ｉ′，Ｑ′）
が、ＢＰＳＫの本来の伝送シンボルの信号点からどれだ
け位相がずれているかを示す位相誤差量Δθ₁を算出す
る。算出した位相誤差量Δθ₁は、レジスタ１５２及び
減算器１５３に供給される。The phase error detection circuit 151 detects a phase error component included in the transmission data (I ', Q') output from the first complex multiplier 129. Specifically, the phase error detection circuit 151 transmits the transmission data (I ′, Q ′)
Calculates the phase error amount Δθ ₁ indicating how much the phase is shifted from the signal point of the original transmission symbol of BPSK. The calculated phase error amount Δθ ₁ is supplied to the register 152 and the subtractor 153.

【００７９】レジスタ１５２は、位相誤差検出回路１５
１により検出された位相誤差量Δθ ₁を１シンボルクロ
ック分遅延させる。レジスタ１５２により１シンボルク
ロック遅延された位相誤差量Δθ₁は、減算器１５３に
入力される。The register 152 stores the phase error detection circuit 15
1 the phase error Δθ detected ₁For one symbol
Delay by the amount of the clock. One symbol mark by register 152
Lock-delayed phase error amount Δθ₁To the subtractor 153
Is entered.

【００８０】減算器１５３は、位相誤差検出回路１５１
から出力された現在の位相誤差量Δθ₁から、レジスタ
１４２により１シンボルクロック遅延された位相誤差量
Δθ₁を減算し、周波数誤差量Δｆ₁を算出する。ここ
で、減算回路１５３は、単純減算を行うとともに、±９
０°の角度範囲でのＭＯＤ演算機能も有している。ＢＰ
ＳＫ変調の場合、−９０°≦Δｆ₁≦９０°の範囲が角
度検出範囲となる。すなわち、１シンボル時間で、周波
数誤差による位相回転量は、−９０°以上＋９０°未満
となる。従って、この減算器１５３は、単純減算ととも
に、以下に示すようなＭＯＤ演算も行う。 （Δθ₁−Δθ₁φ＋９０°）ｍｏｄ１８０°−９０° なお、Δθ₁φは、レジスタ１５２の出力である。The subtracter 153 includes a phase error detection circuit 151
From the current phase error amount [Delta] [theta] ₁ that is output from the 1 symbol clock delayed phase error amount [Delta] [theta] ₁ is subtracted by the register 142, and calculates a frequency error amount Delta] f _1. Here, the subtraction circuit 153 performs simple subtraction, and outputs
It also has a MOD calculation function in an angle range of 0 °. BP
In the case of SK modulation, the range of -90 ° ≦ Δf ₁ ≦ 90 ° is the angle detection range. That is, in one symbol time, the phase rotation amount due to the frequency error is equal to or more than -90 ° and less than + 90 °. Therefore, the subtractor 153 performs the following MOD operation together with the simple subtraction. (Δθ ₁ −Δθ ₁ φ + 90 °) mod 180 ° −90 ° where Δθ ₁ φ is the output of the register 152.

【００８１】以上のように周波数誤差検出回路１３１に
より検出された周波数誤差量Δｆ₁は、フィルタ１４３
に供給される。The frequency error amount Δf ₁ detected by the frequency error detection circuit 131 as described above
Supplied to

【００８２】フィルタ１４３は、例えばＩＩＲ（Infini
te Impulse Response）フィルタ等のループフィルタか
らなり、ＬＰＦ（Low pass filter）の特性を有してい
る。フィルタ１４３は、周波数誤差検出回路１４２から
周波数誤差量Δｆ₁が入力され、入力されたこの周波数
誤差量Δｆ₁を平均化して出力する。The filter 143 is, for example, an IIR (Infini
It is composed of a loop filter such as a te Impulse Response filter and has the characteristics of an LPF (Low pass filter). The filter 143 receives the frequency error Δf ₁ from the frequency error detection circuit 142, averages the input frequency error Δf ₁ , and outputs the averaged frequency error Δf ₁ .

【００８３】例えば、フィルタ１４３は、図８に示すよ
うに、周波数誤差量Δｆ₁に利得Ｇを乗算する第１の乗
算器１５４と、周波数誤差量Δｆ₁に帯域を決定する係
数Ｋを乗算する第２の乗算器１５５と、フィルタ出力に
係数（１−Ｋ）を乗算する第３の乗算器１５６と、第２
の乗算器１５５の出力と第３の乗算器１５６の出力とを
加算する加算器１５７と、加算器１５７の出力を遅延さ
せるレジスタ１５８とから構成される。このような構成
のフィルタ１４３は、入力された周波数誤差量Δｆ₁を
係数Ｋ、利得Ｇでループフィルタリングし、平均化した
周波数誤差量Δｆ₁をレジスタ１５８から出力する。For example, as shown in FIG. 8, the filter 143 multiplies a frequency error Δf ₁ by a gain G and a frequency multiplier Δf ₁ by a coefficient K for determining a band, as shown in FIG. A second multiplier 155, a third multiplier 156 for multiplying the filter output by a coefficient (1-K),
An adder 157 that adds the output of the multiplier 155 and the output of the third multiplier 156, and a register 158 that delays the output of the adder 157. The filter 143 having such a configuration loop-filters the input frequency error amount Δf ₁ with the coefficient K and the gain G, and outputs the averaged frequency error amount Δf ₁ from the register 158.

【００８４】ここで、レジスタ１５８は、その時刻にお
ける平均化した周波数誤差量Δｆ₁を保持することとな
る。このレジスタ１５８は、タイミング制御回路１４１
から供給される周波数同期情報更新フラグがイネーブル
信号として入力され、周波数同期情報更新フラグが有効
（１）とされているときにのみ、内部データを更新す
る。そのため、フィルタ１４３は、ＴＭＣＣ，ＴＡＢ，
バーストシンボルの位置で得られた周波数誤差量Δｆ₁
に対してのみ動作し、それ以外のシンボル位置では、最
後のフィルタ出力値を保持する。すなわち、このフィル
タ１４３は、ＢＰＳＫで変調されているシンボルの周波
数誤差量Δｆ₁のみを抽出して間欠的にフィルタリング
を行う。Here, the register 158 holds the frequency error amount Δf ₁ averaged at that time. This register 158 stores the timing control circuit 141
Is updated as an enable signal, and the internal data is updated only when the frequency synchronization information update flag is valid (1). Therefore, the filter 143 includes TMCC, TAB,
Frequency error Δf ₁ obtained at the position of the burst symbol
, And retains the last filter output value in other symbol positions. That is, the filter 143 extracts only the frequency error Δf _{1 of the} symbol modulated by BPSK and performs intermittent filtering.

【００８５】ＮＣＯ１４４には、フィルタ１４３から平
均化された周波数誤差量Δｆ₁が入力される。ＮＣＯ１
４４は、この周波数誤差量Δｆ₁に基づき周波数誤差補
正信号（Ｉ₁，Ｑ₁）を生成し、出力する。The frequency error Δf ₁ averaged from the filter 143 is input to the NCO 144. NCO1
44 generates and outputs a frequency error correction signal (I ₁ , Q ₁ ) based on the frequency error amount Δf ₁ .

【００８６】ＮＣＯ１４４は、図９に示すように、第１
の累加算器１６１と、第２の累加算器１６２と、直交座
標変換回路１６３とから構成される。As shown in FIG. 9, the NCO 144
, A second accumulator 162, and a rectangular coordinate conversion circuit 163.

【００８７】第１の累加算器１６１は、加算器１６５
と、レジスタ１６６とから構成される。加算器１６５
は、フィルタ１４３から入力された周波数誤差量Δｆ₁
と、レジスタ１６６の格納値とを加算演算する。レジス
タ１６６は、その加算結果で格納値を更新する。第１の
累加算器１６１は、この加算器１６５とレジスタ１６６
とにより、１シンボルクロック毎に周波数誤差量Δｆ₁
の累積加算を行う。このように周波数誤差量Δｆ₁を累
加算することによって、レジスタ１６６には、その時刻
における周波数補正量ｆ₁が格納されることとなる。第
１の累加算器１６１は、このレジスタ１６６に格納され
た、その時刻における周波数補正量ｆ₁を、第２の累加
算器１６２に供給する。The first accumulator 161 includes an adder 165
And a register 166. Adder 165
Is the frequency error Δf ₁ input from the filter 143
And the value stored in the register 166 are added. Register 166 updates the stored value with the addition result. The first accumulator 161 includes the adder 165 and the register 166.
, The frequency error amount Δf _{1 for} each symbol clock
Is cumulatively added. By cumulatively adding the frequency error amount Δf ₁ in this manner, the register 166 stores the frequency correction amount f _{1 at} that time. The first accumulator 161 supplies the frequency correction amount f ₁ at that time stored in the register 166 to the second accumulator 162.

【００８８】第２の累加算器１６２は、加算器１６７
と、レジスタ１６８とから構成される。加算器１６７
は、第１の累加算器１６１から入力された周波数補正量
ｆ₁と、レジスタ１６８の格納値とを加算演算する。レ
ジスタ１６８は、その加算結果で格納値を更新する。第
２の累加算器１６２は、この加算器１６７とレジスタ１
６８とにより、１シンボルクロック毎に周波数補正量ｆ
₁の累積加算を行う。このように周波数補正量ｆ₁を累加
算することによって、レジスタ１６８には、その時刻に
おける位相補正量θ₁が格納されることとなる。第２の
累加算器１６２は、このレジスタ１６８に格納された、
その時刻における位相補正量θ₁を直交座標変換回路１
６３に供給する。The second accumulator 162 includes an adder 167
And a register 168. Adder 167
Calculates the addition of the frequency correction amount f ₁ input from the first accumulator 161 and the value stored in the register 168. Register 168 updates the stored value with the addition result. The second accumulator 162 includes the adder 167 and the register 1
68, the frequency correction amount f for each symbol clock
Performs cumulative addition of ₁ . By cumulatively adding the frequency correction amount f ₁ in this manner, the phase correction amount θ _{1 at} that time is stored in the register 168. The second accumulator 162 stores the value stored in the register 168,
The phase correction amount θ ₁ at that time is converted into a rectangular coordinate conversion circuit 1
63.

【００８９】直交座標変換回路１６３は、角度データと
して出力される位相補正量θ₁を、直交座標信号に変換
する処理を行う。例えば、第２の累加算器１６２のレジ
スタ１６８をＭｏｄ３６０°で剰余演算するように構成
し、そのレジスタ１６８から出力されたデータを直交座
標データに変換する変換テーブルを用いて、直交座標信
号を生成する。この直交座標変換回路１６３は、位相補
正量θ₁を直交座標信号に変換して得られる周波数誤差
補正信号（Ｉ₁，Ｑ₁）を、第１の複素乗算器１２９に供
給する。The rectangular coordinate conversion circuit 163 performs a process of converting the phase correction amount θ ₁ output as angle data into a rectangular coordinate signal. For example, the register 168 of the second accumulator 162 is configured to perform a modulo operation at Mod 360 °, and a rectangular coordinate signal is generated using a conversion table that converts data output from the register 168 into rectangular coordinate data. I do. This orthogonal coordinate conversion circuit 163 supplies the first complex multiplier 129 with a frequency error correction signal (I ₁ , Q ₁ ) obtained by converting the phase correction amount θ ₁ into a rectangular coordinate signal.

【００９０】ここで、ＮＣＯ１４４の第１の累加算器１
６１のレジスタ１６６（その時刻における周波数補正量
ｆ₁を格納しているレジスタ）は、タイミング制御回路
１４１から供給される周波数同期情報更新フラグがイネ
ーブル信号として入力され、ＢＰＳＫフラグが有効
（１）とされているときにのみ、内部データを更新す
る。Here, the first accumulator 1 of the NCO 144
The register 166 (register storing the frequency correction amount f ₁ at that time) receives the frequency synchronization information update flag supplied from the timing control circuit 141 as an enable signal, and indicates that the BPSK flag is valid (1). Update internal data only when it is.

【００９１】そのため、ＮＣＯ１４４から出力される周
波数誤差補正信号（Ｉ₁，Ｑ₁）の発振周波数の更新が、
ＴＡＢ，ＴＭＣＣ，バースト位置でのみ行われ、それ以
外の位置では、最後の発振周波数が保持される。すなわ
ち、このＮＣＯ１４４は、ＢＰＳＫで変調されているシ
ンボルに対してのみ、周波数誤差補正信号（Ｉ₁，Ｑ₁）
の発振周波数を変更するといった、間欠的な動作を行
う。Therefore, the updating of the oscillation frequency of the frequency error correction signal (I ₁ , Q ₁ ) output from the NCO 144
This is performed only at the TAB, TMCC, and burst positions, and the remaining oscillation frequency is held at other positions. That is, the NCO 144 applies the frequency error correction signal (I ₁ , Q ₁ ) only to the symbol modulated by BPSK.
Intermittent operation such as changing the oscillation frequency of

【００９２】以上のように周波数同期部１２９は、周波
数誤差量Δｆ₁を検出し、検出した周波数誤差量Δｆ₁を
フィルタリングして平均化する。そして、平均化した周
波数誤差量Δｆ₁を２回累積加算してその時刻の位相補
正量θ₁に変換した後、周波数誤差補正信号（Ｉ₁，
Ｑ₁）を生成する。このようにして得られた周波数誤差
補正信号（Ｉ₁，Ｑ₁）を用いて伝送データ(Ｉ，Ｑ）を
位相回転させることにより、伝送データ(Ｉ，Ｑ）に含
まれている搬送波周波数誤差が補正されることとなる。
そして、さらに、フレーム同期をすることにより得られ
たフレーム開始フラグ（ＦＳＴ）からシンボル数をカウ
ントすることによって、ＴＭＣＣ、ＴＡＢ、バーストと
いった必ずＢＰＳＫ変調されているシンボル位置を特定
し、このＢＳＰＫ変調されているシンボル位置でのみ搬
送波周波数の同期処理を行う。[0092] frequency synchronization unit 129 as described above, detects a frequency error amount Delta] f _1, averaging filter the frequency error amount Delta] f ₁ detected. Then, the averaged frequency error amount Δf ₁ is added twice to convert it to the phase correction amount θ ₁ at that time, and then the frequency error correction signal (I ₁ ,
Q ₁ ). By rotating the phase of the transmission data (I, Q) using the frequency error correction signal (I ₁ , Q ₁ ) obtained in this manner, the carrier frequency error included in the transmission data (I, Q) is obtained. Is corrected.
Further, by counting the number of symbols from a frame start flag (FST) obtained by performing frame synchronization, the position of a symbol that is always BPSK modulated, such as TMCC, TAB, or burst, is specified. The synchronization process of the carrier frequency is performed only at the symbol position where the symbol is present.

【００９３】なお、搬送波周波数誤差が完全補正された
状態となると、第１の累加算器１６１から出力される周
波数誤差量Δｆ₁は０となり、第２の累加算器１６２か
ら出力される位相補正量θ₁は、一定の値を出力し続け
ることとなる。When the carrier frequency error is completely corrected, the frequency error Δf ₁ output from the first accumulator 161 becomes 0, and the phase correction amount output from the second accumulator 162 becomes zero. The amount θ ₁ continues to output a constant value.

【００９４】（搬送波の位相同期部）つぎに、搬送波の
位相同期部１３０についてさらに詳細に説明を行う。(Carrier Wave Phase Synchronization Unit) Next, the carrier phase synchronization unit 130 will be described in further detail.

【００９５】図１０に位相同期部１３２のブロック構成
図を示す。FIG. 10 is a block diagram of the phase synchronization section 132.

【００９６】位相同期部１３２は、図１０に示すよう
に、タイミング制御回路１７１と、位相誤差検出回路１
７２と、フィルタ１７３と、ＮＣＯ１７４とから構成さ
れる。As shown in FIG. 10, the phase synchronization section 132 includes a timing control circuit 171 and a phase error detection circuit 1.
72, a filter 173, and an NCO 174.

【００９７】タイミング制御回路１７１には、図２に示
したフレーム同期回路１３４からフレームスタートフラ
グ（ＦＳＴフラグ）が入力される。タイミング制御回路
１７１は、このＦＳＴフラグから、シンボル数をカウン
トすることによって、ＴＭＣＣデータ、ＴＡＢ信号（同
期ワード）、バースト信号等のＢＳデジタル放送で必ず
ＢＰＳＫ変調されることが規定されているシンボルタイ
ミングを特定する。タイミング制御回路１７１は、その
シンボルがＴＭＣＣデータ、ＴＡＢ信号、バースト信号
である場合に有効（１）となるＢＰＳＫフラグを生成
し、フィルタ１７３及びＮＣＯ１７４に供給する。The frame start flag (FST flag) is input to the timing control circuit 171 from the frame synchronization circuit 134 shown in FIG. The timing control circuit 171 counts the number of symbols from the FST flag, and thereby determines the symbol timing that is always BPSK-modulated in BS digital broadcasting such as TMCC data, TAB signal (synchronization word), and burst signal. To identify. The timing control circuit 171 generates a BPSK flag that is valid (1) when the symbol is a TMCC data, a TAB signal, or a burst signal, and supplies the BPSK flag to the filter 173 and the NCO 174.

【００９８】なお、このタイミング同期回路１７１は、
周波数同期部１３０のタイミング同期回路１４１と共用
化して用いてもよい。Note that the timing synchronization circuit 171
It may be used in common with the timing synchronization circuit 141 of the frequency synchronization unit 130.

【００９９】位相誤差検出回路１７２は、第２の複素乗
算器１３１から出力される伝送データ（Ｉ″，Ｑ″）に
含まれている位相誤差成分を検出する。具体的には、位
相誤差検出回路１７２は、伝送データ（Ｉ″，Ｑ″）
が、ＢＰＳＫの本来の伝送シンボルの信号点からどれだ
け位相がずれているかを示す位相誤差量Δθ₂を算出す
る。算出した位相誤差量Δθ₂は、フィルタ１７３に供
給される。The phase error detection circuit 172 detects a phase error component included in the transmission data (I ″, Q ″) output from the second complex multiplier 131. Specifically, the phase error detection circuit 172 transmits the transmission data (I ″, Q ″)
Calculates the phase error amount Δθ ₂ indicating how much the phase is shifted from the signal point of the original transmission symbol of BPSK. The calculated phase error amount Δθ ₂ is supplied to the filter 173.

【０１００】また、この位相誤差検出回路１７２により
検出された位相誤差量Δθ₂は、Ｃ／Ｎ比推定回路１３
９にも供給される。The phase error amount Δθ ₂ detected by the phase error detection circuit 172 is calculated based on the C / N ratio estimation circuit 13
9 as well.

【０１０１】フィルタ１７３は、例えばＩＩＲ（Infini
te Impulse Response）フィルタ等のループフィルタか
らなり、ＬＰＦ（Low pass filter）の特性を有してい
る。その構成は、図８に示した周波数同期部１３０のフ
ィルタ１４３と同一でよい。もっとも、位相誤差量Δθ
₂に乗算する利得Ｇ、帯域を決定する係数Ｋの値は、適
応的に設定され、周波数同期部１３０のフィルタ１４３
とは異なってもよい。フィルタ１７３は、入力された位
相誤差量Δθ₂を係数Ｋ、利得Ｇでループフィルタリン
グし、平均化した位相誤差量Δθ₂を出力する。The filter 173 is, for example, an IIR (Infini
It is composed of a loop filter such as a te Impulse Response filter and has the characteristics of an LPF (Low pass filter). The configuration may be the same as the filter 143 of the frequency synchronization section 130 shown in FIG. However, the phase error amount Δθ
The value of the gain G by which ₂ is multiplied and the value of the coefficient K that determines the band are adaptively set, and the filter 143 of the frequency synchronization unit 130
And may be different. The filter 173 loop-filters the input phase error amount Δθ ₂ with a coefficient K and a gain G, and outputs an averaged phase error amount Δθ ₂ .

【０１０２】ここで、その時刻における平均化した位相
誤差量Δθ₂を保持するレジスタは、タイミング制御回
路１７１から供給されるＢＰＳＫフラグがイネーブル信
号として入力され、ＢＰＳＫフラグが有効（１）とされ
ているときにのみ、内部データを更新する。そのため、
フィルタ１７３は、ＴＭＣＣ，ＴＡＢ，バーストシンボ
ルの位置で得られた位相誤差量Δθ₂に対してのみ動作
し、それ以外のシンボル位置では、最後のフィルタ出力
値を保持する。すなわち、このフィルタ１４３は、ＢＰ
ＳＫで変調されているシンボルの位相誤差量Δθ₂のみ
を抽出して間欠的にフィルタリングを行う。Here, in the register holding the averaged phase error amount Δθ ₂ at that time, the BPSK flag supplied from the timing control circuit 171 is input as an enable signal, and the BPSK flag is made valid (1). Update internal data only when for that reason,
The filter 173 operates only for the phase error amount Δθ ₂ obtained at the positions of the TMCC, TAB, and burst symbols, and holds the last filter output value at other symbol positions. That is, this filter 143 is
Only the phase error amount Δθ _{2 of the} symbol modulated by SK is extracted and intermittently filtered.

【０１０３】ＮＣＯ１７４には、フィルタ１７３から平
均化された位相誤差量Δθ₂が入力される。ＮＣＯ１７
４は、この位相誤差量Δθ₂に基づき位相誤差補正信号
（Ｉ₂，Ｑ₂）を生成し、出力する。The averaged phase error Δθ ₂ is input from the filter 173 to the NCO 174. NCO17
4 generates and outputs a phase error correction signal (I ₂ , Q ₂ ) based on the phase error amount Δθ ₂ .

【０１０４】ＮＣＯ１７４は、図１１に示すように、累
加算器１８１と、直交座標変換回路１８２とから構成さ
れる。As shown in FIG. 11, the NCO 174 includes a cumulative adder 181 and a rectangular coordinate conversion circuit 182.

【０１０５】累加算器１８１は、加算器１８３と、レジ
スタ１８４とから構成される。加算器１８３は、フィル
タ１７３から入力された位相誤差量Δθ₂と、レジスタ
１８４の格納値とを加算演算する。レジスタ１８４は、
その加算結果で格納値を更新する。累加算器１８１は、
この加算器１８３とレジスタ１８４とにより、１シンボ
ルクロック毎に位相誤差量Δθ₂の累積加算を行う。こ
のように位相誤差量Δθ₂を累加算することによって、
レジスタ１８４には、その時刻における位相補正量θ₂
が格納されることとなる。累加算器１８１は、このレジ
スタ１８４に格納された、その時刻における位相補正量
θ₂を直交座標変換回路１８２に供給する。The accumulator 181 comprises an adder 183 and a register 184. The adder 183 performs an addition operation on the phase error amount Δθ ₂ input from the filter 173 and the value stored in the register 184. Register 184
The stored value is updated with the addition result. The accumulator 181 is
The adder 183 and the register 184 perform cumulative addition of the phase error amount Δθ ₂ for each symbol clock. By cumulatively adding the phase error amount Δθ ₂ in this manner,
The register 184 stores the phase correction amount θ _{2 at} that time.
Will be stored. The accumulator 181 supplies the phase correction amount θ ₂ stored in the register 184 at that time to the orthogonal coordinate conversion circuit 182.

【０１０６】ここで、累加算器１８１のレジスタ１８４
（その時刻における位相補正量θ₂を保持するレジス
タ）は、タイミング制御回路１７１から供給されるＢＰ
ＳＫフラグがイネーブル信号ＥＮとして入力され、ＢＰ
ＳＫフラグが有効（１）とされているときのみ、内部デ
ータを更新する。Here, register 184 of accumulator 181
(The register holding the phase correction amount θ ₂ at that time) is the BP supplied from the timing control circuit 171.
The SK flag is input as the enable signal EN, and the BP
Only when the SK flag is valid (1), the internal data is updated.

【０１０７】そのため、ＮＣＯ１７４から出力される位
相誤差補正信号（Ｉ₂，Ｑ₂）の更新が、ＴＡＢ，ＴＭＣ
Ｃ，バースト位置でのみ行われ、それ以外の位置では、
最後の位相補正量が保持される。すなわち、このＮＣＯ
１７４は、ＢＰＳＫで変調されているシンボルに対して
のみ、位相誤差補正信号（Ｉ₂，Ｑ₂）を変更するといっ
た、間欠的な動作を行う。Therefore, the phase error correction signal (I ₂ , Q ₂ ) output from NCO 174 is updated by TAB, TMC
C, only at the burst position, at other positions,
The last phase correction amount is held. That is, this NCO
174 performs an intermittent operation such as changing the phase error correction signal (I ₂ , Q ₂ ) only for the symbol modulated by BPSK.

【０１０８】なお、レジスタ１８４に入力されるＢＰＳ
Ｋフラグは、レジスタ１８５により１タイミング遅延し
て入力される。これは、前段のフィルタ１７３により更
新された後の位相誤差量Δθ₂を用いて、このレジスタ
１８４を更新するためである。The BPS input to the register 184
The K flag is input by the register 185 with a delay of one timing. This is because the register 184 is updated using the phase error amount Δθ ₂ updated by the filter 173 at the previous stage.

【０１０９】直交座標変換回路１８２は、角度データと
して出力される位相補正量θ₂を、直交座標信号に変換
する処理を行う。例えば、レジスタ１８４をＭｏｄ３６
０°で剰余演算するように構成し、そのレジスタ１８４
から出力されたデータを直交座標データに変換する変換
テーブルを用いて、直交座標信号を生成する。この直交
座標変換回路１８２は、位相補正量θ₂を直交座標信号
に変換して得られる周波数誤差補正信号（Ｉ₂，Ｑ₂）
を、第２の複素乗算器１３１に供給する。The rectangular coordinate conversion circuit 182 performs a process of converting the phase correction amount θ ₂ output as angle data into a rectangular coordinate signal. For example, register 184 is Mod36
The remainder operation is performed at 0 °, and its register 184
A rectangular coordinate signal is generated using a conversion table for converting the data output from the data into rectangular coordinate data. The orthogonal coordinate conversion circuit 182 converts the phase correction amount θ ₂ into a rectangular coordinate signal and obtains a frequency error correction signal (I ₂ , Q ₂ ).
Is supplied to the second complex multiplier 131.

【０１１０】以上のように位相同期部１３２は、位相誤
差量Δθ₂を検出し、検出した位相誤差量Δθ₂をフィル
タリングして平均化する。そして、平均化した位相誤差
量Δθ₂を累加算してその時刻の位相補正量θ₂に変換し
た後、周波数誤差補正信号（Ｉ₂，Ｑ₂）を生成する。こ
のようにして得られた周波数誤差補正信号（Ｉ₂，Ｑ₂）
により、伝送データ(Ｉ₁，Ｑ₁）を位相回転させること
により、伝送データ(Ｉ₁，Ｑ₁）に含まれている搬送波
位相誤差が補正されることとなる。なお、搬送波位相誤
差が完全補正された状態となると、フィルタ１３５から
出力される位相誤差量Δθ₂は０となり、累加算器１６
４から出力される位相補正量θ₂は、一定の値を出力し
続けることとなる。[0110] phase synchronization unit 132 as described above, detects a phase error amount [Delta] [theta] _2, averaging by filtering the phase error amount [Delta] [theta] ₂ was detected. Then, after accumulating the averaged phase error amount Δθ ₂ and converting it into a phase correction amount θ ₂ at that time, a frequency error correction signal (I ₂ , Q ₂ ) is generated. The frequency error correction signal (I ₂ , Q ₂ ) thus obtained
Accordingly, by phase rotation transmission data (I _1, Q _1), so that the carrier phase error contained in the transmission data (I _1, Q ₁₎ is corrected. When the carrier phase error is completely corrected, the phase error amount Δθ ₂ output from the filter 135 becomes 0, and the accumulator 16
The phase correction amount θ ₂ output from the output unit 4 continuously outputs a constant value.

【０１１１】（Ｃ／Ｎ比推定回路）従来の技術で説明を
したように、このＣ／Ｎ比は、以下に示すような雑音の
分散σ²により推定される。 σ²＝［Σ｛（Ｉ_R−Ｉ₀）²＋（Ｑ_R−Ｑ₀）²｝］／Ｎ （Ｉ_R ，Ｑ_R）：受信信号の信号点 （Ｉ₀ ，Ｑ₀）：受信信号の本来の信号点 Ｎ：サンプル数。(C / N Ratio Estimation Circuit) As described in the prior art, the C / N ratio is estimated by the noise variance σ ² as described below. ^{σ 2 = [Σ {(I} R -I 0) 2 + (Q R -Q 0) 2}] / N (I R, Q R): the signal point of the received signal (I _0, Q _0): the received signal N: the number of samples.

【０１１２】ところで、図１２に、Ｃ／Ｎに対する雑音
電力（ＮＰ）の関係、及び、Ｃ／Ｎに対する位相誤差の
二乗（Δθ²）の関係についてのシュミレーション結果
を示す。FIG. 12 shows simulation results on the relationship between noise power (NP) with respect to C / N and the relationship between the square of the phase error (Δθ ² ) with respect to C / N.

【０１１３】図１２中に示している雑音電力（ＮＰ）
は、受信信号と仮定する送信信号点とのユークリッド距
離の２乗の平均として求めた。なお、仮定する送信電力
は１としている。また、図１２中に示している位相誤差
の二乗Δθ²は、雑音電力ＮＰと比較するため、規格化
係数（１／２５００）を乗じて、グラフ上に示してい
る。Noise power (NP) shown in FIG.
Was determined as the average of the square of the Euclidean distance between the reception signal and the transmission signal point assumed. Note that the assumed transmission power is 1. Further, the square of the phase error Δθ ² shown in FIG. 12 is multiplied by a normalization coefficient (1/2500) for comparison with the noise power NP, and is shown on the graph.

【０１１４】この図１２のシュミレーション結果に示す
ように、雑音電力（ＮＰ）と位相誤差の二乗Δθ²と
は、Ｃ／Ｎに対して、おおよそ一致した関係を有してい
ることがわかる。As shown in the simulation result of FIG. 12, it can be seen that the noise power (NP) and the square of the phase error Δθ ² have a roughly coincident relationship with C / N.

【０１１５】従って、雑音は、本来の信号点から受信信
号の信号点までの位相誤差の二乗Δθ²で推定すること
が可能である。Therefore, the noise can be estimated from the square of the phase error Δθ ² from the original signal point to the signal point of the received signal.

【０１１６】そこで、このＣ／Ｎ比推定回路１３９で
は、搬送波同期処理を行う際に検出する位相誤差に基づ
き、Ｃ／Ｎ比を以下のように推定する。 Ｃ／Ｎ比＝σ²＝Σ（Δθ）²／Ｎ つぎに、このＣ／Ｎ比推定回路１３９の具体的な回路構
成について説明をする。Therefore, the C / N ratio estimating circuit 139 estimates the C / N ratio as follows based on the phase error detected when performing the carrier synchronization processing. C / N ratio = σ ² = Σ (Δθ) ² / N Next, a specific circuit configuration of the C / N ratio estimation circuit 139 will be described.

【０１１７】図１３に、位相誤差推定回路１３７の構成
を示す。FIG. 13 shows the configuration of the phase error estimating circuit 137.

【０１１８】Ｃ／Ｎ比推定回路１３９は、乗算器２０１
と、カウンタ２０２と、比較器２０３と、加算器２０４
と、セレクタ２０５と、第１のレジスタ２０６と、第２
のレジスタ２０７と、１／Ｎ回路２０８とを備えて構成
される。The C / N ratio estimating circuit 139 includes a multiplier 201
, Counter 202, comparator 203, adder 204
, The selector 205, the first register 206, and the second
207 and a 1 / N circuit 208.

【０１１９】乗算器２０１は、位相同期部１３２から出
力された位相誤差量Δθ₂を二乗演算する。カウンタ２
０２は、シンボルクロックを０〜Ｎ−１までカウントす
る。比較器２０３は、カウンタのカウント値がＮ−１の
ときに出力を有効（１）とする。Multiplier 201 squares phase error Δθ ₂ output from phase synchronization section 132. Counter 2
02 counts the symbol clock from 0 to N-1. The comparator 203 makes the output valid (1) when the count value of the counter is N-1.

【０１２０】加算器２０４は、乗算器２０１からの出力
値と、後段の第１のレジスタ２０６の出力値とを加算す
る。セレクタ２０５は、加算器２０４の出力値と、乗算
器２０１の出力値とを選択的に切り換える。セレクタ２
０５は、比較器２０３の出力が有効（１）の場合に、つ
まり、カウンタ２０２のカウント値がＮ−１のときに乗
算器２０１の出力値を選択し、比較器２０３の出力が無
効（０）の場合に、つまり、カウンタ２０２のカウント
値がＮ−１以外のときに加算器２０４の出力値を選択す
る。セレクタ２０５により選択された値は、第１のレジ
スタ２０６に格納される。そして、この第１のレジスタ
２０６に格納されている値は、加算器２０４にフィード
バックされる。The adder 204 adds the output value of the multiplier 201 and the output value of the first register 206 at the subsequent stage. The selector 205 selectively switches between the output value of the adder 204 and the output value of the multiplier 201. Selector 2
05, when the output of the comparator 203 is valid (1), that is, when the count value of the counter 202 is N-1, the output value of the multiplier 201 is selected, and the output of the comparator 203 is invalid (0 ), That is, when the count value of the counter 202 is other than N−1, the output value of the adder 204 is selected. The value selected by the selector 205 is stored in the first register 206. Then, the value stored in the first register 206 is fed back to the adder 204.

【０１２１】すなわち、加算器２０４、セレクタ２０
５、第１のレジスタ２０６により、カウンタ２０２のカ
ウント値が０〜Ｎ−１の間に入力される位相誤差量の二
乗Δθ ₂ ²を累積加算する。そして、カウンタの値がＮ−
１となったときに、第１のレジスタ２０６から加算器２
０４へのフィードバックのパスを通さず、位相誤差量の
二乗Δθ₂ ²を第１のレジスタ２０６に格納する。つま
り、第１のレジスタ２０６の出力値（Ａ点）には、０〜
現在のカウンタ値までの位相誤差量の二乗Δθ₂ ²を累積
値が出力されることとなる。That is, the adder 204 and the selector 20
5. The power of the counter 202 is determined by the first register 206.
Of the phase error amount input between 0 and N-1
Squared Δθ _Two ^TwoIs cumulatively added. When the value of the counter is N-
When it becomes 1, the adder 2 is output from the first register 206.
04 without passing through the feedback path to
Squared Δθ_Two ^TwoIs stored in the first register 206. Toes
Therefore, the output value (point A) of the first register 206 is 0 to
Square Δθ of the phase error amount up to the current counter value_Two ^TwoAccumulate
The value will be output.

【０１２２】第２のレジスタ２０７は、比較器２０４の
出力がイネーブル信号として入力され、第１のレジスタ
２０６の出力値が入力データとして供給される。つま
り、この第２のレジスタ２０７には、Ｎカウント分累積
加算した位相誤差量Δθ₂ ²が格納される。The output of the comparator 204 is input to the second register 207 as an enable signal, and the output value of the first register 206 is supplied as input data. In other words, this second register 207, the phase error amount [Delta] [theta] ₂ ² obtained by adding N counts accumulated is stored.

【０１２３】１／Ｎ回路２０８は、第２のレジスタ２０
７に格納されているＮカウント分累積加算した位相誤差
量Δθ₂ ²を１／Ｎにする。そして、この１／Ｎ回路２０
８の出力がＣ／Ｎ比として出力される。The 1 / N circuit 208 is connected to the second register 20
A phase error amount [Delta] [theta] ₂ ² that N counts the cumulative addition is stored in the 7 to 1 / N. The 1 / N circuit 20
8 is output as the C / N ratio.

【０１２４】以上のように、このＣ／Ｎ比推定回路１３
９は、位相誤差量Δθ₂から以下に示すような演算を行
い、Ｃ／Ｎ比を推定することができる。 Ｃ／Ｎ比＝σ²＝Σ（Δθ）²／Ｎ なお、二乗回路を、絶対位置回路に置き換えて、Ｃ／Ｎ
比の推定演算をより簡略化してもよい。As described above, the C / N ratio estimating circuit 13
No. 9 can estimate the C / N ratio by performing the following calculation from the phase error amount Δθ ₂ . C / N ratio = σ ² = Σ (Δθ) ² / N Here, the square circuit is replaced by an absolute position circuit, and C / N
The calculation for estimating the ratio may be further simplified.

【０１２５】このように推定されたＣ／Ｎ比は、例え
ば、図示しない表示部に表示される。ユーザは、例え
ば、このＣ／Ｎ比を参照しながら、最もこのＣ／Ｎ比が
大きくなる方向へパラボラアンテナを設定する。The C / N ratio thus estimated is displayed on, for example, a display unit (not shown). The user sets the parabolic antenna in a direction in which the C / N ratio becomes the largest while referring to the C / N ratio, for example.

【０１２６】以上のように位相誤差推定回路１３７によ
れば、搬送波位相同期処理を行う際に算出される位相誤
差を用いてＣ／Ｎを推定する。このことにより、簡易な
構成で高速に、Ｃ／Ｎを測定することができる。As described above, according to the phase error estimating circuit 137, the C / N is estimated using the phase error calculated when performing the carrier phase synchronization processing. This makes it possible to measure C / N at high speed with a simple configuration.

【０１２７】（推定したＣ／Ｎの利用例）ところで、推
定したＣ／Ｎは、パラボラアンテナの方向を調整するた
めに用いるのみならず、他の処理に用いることができ
る。以下、推定したＣ／Ｎの利用方法について説明をす
る。(Example of use of estimated C / N) Incidentally, the estimated C / N can be used not only for adjusting the direction of the parabolic antenna but also for other processing. Hereinafter, a method of using the estimated C / N will be described.

【０１２８】復調装置のパラメータの変更 復調装置には、例えば、ループフィルタの通過帯域、ア
ンプの増幅率など、可変制御が可能なパラメータの各種
設定項目がある。Ｃ／Ｎに応じて、これらのパラメータ
を適応的に変更し、最適な復調データを得るようにす
る。例えば、Ｃ／Ｎが小さいとき、すなわち、相対的に
雑音電力が大きいとき、復調装置のループフィルタ等の
通過帯域をより少なくするように変更し、雑音耐性を強
化する。なお、このとき、応答が遅くなるなどの影響が
生じるので、例えば、ループフィルタのパラメータに関
する情報をユーザに表示するようにしてもよい。 Changing Parameters of Demodulator The demodulator has various setting items of parameters that can be variably controlled, such as a pass band of a loop filter and an amplification factor of an amplifier. These parameters are adaptively changed according to C / N to obtain optimal demodulated data. For example, when the C / N is small, that is, when the noise power is relatively large, the pass band of the loop filter or the like of the demodulation device is changed to be smaller to enhance the noise resistance. At this time, since an effect such as a slow response occurs, information about the parameters of the loop filter may be displayed to the user, for example.

【０１２９】復調部の状態提示 例えば、受信装置の開発、設計段階において、復調装置
の動作状況（Ｃ／Ｎ測定結果も含む）をユーザに提示す
る。このことによって、後段の誤り訂正回路、さらに
は、画像・音声・データデコーダの動作検証、性能評価
に利用することができる。[0129] state of the demodulator presented example, the development of the receiving device, in the design stage, presenting the operating status of the demodulator (C / N measurement results including also) to the user. As a result, it can be used for the operation verification and performance evaluation of the error correction circuit at the subsequent stage, and further, the image / sound / data decoder.

【０１３０】受信状態の提示 推定したＣ／Ｎを受信状態を示す情報として、ユーザに
提示する。例えば、推定したＣ／Ｎを、そのレベルに応
じて最良、良、普通、といったような３段階に段階分
け、受信状態を示す情報としてユーザに表示する。この
ことにより、ユーザは、視聴時に受信状態が悪化した場
合、それが受信信号の問題であるのか、受信装置の不具
合であるのかを区別することができる。すなわち、受信
状態を提示することによって、天候、アンテナ等の影響
によりＣ／Ｎが小さくて、視聴が困難なのか、復調後の
機器の不具合によって視聴が困難であるのかを区別する
ことができる。 Presentation of Reception State The estimated C / N is presented to the user as information indicating the reception state. For example, the estimated C / N is divided into three stages such as best, good, and normal according to the level, and is displayed to the user as information indicating the reception state. Thus, when the reception state deteriorates during viewing, the user can distinguish whether it is a problem of the received signal or a defect of the receiving device. In other words, by presenting the reception state, it is possible to distinguish whether viewing is difficult due to a small C / N due to the influence of weather, an antenna, or the like, or whether viewing is difficult due to a malfunction of the device after demodulation.

【０１３１】階層切り換え時の判断要素 ＢＳデジタル放送では、悪天候地域への配慮として、同
一の内容を複数の階層で伝送する仕組みが用意されてい
る。すなわち、悪天候により受信レベルが小さくなった
場合には、情報量は小さいが（画面サイズ等に影響す
る）、より雑音耐性が強力な階層の情報を提供すること
によって悪天候地域の視聴者に対しても最低限のサービ
スを行うことを可能としている。 Judgment Element at the Time of Layer Switching In the BS digital broadcasting, a mechanism for transmitting the same content in a plurality of layers is prepared in consideration of bad weather areas. That is, when the reception level is reduced due to bad weather, the information amount is small (affects the screen size and the like), but by providing the information of the hierarchy with more noise tolerance, the viewer in the bad weather area can be provided. Has also made it possible to provide minimal services.

【０１３２】Ｃ／Ｎの推定結果を、この階層切換を行う
か否かの判断基準として用いる。The result of estimating the C / N is used as a criterion for determining whether or not to perform the layer switching.

【０１３３】一般に、階層切換は、誤り訂正結果のビッ
トエラーレートを利用して行うが、例えば、突発的な誤
りの発生であるのか、Ｃ／Ｎの劣化に伴う誤りの発生で
あるのかを判断する要素として、推定したＣ／Ｎを用い
る。また、切換を行った場合には、同時にユーザに表示
等をしてその旨を提示するようにしてもよい。In general, layer switching is performed using the bit error rate of the error correction result. For example, it is determined whether a sudden error has occurred or an error has occurred due to deterioration of the C / N. The estimated C / N is used as an element to perform. Further, when the switching is performed, a display or the like may be simultaneously displayed to the user to indicate the fact.

【０１３４】画面オフ、音声ミュート時の判断要素 上記の階層切り換えに準ずるがＣ／Ｎの低下に伴い、画
面や音声への提示が困難である場合、画面オフや音声の
ミュート等の処理を使う。また、画面オフ／音声ミュー
ト等を行った場合には、同時にユーザに表示等をしてそ
の旨を提示するようにしてもよい。 Judgment Factors for Screen Off and Audio Muting Similar to the above-described hierarchy switching, but if it is difficult to present the image on the screen or audio due to the decrease in C / N, use processing such as screen off or audio muting. . In addition, when the screen is turned off / voice muted or the like is performed, a display or the like may be simultaneously displayed to the user to indicate the fact.

【０１３５】天気予報等のデータ放送と連動 Ｃ／Ｎの低下を観測した場合、受信中のストリーム、或
いは、それが含まれるストリームから天気予報等のデー
タを参照し、Ｃ／Ｎ低下の妥当性を自動的或いは手動的
に求める。また、妥当性を求めた結果、Ｃ／Ｎの低下が
妥当であると判断した場合、階層切換や画面オフ／音声
ミュート等の処理を行うとともに、天気予報画面、音声
等を提示することによりユーザに状況を知らせてもよ
い。When a decrease in the C / N linked to data broadcasting such as a weather forecast is observed, the data such as a weather forecast is referred to from a stream being received or a stream including the stream, and the validity of the C / N decrease is checked. Automatically or manually. Also, as a result of determining the validity, if it is determined that the C / N reduction is appropriate, the user performs processing such as layer switching, screen off / voice mute, etc., and presents a weather forecast screen, voice, etc. May be notified of the situation.

【０１３６】車速データ等との連動 Ｃ／Ｎの低下は、移動受信によっても発生すると考えら
れる。すなわち、受信による受信信号の特性変化、建造
物等による受信信号の遮断、アンテナの追従性等によっ
て受信状態が劣化する。このような場合、車速計等から
走行速度の情報や、ナビゲーションシステムからの位置
情報を用いて、Ｃ／Ｎ低下の妥当性を自動或いは手動的
に求める。また、妥当性を求めた結果、Ｃ／Ｎの低下が
妥当であると判断した場合、階層切換や画面オフ／音声
ミュート等の処理を行うとともに、天気予報画面、音声
等を提示することによりユーザに状況を知らせてもよ
い。It is considered that the decrease of the interlocking C / N with the vehicle speed data or the like also occurs due to the mobile reception. That is, the reception state deteriorates due to a change in the characteristics of the reception signal due to reception, interruption of the reception signal by a building or the like, followability of the antenna, and the like. In such a case, the validity of the C / N reduction is automatically or manually determined by using the traveling speed information from the vehicle speed meter or the like and the position information from the navigation system. Also, as a result of determining the validity, if it is determined that the C / N reduction is appropriate, the user performs processing such as layer switching, screen off / voice mute, etc., and presents a weather forecast screen, voice, etc. May be notified of the situation.

【０１３７】以上本発明の実施の形態として、ＢＳデジ
タル放送の受信装置について説明をしたが、本発明は、
このようなものに適用するのみならず、デジタル伝送系
の受信装置であれば、どのようなものに適用してもよ
い。例えば、ＣＳデジタル放送の受信装置やデジタル携
帯電話機等に適用してもよい。As described above, the receiving apparatus for BS digital broadcasting has been described as an embodiment of the present invention.
The present invention can be applied not only to such a device but also to any receiving device of a digital transmission system. For example, the present invention may be applied to a CS digital broadcast receiving device, a digital mobile phone, or the like.

【０１３８】[0138]

【発明の効果】本発明にかかる受信装置及び方法では、
搬送波の位相同期処理の際に検出する位相誤差を用い
て、Ｃ／Ｎ比を推定する。このことにより、本発明で
は、簡易な構成で高速に、Ｃ／Ｎを測定することができ
る。In the receiving apparatus and method according to the present invention,
The C / N ratio is estimated using the phase error detected during the phase synchronization processing of the carrier. As a result, in the present invention, C / N can be measured at high speed with a simple configuration.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施の形態のＢＳデジタル放送の受信装置のブ
ロック構成図である。FIG. 1 is a block diagram of a BS digital broadcast receiving apparatus according to an embodiment.

【図２】上記ＢＳデジタル放送の受信装置の復調部のブ
ロック構成図である。FIG. 2 is a block diagram of a demodulation unit of the BS digital broadcast receiving apparatus.

【図３】ＢＳデジタル放送信号のスーパーフレーム構造
を説明するための図である。FIG. 3 is a diagram for explaining a superframe structure of a BS digital broadcast signal.

【図４】ＢＳデジタル放送信号のフレーム構造を説明す
るための図である。FIG. 4 is a diagram for explaining a frame structure of a BS digital broadcast signal.

【図５】上記復調部の同期処理手順を示すフローチャー
トである。FIG. 5 is a flowchart showing a synchronization processing procedure of the demodulation unit.

【図６】上記復調部の周波数同期部のブロック構成図で
ある。FIG. 6 is a block diagram of a frequency synchronization unit of the demodulation unit.

【図７】上記周波数同期部の周波数誤差検出回路のブロ
ック構成図である。FIG. 7 is a block diagram of a frequency error detection circuit of the frequency synchronization section.

【図８】上記周波数同期部のフィルタのブロック構成図
である。FIG. 8 is a block diagram of a filter of the frequency synchronization section.

【図９】上記周波数同期部のＮＣＯのブロック構成図で
ある。FIG. 9 is a block diagram of an NCO of the frequency synchronization unit.

【図１０】上記復調部の位相同期部のブロック構成図で
ある。FIG. 10 is a block diagram of a phase synchronization unit of the demodulation unit.

【図１１】上記位相同期部のＮＣＯのブロック構成図で
ある。FIG. 11 is a block diagram of an NCO of the phase synchronization section.

【図１２】Ｃ／Ｎに対する雑音電力（ＮＰ）の関係、及
び、Ｃ／Ｎに対する位相誤差の二乗（Δθ²）の関係に
ついてのシュミレーションを示す図である。FIG. 12 is a diagram showing a simulation of a relationship between noise power (NP) and C / N, and a relationship between a square of a phase error (Δθ ² ) and C / N.

【図１３】上記復調部のＣ／Ｎ比推定部のブロック構成
図である。FIG. 13 is a block diagram of a C / N ratio estimating unit of the demodulation unit.

【符号の説明】[Explanation of symbols]

１０１ 復調部、１２９ 第１の複素乗算器、１３０，
２２０，２７０ 周波数同期部、１３１ 第２の複素乗
算器、１３２，２９０ 位相同期部、１３３タイミング
同期部、１３４ フレーム同期部、１３７ Ｃ／Ｎ比推
定部101 demodulator, 129 first complex multiplier, 130,
220,270 frequency synchronization unit, 131 second complex multiplier, 132,290 phase synchronization unit, 133 timing synchronization unit, 134 frame synchronization unit, 137 C / N ratio estimation unit

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K004 AA05 FA03 FA05 FA06 FD05 FH08 5K047 AA00 CC08 EE02 HH01 HH03 LL15 MM13  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5K004 AA05 FA03 FA05 FA06 FD05 FH08 5K047 AA00 CC08 EE02 HH01 HH03 LL15 MM13

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 所定の周波数の搬送波信号に対してデジ
タル直交変調された伝送データを受信する受信装置にお
いて、 受信した伝送データのシンボル位相と、本来のシンボル
位相との位相誤差を検出し、検出した位相誤差に基づ
き、上記受信データの搬送波の位相同期処理を行う搬送
波位相同期手段と、 位相同期処理時に検出した位相誤差に基づき、Ｃ／Ｎ比
を推定するＣ／Ｎ比推定手段とを備えることを特徴とす
る受信装置。1. A receiving apparatus for receiving transmission data obtained by digitally orthogonally modulating a carrier signal of a predetermined frequency, detecting a phase error between a symbol phase of the received transmission data and an original symbol phase. And a C / N ratio estimating means for estimating a C / N ratio based on the phase error detected at the time of the phase synchronization processing. A receiver characterized by the above-mentioned. 【請求項２】 所定の周波数の搬送波信号に対してデジ
タル直交変調された伝送データを受信する受信方法にお
いて、 受信した伝送データのシンボル位相と、本来のシンボル
位相との位相誤差を検出し、検出した位相誤差に基づ
き、上記受信データの搬送波の位相同期処理を行い、 位相同期処理時に検出した位相誤差に基づき、Ｃ／Ｎ比
を推定することを特徴とする受信方法。2. A receiving method for receiving transmission data digitally modulated on a carrier signal of a predetermined frequency, comprising detecting a phase error between a symbol phase of the received transmission data and an original symbol phase. A phase synchronization process for the carrier of the received data based on the obtained phase error, and estimating a C / N ratio based on the phase error detected during the phase synchronization process.