JP2002111096A - Reluctance element, semiconductor storage device comprising it, and their fabricating method - Google Patents
Reluctance element, semiconductor storage device comprising it, and their fabricating methodInfo
- Publication number
- JP2002111096A JP2002111096A JP2000301459A JP2000301459A JP2002111096A JP 2002111096 A JP2002111096 A JP 2002111096A JP 2000301459 A JP2000301459 A JP 2000301459A JP 2000301459 A JP2000301459 A JP 2000301459A JP 2002111096 A JP2002111096 A JP 2002111096A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- tunnel
- upper electrode
- lower wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、磁気抵抗素子、磁
気抵抗素子を用いた半導体記憶装置、およびこれらの製
造方法に関し、特に磁気層の間にトンネル絶縁層を挟ん
だトンネル電流型磁気抵抗（ＴＭＲ）素子から成るＭＲ
ＡＭ（磁気メモリ）セルと、その製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetoresistive element, a semiconductor memory device using the magnetoresistive element, and a method of manufacturing the same, and more particularly, to a tunnel current type magnetoresistive device having a tunnel insulating layer interposed between magnetic layers. MR composed of TMR) elements
The present invention relates to an AM (magnetic memory) cell and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】磁性層と非磁性層とを交互に積層するこ
とによって大きな抵抗変化率の磁気抵抗（ＭＲ）効果が
得られることが知られている。これは、巨大磁気抵抗
（ＧＭＲ）と呼ばれている。このＧＭＲ効果を利用した
ＧＭＲメモリは、異なる種類の磁性層の間に非磁性層を
挟み、磁界を印加して一方の磁性層の磁化の向きを反転
させることによって磁気抵抗値を変化させ、複数の異な
る状態を発生させるという記憶のメカニズムを有する。2. Description of the Related Art It is known that a magnetic resistance (MR) effect with a large rate of change in resistance can be obtained by alternately laminating magnetic layers and nonmagnetic layers. This is called giant magnetoresistance (GMR). The GMR memory utilizing the GMR effect has a non-magnetic layer sandwiched between different types of magnetic layers, and applies a magnetic field to reverse the magnetization direction of one of the magnetic layers to change the magnetoresistance value. Has a memory mechanism of generating different states.
【０００３】ＧＭＲメモリの非磁性層をトンネル絶縁膜
にして、トンネル電流の変化によって記憶状態（磁気抵
抗の変化）を読み取るタイプの素子をＴＭＲ（トンネル
電流型磁気抵抗）素子という。２つの磁性層電極の磁化
の状態によって、トンネル電流が変化し、その変化に基
づいて書き込まれたデータを読み取るものである。A device in which a non-magnetic layer of a GMR memory is used as a tunnel insulating film and a storage state (change in magnetoresistance) is read by a change in tunnel current is called a TMR (tunnel current type magnetoresistance) device. The tunnel current changes depending on the state of magnetization of the two magnetic layer electrodes, and the written data is read based on the change.
【０００４】[0004]
【発明が解決しようとする課題】磁気メモリ素子はエッ
チング法が確立しておらず、適当なドライエッチングガ
スがないのが現状である。このため、イオンミリング法
など物理的方法に近い加工法で加工を行なっており、垂
直な加工断面を得るのが困難である。イオンミリング法
は、イオンビームエッチングとも言われ、イオンをグリ
ッドを通して加速させ、磁気素材に衝突させてエッチン
グするものである。エッチング速度はイオンの基板への
衝撃角度に依存し、４５°のときに最大になる。このた
め、加工後の断面形状はほぼ４５°傾斜を有し、微細化
をはばむ原因となっている。さらに、４５°の断面形状
でより狭くなっている上部電極へのコンタクトを形成す
る場合には、リソグラフィの合わせずれが問題となる。At present, no etching method has been established for magnetic memory elements, and there is no suitable dry etching gas at present. For this reason, processing is performed by a processing method close to a physical method such as an ion milling method, and it is difficult to obtain a vertical processed cross section. The ion milling method is also referred to as ion beam etching, in which ions are accelerated through a grid and collided with a magnetic material to perform etching. The etching rate depends on the angle of impact of ions on the substrate, and is maximized at 45 °. For this reason, the cross-sectional shape after processing has an inclination of approximately 45 °, which is a cause of breaking down the miniaturization. Furthermore, when forming a contact to the narrower upper electrode with a cross-sectional shape of 45 °, misalignment of lithography becomes a problem.
【０００５】図１０は、従来のＭＲＡＭと、これに用い
られるＴＭＲ素子の断面形状を示す図である。図１０
（ａ）は、ビット線１１７に沿った方向から見た断面
図、図１０（ｂ）は、図１０（ａ）の矢印Ａの方向から
見た（すなわちワード線１１５に沿った方向から見た）
図である。FIG. 10 is a diagram showing a cross-sectional shape of a conventional MRAM and a TMR element used therein. FIG.
10A is a cross-sectional view as viewed from the direction along the bit line 117, and FIG. 10B is as viewed from the direction of arrow A in FIG. 10A (that is, as viewed from the direction along the word line 115). )
FIG.
【０００６】図１０（ｂ）に示すように、ＴＭＲ素子は
フォトリソグラフィの最小寸法に設定されたパターン位
置から下方に向かってイオンミリングされる。したがっ
て、最小寸法からテーパーが付き、下部電極１１３の低
部では、最小寸法からはみ出すことになる。結果とし
て、隣接するＴＭＲ素子間の距離が最小寸法以下とな
り、ショートの危険性がある。さらに、磁気メモリの場
合、あるセルに磁場をかけて書き込みをする際に、隣接
するセルへも影響する可能性が高い。これらの危険性を
回避するために、セル間距離を最小寸法以上にとる必要
があり、微細化に対して大きな問題となっていた。As shown in FIG. 10B, the TMR element is ion-milled downward from a pattern position set to the minimum dimension of photolithography. Therefore, the taper is formed from the minimum dimension, and the lower part of the lower electrode 113 protrudes from the minimum dimension. As a result, the distance between adjacent TMR elements becomes smaller than the minimum dimension, and there is a risk of short circuit. Further, in the case of a magnetic memory, when a magnetic field is applied to a certain cell to perform writing, it is highly likely that adjacent cells are affected. In order to avoid these dangers, it is necessary to make the distance between cells equal to or larger than the minimum dimension, which has been a major problem with miniaturization.
【０００７】そこで、本発明の第１の目的は、リソグラ
フィの最小寸法より小さいＴＭＲ素子から成る磁気記憶
素子を提供することを目的とする。Accordingly, a first object of the present invention is to provide a magnetic storage element comprising a TMR element smaller than the minimum dimension of lithography.
【０００８】さらにこのようなＴＭＲ素子を有する磁気
メモリの提供を第２の目的とする。A second object is to provide a magnetic memory having such a TMR element.
【０００９】第３の目的として、最小寸法以下のＴＭＲ
素子の製造方法を提供する。A third object is to provide a TMR having a minimum dimension or less.
Provided is a method for manufacturing a device.
【００１０】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ダマシンプロセスにおけるダマシン溝
を利用し、ダマシン溝埋め込みの中心に埋め込んだマス
ク材をエッチングマスクとして磁性材料を加工すること
によって、最小寸法以下のＴＭＲ素子を実現する。In order to achieve the above object, the present invention utilizes a damascene groove in a damascene process to process a magnetic material using a mask material buried at the center of the buried damascene groove as an etching mask. As a result, a TMR element having a minimum dimension or less is realized.
【００１１】具体的には、本発明のトンネル電流型磁気
記憶（ＴＭＲ）素子は、実質的にリソグラフの最小寸法
の線幅を有する下部配線と、下部配線上にこの下部配線
と接して位置し、第１の磁性材料で形成される下部電極
と、下部電極上に位置するトンネル絶縁膜と、トンネル
絶縁膜上に位置し、第２の磁性材料で形成される上部電
極とを備える。下部電極、トンネル絶縁膜、上部電極と
上方に向かって先細りのテーパ形状をなす。このトンネ
ル電流型磁気記憶素子の特徴として、下部電極と下部配
線との接触面の大きさは、リソグラフの最小寸法以下で
あり、完全に下部配線の上面内に収まる。More specifically, a tunnel current type magnetic storage (TMR) element of the present invention has a lower wiring having a line width substantially equal to the lithographic minimum dimension, and is positioned on the lower wiring in contact with the lower wiring. , A lower electrode formed of a first magnetic material, a tunnel insulating film positioned on the lower electrode, and an upper electrode formed on the tunnel insulating film and formed of a second magnetic material. The lower electrode, the tunnel insulating film, and the upper electrode are tapered upward. As a feature of the tunnel current type magnetic storage element, the size of the contact surface between the lower electrode and the lower wiring is smaller than or equal to the minimum dimension of the lithography and completely fits within the upper surface of the lower wiring.
【００１２】ここでリソグラフの最小寸法とは、リソグ
ラフィにおける最も微細なレジストパターンの形成と、
このレジストパターンをマスクとする基板（あるいは下
地層）の加工精度とによって決まる寸法をいう。「実質
的に」最小寸法であるというのは、設計上リソグラフの
最小寸法にしても、加工する材料、加工条件、加工方法
によってばらつきが生じるが、このような誤差分も含め
た最小寸法であることを意味する。Here, the minimum dimension of the lithography means the formation of the finest resist pattern in lithography,
A dimension determined by the processing accuracy of a substrate (or an underlayer) using this resist pattern as a mask. The “substantially” minimum dimension is a minimum dimension including such an error, which varies depending on a material to be processed, a processing condition, and a processing method even if the minimum dimension of the lithograph is designed. Means that.
【００１３】下部配線の線幅が、最小寸法でない場合
は、下部電極が実質的にリソグラフの最小寸法を有する
か、あるいは、下部配線の線幅以下の寸法を有する。い
ずれの場合も、下部電極の底面は、完全に下部配線の上
面内に収まる。If the line width of the lower wiring is not the minimum size, the lower electrode has substantially the lithographic minimum size, or has a size smaller than the line width of the lower wiring. In any case, the bottom surface of the lower electrode completely fits within the upper surface of the lower wiring.
【００１４】上部電極と下部電極のうち、少なくとも下
部電極は、磁界の印加により磁化の方向が変化する可変
磁界電極である。At least the lower electrode of the upper electrode and the lower electrode is a variable magnetic field electrode whose magnetization direction changes when a magnetic field is applied.
【００１５】このトンネル電流型磁気記憶素子は、上部
電極の上面に接続されるコンタクトをさらに有する。コ
ンタクトは、その底面形状が上部電極の上面の形状に一
致して上部電極に接続される。上部電極の寸法は、必然
的に下部電極の寸法よりも小さいが、抵抗許容範囲内の
寸法に設定される。This tunnel current type magnetic storage element further has a contact connected to the upper surface of the upper electrode. The contact is connected to the upper electrode so that its bottom surface shape matches the shape of the upper surface of the upper electrode. The size of the upper electrode is necessarily smaller than the size of the lower electrode, but is set to a size within the allowable resistance range.
【００１６】上部電極は、コンタクトの側面の少なくと
も一部を取り囲むバンク部を有してもよい。The upper electrode may have a bank surrounding at least a part of the side surface of the contact.
【００１７】また、トンネル絶縁膜は、ダブルジャンク
ション型のトンネル接合層を含んでもよい。Further, the tunnel insulating film may include a double junction type tunnel junction layer.
【００１８】このＴＭＲ素子は、下部電極の底面におい
てその水平断面積が最も広くなるが、下部電極の底面
が、最小寸法の線幅で形成された下部配線の上面内に収
まるので、素子自体の微細化を実現することができる。This TMR element has the largest horizontal cross-sectional area at the bottom surface of the lower electrode, but the bottom surface of the lower electrode fits within the upper surface of the lower wiring formed with the minimum line width. Miniaturization can be realized.
【００１９】第２の特徴として、本発明の半導体記憶装
置は、基板と、基板上に第１の方向に沿って配置される
複数のワード線と、ワード線に接続され、リソグラフの
最小寸法の線幅を有する複数の下部配線と、各下部配線
上に位置し、マトリクス状態に配置される複数のトンネ
ル電流型磁気記憶素子と、トンネル電流型記憶素子の各
々に接続され、ワード線と直交する方向に延びる複数の
ビット線とを含む。各トンネル電流型磁気記憶素子は、
下部配線上に、この下部配線に接して位置し、第１の磁
性材料で形成される下部電極と、下部電極上に位置する
トンネル絶縁膜と、トンネル絶縁膜上に位置し、第２の
磁性材料で形成される上部電極とを備え、下部電極と下
部配線との接触面の大きさは、最小寸法以下である。As a second feature, the semiconductor memory device of the present invention comprises a substrate, a plurality of word lines arranged on the substrate in a first direction, and a plurality of word lines connected to the word lines, and having a minimum lithographic dimension. A plurality of lower wirings having a line width, a plurality of tunnel current type magnetic storage elements located on each lower wiring and arranged in a matrix state, and connected to each of the tunnel current type storage elements and orthogonal to the word lines; A plurality of bit lines extending in the direction. Each tunnel current type magnetic storage element
A lower electrode formed of a first magnetic material on the lower wiring and in contact with the lower wiring; a tunnel insulating film positioned on the lower electrode; and a second magnetic material positioned on the tunnel insulating film. An upper electrode made of a material is provided, and a size of a contact surface between the lower electrode and the lower wiring is equal to or smaller than a minimum dimension.
【００２０】マトリックス状に配置された各トンネル電
流型磁気記憶素子の下部電極、トンネル絶縁膜、および
上部電極は、上部に向けて先細りになるテーパ形状を有
し、下部電極と上部電極のうち、少なくとも下部電極
は、磁界の印加により磁化の方向が変化する可変磁界電
極である。The lower electrode, the tunnel insulating film, and the upper electrode of each of the tunnel current type magnetic storage elements arranged in a matrix have a tapered shape tapering upward. At least the lower electrode is a variable magnetic field electrode whose magnetization direction changes when a magnetic field is applied.
【００２１】このような半導体記憶装置では、各ＴＭＲ
素子の底面が下部配線の線幅以下、あるいはリソグラフ
の最小寸法以下で形成され、完全に下部配線の上面内に
収まるので、メモリの微細化を可能にする。同時に、Ｔ
ＭＲ素子同士の必要以上の近接を防止し、ショートや、
隣接セルへの書き込みによる影響を排除することができ
る。したがって、高集積かつ動作の信頼性の高い記憶装
置を提供することが可能になる。In such a semiconductor memory device, each TMR
Since the bottom surface of the element is formed to be smaller than the line width of the lower wiring or smaller than the minimum dimension of the lithography and completely fit within the upper surface of the lower wiring, it is possible to miniaturize the memory. At the same time, T
Prevents unnecessary close proximity between MR elements,
The effect of writing to an adjacent cell can be eliminated. Therefore, it is possible to provide a highly integrated storage device with high operation reliability.
【００２２】第３の特徴として、本発明のトンネル電流
型磁気記憶素子の製造方法は、まず、半導体下地層に下
部配線を形成する。この下部配線および半導体下地層を
覆って層間絶縁膜を形成する。形成した層間絶縁膜に、
下部配線に到達するダマシン溝をリソグラフの最小寸法
で形成する。ダマシン溝の内壁に、第１磁性層、トンネ
ル絶縁膜、および第２磁性層をこの順で堆積する。そし
て、ダマシン溝内部の第２磁性層上の空間にマスク材料
を埋め込む。層間絶縁膜を除去した後、マスク材をエッ
チングマスクとして、第１磁性層、トンネル絶縁膜、お
よび第２磁性層を一体的に加工して、下部配線上に、下
部電極、トンネルバリア、および上部電極を形成する。
最後に、マスク材を除去し、前記上部電極に接続される
ビット線を形成する。As a third feature, in the method of manufacturing a tunnel current type magnetic storage element of the present invention, first, a lower wiring is formed in a semiconductor underlayer. An interlayer insulating film is formed to cover the lower wiring and the semiconductor underlayer. In the formed interlayer insulating film,
A damascene groove reaching the lower wiring is formed with a minimum lithographic dimension. A first magnetic layer, a tunnel insulating film, and a second magnetic layer are deposited in this order on the inner wall of the damascene groove. Then, a mask material is embedded in a space above the second magnetic layer inside the damascene groove. After removing the interlayer insulating film, the first magnetic layer, the tunnel insulating film, and the second magnetic layer are integrally processed using the mask material as an etching mask to form a lower electrode, a tunnel barrier, and an upper layer on the lower wiring. Form electrodes.
Finally, the mask material is removed, and a bit line connected to the upper electrode is formed.
【００２３】トンネル電流型磁気記憶素子の別の製造方
法として、半導体下地層に下部配線を形成し、下部配線
および半導体下地層を覆って層間絶縁膜を形成し、この
層間絶縁膜に、下部配線に到達するダマシン溝をリソグ
ラフの最小寸法で形成する。ダマシン溝内壁に、第１磁
性層、トンネル絶縁膜、および第２磁性層をこの順で堆
積し、ダマシン溝内部の第２磁性層上の空間にマスク材
料を埋め込む。層間絶縁膜を除去し、前記マスク材をエ
ッチングマスクとして、前記第１磁性層、トンネル絶縁
膜、および第２磁性層を一体的に加工して、前記下部配
線上に、下部電極、トンネルバリア、および上部電極を
形成する。マスク材料、下部電極、トンネルバリア、お
よび上部電極全体を覆って、第２の層間絶縁膜を形成す
る。その後、マスク材を除去して、第２層間絶縁膜に上
部電極に達するホールを形成する。最後に第２層間絶縁
膜に、ホールに接続され、ホールよりも浅いビット線溝
を形成し、このビット線溝およびホールに金属を充填し
てビット線およびコンタクトを一体形成する。As another method of manufacturing a tunnel current type magnetic memory element, a lower wiring is formed on a semiconductor underlayer, an interlayer insulating film is formed to cover the lower wiring and the semiconductor underlayer, and a lower wiring is formed on the interlayer insulating film. Is formed with a minimum lithographic dimension. A first magnetic layer, a tunnel insulating film, and a second magnetic layer are deposited in this order on the inner wall of the damascene groove, and a mask material is embedded in a space above the second magnetic layer inside the damascene groove. The interlayer insulating film is removed, and the first magnetic layer, the tunnel insulating film, and the second magnetic layer are integrally processed using the mask material as an etching mask, and a lower electrode, a tunnel barrier, And forming an upper electrode. A second interlayer insulating film is formed to cover the entire mask material, lower electrode, tunnel barrier, and upper electrode. Thereafter, the mask material is removed, and a hole reaching the upper electrode is formed in the second interlayer insulating film. Finally, a bit line groove connected to the hole and shallower than the hole is formed in the second interlayer insulating film, and the bit line groove and the hole are filled with metal to integrally form the bit line and the contact.
【００２４】これらの製造方法において、下部電極、ト
ンネルバリア、および上部電極を形成する工程で、上部
電極がマスク材の側壁の一部を囲んで残るように、第１
磁性層、トンネル絶縁膜、および第２磁性層をアンダー
エッチぎみに加工して、ＴＭＲ素子へのダメージを防止
してもよい。In these manufacturing methods, in the step of forming the lower electrode, the tunnel barrier, and the upper electrode, the first electrode is formed so as to remain around a part of the side wall of the mask material.
The magnetic layer, the tunnel insulating film, and the second magnetic layer may be processed so as to be under-etched to prevent damage to the TMR element.
【００２５】このような製造方法は、通常リソグラフの
最小寸法で形成されるダマシン溝を利用して下部電極を
基準としてＴＭＲ素子を形成するので、イオンミリング
による加工面に傾斜がついても、最小寸法の素子を実現
することができる。According to such a manufacturing method, a TMR element is formed with reference to a lower electrode using a damascene groove which is usually formed with a lithographic minimum dimension. Can be realized.
【００２６】本発明のその他の特徴、効果は、以下で図
面を参照して述べる詳細な説明により、いっそう明確に
なるものである。Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.
【００２７】[0027]
【発明の実施の形態】＜第１実施形態＞図１は、本発明
の第１実施形態にかかるＴＭＲ素子の概略図である。図
１（ａ）に示すように、ＴＭＲ素子は、第１の磁性層か
らなる下部電極１３と、第２の磁性層からなる上部電極
１１と、上部電極１１と下部電極１３の間に位置するト
ンネル絶縁膜１２とを有する。上部電極１１から下部電
極１３にかけて、テーパ状態に広がり、下部電極１３の
底面は、トンネル絶縁膜１２のサイズよりも大きい。上
部電極１１は、ビット線１７に接続されており、下部電
極１３は、読み取りワード線につながる電極（下部配
線）１８に接続される。この下部配線１８は、リソグラ
フの最小寸法で形成されている。<First Embodiment> FIG. 1 is a schematic view of a TMR element according to a first embodiment of the present invention. As shown in FIG. 1A, the TMR element is located between a lower electrode 13 made of a first magnetic layer, an upper electrode 11 made of a second magnetic layer, and between the upper electrode 11 and the lower electrode 13. And a tunnel insulating film 12. From the upper electrode 11 to the lower electrode 13, it expands in a tapered state, and the bottom surface of the lower electrode 13 is larger than the size of the tunnel insulating film 12. The upper electrode 11 is connected to a bit line 17, and the lower electrode 13 is connected to an electrode (lower wiring) 18 connected to a read word line. The lower wiring 18 is formed with a lithographic minimum dimension.
【００２８】下部電極１３は、外部からの磁界の印加に
より、その磁化の方向が反転する第１の磁性材料で形成
されている。一方、上部電極１１は、磁界の印加があっ
ても磁化の方向が反転しない第２の磁性材料で形成され
ている。The lower electrode 13 is formed of a first magnetic material whose magnetization direction is reversed by application of an external magnetic field. On the other hand, the upper electrode 11 is formed of a second magnetic material whose magnetization direction does not reverse even when a magnetic field is applied.
【００２９】図１（ｂ）および１（ｃ）に示す例では、
磁場の印加によって、上部電極１１と下部電極１３の磁
化の方向が反平行になる場合を示しているが、磁場の印
加によって平行になる構成であってもよい。いずれの場
合も、上部電極１１は磁化の方向が変化しない固定磁気
層であり、下部電極１３は、磁化の方向が可変の自由磁
気層である。In the example shown in FIGS. 1B and 1C,
Although the case where the directions of magnetization of the upper electrode 11 and the lower electrode 13 are made antiparallel by the application of the magnetic field is shown, the configuration may be such that they become parallel by the application of the magnetic field. In each case, the upper electrode 11 is a fixed magnetic layer whose magnetization direction does not change, and the lower electrode 13 is a free magnetic layer whose magnetization direction is variable.
【００３０】ＴＭＲの抵抗値は、磁化が反平行の場合に
最大になり、平行の場合に最小になる。図１の例では、
書き込み電流を流して磁場を印加した場合、上部電極１
１の磁化の方向は一定であるが、よりサイズの大きな下
部電極の磁化の方向だけが反転する。これは、上部電極
１１と下部電極１３の磁性材料を適切に選択することに
よって実現できる。外部からの磁場の印加によって磁化
の方向がスイッチングする第１磁性材料としては、たと
えば、Ｎｉ、Ｆｅ，Ｃｏなどの３ｄ遷移金属やこれらの
合金といった、ソフト磁性材料を用いる。一方、固定磁
気層である上部電極層１１は、下部電極１３をスイッチ
ングする強さの磁界によって反転しないハード層とす
る。たとえば、Ｆｅ−Ｐｔ合金、Ｃｏ−Ｐｔ合金などの
ハードな磁性材料を用いることができる。The resistance value of the TMR becomes maximum when the magnetization is antiparallel, and becomes minimum when the magnetization is parallel. In the example of FIG.
When a write current is applied and a magnetic field is applied, the upper electrode 1
1, the direction of magnetization is constant, but only the direction of magnetization of the larger lower electrode is reversed. This can be realized by appropriately selecting the magnetic materials of the upper electrode 11 and the lower electrode 13. As the first magnetic material whose magnetization direction is switched by application of an external magnetic field, a soft magnetic material such as a 3d transition metal such as Ni, Fe, or Co, or an alloy thereof is used. On the other hand, the upper electrode layer 11, which is a fixed magnetic layer, is a hard layer that is not inverted by a magnetic field having a strength for switching the lower electrode 13. For example, a hard magnetic material such as an Fe-Pt alloy or a Co-Pt alloy can be used.
【００３１】上部電極層および下部電極層の膜厚はそれ
ぞれ２０ｎｍ程度であり、間に挟まれるトンネル絶縁膜
の厚さは、約１〜２ｎｍである。図１では、上部電極お
よび下部電極をそれぞれ１層として図示しているが、そ
れぞれ複層としてもよい。たとえば、磁界印加時のスピ
ン磁束密度を維持するために、下部電極１３とトンネル
絶縁膜１２との界面、および／または上部電極１１とト
ンネル絶縁層１２との界面に、調整層を挿入してもよ
い。Each of the upper electrode layer and the lower electrode layer has a thickness of about 20 nm, and the thickness of the tunnel insulating film interposed therebetween is about 1 to 2 nm. In FIG. 1, the upper electrode and the lower electrode are each shown as one layer, but each may be a multilayer. For example, in order to maintain the spin magnetic flux density when a magnetic field is applied, an adjustment layer may be inserted at the interface between the lower electrode 13 and the tunnel insulating film 12 and / or at the interface between the upper electrode 11 and the tunnel insulating layer 12. Good.
【００３２】なお、本発明において相対的に寸法の大き
い下部電極を自由磁気層にする理由は、通常、磁界電極
の周辺部には磁化の方向がランダムになりがちな異常磁
界部分が発生するが、この影響を低減して、鮮明な状態
信号を得るためである。これについての詳細は後述す
る。The reason why the lower electrode having a relatively large size is used as the free magnetic layer in the present invention is that an abnormal magnetic field portion where the direction of magnetization tends to be random is usually generated around the magnetic field electrode. This is to reduce this effect and obtain a clear state signal. Details of this will be described later.
【００３３】図２および図３は、図１に示すＴＭＲ素子
の製造工程を示す断面図である。図２および３の断面図
は、図１に示す書き込みワード線１５と直交する方向に
延びるビット線１７に沿った方向から見た図である。FIGS. 2 and 3 are cross-sectional views showing the steps of manufacturing the TMR element shown in FIG. 2 and 3 are views as seen from a direction along a bit line 17 extending in a direction orthogonal to the write word line 15 shown in FIG.
【００３４】まず、図１（ａ）に示すように、下地とし
て、書き込みワード線１５、読み取りワード線１６、お
よび読み取りワード線１６につながる下部電極への配線
電極１８を形成し、この上に層間絶縁膜２０を堆積す
る。First, as shown in FIG. 1A, a write word line 15, a read word line 16, and a wiring electrode 18 to a lower electrode connected to the read word line 16 are formed as bases, and an interlayer is formed thereon. An insulating film 20 is deposited.
【００３５】次に、図１（ｂ）に示すように、フォトリ
ソグラフィおよびＲＩＥによって、配線電極１８に達す
るダマシン溝２１を形成する。このとき、ダマシン溝形
成のマスクとなるレジスト寸法は、微細化のために最小
寸法に設定されており、したがって、ダマシン溝２１
も、最小寸法で形成される。Next, as shown in FIG. 1B, a damascene groove 21 reaching the wiring electrode 18 is formed by photolithography and RIE. At this time, the resist dimension serving as a mask for forming the damascene groove is set to a minimum dimension for miniaturization.
Are also formed with minimum dimensions.
【００３６】次に、図１（ｃ）に示すように、ダマシン
溝２１の内壁および層間絶縁膜２０上に、ＴＭＲ素子の
自由磁気層となる下部電極層１３、トンネルバリア層１
２、固定磁気層となる上部電極層１１を順次堆積する。Next, as shown in FIG. 1C, the lower electrode layer 13 serving as a free magnetic layer of the TMR element and the tunnel barrier layer 1 are formed on the inner wall of the damascene groove 21 and on the interlayer insulating film 20.
2. An upper electrode layer 11 serving as a fixed magnetic layer is sequentially deposited.
【００３７】トンネルバリア層１２は、上部電極層１１
と下部電極層１３の相互作用を防止するとともに、加速
された電子を透過させてトンネル電流を生じさせる絶縁
性の薄膜である。たとえば、酸化アルミニウム（Ａｌ2
Ｏ3）など、絶縁性の非磁性物質であれば任意の材料を
用いることができる。The tunnel barrier layer 12 includes the upper electrode layer 11
It is an insulating thin film that prevents the interaction between the electrode and the lower electrode layer 13 and allows tunneling current by transmitting accelerated electrons. For example, aluminum oxide (Al 2
Any material can be used as long as it is an insulating non-magnetic substance such as O 3 ).
【００３８】次に、図１（ｄ）に示すように、磁性材料
堆積後のダマシン溝内部および磁性材料表面に、カーボ
ンなどのマスク材２３を埋め込む。Next, as shown in FIG. 1D, a mask material 23 such as carbon is buried in the inside of the damascene groove and the surface of the magnetic material after the deposition of the magnetic material.
【００３９】次に、図１（ｅ）に示すように、ＣＭＰ法
により、余分なマスク層を除去して、層間絶縁膜２０の
表面を露出させる。Next, as shown in FIG. 1E, an unnecessary mask layer is removed by CMP to expose the surface of the interlayer insulating film 20.
【００４０】次に、図１（ｆ）に示すように、当初のダ
マシン溝２１の深さ（底部）に達するまで、層間絶縁膜
２０をウエットエッチングによって除去し、ダマシン溝
２１中に堆積されたＴＭＲ構成材料とカーボンマスク２
３のみを残す。Next, as shown in FIG. 1F, the interlayer insulating film 20 was removed by wet etching until the initial depth (bottom) of the damascene groove 21 was reached, and deposited in the damascene groove 21. TMR constituent material and carbon mask 2
Leave only 3
【００４１】次に、図１（ｇ）に示すように、カーボン
マスク２３をエッチングマスクとして、イオンミリング
により、上部電極層１１、トンネル絶縁膜１２、下部電
極膜１３を順次エッチングする。このとき、イオンミリ
ングの特性上、エッチング側壁形状は、ほぼ４５°のテ
ーパ状になる。基板自体を回転させることにより、溝側
壁に沿って縦方向に堆積した膜を取り去り、カーボンマ
スク２３の真下にある上下電極層１１、１３とトンネル
バリア層１２とを合わせて四角錐あるいは円錐形状に加
工することができる。Next, as shown in FIG. 1G, the upper electrode layer 11, the tunnel insulating film 12, and the lower electrode film 13 are sequentially etched by ion milling using the carbon mask 23 as an etching mask. At this time, due to the characteristics of ion milling, the shape of the etched sidewall becomes a taper of approximately 45 °. By rotating the substrate itself, the film deposited in the vertical direction along the groove side wall is removed, and the upper and lower electrode layers 11, 13 just below the carbon mask 23 and the tunnel barrier layer 12 are combined into a quadrangular pyramid or a cone. Can be processed.
【００４２】図３は、図２（ｇ）に引き続く工程を示
す、図３（ａ）に示すように、イオンミリング後のカー
ボンマスク２３を除去し、図３（ｂ）に示すように、層
間絶縁膜２５を堆積する。FIG. 3 shows a step subsequent to FIG. 2 (g). As shown in FIG. 3 (a), the carbon mask 23 after ion milling is removed, and as shown in FIG. An insulating film 25 is deposited.
【００４３】次に、ダマシン配線プロセスを用い、図３
（ｃ）に示すように、フォトリソグラフィおよびＲＩＥ
で層間絶縁膜２５の所定の位置にビット線溝２６を形成
し、図３（ｄ）に示すように、ビット線溝を埋め込ん
で、ＴＭＲ素子の上部電極１１に接するビット線１７を
形成する。Next, using a damascene wiring process, FIG.
As shown in (c), photolithography and RIE
Then, a bit line groove 26 is formed at a predetermined position of the interlayer insulating film 25, and as shown in FIG. 3D, the bit line groove is buried to form a bit line 17 in contact with the upper electrode 11 of the TMR element.
【００４４】このような製造方法を用いることにより、
テーパエッチングされるＴＭＲ素子がほぼ最小寸法内に
加工することができ、ＭＲＡＭの微細化を図ることがで
きる。なお、下部電極１３のサイズは、ダマシン溝のリ
ソ寸法（最小サイズ）に合わせてあり、上部電極１１
は、それよりさらに小さなサイズとなるが、これは抵抗
許容範囲内のサイズであることを前提とする。By using such a manufacturing method,
The TMR element to be taper-etched can be processed within a substantially minimum dimension, and the MRAM can be miniaturized. The size of the lower electrode 13 is adjusted to the lithographic dimension (minimum size) of the damascene groove.
Has a smaller size, but it is assumed that the size is within the resistance tolerance range.
【００４５】第１実施形態において、上部電極は固定磁
気層としたが、下部電極、上部電極ともに可変磁気層と
してもよい。In the first embodiment, the upper electrode is a fixed magnetic layer. However, both the lower electrode and the upper electrode may be variable magnetic layers.
【００４６】＜第２実施形態＞図４は、本発明の第２実
施形態にかかるＴＭＲ素子を示す。第２実施形態では、
ＴＭＲ素子の上部電極１１がビット線に直接接する代わ
りに、自己整合的なコンタクトを介してビット線３５に
接続される。このようなコンタクトは、ＴＭＲ素子形成
のためのマスク材を利用して自己整合的に形成され、オ
ーバーエッチング耐性の面ですぐれている。<Second Embodiment> FIG. 4 shows a TMR element according to a second embodiment of the present invention. In the second embodiment,
The upper electrode 11 of the TMR element is connected to the bit line 35 via a self-aligned contact instead of directly contacting the bit line. Such a contact is formed in a self-aligning manner using a mask material for forming a TMR element, and is excellent in overetching resistance.
【００４７】図５は、図４に示すＴＭＲ素子の製造工程
を示し、第１実施形態の図２（ｇ）に引き続く工程であ
る。すなわち、図２に示す工程までは、第１実施形態と
同様のであり、その後の工程を変えることにより、自己
整合的コンタクトを形成することができる。FIG. 5 shows a step of manufacturing the TMR element shown in FIG. 4, and is a step subsequent to FIG. 2 (g) of the first embodiment. That is, the steps up to the step shown in FIG. 2 are the same as those in the first embodiment, and a self-aligned contact can be formed by changing the subsequent steps.
【００４８】まず、図５（ａ）に示すように、ＴＭＲ加
工時のカーボンマスク２３を残したまま、層間絶縁膜３
１を堆積する。First, as shown in FIG. 5A, the interlayer insulating film 3 is left while the carbon mask 23 during the TMR processing is left.
1 is deposited.
【００４９】次に、図５（ｂ）に示すように、ＣＭＰに
より、マスク材２３と層間絶縁膜３１の一部を研磨して
段差をなくし、マスク材２３の表面が露出するように平
坦化する。Next, as shown in FIG. 5B, the mask material 23 and a part of the interlayer insulating film 31 are polished by CMP to eliminate a step and to be planarized so that the surface of the mask material 23 is exposed. I do.
【００５０】次に、図５（ｃ）に示すように、マスク材
２３だけを選択的に除去し、マスク材の形状に対応する
溝３２を形成する。Next, as shown in FIG. 5C, only the mask material 23 is selectively removed to form a groove 32 corresponding to the shape of the mask material.
【００５１】次に、図５（ｄ）に示すように、ダマシン
プロセスにより、リソグラフィ、ＲＩＥを用いて、マス
ク溝３２より浅いビット線溝３３をマスク溝３２につな
がるように形成する。Next, as shown in FIG. 5D, a bit line groove 33 shallower than the mask groove 32 is formed by lithography and RIE by a damascene process so as to be connected to the mask groove 32.
【００５２】最後に、図５（ｅ）に示すように、マスク
溝３２およびビット線溝３３に、たとえばタングステン
（Ｗ）を埋め込むことによって、上部電極１１に自己整
合的に接続するコンタクトと、ビット線３５を形成す
る。Finally, as shown in FIG. 5E, the mask groove 32 and the bit line groove 33 are buried with, for example, tungsten (W) to form a contact for self-alignment connection with the upper electrode 11 and a bit. A line 35 is formed.
【００５３】この方法によれば、上部電極１１とビット
線３５との合わせずれ分を考慮する必要がなく、また、
オーバーエッチングによるＴＭＲ素子の損傷が回避され
る点でもすぐれている。According to this method, there is no need to consider the misalignment between the upper electrode 11 and the bit line 35.
It is also excellent in that damage to the TMR element due to over-etching is avoided.
【００５４】図６は、自由磁気層の外周に沿って、磁気
層内部に必然的に発生するスイッチング磁界不安的部分
を模式的に示す図である。磁界不安定部分の発生原因に
付いては、終端での磁界の回り込みの影響などが言われ
ているが、明確にはわかっていない。図６（ｃ）に示す
ように、自由磁気層が円形である場合、そのその円周に
沿って、磁界の方向がランダムになる領域が発生し、中
心部分でのみ、磁化の方向が一方向になる。全体に対す
る磁界不安定部分の割合が大きいほど、抵抗差が不明瞭
になり、良好な信号が得られない。FIG. 6 is a diagram schematically showing an unstable portion of the switching magnetic field necessarily generated inside the magnetic layer along the outer periphery of the free magnetic layer. It is said that the cause of the magnetic field instability is caused by the wraparound of the magnetic field at the terminal end, but it is not clearly understood. As shown in FIG. 6C, when the free magnetic layer is circular, a region where the direction of the magnetic field is random occurs along the circumference thereof, and the magnetization direction is unidirectional only at the central portion. become. As the ratio of the magnetic field unstable portion to the whole increases, the resistance difference becomes unclear, and a good signal cannot be obtained.
【００５５】一方、図６（ａ）に示す正方形の磁気層で
は、円形の磁性層ほど磁界の方向がランダムではない
が、磁化の向きに垂直な辺の近傍では磁界が乱れ、抵抗
値の変化に影響する。図６（ｂ）のように、磁化の向き
に沿った長辺を有する長方形では、全体に対する磁界不
安定領域の割合が低減され、抵抗差がより正確に検出で
きる。On the other hand, in the square magnetic layer shown in FIG. 6A, the direction of the magnetic field is not as random as that of the circular magnetic layer, but the magnetic field is disturbed near the side perpendicular to the direction of magnetization, and the resistance value changes. Affect. As shown in FIG. 6B, in a rectangle having long sides along the direction of magnetization, the ratio of the magnetic field unstable region to the whole is reduced, and the resistance difference can be detected more accurately.
【００５６】このことから、自由（可変）磁気層を広く
とるほど、全体に対する磁界不安定部分の影響が低減す
る。しかし、これは微細化とトレードオフの関係にあ
る。そこで、本発明においては、自由磁気層を下部電極
として最小リソ寸法に一致させ、かつトンネルバリア層
よりも広くとることによって、磁界不安定部分の影響の
低減を図っている。また、ＴＭＲ素子形状として、円錐
形の代わりに四角錐形状にすることによって、磁界不安
定部分の影響をさらに低減することができる。From the above, as the free (variable) magnetic layer is made wider, the influence of the magnetic field unstable portion on the whole decreases. However, this is in a trade-off relationship with miniaturization. Therefore, in the present invention, the influence of the magnetic field unstable portion is reduced by setting the free magnetic layer as the lower electrode so as to match the minimum lithography size and making it wider than the tunnel barrier layer. Further, by making the TMR element shape a quadrangular pyramid shape instead of a conical shape, the influence of a magnetic field unstable portion can be further reduced.
【００５７】＜第３実施形態＞図７は、本発明の第３実
施形態にかかるＴＭＲ素子の製造工程を示す図である。
図１（ｆ）に示す工程までは、第１および第２実施形態
と共通である。<Third Embodiment> FIG. 7 is a view showing a manufacturing process of a TMR element according to a third embodiment of the present invention.
The steps up to the step shown in FIG. 1F are common to the first and second embodiments.
【００５８】第３実施形態では、ＴＭＲ素子のイオンミ
リング加工を故意にアンダーエッチとすることにより、
マスク材やられ、ＴＭＲのダメージ、異形状などの弊害
を防止するものである。In the third embodiment, the ion milling of the TMR element is intentionally under-etched,
This is to prevent adverse effects such as damage to the mask material, TMR damage, and irregular shapes.
【００５９】まず、図７（ａ）のように、ダマシン溝内
に堆積された磁性材料とその間に充填されたマスク材料
２３を残して、層間絶縁膜を除去する。First, as shown in FIG. 7A, the interlayer insulating film is removed while leaving the magnetic material deposited in the damascene groove and the mask material 23 filled therebetween.
【００６０】次に、図７（ｂ）に示すように、マスク材
２３の底面からやや上方の側面に沿って、ダマシン溝側
壁に沿った磁性材料成分がわずかに残るように、イオン
ミリングする。Next, as shown in FIG. 7B, ion milling is carried out along the side surface slightly above the bottom surface of the mask material 23 so that the magnetic material component along the damascene groove side wall slightly remains.
【００６１】その後、図７（ｃ）に示すように、エッチ
ングマスクとして用いたマスク材２３を除去する。する
と、マスク材２３の形状に沿って、浅い溝部３７が残
る。この溝部３７を、ビット線に接続するための自己整
合的コンタクトとして用いてもよい。この場合、前工程
でダマシン溝側壁に沿って残された部分が、コンタクト
側面の一部でコンタクトの周囲を支持するバンクとな
る。After that, as shown in FIG. 7C, the mask material 23 used as the etching mask is removed. Then, a shallow groove 37 remains along the shape of the mask material 23. This groove 37 may be used as a self-aligned contact for connecting to the bit line. In this case, the portion left along the damascene groove sidewall in the previous step becomes a bank that supports the periphery of the contact at a part of the contact side surface.
【００６２】アンダーエッチにする利点は、図７（ｄ）
および７（ｅ）に対比して示すように、第１実施例のよ
うに完全にマスク材２３の底面から下方に向けてテーパ
ー状にエッチングした場合、イオンミリングの制御状態
のばらつきによっては、オーバーエッチぎみになり、Ｔ
ＭＲ素子がダメージを受けるおそれを回避できる点にあ
る。ただし、アンダーエッチングで残されるダマシン溝
側壁成分は、ＴＭＲのスイッチング特性に効かない部分
であるので、全体に対するダマシン溝側壁部分の割合が
増えるほど、スイッチング特性が検出しにくくなる。The advantage of the under-etch is shown in FIG.
As shown in comparison with FIGS. 7 and 7 (e), when the etching is completely tapered downward from the bottom surface of the mask material 23 as in the first embodiment, depending on the variation in the control state of the ion milling, over-etching may occur. Become an etch, T
The point is that the possibility that the MR element is damaged can be avoided. However, since the damascene trench sidewall component left behind by under-etching is a portion that does not affect the switching characteristics of the TMR, the switching characteristics are more difficult to detect as the ratio of the damascene trench sidewall portion to the whole increases.
【００６３】図８は、このようにスイッチング特性に寄
与しない部分を示す。ダマシン溝の低部に堆積された磁
性材料およびトンネル絶縁膜の部分Ａでは、トンネル電
流が流れる方向と直角の向きに磁化の方向が揃い、図８
の例では磁場の印加により反平行に反転して、磁気抵抗
値を変化させる。FIG. 8 shows a portion which does not contribute to the switching characteristics. In the portion A of the magnetic material and the tunnel insulating film deposited on the lower portion of the damascene groove, the direction of magnetization is aligned in a direction perpendicular to the direction in which the tunnel current flows.
In the example (1), the magnetic field is reversed in an antiparallel manner by application of a magnetic field to change the magnetoresistance value.
【００６４】一方、ダマシン溝側壁に堆積された磁性材
料およびトンネル絶縁膜の部分ＢおよびＣでは、磁化の
向きがトンネル電流の流れる向きと平行になり、ＴＭＲ
素子の上下電極間での磁化の方向のスイッチングによる
抵抗の変化をぼやけさせる要因となる。On the other hand, in portions B and C of the magnetic material and the tunnel insulating film deposited on the sidewalls of the damascene trench, the direction of magnetization is parallel to the direction in which the tunnel current flows, and the TMR
This causes a change in resistance due to switching of the direction of magnetization between the upper and lower electrodes of the element to be blurred.
【００６５】そこで、第３実施形態では、ＴＭＲ素子の
加工を故意にアンダーエッチにしつつ、アンダーエッチ
により残されるダマシン溝側壁成分が、全体に対して十
分に小さい割合となるように制御する。Therefore, in the third embodiment, while the processing of the TMR element is intentionally underetched, the damascene trench sidewall component left by the underetching is controlled so as to have a sufficiently small ratio to the whole.
【００６６】このような製造工程により、ＴＭＲ素子へ
のダメージを防止し、かつ、ビット線との直接的な接続
を自己整合的に行なうことが可能になる。According to such a manufacturing process, damage to the TMR element can be prevented, and direct connection with the bit line can be performed in a self-aligned manner.
【００６７】第１〜第３実施形態において、ＴＭＲ素子
は単層のトンネルバリア層を備えるが、ダブルジャンク
ション型のＴＭＲ素子としてもよい。In the first to third embodiments, the TMR element has a single tunnel barrier layer, but may be a double junction type TMR element.
【００６８】図９は、ダブルジャンクション型ＴＭＲ素
子の断面図を示す。読み取りワード線につながる配線電
極９８上に、第１磁気層９５、第２磁気層９３、第３磁
気層９１が位置し、これらの磁気層の間に、２層のトン
ネル酸化膜９２、９４が挟まれている。磁界を印加した
場合に、たとえば、第１磁気層９５と第３磁気層９１が
反転するようにする。ＴＭＲ素子を５層にした分、素子
の膜厚が厚くなり、従来のＴＭＲ素子に比較して、微細
化効果が相対的に大きくなる。すなわち、あくまでもリ
ソグラフの最小寸法を維持しつつ、高い抵抗変化率を得
ることが可能になる。FIG. 9 is a sectional view of a double junction type TMR element. A first magnetic layer 95, a second magnetic layer 93, and a third magnetic layer 91 are located on a wiring electrode 98 connected to a read word line, and two tunnel oxide films 92 and 94 are interposed between these magnetic layers. It is sandwiched. When a magnetic field is applied, for example, the first magnetic layer 95 and the third magnetic layer 91 are reversed. Since the number of the TMR elements is five, the film thickness of the element is increased, and the miniaturization effect is relatively increased as compared with the conventional TMR element. In other words, it is possible to obtain a high rate of change in resistance while maintaining the minimum dimensions of the lithograph.
【００６９】[0069]
【発明の効果】以上述べたように、本発明によれば、リ
ソグラフの最小寸法内でＴＭＲ素子を形成することがで
きる。As described above, according to the present invention, a TMR element can be formed within the minimum dimensions of a lithograph.
【００７０】また、下部電極を自由磁界層とすることに
よって、電極周辺部に発生する磁界不安定部分の影響を
低減することができる。Further, by using the lower electrode as a free magnetic field layer, it is possible to reduce the influence of a magnetic field unstable portion generated around the electrode.
【００７１】また、ＴＭＲ素子形成に用いるマスク材を
利用することにより、ＴＭＲ素子とビット線とを自己整
合的に接続するコンタクトを形成することができる。Further, by using the mask material used for forming the TMR element, a contact for connecting the TMR element and the bit line in a self-aligned manner can be formed.
【図１】本発明の第１実施形態に係るＴＭＲ素子の、書
き込みワード線に沿った断面図である。FIG. 1 is a cross-sectional view of a TMR element according to a first embodiment of the present invention, taken along a write word line.
【図２】図１に示すＴＭＲ素子の製造工程を、ビット線
に沿った断面図で示す図である。FIG. 2 is a diagram showing a manufacturing step of the TMR element shown in FIG. 1 in a cross-sectional view along a bit line.
【図３】図２に示す製造工程に引き続く、ＴＭＲ素子の
製造工程を示す図である。FIG. 3 is a view showing a manufacturing step of the TMR element following the manufacturing step shown in FIG. 2;
【図４】本発明の第２実施形態に係るＴＭＲ素子の、書
き込みワード線に沿った断面図である。FIG. 4 is a cross-sectional view of a TMR element according to a second embodiment of the present invention, taken along a write word line.
【図５】図５に示すＴＭＲ素子の製造工程を示す断面図
である。FIG. 5 is a sectional view showing a manufacturing step of the TMR element shown in FIG. 5;
【図６】自由（可変）磁気領域の周辺部に沿って発生す
る磁界不安定部分の説明するための図である。FIG. 6 is a diagram for explaining a magnetic field unstable portion generated along a peripheral portion of a free (variable) magnetic region.
【図７】本発明の第３実施形態にかかるＴＭＲ素子の製
造工程を示す断面図である。FIG. 7 is a sectional view illustrating a manufacturing process of a TMR element according to a third embodiment of the present invention.
【図８】図７に示すＴＭＲ素子において、ＴＭＲ素子の
スイッチング特性に寄与しないダマシン溝側壁成分を説
明するための図である。8 is a diagram for explaining a damascene trench sidewall component that does not contribute to the switching characteristics of the TMR element in the TMR element shown in FIG.
【図９】本発明のＴＭＲ素子の変形例としてのダブルジ
ャンクション型ＴＭＲ素子の断面図である。FIG. 9 is a cross-sectional view of a double junction TMR element as a modification of the TMR element of the present invention.
【図１０】従来のＴＭＲ素子と、これを用いたＭＲＡＭ
の構成を示す図である。FIG. 10 shows a conventional TMR element and an MRAM using the same.
FIG. 3 is a diagram showing the configuration of FIG.
１１ 下部電極（自由磁気層） １２、９２、９４ トンネル絶縁層 １３ 上部電極（固定磁気層） １５ 書き込みワード線 １６ 読み取りワード線 １７、３５、 ビット線 Reference Signs List 11 lower electrode (free magnetic layer) 12, 92, 94 tunnel insulating layer 13 upper electrode (fixed magnetic layer) 15 write word line 16 read word line 17, 35, bit line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｇ０１Ｒ 33/06 Ｒ 43/12 Ｈ０１Ｌ 27/10 ４４７ ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 27/105 G01R 33/06 R 43/12 H01L 27/10 447
Claims (14)
配線の線幅以下の寸法で形成される下部電極と、 前記下部配線上に位置するトンネル絶縁膜と、 前記トンネル絶膜上に位置し、第２の磁性材料で形成さ
れる上部電極と、を備える磁気抵抗素子。1. A lower wiring, a lower electrode formed on the lower wiring and having a dimension equal to or less than a line width of the lower wiring, made of a first magnetic material, and a tunnel insulation positioned on the lower wiring. A magnetoresistive element comprising: a film; and an upper electrode located on the tunnel insulating film and formed of a second magnetic material.
リソグラフの最小寸法で形成される下部電極と、 前記下部電極上に位置するトンネル絶縁膜と、前記トン
ネル絶縁膜上に位置し、第２の磁性材料で形成される上
部電極と、を備える磁気抵抗素子。2. A lower wiring, a lower electrode located on the lower wiring and formed of a first magnetic material and having a substantially lithographic minimum dimension, and a tunnel insulating film located on the lower electrode. And an upper electrode located on the tunnel insulating film and formed of a second magnetic material.
有する下部配線と、 前記下部配線上に当該下部配線と接して位置し、第１の
磁性材料で形成される下部電極と、 前記下部電極上に位置するトンネル絶縁膜と、 前記トンネル絶縁膜上に位置し、第２の磁性材料で形成
される上部電極と、を備え、前記下部電極と下部配線と
の接触面の大きさは、前記最小寸法以下であることを特
徴とする磁気抵抗素子。3. A lower wiring having a line width substantially equal to a lithographic minimum dimension; a lower electrode located on the lower wiring in contact with the lower wiring and formed of a first magnetic material; A tunnel insulating film located on the electrode; and an upper electrode formed on the tunnel insulating film and formed of a second magnetic material. The size of the contact surface between the lower electrode and the lower wiring is: A magnetoresistive element having a size smaller than the minimum dimension.
上部電極は、上部に向けて先細りになるテーパ形状を有
することを特徴とする請求項１から３のいずれかに記載
の磁気抵抗素子。4. The magnetoresistive element according to claim 1, wherein the lower electrode, the tunnel insulating film, and the upper electrode have a tapered shape tapering upward.
なくとも下部電極は、磁界の印加により磁化の方向が変
化する可変磁界電極であることを特徴とする請求項１か
ら３のいずれかに記載の磁気抵抗素子。5. The method according to claim 1, wherein at least the lower electrode of the lower electrode and the upper electrode is a variable magnetic field electrode whose magnetization direction changes when a magnetic field is applied. Magnetic resistance element.
形状が前記上部電極の上面形状に一致して前記上部電極
に接続されるコンタクトをさらに有することを特徴とす
る請求項１から３のいずれかに記載の磁気抵抗素子。6. The device according to claim 1, further comprising a contact located above said upper electrode, and having a bottom surface corresponding to the upper surface shape of said upper electrode and connected to said upper electrode. The magnetoresistance element according to any one of the above.
の少なくとも一部を取り囲むバンク部を有することを特
徴とする請求項６に記載の磁気抵抗素子。7. The magnetoresistive element according to claim 6, wherein the upper electrode has a bank surrounding at least a part of a side surface of the contact.
ション型のトンネル接合層を含むことを特徴とする請求
項１から７のいずれかに記載の磁気抵抗素子。8. The magnetoresistive element according to claim 1, wherein the tunnel insulating film includes a double junction type tunnel junction layer.
ド線と、 前記ワード線に接続される複数の下部配線と、 前記各下部配線上に位置し、マトリクス状に配置される
複数のトンネル電流型磁気抵抗素子と、 前記トンネル電流型磁気抵抗素子の各々に接続され、前
記第１の方向と直交する第２の方向に配置される複数の
ビット線とを含み、前記各トンネル電流型磁気抵抗素子
は、 前記下部配線上に当該下部配線に接して位置し、前記下
部配線の線幅以下の寸法で、第１の磁性材料で形成され
る下部電極と、 前記下部電極上に位置するトンネル絶縁膜と、 前記トンネル絶縁膜上に位置し、第２の磁性材料で形成
される上部電極と、を備えることを特徴とする半導体記
憶装置。9. A substrate; a plurality of word lines arranged on the substrate along a first direction; a plurality of lower wirings connected to the word lines; A plurality of tunnel current type magneto-resistance elements arranged in a matrix; a plurality of bit lines connected to each of the tunnel current type magneto-resistance elements and arranged in a second direction orthogonal to the first direction; Wherein each of the tunnel current type magnetoresistive elements is located on the lower wiring in contact with the lower wiring, and has a dimension equal to or less than a line width of the lower wiring, and is formed of a first magnetic material and a lower electrode. A semiconductor memory device, comprising: a tunnel insulating film positioned on the lower electrode; and an upper electrode formed on the tunnel insulating film and formed of a second magnetic material.
ド線と、 前記ワード線に接続され、実質的にリソグラフの最小寸
法の線幅を有する複数の下部配線と、 前記各下部配線上に位置し、マトリクス状に配置される
複数のトンネル電流型磁気抵抗素子と、 前記トンネル電流型磁気抵抗素子の各々に接続され、前
記第１の方向と直交する第２の方向に配置される複数の
ビット線とを含み、前記各トンネル電流型磁気抵抗素子
は、 前記下部配線上に、当該下部配線に接して位置し、第１
の磁性材料で形成される下部電極と、 前記下部電極上に位置するトンネル絶縁膜と、 前記トンネル絶縁膜上に位置し、第２の磁性材料で形成
される上部電極と、を備え、前記下部電極と下部配線と
の接触面の大きさは、前記最小寸法以下であることを特
徴とする半導体記憶装置。10. A substrate, a plurality of word lines disposed on the substrate along a first direction, and a plurality of lower portions connected to the word lines and having a substantially lithographic minimum dimension line width. A plurality of tunneling current type magnetoresistive elements located on the lower wirings and arranged in a matrix; and a plurality of tunneling current type magnetoresistive elements connected to each of the tunneling current type magnetoresistive elements and orthogonal to the first direction. A plurality of bit lines arranged in two directions, wherein each of the tunnel current type magnetoresistive elements is located on the lower wiring in contact with the lower wiring,
A lower electrode formed of a magnetic material; a tunnel insulating film positioned on the lower electrode; and an upper electrode formed on the tunnel insulating film and formed of a second magnetic material. The size of a contact surface between an electrode and a lower wiring is smaller than the minimum dimension.
下部電極、トンネル絶縁膜、および上部電極は、上部に
向けて先細りになるテーパ形状を有し、前記上部電極お
よび下部電極のうち、少なくとも下部電極は、磁界の印
加により磁化の方向が変化する可変磁界電極であること
を特徴とする請求項９または１０に記載の半導体記憶装
置。11. A lower electrode, a tunnel insulating film, and an upper electrode of each of the tunnel current type magneto-resistive elements have a tapered shape tapering upward, and at least a lower portion of the upper electrode and the lower electrode. The semiconductor memory device according to claim 9, wherein the electrode is a variable magnetic field electrode whose magnetization direction changes when a magnetic field is applied.
テップと、 前記下部配線および半導体下地層を覆って層間絶縁膜を
形成するステップと、 前記層間絶縁膜に、前記下部配線に到達するダマシン溝
を、実質的にリソグラフの最小寸法で形成するステップ
と、 前記ダマシン溝の内壁に、第１磁性層、トンネル絶縁
膜、および第２磁性層をこの順で堆積するステップと、 前記ダマシン溝内部の第２磁性層上にマスク材料を埋め
込むステップと、 前記層間絶縁膜を除去し、前記マスク材をエッチングマ
スクとして、前記第１磁性層、トンネル絶縁膜、および
第２磁性層を一体的に加工して、前記下部配線上に、下
部電極、トンネルバリア、および上部電極を形成するス
テップと、 前記マスク材を除去し、前記上部電極に接続されるビッ
ト線を形成するステップとを含む磁気抵抗素子の製造方
法。12. A step of forming a lower wiring in a semiconductor base layer, a step of forming an interlayer insulating film covering the lower wiring and the semiconductor base layer, and a damascene groove reaching the lower wiring in the interlayer insulating film. Forming a first magnetic layer, a tunnel insulating film, and a second magnetic layer in this order on the inner wall of the damascene groove; Embedding a mask material on the second magnetic layer; removing the interlayer insulating film; and processing the first magnetic layer, the tunnel insulating film, and the second magnetic layer integrally using the mask material as an etching mask. Forming a lower electrode, a tunnel barrier, and an upper electrode on the lower wiring, removing the mask material, and forming a bit line connected to the upper electrode. Forming a magnetoresistive element.
テップと、 前記下部配線および半導体下地層を覆って層間絶縁膜を
形成するステップと、 前記層間絶縁膜に、前記下部配線に到達するダマシン溝
を、実質的にリソグラフの最小寸法で形成するステップ
と、 前記ダマシン溝内壁に、第１磁性層、トンネル絶縁膜、
および第２磁性層をこの順で堆積するステップと、 前記ダマシン溝内部の第２磁性層上にマスク材料を埋め
込むステップと、 前記層間絶縁膜を除去し、前記マスク材をエッチングマ
スクとして、前記第１磁性層、トンネル絶縁膜、および
第２磁性層を一体的に加工して、前記下部配線上に、下
部電極、トンネルバリア、および上部電極を形成するス
テップと、 前記マスク材料、下部電極、トンネルバリア、および上
部電極を覆って、第２の層間絶縁膜を形成するステップ
と、 前記マスク材を除去して前記第２層間絶縁膜に前記上部
電極に達するホールを形成するステップと、 前記第２層間絶縁膜に、前記ホールに接続され、前記ホ
ールよりも浅いビット線溝を形成するステップと、 前記ビット線溝およびホールに金属を充填してビット線
およびコンタクトを一体形成するステップとを含む磁気
抵抗素子の製造方法。13. A step of forming a lower wiring in a semiconductor base layer, a step of forming an interlayer insulating film covering the lower wiring and the semiconductor base layer, and a damascene groove reaching the lower wiring in the interlayer insulating film. Forming a substantially lithographic minimum dimension; and forming, on the inner wall of the damascene groove, a first magnetic layer, a tunnel insulating film,
Depositing a second magnetic layer and a second magnetic layer in this order; embedding a mask material on the second magnetic layer inside the damascene groove; removing the interlayer insulating film, using the mask material as an etching mask, Forming a lower electrode, a tunnel barrier, and an upper electrode on the lower wiring by integrally processing the first magnetic layer, the tunnel insulating film, and the second magnetic layer; and forming the mask material, the lower electrode, and the tunnel. Forming a second interlayer insulating film covering the barrier and the upper electrode; removing the mask material to form a hole reaching the upper electrode in the second interlayer insulating film; Forming a bit line groove connected to the hole and shallower than the hole in the interlayer insulating film; and filling the bit line groove and the hole with metal to form a bit line. Method for manufacturing a magneto-resistance element and a step of integrally forming the contact and.
び上部電極を形成するステップは、前記上部電極が前記
マスク材の側壁の一部を囲んで残るように、前記第１磁
性層、トンネル絶縁膜、および第２磁性層を加工するこ
とを特徴とする請求項１２または１３に記載の磁気抵抗
素子の製造方法。14. The step of forming the lower electrode, the tunnel barrier, and the upper electrode, wherein the step of forming the first magnetic layer, the tunnel insulating film, and the like includes leaving the upper electrode surrounding a part of a side wall of the mask material. 14. The method according to claim 12, wherein the second magnetic layer is processed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301459A JP2002111096A (en) | 2000-09-29 | 2000-09-29 | Reluctance element, semiconductor storage device comprising it, and their fabricating method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000301459A JP2002111096A (en) | 2000-09-29 | 2000-09-29 | Reluctance element, semiconductor storage device comprising it, and their fabricating method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002111096A true JP2002111096A (en) | 2002-04-12 |
Family
ID=18782995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000301459A Pending JP2002111096A (en) | 2000-09-29 | 2000-09-29 | Reluctance element, semiconductor storage device comprising it, and their fabricating method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002111096A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314049A (en) * | 2001-04-18 | 2002-10-25 | Nec Corp | Magnetic memory and manufacturing method therefor |
| EP1403919A2 (en) * | 2002-09-24 | 2004-03-31 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing the same |
| JP2006278457A (en) * | 2005-03-28 | 2006-10-12 | Ulvac Japan Ltd | Etching method |
| JP2007158344A (en) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | Storage node with metal layer-insulating layer-metal layer structure, unvolatile memory element therewith, and method of operating same |
| JP2007243204A (en) * | 2007-04-09 | 2007-09-20 | Yamaha Corp | Magnetic sensor |
| JP2008021816A (en) * | 2006-07-13 | 2008-01-31 | Sony Corp | Method of manufacturing nonvolatile magnetic memory |
| JP2011512030A (en) * | 2008-02-01 | 2011-04-14 | クゥアルコム・インコーポレイテッド | Magnetic tunnel junction cell containing multiple magnetic domains |
| CN102142399A (en) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | Method for manufacturing integrated circuit structure |
| US9570670B2 (en) | 2012-07-20 | 2017-02-14 | Samsung Electronics Co., Ltd. | Magnetic device and method of fabricating the same |
| JP2017084916A (en) * | 2015-10-27 | 2017-05-18 | 株式会社日立ハイテクノロジーズ | Device manufacturing method and plasma processing method |
| US10847576B2 (en) | 2018-09-11 | 2020-11-24 | Toshiba Memory Corporation | Magnetic memory device and manufacturing method thereof |
-
2000
- 2000-09-29 JP JP2000301459A patent/JP2002111096A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314049A (en) * | 2001-04-18 | 2002-10-25 | Nec Corp | Magnetic memory and manufacturing method therefor |
| EP1403919A2 (en) * | 2002-09-24 | 2004-03-31 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing the same |
| EP1403919A3 (en) * | 2002-09-24 | 2007-07-11 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing the same |
| JP2006278457A (en) * | 2005-03-28 | 2006-10-12 | Ulvac Japan Ltd | Etching method |
| JP2007158344A (en) * | 2005-12-02 | 2007-06-21 | Samsung Electronics Co Ltd | Storage node with metal layer-insulating layer-metal layer structure, unvolatile memory element therewith, and method of operating same |
| JP2008021816A (en) * | 2006-07-13 | 2008-01-31 | Sony Corp | Method of manufacturing nonvolatile magnetic memory |
| JP2007243204A (en) * | 2007-04-09 | 2007-09-20 | Yamaha Corp | Magnetic sensor |
| JP4640370B2 (en) * | 2007-04-09 | 2011-03-02 | ヤマハ株式会社 | Magnetic sensor |
| JP2011512030A (en) * | 2008-02-01 | 2011-04-14 | クゥアルコム・インコーポレイテッド | Magnetic tunnel junction cell containing multiple magnetic domains |
| CN102142399A (en) * | 2010-01-29 | 2011-08-03 | 台湾积体电路制造股份有限公司 | Method for manufacturing integrated circuit structure |
| US9570670B2 (en) | 2012-07-20 | 2017-02-14 | Samsung Electronics Co., Ltd. | Magnetic device and method of fabricating the same |
| JP2017084916A (en) * | 2015-10-27 | 2017-05-18 | 株式会社日立ハイテクノロジーズ | Device manufacturing method and plasma processing method |
| US10847576B2 (en) | 2018-09-11 | 2020-11-24 | Toshiba Memory Corporation | Magnetic memory device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5642557B2 (en) | Method of forming memory cell and magnetic tunnel junction (MTJ) of memory cell | |
| US6936479B2 (en) | Method of making toroidal MRAM cells | |
| US6927466B2 (en) | Magnetoresistive memory or sensor devices having improved switching properties and method of fabrication | |
| US6657270B2 (en) | Magnetic random access memory using bipolar junction transistor, and method for fabricating the same | |
| JP4583997B2 (en) | Magnetic memory cell array and manufacturing method thereof | |
| US20040043579A1 (en) | MRAM MTJ stack to conductive line alignment method | |
| KR100450468B1 (en) | Storage cell arrangement and method for producing the same | |
| US6617658B2 (en) | Semiconductor memory device including magneto resistive element | |
| US20020132464A1 (en) | Self-aligned MRAM contact and method of fabrication | |
| US6551852B2 (en) | Method of forming a recessed magnetic storage element | |
| JP2010080649A (en) | Magnetic memory | |
| JP2002538614A5 (en) | ||
| JP2002111096A (en) | Reluctance element, semiconductor storage device comprising it, and their fabricating method | |
| US20040001368A1 (en) | Methods of fabricating magnetoresistive memory devices | |
| US6689661B2 (en) | Method for forming minimally spaced MRAM structures | |
| JP2002299724A (en) | Magnetoresistance effect element and manufacturing method therefor | |
| JP2004508701A (en) | Memory cell structure and method of manufacturing the same | |
| JP2007103692A (en) | Magnetic memory cell, method of manufacturing magnetic memory cell and magnetic random access memory | |
| CN114447216A (en) | Magnetoresistive random access memory and manufacturing method thereof | |
| US20220336734A1 (en) | Methods of manufacturing integrated circuit devices | |
| JP2005123614A (en) | Memory | |
| WO2002075808A2 (en) | Self-aligned mram contact and method of fabrication |