JP2017084916A - Device manufacturing method and plasma processing method - Google Patents
Device manufacturing method and plasma processing method Download PDFInfo
- Publication number
- JP2017084916A JP2017084916A JP2015210280A JP2015210280A JP2017084916A JP 2017084916 A JP2017084916 A JP 2017084916A JP 2015210280 A JP2015210280 A JP 2015210280A JP 2015210280 A JP2015210280 A JP 2015210280A JP 2017084916 A JP2017084916 A JP 2017084916A
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- etching mask
- film
- etching
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 238000003672 processing method Methods 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 85
- 238000000034 method Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 24
- 238000010884 ion-beam technique Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 24
- 238000005755 formation reaction Methods 0.000 description 24
- 239000010410 layer Substances 0.000 description 20
- 230000005291 magnetic effect Effects 0.000 description 13
- 239000002184 metal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000007261 regionalization Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 239000000696 magnetic material Substances 0.000 description 6
- 238000009751 slip forming Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
Description
本発明は、デバイスの製造方法およびプラズマ処理方法に関する。 The present invention relates to a device manufacturing method and a plasma processing method.
次世代のデバイス、例えばメモリとしてリフレッシュのための電気的なエネルギーを必要としない不揮発性、書き換えの高速動作性、および書き込み寿命確保の観点で近年新しい種類の素子開発が進行されてきている。また、ロジックデバイスへの適用では、低リーク電流、配線遅延の回避も新しい素子には必要とされる。 In recent years, new types of devices have been developed from the viewpoint of non-volatility that does not require electrical energy for refresh as a next-generation device, for example, memory, high-speed operability of rewriting, and securing a writing life. In addition, when applied to logic devices, low leakage current and avoidance of wiring delay are required for new elements.
これらのニーズから磁気抵抗メモリ(Magnetoresistive Random Access Memory:以下、MRAMと称する)や相変化メモリ(Phase Change Random Access Memory:以下PRAMと称する)の開発が進められている。これらのデバイスの製造工程では、素子パターンの形成方法として、成膜前後の取り扱い方、エッチング処理、エッチング後のクリーニング処理等にはいろいろな技術が開発されている。 In view of these needs, development of magnetoresistive memory (Magnetoresistive Random Access Memory: hereinafter referred to as MRAM) and phase change memory (hereinafter referred to as PRAM) is in progress. In these device manufacturing processes, various techniques have been developed as element pattern formation methods, such as handling before and after film formation, etching, and cleaning after etching.
特許文献1には、反応性ガスと、反応性ガスより低沸点のガスとからなる混合ガスを、液化しない範囲の圧力で噴出部から所定の方向に断熱膨張させながら噴出させ、反応性クラスタを生成し、真空処理室内の試料に噴射して試料表面を加工する方法が開示されている。また非特許文献1には、いろいろな材料に対するクラスターイオンビームによるエッチングイールドが記載されており、また非特許文献2には、ビームの入射角に対する平坦化依存性が開示されている。一般に入射角に対して60度近辺、表面に対して30度近辺での入射が最もイールド(収率)が良くなることが知られている。
In
更にクラスターイオンビームを用いると、このイールドの変化が大きくなることが一般的には知られている。また非特許文献3には、Ta等の金属膜もイオンの入射角度にイールドが大きく依存することも示されている。
Further, it is generally known that the yield change increases when a cluster ion beam is used.
また特許文献2に記載があるような、高融点材料や金属酸化物は、高温でないと残渣なくきれいにエッチングできないことは広く知られている。
Further, it is widely known that high melting point materials and metal oxides described in
デバイス製造、例えばMRAMの製造において、強磁性体金属膜をプラズマエッチングにより高精度に微細なパターニングする加工は難しい。これら被エッチング材料である金属膜は、一般的にエッチングガスと反応して生成される反応生成物の蒸気圧が低く、また再入射したときの付着確率が大きい。このためエッチングされた飛散した生成物が加工された面に再付着し、取りきれない場合は、徐々に付着していく。このためにマスクパターンに対して深い位置を加工すればするほど、パターンが太り、通常言われるテーパ形状の加工断面を呈する。金属化合物である誘電体材料のエッチングでも同様の現象がたびたび発生する。このように、垂直に高精度にマスクに忠実な形状で垂直に加工するのは難しい。このため、被加工物(ウェハ)の温度を材料が許容できるまで、もしくはデバイス特性を損なわない温度まで上げて、ウェハの加工表面を高温にしてエッチングすると、反応生成物の付着確率が低下する。こうして、テーパ形状から垂直形状に改善してデバイス素子を形成することができる。 In device manufacturing, for example, MRAM manufacturing, it is difficult to perform fine patterning of a ferromagnetic metal film with high accuracy by plasma etching. The metal film as the material to be etched generally has a low vapor pressure of a reaction product generated by reacting with an etching gas, and has a high adhesion probability when reincident. For this reason, the scattered product that has been etched reattaches to the processed surface, and gradually adheres when it cannot be completely removed. For this reason, the deeper the pattern is processed with respect to the mask pattern, the thicker the pattern is, and the generally referred to taper-shaped processed cross section is exhibited. A similar phenomenon often occurs when etching a dielectric material which is a metal compound. As described above, it is difficult to perform vertical processing with a shape faithful to the mask with high accuracy. For this reason, when the temperature of the workpiece (wafer) is increased to a material acceptable or to a temperature that does not impair device characteristics, and the wafer is etched at a high processing surface, the probability of attachment of reaction products decreases. Thus, the device element can be formed by improving the taper shape to the vertical shape.
しかしながら、これらの強磁性体金属膜や金属誘電体の処理を上記のように実施したとしても、ウェハ全面に良好なデバイス動作を得るには大きな問題がある。エッチング処理室では様々な反応生成物が存在し付着していてエッチング処理室の壁などにも付着しており、再脱離して処理前中のウェハに再入射してくる。このため、壁面もホットウオールと呼ばれるように高温に管理したり、壁表面に蓄積しないようにイオンやプラズマに接する壁になるようにしたりするような工夫がされる。 However, even if these ferromagnetic metal films and metal dielectrics are processed as described above, there is a significant problem in obtaining good device operation over the entire wafer surface. In the etching chamber, various reaction products exist and adhere to the walls of the etching chamber, and are re-detached and reenter the wafer before processing. For this reason, the wall surface is also devised to be managed at a high temperature so as to be called a hot wall, or to be a wall in contact with ions or plasma so as not to accumulate on the wall surface.
このように垂直加工のための施策は、プラズマの制御、反応ウェハ温度、および壁面の制御に及んでいる。しかしながら、被加工物であるデバイスの構造についての改善は試みられていない。また、通常素子のコンタクトホールや下電極等の構造が下面に形成されたうえに素子材料をデポジションして、パターンを露光する。このときに強磁性体金属膜や金属誘電体膜があると、合わせ精度を確保するのが難しくなる。もしくは余分な合わせ加工のための処理が必要になる。 Thus, the measures for vertical processing extend to plasma control, reaction wafer temperature, and wall surface control. However, no attempt has been made to improve the structure of the device that is the workpiece. In addition, a structure such as a contact hole or a lower electrode of an ordinary element is formed on the lower surface, and an element material is deposited to expose a pattern. At this time, if there is a ferromagnetic metal film or a metal dielectric film, it becomes difficult to ensure alignment accuracy. Or processing for extra alignment processing is required.
更に、素子に使われる材料によっては、最近の微細なパターンを形成するための高エネルギー照射や、真空加工の途中で大気開放することによる酸化などで素子の電気特性を劣化させる場合がある。 Furthermore, depending on the material used for the device, the electrical characteristics of the device may be deteriorated by high energy irradiation for forming a recent fine pattern or oxidation by opening to the atmosphere during vacuum processing.
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、エッチング形状を垂直に制御でき、自己整合的に合わせ精度が確保でき、素子の電気特性劣化を防止しうるデバイスの製造方法およびプラズマ処理方法を提供することにある。 The present invention has been made in view of these problems, and an object of the present invention is to provide a device capable of controlling the etching shape vertically, ensuring alignment accuracy in a self-aligned manner, and preventing deterioration of the electrical characteristics of the element. And a plasma processing method.
上記目的を達成するための一実施形態として、第1絶縁膜に埋め込まれた第一電極を形成する第一工程と、
前記第一電極の上部に配置され前記第一電極が露出するような開口部を有する第2絶縁膜を形成する第二工程と、
前記開口部を有する前記第2絶縁膜及び前記第一電極を覆うように多層素子膜を形成する第三工程と、
前記開口部の位置に対応して自己整合的に形成された前記多層素子膜の窪みにエッチングマスクを埋設する第四工程と、
前記エッチングマスクをマスクとして前記多層素子膜をエッチングする第五工程と、
その後、前記多層素子膜を包むように保護膜を形成する第六工程と、
を有することを特徴とするデバイスの製造方法とする。
As one embodiment for achieving the above object, a first step of forming a first electrode embedded in a first insulating film,
A second step of forming a second insulating film disposed on the first electrode and having an opening that exposes the first electrode;
A third step of forming a multilayer element film so as to cover the second insulating film having the opening and the first electrode;
A fourth step of embedding an etching mask in a recess of the multilayer element film formed in a self-aligned manner corresponding to the position of the opening;
A fifth step of etching the multilayer element film using the etching mask as a mask;
Then, a sixth step of forming a protective film so as to wrap the multilayer element film,
It is set as the manufacturing method of the device characterized by having.
また、ディンプルを覆って形成された加工層の、前記ディンプルに対応する位置に自己整合的に形成された窪みに埋設されたエッチングマスクを有する基板を準備する工程と、
真空処理装置内において、前記エッチングマスクに対して露出した領域の前記加工層を、クラスターイオンビームを用いて加工する工程と、
を有することを特徴とするプラズマ処理方法とする。
A step of preparing a substrate having an etching mask embedded in a recess formed in a self-aligned manner at a position corresponding to the dimple of a processing layer formed to cover the dimple;
In a vacuum processing apparatus, processing the processed layer in the region exposed to the etching mask using a cluster ion beam;
A plasma processing method characterized by comprising:
本発明により、エッチング形状を垂直に制御でき、自己整合的に合わせ精度が確保でき、素子の電気特性劣化を防止しうるデバイスの製造方法およびプラズマ処理方法を提供することができる。 According to the present invention, it is possible to provide a device manufacturing method and a plasma processing method in which the etching shape can be controlled vertically, the alignment accuracy can be secured in a self-aligning manner, and the deterioration of the electrical characteristics of the element can be prevented.
発明者らは、デバイスの製造方法において、コンタクトホールが形成された電極部分に垂直、もしくはディンプル状になだらかな底面を持つ窪みを設け、それに素子材を順次成膜し、最後にエッチングのマスク材を形成して、平坦化することとした。これにより、自己整合的に窪みに対応したエッチングマスクが形成できる。また、このエッチングマスクを用いて素子材を加工していくと、素子は窪みのために斜めになって縦方向に厚くなる。しかしながら、基板(ウェハ)の表面に垂直にイオンが入射するが、この素子面の斜めの角度のために、スパッタイールドが増大するので問題ない。更にクラスターイオンビームを用いると、更にイオンの斜め入射効果が増大し、より垂直に加工できるようになる。 In the device manufacturing method, the inventor provided a recess having a smooth bottom surface in the vertical or dimple shape in the electrode portion in which the contact hole is formed, and sequentially formed the element material thereon, and finally the etching mask material To form a flat surface. Thereby, an etching mask corresponding to the depression can be formed in a self-aligning manner. Further, when the element material is processed using this etching mask, the element becomes inclined due to the depression and becomes thicker in the vertical direction. However, although ions are incident on the surface of the substrate (wafer) perpendicularly, there is no problem because the sputtering yield increases due to the oblique angle of the element surface. Further, when a cluster ion beam is used, the effect of oblique incidence of ions is further increased, and it becomes possible to process more vertically.
上記の製法とすることにより、素子材の成膜後高エネルギーを照射するパターニングのための露光工程が省略され、素子の電気的なダメージを抑制して生産できるメリットがある。また斜め入射イオンによる加工が利用できるので、素子の側壁の垂直加工性が得られ、微細化に優位である。更に、デバイスの製造方法において、素子材の成膜からエッチング、SiN保護膜形成まで一度も大気雰囲気に接触させず、装置内(真空中)インラインで形成することができるので、表面材料の空気中の水分等との反応による酸化などを防止でき、デバイス特性の劣化を抑制できる。 By using the above-mentioned manufacturing method, there is an advantage that an exposure process for patterning for irradiating high energy after film formation of the element material is omitted, and electrical damage to the element can be suppressed for production. In addition, since processing using obliquely incident ions can be used, vertical processability of the side walls of the element can be obtained, which is advantageous for miniaturization. Furthermore, in the device manufacturing method, it is possible to form in-device (in vacuum) in-line without contact with air atmosphere from film formation of elements to etching and SiN protective film formation. Oxidation due to the reaction with water or the like can be prevented, and deterioration of device characteristics can be suppressed.
以下、本発明について実施例により説明する。なお、実施例では主にMRAMについて説明するが本発明はこれに限定されない。また、同一符号は同一構成要素を示す。 Hereinafter, the present invention will be described with reference to examples. In addition, although an Example demonstrates mainly MRAM, this invention is not limited to this. Moreover, the same code | symbol shows the same component.
本発明の第1の実施例に係るMRAMの製造方法について図面を用いて説明する。本実施例では、特に、DRAM(Dynamic Random Access Memory)のキャパシタに相当する磁気トンネル接合(Magnetic Tunnel Junction:以下、MTJと称する)の形成方法について説明する。 A method of manufacturing the MRAM according to the first embodiment of the present invention will be described with reference to the drawings. In this embodiment, a method of forming a magnetic tunnel junction (hereinafter referred to as MTJ) corresponding to a DRAM (Dynamic Random Access Memory) capacitor will be described.
先ず、ディンプルの製造工程について図1A〜図1H、図6を用いて説明する。ディンプルの製造工程は、図6に示すデバイスの製造方法を説明するためのフロー図におけるステップS601〜ステップS602に対応する。図1Aに示すように、予め絶縁膜101に離間して形成されたスルーホール103の中に第一の電極102を形成する。
First, a dimple manufacturing process will be described with reference to FIGS. 1A to 1H and FIG. The dimple manufacturing process corresponds to steps S601 to S602 in the flowchart for explaining the device manufacturing method shown in FIG. As shown in FIG. 1A, a
次に図1Bに示すように、ディンプル用絶縁膜104を形成する。次いで第一の電極102に目合わせ型材105を形成する。この型材105は、アモルファスカーボンで形成されており、その形成のためには、公知のCCD素子等のレンズ加工と同等の手法で形成した。簡単に説明すると、矩形のレジストパターンを形成して、リフローして角を丸めた後に、エッチング加工して、下層のアモルファスカーボンに略半球形状のパターンを形成した。
Next, as shown in FIG. 1B, a
この基板にエッチングマスク106をスピンコートで塗布した(図1D)。型材105の表面を軽く平坦化(図1E)して、図1Fに示すように、型材105のアモルファスカーボンを除去した。
An
この形成された開口部206を有するエッチングマスク106を用いて、ディンプル用絶縁膜104をエッチング加工し、このエッチングマスク106を除去した断面図が図1G、平面図が図1Hである。ディンプル107が、第一の電極102に目合わせして形成される。
FIG. 1G is a cross-sectional view in which the
次に、図3A〜図3Dを用いて、ディンプル形成後から磁性材料層形成までの製造フローを説明する。ディンプル形成後から磁性材料層形成までの製造工程は、図6に示すステップS603に対応する。図1Gで示したようにディンプルが形成された基板(ウェハ)を、複数の処理室が真空中搬送で連結された真空処理装置に投入する。最初に、第一の電極102の上に形成された変質層や酸化膜層を除去する工程(図示せず)を実施するのは言うまでもない。次に図3Aに示すように導電膜110を原子層ごとに等方的に積み上げて行くコンフォーマブルな手法で形成する。引き続き、図3Bに示すように、第一の磁性体膜120をスパッタリングで形成した。同様に障壁層MgO膜130(図3C)、第二の磁性体膜140(図3D)を形成した。これらの成膜は順次成膜材料ごとの異なる処理室に減圧下で搬送され実施された。
Next, a manufacturing flow from the dimple formation to the magnetic material layer formation will be described with reference to FIGS. 3A to 3D. The manufacturing process from the dimple formation to the magnetic material layer formation corresponds to step S603 shown in FIG. The substrate (wafer) on which dimples are formed as shown in FIG. 1G is put into a vacuum processing apparatus in which a plurality of processing chambers are connected by conveyance in a vacuum. Needless to say, first, a process (not shown) of removing the altered layer or oxide film layer formed on the
引き続き、磁気抵抗素子のパターン形成、保護膜形成までの製造フローについて図4A〜図4Gを用いて説明する。これらの製造工程は、図6のステップS604からステップS606に対応する。本実施例においてこれらの製造工程は、先の真空処理装置内において真空から取り出すことなく処理を続行した。先ず真空減圧下で、図4Aに示すように、ストッパ導電膜150を形成し、次いでTa等の第二の電極160が成膜される(図4B)。次に平坦化プロセスを実施して、Ta等の第二の電極160のパターンを形成し、すなわち、ディンプル用絶縁膜104のディンプル107の位置に対応して自己整合的に形成された多層素子膜の窪みに第二の電極を埋設した(図4C)。なお、多層素子膜とは素子を構成する主要な膜であり、本実施例では第一及び第二の磁性体膜及び障壁層MgO膜を含む多層膜を指す。ストッパ導電膜150は、第二の電極を埋設する際の加工ストッパの機能を有し、導電性を有するため加工後は第二の電極の一部として機能する。埋設された第二の電極は、以降のエッチングのマスク材として用いる。なお、第二の電極を平坦化する際に、第一及び第二の磁性膜や障壁層MgO膜などのダメージを受けやすい膜は、ストッパ導電膜150で覆われているために、一旦大気下に取り出して、ダマシン(CMP)等の化学機械的な加工で平坦化することもできる。本実施例では、真空減圧下で、引き続きTaエッチバック等で平坦化処理を実施した。
Subsequently, a manufacturing flow from pattern formation of the magnetoresistive element to formation of the protective film will be described with reference to FIGS. 4A to 4G. These manufacturing processes correspond to steps S604 to S606 in FIG. In this example, these manufacturing steps were continued without taking out the vacuum in the previous vacuum processing apparatus. First, as shown in FIG. 4A, a stopper
次に、図4Dに示すように形成された、Ta等の第二の電極160のパターンをエッチングマスクとして下層膜であるストッパ導電膜150にエッチング加工を施す。このときエッチングに使われるガスや方式は適切に選択される必要がある。通常のイオン性の垂直エッチングとしても良いし、クラスターイオンビームを利用したエッチングを選択しても良い。クラスターイオンビームを用いたエッチングがより垂直加工が容易である場合が多い。順次エッチングガスや条件を変えて加工を進め(図4D〜図4E)、図4Fに示すように導電膜110がエッチングされ、ディンプル用絶縁膜が露出する状態までエッチングを進行させる。引き続き、素子全体を包み込むようにSiN保護膜170を形成して、素子の加工は完了する。なお、本実施例において、多層素子膜等のエッチングはプラズマエッチング法により、保護膜等の成膜にはプラズマCVD法により、マルチチャンバーを備えた真空処理装置を用いて処理することができる。この後で、層間絶縁膜を塗布したり、第二の電極160に導通を取るためのコンタクトホール加工等を実施して、電気的な素子として完成させること(図示せず)は言うまでもない。
Next, the stopper
以上説明したように、窪みに形成したMRAMの素子材の上方に更にTa等の金属電極などを形成して平坦化加工することで、エッチングのマスクパターンを形成し、更に適切なエッチングガスやエッチング手法を駆使して垂直加工し、続いて、保護膜としてのSiNパッシベーション膜も真空中で連続して形成することにより、形成した窪みでエッチング加工のマスクが形成できるので、成膜した素子材料が露光の高エネルギー照射に晒されることがなく、素子ダメージが低減できる。また保護すべき加工面が大気に晒されることがなく、真空減圧下で連続して形成、加工、保護膜形成までできるので、素子の酸化等による劣化が防止できる。またイオンの入射の角度増大でイールドが増大し、垂直加工できるので、微細な密なパターンの形成に優位となる。 As described above, an etching mask pattern is formed by further forming a metal electrode such as Ta above the MRAM element material formed in the recess and performing a planarization process, and an appropriate etching gas or etching is performed. Using the technique, vertical processing is performed, and then an SiN passivation film as a protective film is continuously formed in vacuum, so that an etching mask can be formed in the formed recess. The element damage can be reduced without being exposed to high energy irradiation. In addition, since the processed surface to be protected is not exposed to the atmosphere and can be continuously formed, processed, and formed with a protective film under vacuum and reduced pressure, deterioration due to oxidation of the element or the like can be prevented. Further, the yield is increased by increasing the incident angle of ions, and vertical processing can be performed, which is advantageous for forming a fine dense pattern.
本実施例によれば、エッチング形状を垂直に制御でき、自己整合的に合わせ精度が確保でき、素子の電気特性劣化を防止しうるデバイスの製造方法およびプラズマ処理方法を提供することができる。 According to this embodiment, it is possible to provide a device manufacturing method and a plasma processing method in which the etching shape can be controlled vertically, the alignment accuracy can be secured in a self-aligning manner, and the deterioration of the electrical characteristics of the element can be prevented.
本発明の第2の実施例に係るデバイスの製造方法について、図2A〜図2Cを用いて説明する。なお、実施例1に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。なお、本実施例では、実施例1と異なるディンプルの形成方法について説明する。
A device manufacturing method according to the second embodiment of the present invention will be described with reference to FIGS. 2A to 2C. Note that the matters described in the first embodiment and not described in the present embodiment can be applied to the present embodiment as long as there is no special circumstances. In this embodiment, a method for forming dimples different from that in
本実施例でのディンプル形成方法について図2A〜図2Cを用いて説明する。図1Bに示すディンプル用絶縁膜104が形成された基板を準備し、フォトリソグラフィを用いてディンプル用絶縁膜104を介して第一の電極102の上部に開口部208を有するエッチングマスク(レジスト膜)108を形成する。次いで、図2Bに示すように、エッチングマスク108をマスクとしてディンプル用絶縁膜104を等方的にエッチングし、第一の電極102を露出させる。次にエッチングマスク108を除去すれば、ディンプル109が得られる(図2C)。図2A〜図2Cに示すフローにより、エッチングマスクを容易に形成することができる。但し、開口部の形状については実施例1で示した図1A〜図1Gの方法の方が形状制御性に優れる。
A dimple formation method in this embodiment will be described with reference to FIGS. 2A to 2C. A substrate on which the
図2C以降のデバイスの製造工程は、実施例1で示した図3A以降の工程と同様である。 The device manufacturing process after FIG. 2C is the same as the process after FIG. 3A shown in the first embodiment.
本実施例においても、窪みに形成したMRAMの素子材の上方に更にTa等の金属電極などを形成して平坦化加工することで、エッチングのマスクパターンを形成し、更に適切なエッチングガスやエッチング手法を駆使して垂直加工し、続いて、保護膜としてのSiNパッシベーション膜も真空中で連続して形成することにより、形成した窪みでエッチング加工のマスクが形成できるので、成膜した素子材料が露光の高エネルギー照射に晒されることがなく、素子ダメージが低減できる。また保護すべき加工面が大気に晒されることがなく、真空減圧下で連続して形成、加工、保護膜形成までできるので、素子の酸化等による劣化が防止できる。またイオンの入射の角度増大でイールドが増大し、垂直加工できるので、微細な密なパターンの形成に優位となる。 Also in the present embodiment, an etching mask pattern is formed by further forming a metal electrode such as Ta above the MRAM element material formed in the depression and performing a planarization process, and an appropriate etching gas or etching is performed. Using the technique, vertical processing is performed, and then an SiN passivation film as a protective film is continuously formed in vacuum, so that an etching mask can be formed in the formed recess. The element damage can be reduced without being exposed to high energy irradiation. In addition, since the processed surface to be protected is not exposed to the atmosphere and can be continuously formed, processed, and formed with a protective film under vacuum and reduced pressure, deterioration due to oxidation of the element or the like can be prevented. Further, the yield is increased by increasing the incident angle of ions, and vertical processing can be performed, which is advantageous for forming a fine dense pattern.
本実施例によれば、エッチング形状を垂直に制御でき、自己整合的に合わせ精度が確保でき、素子の電気特性劣化を防止しうるデバイスの製造方法およびプラズマ処理方法を提供することができる。また、実施例1に比べてディンプルを容易に形成することができる。 According to this embodiment, it is possible to provide a device manufacturing method and a plasma processing method in which the etching shape can be controlled vertically, the alignment accuracy can be secured in a self-aligning manner, and the deterioration of the electrical characteristics of the element can be prevented. Further, the dimples can be easily formed as compared with the first embodiment.
本発明の第3の実施例に係るデバイスの製造方法について、図5A〜図5Cを用いて説明する。なお、実施例1又は2に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。なお、実施例1や実施例2では、なだらかに窪むディンプル形状を元にパターンを形成したが、本実施例では他の形状の例について説明する。 A device manufacturing method according to the third embodiment of the present invention will be described with reference to FIGS. 5A to 5C. Note that matters described in the first or second embodiment but not described in the present embodiment can also be applied to the present embodiment unless there are special circumstances. In the first embodiment and the second embodiment, the pattern is formed based on the dimple shape that is gently depressed. In this embodiment, examples of other shapes will be described.
本実施例での窪み形成方法について、図5A〜図5Cを用いて説明する。図5Aに示すように、窪み形成用絶縁膜180をエッチングで垂直に加工して絶縁膜開口部(窪み)280を形成する。これは、例えば、図2Aにおいてエッチングマスク108の開口部208を所望の寸法とし、異方性エッチングを行うことにより実現できる。その後前出と同様の手法で素子を形成する。エッチング加工終了時点の形状を図5Bに、SiN保護膜214を形成したときの断面形状を図5Cに示す。初期の窪み280を垂直形状としても膜の歪や結晶性等に問題の無い場合は、本実施例に示す略垂直の窪み形状とすることができる。
A method for forming a recess in this embodiment will be described with reference to FIGS. 5A to 5C. As shown in FIG. 5A, the insulating
本実施例においても、窪みに形成したMRAMの素子材の上方に更にTa等の金属電極などを形成して平坦化加工することで、エッチングのマスクパターンを形成し、更に適切なエッチングガスやエッチング手法を駆使して垂直加工し、続いて、保護膜としてのSiNパッシベーション膜も真空中で連続して形成することにより、形成した窪みでエッチング加工のマスクが形成できるので、成膜した素子材料が露光の高エネルギー照射に晒されることがなく、素子ダメージが低減できる。また保護すべき加工面が大気に晒されることがなく、真空減圧下で連続して形成、加工、保護膜形成までできるので、素子の酸化等による劣化が防止できる。またイオンの入射の角度増大でイールドが増大し、垂直加工できるので、微細な密なパターンの形成に優位となる。 Also in the present embodiment, an etching mask pattern is formed by further forming a metal electrode such as Ta above the MRAM element material formed in the depression and performing a planarization process, and an appropriate etching gas or etching is performed. Using the technique, vertical processing is performed, and then an SiN passivation film as a protective film is continuously formed in vacuum, so that an etching mask can be formed in the formed recess. The element damage can be reduced without being exposed to high energy irradiation. In addition, since the processed surface to be protected is not exposed to the atmosphere and can be continuously formed, processed, and formed with a protective film under vacuum and reduced pressure, deterioration due to oxidation of the element or the like can be prevented. Further, the yield is increased by increasing the incident angle of ions, and vertical processing can be performed, which is advantageous for forming a fine dense pattern.
本実施例によれば、エッチング形状を垂直に制御でき、自己整合的に合わせ精度が確保でき、素子の電気特性劣化を防止しうるデバイスの製造方法およびプラズマ処理方法を提供することができる。 According to this embodiment, it is possible to provide a device manufacturing method and a plasma processing method in which the etching shape can be controlled vertically, the alignment accuracy can be secured in a self-aligning manner, and the deterioration of the electrical characteristics of the element can be prevented.
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 In addition, this invention is not limited to an above-described Example, Various modifications are included. For example, the above-described embodiments have been described in detail for easy understanding of the present invention, and are not necessarily limited to those having all the configurations described. Further, a part of the configuration of a certain embodiment can be replaced with the configuration of another embodiment, and the configuration of another embodiment can be added to the configuration of a certain embodiment. Further, it is possible to add, delete, and replace other configurations for a part of the configuration of each embodiment.
101…絶縁膜、102…第一の電極、103…スルーホール、104…ディンプル用絶縁膜、105…型材、106…エッチングマスク、107…ディンプル、108…エッチングマスク、109…ディンプル、110…導電膜、120…第一の磁性体膜、130…障壁層MgO膜、140…第二の磁性体膜、150…ストッパ導電膜、160…第二の電極、170…SiN保護膜、180…窪み形成用絶縁膜、206…マスク開口部、208…マスク開口部、214…SiN保護膜、280…絶縁膜開口部。
DESCRIPTION OF
Claims (11)
前記第一電極の上部に配置され前記第一電極が露出するような開口部を有する第2絶縁膜を形成する第二工程と、
前記開口部を有する前記第2絶縁膜及び前記第一電極を覆うように多層素子膜を形成する第三工程と、
前記開口部の位置に対応して自己整合的に形成された前記多層素子膜の窪みにエッチングマスクを埋設する第四工程と、
前記エッチングマスクをマスクとして前記多層素子膜をエッチングする第五工程と、
その後、前記多層素子膜を包むように保護膜を形成する第六工程と、
を有することを特徴とするデバイスの製造方法。 A first step of forming a first electrode embedded in the first insulating film;
A second step of forming a second insulating film disposed on the first electrode and having an opening that exposes the first electrode;
A third step of forming a multilayer element film so as to cover the second insulating film having the opening and the first electrode;
A fourth step of embedding an etching mask in a recess of the multilayer element film formed in a self-aligned manner corresponding to the position of the opening;
A fifth step of etching the multilayer element film using the etching mask as a mask;
Then, a sixth step of forming a protective film so as to wrap the multilayer element film,
A device manufacturing method characterized by comprising:
前記第四工程で埋設された前記エッチングマスクは、第二電極であることを特徴とするデバイスの製造方法。 In the manufacturing method of the device of Claim 1,
The device manufacturing method, wherein the etching mask embedded in the fourth step is a second electrode.
前記第四工程は、前記エッチングマスクの表面を平坦化する工程を含むことを特徴とするデバイスの製造方法。 In the manufacturing method of the device of Claim 1 or 2,
The method of manufacturing a device, wherein the fourth step includes a step of planarizing a surface of the etching mask.
前記第二工程で前記第2絶縁膜に形成された前記開口部は、周辺部において周辺部に近づくに従って前記第2絶縁膜の厚さが徐々に厚くなっていることを特徴とするデバイスの製造方法。 In the manufacturing method of the device according to any one of claims 1 to 3,
The device according to claim 1, wherein the opening formed in the second insulating film in the second step has a thickness of the second insulating film gradually increasing toward the peripheral portion in the peripheral portion. Method.
前記第五工程は、クラスターイオンビームを用いて前記多層素子膜をエッチングする工程を含むことを特徴とするデバイスの製造方法。 In the manufacturing method of the device according to any one of claims 1 to 4,
The fifth step includes a method of etching the multilayer element film using a cluster ion beam.
前記第三工程から前記第六工程までの工程は、すべて真空減圧下で連続して実施されることを特徴とするデバイスの製造方法。 In the manufacturing method of the device according to any one of claims 1 to 5,
All the steps from the third step to the sixth step are carried out continuously under vacuum and reduced pressure.
前記第四工程の前記平坦化する工程は、エッチバックの工程であることを特徴とするデバイスの製造方法。 In the manufacturing method of the device of Claim 3,
The method for manufacturing a device, wherein the flattening step of the fourth step is an etch back step.
前記第四工程の前記平坦化する工程は、CMPの工程であることを特徴とするデバイスの製造方法。 In the manufacturing method of the device of Claim 3,
The device manufacturing method, wherein the flattening step of the fourth step is a CMP step.
真空処理装置内において、前記エッチングマスクに対して露出した領域の前記加工層を、クラスターイオンビームを用いて加工する工程と、
を有することを特徴とするプラズマ処理方法。 Preparing a substrate having an etching mask embedded in a recess formed in a self-aligned manner at a position corresponding to the dimple of a processing layer formed to cover the dimple;
In a vacuum processing apparatus, processing the processed layer in the region exposed to the etching mask using a cluster ion beam;
A plasma processing method comprising:
前記エッチングマスクは、前記加工する工程で用いられた前記真空処理装置内で、前記エッチングマスクの材料層をエッチバックすることにより前記加工層の窪みに埋設されたものであることを特徴とするプラズマ処理方法。 The plasma processing method according to claim 9, wherein
The plasma is characterized in that the etching mask is embedded in a recess of the processing layer by etching back a material layer of the etching mask in the vacuum processing apparatus used in the processing step. Processing method.
前記エッチングマスクは、CMPを用いて前記加工層の窪みに埋設されたものであることを特徴とするプラズマ処理方法。 The plasma processing method according to claim 9, wherein
The plasma processing method, wherein the etching mask is embedded in a recess of the processed layer by using CMP.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210280A JP6564683B2 (en) | 2015-10-27 | 2015-10-27 | Device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015210280A JP6564683B2 (en) | 2015-10-27 | 2015-10-27 | Device manufacturing method |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017084916A true JP2017084916A (en) | 2017-05-18 |
JP2017084916A5 JP2017084916A5 (en) | 2018-06-07 |
JP6564683B2 JP6564683B2 (en) | 2019-08-21 |
Family
ID=58714323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015210280A Expired - Fee Related JP6564683B2 (en) | 2015-10-27 | 2015-10-27 | Device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6564683B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019092817A1 (en) * | 2017-11-08 | 2019-05-16 | Tdk株式会社 | Tunnel magnetoresistive element, magnetic memory, and built-in memory |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111096A (en) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | Reluctance element, semiconductor storage device comprising it, and their fabricating method |
US20020076572A1 (en) * | 2000-09-29 | 2002-06-20 | Manfred Engelhardt | Method for fabricating integrated circuit arrangements, and associated circuit arrangements, in particular tunnel contact elements |
JP2003152241A (en) * | 2001-11-13 | 2003-05-23 | Sony Corp | Magnetoresistive effect type magnetic sensor, magnetoresistive effect type magnetic head, and manufacturing method therefor |
JP2010103224A (en) * | 2008-10-22 | 2010-05-06 | Toshiba Corp | Magneto-resistance element and magnetic memory |
JP2012142415A (en) * | 2010-12-28 | 2012-07-26 | Fujitsu Semiconductor Ltd | Magnetic device and method of manufacturing the same |
JP2013197397A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Method for manufacturing magnetoresistive effect element |
-
2015
- 2015-10-27 JP JP2015210280A patent/JP6564683B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111096A (en) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | Reluctance element, semiconductor storage device comprising it, and their fabricating method |
US20020076572A1 (en) * | 2000-09-29 | 2002-06-20 | Manfred Engelhardt | Method for fabricating integrated circuit arrangements, and associated circuit arrangements, in particular tunnel contact elements |
JP2003152241A (en) * | 2001-11-13 | 2003-05-23 | Sony Corp | Magnetoresistive effect type magnetic sensor, magnetoresistive effect type magnetic head, and manufacturing method therefor |
JP2010103224A (en) * | 2008-10-22 | 2010-05-06 | Toshiba Corp | Magneto-resistance element and magnetic memory |
JP2012142415A (en) * | 2010-12-28 | 2012-07-26 | Fujitsu Semiconductor Ltd | Magnetic device and method of manufacturing the same |
JP2013197397A (en) * | 2012-03-21 | 2013-09-30 | Toshiba Corp | Method for manufacturing magnetoresistive effect element |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019092817A1 (en) * | 2017-11-08 | 2019-05-16 | Tdk株式会社 | Tunnel magnetoresistive element, magnetic memory, and built-in memory |
Also Published As
Publication number | Publication date |
---|---|
JP6564683B2 (en) | 2019-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI723057B (en) | Ion beam etching of stt-ram structures | |
TWI722042B (en) | Mram device and fabrication method | |
US10069064B1 (en) | Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same | |
JP5878116B2 (en) | Magnetic layer patterning and connection | |
US9577183B2 (en) | Methods of manufacturing a magnetoresistive random access memory device | |
EP3531461B1 (en) | Fabrication of large height top metal electrodes for sub-60 nm width magnetic tunnel junctions of magnetoresistive random access memory devices | |
KR102353069B1 (en) | Self-aligned encapsulation hard mask to separate physically under-etched mtj cells to reduce conductive re-deposition | |
TW202205706A (en) | Hard mask for patterning magnetic tunnel junctions | |
US20160322364A1 (en) | Semiconductor device for reducing coupling capacitance | |
KR102207126B1 (en) | MTJ device process/integration method with pre-patterned seed layer | |
TWI675499B (en) | Semiconductor structure and method of forming the same | |
US20130154037A1 (en) | Method of making device | |
US11145809B2 (en) | Multiple spacer assisted physical etching of sub 60nm MRAM devices | |
JP6564683B2 (en) | Device manufacturing method | |
US11031548B2 (en) | Reduce intermixing on MTJ sidewall by oxidation | |
WO2020228579A1 (en) | Manufacturing method for mram device | |
TWI536556B (en) | Resistive random access memory and method of manufacturing the same | |
KR20150143357A (en) | Patterning of a hard mask material | |
CN107785484B (en) | Method for manufacturing memory by self-aligned photoetching corrosion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6564683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |