JP2002108290A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2002108290A JP2002108290A JP2000296096A JP2000296096A JP2002108290A JP 2002108290 A JP2002108290 A JP 2002108290A JP 2000296096 A JP2000296096 A JP 2000296096A JP 2000296096 A JP2000296096 A JP 2000296096A JP 2002108290 A JP2002108290 A JP 2002108290A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- power supply
- voltage
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
ータで使用されるスイッチングレギュレータの発振ノイ
ズが、VDD及びVEE電源に現れ、コモン電圧、ゲー
ト電圧、ソース電圧、階調電圧にその発振ノイズが現
れ、さらに表示上ビートノイズとして現れるという問題
があった。 【解決手段】 DC/DCコンバータ4から発生される
電源電圧を、シャントレギュレータ7、8を介して、コ
モン電圧生成回路を構成するオペアンプ9、プッシュプ
ル回路及び可変抵抗VR1に供給することにより、DC
/DCコンバータ4で用いられるスイッチングレギュレ
ータから発振される発振ノイズを低減した電源電圧VD
D1、VEE1をオペアンプ9及び可変抵抗で用いるよ
うにして、電源電圧の発振ノイズに起因する表示上のビ
ートノイズを低減する。
Description
動する電源の発振ノイズ等のノイズを低減することによ
り、表示上のビートノイズを抑えるように構成された液
晶表示装置に関する。
ック図である。図9において、1は複数のゲート線(走
査線)及びソース線(信号線)が交差するように配置さ
れ、各交点に画素電極が形成されると共に、画素電極に
対向するように対向電極が配置された液晶パネル、2は
液晶パネル1のゲート線を駆動するゲートドライバI
C、3は液晶パネル1のソース線を駆動するソースドラ
イバICである。4はゲートドライバIC2及びソース
ドライバIC3並びに液晶パネル1に各種電圧を供給す
るスイッチングレギュレータを用いたDC/DCコンバ
ータ、5はゲートドライバIC2及びソースドライバI
C3に制御信号を供給するタイミングコントローラであ
る。図10は、従来の液晶表示装置のコモン電圧生成回
路を示す図である。図10において、4はDC/DCコ
ンバータである。
コンバータ4は、ゲートドライバIC2の電源であるゲ
ート電源電圧と、ソースドライバIC3の電源であるソ
ース電源電圧と、階調電圧と、対向電極に供給されるコ
モン電圧を生成する。ラインコモン反転駆動の場合、交
流の入力電圧Vinは、オペアンプOP1と抵抗R1、
R2の設定により、入力電圧Vinを反転増幅した−
(R2/R1)Vinのコモン電圧VCOMを形成す
る。ここで、オペアンプOP1の一方の入力を形成する
可変抵抗VR1を可変することにより、コモン電圧VC
OMのDCレベルを可変にすることができる。また、コ
モン電圧生成回路を構成するオペアンプOP1、プッシ
ュプル回路のトランジスタTR1、TR2の電源は、D
C/DCコンバータ4の出力の電圧VDD及びVEEを
用いている。なお、ソースドライバIC3の電源は、ソ
ース電源電圧VDDAを、ゲートドライバIC2の電源
は、ゲート電源電圧VDDG、VEEGを使用する。
回路は、上述のようなコモン電圧VCOMを、DC/D
Cコンバータ4で生成された電源電圧VDD、VEEが
供給されるオペアンプOP1、プッシュプル回路から得
ている。そのためDC/DCコンバータ4で使用される
スイッチングレギュレータの発振ノイズが、電源電圧V
DD、VEEに現れ、オペアンプOP1、プッシュプル
回路を介して、コモン電圧VCOMに発振ノイズとして
現れる。また、同様にゲート電源電圧、ソース電源電
圧、階調電圧においてもスイッチングレギュレータの発
振ノイズが現れる。これらの発振ノイズが表示上ビート
ノイズとして現れる。
ためになされたものであり、DC/DCコンバータの発
振ノイズを低減して、表示上のビートノイズを低減した
液晶表示装置を得ることを目的としている。
示装置においては、電源供給部と、この電源供給部の出
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて対向電極に印加される対
向電圧を生成する対向電圧生成部を備えたものである。
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたものである。さら
に、駆動回路は、走査線駆動回路であるものである。ま
た、駆動回路は、信号線駆動回路であるものである。
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたも
のである。
よって構成されているものである。また、除去部は、シ
リーズレギュレータによって構成されているものであ
る。
の実施の形態1による液晶表示装置を示すブロック図で
ある。図1において、1は複数のゲート線(走査線)及
びソース線(信号線)が交差するように配置され、各交
点に画素電極が形成されると共に、画素電極に対向する
ように対向電極が配置された液晶パネル、2は液晶パネ
ル1のゲート線を駆動するゲートドライバIC、3は液
晶パネル1のソース線を駆動するソースドライバICで
ある。4はスイッチングレギュレータを用いたDC/D
Cコンバータ(電源供給部)で、液晶駆動に必要な電源
を生成する。5はソースドライバIC3及びゲートドラ
イバIC2へコントロール信号、データ信号を出力する
タイミングコントローラで、ラインコモン反転駆動にお
いては、画素電極に対向するように配置された対向電極
に印加されるコモン電圧(対向電圧)を交流化する必要
があるため、コモン電圧生成回路へ交流化するための交
流信号を出力する。6はコモン電圧生成回路(対向電圧
生成部)で、対向電極へ入力される交流化されたコモン
電圧を生成する。
晶表示装置のラインコモン反転駆動におけるコモン電圧
生成回路を示す図である。図2において、4はDC/D
Cコンバータである。7は入力電圧が変動しても出力電
圧を一定にするシャントレギュレータで、DC/DCコ
ンバータ4の出力電圧VDDから発振ノイズを抑えた電
圧VDD1を出力する。8はシャントレギュレータで、
DC/DCコンバータ4の出力電圧VEEから発振ノイ
ズを抑えた電圧VEE1を出力する除去部を構成する。
9はオペアンプで、電圧VDD1、VEE1を使用し、
抵抗R1、R2によって交流の入力電圧Vinを反転増
幅させ、プッシュプル回路を介して、コモン電圧VCO
Mを出力する。オペアンプ9の一方の入力を形成する可
変抵抗VR1は、出力されるコモン電圧のDCを可変す
るために設けられ、この電源も発振ノイズを抑えたVD
D1、VEE1を使用している。10はトランジスTR
1及びトランジスタTR2によって構成されたプッシュ
プル回路である。
コンバータ4によって生成される電圧VDD、VEE
は、それぞれシャントレギュレータ7、8を介して、D
C/DCコンバータ4を構成するスイッチングレギュレ
ータの発振ノイズを低減させたVDD1、VEE1をコ
モン電圧生成回路6の各部へ供給する。このため、コモ
ン電圧生成回路6を構成する可変抵抗VR1、オペアン
プ9、プッシュプル回路10のトランジスタTR1、T
R2は、発振ノイズのない電源を用いて動作し、その結
果、発振ノイズのないコモン電圧VCOMを生成するこ
とができる。
電圧生成回路の電源にシャントレギュレータ7、8を使
用することにより、コモン電圧VCOMの発振ノイズを
低減できる。
形態2による液晶表示装置のドット反転駆動におけるコ
モン電圧生成回路を示す図である。図3において、4、
7〜10は図2におけるものと同一のものである。図3
では、Vinは直流の入力電圧である。
で、コモン電圧VCOMは、交流化される必要がなく、
入力電圧Vinは直流電圧で、オペアンプ9と図2の抵
抗R1、R2を0Ω抵抗にすることにより、プッシュプ
ル回路10のトランジスタTR1、TR2を介して、コ
モン電圧VCOMは、入力電圧Vinを反転増幅した−
Vinとして出力される。これらオペアンプ9及びプッ
シュプル回路10の電源は、シャントレギュレータ7、
8を介した電圧VDD1、VEE1を使用することによ
り、実施の形態1と同様にコモン電圧VCOMの発振ノ
イズを低減できる。
場合でも、コモン電圧VCOMの発振ノイズを低減する
ことができる。
形態3による液晶表示装置を示すブロック図である。図
4において、1〜6は図1におけるものと同一のもので
ある。ゲートドライバIC2(走査線駆動回路)とソー
スドライバIC3(信号線駆動回路)は、それぞれ液晶
パネルを駆動する駆動回路を構成する。DC/DCコン
バータ4は、ゲート電圧生成回路、ソース電圧生成回
路、コモン電圧生成回路の電源を生成する。タイミング
コントローラ5は、ラインコモン反転駆動においては、
コモン電圧を交流化する必要があるため、コモン電圧生
成回路6へ交流化するための交流信号を出力する。11
はゲート電圧生成回路で、その出力はゲートドライバI
C2へ入力される。12はソース電圧生成回路で、その
出力はソースドライバIC3へ入力される。ゲート電圧
生成回路11とソース電圧生成回路12は、駆動電圧生
成部である。13は階調電圧生成回路(階調電圧生成
部)で、ソース電圧生成回路12の出力電圧からソース
ドライバIC3の階調電圧を生成する。
晶表示装置の液晶駆動電源回路を示す図であり、コモン
電圧生成回路、ソース電圧生成回路、ゲート電圧生成回
路を示している。図5において、4、7〜10は図2に
おけるものと同一のものである。15はソース電圧生成
回路のシャントレギュレータ、16はVDDGを生成す
るゲート電圧生成回路のシャントレギュレータ、17は
VEEGを生成するゲート電圧生成回路のシャントレギ
ュレータである。DC/DCコンバータ4は、VDD電
源及びVEE電源を出力する。コモン電圧生成回路につ
いては、前述と同様な回路を使用し、対向電極へコモン
電圧VCOMを出力する。シャントレギュレータ15〜
17は、DC/DCコンバータ4の出力電圧VDD、V
EEから発振ノイズを抑えたソース電圧VDDA、ゲー
ト電圧VDDG、VEEGを出力する。
晶表示装置のVEEG生成回路を示す図である。図6に
おいて、7、8、17はシャントレギュレータである。
10はトランジスタTR1及びトランジスタTR2によ
って構成されたプッシュプル回路である。VEEG電源
において、出力の負荷抵抗によってラッシュ電流が大き
くなった場合、図6に示すようなシャントレギュレータ
を使用したプッシュプル回路10とすることにより、V
EEG電圧を安定させることができる。
晶表示装置のCS on Gate駆動でのVEEG生
成回路を示す図である。図7において、7〜10は図5
におけるものと同一のものである。アレイ構造におい
て、CS on Gate(画素と隣接するゲート線と
の間に容量性のCSを配置したアレイ構造)の場合、ゲ
ート電圧VEEGもコモン電圧と同様に交流化する必要
がある。図7にゲート電源電圧VEEGを交流化する場
合の回路構成を示す。コモン電圧生成回路と同様にシャ
ントレギュレータ7、8を使用し、発振ノイズを抑えた
VEEGを出力することができる。なお、シャントレギ
ュレータは、階調電圧生成回路13に用いることもで
き、ソースドライバIC3に供給される階調電圧の発振
ノイズを除去することができる。
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
形態4による液晶表示装置の液晶駆動電源回路を示す図
であり、シリーズレギュレータを用いたコモン電圧生成
回路、ソース電圧生成回路、ゲート電圧生成回路を示し
ている。図8において、9、10は図5におけるものと
同一のものである。21はコモン電圧生成回路のシリー
ズレギュレータで、DC/DCコンバータ4の出力電圧
VDDから発振ノイズを抑えた電圧VDD1を出力する
除去部を構成する。22はコモン電圧生成回路のシリー
ズレギュレータで、DC/DCコンバータ4の出力電圧
VEEから発振ノイズを抑えた電圧VEE1を出力す
る。23はソース電圧生成回路のシリーズレギュレータ
である。24はゲート電源電圧VDDGを生成するゲー
ト電圧生成回路のシリーズレギュレータ、25はゲート
電源電圧VEEGを生成するゲート電圧生成回路のシリ
ーズレギュレータである。
/DCコンバータ4の出力電圧VDD及びVEEから、
電圧VDD1、VEE1を出力し、その電源をオペアン
プ9及びプッシュプル回路10の電源に使用し、発振ノ
イズを抑えたコモン電圧VCOMを出力する。またシリ
ーズレギュレータ23〜25は、DC/DCコンバータ
4の出力電圧VDD及びVEEから発振ノイズを抑えた
ソース電源電圧VDDA、ゲート電源電圧VDDG、V
EEGを出力する。なお、シリーズレギュレータは、階
調電圧生成回路13に用いることもでき、ソースドライ
バIC3に供給される階調電圧の発振ノイズを除去する
ことができる。
ータの使用により、コモン電圧、ソース電源電圧、ゲー
ト電源電圧、階調電圧の発振ノイズを低減することがで
き、液晶表示のビートノイズを低減することができる。
れているので、以下に示すような効果を奏する。電源供
給部と、この電源供給部の出力に含まれるノイズを除去
するよう構成された除去部と、この除去部の出力を用い
て対向電極に印加される対向電圧を生成する対向電圧生
成部を備えたので、対向電圧生成部で用いられる電源供
給部の出力に含まれるノイズを除去することができる。
力に含まれるノイズを除去するよう構成された除去部
と、この除去部の出力を用いて駆動回路に供給される電
圧を生成する駆動電圧生成部を備えたので、駆動電圧生
成部で用いられる電源供給部の出力に含まれるノイズを
除去することができる。
るので、走査線駆動回路に供給される電圧を生成する駆
動電圧生成部で用いられる電源供給部の出力に含まれる
ノイズを除去することができる。また、駆動回路は、信
号線駆動回路であるので、信号線駆動回路に供給される
電圧を生成する駆動電圧生成部で用いられる電源供給部
の出力に含まれるノイズを除去することができる。
部の出力に含まれるノイズを除去するよう構成された除
去部と、この除去部の出力を用いて信号線駆動回路に供
給される階調電圧を生成する階調電圧生成部を備えたの
で、階調電圧生成部で用いられる電源供給部の出力に含
まれるノイズを除去することができる。
よって構成されているので、シャントレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。また、除去部は、シリーズレギュレータによ
って構成されているので、シリーズレギュレータによ
り、電源供給部の出力に含まれるノイズを除去すること
ができる。
装置を示すブロック図である。
のラインコモン反転駆動におけるコモン電圧生成回路を
示す図である。
のドット反転駆動におけるコモン電圧生成回路を示す図
である。
を示すブロック図である。
の液晶駆動電源回路を示す図である。
のVEEG生成回路を示す図である。
のCS on Gate駆動でのVEEG生成回路を示
す図である。
の液晶駆動電源回路を示す図である。
る。
を示す図である。
ドライバIC、4 DC/DCコンバータ、5 タイミ
ングコントローラ、6 コモン電圧生成回路、7,8
シャントレギュレータ、9 オペアンプ、10 プッシ
ュプル回路、11 ゲート電圧生成回路、12 ソース
電圧生成回路、 13 階調電圧生成回路、15〜17
シャントレギュレータ、 21〜25 シリーズレギ
ュレータ。
Claims (7)
- 【請求項1】 画素電極及びこの画素電極に対向するよ
うに配置された対向電極に電圧を印加して表示を行なう
液晶表示装置において、電源供給部、この電源供給部の
出力に含まれるノイズを除去するよう構成された除去
部、この除去部の出力を用いて上記対向電極に印加され
る対向電圧を生成する対向電圧生成部を備えたことを特
徴とする液晶表示装置。 - 【請求項2】 液晶パネルを駆動する駆動回路を有する
液晶表示装置において、電源供給部、この電源供給部の
出力に含まれるノイズを除去するよう構成された除去
部、この除去部の出力を用いて上記駆動回路に供給され
る電圧を生成する駆動電圧生成部を備えたことを特徴と
する液晶表示装置。 - 【請求項3】 駆動回路は、走査線駆動回路であること
を特徴とする請求項2記載の液晶表示装置。 - 【請求項4】 駆動回路は、信号線駆動回路であること
を特徴とする請求項2記載の液晶表示装置。 - 【請求項5】 液晶パネルを駆動する走査線駆動回路及
び信号線駆動回路を有する液晶表示装置において、電源
供給部、この電源供給部の出力に含まれるノイズを除去
するよう構成された除去部、この除去部の出力を用いて
上記信号線駆動回路に供給される階調電圧を生成する階
調電圧生成部を備えたことを特徴とする液晶表示装置。 - 【請求項6】 除去部は、シャントレギュレータによっ
て構成されていることを特徴とする請求項1〜請求項5
のいずれか一項記載の液晶表示装置。 - 【請求項7】 除去部は、シリーズレギュレータによっ
て構成されていることを特徴とする請求項1〜請求項5
のいずれか一項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296096A JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000296096A JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002108290A true JP2002108290A (ja) | 2002-04-10 |
JP2002108290A5 JP2002108290A5 (ja) | 2007-07-19 |
Family
ID=18778422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000296096A Pending JP2002108290A (ja) | 2000-09-28 | 2000-09-28 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002108290A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005338838A (ja) * | 2004-05-24 | 2005-12-08 | Samsung Sdi Co Ltd | 発光表示装置用電源供給装置および発光表示装置 |
JP2010160369A (ja) * | 2009-01-09 | 2010-07-22 | Nippon Seiki Co Ltd | 有機el表示装置 |
KR101013988B1 (ko) * | 2004-06-28 | 2011-02-14 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 이를 이용한 액정표시장치 |
KR101253045B1 (ko) * | 2006-06-29 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치의 잔류전압 제거 회로 |
JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
-
2000
- 2000-09-28 JP JP2000296096A patent/JP2002108290A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005338838A (ja) * | 2004-05-24 | 2005-12-08 | Samsung Sdi Co Ltd | 発光表示装置用電源供給装置および発光表示装置 |
KR101013988B1 (ko) * | 2004-06-28 | 2011-02-14 | 엘지디스플레이 주식회사 | 공통전압 보상회로 및 이를 이용한 액정표시장치 |
KR101253045B1 (ko) * | 2006-06-29 | 2013-04-11 | 엘지디스플레이 주식회사 | 액정표시장치의 잔류전압 제거 회로 |
JP2010160369A (ja) * | 2009-01-09 | 2010-07-22 | Nippon Seiki Co Ltd | 有機el表示装置 |
JP2017021142A (ja) * | 2015-07-09 | 2017-01-26 | 株式会社ジャパンディスプレイ | 表示装置およびシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
JP3744818B2 (ja) | 信号駆動回路、表示装置、及び電気光学装置 | |
JP4437378B2 (ja) | 液晶駆動装置 | |
JP5188023B2 (ja) | 駆動装置およびその駆動方法 | |
JPH0549085B2 (ja) | ||
JP2002351413A (ja) | 信号駆動回路、表示装置、電気光学装置及び信号駆動方法 | |
JP3948224B2 (ja) | 表示装置 | |
JP2002108303A (ja) | 液晶表示装置の駆動装置および駆動方法 | |
JP2005156621A (ja) | 表示装置 | |
JP2008185915A (ja) | 液晶表示装置、ソースドライバ及び液晶表示パネル駆動方法 | |
JP2000020031A (ja) | 画像データ処理装置 | |
JP4378125B2 (ja) | 液晶表示装置 | |
US7057610B2 (en) | Display unit, information processing unit, display method, program, and recording medium | |
JP2002350808A (ja) | 駆動回路および表示装置 | |
JP2002108290A (ja) | 液晶表示装置 | |
US6919869B2 (en) | Liquid crystal display device and a driving method employing a horizontal line inversion method | |
JPH10268266A (ja) | 表示装置における電圧作成装置 | |
JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2849034B2 (ja) | 表示駆動装置 | |
KR101151286B1 (ko) | 액정표시장치의 구동방법 | |
JPH0990914A (ja) | 液晶駆動方法 | |
JPH1152916A (ja) | 液晶表示装置の駆動電源回路 | |
JP2000305534A (ja) | 液晶駆動回路及び液晶表示装置 | |
JP3121714B2 (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
JPH0635416A (ja) | アクティブマトリクス型液晶表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051215 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20070604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20070831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |