JP2002108241A - アクティブマトリクス型表示装置及びその製造方法 - Google Patents
アクティブマトリクス型表示装置及びその製造方法Info
- Publication number
- JP2002108241A JP2002108241A JP2000303852A JP2000303852A JP2002108241A JP 2002108241 A JP2002108241 A JP 2002108241A JP 2000303852 A JP2000303852 A JP 2000303852A JP 2000303852 A JP2000303852 A JP 2000303852A JP 2002108241 A JP2002108241 A JP 2002108241A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- gate
- display device
- active matrix
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】本発明は、各画素にスイッチング素子を有する
アクティブマトリクス型表示装置及びその製造方法に関
し、バスラインの検査や欠陥修復を行う際に、容易に特
定のバスラインを識別することのできるアクティブマト
リクス型表示装置及びその製造方法を提供することを目
的とする。 【解決手段】透明絶縁性基板上に形成されたゲートバス
ライン１０２と、ゲートバスライン１０２にほぼ直交し
て配置されたドレインバスライン１００と、透明絶縁性
基板上に形成されたゲート電極、ゲート絶縁膜、動作半
導体膜、チャネル保護膜１１２、ソース電極１１０及び
ドレイン電極１０８を有し、画素領域に形成された薄膜
トランジスタと、チャネル保護膜１１２の形成材料で形
成されているゲートバスライン番号及びドレインバスラ
イン番号４とを有するように構成する。
アクティブマトリクス型表示装置及びその製造方法に関
し、バスラインの検査や欠陥修復を行う際に、容易に特
定のバスラインを識別することのできるアクティブマト
リクス型表示装置及びその製造方法を提供することを目
的とする。 【解決手段】透明絶縁性基板上に形成されたゲートバス
ライン１０２と、ゲートバスライン１０２にほぼ直交し
て配置されたドレインバスライン１００と、透明絶縁性
基板上に形成されたゲート電極、ゲート絶縁膜、動作半
導体膜、チャネル保護膜１１２、ソース電極１１０及び
ドレイン電極１０８を有し、画素領域に形成された薄膜
トランジスタと、チャネル保護膜１１２の形成材料で形
成されているゲートバスライン番号及びドレインバスラ
イン番号４とを有するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、各画素にスイッチ
ング素子を有するアクティブマトリクス型表示装置及び
その製造方法に関する。
ング素子を有するアクティブマトリクス型表示装置及び
その製造方法に関する。
【０００２】
【従来の技術】従来のアクティブマトリクス型表示装置
について図１７及び図１８を用いて説明する。図１７
は、従来のボトムゲート型のアクティブマトリクス型表
示装置の概略構成を示す平面図である。図１７に示すよ
うに、基板上には、図中上下方向に延びる複数のドレイ
ンバスライン（データバスライン）１００が形成されて
いる。また基板上には、図中左右方向に延びる破線で示
した複数のゲートバスライン１０２が形成されている。
これらのドレインバスライン１００とゲートバスライン
１０２とで画定される領域が画素領域である。そして、
各ドレインバスライン１００とゲートバスライン１０２
との交差位置近傍に薄膜トランジスタ（Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）が形成されてい
る。
について図１７及び図１８を用いて説明する。図１７
は、従来のボトムゲート型のアクティブマトリクス型表
示装置の概略構成を示す平面図である。図１７に示すよ
うに、基板上には、図中上下方向に延びる複数のドレイ
ンバスライン（データバスライン）１００が形成されて
いる。また基板上には、図中左右方向に延びる破線で示
した複数のゲートバスライン１０２が形成されている。
これらのドレインバスライン１００とゲートバスライン
１０２とで画定される領域が画素領域である。そして、
各ドレインバスライン１００とゲートバスライン１０２
との交差位置近傍に薄膜トランジスタ（Ｔｈｉｎ Ｆｉ
ｌｍ Ｔｒａｎｓｉｓｔｏｒ；ＴＦＴ）が形成されてい
る。
【０００３】ＴＦＴのドレイン電極１０８は、図中左側
に示されたドレインバスライン１００から引き出され
て、その端部がゲートバスライン１０２上に形成された
チャネル保護膜１１２上の一端辺側に位置するように形
成されている。一方、ソース電極１１０は、チャネル保
護膜１１２上の他端辺側に位置するように形成されてい
る。このような構成においてチャネル保護膜１１２直下
のゲートバスライン１０２領域が当該ＴＦＴのゲート電
極として機能するようになっている。図示は省略してい
るが、ゲートバスライン１０２上には、ゲート絶縁膜が
形成され、その上にチャネルを構成する動作半導体層が
形成されている。
に示されたドレインバスライン１００から引き出され
て、その端部がゲートバスライン１０２上に形成された
チャネル保護膜１１２上の一端辺側に位置するように形
成されている。一方、ソース電極１１０は、チャネル保
護膜１１２上の他端辺側に位置するように形成されてい
る。このような構成においてチャネル保護膜１１２直下
のゲートバスライン１０２領域が当該ＴＦＴのゲート電
極として機能するようになっている。図示は省略してい
るが、ゲートバスライン１０２上には、ゲート絶縁膜が
形成され、その上にチャネルを構成する動作半導体層が
形成されている。
【０００４】各ドレインバスライン１００端部には、バ
スライン識別情報として用いられるドレインバスライン
番号１０６が形成されている。図中左のドレインバスラ
イン番号１０６は、図中左のドレインバスライン１００
を識別する番号が２４０番であることを示している。同
様に、各ゲートバスライン１０２端部にはバスライン識
別情報として用いられるゲートバスライン番号（図示せ
ず）が形成されている。両バスライン番号は、バスライ
ンの検査や欠陥修復をする際に、特定のバスラインを識
別するために用いられる。ゲートバスライン番号は、ゲ
ートバスライン１０２を形成するゲート形成金属層をパ
ターニングしてゲートバスライン１０２の形成と同時に
形成され、ドレインバスライン番号は、ドレインバスラ
イン１００を形成するドレイン形成金属層をパターニン
グしてドレインバスライン１００の形成と同時に形成さ
れる。
スライン識別情報として用いられるドレインバスライン
番号１０６が形成されている。図中左のドレインバスラ
イン番号１０６は、図中左のドレインバスライン１００
を識別する番号が２４０番であることを示している。同
様に、各ゲートバスライン１０２端部にはバスライン識
別情報として用いられるゲートバスライン番号（図示せ
ず）が形成されている。両バスライン番号は、バスライ
ンの検査や欠陥修復をする際に、特定のバスラインを識
別するために用いられる。ゲートバスライン番号は、ゲ
ートバスライン１０２を形成するゲート形成金属層をパ
ターニングしてゲートバスライン１０２の形成と同時に
形成され、ドレインバスライン番号は、ドレインバスラ
イン１００を形成するドレイン形成金属層をパターニン
グしてドレインバスライン１００の形成と同時に形成さ
れる。
【０００５】ゲート形成金属層やドレイン形成金属層、
あるいはその他各層の薄膜パターンの形成には、以下に
述べるフォトリソグラフィー法が用いられる。まず、薄
膜の形成材料を透明絶縁性基板の全面に成膜する。次
に、例えばポジ型のレジストを基板全面に塗布する。プ
リベークした後、薄膜パターンが形成される領域のみ遮
光するマスクを用いて紫外線で露光する。現像して露光
領域のレジストを溶解することにより、マスクで遮光さ
れた領域のみが残存するレジストパターンが得られる。
得られたレジストパターンをエッチングマスクとしてエ
ッチングを行うと、エッチングマスクのない領域の各層
の薄膜が除去される。最後に、エッチングマスクとして
用いたレジストを剥離すると所定のパターン形状を有す
る薄膜が得られる。
あるいはその他各層の薄膜パターンの形成には、以下に
述べるフォトリソグラフィー法が用いられる。まず、薄
膜の形成材料を透明絶縁性基板の全面に成膜する。次
に、例えばポジ型のレジストを基板全面に塗布する。プ
リベークした後、薄膜パターンが形成される領域のみ遮
光するマスクを用いて紫外線で露光する。現像して露光
領域のレジストを溶解することにより、マスクで遮光さ
れた領域のみが残存するレジストパターンが得られる。
得られたレジストパターンをエッチングマスクとしてエ
ッチングを行うと、エッチングマスクのない領域の各層
の薄膜が除去される。最後に、エッチングマスクとして
用いたレジストを剥離すると所定のパターン形状を有す
る薄膜が得られる。
【０００６】ステッパを用いた露光方式は、１枚の大型
マスクを用いて基板全面を露光する一括露光方式と、基
板を複数の領域に分割し、複数枚のマスクを切り替えな
がら露光する分割露光方式とに分けられる。さらに分割
露光方式には、１枚のマスクを用いて同一のパターンを
複数の領域に露光する繰り返し露光方式が含まれる。分
割露光方式は、一括露光方式と比較すると精度が高いと
いう特徴を有している。
マスクを用いて基板全面を露光する一括露光方式と、基
板を複数の領域に分割し、複数枚のマスクを切り替えな
がら露光する分割露光方式とに分けられる。さらに分割
露光方式には、１枚のマスクを用いて同一のパターンを
複数の領域に露光する繰り返し露光方式が含まれる。分
割露光方式は、一括露光方式と比較すると精度が高いと
いう特徴を有している。
【０００７】ゲートバスライン番号あるいはドレインバ
スライン番号を形成するゲート形成金属層やドレイン形
成金属層のパターニングでは、ＴＦＴのゲート電極１０
２やソース電極１１０、ドレイン電極１０８等の、ＴＦ
Ｔの性能を左右する領域も同時に形成されるため、マス
クの高い位置決め精度が要求される。そのためこれらの
金属層の露光においては、一括露光方式と比較して精度
の高い分割露光方式が用いられている。
スライン番号を形成するゲート形成金属層やドレイン形
成金属層のパターニングでは、ＴＦＴのゲート電極１０
２やソース電極１１０、ドレイン電極１０８等の、ＴＦ
Ｔの性能を左右する領域も同時に形成されるため、マス
クの高い位置決め精度が要求される。そのためこれらの
金属層の露光においては、一括露光方式と比較して精度
の高い分割露光方式が用いられている。
【０００８】透明絶縁性基板であるガラス基板上には、
複数枚のアレイ基板形成領域が配置されている。図１８
は、そのうち１枚のアレイ基板形成領域における分割露
光方式を示す概略図である。ガラス基板１３０上の一領
域に形成されるアレイ基板１２４は、長方形の表示領域
１２８と、表示領域１２８周囲に設けられた額縁領域１
３２とで構成されている。１枚のアレイ基板１２４は、
図中上段左から４つの長方形の露光領域１３４、１３
６、１３８、１４０、及び下段左から４つの長方形の露
光領域１４２、１４４、１４６、１４８に分割されてい
る。各露光領域に付されたＡ〜Ｆの記号は、露光に使用
されるマスクの種類を示している。露光領域１３６及び
１３８は共通のマスクＡを用いて繰り返し露光され、露
光領域１４４及び１４６も他の共通のマスクＢを用いて
繰り返し露光される。
複数枚のアレイ基板形成領域が配置されている。図１８
は、そのうち１枚のアレイ基板形成領域における分割露
光方式を示す概略図である。ガラス基板１３０上の一領
域に形成されるアレイ基板１２４は、長方形の表示領域
１２８と、表示領域１２８周囲に設けられた額縁領域１
３２とで構成されている。１枚のアレイ基板１２４は、
図中上段左から４つの長方形の露光領域１３４、１３
６、１３８、１４０、及び下段左から４つの長方形の露
光領域１４２、１４４、１４６、１４８に分割されてい
る。各露光領域に付されたＡ〜Ｆの記号は、露光に使用
されるマスクの種類を示している。露光領域１３６及び
１３８は共通のマスクＡを用いて繰り返し露光され、露
光領域１４４及び１４６も他の共通のマスクＢを用いて
繰り返し露光される。
【０００９】
【発明が解決しようとする課題】例えば画素数が８００
×６００のＳＶＧＡのカラー表示を得ようとすると、ア
レイ基板１２４上には、６００本のゲートバスライン１
０２と、８００×３（Ｒ，Ｇ，Ｂ）＝２４００本のドレ
インバスライン１００が形成される。各バスラインに付
されるバスライン番号は、特定のバスラインを識別した
り、その位置を特定したりする目的で用いられるため、
本来連続番号となることが望ましい。そのため、上述の
ＳＶＧＡのドレインバスライン１００の場合は、例えば
図１８中左から順に、１〜２４００のバスライン番号を
付すようにする。
×６００のＳＶＧＡのカラー表示を得ようとすると、ア
レイ基板１２４上には、６００本のゲートバスライン１
０２と、８００×３（Ｒ，Ｇ，Ｂ）＝２４００本のドレ
インバスライン１００が形成される。各バスラインに付
されるバスライン番号は、特定のバスラインを識別した
り、その位置を特定したりする目的で用いられるため、
本来連続番号となることが望ましい。そのため、上述の
ＳＶＧＡのドレインバスライン１００の場合は、例えば
図１８中左から順に、１〜２４００のバスライン番号を
付すようにする。
【００１０】ところが、ドレインバスライン１００及び
ドレインバスライン番号１０６等を同時に形成する金属
層のパターニングには繰り返し露光方式が用いられる。
このため、図１８に示す例において露光領域１３６と１
３８は共通のマスクＡを用いて露光され、露光領域１３
６に４０１〜１２００のドレインバスライン番号１０６
が付されると、露光領域１３８にも同様の４０１〜１２
００のドレインバスライン番号１０６が付されてしま
う。露光領域１４４と１４６についても共通のマスクＢ
を用いて露光するため同様の事態が生じる。このよう
に、露光領域１３６と１３８、あるいは露光領域１４４
と１４６のドレインバスライン１００には同一のドレイ
ンバスライン番号１０６が繰り返し付され、全てのドレ
インバスライン１００に連続番号を付すことができな
い。したがって、ドレインバスライン番号１０６だけで
一意にドレインバスライン１００を特定できないという
問題が生じる。
ドレインバスライン番号１０６等を同時に形成する金属
層のパターニングには繰り返し露光方式が用いられる。
このため、図１８に示す例において露光領域１３６と１
３８は共通のマスクＡを用いて露光され、露光領域１３
６に４０１〜１２００のドレインバスライン番号１０６
が付されると、露光領域１３８にも同様の４０１〜１２
００のドレインバスライン番号１０６が付されてしま
う。露光領域１４４と１４６についても共通のマスクＢ
を用いて露光するため同様の事態が生じる。このよう
に、露光領域１３６と１３８、あるいは露光領域１４４
と１４６のドレインバスライン１００には同一のドレイ
ンバスライン番号１０６が繰り返し付され、全てのドレ
インバスライン１００に連続番号を付すことができな
い。したがって、ドレインバスライン番号１０６だけで
一意にドレインバスライン１００を特定できないという
問題が生じる。
【００１１】本発明の目的は、バスラインの検査や欠陥
修復を行う際に、容易に特定のバスライン等を識別でき
るアクティブマトリクス型表示装置及びその製造方法を
提供することにある。
修復を行う際に、容易に特定のバスライン等を識別でき
るアクティブマトリクス型表示装置及びその製造方法を
提供することにある。
【００１２】
【課題を解決するための手段】上記目的は、絶縁性基板
と、前記絶縁性基板上に形成された複数のゲートバスラ
インと、前記ゲートバスラインにほぼ直交して配置され
た複数のドレインバスラインと、前記ゲートバスライン
と前記ドレインバスラインとで画定された複数の画素領
域と、前記絶縁性基板上に前記ゲートバスラインと同時
に形成されたゲート電極と、前記ゲート電極上に形成さ
れたゲート絶縁膜と、前記ゲート絶縁膜上に形成された
動作半導体層と、前記動作半導体層上に形成されたチャ
ネル保護膜と、前記チャネル保護膜を挟んで前記動作半
導体層に接続されたソース電極及びドレイン電極とを有
し、前記画素領域に形成された薄膜トランジスタと、前
記薄膜トランジスタの前記ソース電極に接続された画素
電極と、前記チャネル保護膜の形成材料で形成されてい
る識別情報とを有することを特徴とするアクティブマト
リクス型表示装置によって達成される。
と、前記絶縁性基板上に形成された複数のゲートバスラ
インと、前記ゲートバスラインにほぼ直交して配置され
た複数のドレインバスラインと、前記ゲートバスライン
と前記ドレインバスラインとで画定された複数の画素領
域と、前記絶縁性基板上に前記ゲートバスラインと同時
に形成されたゲート電極と、前記ゲート電極上に形成さ
れたゲート絶縁膜と、前記ゲート絶縁膜上に形成された
動作半導体層と、前記動作半導体層上に形成されたチャ
ネル保護膜と、前記チャネル保護膜を挟んで前記動作半
導体層に接続されたソース電極及びドレイン電極とを有
し、前記画素領域に形成された薄膜トランジスタと、前
記薄膜トランジスタの前記ソース電極に接続された画素
電極と、前記チャネル保護膜の形成材料で形成されてい
る識別情報とを有することを特徴とするアクティブマト
リクス型表示装置によって達成される。
【００１３】上記本発明のアクティブマトリクス型表示
装置において、前記識別情報は、数字、文字、記号又は
図形で構成されていることを特徴とする。
装置において、前記識別情報は、数字、文字、記号又は
図形で構成されていることを特徴とする。
【００１４】上記本発明のアクティブマトリクス型表示
装置において、前記バスラインの欠陥を修復するリペア
配線をさらに有し、前記識別情報は、前記リペア配線を
識別するために用いられることを特徴とする。
装置において、前記バスラインの欠陥を修復するリペア
配線をさらに有し、前記識別情報は、前記リペア配線を
識別するために用いられることを特徴とする。
【００１５】また上記目的は、絶縁性基板上にゲート電
極及びゲートバスラインを形成する第１の工程と、前記
ゲート電極及びゲートバスライン上にゲート絶縁膜を形
成する第２の工程と、前記ゲート絶縁膜上に動作半導体
層を形成する第３の工程と、前記動作半導体層上にチャ
ネル保護膜を形成する第４の工程と、前記チャネル保護
膜を挟んで前記動作半導体層に接続するソース電極及び
ドレイン電極及びドレインバスラインを形成する第５の
工程とを有するアクティブマトリクス型表示装置の製造
方法であって、前記第４の工程は、識別情報を前記チャ
ネル保護膜の形成材料で形成する工程をさらに有するこ
とを特徴とするアクティブマトリクス型表示装置の製造
方法によって達成される。
極及びゲートバスラインを形成する第１の工程と、前記
ゲート電極及びゲートバスライン上にゲート絶縁膜を形
成する第２の工程と、前記ゲート絶縁膜上に動作半導体
層を形成する第３の工程と、前記動作半導体層上にチャ
ネル保護膜を形成する第４の工程と、前記チャネル保護
膜を挟んで前記動作半導体層に接続するソース電極及び
ドレイン電極及びドレインバスラインを形成する第５の
工程とを有するアクティブマトリクス型表示装置の製造
方法であって、前記第４の工程は、識別情報を前記チャ
ネル保護膜の形成材料で形成する工程をさらに有するこ
とを特徴とするアクティブマトリクス型表示装置の製造
方法によって達成される。
【００１６】上記本発明のアクティブマトリクス型表示
装置の製造方法において、前記第１の工程は、前記識別
情報の形成領域の下層にゲート形成金属で金属層を形成
する工程をさらに有することを特徴とする。
装置の製造方法において、前記第１の工程は、前記識別
情報の形成領域の下層にゲート形成金属で金属層を形成
する工程をさらに有することを特徴とする。
【００１７】
【発明の実施の形態】本発明の一実施の形態によるアク
ティブマトリクス型表示装置及びその製造方法を図１乃
至図１４を用いて説明する。まず、本実施の形態による
アクティブマトリクス型表示装置の構成について図１を
用いて説明する。図１は、本実施の形態によるアクティ
ブマトリクス型表示装置の概略構成を示す平面図であ
る。図１に示すように、基板上には、図中上下方向に延
びる複数のドレインバスライン（データバスライン）１
００が形成されている。また基板上には、図中左右方向
に延びる破線で示した複数のゲートバスライン１０２が
形成されている。これらのドレインバスライン１００と
ゲートバスライン１０２とで画定される領域が画素領域
である。そして、各ドレインバスライン１００とゲート
バスライン１０２との交差位置近傍にＴＦＴが形成され
ている。
ティブマトリクス型表示装置及びその製造方法を図１乃
至図１４を用いて説明する。まず、本実施の形態による
アクティブマトリクス型表示装置の構成について図１を
用いて説明する。図１は、本実施の形態によるアクティ
ブマトリクス型表示装置の概略構成を示す平面図であ
る。図１に示すように、基板上には、図中上下方向に延
びる複数のドレインバスライン（データバスライン）１
００が形成されている。また基板上には、図中左右方向
に延びる破線で示した複数のゲートバスライン１０２が
形成されている。これらのドレインバスライン１００と
ゲートバスライン１０２とで画定される領域が画素領域
である。そして、各ドレインバスライン１００とゲート
バスライン１０２との交差位置近傍にＴＦＴが形成され
ている。
【００１８】ＴＦＴのドレイン電極１０８は、図中左側
に示されたドレインバスライン１００から引き出され
て、その端部がゲートバスライン１０２上に形成された
チャネル保護膜１１２上の一端辺側に位置するように形
成されている。一方、ソース電極１１０は、チャネル保
護膜１１２上の他端辺側に位置するように形成されてい
る。このような構成においてチャネル保護膜１１２直下
のゲートバスライン１０２領域が当該ＴＦＴのゲート電
極として機能するようになっている。図示は省略してい
るが、ゲートバスライン１０２上には、ゲート絶縁膜が
形成され、その上にチャネルを構成する動作半導体層が
形成されている。
に示されたドレインバスライン１００から引き出され
て、その端部がゲートバスライン１０２上に形成された
チャネル保護膜１１２上の一端辺側に位置するように形
成されている。一方、ソース電極１１０は、チャネル保
護膜１１２上の他端辺側に位置するように形成されてい
る。このような構成においてチャネル保護膜１１２直下
のゲートバスライン１０２領域が当該ＴＦＴのゲート電
極として機能するようになっている。図示は省略してい
るが、ゲートバスライン１０２上には、ゲート絶縁膜が
形成され、その上にチャネルを構成する動作半導体層が
形成されている。
【００１９】このように図１に示すＴＦＴ構造は、ゲー
ト電極がゲートバスライン１０２から引き出されて形成
されておらず、直線状に配線されたゲートバスライン１
０２の一部をゲート電極として用いる構成になってい
る。
ト電極がゲートバスライン１０２から引き出されて形成
されておらず、直線状に配線されたゲートバスライン１
０２の一部をゲート電極として用いる構成になってい
る。
【００２０】また、画素領域ほぼ中央を左右に延びる破
線で示した領域に、蓄積容量バスライン１０４が形成さ
れている。蓄積容量バスライン１０４の上層には、絶縁
膜を介して各画素毎に蓄積容量電極１１４が形成されて
いる。ソース電極１１０および蓄積容量電極１１４の上
層には、透明電極からなる画素電極１１６が形成されて
いる。
線で示した領域に、蓄積容量バスライン１０４が形成さ
れている。蓄積容量バスライン１０４の上層には、絶縁
膜を介して各画素毎に蓄積容量電極１１４が形成されて
いる。ソース電極１１０および蓄積容量電極１１４の上
層には、透明電極からなる画素電極１１６が形成されて
いる。
【００２１】画素電極１１６は、その下方に形成された
保護膜に設けられたコンタクトホール１１８を介してソ
ース電極１１０と電気的に接続されている。また画素電
極１１６は、コンタクトホール１２０を介して蓄積容量
電極１１４と電気的に接続されている。
保護膜に設けられたコンタクトホール１１８を介してソ
ース電極１１０と電気的に接続されている。また画素電
極１１６は、コンタクトホール１２０を介して蓄積容量
電極１１４と電気的に接続されている。
【００２２】各ドレインバスライン１００端部には、バ
スライン識別情報として用いられるドレインバスライン
番号４が、チャネル保護膜１１２の形成材料により、チ
ャネル保護膜１１２の形成と同時に形成されている。ド
レインバスライン番号４の下層には、ゲート形成金属で
ゲートバスライン１０２の形成と同時に形成された、ド
レインバスライン番号４を囲む長方形の金属層２が形成
されている。図中左のドレインバスライン番号４は、図
中左のドレインバスライン１００の識別番号が２４０番
であることを示している。一連のドレインバスライン番
号４は、例えばＳＶＧＡの場合１〜２４００の数字で表
される。１つの数字の大きさは、図中上下方向の幅が例
えば５μｍであり、図中左右方向の長さが例えば１０μ
ｍである。金属層２の大きさは、図中左右方向の幅が例
えば２０μｍであり、図中上下方向の長さが例えば５０
μｍである。
スライン識別情報として用いられるドレインバスライン
番号４が、チャネル保護膜１１２の形成材料により、チ
ャネル保護膜１１２の形成と同時に形成されている。ド
レインバスライン番号４の下層には、ゲート形成金属で
ゲートバスライン１０２の形成と同時に形成された、ド
レインバスライン番号４を囲む長方形の金属層２が形成
されている。図中左のドレインバスライン番号４は、図
中左のドレインバスライン１００の識別番号が２４０番
であることを示している。一連のドレインバスライン番
号４は、例えばＳＶＧＡの場合１〜２４００の数字で表
される。１つの数字の大きさは、図中上下方向の幅が例
えば５μｍであり、図中左右方向の長さが例えば１０μ
ｍである。金属層２の大きさは、図中左右方向の幅が例
えば２０μｍであり、図中上下方向の長さが例えば５０
μｍである。
【００２３】また、同様に各ゲートバスライン１０２端
部には、バスライン識別情報として用いられるゲートバ
スライン番号（図示せず）が、チャネル保護膜１１２の
形成材料により、チャネル保護膜１１２の形成と同時に
形成されている。ゲートバスライン番号の下層には、ゲ
ート形成金属でゲートバスライン１０２の形成と同時に
形成された、ゲートバスライン番号を囲む長方形の金属
層（図示せず）が形成されている。両バスライン番号
は、バスラインの検査や欠陥修復をする際に、特定のバ
スラインを識別するために用いられる。
部には、バスライン識別情報として用いられるゲートバ
スライン番号（図示せず）が、チャネル保護膜１１２の
形成材料により、チャネル保護膜１１２の形成と同時に
形成されている。ゲートバスライン番号の下層には、ゲ
ート形成金属でゲートバスライン１０２の形成と同時に
形成された、ゲートバスライン番号を囲む長方形の金属
層（図示せず）が形成されている。両バスライン番号
は、バスラインの検査や欠陥修復をする際に、特定のバ
スラインを識別するために用いられる。
【００２４】次に、本実施の形態によるアクティブマト
リクス型表示装置の製造方法について、図２乃至図１４
を用いて説明する。なお、図２乃至図１４において、図
１に示した構成要素と同一の構成要素については同一の
符号を付している。また、図２乃至図１４における
（ａ）は図１のＭ−Ｍ’線で切断したアクティブマトリ
クス型表示装置の断面図であり、（ｂ）は図１のＮ−
Ｎ’線で切断したアクティブマトリクス型表示装置の断
面図である。
リクス型表示装置の製造方法について、図２乃至図１４
を用いて説明する。なお、図２乃至図１４において、図
１に示した構成要素と同一の構成要素については同一の
符号を付している。また、図２乃至図１４における
（ａ）は図１のＭ−Ｍ’線で切断したアクティブマトリ
クス型表示装置の断面図であり、（ｂ）は図１のＮ−
Ｎ’線で切断したアクティブマトリクス型表示装置の断
面図である。
【００２５】まず、図２に示すように、例えば透明絶縁
性基板であるガラス基板６上に、例えばＡｌ（アルミニ
ウム）を全面に成膜して厚さ約１５０ｎｍのゲート形成
金属層８を形成する。次いでポジ型レジストを全面に塗
布してレジスト層１２を形成し、第１のマスク１０を用
いて露光する。その後現像すると、図３に示すように、
第１のマスク１０により遮光された領域のみにレジスト
パターン１３、１５が形成される。
性基板であるガラス基板６上に、例えばＡｌ（アルミニ
ウム）を全面に成膜して厚さ約１５０ｎｍのゲート形成
金属層８を形成する。次いでポジ型レジストを全面に塗
布してレジスト層１２を形成し、第１のマスク１０を用
いて露光する。その後現像すると、図３に示すように、
第１のマスク１０により遮光された領域のみにレジスト
パターン１３、１５が形成される。
【００２６】次に、レジストパターン１３、１５をエッ
チングマスクとして、例えばガスプラズマを用いたケミ
カルドライエッチングにより、レジストパターン１３、
１５の下層にあるゲート形成金属層８以外のゲート形成
金属層８を除去する（図４参照）。レジストパターン１
３、１５をプラズマアッシング等により剥離すると、図
５に示すように、ゲートバスライン１０２及び金属層２
が形成される。
チングマスクとして、例えばガスプラズマを用いたケミ
カルドライエッチングにより、レジストパターン１３、
１５の下層にあるゲート形成金属層８以外のゲート形成
金属層８を除去する（図４参照）。レジストパターン１
３、１５をプラズマアッシング等により剥離すると、図
５に示すように、ゲートバスライン１０２及び金属層２
が形成される。
【００２７】次に、例えばシリコン窒化膜（ＳｉＮ）を
プラズマＣＶＤ法により基板全面に成膜して厚さ約４０
０ｎｍのゲート絶縁膜１４を形成する。続いて、動作半
導体層を形成するための例えば厚さ約１５ｎｍのアモル
ファスシリコン（ａ−Ｓｉ）層１６、チャネル保護膜及
びバスライン識別情報を形成するための例えば厚さ１２
０ｎｍのシリコン窒化膜（ＳｉＮ）１８をプラズマＣＶ
Ｄ法により基板全面に形成する（図６参照）。
プラズマＣＶＤ法により基板全面に成膜して厚さ約４０
０ｎｍのゲート絶縁膜１４を形成する。続いて、動作半
導体層を形成するための例えば厚さ約１５ｎｍのアモル
ファスシリコン（ａ−Ｓｉ）層１６、チャネル保護膜及
びバスライン識別情報を形成するための例えば厚さ１２
０ｎｍのシリコン窒化膜（ＳｉＮ）１８をプラズマＣＶ
Ｄ法により基板全面に形成する（図６参照）。
【００２８】次に、図７に示すように、ポジ型レジスト
を全面に塗布してレジスト層２０を形成する。ゲートバ
スライン１０２及び金属層２をマスクとしてガラス基板
６に対して背面露光を行って、ゲートバスライン１０２
上に自己整合的にレジストパターン２２を形成し、金属
層２上に自己整合的にレジストパターン２３を形成する
（図８参照）。
を全面に塗布してレジスト層２０を形成する。ゲートバ
スライン１０２及び金属層２をマスクとしてガラス基板
６に対して背面露光を行って、ゲートバスライン１０２
上に自己整合的にレジストパターン２２を形成し、金属
層２上に自己整合的にレジストパターン２３を形成する
（図８参照）。
【００２９】次に、図９に示すように、チャネル保護膜
１１２とゲートバスライン番号及びドレインバスライン
番号４のパターンがＣｒ膜等で描画された第２のマスク
２４を用いて一括露光することにより、第２のマスク２
４で遮光された領域のみにレジストが残されたレジスト
パターン２６、２７が得られる（図１０参照）。次に、
レジストパターン２６、２７をエッチングマスクとし
て、シリコン窒化膜１８をエッチングする。これによ
り、図１１（ａ）に示すように、チャネル保護膜１１２
が形成され、図１１（ｂ）に示すように、バスライン識
別情報として用いるドレインバスライン番号４が形成さ
れる。なお、図示は省略したが、同様にゲートバスライ
ン番号も所定位置に形成される。
１１２とゲートバスライン番号及びドレインバスライン
番号４のパターンがＣｒ膜等で描画された第２のマスク
２４を用いて一括露光することにより、第２のマスク２
４で遮光された領域のみにレジストが残されたレジスト
パターン２６、２７が得られる（図１０参照）。次に、
レジストパターン２６、２７をエッチングマスクとし
て、シリコン窒化膜１８をエッチングする。これによ
り、図１１（ａ）に示すように、チャネル保護膜１１２
が形成され、図１１（ｂ）に示すように、バスライン識
別情報として用いるドレインバスライン番号４が形成さ
れる。なお、図示は省略したが、同様にゲートバスライ
ン番号も所定位置に形成される。
【００３０】次に、図１２に示すように、オーミックコ
ンタクト層となる厚さ約３０ｎｍのｎ+ａ−Ｓｉ層３０
をプラズマＣＶＤ法により全面に形成する。次いで、ド
レイン電極１０８、ソース電極１１０、蓄積容量電極１
１４、及びドレインバスライン１００を形成するため
の、厚さ約１７０ｎｍのドレイン形成金属層（例えばＣ
ｒ層）３２をスパッタリングにより成膜する。
ンタクト層となる厚さ約３０ｎｍのｎ+ａ−Ｓｉ層３０
をプラズマＣＶＤ法により全面に形成する。次いで、ド
レイン電極１０８、ソース電極１１０、蓄積容量電極１
１４、及びドレインバスライン１００を形成するため
の、厚さ約１７０ｎｍのドレイン形成金属層（例えばＣ
ｒ層）３２をスパッタリングにより成膜する。
【００３１】次に、図１３に示すように、第３のマスク
（図示せず）を用いてドレイン形成金属層３２、ｎ+ａ
−Ｓｉ層３０、アモルファスシリコン層１６をパターニ
ングし、図１３（ａ）に示すように、ドレインバスライ
ン１００（図１３では図示せず）、ドレイン電極１０
８、ソース電極１１０、蓄積容量電極１１４（図１３で
は図示せず）を形成する。このパターニングにおけるエ
ッチング処理において、チャネル保護膜１１２はエッチ
ングストッパとして機能し、その下層のアモルファスシ
リコン層１６はエッチングされずに残存する。また、図
１３（ｂ）に示すように、チャネル保護膜の形成材料で
あるシリコン窒化膜１８で形成されたドレインバスライ
ン番号４の下層のアモルファスシリコン層１６もエッチ
ングされずに残存する。
（図示せず）を用いてドレイン形成金属層３２、ｎ+ａ
−Ｓｉ層３０、アモルファスシリコン層１６をパターニ
ングし、図１３（ａ）に示すように、ドレインバスライ
ン１００（図１３では図示せず）、ドレイン電極１０
８、ソース電極１１０、蓄積容量電極１１４（図１３で
は図示せず）を形成する。このパターニングにおけるエ
ッチング処理において、チャネル保護膜１１２はエッチ
ングストッパとして機能し、その下層のアモルファスシ
リコン層１６はエッチングされずに残存する。また、図
１３（ｂ）に示すように、チャネル保護膜の形成材料で
あるシリコン窒化膜１８で形成されたドレインバスライ
ン番号４の下層のアモルファスシリコン層１６もエッチ
ングされずに残存する。
【００３２】次に、図１４に示すように、例えばシリコ
ン窒化膜からなる厚さ約３００ｎｍの保護膜３６をプラ
ズマＣＶＤ法にて形成する。次いで、図１４に示すよう
に、第４のマスク（図示せず）を用いて保護膜３６をパ
ターニングし、ソース電極１１０及び蓄積容量電極１１
４（図１４では図示せず）上の保護膜３６を開口して、
ソース電極１１０上にコンタクトホール１１８を形成
し、蓄積容量電極１１４（図１４では図示せず）上にコ
ンタクトホール１２０（図１４では図示せず）を形成す
る。
ン窒化膜からなる厚さ約３００ｎｍの保護膜３６をプラ
ズマＣＶＤ法にて形成する。次いで、図１４に示すよう
に、第４のマスク（図示せず）を用いて保護膜３６をパ
ターニングし、ソース電極１１０及び蓄積容量電極１１
４（図１４では図示せず）上の保護膜３６を開口して、
ソース電極１１０上にコンタクトホール１１８を形成
し、蓄積容量電極１１４（図１４では図示せず）上にコ
ンタクトホール１２０（図１４では図示せず）を形成す
る。
【００３３】次に、ガラス基板６全面に例えばＩＴＯ
（インジウム・ティン・オキサイド）からなる厚さ約７
０ｎｍの透明画素電極材３８を成膜する。次いで、第５
のマスク（図示せず）を用いて画素電極材３８をパター
ニングし、図１に示すような所定形状の画素電極１１６
を形成する。画素電極１１６はコンタクトホール１１８
を介してソース電極１１０と電気的に接続され、また、
コンタクトホール１２０（図１４では図示せず）を介し
て蓄積容量電極１１４（図１４では図示せず）と電気的
に接続される。
（インジウム・ティン・オキサイド）からなる厚さ約７
０ｎｍの透明画素電極材３８を成膜する。次いで、第５
のマスク（図示せず）を用いて画素電極材３８をパター
ニングし、図１に示すような所定形状の画素電極１１６
を形成する。画素電極１１６はコンタクトホール１１８
を介してソース電極１１０と電気的に接続され、また、
コンタクトホール１２０（図１４では図示せず）を介し
て蓄積容量電極１１４（図１４では図示せず）と電気的
に接続される。
【００３４】以上説明した工程を経て図１に示したアク
ティブマトリクス型表示装置のアレイ基板が完成する。
この後、対向基板と貼り合せ、液晶を封止して液晶表示
装置が完成する。なお、上記工程で使用したポジ型レジ
ストに代えてネガ型レジストを使用してもよい。その場
合は、上記工程とは異なり、薄膜パターンを形成する領
域以外の領域を遮光するマスクを用いる。
ティブマトリクス型表示装置のアレイ基板が完成する。
この後、対向基板と貼り合せ、液晶を封止して液晶表示
装置が完成する。なお、上記工程で使用したポジ型レジ
ストに代えてネガ型レジストを使用してもよい。その場
合は、上記工程とは異なり、薄膜パターンを形成する領
域以外の領域を遮光するマスクを用いる。
【００３５】本実施の形態によれば、各バスライン番号
は、ゲート形成金属層あるいはドレイン形成金属層に代
えて、チャネル保護膜の形成材料で形成できるようにな
る。チャネル保護膜はＴＦＴの動作には直接的には関わ
っておらず、図１３に示したドレイン形成金属層３２、
ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をエ
ッチングする際に、動作半導体層となる領域のアモルフ
ァスシリコン層１６をエッチングしないためのエッチン
グストッパの役割を有しているだけなので、ゲート電
極、ソース電極及びドレイン電極のパターニングに要す
る高精度のマスクは要求されない。そのため、アレイ基
板全面に対して１枚のマスク（上記工程で述べた第２の
マスク２４）を用いた一括露光方式で露光することがで
きる。これにより、各バスライン番号に連続番号を付す
ことが可能となり、バスラインの検査や欠陥修復を行う
際に、特定のバスラインを容易に識別することができる
ようになる。
は、ゲート形成金属層あるいはドレイン形成金属層に代
えて、チャネル保護膜の形成材料で形成できるようにな
る。チャネル保護膜はＴＦＴの動作には直接的には関わ
っておらず、図１３に示したドレイン形成金属層３２、
ｎ+ａ−Ｓｉ層３０、アモルファスシリコン層１６をエ
ッチングする際に、動作半導体層となる領域のアモルフ
ァスシリコン層１６をエッチングしないためのエッチン
グストッパの役割を有しているだけなので、ゲート電
極、ソース電極及びドレイン電極のパターニングに要す
る高精度のマスクは要求されない。そのため、アレイ基
板全面に対して１枚のマスク（上記工程で述べた第２の
マスク２４）を用いた一括露光方式で露光することがで
きる。これにより、各バスライン番号に連続番号を付す
ことが可能となり、バスラインの検査や欠陥修復を行う
際に、特定のバスラインを容易に識別することができる
ようになる。
【００３６】次に、本実施の形態によるアクティブマト
リクス型表示装置の変形例について、図１５を用いて説
明する。図１５は、本実施の形態によるアクティブマト
リクス型表示装置の変形例を示している。図１５（ａ）
は、アクティブマトリクス型表示装置のゲートバスライ
ン端部の平面図である。図１５（ｂ）は、図１５（ａ）
のＰ−Ｐ’線で切断したアクティブマトリクス型表示装
置のゲートバスライン端部の断面図である。図１５
（ｂ）は、図１４（ｂ）に示した構成において、ドレイ
ンバスライン番号４がゲートバスライン番号４０となる
以外は同様の構成を有しているのでその説明は省略す
る。
リクス型表示装置の変形例について、図１５を用いて説
明する。図１５は、本実施の形態によるアクティブマト
リクス型表示装置の変形例を示している。図１５（ａ）
は、アクティブマトリクス型表示装置のゲートバスライ
ン端部の平面図である。図１５（ｂ）は、図１５（ａ）
のＰ−Ｐ’線で切断したアクティブマトリクス型表示装
置のゲートバスライン端部の断面図である。図１５
（ｂ）は、図１４（ｂ）に示した構成において、ドレイ
ンバスライン番号４がゲートバスライン番号４０となる
以外は同様の構成を有しているのでその説明は省略す
る。
【００３７】図１５（ａ）に示すように、基板上には図
中左右に延びるゲートバスライン１０２が形成されてい
る。ゲートバスライン１０２の幅は例えば４〜８μｍで
あるが、端部の一部分において、幅が例えば２０μｍに
拡張された領域が、長さが例えば５０μｍに渡って形成
されている。バスライン識別情報として用いられるゲー
トバスライン番号４０は、図１に示した金属層２上では
なく、ゲートバスライン１０２の拡張された領域上に形
成されている。このように、バスライン幅を拡張して、
その上層にチャネル保護膜の形成材料であるシリコン窒
化膜１８でバスライン番号を付すようにしても、上記実
施の形態と同様の効果を奏することができる。
中左右に延びるゲートバスライン１０２が形成されてい
る。ゲートバスライン１０２の幅は例えば４〜８μｍで
あるが、端部の一部分において、幅が例えば２０μｍに
拡張された領域が、長さが例えば５０μｍに渡って形成
されている。バスライン識別情報として用いられるゲー
トバスライン番号４０は、図１に示した金属層２上では
なく、ゲートバスライン１０２の拡張された領域上に形
成されている。このように、バスライン幅を拡張して、
その上層にチャネル保護膜の形成材料であるシリコン窒
化膜１８でバスライン番号を付すようにしても、上記実
施の形態と同様の効果を奏することができる。
【００３８】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、バス
ライン識別情報について、ゲートバスラインあるいはド
レインバスラインに付されるバスライン番号を例にとっ
て説明したが、本発明における識別情報はこれに限ら
ず、他の配線、例えばリペア配線等に付される配線番号
にも適用することが可能である。リペア配線は、ゲート
バスラインやドレインバスライン、蓄積容量バスライン
等の配線パターンの断線や、バスライン間の層間短絡が
生じた際、それらを修復するために形成されている。
変形が可能である。例えば、上記実施の形態では、バス
ライン識別情報について、ゲートバスラインあるいはド
レインバスラインに付されるバスライン番号を例にとっ
て説明したが、本発明における識別情報はこれに限ら
ず、他の配線、例えばリペア配線等に付される配線番号
にも適用することが可能である。リペア配線は、ゲート
バスラインやドレインバスライン、蓄積容量バスライン
等の配線パターンの断線や、バスライン間の層間短絡が
生じた際、それらを修復するために形成されている。
【００３９】また、上記実施の形態では、バスライン識
別情報に数字を用いているが、数字以外の文字、記号あ
るいは図形等を用いることも可能である。図１６は、本
実施の形態によるアクティブマトリクス型表示装置にお
けるバスライン識別情報の変形例を示している。図１６
（ａ）は、バスライン識別情報の平面図である。図１６
（ｂ）は、図１６（ａ）のＱ−Ｑ’線で切断したバスラ
イン識別情報の断面図である。図１６（ｂ）は、図１４
（ｂ）に示した構成において、ドレインバスライン番号
４が配線識別用図形４２となる以外は同様の構成を有し
ているのでその説明は省略する。
別情報に数字を用いているが、数字以外の文字、記号あ
るいは図形等を用いることも可能である。図１６は、本
実施の形態によるアクティブマトリクス型表示装置にお
けるバスライン識別情報の変形例を示している。図１６
（ａ）は、バスライン識別情報の平面図である。図１６
（ｂ）は、図１６（ａ）のＱ−Ｑ’線で切断したバスラ
イン識別情報の断面図である。図１６（ｂ）は、図１４
（ｂ）に示した構成において、ドレインバスライン番号
４が配線識別用図形４２となる以外は同様の構成を有し
ているのでその説明は省略する。
【００４０】図１６（ａ）に示すように、バスライン識
別情報として２つの長方形からなる配線識別用図形４２
が、チャネル保護膜１１２（図１６では図示せず）の形
成材料により、チャネル保護膜１１２の形成と同時に形
成されている。配線識別用図形４２の下層には、ゲート
形成金属でゲートバスライン１０２の形成と同時に形成
された、配線識別用図形４２を囲む長方形の金属層２が
形成されている。２つの長方形からなる配線識別用図形
４２は、配線の識別番号が２番であることを示してい
る。バスライン識別情報に図形を用いることで、形成本
数の少ないリペア配線等において、直感的かつ容易に配
線を識別できる利点がある。図１５に示した配線識別用
図形４２は、対角線上に並ぶ２つの矩形形状により番号
を表現する図形パターンであるが、これ以外の番号を表
現しない図形パターン、例えば○、△、□等であっても
もちろん構わない。
別情報として２つの長方形からなる配線識別用図形４２
が、チャネル保護膜１１２（図１６では図示せず）の形
成材料により、チャネル保護膜１１２の形成と同時に形
成されている。配線識別用図形４２の下層には、ゲート
形成金属でゲートバスライン１０２の形成と同時に形成
された、配線識別用図形４２を囲む長方形の金属層２が
形成されている。２つの長方形からなる配線識別用図形
４２は、配線の識別番号が２番であることを示してい
る。バスライン識別情報に図形を用いることで、形成本
数の少ないリペア配線等において、直感的かつ容易に配
線を識別できる利点がある。図１５に示した配線識別用
図形４２は、対角線上に並ぶ２つの矩形形状により番号
を表現する図形パターンであるが、これ以外の番号を表
現しない図形パターン、例えば○、△、□等であっても
もちろん構わない。
【００４１】また、上記実施の形態では、ＴＦＴをスイ
ッチング素子に用いたアクティブマトリクス型の液晶表
示装置を例にとって説明したが、本発明はこれに限ら
ず、他の表示装置、例えば、ＴＦＴを備えたＥＬ（エレ
クトロルミネッセンス）表示装置等に適用することが可
能である。
ッチング素子に用いたアクティブマトリクス型の液晶表
示装置を例にとって説明したが、本発明はこれに限ら
ず、他の表示装置、例えば、ＴＦＴを備えたＥＬ（エレ
クトロルミネッセンス）表示装置等に適用することが可
能である。
【００４２】
【発明の効果】以上の通り、本発明によれば、バスライ
ンの検査や欠陥修復をする際に、容易に特定のバスライ
ン等を識別することができるようになる。
ンの検査や欠陥修復をする際に、容易に特定のバスライ
ン等を識別することができるようになる。
【図１】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略構成を示す平面図で
ある。
クス型表示装置の表示パネルの概略構成を示す平面図で
ある。
【図２】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図３】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図４】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図５】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図６】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図７】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図８】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図９】本発明の一実施の形態によるアクティブマトリ
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
クス型表示装置の表示パネルの概略の製造方法を示す工
程断面図である。
【図１０】本発明の一実施の形態によるアクティブマト
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
【図１１】本発明の一実施の形態によるアクティブマト
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
【図１２】本発明の一実施の形態によるアクティブマト
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
【図１３】本発明の一実施の形態によるアクティブマト
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
【図１４】本発明の一実施の形態によるアクティブマト
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
リクス型表示装置の表示パネルの概略の製造方法を示す
工程断面図である。
【図１５】本発明の一実施の形態によるアクティブマト
リクス型表示装置の変形例を示す図である。
リクス型表示装置の変形例を示す図である。
【図１６】本発明の一実施の形態によるアクティブマト
リクス型表示装置の変形例を示す図である。
リクス型表示装置の変形例を示す図である。
【図１７】従来のアクティブマトリクス型表示装置の表
示パネルの概略構成を示す平面図である。
示パネルの概略構成を示す平面図である。
【図１８】従来のアクティブマトリクス型表示装置の製
造工程における分割露光の概略構成を示す図である。
造工程における分割露光の概略構成を示す図である。
２ 金属層 ４、１０６ ドレインバスライン番号 ６、１３０ ガラス基板 ８、ゲート形成金属層 １０ 第１のマスク １２、２０ レジスト層 １３、１５、２２、２３、２６、２７ レジストパター
ン １４ ゲート絶縁膜 １６ アモルファスシリコン層 １８ シリコン窒化膜 ２４ 第２のマスク ３０ ｎ+ａ−Ｓｉ層 ３２ ドレイン形成金属層 ３４ 動作半導体層 ３６ 保護膜 ３８ 透明画素電極材 ４０ ゲートバスライン番号 ４２ 配線識別用図形 １００ ドレインバスライン １０２ ゲートバスライン １０４ 蓄積容量バスライン １０８ ドレイン電極 １１０ ソース電極 １１２ チャネル保護膜 １１４ 蓄積容量電極 １１６ 画素電極 １１８、１２０ コンタクトホール １２４ アレイ基板 １２８ 表示領域 １３２ 額縁領域 １３４、１３６、１３８、１４０、１４２、１４４、１
４６、１４８ 露光領域
ン １４ ゲート絶縁膜 １６ アモルファスシリコン層 １８ シリコン窒化膜 ２４ 第２のマスク ３０ ｎ+ａ−Ｓｉ層 ３２ ドレイン形成金属層 ３４ 動作半導体層 ３６ 保護膜 ３８ 透明画素電極材 ４０ ゲートバスライン番号 ４２ 配線識別用図形 １００ ドレインバスライン １０２ ゲートバスライン １０４ 蓄積容量バスライン １０８ ドレイン電極 １１０ ソース電極 １１２ チャネル保護膜 １１４ 蓄積容量電極 １１６ 画素電極 １１８、１２０ コンタクトホール １２４ アレイ基板 １２８ 表示領域 １３２ 額縁領域 １３４、１３６、１３８、１４０、１４２、１４４、１
４６、１４８ 露光領域
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA26 JA34 JA37 JA41 JA46 JB01 JB22 JB31 JB57 JB61 JB73 JB77 KA05 MA07 MA13 MA18 NA27 NA29 5C094 AA41 AA43 BA03 BA43 CA19 EA04 EA05 EB02 5F110 AA27 BB01 CC07 DD02 EE03 FF03 FF30 GG02 GG15 GG25 GG45 HK09 HK16 HK35 NN14 NN24 NN35 NN73 QQ08 QQ12 5G435 AA00 AA19 BB12 KK05 KK10
Claims (5)
- 【請求項１】絶縁性基板と、 前記絶縁性基板上に形成された複数のゲートバスライン
と、 前記ゲートバスラインにほぼ直交して配置された複数の
ドレインバスラインと、 前記ゲートバスラインと前記ドレインバスラインとで画
定された複数の画素領域と、 前記絶縁性基板上に前記ゲートバスラインと同時に形成
されたゲート電極と、前記ゲート電極上に形成されたゲ
ート絶縁膜と、前記ゲート絶縁膜上に形成された動作半
導体層と、前記動作半導体層上に形成されたチャネル保
護膜と、前記チャネル保護膜を挟んで前記動作半導体層
に接続されたソース電極及びドレイン電極とを有し、前
記画素領域に形成された薄膜トランジスタと、 前記薄膜トランジスタの前記ソース電極に接続された画
素電極と、 前記チャネル保護膜の形成材料で形成されている識別情
報とを有することを特徴とするアクティブマトリクス型
表示装置。 - 【請求項２】請求項１記載のアクティブマトリクス型表
示装置において、 前記識別情報は、数字、文字、記号又は図形で構成され
ていることを特徴とするアクティブマトリクス型表示装
置。 - 【請求項３】請求項１又は２に記載のアクティブマトリ
クス型表示装置において、 前記バスラインの欠陥を修復するリペア配線をさらに有
し、 前記識別情報は、前記リペア配線を識別するために用い
られることを特徴とするアクティブマトリクス型表示装
置。 - 【請求項４】絶縁性基板上にゲート電極及びゲートバス
ラインを形成する第１の工程と、 前記ゲート電極及びゲートバスライン上にゲート絶縁膜
を形成する第２の工程と、 前記ゲート絶縁膜上に動作半導体層を形成する第３の工
程と、 前記動作半導体層上にチャネル保護膜を形成する第４の
工程と、 前記チャネル保護膜を挟んで前記動作半導体層に接続す
るソース電極及びドレイン電極及びドレインバスライン
を形成する第５の工程とを有するアクティブマトリクス
型表示装置の製造方法であって、 前記第４の工程は、識別情報を前記チャネル保護膜の形
成材料で形成する工程をさらに有することを特徴とする
アクティブマトリクス型表示装置の製造方法。 - 【請求項５】請求項４記載のアクティブマトリクス型表
示装置の製造方法において、 前記第１の工程は、前記識別情報の形成領域の下層にゲ
ート形成金属で金属層を形成する工程をさらに有するこ
とを特徴とするアクティブマトリクス型表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303852A JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000303852A JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108241A true JP2002108241A (ja) | 2002-04-10 |
| JP4566377B2 JP4566377B2 (ja) | 2010-10-20 |
Family
ID=18784994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000303852A Expired - Fee Related JP4566377B2 (ja) | 2000-10-03 | 2000-10-03 | アクティブマトリクス型表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4566377B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045242A (ja) * | 2003-07-18 | 2005-02-17 | Samsung Electronics Co Ltd | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 |
| WO2010125704A1 (ja) * | 2009-04-28 | 2010-11-04 | シャープ株式会社 | 液晶パネル |
| US9852996B2 (en) | 2013-12-24 | 2017-12-26 | Shanghai Tianma Micro-electronics Co., Ltd. | Substrate and method for labeling signal lines thereof |
| KR20180043443A (ko) * | 2016-10-19 | 2018-04-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101900365B1 (ko) * | 2012-07-16 | 2018-09-20 | 삼성디스플레이 주식회사 | 표시장치 및 유기발광표시장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244722U (ja) * | 1988-09-20 | 1990-03-28 | ||
| JP2000098424A (ja) * | 1998-09-22 | 2000-04-07 | Sanyo Electric Co Ltd | 表示装置 |
| JP2000147549A (ja) * | 1998-11-05 | 2000-05-26 | Sony Corp | 液晶表示装置 |
| JP2000194013A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
| JP2000200051A (ja) * | 1998-10-30 | 2000-07-18 | Fujitsu Ltd | 配線の断線修復方法及び多層配線構造 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2931395B2 (ja) * | 1990-11-14 | 1999-08-09 | 三洋電機株式会社 | 薄膜トランジスタアレーの製造方法 |
| JPH04283725A (ja) * | 1991-03-13 | 1992-10-08 | Fujitsu Ltd | 薄膜トランジスタマトリクス及びその断線修復方法 |
| JP3252299B2 (ja) * | 1993-02-02 | 2002-02-04 | 富士通株式会社 | 薄膜トランジスタマトリクスおよびその製造方法 |
| JP3284432B2 (ja) * | 1994-11-16 | 2002-05-20 | セイコーエプソン株式会社 | 液晶装置及びその製造方法 |
-
2000
- 2000-10-03 JP JP2000303852A patent/JP4566377B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0244722U (ja) * | 1988-09-20 | 1990-03-28 | ||
| JP2000098424A (ja) * | 1998-09-22 | 2000-04-07 | Sanyo Electric Co Ltd | 表示装置 |
| JP2000200051A (ja) * | 1998-10-30 | 2000-07-18 | Fujitsu Ltd | 配線の断線修復方法及び多層配線構造 |
| JP2000147549A (ja) * | 1998-11-05 | 2000-05-26 | Sony Corp | 液晶表示装置 |
| JP2000194013A (ja) * | 1998-12-28 | 2000-07-14 | Fujitsu Ltd | 液晶表示装置用基板及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045242A (ja) * | 2003-07-18 | 2005-02-17 | Samsung Electronics Co Ltd | 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法 |
| US7994507B2 (en) | 2003-07-18 | 2011-08-09 | Samsung Electronics Co., Ltd. | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device |
| WO2010125704A1 (ja) * | 2009-04-28 | 2010-11-04 | シャープ株式会社 | 液晶パネル |
| KR101900365B1 (ko) * | 2012-07-16 | 2018-09-20 | 삼성디스플레이 주식회사 | 표시장치 및 유기발광표시장치 |
| US9852996B2 (en) | 2013-12-24 | 2017-12-26 | Shanghai Tianma Micro-electronics Co., Ltd. | Substrate and method for labeling signal lines thereof |
| DE102014211404B4 (de) * | 2013-12-24 | 2021-01-07 | Shanghai Tianma Micro-electronics Co., Ltd. | Substrat und Verfahren zum Beschriften von Signalleitungen des Substrats |
| KR20180043443A (ko) * | 2016-10-19 | 2018-04-30 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102636192B1 (ko) | 2016-10-19 | 2024-02-16 | 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4566377B2 (ja) | 2010-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888677B2 (en) | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films | |
| US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
| US7241648B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US8093110B2 (en) | Method for manufacturing thin film transistor | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JP2007004158A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JPH11153809A (ja) | フォトマスク及びアクティブ素子アレイ基板の製造方法 | |
| KR100679516B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR100543042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100475111B1 (ko) | 액정표시장치의 제조방법 | |
| JP4566377B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| KR20000047011A (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR20010011855A (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
| JP3377003B2 (ja) | アクティブ素子アレイ基板の製造方法 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR20080048103A (ko) | 표시기판 및 이의 제조 방법 | |
| KR20140128551A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| JP2846682B2 (ja) | アクテイブマトリクス表示装置の薄膜トランジスタアレーの製造方法 | |
| KR100601167B1 (ko) | 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법 | |
| KR20070011661A (ko) | 박막트랜지스터 기판 및 이의 제조방법 | |
| KR20070072277A (ko) | 액정표시소자 제조방법 | |
| JP2000047260A (ja) | 液晶表示装置用アレイ基板製造方法 | |
| JPH01250929A (ja) | 薄膜トランジスタパネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4566377 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |