JP2002107393A - タイムインターバル測定器 - Google Patents
タイムインターバル測定器Info
- Publication number
- JP2002107393A JP2002107393A JP2000296005A JP2000296005A JP2002107393A JP 2002107393 A JP2002107393 A JP 2002107393A JP 2000296005 A JP2000296005 A JP 2000296005A JP 2000296005 A JP2000296005 A JP 2000296005A JP 2002107393 A JP2002107393 A JP 2002107393A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signals
- signal
- rising edge
- time difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
- Measuring Phase Differences (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】ＤＶＤ等における２信号間の時間差（タイムイ
ンターバル）を測定する測定器において、時間計測回路
の簡略化を図った測定器を提供する。 【解決手段】２個の信号を入力してそれぞれをデジタル
信号に変換する手段と、この変換されたデジタル信号の
うち、一方のデジタル信号の立ち上がりエッジから、所
定のクロック信号に従った他方のデジタル信号の立ち上
がりエッジとの時間差を生成する手段と、この生成され
た時間差を電圧に変換する手段とから少なくとも構成さ
れているタイムインターバル測定器であって、クロック
信号は、２個の信号の最大時間差が所定値に限定された
ものであることを条件として、２個の信号のうちの何れ
か一方の信号を代用し、一方のデジタル信号の立ち上が
りエッジから、この立ち上がりエッジからの他方のデジ
タル信号の立ち上がりエッジとの時間差を生成する手段
と、この生成された時間差を電圧に変換する手段とから
なる。
ンターバル）を測定する測定器において、時間計測回路
の簡略化を図った測定器を提供する。 【解決手段】２個の信号を入力してそれぞれをデジタル
信号に変換する手段と、この変換されたデジタル信号の
うち、一方のデジタル信号の立ち上がりエッジから、所
定のクロック信号に従った他方のデジタル信号の立ち上
がりエッジとの時間差を生成する手段と、この生成され
た時間差を電圧に変換する手段とから少なくとも構成さ
れているタイムインターバル測定器であって、クロック
信号は、２個の信号の最大時間差が所定値に限定された
ものであることを条件として、２個の信号のうちの何れ
か一方の信号を代用し、一方のデジタル信号の立ち上が
りエッジから、この立ち上がりエッジからの他方のデジ
タル信号の立ち上がりエッジとの時間差を生成する手段
と、この生成された時間差を電圧に変換する手段とから
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、タイムインターバ
ル測定器に関し、特にＤＶＤ等における２信号間の時間
差（タイムインターバル）を測定する測定器、又は計測
した時間データを元に標準偏差（ジッタ）などの統計値
を出力する測定器において、時間計測回路の簡略化を図
った測定器に関する。
ル測定器に関し、特にＤＶＤ等における２信号間の時間
差（タイムインターバル）を測定する測定器、又は計測
した時間データを元に標準偏差（ジッタ）などの統計値
を出力する測定器において、時間計測回路の簡略化を図
った測定器に関する。
【０００２】
【従来の技術】図５は従来のタイムインターバル測定器
の一例を示すブロック図であり、２つの信号を入力して
その時間差を計測する２系列の回路構成になっている。
の一例を示すブロック図であり、２つの信号を入力して
その時間差を計測する２系列の回路構成になっている。
【０００３】２個の信号を入力する信号入力端子Ｃｈ
Ａ、ＣｈＢは、バッフアアンプ１１０、１６０に接続さ
れている。バッフアアンプ１１０、１６０の出力信号は
コンパレータ１３０、１８０の一方の入力端子に入力さ
れ、エッジ情報のみを残す２値信号に変換される。コン
パレータ１３０、１８０の他方の入力端子には、Ｄ／Ａ
コンバータ１２０、１７０から２値化トリガレベルが入
力されている。
Ａ、ＣｈＢは、バッフアアンプ１１０、１６０に接続さ
れている。バッフアアンプ１１０、１６０の出力信号は
コンパレータ１３０、１８０の一方の入力端子に入力さ
れ、エッジ情報のみを残す２値信号に変換される。コン
パレータ１３０、１８０の他方の入力端子には、Ｄ／Ａ
コンバータ１２０、１７０から２値化トリガレベルが入
力されている。
【０００４】端数切り出しロジック回路１９０には、コ
ンパレータ１３０、１８０の出力信号およびクロック発
生回路１５０の基準クロックが入力されている。この端
数切り出しロジック回路１９０は、信号入力端子Ｃｈ
Ａ、ＣｈＢに入力される入力信号から測定すべきエッジ
を選択して基準クロック以下の端数を切り出し、端数パ
ルス信号ＴＸ、ＴＹを生成するとともにカウントクロッ
クＸＣを発生させる。
ンパレータ１３０、１８０の出力信号およびクロック発
生回路１５０の基準クロックが入力されている。この端
数切り出しロジック回路１９０は、信号入力端子Ｃｈ
Ａ、ＣｈＢに入力される入力信号から測定すべきエッジ
を選択して基準クロック以下の端数を切り出し、端数パ
ルス信号ＴＸ、ＴＹを生成するとともにカウントクロッ
クＸＣを発生させる。
【０００５】時間／電圧（Ｔ／Ｖ）変換回路２００、３
３０は、端数パルス信号ＴＸ、ＴＹの端数時間をそのパ
ルス幅Ｔstart、Ｔstopに比例した電圧ＶＸ、ＶＹ（Ｖs
tart、Ｖstop）に変換する。Ａ／Ｄコンバータ２１０、
３４０は、時間／電圧変換回路２００、３３０で変換さ
れた電圧ＶＸ、ＶＹをデジタルデータに変換する。カウ
ント回路３１０はカウントクロックＸＣをカウントす
る。
３０は、端数パルス信号ＴＸ、ＴＹの端数時間をそのパ
ルス幅Ｔstart、Ｔstopに比例した電圧ＶＸ、ＶＹ（Ｖs
tart、Ｖstop）に変換する。Ａ／Ｄコンバータ２１０、
３４０は、時間／電圧変換回路２００、３３０で変換さ
れた電圧ＶＸ、ＶＹをデジタルデータに変換する。カウ
ント回路３１０はカウントクロックＸＣをカウントす
る。
【０００６】データ生成回路３２０は、Ａ／Ｄコンバー
タ２１０、３４０で変換されたデジタルデータＶＸ、Ｖ
Ｙとカウント回路３１０のカウント信号に基づいて所望
の測定時間ＴＩを演算生成する。このデータ生成回路３
２０で演算生成された測定値データはアクイジションメ
モリ２２０に蓄積される。
タ２１０、３４０で変換されたデジタルデータＶＸ、Ｖ
Ｙとカウント回路３１０のカウント信号に基づいて所望
の測定時間ＴＩを演算生成する。このデータ生成回路３
２０で演算生成された測定値データはアクイジションメ
モリ２２０に蓄積される。
【０００７】ＣＰＵ２３０はバスラインを介してアクイ
ジションメモリ２２０に接続されていて、メモリ２２０
に蓄積されている測定値データから統計値を演算した
り、同一のバスラインを介して接続されている表示器２
４０に測定値や統計演算結果を出力することを司る。
ジションメモリ２２０に接続されていて、メモリ２２０
に蓄積されている測定値データから統計値を演算した
り、同一のバスラインを介して接続されている表示器２
４０に測定値や統計演算結果を出力することを司る。
【０００８】Ｄ／Ａコンバータ２５０もバスラインを介
してアクイジションメモリ２２０に接続されていて、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ２６０に出力する。
してアクイジションメモリ２２０に接続されていて、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ２６０に出力する。
【０００９】このような構成の動作を図６のフローチャ
ートを参照して説明する。ここでは、例として、信号入
力端子ＣｈＡから入力された信号であって端数切り出し
ロジック回路１９０に入力する信号の立ち上がりエッジ
から、同じく信号入力端子ＣｈＢの立ち上がりエッジ
までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を
測定することを考える。
ートを参照して説明する。ここでは、例として、信号入
力端子ＣｈＡから入力された信号であって端数切り出し
ロジック回路１９０に入力する信号の立ち上がりエッジ
から、同じく信号入力端子ＣｈＢの立ち上がりエッジ
までの時間差ＴＩ（Ｔｉｍｅ Ｉｎｔｅｒｖａｌ）を
測定することを考える。
【００１０】端数切り出しロジック回路１９０は、入力
信号ＣｈＡの立ち上がりエッジが入ってから直後の基
準クロックの立ち上がりエッジまでのパルスを端数パ
ルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの
入力に対しても同様に、立ち上がりエッジを入力した
直後からの基準クロックの立ち上がりエッジまでのパ
ルス幅を持つ端数パルス信号ＴＹを出力する。
信号ＣｈＡの立ち上がりエッジが入ってから直後の基
準クロックの立ち上がりエッジまでのパルスを端数パ
ルス信号ＴＸとして出力する。一方、入力信号ＣｈＢの
入力に対しても同様に、立ち上がりエッジを入力した
直後からの基準クロックの立ち上がりエッジまでのパ
ルス幅を持つ端数パルス信号ＴＹを出力する。
【００１１】同時に基準クロックの立ち上がりエッジ
〜までの基準クロックをパルス列信号ＸＣとして出力
する。基準クロックの周期をＴｏとして、パルス列信号
ＸＣのカウントパルス数をＮ（図６においてＮ＝１）と
し、端数パルス信号ＴＸのパルス幅をＴstart、端数パ
ルス信号ＴＹのパルス幅をＴstopとすると、被測定時間
の時間差ＴＩは、次の式で求めることができる。
〜までの基準クロックをパルス列信号ＸＣとして出力
する。基準クロックの周期をＴｏとして、パルス列信号
ＸＣのカウントパルス数をＮ（図６においてＮ＝１）と
し、端数パルス信号ＴＸのパルス幅をＴstart、端数パ
ルス信号ＴＹのパルス幅をＴstopとすると、被測定時間
の時間差ＴＩは、次の式で求めることができる。
【００１２】ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００１３】このようにして、本方式によれば、端数パ
ルス信号ＴＸ、ＴＹの時間パルス幅Ｔstart、Ｔstopを
電圧に変換した変換電圧Ｖstart、Ｖstopを利用するこ
とにより、端数パルス信号ＴＸ、ＴＹのパルス幅Ｔstar
t、Ｔstopを高時間分解能で測定することができる。
ルス信号ＴＸ、ＴＹの時間パルス幅Ｔstart、Ｔstopを
電圧に変換した変換電圧Ｖstart、Ｖstopを利用するこ
とにより、端数パルス信号ＴＸ、ＴＹのパルス幅Ｔstar
t、Ｔstopを高時間分解能で測定することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、上述し
た従来技術におけるタイムインターバル測定器は、入力
信号として全て任意の信号を想定しているために、信号
入力端子ＣｈＡ、ＣｈＢ間の時間差は基準クロックを用
いることにより非常に長い時間差を測定できる機能、即
ち、カウントクロックＸＣをカウントするカウンタと端
数パルス信号ＴＸ、ＴＹを出力してそれぞれを時間／電
圧変換する回路を持ち合わせている反面、２信号間の時
間差を一定値以下に限定すると、デジタルカウンタや時
間電圧変換回路の一部は冗長な回路になってしまい本来
の機能が発揮できないという問題がある。
た従来技術におけるタイムインターバル測定器は、入力
信号として全て任意の信号を想定しているために、信号
入力端子ＣｈＡ、ＣｈＢ間の時間差は基準クロックを用
いることにより非常に長い時間差を測定できる機能、即
ち、カウントクロックＸＣをカウントするカウンタと端
数パルス信号ＴＸ、ＴＹを出力してそれぞれを時間／電
圧変換する回路を持ち合わせている反面、２信号間の時
間差を一定値以下に限定すると、デジタルカウンタや時
間電圧変換回路の一部は冗長な回路になってしまい本来
の機能が発揮できないという問題がある。
【００１５】従って、入力信号として特にＤＶＤなどの
光ディスク読み出し信号のアプリケーションを想定する
と、上記のように２信号間の時間差として最大４０ｎｓ
程度（ＣｈＢ入力周波数が２５Ｍｈｚ程度）の場合に
は、冗長な回路を省略することができる回路構成に解決
しなければならない課題を有する。
光ディスク読み出し信号のアプリケーションを想定する
と、上記のように２信号間の時間差として最大４０ｎｓ
程度（ＣｈＢ入力周波数が２５Ｍｈｚ程度）の場合に
は、冗長な回路を省略することができる回路構成に解決
しなければならない課題を有する。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係るタイムインターバル測定器は、次に示
すように構成する。
に、本発明に係るタイムインターバル測定器は、次に示
すように構成する。
【００１７】（１）２個の信号をそれぞれデジタル信号
に変換する手段と、該変換されたデジタル信号の一方の
デジタル信号の立ち上がりエッジから所定のクロック信
号に従った他方のデジタル信号の立ち上がりエッジとの
時間差を生成する手段と、該生成された時間差を電圧に
変換する手段とを含むタイムインターバル測定器であっ
て、前記クロック信号として、前記２個の信号の最大時
間差が所定値に限定されたものであることを条件とし
て、前記２個の信号の何れか一方の信号を代用すること
を特徴とするタイムインターバル測定器。 （２）前記時間差を生成する手段は、一方のデジタル信
号の立ち上がりエッジから、該立ち上がりエッジからの
他方のデジタル信号の立ち上がりエッジとの時間差を生
成することを特徴とする請求項１に記載のタイムインタ
ーバル測定器。 （３）前記最大時間差の所定値は、入力した信号の周波
数が２５Ｍｈｚ前後であって、時間差が４０ｎｓ前後で
あることを特徴とする請求項１に記載のタイムインター
バル測定器。 （４）２個の信号を入力してそれぞれをデジタル信号に
変換する手段と、該変換されたデジタル信号のうち一方
のデジタル信号の立ち上がりエッジ直後のクロック信号
に従った時間幅を算出する第１の時間幅算出手段と、他
方のデジタル信号の立ち上がりエッジ直後のクロック信
号に従った時間幅を算出する第２の時間幅算出手段と、
前記第１の時間幅算出手段及び第２の時間幅算出手段に
より生成された時間幅を電圧に変換する時間／電圧変換
手段とを含むタイムインターバル測定器であって、前記
２個の信号の最小時間差が所定値に限定されたものであ
ることを条件として、前記第１の時間幅算出手段と第２
の時間幅算出手段は、同一の回路により時間差を算出す
ることを特徴とするタイムインターバル測定器。 （５）前記最小時間差の所定値は、第１および第２の時
間幅測定が同一回路の時間幅算出手段で可能な最小時間
間隔で決定されることを特徴とする請求項４に記載のタ
イムインターバル測定器。
に変換する手段と、該変換されたデジタル信号の一方の
デジタル信号の立ち上がりエッジから所定のクロック信
号に従った他方のデジタル信号の立ち上がりエッジとの
時間差を生成する手段と、該生成された時間差を電圧に
変換する手段とを含むタイムインターバル測定器であっ
て、前記クロック信号として、前記２個の信号の最大時
間差が所定値に限定されたものであることを条件とし
て、前記２個の信号の何れか一方の信号を代用すること
を特徴とするタイムインターバル測定器。 （２）前記時間差を生成する手段は、一方のデジタル信
号の立ち上がりエッジから、該立ち上がりエッジからの
他方のデジタル信号の立ち上がりエッジとの時間差を生
成することを特徴とする請求項１に記載のタイムインタ
ーバル測定器。 （３）前記最大時間差の所定値は、入力した信号の周波
数が２５Ｍｈｚ前後であって、時間差が４０ｎｓ前後で
あることを特徴とする請求項１に記載のタイムインター
バル測定器。 （４）２個の信号を入力してそれぞれをデジタル信号に
変換する手段と、該変換されたデジタル信号のうち一方
のデジタル信号の立ち上がりエッジ直後のクロック信号
に従った時間幅を算出する第１の時間幅算出手段と、他
方のデジタル信号の立ち上がりエッジ直後のクロック信
号に従った時間幅を算出する第２の時間幅算出手段と、
前記第１の時間幅算出手段及び第２の時間幅算出手段に
より生成された時間幅を電圧に変換する時間／電圧変換
手段とを含むタイムインターバル測定器であって、前記
２個の信号の最小時間差が所定値に限定されたものであ
ることを条件として、前記第１の時間幅算出手段と第２
の時間幅算出手段は、同一の回路により時間差を算出す
ることを特徴とするタイムインターバル測定器。 （５）前記最小時間差の所定値は、第１および第２の時
間幅測定が同一回路の時間幅算出手段で可能な最小時間
間隔で決定されることを特徴とする請求項４に記載のタ
イムインターバル測定器。
【００１８】このように、一定の条件のもとに時間差を
算出する回路部分が重複するようにしたことにより、２
個の信号のそれぞれのタイミングを取るための基準クロ
ックや、基準クロックを計数する回路等を省略すること
ができる。
算出する回路部分が重複するようにしたことにより、２
個の信号のそれぞれのタイミングを取るための基準クロ
ックや、基準クロックを計数する回路等を省略すること
ができる。
【００１９】
【発明の実施の形態】次に、本発明に係るタイムインタ
ーバル測定器の実施の形態について、図面を参照して説
明する。
ーバル測定器の実施の形態について、図面を参照して説
明する。
【００２０】本発明の第１の実施形態のタイムインター
バル測定器は、図１に示すように、２つの信号を入力し
てその時間差を計測する回路構成となっており、２個の
信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信
号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフ
アアンプ１１０、１６０と、増幅された入力信号のうち
エッジ情報のみを残した２値信号に変換するコンパレー
タ１３０、１８０と、コンパレータ１３０、１８０に対
して２値化トリガレベルを与えるＤ／Ａコンバータ１２
０、１７０と、信号入力端子ＣｈＡから入力した入力信
号から測定すべきエッジを選択する際に、信号入力端子
ＣｈＢから入力した信号を基準クロックとして代用し、
この代用した信号以下の端数を切り出して端数パルス信
号ＴＸを生成する端数切り出しロジック回路１９０と、
この端数パルス信号ＴＸの端数時間をそのパルス幅に比
例した電圧ＶＸに変換する時間／電圧（Ｔ／Ｖ）変換回
路２００と、時間／電圧変換回路２００で変換された電
圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２
１０と、このＡ／Ｄコンバータ２１０で作成された測定
値データをストアするアクイジションメモリ２２０と、
このアクイジションメモリ２２０にバスラインを介して
接続され、メモリ２２０に蓄積されている測定値データ
から統計値を演算したり、表示器２４０に測定値や統計
演算結果を出力することを司るＣＰＵ２３０と、標準偏
差などの統計演算結果をアナログ値に変換してメータ２
６０に送るＤ／Ａコンバータ２５０とから構成されてい
る。このうち、信号入力端子ＣｈＢに接続されているコ
ンパレータ１６０からの信号は、クロック発生回路１５
０と切り替えるスイッチ１４０により切り替えて端数切
り出しロジック回路１９０に入力される構成となってい
る。
バル測定器は、図１に示すように、２つの信号を入力し
てその時間差を計測する回路構成となっており、２個の
信号を入力する信号入力端子ＣｈＡ、ＣｈＢと、この信
号入力端子ＣｈＡ、ＣｈＢからの信号を増幅するバッフ
アアンプ１１０、１６０と、増幅された入力信号のうち
エッジ情報のみを残した２値信号に変換するコンパレー
タ１３０、１８０と、コンパレータ１３０、１８０に対
して２値化トリガレベルを与えるＤ／Ａコンバータ１２
０、１７０と、信号入力端子ＣｈＡから入力した入力信
号から測定すべきエッジを選択する際に、信号入力端子
ＣｈＢから入力した信号を基準クロックとして代用し、
この代用した信号以下の端数を切り出して端数パルス信
号ＴＸを生成する端数切り出しロジック回路１９０と、
この端数パルス信号ＴＸの端数時間をそのパルス幅に比
例した電圧ＶＸに変換する時間／電圧（Ｔ／Ｖ）変換回
路２００と、時間／電圧変換回路２００で変換された電
圧ＶＸをデジタルデータに変換するＡ／Ｄコンバータ２
１０と、このＡ／Ｄコンバータ２１０で作成された測定
値データをストアするアクイジションメモリ２２０と、
このアクイジションメモリ２２０にバスラインを介して
接続され、メモリ２２０に蓄積されている測定値データ
から統計値を演算したり、表示器２４０に測定値や統計
演算結果を出力することを司るＣＰＵ２３０と、標準偏
差などの統計演算結果をアナログ値に変換してメータ２
６０に送るＤ／Ａコンバータ２５０とから構成されてい
る。このうち、信号入力端子ＣｈＢに接続されているコ
ンパレータ１６０からの信号は、クロック発生回路１５
０と切り替えるスイッチ１４０により切り替えて端数切
り出しロジック回路１９０に入力される構成となってい
る。
【００２１】このような構成において、信号入力端子Ｃ
ｈＢの入力信号を端数切り出しロジック回路１９０の基
準クロックとして代用するものであり、信号入力端子Ｃ
ｈＡに入力する信号に対して、信号入力端子ＣｈＢの入
力信号の周波数を例えば２５Ｍｈｚ、信号間の時間差が
最大４０ｎｓに限定することで、時間／電圧（Ｔ／Ｖ）
変換回路２００の動作範囲内において時間差が測定でき
るのである。ここで、クロック発生回路１５０と入力信
号ＣｈＢとを切り替えるスイッチ１４０を設けたのは、
時間／電圧（Ｔ／Ｖ）変換回路２００の値付けをするた
めであり、予め既知のクロックで時間／電圧（Ｔ／Ｖ）
変換回路２００の変数係数を知ることで未知の時間差を
測定することができるようになる。
ｈＢの入力信号を端数切り出しロジック回路１９０の基
準クロックとして代用するものであり、信号入力端子Ｃ
ｈＡに入力する信号に対して、信号入力端子ＣｈＢの入
力信号の周波数を例えば２５Ｍｈｚ、信号間の時間差が
最大４０ｎｓに限定することで、時間／電圧（Ｔ／Ｖ）
変換回路２００の動作範囲内において時間差が測定でき
るのである。ここで、クロック発生回路１５０と入力信
号ＣｈＢとを切り替えるスイッチ１４０を設けたのは、
時間／電圧（Ｔ／Ｖ）変換回路２００の値付けをするた
めであり、予め既知のクロックで時間／電圧（Ｔ／Ｖ）
変換回路２００の変数係数を知ることで未知の時間差を
測定することができるようになる。
【００２２】このような構成からなるタイムインターバ
ル測定器における動作について、図１を参照して図２に
示すフローチャートを参照して説明する。
ル測定器における動作について、図１を参照して図２に
示すフローチャートを参照して説明する。
【００２３】信号入力端子ＣｈＡから入力された信号で
あって、端数切り出しロジック回路１９０に入力する信
号の立ち上がりエッジから、同じく信号入力端子Ｃｈ
Ｂの立ち上がりエッジまでの時間差ＴＩ（Ｔｉｍｅ
Ｉｎｔｅｒｖａｌ）を測定することを考える。
あって、端数切り出しロジック回路１９０に入力する信
号の立ち上がりエッジから、同じく信号入力端子Ｃｈ
Ｂの立ち上がりエッジまでの時間差ＴＩ（Ｔｉｍｅ
Ｉｎｔｅｒｖａｌ）を測定することを考える。
【００２４】端数切り出しロジック回路１９０は、信号
入力端子ＣｈＡからの入力信号の立ち上がりエッジが
入った直後の信号入力端子ＣｈＢの信号の立ち上がりエ
ッジまでのパルスを端数パルス信号ＴＸとして出力す
る。
入力端子ＣｈＡからの入力信号の立ち上がりエッジが
入った直後の信号入力端子ＣｈＢの信号の立ち上がりエ
ッジまでのパルスを端数パルス信号ＴＸとして出力す
る。
【００２５】この端数パルス信号ＴＸのパルス幅をＴ
startとすると、このパルス幅Ｔstartを電圧に変換した
電圧変換出力ＶＸであるＶstartを得ることができる。
従って、信号入力端子ＣｈＡ及びＣｈＢからの２信号の
被測定時間の時間差ＴＩは、次の式で求めることができ
る。
startとすると、このパルス幅Ｔstartを電圧に変換した
電圧変換出力ＶＸであるＶstartを得ることができる。
従って、信号入力端子ＣｈＡ及びＣｈＢからの２信号の
被測定時間の時間差ＴＩは、次の式で求めることができ
る。
【００２６】ＴＩ＝Ｔstart
【００２７】このようにして、２個の信号のタイムイン
ターバルを測定する際に、一方の入力信号、実施例の場
合、信号入力端子ＣｈＢ側の信号がある周波数範囲の信
号（最小周波数２５Ｍｈｚ、最大時間差４０ｎｓ）であ
ると限定すれば、その信号をクロックとして代用するこ
とにより、２個の信号（ＣｈＡ、ＣｈＢ）の時間差を測
定することが従来からの測定回路を簡略化しても得るこ
とが可能になるのである。具体的には、時間／電圧変換
回路２００等はディスクリート部品で作成されているも
のを省略できるため、その回路規模を縮小すること、例
えば従来技術で必要とした回路面積を略３分の２にする
ことが可能になる。
ターバルを測定する際に、一方の入力信号、実施例の場
合、信号入力端子ＣｈＢ側の信号がある周波数範囲の信
号（最小周波数２５Ｍｈｚ、最大時間差４０ｎｓ）であ
ると限定すれば、その信号をクロックとして代用するこ
とにより、２個の信号（ＣｈＡ、ＣｈＢ）の時間差を測
定することが従来からの測定回路を簡略化しても得るこ
とが可能になるのである。具体的には、時間／電圧変換
回路２００等はディスクリート部品で作成されているも
のを省略できるため、その回路規模を縮小すること、例
えば従来技術で必要とした回路面積を略３分の２にする
ことが可能になる。
【００２８】次に、本発明に係る第２の実施形態のタイ
ムインターバル測定器について、図３及び図４を参照し
て説明する。
ムインターバル測定器について、図３及び図４を参照し
て説明する。
【００２９】本発明に係る第２の実施形態のタイムイン
ターバル測定器は、図３に示すように、２つの信号を入
力してその時間差を計測する２系列の回路構成となって
おり、２個の信号を入力する信号入力端子ＣｈＡ、Ｃｈ
Ｂと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増
幅するバッフアアンプ１１０、１６０と、増幅された入
力信号のうちエッジ情報のみを残す２値信号に変換する
コンパレータ１３０、１８０と、コンパレータ１３０、
１８０に対して２値化トリガレベルを与えるＤ／Ａコン
バータ１２０、１７０と、信号入力端子ＣｈＡ、ＣｈＢ
から入力した入力信号から測定すべきエッジを選択し
て、基準クロック以下の端数を切り出して端数パルス信
号ＴＸを生成する第１の時間幅算出手段及び第２の時間
幅算出手段、並びにカウントクロックＸＣを発生させる
クロック発生回路１５０の基準クロックを入力する端数
切り出しロジック回路１９０と、この端数パルス信号Ｔ
Ｘの端数時間をそのパルス幅に比例した電圧ＶＸに変換
する時間／電圧変換手段である時間／電圧（Ｔ／Ｖ）変
換回路２００と、時間／電圧変換回路２００で変換され
た電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバー
タ２１０と、デジタルデータに変換された電圧ＶＸのデ
ータとカウンタ回路３１０からのカウント信号により計
数して所望の測定時間Ｔ１を演算して求めるデータ生成
回路３２０と、このデータ生成回路３２０で作成された
測定値データをストアするアクイジションメモリ２２０
と、このアクイジションメモリ２２０にバスラインを介
して接続され、メモリ２２０に蓄積されている測定値デ
ータから統計値を演算したり、表示器２４０に測定値や
統計演算結果を出力することを司るＣＰＵ２３０と、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ２６０に送るＤ／Ａコンバータ２５０とから構成され
ている。このように、第１の時間幅算出手段及び第２の
時間幅算出手段とを一つの時間算出手段により行うこ
と、即ち、信号入力端子ＣｈＡ、ＣｈＢから入力された
信号を共に同じ端数パルス信号ＴＸにより作成する構成
にして、端数パルス信号ＴＹ（従来技術の図５参照）に
関連する回路を省略した構成となっている。
ターバル測定器は、図３に示すように、２つの信号を入
力してその時間差を計測する２系列の回路構成となって
おり、２個の信号を入力する信号入力端子ＣｈＡ、Ｃｈ
Ｂと、この信号入力端子ＣｈＡ、ＣｈＢからの信号を増
幅するバッフアアンプ１１０、１６０と、増幅された入
力信号のうちエッジ情報のみを残す２値信号に変換する
コンパレータ１３０、１８０と、コンパレータ１３０、
１８０に対して２値化トリガレベルを与えるＤ／Ａコン
バータ１２０、１７０と、信号入力端子ＣｈＡ、ＣｈＢ
から入力した入力信号から測定すべきエッジを選択し
て、基準クロック以下の端数を切り出して端数パルス信
号ＴＸを生成する第１の時間幅算出手段及び第２の時間
幅算出手段、並びにカウントクロックＸＣを発生させる
クロック発生回路１５０の基準クロックを入力する端数
切り出しロジック回路１９０と、この端数パルス信号Ｔ
Ｘの端数時間をそのパルス幅に比例した電圧ＶＸに変換
する時間／電圧変換手段である時間／電圧（Ｔ／Ｖ）変
換回路２００と、時間／電圧変換回路２００で変換され
た電圧ＶＸをデジタルデータに変換するＡ／Ｄコンバー
タ２１０と、デジタルデータに変換された電圧ＶＸのデ
ータとカウンタ回路３１０からのカウント信号により計
数して所望の測定時間Ｔ１を演算して求めるデータ生成
回路３２０と、このデータ生成回路３２０で作成された
測定値データをストアするアクイジションメモリ２２０
と、このアクイジションメモリ２２０にバスラインを介
して接続され、メモリ２２０に蓄積されている測定値デ
ータから統計値を演算したり、表示器２４０に測定値や
統計演算結果を出力することを司るＣＰＵ２３０と、標
準偏差などの統計演算結果をアナログ値に変換してメー
タ２６０に送るＤ／Ａコンバータ２５０とから構成され
ている。このように、第１の時間幅算出手段及び第２の
時間幅算出手段とを一つの時間算出手段により行うこ
と、即ち、信号入力端子ＣｈＡ、ＣｈＢから入力された
信号を共に同じ端数パルス信号ＴＸにより作成する構成
にして、端数パルス信号ＴＹ（従来技術の図５参照）に
関連する回路を省略した構成となっている。
【００３０】このような構成からなる測定器における動
作を図３を参照して図４に示すフローチャートを参照し
て以下説明する。
作を図３を参照して図４に示すフローチャートを参照し
て以下説明する。
【００３１】ここでは、上記実施例と同じく信号入力端
子ＣｈＡから入力された信号であって端数切り出しロジ
ック回路１９０に入力する信号の立ち上がりエッジか
ら、同じく信号入力端子ＣｈＢの立ち上がりエッジま
での時間差ＴＩ（ＴｉｍｅＩｎｔｅｒｖａｌ）を測定す
ることを考える。
子ＣｈＡから入力された信号であって端数切り出しロジ
ック回路１９０に入力する信号の立ち上がりエッジか
ら、同じく信号入力端子ＣｈＢの立ち上がりエッジま
での時間差ＴＩ（ＴｉｍｅＩｎｔｅｒｖａｌ）を測定す
ることを考える。
【００３２】端数切り出しロジック回路１９０は、入力
信号ＣｈＡの立ち上がりエッジが入ってから直後の基
準クロック立ち上がりエッジ３までのパルスを端数パル
ス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入
力に対しても同様に、立ち上がりエッジを入力した直
後からの基準クロックまでのパルス幅を持つ端数パル
ス信号ＴＸとして出力する。
信号ＣｈＡの立ち上がりエッジが入ってから直後の基
準クロック立ち上がりエッジ３までのパルスを端数パル
ス信号ＴＸとして出力する。一方、入力信号ＣｈＢの入
力に対しても同様に、立ち上がりエッジを入力した直
後からの基準クロックまでのパルス幅を持つ端数パル
ス信号ＴＸとして出力する。
【００３３】同時に基準クロック〜までの基準クロ
ックをパルス列信号ＸＣとして出力する。基準クロック
の周期をＴｏとして、パルス列信号ＸＣのカウントパル
スパルス数をＮ（図４においてＮ＝１）とし、信号入力
端子ＣｈＡからの端数パルスＴＸのパルス幅をＴstar
t、信号入力端子ＣｈＢからの端数パルスＴＸのパルス
幅をＴstopとすると、被測定時間の時間差ＴＩは、次
の式で求めることができる。
ックをパルス列信号ＸＣとして出力する。基準クロック
の周期をＴｏとして、パルス列信号ＸＣのカウントパル
スパルス数をＮ（図４においてＮ＝１）とし、信号入力
端子ＣｈＡからの端数パルスＴＸのパルス幅をＴstar
t、信号入力端子ＣｈＢからの端数パルスＴＸのパルス
幅をＴstopとすると、被測定時間の時間差ＴＩは、次
の式で求めることができる。
【００３４】ＴＩ＝Ｎ＊Ｔｏ＋（Ｔstart−Ｔstop）
【００３５】このようにして、信号入力端子ＣｈＡ、Ｃ
ｈＢからの両者の入力信号を一つの端数パルス信号ＴＸ
として生成して、その時間幅Ｔstart、Ｔstopを生成
し、この時間幅に相当する電圧Ｖstart、Ｖstopに変換
してその電圧幅をＡ／Ｄ変換することで時間差ＴＩを求
めることができる。
ｈＢからの両者の入力信号を一つの端数パルス信号ＴＸ
として生成して、その時間幅Ｔstart、Ｔstopを生成
し、この時間幅に相当する電圧Ｖstart、Ｖstopに変換
してその電圧幅をＡ／Ｄ変換することで時間差ＴＩを求
めることができる。
【００３６】
【発明の効果】以上説明したように、タイムインターナ
ルアナライザ等の汎用の時間計測器と違い、最大時間差
を限定したアプリケーションに限った用途において、２
個の信号の時間差を生成するための重複した回路、例え
ば時間／電圧変換回路やカウンタ等を一つにまとめるよ
うにしたことにより、装置全体を簡略化できるという効
果がある。
ルアナライザ等の汎用の時間計測器と違い、最大時間差
を限定したアプリケーションに限った用途において、２
個の信号の時間差を生成するための重複した回路、例え
ば時間／電圧変換回路やカウンタ等を一つにまとめるよ
うにしたことにより、装置全体を簡略化できるという効
果がある。
【００３７】又、この回路素子である時間／電圧変換回
路等のディスクリート部品の回路で構成されている回路
規模（面積）が大きいものを省略することができること
によって、回路規模を縮小することができるという効果
もある。
路等のディスクリート部品の回路で構成されている回路
規模（面積）が大きいものを省略することができること
によって、回路規模を縮小することができるという効果
もある。
【図１】本発明に係る第１の実施形態のタイムインター
バル測定器の構成を示すブロック図である。
バル測定器の構成を示すブロック図である。
【図２】同図１における構成のタイムインターバル測定
器の動作を示したフローチャートである。
器の動作を示したフローチャートである。
【図３】本発明に係る第２の実施形態のタイムインター
バル測定器の構成を示すブロック図である。
バル測定器の構成を示すブロック図である。
【図４】同図３における構成のタイムインターバル測定
器の動作を示したフローチャートである。
器の動作を示したフローチャートである。
【図５】従来技術におけるタイムインターバル測定器の
略示的なブロック図である。
略示的なブロック図である。
【図６】図５における構成のタイムインターバル測定器
の動作を示したフローチャートである。
の動作を示したフローチャートである。
１１０；バッフアアンプ、１２０；Ｄ／Ａコンバータ、
１３０；コンパレータ、１４０；スイッチ、１５０；ク
ロック発生回路、１６０；バッフアアンプ、１９０；端
数切り出しロジック回路、２００；時間／電圧（ＴＶ）
変換回路、２１０；Ａ／Ｄコンバータ、２２０；アクイ
ジションメモリ、２３０；ＣＰＵ、２４０；表示器、２
５０；ＤＡコンバータ、２６０；メータ、３１０；カウ
ンタ回路
１３０；コンパレータ、１４０；スイッチ、１５０；ク
ロック発生回路、１６０；バッフアアンプ、１９０；端
数切り出しロジック回路、２００；時間／電圧（ＴＶ）
変換回路、２１０；Ａ／Ｄコンバータ、２２０；アクイ
ジションメモリ、２３０；ＣＰＵ、２４０；表示器、２
５０；ＤＡコンバータ、２６０；メータ、３１０；カウ
ンタ回路
Claims (5)
- 【請求項１】２個の信号をそれぞれデジタル信号に変換
する手段と、該変換されたデジタル信号の一方のデジタ
ル信号の立ち上がりエッジから所定のクロック信号に従
った他方のデジタル信号の立ち上がりエッジとの時間差
を生成する手段と、該生成された時間差を電圧に変換す
る手段とを含むタイムインターバル測定器であって、 前記クロック信号として、前記２個の信号の最大時間差
が所定値に限定されたものであることを条件として、前
記２個の信号の何れか一方の信号を代用することを特徴
とするタイムインターバル測定器。 - 【請求項２】前記時間差を生成する手段は、一方のデジ
タル信号の立ち上がりエッジから、該立ち上がりエッジ
からの他方のデジタル信号の立ち上がりエッジとの時間
差を生成することを特徴とする請求項１に記載のタイム
インターバル測定器。 - 【請求項３】前記最大時間差の所定値は、入力した信号
の周波数が２５Ｍｈｚ前後であって、時間差が４０ｎｓ
前後であることを特徴とする請求項１に記載のタイムイ
ンターバル測定器。 - 【請求項４】２個の信号を入力してそれぞれをデジタル
信号に変換する手段と、該変換されたデジタル信号のう
ち一方のデジタル信号の立ち上がりエッジ直後のクロッ
ク信号に従った時間幅を算出する第１の時間幅算出手段
と、他方のデジタル信号の立ち上がりエッジ直後のクロ
ック信号に従った時間幅を算出する第２の時間幅算出手
段と、前記第１の時間幅算出手段及び第２の時間幅算出
手段により生成された時間幅を電圧に変換する時間／電
圧変換手段とを含むタイムインターバル測定器であっ
て、 前記２個の信号の最小時間差が所定値に限定されたもの
であることを条件として、前記第１の時間幅算出手段と
第２の時間幅算出手段は、同一の回路により時間差を算
出することを特徴とするタイムインターバル測定器。 - 【請求項５】前記最小時間差の所定値は、第１および第
２の時間幅測定が同一回路の時間幅算出手段で可能な最
小時間間隔で決定されることを特徴とする請求項４に記
載のタイムインターバル測定器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296005A JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296005A JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002107393A true JP2002107393A (ja) | 2002-04-10 |
| JP3740971B2 JP3740971B2 (ja) | 2006-02-01 |
Family
ID=18778344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296005A Expired - Fee Related JP3740971B2 (ja) | 2000-09-28 | 2000-09-28 | タイムインターバル測定器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3740971B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040742A (ja) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | ジッタ測定装置 |
| CN102590613A (zh) * | 2012-03-14 | 2012-07-18 | 上海聚星仪器有限公司 | 一种射频信号到达时间差的测量方法及装置 |
| JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 組み込みｔ２ｖａｄｃを有する混合信号ｔｄｃ |
-
2000
- 2000-09-28 JP JP2000296005A patent/JP3740971B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007040742A (ja) * | 2005-08-01 | 2007-02-15 | Yokogawa Electric Corp | ジッタ測定装置 |
| CN102590613A (zh) * | 2012-03-14 | 2012-07-18 | 上海聚星仪器有限公司 | 一种射频信号到达时间差的测量方法及装置 |
| JP2016517216A (ja) * | 2013-03-15 | 2016-06-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 組み込みｔ２ｖａｄｃを有する混合信号ｔｄｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3740971B2 (ja) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100982103B1 (ko) | 시간-디지털 변환기, 시간-디지털 변환 방법 및 컴퓨터 판독가능한 저장 매체 | |
| KR101243627B1 (ko) | 위상 변이된 주기파형을 사용한 타임 측정 | |
| EP0543139B1 (en) | Jitter analyzer | |
| EP1963870B1 (en) | Current measurement circuit and method | |
| US7825839B2 (en) | Measuring device and measuring method for measuring the power of a high-frequency signal | |
| Chaberski | Time-to-digital-converter based on multiple-tapped-delay-line | |
| US6829295B2 (en) | Jitter measuring method and device | |
| JP4266350B2 (ja) | テスト回路 | |
| JP2002107393A (ja) | タイムインターバル測定器 | |
| US20100001780A1 (en) | Device and Method for High Resolution Time Measurements | |
| CN102138078A (zh) | 用于测量在电子元件上的电压的至少一个值的装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP3552123B2 (ja) | 時間測定装置及び距離測定装置 | |
| JPS5910511B2 (ja) | 信号到着時間検出装置 | |
| Räisänen-Ruotsalainen et al. | Integrated time-to-digital converters based on interpolation | |
| EP1322969B1 (en) | Rf power measurement | |
| KR102392037B1 (ko) | 신호 내의 플랭크의 시간을 결정하기 위한 방법 및 평가 유닛 | |
| JP2004286511A (ja) | 光サンプリング装置および光波形観測システム | |
| JP3892956B2 (ja) | ジッタ測定装置 | |
| JPH1028110A (ja) | 位相差測定回路 | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
| JPS62148882A (ja) | 時間計測装置 | |
| JP3552122B2 (ja) | 時間測定方法及びこの方法を用いた時間測定装置・距離測定装置 | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JP2000292565A (ja) | 伝送線路伝搬遅延時間測定装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051031 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3740971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111118 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131118 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |