JP2002100728A - チップ部品組立体の製造方法 - Google Patents

チップ部品組立体の製造方法

Info

Publication number
JP2002100728A
JP2002100728A JP2000290267A JP2000290267A JP2002100728A JP 2002100728 A JP2002100728 A JP 2002100728A JP 2000290267 A JP2000290267 A JP 2000290267A JP 2000290267 A JP2000290267 A JP 2000290267A JP 2002100728 A JP2002100728 A JP 2002100728A
Authority
JP
Japan
Prior art keywords
chip component
chip
sheet
substrate
chip components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000290267A
Other languages
English (en)
Other versions
JP3822043B2 (ja
Inventor
Noriyoshi Fujii
知徳 藤井
Tomotoshi Satou
知稔 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Taiyo Yuden Co Ltd
Original Assignee
Sharp Corp
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, Taiyo Yuden Co Ltd filed Critical Sharp Corp
Priority to JP2000290267A priority Critical patent/JP3822043B2/ja
Priority to US09/955,202 priority patent/US6482677B2/en
Priority to DE10146936A priority patent/DE10146936B4/de
Publication of JP2002100728A publication Critical patent/JP2002100728A/ja
Application granted granted Critical
Publication of JP3822043B2 publication Critical patent/JP3822043B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 薄く、小型のチップ部品５でも容易にハンド
リングすることができ、しかもチップ部品５に損傷や反
りを生じ難く、正確に積み重ねる。 【解決手段】 回路を構成した半導体ウエハや絶縁基板
等の基板３をシート２で保持した状態で、基板３を裁断
した後、裁断することにより得られたチップ部品５を前
記のシート２で保持したままハンドリングする。すなわ
ち、回路を構成した半導体ウエハや絶縁基板等の基板３
をシート２で保持した状態で、基板３を裁断するのに前
後して、基板３やそれを裁断して得られるチップ部品５
に封止材８の層を形成すると共に、シート２から直接チ
ップ部品５を剥離して取り上げ、シート２上で順次チッ
プ部品５を積み重ねていく。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のチップ部品
を重ね合わて接着すると共に、それらチップ部品のバン
プ電極を互いに接合して回路の導通を図ったチップ部品
組立体とその製造方法に関する。
【０００２】
【従来の技術】２１世紀には高密度情報ネットワーク社
会が実現されようとしているが、ここに用いられる情報
通信機器には、音声・画像デジタル処理を含む高速・高
機能化と小型軽量、低消費電力が求められている。これ
らの情報通信機器が取り扱う情報量は、爆発的な増加が
見込まれる。これに対して、情報処理を行うＣＰＵの高
速化はＬＳＩの性能向上のみでは追従できない傾向にあ
り、実装技術の重要性が認識されつつある。実装技術と
しても信号の高速化に対応して、ＤＩＰ、ＴＳＯＰ、Ｂ
ＧＡ等のパケージングを主体とした技術改良や、ビルド
アップ基板のような高密度配線板の導入による技術改良
で対処してきた。
【０００３】しかし、平面上の回路パターンを前提とし
た従来技術の改良では数年後には改良の限界に達すると
予測される。そこで、注目されるのは、回路を形成した
半導体ウエハや絶縁基板を裁断して得たチップ部品を、
積み重ねてＬＳＩ化するという技術である。
【０００４】従来において、このようなチップ部品の積
み重ね技術としては、従来の積み重ね技術を適用するこ
とが考えられている。例えば、半導体ウエハや絶縁基板
に回路を構成した後、これら半導体ウエハや絶縁基板を
ダイシングソーで裁断して個々のチップ部品に分離す
る。その後、これらチップ部品を整列し、積み重ね、非
導電性フィルム（ＮＣＦ：Non Conductive Film）、非
導電性ペースト（ＮＣＰ：Non Conductive Paste）、異
方導電性フィルム（ＡＣＦ：Anisotropic Conductive F
ilm）或いは異方導電性ペースト（ＡＣＰ：Anisotropic
Conductive Paste）で接着すると共に、封止する。同
時に、チップ部品の機械的な固定と電気的な回路の導通
を図る。
【０００５】
【発明が解決しようとしている課題】しかしながら、従
来のように、チップ部品をバルク状に取り扱い、積み重
ねる技術の場合、チップ部品に摩擦や衝撃が加わり、チ
ップ部品の割れ等の損傷が発生しやすく、チップ部品の
反りも生じやすい。しかも、チップ部品の小形化が図ら
れる中で、ごく小さく薄いチップ部品をハンドリング
し、正確に位置決めすることも困難であり、例えば封止
材の転写も非常に難しい。
【０００６】本発明は、前記のような従来のチップ部品
の積み重ね技術における課題に鑑み、薄く、小型で薄い
のチップ部品でも容易にハンドリングすることができ、
しかもチップ部品に損傷や反りを生じ難く、正確に積み
重ねることができるチップ部品組立体の製造方法とそれ
により組み立てられたチップ部品組立体を提供すること
を目的とする。
【０００７】
【課題を解決するための手段】本発明では、前記の目的
を達成するため、回路を構成した半導体ウエハや絶縁基
板等の基板３をシート２で保持した状態で、基板３を裁
断した後、裁断することにより得られたチップ部品５を
前記のシート２で保持したままハンドリングするように
したものである。すなわち、回路を構成した半導体ウエ
ハや絶縁基板等の基板３をシート２で保持した状態で、
基板３を裁断するのに前後して、基板３やそれを裁断し
て得られるチップ部品５に封止材８を付与すると共に、
シート２から直接チップ部品５を剥離して取り上げ、シ
ート２上で順次チップ部品５を積み重ねていくものであ
る。
【０００８】本発明によるチップ部品組立体の製造方法
は、バンプ電極４と回路を構成した基板３をシート２上
で裁断して個々のチップ部品５に分割する工程と、この
分割工程に前後してチップ部品５のバンプ電極４を含む
面に封止材８の層を形成する工程と、分割されたチップ
部品５をシート２から剥がして取り上げ、シート２上の
他のチップ部品５の上に重ねて前記封止材８により貼り
合わせる工程とを有し、この積み重ね工程を繰り返し、
所望の数のチップ部品５を積み重ねた後、最下段のチッ
プ部品５をシート２から剥がし、さらに上下のチップ部
品５のバンプ電極４を互いに接続するものである。
【０００９】このようなチップ部品組立体の製造方法で
は、シート２上で裁断されて分割されたチップ部品５
を、シート２上に保持された状態のままでハンドリング
するので、バルク状のチップ部品５をハンドリングする
のに比べて、チップ部品５の整列搬送等の工程が不要と
なり、薄いチップ部品５でも容易にハンドリングするこ
とができる。また、チップ部品５は、シート状で整列さ
れているので、バルク状のチップ部品５を整列搬送する
ような工程も不要となる。これにより、チップ部品５に
外力や衝撃を与えることがなく、薄いチップ部品５であ
っても、その割れや反りの発生を無くすことができる。
さらに、シート２上に所定の位置関係で保持されたチッ
プ部品５をハンドリングするため、位置決めも容易とな
り、小さなチップ部品５を精度良く位置決めし、積み重
ねることができる。
【００１０】封止材８の層は、予めシート２上に形成さ
れ、その上に載せた基板３の下面側に付着しても、また
基板３を裁断する前後の何れかに裁断前の基板３または
裁断後のチップ部品５上面側に形成してもよい。封止材
８としては、例えば非導電性フィルム（ＮＣＦ：Non Co
nductive Film）、非導電性ペースト（ＮＣＰ：Non Con
ductive Paste）或いは、異方導電性フィルム（ＡＣ
Ｆ：Anisotropic Conductive Film）や異方導電性ペー
スト（ＡＣＰ：Anisotropic Conductive Paste）等を使
用する。
【００１１】最初にシート２から取り上げられるチップ
部品５は、チップ部品組立体の基材を兼ねるインターポ
ーザ９に貼り付けて取り上げるようにしてもよい。また
この逆に、所望の数のチップ部品５を積み重ねた後、イ
ンターポーザ９に貼り付けてもよい。シート２上で所望
の数のチップ部品５を重ね合わせた後、それらを圧着ス
テージ１４で本圧着する。或いは、チップ部品５を仮圧
着しながら積み重ね、最後に圧着ステージ１４で本圧着
を行うこともできる。
【００１２】このような製造方法により得られるチップ
部品組立体は、複数のチップ部品５を重ね合わて接着す
ると共に、それらチップ部品５のバンプ電極４を互いに
接合して回路の導通を図ったチップ部品組立体におい
て、重ね合わせられた複数のチップ部品５と、これらチ
ップ部品５の主面に形成され、重ね合わせられた他のチ
ップ部品５の電極と接合されたバンプ電極４と、重ね合
わせられた複数のチップ部品５を互いに接着した封止材
８とを有するものである。
【００１３】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について、具体的且つ詳細に説明する。
図１は、封止材８を介してシート２が貼り付けられた半
導体ウエハ等の基板３を平坦なステージ１の上に置き、
これをダイシングソー等のカッタ６で縦横に裁断する工
程を示す。図２に示すように、基板３を個々のチップ部
品５に分割する工程を示す。
【００１４】図１に示すように、シート２側がステージ
１の上に載せられ、その上に封止材８を介して基板３が
載せられている。封止材８としては、例えば非導電性フ
ィルム（ＮＣＦ：Non Conductive Film）を使用し、こ
のＮＣＦを予めシート２の上にＮＣＦ貼り付け、その上
に基板３を圧着する。或いは、封止材８としては、例え
ば非導電性ペースト（ＮＣＰ：Non Conductive Paste）
を使用し、予めシート２の上にＮＣＰを塗布し、その上
に基板３を圧着する。基板３には、複数個分の回路が縦
横に配列されて構成されており、その回路の端子となる
バンプ電極４が形成されている。
【００１５】図１に示すように、基板１は隣接する回路
部分の境界がダイシングソー等のカッタ６で縦横に切断
され、図２に示すように、個々のチップ部品５に分離さ
れる。この状態では、チップ部品５は封止材８を介して
シート２の上に保持されており、その各チップ部品５の
位置関係は、基板１に形成されたままである。
【００１６】図３に示すように、下面にチップ部品組立
体の基材となるインターポーザ１１を取り付けたチャッ
キングヘッド９が一つのチップ部品５の上に配置され
る。このチャッキングヘッド９は、例えば吸着孔１０に
より負圧としたチャッキングヘッド９の下面にインター
ポーザ１１を真空吸着し、保持する。
【００１７】インターポーザ１１にも回路が構成されて
おり、その下面には、チップ部品５のバンプ電極４に対
応してバンプ電極１２が設けられている。このバンプ電
極１２が設けられたインタポーザ１１の下面には、予め
封止材８が塗布されており、この封止材８としても、前
述のようなＮＣＦが使用され、予めインタポーザ１１の
下面に貼り付けておく。
【００１８】チャッキングヘッド９は、図３に示す位置
から図４に示すように下降し、その下面のインターポー
ザ１１をチップ部品５の上面に押し付ける。これによ
り、インターポーザ１１に塗布された封止材８を介して
インターポーザ１１の下面にチップ部品５が接着され
る。
【００１９】次に、チャッキングヘッド９は、図４に示
す位置から図５に示すように上昇する。このとき、イン
ターポーザ１１の下面にチップ部品５が接着されたまま
でチップ部品５が取り上げられると共に、チップ部品５
の下面に封止材８の層の一部が切り取られる形でチップ
部品５の下面に付着した状態が維持される。その後、チ
ャッキングヘッド９は、次に積み重ねる別のチップ部品
５の真上に移動する。
【００２０】続いて、チャッキングヘッド９が前記と同
様の下降と上昇を行い、インターポーザ１１の下面に貼
り付けたチップ部品５の下に次のチップ部品５を重ねる
と共に、封止材８で貼り付ける。以下、この動作を繰り
返し、必要なチップ部品５を積み重ね、それらを封止材
８を介して貼り付ける。
【００２１】必要なチップ部品５を積み重ねた後、図７
に示すように、チャッキングヘッド９が積み重なったチ
ップ部品５を保持したまま圧着ステージ１４に移動し、
この圧着ステージ１４に重なり合ったチップ部品５を載
せる。この圧着ステージ１４において、１８０℃前後の
加熱温度で重なり合ったチップ部品５とインターポーザ
１１とを２０秒前後の時間加圧し、圧着する。圧着時の
圧力は、１００μｍ四方のバンプ電極４の１個当たり８
０ｇ前後である。
【００２２】この圧着により、チップ部品５の間の部分
は、例えば図８（Ａ）に示す状態から、図（Ｂ）に示す
状態となり、バンプ電極４同士が接触すると共に、封止
材８であるＮＦＣが硬化する。これにより、上下のチッ
プ部品４及びインターポーザ１１のバンプ電極４、１２
が互いに導通すると共に、それら上下のチップ部品４及
びインターポーザ１１との間の封止が完了する。これに
より、チップ部品組立体が完成する。
【００２３】このような工程を経て完成したチップ部品
組立体は、基本的には、複数のチップ部品５を重ね合わ
て接着すると共に、それらチップ部品５のバンプ電極４
を互いに接合して回路の導通を図ったものである。
【００２４】図９〜図１４は、本発明によるチップ部品
組立体の製造方法の他の実施形態を示すものである。図
１に示すように、シート２に保持された状態のまま、ス
テージ１の上で基板３を縦横に裁断し、個々のチップ部
品５に分離することは前述の実施形態と同じである。
【００２５】この実施形態では、この裁断工程に前後し
て基板３またはチップ部品５の上にＮＣＰからなる封止
材８を塗布する。図９と図１０では、まず図９に示すよ
うに、シート２に保持された状態のまま、ステージ１の
上で基板３を縦横に裁断し、個々のチップ部品５に分離
した後、図１０に示すように、分離されたチップ部品５
の上に封止材８を塗布している。もちろん、この逆に、
裁断する前の基板１の上に封止材８を塗布し、その後基
板３を裁断して個々のチップ部品５に分離してもよい。
封止材８の塗布は、例えばローラやディスペンサを用い
て塗布するか、或いはスクリーン印刷法等の手段で塗布
する。
【００２６】その後は、前述の工程と同様にしてチャッ
キングヘッド９によりチップ部品５を積み重ねていく。
すなわち、図１１に示すように、下面にチップ部品組立
体の基材となるインターポーザ１１を取り付けたチャッ
キングヘッド９が一つのチップ部品５の上に配置され
る。但し、インタポーザ１１の下面には、封止材が塗布
されていない点で前述の実施形態と異なる。
【００２７】チャッキングヘッド９は、図１１に示す位
置から図１２に示すように下降し、その下面のインター
ポーザ１１をチップ部品５の上面に押し付ける。これに
より、チップ部品５に塗布された封止材８を介してイン
ターポーザ１１の下面にチップ部品５が接着される。
【００２８】次に、チャッキングヘッド９は、図１２に
示す位置から図１３に示すように上昇する。このとき、
インターポーザ１１の下面にチップ部品５が接着された
ままでチップ部品５が取り上げられる。その後、チャッ
キングヘッド９は、次に積み重ねる別のチップ部品５の
真上に移動する。
【００２９】続いて、チャッキングヘッド９が前記と同
様の下降と上昇を行い、インターポーザ１１の下面に貼
り付けたチップ部品５の下に次のチップ部品５を重ねる
と共に、封止材８で貼り付け、且つ封止する。以下、こ
の動作を繰り返すことで、必要な数のチップ部品５を積
み重ね、それらを封止材８を介して貼り付ける。
【００３０】必要なチップ部品５を積み重ねた後、図７
により前述したのと同様にして、チャッキングヘッド９
がチップ部品５の重なりを保持したまま圧着ステージ１
４に移動し、この圧着ステージ１４に重なり合ったチッ
プ部品５を載せ、加熱、加圧し、圧着する。これによ
り、チップ部品組立体が完成する。
【００３１】図１５と図１６は、本発明によるチップ部
品組立体の製造方法の他の実施形態を示すものである。
この実施形態によるチップ部品組立体の製造方法は、基
本的に前述の実施形態と同様であって、前者の実施形態
のように、シート２上の封止材８を使用してチップ部品
５を貼り付けるものである。
【００３２】但し、この実施形態では、予めチャッキン
グヘッド９の下面に保持したインターポーザ１１にチッ
プ部品５を貼り付けていくのとは異なり、チャッキング
ヘッド９で直接最初のチップ部品５を吸着、保持し、そ
の後前述と同様にしてチップ部品５を積み重ねていく。
そして、必要なチップ部品５を積み重ねた後、図１４に
示すように、チャッキングヘッド９が積み重なったチッ
プ部品５を保持したまま仮圧着ステージ１６に移動し、
この仮圧着ステージ１６の上に載置されたインターポー
ザ１１の上に重なり合ったチップ部品５を載せる。そし
てこの仮圧着ステージ１６で加圧、加熱し、仮圧着を行
う。その後、チャッキングヘッド９によりインターポー
ザ１１の上に重なり合ったチップ部品５を、本圧着を行
うための圧着ステージに移動し、図７により前述したの
と同様にして本圧着を行う。
【００３３】なお、前述の実施例では、封止材８として
非導電性フィルム（ＮＣＦ）や非導電性ペースト（ＮＣ
Ｐ）を使用したが、それぞれこれらに代えて、異方導電
性フィルム（ＡＣＦ：Anisotropic Conductive Film）
や異方導電性ペースト（ＡＣＰ：Anisotropic Conducti
ve Paste）を封止材８として使用してもよいことはもち
ろんである。
【００３４】
【発明の効果】以上説明した通り、本発明によるチップ
部品組立体とその製造方法では、小型で薄いチップ部品
５を、容易に、しかもチップ部品５に外力や衝撃を与え
ることがなく、精度良く位置決めし、積み重ねることが
できる。これにより、薄く、小型のチップ部品でも容易
にハンドリングすることができ、しかもチップ部品に損
傷や反りを生じ難く、正確に積み重ねることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態によるチップ部品組立体の
製造方法において、基板の裁断工程を示す概略側面図で
ある。
【図２】同実施形態によるチップ部品組立体の製造方法
において、基板が裁断され、チップ部品が分離された後
の状態を示す要部概略側面図である。
【図３】同実施形態によるチップ部品組立体の製造方法
において、インターポーザに最初のチップ部品を積み重
ねる工程を示す要部概略側面図である。
【図４】同実施形態によるチップ部品組立体の製造方法
において、インターポーザに最初のチップ部品を積み重
ねる工程を示す要部概略側面図である。
【図５】同実施形態によるチップ部品組立体の製造方法
において、インターポーザに最初のチップ部品を積み重
ねる工程を示す要部概略側面図である。
【図６】同実施形態によるチップ部品組立体の製造方法
において、最初のチップ部品に次のチップ部品を積み重
ねる工程を示す要部概略側面図である。
【図７】同実施形態によるチップ部品組立体の製造方法
において、インターポーザとチップ部品とを圧着する工
程を示す要部概略側面図である。
【図８】同実施形態によるチップ部品組立体の製造方法
において、２つのチップ部品の圧着前と圧着後の状態を
示した要部概略拡大縦断側面図である。
【図９】本発明の他の実施形態によるチップ部品組立体
の製造方法において、基板が裁断され、チップ部品が分
離された後の状態を示す要部概略側面図である。
【図１０】同実施形態によるチップ部品組立体の製造方
法において、チップ部品の上に封止材を塗布した後の状
態を示す要部概略側面図である。
【図１１】同実施形態によるチップ部品組立体の製造方
法において、インターポーザに最初のチップ部品を積み
重ねる工程を示す要部概略側面図である。
【図１２】同実施形態によるチップ部品組立体の製造方
法において、インターポーザに最初のチップ部品を積み
重ねる工程を示す要部概略側面図である。
【図１３】同実施形態によるチップ部品組立体の製造方
法において、インターポーザに最初のチップ部品を積み
重ねる工程を示す要部概略側面図である。
【図１４】本発明の同実施形態によるチップ部品組立体
の製造方法において、最初のチップ部品に次のチップ部
品を積み重ねる工程を示す要部概略側面図である。
【図１５】本発明の他の実施形態によるチップ部品組立
体の製造方法において、チップ部品を積み重ねる工程を
示す要部概略側面図である。
【図１６】同実施形態によるチップ部品組立体の製造方
法において、インターポーザとチップ部品とを圧着する
工程を示す要部概略側面図である。
【符号の説明】
４ バンプ電極 ３ 基板 ２ シート ５ チップ部品 ８ 封止材 ９ インターポーザ １４ 圧着ステージ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 複数のチップ部品（５）を重ね合わて接
    着されると共に、それらチップ部品（５）のバンプ電極
    （４）を互いに接合して回路の導通を図ったチップ部品
    組立体を製造する方法において、バンプ電極（４）と回
    路を構成した基板（３）をシート（２）上で裁断して個
    々のチップ部品（５）に分割する工程と、この分割工程
    に前後してチップ部品（５）のバンプ電極（４）を含む
    面に封止材（８）の層を形成する工程と、分割されたチ
    ップ部品（５）をシート（２）から剥がして取り上げ、
    シート（２）上の他のチップ部品（５）の上に重ねて前
    記封止材（８）により貼り合わせる工程とを有し、この
    積み重ね工程を繰り返し、所望の数のチップ部品（５）
    を積み重ねた後、最下段のチップ部品（５）をシート
    （２）から剥がし、さらに上下のチップ部品（５）のバ
    ンプ電極（４）を互いに接続することを特徴とするチッ
    プ部品組立体の製造方法。
  2. 【請求項２】 封止材（８）の層は、予めシート（２）
    上に形成され、その上に載せた基板（３）の下面側に付
    着されることを特徴とする請求項１に記載のチップ部品
    組立体の製造方法。
  3. 【請求項３】 封止材（８）の層は、基板（３）を裁断
    する前後の何れかに裁断前の基板（３）または裁断後の
    チップ部品（５）上面側に形成されることを特徴とする
    請求項１に記載のチップ部品組立体の製造方法。
  4. 【請求項４】 最初にシート（２）から取り上げられる
    チップ部品（５）は、チップ部品組立体の基材を兼ねる
    インターポーザ９に貼り付けて取り上げられることを特
    徴とする請求項１〜３の何れかに記載のチップ部品組立
    体の製造方法。
  5. 【請求項５】 シート（２）上でチップ部品（５）を重
    ね合わせる際に、仮圧着を行い、チップ部品（５）を重
    ね合わせた後、圧着ステージ（１４）で本圧着を行うこ
    とを特徴とする請求項１〜４の何れかに記載のチップ部
    品組立体の製造方法。
JP2000290267A 2000-09-25 2000-09-25 チップ部品組立体の製造方法 Expired - Fee Related JP3822043B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000290267A JP3822043B2 (ja) 2000-09-25 2000-09-25 チップ部品組立体の製造方法
US09/955,202 US6482677B2 (en) 2000-09-25 2001-09-19 Chip component assembly manufacturing method
DE10146936A DE10146936B4 (de) 2000-09-25 2001-09-24 Herstellverfahren für eine Chipkomponenten-Baugruppe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000290267A JP3822043B2 (ja) 2000-09-25 2000-09-25 チップ部品組立体の製造方法

Publications (2)

Publication Number Publication Date
JP2002100728A true JP2002100728A (ja) 2002-04-05
JP3822043B2 JP3822043B2 (ja) 2006-09-13

Family

ID=18773519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000290267A Expired - Fee Related JP3822043B2 (ja) 2000-09-25 2000-09-25 チップ部品組立体の製造方法

Country Status (3)

Country Link
US (1) US6482677B2 (ja)
JP (1) JP3822043B2 (ja)
DE (1) DE10146936B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010155B1 (ko) * 2002-04-26 2011-01-24 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
WO2017169944A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR20200107254A (ko) * 2019-03-07 2020-09-16 김효갑 다층 연성인쇄회로기판의 제조장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1255285B1 (en) * 1999-08-27 2007-04-11 Matsushita Electric Industrial Co., Ltd. Method and apparatus for handling arranged part
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
US6682955B2 (en) * 2002-05-08 2004-01-27 Micron Technology, Inc. Stacked die module and techniques for forming a stacked die module
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
JP4353845B2 (ja) * 2004-03-31 2009-10-28 富士通株式会社 半導体装置の製造方法
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7898095B2 (en) * 2006-03-20 2011-03-01 Tezzaron Semiconductor, Inc. Fiducial scheme adapted for stacked integrated circuits
US8541886B2 (en) * 2010-03-09 2013-09-24 Stats Chippac Ltd. Integrated circuit packaging system with via and method of manufacture thereof
JP5417399B2 (ja) * 2011-09-15 2014-02-12 信越化学工業株式会社 複合ウェーハの製造方法
WO2013069798A1 (ja) * 2011-11-11 2013-05-16 住友ベークライト株式会社 半導体装置の製造方法
US9508563B2 (en) * 2012-07-12 2016-11-29 Xilinx, Inc. Methods for flip chip stacking
US8618648B1 (en) 2012-07-12 2013-12-31 Xilinx, Inc. Methods for flip chip stacking
US11978722B2 (en) * 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426072A (en) * 1993-01-21 1995-06-20 Hughes Aircraft Company Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate
DE4314913C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE4427515C1 (de) * 1994-08-03 1995-08-24 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
DE19739684B4 (de) * 1997-09-10 2006-04-13 Robert Bosch Gmbh Verfahren zur Herstellung von Chipstapeln
KR100266693B1 (ko) * 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101010155B1 (ko) * 2002-04-26 2011-01-24 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
JP2013222859A (ja) * 2012-04-17 2013-10-28 Sumitomo Bakelite Co Ltd 積層体の製造方法
WO2017169944A1 (ja) * 2016-03-30 2017-10-05 東レエンジニアリング株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR20200107254A (ko) * 2019-03-07 2020-09-16 김효갑 다층 연성인쇄회로기판의 제조장치
KR102188027B1 (ko) * 2019-03-07 2020-12-14 김효갑 다층 연성인쇄회로기판의 제조장치

Also Published As

Publication number Publication date
US20020042161A1 (en) 2002-04-11
DE10146936B4 (de) 2007-02-15
US6482677B2 (en) 2002-11-19
DE10146936A1 (de) 2002-04-18
JP3822043B2 (ja) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3822043B2 (ja) チップ部品組立体の製造方法
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP4659660B2 (ja) 半導体装置の製造方法
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US7432114B2 (en) Semiconductor device manufacturing method
US20030166313A1 (en) Semiconductor element mounting method
JP2000208698A (ja) 半導体装置
TW201125077A (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JP2011061073A (ja) 半導体装置の製造方法及び半導体製造装置
WO2020196225A1 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
JP2005175263A (ja) 半導体装置の製造方法、半導体装置、電子機器
JP2012221989A (ja) 半導体装置製造装置、及び半導体装置の製造方法
JP2012146853A (ja) 半導体装置の製造方法
KR102221588B1 (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
JP3719921B2 (ja) 半導体装置及びその製造方法
JP2002343904A (ja) 半導体装置
JP4515129B2 (ja) 半導体装置の製造方法
JP2013171916A (ja) 半導体装置の製造方法
JP2004119730A (ja) 回路装置の製造方法
JPH08293530A (ja) 半導体装置の製造方法
JP2000277682A (ja) 半導体装置及びその製造方法と半導体装置の実装構造
JP2013058529A (ja) 半導体チップのピックアップ方法
JP2011077436A (ja) 半導体装置の製造方法及び製造装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees