JP2002098992A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JP2002098992A JP2002098992A JP2000288761A JP2000288761A JP2002098992A JP 2002098992 A JP2002098992 A JP 2002098992A JP 2000288761 A JP2000288761 A JP 2000288761A JP 2000288761 A JP2000288761 A JP 2000288761A JP 2002098992 A JP2002098992 A JP 2002098992A
- Authority
- JP
- Japan
- Prior art keywords
- line
- common
- lines
- signal line
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、画素ごとにスイッ
チング素子が配されたアクティブマトリクス型の液晶表
示装置に関する。特には、画素ピッチの狭い高精細の液
晶表示装置に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an active matrix type liquid crystal display device in which a switching element is arranged for each pixel. In particular, it relates to a high definition liquid crystal display device having a narrow pixel pitch.
【０００２】[0002]
【従来の技術】近年、液晶表示装置等の平面表示装置
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナル・コンピュータ、ワードプロセッサあるいはＴＶ等
の表示装置として、更に投射型の表示装置として各種分
野で利用されている。2. Description of the Related Art In recent years, flat display devices such as liquid crystal display devices have been used as display devices such as personal computers, word processors or TVs, and as projection display devices, taking advantage of the features of thinness, light weight, and low power consumption. It is used in various fields.
【０００３】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリクス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。Among them, an active matrix type display device in which a switch element is electrically connected to each pixel electrode is capable of realizing a good display image without crosstalk between adjacent pixels. Have been done.
【０００４】以下に、光透過型のアクティブマトリクス
型液晶表示装置を例にとり、その構成について簡単に説
明する。[0004] The structure of the active matrix type liquid crystal display device of the light transmission type will be briefly described below.
【０００５】一般に、アクティブマトリクス型液晶表示
装置は、マトリクスアレイ基板（以下アレイ基板と呼
ぶ）と対向基板とが所定の間隔をなすよう近接配置さ
れ、この間隔中に、両基板の表層に設けられた配向膜を
介して液晶層が保持されて成っている。Generally, in an active matrix type liquid crystal display device, a matrix array substrate (hereinafter, referred to as an array substrate) and an opposing substrate are arranged close to each other at a predetermined interval, and are provided on the surface layer of both substrates during this interval. The liquid crystal layer is held via the aligned alignment film.
【０００６】アレイ基板においては、ガラス等の透明絶
縁基板上に、上層の金属配線パターンとして例えば複数
本の信号線と、下層の金属配線パターンとして例えば複
数本の走査線とが絶縁膜を介して格子状に配置され、格
子の各マス目に相当する領域にＩＴＯ(Indium-Tin-Oxid
e)等の透明導電材料からなる画素電極が配される。そし
て、格子の各交点部分には、各画素電極を制御するスイ
ッチング素子が配されている。スイッチング素子が薄膜
トランジスタ（以下、ＴＦＴと略称する。）である場合
には、ＴＦＴのゲート電極は走査線に、ドレイン電極は
信号線にそれぞれ電気的に接続され、さらにソース電極
は画素電極に電気的に接続されている。In an array substrate, for example, a plurality of signal lines as an upper metal wiring pattern and a plurality of scanning lines as a lower metal wiring pattern are formed on a transparent insulating substrate such as glass via an insulating film. ITO (Indium-Tin-Oxid) is arranged in a grid, and in an area corresponding to each square of the grid.
A pixel electrode made of a transparent conductive material such as e) is provided. At each intersection of the grid, a switching element for controlling each pixel electrode is arranged. When the switching element is a thin film transistor (hereinafter abbreviated as TFT), the gate electrode of the TFT is electrically connected to the scanning line, the drain electrode is electrically connected to the signal line, and the source electrode is electrically connected to the pixel electrode. It is connected to the.
【０００７】対向基板は、ガラス等の透明絶縁基板上に
ＩＴＯ等から成る対向電極が配置され、またカラー表示
を実現するのであればカラーフィルタ層が配置されて構
成されている。[0007] The opposing substrate is formed by disposing an opposing electrode made of ITO or the like on a transparent insulating substrate such as glass, and a color filter layer for realizing color display.
【０００８】矩形状のアレイ基板は、通常、同様に矩形
状の対向基板よりも少し寸法が大きく、アレイ基板が対
向基板から一長辺側に突き出してなる長辺側の棚状周縁
部には、各信号線に画像データ信号を入力するための信
号線パッドが配列される。そして、これら信号線パッド
には、１枚の駆動回路基板から、フレキシブル配線基板
（ＦＰＣ:Flexible Print Circuit）またはテープキャ
リアパッケージ（ＴＣＰ:Tape Carrier Package）を介
して、画像データ信号が供給される。ＦＰＣは、ポリイ
ミドなどの可撓性絶縁フィルム上に銅線パターン等の金
属配線が形成されたものである。ＴＣＰは、さらに、駆
動ＩＣチップをそれぞれ一つ搭載してなるものである。
長辺側の棚状周縁部に配列される信号線パッドは、通
常、複数の信号線パッド群にまとめられており、ＴＣＰ
を用いる場合、各信号線パッド群にそれぞれ一つの信号
線側ＴＣＰが接続する。A rectangular array substrate is usually slightly larger in size than a rectangular counter substrate, and the array substrate protrudes from the counter substrate to one long side. A signal line pad for inputting an image data signal to each signal line is arranged. An image data signal is supplied to these signal line pads from one drive circuit board via a flexible printed circuit (FPC) or a tape carrier package (TCP). The FPC is obtained by forming a metal wiring such as a copper wire pattern on a flexible insulating film such as polyimide. TCP further includes one driving IC chip mounted thereon.
The signal line pads arranged on the long side edge of the shelf are usually grouped into a plurality of signal line pad groups,
Is used, one signal line side TCP is connected to each signal line pad group.
【０００９】一方、アレイ基板が対向基板から一短辺側
に突き出してなる短辺側の棚状周縁部には、各走査線に
スイッチング素子駆動用の走査信号を入力するための走
査線パッドが配列されている。そして、これら走査線パ
ッドには、信号線パッドの場合と同様に、駆動回路基板
からＦＰＣまたはＴＣＰを介して走査信号が供給され
る。短辺側の棚状周縁部に配列される走査線パッドも、
通常、一つまたは複数の走査線パッド群にまとめられて
おり、各走査線パッド群に走査線側ＴＣＰが接続する。On the other hand, a scanning line pad for inputting a scanning signal for driving a switching element to each scanning line is provided on a shelf-like peripheral edge on a short side formed by projecting an array substrate from the opposite substrate to one short side. Are arranged. Then, as in the case of the signal line pads, the scan signals are supplied from the drive circuit board to these scan line pads via the FPC or TCP. The scanning line pads arranged on the short side of the shelf are also
Usually, the scan line pads are grouped into one or a plurality of scan line pad groups, and the scan line side TCP is connected to each scan line pad group.
【００１０】近年、液晶表示装置に対する市場・用途が
急拡大するとともに、一般に画像表示性能に対する要求
が高まっており、画像表示の高精細化が進みつつある。
例えばノートＰＣ用としてはＶＧＡ（６４０×４８０画
素）やＳＶＧＡ（８００×６００画素）のものが用いら
れていたところ、ＸＧＡ（１０２４×７６８画素）のも
のが用いられつつあり、ＳＸＧＡ（１２８０×１０２４
画素）やＵＸＧＡ（１６００×１２００画素）を採用す
る例も出てきている。一部にはＱＵＸＧＡ（３２００×
２４００画素）の液晶表示装置も開発されるに至ってい
る。[0010] In recent years, markets and applications for liquid crystal display devices have been rapidly expanding, and in general, demands for image display performance have been increasing, and image display has been increasingly refined.
For example, VGA (640 × 480 pixels) and SVGA (800 × 600 pixels) are used for notebook PCs, but XGA (1024 × 768 pixels) are being used, and SXGA (1280 × 1024 pixels) are being used.
Pixels) and UXGA (1600 × 1200 pixels) have been introduced. QUXGA (3200x
Liquid crystal display devices having 2400 pixels) have also been developed.
【００１１】ところがこのような高精細（高解像度）の
液晶表示装置であると、信号線パッドや走査線パッドの
配列間隔が約５０μｍまたはそれ以下まで狭くなりつつ
ある。However, in such a high-definition (high-resolution) liquid crystal display device, the arrangement interval between signal line pads and scanning line pads is becoming narrower to about 50 μm or less.
【００１２】一般に、アレイ基板または液晶表示装置の
検査のためには、棚状周縁部にある各パッドにプローブ
ピンを接触させ検査信号を入力して、電気的検査（断線
の有無や電気容量またはＴＦＴ特性についての検査）、
または点灯検査（画素表示による検査）を行なってい
た。In general, for inspection of an array substrate or a liquid crystal display device, a probe pin is brought into contact with each pad on a peripheral edge of a shelf to input an inspection signal, and an electrical inspection (whether or not there is a disconnection, an electric capacity or Inspection of TFT characteristics),
Alternatively, a lighting inspection (inspection by pixel display) was performed.
【００１３】[0013]
【発明が解決しようとする課題】しかし、パッド配列ピ
ッチが約５０μｍ以下である場合に、各パッドに正確に
プローブピンを接触させることは困難であった。また、
可能であるとしても、非常に高精度のプローブピンを多
数用いる必要があり、検査装置が高価なものとなるほ
か、作業負担も非常に大きいものとなる。However, when the pad arrangement pitch is about 50 μm or less, it has been difficult to accurately contact the probe pins with each pad. Also,
Even if it is possible, it is necessary to use a large number of very high-precision probe pins, which makes the inspection apparatus expensive and the work load extremely large.
【００１４】そこで、アレイ基板上に作り込んだ配線に
より、各信号線または各走査線に検査信号を入力するこ
とも考えられるが、これら配線は液晶表示装置の製品に
残留するものである場合、液晶表示装置の使用時には、
これら検査用配線が各信号線または各走査線を短絡させ
てしまうこととなる。Therefore, it is conceivable to input an inspection signal to each signal line or each scanning line by using wirings formed on the array substrate. However, when these wirings remain in a liquid crystal display device product, When using a liquid crystal display,
These inspection wirings short-circuit each signal line or each scanning line.
【００１５】本発明は、上記問題点に鑑みなされたもの
であり、アクティブマトリクス型液晶表示装置におい
て、検査を容易かつ安価に行なうことができるととも
に、製品使用時に信号線や走査線間の短絡やリーク電流
が生じることのない液晶表示装置を提供するものであ
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems. In an active matrix type liquid crystal display device, inspection can be performed easily and inexpensively. An object of the present invention is to provide a liquid crystal display device in which no leak current occurs.
【００１６】[0016]
【課題を解決するための手段】請求項１のアクティブマ
トリクス型液晶表示装置は、一方の絶縁基板上に、略平
行に配列される複数の走査線と、この走査線に略直交し
て配列される複数の信号線と、これら走査線及び信号線
により画されるマトリクス状の各領域に配置される画素
電極と、この画素電極ごとに設けられ、一の前記走査線
と一の前記信号線との交点近傍にあって、一方の電極端
子が該画素電極に接続し、他方の電極端子が該一の信号
線に接続する各画素スイッチング素子と、前記画素電極
が配置されてなる画像表示領域と、この画像表示領域の
外側に配される非表示領域とを有するアレイ基板と、他
方の絶縁基板からなり、前記アレイ基板に対向して配置
される対向基板と、前記アレイ基板及び前記対向基板の
間に挟持される液晶層とを備えた液晶表示装置におい
て、前記非表示領域に配され複数の前記信号線に接続す
る信号線共通配線と、前記複数の信号線のそれぞれと該
信号線共通配線との間に配される各信号線―共通配線間
スイッチング素子と、複数の前記信号線―共通配線間ス
イッチング素子についてのスイッチング用電極に接続さ
れる第１スイッチング配線とを備え、画像表示の際に
は、前記第１スイッチング配線に、前記信号線―共通配
線間スイッチング素子をオフ状態にするオフ電位が印加
されていることを特徴とする。According to a first aspect of the present invention, there is provided an active matrix type liquid crystal display device having a plurality of scanning lines arranged substantially in parallel on one insulating substrate and arranged substantially orthogonal to the scanning lines. A plurality of signal lines, pixel electrodes arranged in respective regions of a matrix defined by the scanning lines and the signal lines, and one scanning line and one signal line provided for each pixel electrode. Each of the pixel switching elements in which one electrode terminal is connected to the pixel electrode and the other electrode terminal is connected to the one signal line, and an image display area in which the pixel electrode is arranged An array substrate having a non-display area disposed outside the image display area, and a counter substrate composed of the other insulating substrate and disposed to face the array substrate; and Liquid sandwiched between And a signal line common line connected to the plurality of signal lines in the non-display area, and disposed between each of the plurality of signal lines and the signal line common line. A switching element between each signal line and the common wiring, and a first switching wiring connected to a switching electrode of the plurality of switching elements between the signal line and the common wiring. An off-potential for turning off the switching element between the signal line and the common line is applied to the switching wiring.
【００１７】上記構成により、検査を容易かつ安価に行
なうことができるとともに、製品使用時には信号線間の
短絡やリーク電流の発生が防止されている。According to the above configuration, the inspection can be performed easily and inexpensively, and the occurrence of a short circuit between signal lines and the occurrence of a leak current when the product is used are prevented.
【００１８】[0018]
【発明の実施の形態】実施例のアクティブマトリクス型
液晶表示装置について、図１〜３を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An active matrix type liquid crystal display device of an embodiment will be described with reference to FIGS.
【００１９】図１は、実施例の液晶表示装置１における
アレイ基板１０の配線様式を模式的に示す平面図であ
る。図２は、各画素部分の構成を示す模式的な平面図で
あり、図３は、ＴＦＴ部分（図２のＡ−Ａ断面）を示す
縦断面図である。FIG. 1 is a plan view schematically showing the wiring pattern of the array substrate 10 in the liquid crystal display device 1 of the embodiment. FIG. 2 is a schematic plan view showing a configuration of each pixel portion, and FIG. 3 is a longitudinal sectional view showing a TFT portion (section AA in FIG. 2).
【００２０】実施例のアクティブマトリクス型液晶表示
装置は、画像表示領域の対角寸法が１３．３インチであ
ってＸＧＡ−ＴＦＴ型のノーマリホワイトモードの光透
過型液晶表示装置である。アレイ基板１０と対向基板２
０とが、これらの上に設けられた配向膜同士が向き合う
ようにして近接配置され、これらの間に液晶層が挟持さ
れている。そして、アレイ基板及び対向基板の各外面に
は、偏光板が貼り付けられている。The active matrix type liquid crystal display device of the embodiment is an XGA-TFT type normally white mode light transmission type liquid crystal display device having a diagonal dimension of an image display area of 13.3 inches. Array substrate 10 and counter substrate 2
0 are arranged close to each other such that the alignment films provided thereon face each other, and a liquid crystal layer is sandwiched between them. A polarizing plate is attached to each outer surface of the array substrate and the counter substrate.
【００２１】この平面表示装置のアレイ基板１０におい
ては、１０２４×３本の信号線６１と、７６８本の走査
線１１とが互いにほぼ直交するように配列される。走査
線１１は、ガラス基板９上に直接配置され、この走査線
１１を覆うようにガラス基板９上のほぼ全面に、酸化シ
リコン膜と窒化シリコン膜との積層膜からなるゲート絶
縁膜１３が配置される。そして、ゲート絶縁膜１３上に
信号線６１が配置される。In the array substrate 10 of the flat display device, 1024 × 3 signal lines 61 and 768 scanning lines 11 are arranged so as to be substantially orthogonal to each other. The scanning line 11 is disposed directly on the glass substrate 9, and a gate insulating film 13 made of a laminated film of a silicon oxide film and a silicon nitride film is disposed almost on the entire surface of the glass substrate 9 so as to cover the scanning line 11. Is done. Then, the signal line 61 is arranged on the gate insulating film 13.
【００２２】信号線６１及び走査線１１が形作る格子の
各マス目中にはＩＴＯ(Indium TinOxide)等の透明導電
材料からなる画素電極５１が配され、信号線６１及び走
査線１１の交点付近には、画素電極のスイッチング素子
である画素電極用ＴＦＴ７が配される。A pixel electrode 51 made of a transparent conductive material such as ITO (Indium Tin Oxide) is arranged in each grid of the grid formed by the signal lines 61 and the scanning lines 11, and near the intersection of the signal lines 61 and the scanning lines 11. Is provided with a pixel electrode TFT 7 serving as a pixel electrode switching element.
【００２３】ＴＦＴ７は、図３に示すように、走査線１
１の延在部１２をゲート電極とする逆スタガ型であっ
て、このゲート電極１２を覆う個所に、ゲート絶縁膜１
５を介して、半導体活性層としてのアモルファスシリコ
ン(a-Si:H)層２１が配置される。このアモルファスシリ
コン層２１の上には、略中央のチャネル部にチャネル保
護膜３が配置され、チャネル部以外にオーミックコンタ
クト層としてのリンドープアモルファスシリコン(n+a-S
i:H)層２２が積層配置される。さらにこの上には、画素
電極５１に電気的に接続するソース電極６３と、信号線
６１の延在部からなるドレイン電極３２とが配置され
る。これらソース電極６３及びドレイン電極６２を含む
上層の金属配線パターンは、全体が、窒化シリコン膜か
ら成る層間絶縁膜７５により覆われる。The TFT 7, as shown in FIG.
1 is an inverted staggered type having the extended portion 12 as a gate electrode, and the gate insulating film 1
An amorphous silicon (a-Si: H) layer 21 serving as a semiconductor active layer is arranged via 5. On this amorphous silicon layer 21, a channel protective film 3 is disposed at a substantially central channel portion, and phosphorus-doped amorphous silicon (n + aS
i: H) The layers 22 are stacked. Further thereon, a source electrode 63 electrically connected to the pixel electrode 51 and a drain electrode 32 formed by an extension of the signal line 61 are arranged. The upper metal wiring pattern including the source electrode 63 and the drain electrode 62 is entirely covered with an interlayer insulating film 75 made of a silicon nitride film.
【００２４】一方、図示しないが、対向基板２０は、ガ
ラス基板上に、格子状またはストライプ状の遮光膜（ブ
ラックマトリクス）と、これらの隙間を埋めるように配
置される赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の着色膜（カ
ラーフィルター層）とが設けられ、この着色膜を覆うよ
うに、ＩＴＯ等の透明導電膜からなる対向電極層が形成
されたものである。On the other hand, although not shown, the opposing substrate 20 has a lattice-shaped or stripe-shaped light-shielding film (black matrix) on a glass substrate and red (R) and green ( G) and blue (B) coloring films (color filter layers) are provided, and a counter electrode layer made of a transparent conductive film such as ITO is formed so as to cover the coloring films.
【００２５】遮光膜は、クロム層等からなり、対向基板
とアレイ基板とが組み合わされた状態で、アレイ基板１
０上のＴＦＴ７を覆うとともに、画素電極５１と信号線
６１との隙間、及び画素電極５１と走査線１１との隙間
を遮光するように配置される。The light-shielding film is made of a chromium layer or the like.
The TFT 7 is disposed so as to cover the TFT 7 above the pixel electrode 51 and shield the gap between the pixel electrode 51 and the signal line 61 and the gap between the pixel electrode 51 and the scanning line 11.
【００２６】図１に示すように、液晶表示装置１の長辺
１ａ側で、アレイ基板１０が対向基板２０から棚状に突
き出す長辺側棚状周縁部８１には、信号線パッド６４が
配列される。特に、複数の信号線パッド６４がまとめら
れた信号線パッド群６５が、長辺側棚状周縁部８１に複
数配されている。As shown in FIG. 1, on the long side 1a of the liquid crystal display device 1, signal line pads 64 are arranged on a long side shelf-shaped peripheral portion 81 where the array substrate 10 projects in a shelf shape from the counter substrate 20. Is done. In particular, a plurality of signal line pad groups 65 in which a plurality of signal line pads 64 are put together are arranged on the long side shelf-shaped peripheral portion 81.
【００２７】同様に、液晶表示装置１の短辺１ｂ側で、
アレイ基板１０が対向基板２０から棚状に突き出す短辺
側棚状周縁部８２には、走査線パッド１４が配列され複
数の走査線パッド群１５にまとめられて配列される。Similarly, on the short side 1b side of the liquid crystal display device 1,
The scanning line pads 14 are arranged and arranged in a plurality of scanning line pad groups 15 on a short-side shelf-shaped peripheral portion 82 where the array substrate 10 projects in a shelf shape from the counter substrate 20.
【００２８】図示しないが、これら信号線パッド群６５
及び走査線パッド群１５には、それぞれ、ＴＣＰが接続
され、該ＴＣＰを介して駆動回路基板から駆動信号が供
給される。Although not shown, these signal line pad groups 65
The scanning line pad group 15 is connected to a TCP, and a driving signal is supplied from a driving circuit board via the TCP.
【００２９】液晶表示装置１のもう一方の長辺１ｃの側
（長辺側棚状周縁部８１の逆側）には、画像表示領域９
１より外側に、走査線１１と平行に延びる３本の信号線
検査用共通配線１６-1,１６-2,１６-3が並べられてい
る。これら信号線検査用共通配線１６-1,１６-2,１６-3
は、それぞれ、２本置きの信号線６１に、信号線―共通
配線間ＴＦＴ７１を介して接続される。すなわち、１番
目の信号線検査用共通配線１６-1には、３ｎ＋１（ｎは
０〜１０２３の整数）番目の信号線６１の一端が接続さ
れ、２番目の信号線検査用共通配線１６-2には、３ｎ＋
２番目の信号線６１が接続され、同様に、３番目の信号
線検査用共通配線１６-3には、３ｎ＋３番目の信号線６
１が接続される。The image display area 9 is provided on the other long side 1c side of the liquid crystal display device 1 (on the side opposite to the long side shelf-shaped peripheral portion 81).
Three common lines for signal line inspection 16-1, 16-2, 16-3 extending in parallel with the scanning line 11 are arranged outside the line 1. These common lines for signal line inspection 16-1, 16-2, 16-3
Are connected to every other signal line 61 via a TFT 71 between the signal line and the common line. That is, one end of the 3n + 1 (n is an integer of 0 to 1023) signal line 61 is connected to the first signal line inspection common line 16-1, and the second signal line inspection common line 16-2 is connected. Has 3n +
The second signal line 61 is connected. Similarly, the 3n + 3rd signal line 6 is connected to the third signal line inspection common line 16-3.
1 is connected.
【００３０】これら信号線検査用共通配線１６-1,１６-
2,１６-3は、走査線１１と同時に形成される金属配線で
あり、信号線―共通配線間ＴＦＴ７１は、図３に示す画
素電極用ＴＦＴ７と同時に形成され、同一の積層構造を
有するものである。These signal line inspection common lines 16-1, 16-
2, 16-3 are metal wirings formed simultaneously with the scanning lines 11, and the signal line-common wiring TFT 71 is formed simultaneously with the pixel electrode TFT 7 shown in FIG. 3 and has the same laminated structure. is there.
【００３１】信号線―共通配線間ＴＦＴ７１は、画像表
示領域９１の縁と１番目の信号線検査用共通配線１６-1
との間に、この配線と略平行に一列に配されている。信
号線―共通配線間ＴＦＴ７１は、ソース電極が、ＴＦＴ
−共通配線間接続配線６１ａ、及び、ゲート絶縁膜１３
を貫くコンタクトホール４１を介して信号線検査用共通
配線１６に接続される。また、これら信号線―共通配線
間ＴＦＴ７１のゲート電極をなす信号線検査用スイッチ
ング配線１８が、画像表示領域９１の縁と１番目の信号
線検査用共通配線１６-1との間に、該配線等に対して略
平行に延びている。The signal line-common line TFT 71 is connected to the edge of the image display area 91 and the first signal line inspection common line 16-1.
Are arranged in a line substantially in parallel with this wiring. The source electrode of the TFT 71 between the signal line and the common line is a TFT.
-Common interconnect wiring 61a and gate insulating film 13
Is connected to the common wiring 16 for signal line inspection through a contact hole 41 penetrating through the wiring. The signal line inspection switching wiring 18 forming the gate electrode of the signal line-common wiring TFT 71 is provided between the edge of the image display area 91 and the first signal line inspection common wiring 16-1. Extend substantially parallel to the like.
【００３２】信号線検査用共通配線１６-1,１６-2,１６
-3、及び、信号線検査用スイッチング配線１８は、短辺
側棚状周縁部８２に引き出されて信号線検査用パッド１
７-1,１７-2,１７-3、及び、スイッチング入力用パッド
１９を形成している。Signal line inspection common wiring 16-1, 16-2, 16
-3 and the switching wiring 18 for signal line inspection are drawn out to the short-side shelf-shaped peripheral portion 82, and the signal line inspection pad 1
7-1, 17-2, 17-3 and a switching input pad 19 are formed.
【００３３】一方、液晶表示装置１のもう一方の短辺１
ｄの側（短辺側棚状周縁部８２の逆側）には、画像表示
領域９１より外側に、信号線６１と平行に延びる２本の
走査線検査用共通配線６６-1,６６-2が並べられる。こ
れらは、それぞれ、２ｍ＋１（ｍは０〜３８３の整数）
番目の走査線１１、及び、２ｍ＋２番目の走査線１１
に、走査線検査用ＴＦＴ７２を介して接続される。On the other hand, the other short side 1 of the liquid crystal display device 1
On the side of d (the side opposite to the short side peripheral edge portion 82), two scanning line inspection common wirings 66-1 and 66-2 extending parallel to the signal lines 61 outside the image display area 91. Are arranged. These are respectively 2m + 1 (m is an integer of 0 to 383)
Scanning line 11 and 2m + 2nd scanning line 11
Are connected via a scanning line inspection TFT 72.
【００３４】走査線検査用共通配線６６-1,６６-2は、
信号線６１と同時に形成される金属配線であり、走査線
―共通配線間ＴＦＴ７２も、図３に示す画素電極用ＴＦ
Ｔ７と同時に形成され、同一の積層構造を有するもので
ある。The common lines 66-1 and 66-2 for scanning line inspection are
3 is a metal wiring formed simultaneously with the signal line 61. The TFT 72 between the scanning line and the common wiring is
It is formed simultaneously with T7 and has the same laminated structure.
【００３５】走査線―共通配線間ＴＦＴ７２は、画像表
示領域９１の縁と１番目の走査線検査用共通配線６６-1
との間に、この配線と略平行に一列に配されている。ま
た、これら走査線―共通配線間ＴＦＴ７２のゲート電極
をなす走査線検査用スイッチング配線６８が、画像表示
領域９１の縁と１番目の走査線検査用共通配線６６-1と
の間に該配線等に対して略平行に延びている。The scanning line-common line TFT 72 is connected to the edge of the image display area 91 and the first scanning line inspection common line 66-1.
Are arranged in a line substantially in parallel with this wiring. Further, a switching line 68 for scanning line inspection forming a gate electrode of the TFT 72 between the scanning line and the common line is provided between the edge of the image display area 91 and the first common line 66-1 for scanning line inspection. Extend substantially in parallel to.
【００３６】走査線検査用共通配線６６-1,６６-2、及
び、走査線検査用スイッチング配線６８は、信号線検査
用共通配線１６-1,１６-2,１６-3の外側を引き回され
て、短辺側棚状周縁部８２に引き出され、走査線検査用
パッド６７-1,６７-2、及び、スイッチング入力用パッ
ド６９を形成している。図示の例で、これら走査線検査
に係るパッド６７-1,６７-2，６９は、上述の信号線検
査用のパッド１７-1,１７-2,１７-3，１９とともに一列
に配列されている。The scanning line inspection common lines 66-1, 66-2 and the scanning line inspection switching line 68 are routed outside the signal line inspection common lines 16-1, 16-2, 16-3. Then, it is drawn out to the short-side shelf-shaped peripheral portion 82 to form the scanning line inspection pads 67-1 and 67-2 and the switching input pad 69. In the illustrated example, the pads 67-1, 67-2, and 69 for the scanning line inspection are arranged in a line with the pads 17-1, 17-2, 17-3, and 19 for the signal line inspection. I have.
【００３７】実施例の液晶表示装置においては、液晶表
示装置の駆動時に、上記のスイッチング入力用パッド１
９及び６９に、それぞれ、信号線―共通配線間ＴＦＴ７
１、及び、走査線―共通配線間ＴＦＴ７２をオフにする
ためのオフ電位が供給される。例えば、これらＴＦＴの
しきい値電圧が約２Ｖであり、液晶表示装置の駆動の際
に信号線に印加される電圧が４．５±４Ｖの交流電圧で
ある場合、約−６Ｖのオフ電位を、スイッチング入力用
パッド１９，６９及びスイッチング配線１８，６８を介
して、各ＴＦＴ７１，７２のゲート電極に印加する。こ
れにより、信号線検査用及び走査線検査用ＴＦＴ７１，
７２が完全にオフ状態となる。すなわちソース電極とド
レイン電極との間で完全に非導通となる。したがって、
信号線６１同士が信号線検査用共通配線１６を介して短
絡や電流もれを起こすことがない。走査線１１について
も同様である。In the liquid crystal display device of the embodiment, when the liquid crystal display device is driven, the switching input pad 1 is used.
Reference numerals 9 and 69 respectively denote a TFT 7 between the signal line and the common line.
1, and an off-potential for turning off the TFT 72 between the scanning line and the common line is supplied. For example, when the threshold voltage of these TFTs is about 2 V and the voltage applied to the signal line when driving the liquid crystal display device is an AC voltage of 4.5 ± 4 V, the off potential of about −6 V is set to Are applied to the gate electrodes of the TFTs 71 and 72 via the switching input pads 19 and 69 and the switching wirings 18 and 68. Thereby, the TFTs 71 for signal line inspection and scanning line inspection,
72 is completely turned off. That is, complete non-conduction is established between the source electrode and the drain electrode. Therefore,
The signal lines 61 do not short circuit or leak current through the signal line inspection common wiring 16. The same applies to the scanning line 11.
【００３８】液晶表示装置の駆動時に、このようなオフ
電位を印加しなかった比較例においては、信号線間の短
絡等に起因する、表示画像のコントラストの低下といっ
た表示不良が見られた。In the comparative example in which such an off-potential was not applied when the liquid crystal display device was driven, display defects such as a decrease in contrast of a display image due to a short circuit between signal lines and the like were observed.
【００３９】[0039]
【発明の効果】アクティブマトリクス型液晶表示装置に
おいて、検査を容易かつ安価に行なうことができるとと
もに、製品使用時に信号線や走査線間の短絡やリーク電
流が生じることのない液晶表示装置を提供する。According to the present invention, there is provided an active matrix type liquid crystal display device in which inspection can be performed easily and at low cost and a short circuit between signal lines and scanning lines and a leak current do not occur when a product is used. .
【図１】実施例の液晶表示装置におけるアレイ基板の配
線様式を模式的に示す平面図である。FIG. 1 is a plan view schematically showing a wiring pattern of an array substrate in a liquid crystal display device of an example.
【図２】各画素部分の構成を示す模式的な平面図であ
る。FIG. 2 is a schematic plan view showing a configuration of each pixel portion.
【図３】ＴＦＴ部分（図２のＡ−Ａ断面）を示す縦断面
図である。FIG. 3 is a longitudinal sectional view showing a TFT portion (AA section in FIG. 2).
１ 液晶表示装置 １０ アレイ基板 １１ 走査線 １４ 走査線パッド １６ 信号線検査用共通配線 １８ 信号線検査用スイッチング配線 １９ スイッチング入力用パッド ４１ コンタクトホール ５１ 画素電極 ６１ 信号線 ６６ 走査線検査用共通配線 ６８ 走査線検査用スイッチング配線 ６９ スイッチング入力用パッド ７ 画素電極用ＴＦＴ ７１ 信号線―共通配線間ＴＦＴ ７２ 走査線―共通配線間ＴＦＴ Reference Signs List 1 liquid crystal display device 10 array substrate 11 scanning line 14 scanning line pad 16 common line for signal line inspection 18 switching line for signal line inspection 19 pad for switching input 41 contact hole 51 pixel electrode 61 signal line 66 common line for scanning line inspection 68 Switching line for scanning line inspection 69 Pad for switching input 7 TFT for pixel electrode 71 TFT between signal line and common line 72 TFT between scanning line and common line
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA50 GA51 HA04 JA24 KA05 KB25 MA27 MA57 NA16 NA30 PA08 PA09 5C094 AA43 BA03 BA43 CA19 CA24 DA14 DA15 EA03 EA04 EA07 EB02 FB12 FB14 FB15 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H092 GA50 GA51 HA04 JA24 KA05 KB25 MA27 MA57 NA16 NA30 PA08 PA09 5C094 AA43 BA03 BA43 CA19 CA24 DA14 DA15 EA03 EA04 EA07 EB02 FB15 FB14 FB15
Claims (5)
複数の走査線と、この走査線に略直交して配列される複
数の信号線と、これら走査線及び信号線により画される
マトリクス状の各領域に配置される画素電極と、この画
素電極ごとに設けられ、一の前記走査線と一の前記信号
線との交点近傍にあって、一方の電極端子が該画素電極
に接続し、他方の電極端子が該一の信号線に接続する各
画素スイッチング素子と、前記画素電極が配置されてな
る画像表示領域と、この画像表示領域の外側に配される
非表示領域とを有するアレイ基板と、 他方の絶縁基板からなり、前記アレイ基板に対向して配
置される対向基板と、前記アレイ基板及び前記対向基板
の間に挟持される液晶層とを備えた液晶表示装置におい
て、 前記非表示領域に配され複数の前記信号線に対応して設
けられる信号線共通配線と、前記複数の信号線のそれぞ
れと該信号線共通配線との間に配されて、オン状態のと
きに該信号線と該信号線共通配線とを導通させる各信号
線―共通配線間スイッチング素子と、複数の前記信号線
―共通配線間スイッチング素子に対応して設けられ、こ
れら信号線―共通配線間スイッチング素子のそれぞれの
スイッチング用電極に接続される第１スイッチング配線
とを備え、 画像表示の際には、前記第１スイッチング配線に、前記
信号線―共通配線間スイッチング素子をオフ状態にする
オフ電位が印加されていることを特徴とする液晶表示装
置。1. A plurality of scanning lines arranged substantially in parallel on one insulating substrate, a plurality of signal lines arranged substantially orthogonal to the scanning lines, and the scanning lines and the signal lines define the plurality of scanning lines. A pixel electrode disposed in each of the matrix-shaped regions, and a pixel electrode provided for each of the pixel electrodes, near an intersection of one of the scanning lines and one of the signal lines, and one electrode terminal is connected to the pixel electrode. Each of the pixel switching elements connected to each other and the other electrode terminal is connected to the one signal line, an image display area in which the pixel electrodes are arranged, and a non-display area arranged outside the image display area. A liquid crystal display device comprising: an array substrate having: a counter substrate comprising the other insulating substrate, disposed opposite to the array substrate; and a liquid crystal layer sandwiched between the array substrate and the counter substrate. The plurality arranged in the non-display area A signal line common line provided corresponding to the signal line; and a signal line and the signal line common line, which are arranged between each of the plurality of signal lines and the signal line common line, and are in an on state. And a plurality of the signal line-common wiring switching elements are provided corresponding to the plurality of signal line-common wiring switching elements and connected to respective switching electrodes of these signal line-common wiring switching elements. And an off-potential for turning off the switching element between the signal line and the common wiring is applied to the first switching wiring during image display. Liquid crystal display.
に隣り合う信号線は、前記信号線―共通配線間スイッチ
ング素子を介して、複数の前記信号線共通配線のうちの
それぞれ異なるものに接続されることを特徴とする請求
項１記載の液晶表示装置。2. A plurality of signal line common lines are arranged, and adjacent signal lines are connected to different ones of the plurality of signal line common lines via the signal line-common line switching element. 2. The liquid crystal display device according to claim 1, wherein
に接続する走査線共通配線と、前記複数の走査線のそれ
ぞれと該走査線共通配線との間に配される各走査線―共
通配線間スイッチング素子と、複数の前記走査線―共通
配線間スイッチング素子についてのスイッチング用電極
に接続される第２スイッチング配線とを備え、 画像表示の際には、前記第２スイッチング配線に、前記
走査線―共通配線間スイッチング素子をオフ状態にする
オフ電位が印加されていることを特徴とする請求項１記
載の液晶表示装置。3. A scanning line common line arranged in the non-display area and connected to the plurality of scanning lines, and each scanning line arranged between each of the plurality of scanning lines and the scanning line common line. A switching element between the common lines, and a second switching line connected to a switching electrode for the plurality of scanning lines and the common line switching element. In displaying an image, the second switching line 2. The liquid crystal display device according to claim 1, wherein an off-potential for turning off the switching element between the scanning line and the common line is applied.
に隣り合う走査線は、前記走査線―共通配線間スイッチ
ング素子を介して、複数の前記走査線共通配線のうちの
それぞれ異なるものに接続されることを特徴とする請求
項３記載の液晶表示装置。4. A plurality of scanning line common lines are arranged, and adjacent scanning lines are connected to different ones of the plurality of scanning line common lines via the scanning line-common line switching element. The liquid crystal display device according to claim 3, wherein:
には、前記第１スイッチング配線または前記第２スイッ
チング配線に、前記走査線―共通配線間スイッチング素
子をオン状態にする電位が印加されることを特徴とする
請求項１または３記載の液晶表示装置。5. In testing an array substrate or a liquid crystal display device, a potential for turning on the scanning line-common line switching element is applied to the first switching wiring or the second switching wiring. 4. The liquid crystal display device according to claim 1, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288761A JP2002098992A (en) | 2000-09-22 | 2000-09-22 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288761A JP2002098992A (en) | 2000-09-22 | 2000-09-22 | Liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002098992A true JP2002098992A (en) | 2002-04-05 |
Family
ID=18772289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288761A Pending JP2002098992A (en) | 2000-09-22 | 2000-09-22 | Liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002098992A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062354A (en) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | Electro-optical panel, electro-optical apparatus, and electronic equipment |
| JP2006038988A (en) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | Electrooptical apparatus, electronic device and mounting structural body |
| JP2007233391A (en) * | 2007-03-07 | 2007-09-13 | Mitsubishi Electric Corp | Image display device |
| WO2009113669A1 (en) * | 2008-03-14 | 2009-09-17 | シャープ株式会社 | Active matrix substrate, display device, method for inspecting active matrix substrate and method for inspecting display device |
| WO2009139290A1 (en) * | 2008-05-16 | 2009-11-19 | シャープ株式会社 | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| US7663395B2 (en) | 2003-08-19 | 2010-02-16 | Samsung Electronics Co., Ltd. | Display device, display panel therefor, and inspection method thereof |
| JP2010181888A (en) * | 2010-02-26 | 2010-08-19 | Mitsubishi Electric Corp | Image display device |
| US8144144B2 (en) | 2002-10-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101137885B1 (en) * | 2005-06-15 | 2012-04-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and Testing Method thereof |
| WO2013161661A1 (en) * | 2012-04-25 | 2013-10-31 | シャープ株式会社 | Matrix substrate and display device |
| JP2014059567A (en) * | 2013-10-22 | 2014-04-03 | Mitsubishi Electric Corp | Inspection method of image display panel |
| DE102015219357A1 (en) | 2014-10-09 | 2016-04-14 | Mitsubishi Electric Corporation | Array substrate and liquid crystal display panel included therein |
-
2000
- 2000-09-22 JP JP2000288761A patent/JP2002098992A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8144144B2 (en) | 2002-10-21 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2005062354A (en) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | Electro-optical panel, electro-optical apparatus, and electronic equipment |
| US7663395B2 (en) | 2003-08-19 | 2010-02-16 | Samsung Electronics Co., Ltd. | Display device, display panel therefor, and inspection method thereof |
| JP2006038988A (en) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | Electrooptical apparatus, electronic device and mounting structural body |
| US8264661B2 (en) | 2005-06-15 | 2012-09-11 | Lg Display Co., Ltd. | Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof |
| KR101137885B1 (en) * | 2005-06-15 | 2012-04-25 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and Testing Method thereof |
| JP2007233391A (en) * | 2007-03-07 | 2007-09-13 | Mitsubishi Electric Corp | Image display device |
| JP4570633B2 (en) * | 2007-03-07 | 2010-10-27 | 三菱電機株式会社 | Image display device |
| WO2009113669A1 (en) * | 2008-03-14 | 2009-09-17 | シャープ株式会社 | Active matrix substrate, display device, method for inspecting active matrix substrate and method for inspecting display device |
| JP2011197686A (en) * | 2008-03-14 | 2011-10-06 | Sharp Corp | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| EP2264689A4 (en) * | 2008-03-14 | 2011-10-26 | Sharp Kk | Active matrix substrate, display device, method for inspecting active matrix substrate and method for inspecting display device |
| JP4813621B2 (en) * | 2008-03-14 | 2011-11-09 | シャープ株式会社 | Active matrix substrate, display device, active matrix substrate inspection method, and display device inspection method |
| EP2264689A1 (en) * | 2008-03-14 | 2010-12-22 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting active matrix substrate and method for inspecting display device |
| US8653827B2 (en) | 2008-03-14 | 2014-02-18 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| US8582068B2 (en) | 2008-05-16 | 2013-11-12 | Sharp Kabushiki Kaisha | Active matrix substrate with connections of switching elements and inspecting wirings, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| JP5036865B2 (en) * | 2008-05-16 | 2012-09-26 | シャープ株式会社 | Active matrix substrate, display device, active matrix substrate inspection method, and display device inspection method |
| JP2012212168A (en) * | 2008-05-16 | 2012-11-01 | Sharp Corp | Active matrix substrate, display device, method for manufacturing or inspecting active matrix substrate, and method for manufacturing or inspecting display device |
| WO2009139290A1 (en) * | 2008-05-16 | 2009-11-19 | シャープ株式会社 | Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device |
| JP2010181888A (en) * | 2010-02-26 | 2010-08-19 | Mitsubishi Electric Corp | Image display device |
| WO2013161661A1 (en) * | 2012-04-25 | 2013-10-31 | シャープ株式会社 | Matrix substrate and display device |
| JP2014059567A (en) * | 2013-10-22 | 2014-04-03 | Mitsubishi Electric Corp | Inspection method of image display panel |
| DE102015219357A1 (en) | 2014-10-09 | 2016-04-14 | Mitsubishi Electric Corporation | Array substrate and liquid crystal display panel included therein |
| JP2016075865A (en) * | 2014-10-09 | 2016-05-12 | 三菱電機株式会社 | Array substrate and liquid crystal display panel including the same |
| US9869915B2 (en) | 2014-10-09 | 2018-01-16 | Mitsubishi Electric Corporation | Array substrate and liquid crystal display panel including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10802358B2 (en) | Display device with signal lines routed to decrease size of non-display area | |
| KR101108782B1 (en) | Liquid Crystal Display device and the fabrication method thereof | |
| JP3617458B2 (en) | Substrate for display device, liquid crystal device and electronic device | |
| US9798203B2 (en) | Semiconductor device and display device | |
| US7999901B2 (en) | Thin film transistor array substrate with improved test terminals | |
| CN102566167B (en) | Array substrate | |
| WO2014132799A1 (en) | Display apparatus | |
| JP5053479B2 (en) | Matrix array substrate and manufacturing method thereof | |
| KR20080003226A (en) | Liquid crystal display device | |
| US10551700B2 (en) | Display apparatus including a backlight assembly | |
| KR20070119344A (en) | Liquid crystal display device | |
| US11688745B2 (en) | Display substrate and display apparatus | |
| US6262541B1 (en) | Array substrate for flat-panel display devices | |
| JP2002098992A (en) | Liquid crystal display device | |
| KR101324243B1 (en) | Conductivity Sealant and Liquid Crystal Panel for LCD using the same | |
| JP2004317726A (en) | Electrooptical device and electronic equipment using the same | |
| KR100473588B1 (en) | array panel for liquid crystal display devices | |
| KR101394920B1 (en) | Chip on glass type liquid crystal display device | |
| KR20100041429A (en) | Array substrate for chip on glass type liquid crystal display device | |
| JP2004258365A (en) | Electrooptical device and electronic apparatus using it | |
| TW201330063A (en) | Pixel array substrate and display panel using the same | |
| CN112666763B (en) | Array substrate and display panel | |
| KR101380228B1 (en) | Array substrate for Chip on glass type liquid crystal display device | |
| KR100909423B1 (en) | Liquid crystal display panel and manufacturing method thereof, liquid crystal display device having same | |
| KR20140078270A (en) | liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070419 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070620 |