JP2002093642A - インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 - Google Patents
インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路Info
- Publication number
- JP2002093642A JP2002093642A JP2000275199A JP2000275199A JP2002093642A JP 2002093642 A JP2002093642 A JP 2002093642A JP 2000275199 A JP2000275199 A JP 2000275199A JP 2000275199 A JP2000275199 A JP 2000275199A JP 2002093642 A JP2002093642 A JP 2002093642A
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- winding
- magnetic
- magnetic ribbon
- ribbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
化できると共に、絶縁性、インダクタンス特性が向上し
たインダクタンス素子の提供。 【解決手段】 長さ10mmあたりの巻数(N)が20
以上500以下の巻線を備え、前記巻線の両端が開放さ
れた中空部を有するコイルと、厚さ4μm以上50μm
以下でかつ幅2mm以上40mm以下の単層または複数
層の磁性薄帯を有し、前記磁性薄帯の少なくとも一部が
前記中空部内に配置されているコアとを具備し、前記コ
イルの巻数(N)と前記磁性薄帯の層数(n)との比
(N/n)が20以上500以下であるインダクタンス
素子において、少なくとも前記コイルの外側部分を絶縁
体により覆う。
Description
のスナバー回路や遅延素子などに用いられるインダクタ
ンス素子、その製造方法、およびインダクタンス素子を
用いたスナバー回路に関する。
用いられている。例えば、RCC方式などのスイッチン
グ電源においては、スイッチング素子であるMOS−F
ETのゲート信号を遅らせる電流遅延素子として、イン
ダクタンス素子(可飽和インダクタ)が用いられてい
る。この電流遅延素子は、スナバーコンデンサを共振コ
ンデンサとして機能させ、MOS−FETをゼロボルト
スイッチングさせるものである。
ば軟磁性合金薄帯を巻回または積層して形成したトロイ
ダルコアを有するものが主として用いられている。この
ようなインダクタンス素子を上記したような電流遅延素
子に適用する場合には、閉磁路構造のトロイダルコア
に、被覆されたワイヤーを複数回巻くことによって、所
定の特性を得ている。
子は、その閉磁路構造に基づいてインダクタンスを得る
上では有利である。しかしながら、軟磁性合金薄帯によ
り構成されたトロイダルコアでは、フェライト焼結体か
らなる焼結コアのように、予め絶縁ボビンにワイヤーを
巻いておき、これに分割した焼結コアをつき合せて閉磁
路を形成するという構成を、容易に適用することができ
ない。
帯により構成されたトロイダルコアを用いる場合には、
トロイダルコアに直接巻線を施してインダクタンス素子
を構成することが一般的である。しかしながら、このよ
うな構造ではトロイダルコアへの巻線の作業効率が低
く、さらに巻線工程を自動化することに難がある。これ
らによって、インダクタンクス素子の製造コストの増大
を招いている。
の作業効率の向上、巻線の自動化を図るため、ボビンに
巻線を施した後、このボビン内に軟磁性薄帯等を配置す
る構造のインダクタンス素子が提案されている。
ンに巻線を形成した後、軟磁性帯をこのボビン内に配置
する構造とすることにより、巻線の作業効率の向上、巻
線の自動化が可能となってきている。
素子には、巻線と他部品との電気的接触の回避、リード
端子の付け根部分の強度向上、インダクタンス特性のさ
らなる向上等が求められている。
上させると共に、電気的及び強度的な問題についても解
決することを可能にしたインダクタンス素子とその製造
方法を提供することにある。
インダクタンス素子を用いることによって、特性及び信
頼性に優れるスナバー回路を提供することにある。
素子は、長さ10mmあたりの巻数(N)が20以上5
00以下の巻線を備え、前記巻線の両端が開放された中
空部を有するコイルと、厚さ4μm以上50μm以下で
かつ幅2mm以上40mm以下の単層または複数層の磁
性薄帯からなり、前記磁性薄帯の少なくとも一部が前記
中空部内に配置されているコアとを具備し、前記コイル
の巻数(N)と前記磁性薄帯の層数(n)との比(N/
n)が20以上500以下であって、かつ前記コイルの
少なくとも外側部分が絶縁体により覆われていることを
特徴とするものである。
巻線を両端部が解放された筒型とする一方で、その巻数
を十分に多くすることによって、コアを構成する磁性薄
帯の断面積が非常に小さくても、十分な特性が得られる
ものである。
数(N)と前記磁性薄帯の層数(n)との比(N/n)
を20以上500以下とすることで、特に過飽和インダ
クタとしての良好な特性を得ることができる。
従来のトロイダル形状とは異なり、両端部が解放された
巻線を使用している。従って、従来のトロイダル形状の
インダクタンス素子に比べて、巻線の作業効率を大幅に
向上することができる。具体的には、コイルの巻線工程
を容易に自動化することができる。これらによって、イ
ンダクタンス素子の製造コストを大幅に低減することが
可能となる。その上で、上記したN/n比に基づいて、
良好なインダクタンス特性を得ることができる。
インダクタンス素子において、さらにインダクタンス素
子の少なくともコイル部分を絶縁体で覆うことにより、
コイルの絶縁性を確保し、インダクタンス特性を向上さ
せることができる。
グ、樹脂ケース、樹脂フィルムを用いることにより、容
易かつ確実にインダクタンス素子を覆うことができ、イ
ンダクタンス素子の破損等を抑制することができる。こ
の絶縁体には、放熱性を改善するための孔を設けること
が好ましい。絶縁体に孔を設けることにより、インダク
タンス素子の放熱性を改善することができる。
る筒状ボビンを備え、前記巻線は前記筒状ボビンの外周
部に巻かれており、かつ前記磁性薄帯は前記筒状ボビン
の前記中空部内に挿入されているものが挙げられる。こ
のような構造を採用することで、コイルの形状を確実に
維持すると共に、コイルの製造も容易にすることができ
る。
気的に接続されるリード端子が具備されていることが好
ましい。このようなリード端子を具備することで、基板
等へ容易に接続することができる。
用いたインダクタンス素子では、リード端子とボビンの
接合部又はリード端子の付け根部分まで絶縁体により覆
うことにより、リード端子の折れや脱落を抑制すること
が可能となる。
後、巻線の外側を通り、再び前記中空部を貫通する閉磁
路構造とすることで、インダクタンス特性をさらに向上
させることができる。また、このような閉磁路構造の場
合、巻線の外側部分に配置された磁性薄帯と、この磁性
薄帯と対向する巻線の外側部分との間隔を、最大で2m
m以下とすることにより、より一層インダクタンス特性
を向上させることができる。
は、少なくとも一端が開放された中空部を有するボビン
の外周に巻線を施す工程と、前記ボビンの前記中空部内
に少なくとも磁性薄帯の一部を配置する工程と、前記ボ
ビンにリード端子を設けると共に、前記リード端子に前
記巻線の端部を電気的に接続する工程と、前記リード端
子の少なくともボビンと反対側の端部を除いた部分を絶
縁体で覆う工程とを有するものである。
後、巻線の外側を通り、再び前記中空部を貫通するよう
に配置され、かつその両端部が磁気的に接続されている
ことが好ましい。
素子は、例えばスイッチング電源のスナバー回路の電流
遅延素子として良好な特性を有するものである。本発明
のスナバー回路は、スイッチチング素子のドライブ回路
にこのようなインダクタンス素子を接続することによ
り、良好な特性を得ることが可能となっている。
態について説明する。
施例を示した外観図である。
縁体からなる樹脂ケース2によりコイル部分を覆ったも
のである。このように少なくともコイル周辺を覆うこと
で、これらの部分の絶縁性を確保すると共に、外部から
の衝撃等による破損も抑制することができる。樹脂ケー
ス2はリード端子3が全て覆われないような大きさとす
ることが好ましい。リード端子3の端部を除いて樹脂ケ
ース2で覆うことにより、基板等への装着に支障をきた
さずにコイル部分の絶縁性を確保することができる。
である。
コイル部分及びリード端子3の付け根部分を樹脂コーテ
ィングしたものである。このような樹脂コーティング部
分4を形成することにより、コイル周辺部の絶縁性を確
保すると共に、外部からの衝撃等による破損も抑制する
ことができる。また、樹脂コーティング部分4はコイル
部分のみに形成してもよいが、例えば図2に示されるよ
うに少なくともリード端子3の付け根部分まで樹脂コー
ティングを形成することにより、インダクタンス素子か
らのリード端子3の脱落、付け根部分の破損を抑制する
ことができる。好ましくは付け根部分から一定の部分ま
で樹脂コーティングを形成することにより、リード端子
3の湾曲、折れ等も抑制することが可能となる。
ィングにより素子全体を覆う形態であってもよいし、例
えば図3のようにケース2の一部に孔2a、2bを設け
た形態であっても良い。
発生する熱を放熱する効果が得られる。特に、本発明の
インダクタンス素子はコイルを所定量巻いているため比
較的発熱しやすく、放熱用の孔を設けることにより発熱
を抑えることができる。
が、直径0.3〜1.5mm程度のものを1〜3個設け
る形態が好ましい。孔の直径が0.3mm未満では放熱
の効果が小さく、1.5mmを超えると絶縁体により素
子を被覆する効果が得られない。同様に、孔を4個以上
設ける場合も絶縁体により被覆する効果が得難くなる。
また、孔の形状は真円に限定されず、楕円、多角形等で
あっても問題ない。
造について説明する。
形成される前の閉磁路型インダクタンス素子の一部分を
示した外観図である。また、図5は図4に示すインダク
タンス素子の断面図である。
された中空部6を有している。そして、このボビン5の
外周部には巻線7が施されている。
8がボビン5の中空部6を貫通して配置されており、さ
らに磁性薄帯8の両端部はボビン5の外側で接続部9に
より磁気的に接続されている。すなわち、磁性薄帯8は
中空部6を介して巻線7の一部を内包する閉磁路ループ
を形成している。
られており、巻線7の各端部はリード端子3と電気的に
接続されている。
は例えば絶縁被覆導線が用いられる。このような巻線7
は、コイルの長さ10mmあたりの巻数(N)が20以
上500以下となるように、ボビン5の外周面に巻かれ
ている。
あたりの巻数(N)が20未満であると、コアを構成す
る断面積が非常に小さい磁性薄帯をコアとして用いた場
合に、十分なインダクタンス特性を得ることができな
い。一方、長さ10mmあたりの巻数(N)が500を
超えると、巻線7の密度が大きくなりすぎて、巻線7間
の浮遊容量が増大してインダクタンス素子としての機能
が飽和状態となり、効率などの改善が見られなくなる。
また、コイルの巻数が多いことからコイルを巻いた部分
の厚みが大きくなり素子の小型化が困難となる。
m以下でかつ幅2mm以上40mm以下の形状を有す
る。磁性薄帯8の厚さが50μmを超えると渦電流損な
どが増大して、特に高周波域での損失が増大する。一
方、磁性薄帯8の厚さを4μm未満とすると製造性が低
下し、表面の平滑性が劣化したり、またピンホールなど
が増えるおそれがある。磁性薄帯8の厚さはさらに10
μm以上30μm以下とすることが好ましい。
とすることで、例えばボビン挿入時の折れ曲がりなどの
不具合が少なくなり、取扱い性に優れると共に製造効率
が向上し、さらに高周波損失の少ないインダクタンス素
子を得ることができる。
分に効果を発揮するものであるが、複数層の磁性薄帯8
を積層して用いることも可能である。複数層の磁性薄帯
8を用いる場合、個々の磁性薄帯8の形状は上記した数
値の範囲内とする。
いては、コイルの長さ10mmあたりの巻数(N)と磁
性薄帯8の積層数(n)との比(N/n)を20以上5
00以下としている。コイルの巻数(N)と磁性薄帯8
の積層数(n)との関係を、上記したN/n比の範囲内
に設定することによって、厚さ4μm以上50μm以下
というような磁性薄帯8を例えば単層で用いた場合にお
いても、十分なインダクタンス特性を得ることが可能と
なる。
断面積が小さい磁性薄帯8をコアとする本発明のインダ
クタンス素子では、十分なインダクタンス特性を確保す
ることができない。一方、N/n比が500を超える
と、巻線7の密度が大きくなって重ね巻きが必要とな
り、巻線7間の浮遊容量が増して素子の機能が飽和状態
になる。N/n比は20以上250以下とすることがさ
らに好ましい。
/n比の範囲を満足するものであれば特に限定されるも
のではないが、インダクタンス素子の小型化などを図る
上で、3層以下とすることが好ましい。なお、磁性薄帯
8が単層の場合には、積層数(n)は当然ながら1であ
る。なお、磁性薄帯の積層数(n)とは、ボビン内にお
ける磁性薄帯の数を示すものであり、具体的にはボビン
に巻かれたコイルの長さ方向LWの中心点からボビンの
厚さ方向(奥行)に直線を引き、その直線に接触する磁
性薄帯の数をnとする。例えば、ボビン内に単層の磁性
薄帯のみを挿入した場合はn=1となる。また、2層の
磁性薄帯を挿入した場合はn=2となり、単層の磁性薄
帯を折り曲げて挿入した場合は磁性薄帯と該直線の接触
する数は2となることからn=2となる。
上記したN/n比に加えて、コイルの長さ10mmあた
りの巻数(N)と磁性薄帯8の厚さ(t:μm)との比
(N/t)を1以上100[/μm]以下とすることが好
ましい。このような関係を満足させることによって、よ
り良好なインダクタンス特性を得ることが可能となる。
なお、複数層の磁性薄帯8を積層して用いる場合、厚さ
(t)は複数層の合計板厚とする。
ると、断面積が小さい磁性薄帯8をコアとする本発明の
インダクタンス素子では、十分なインダクタンス特性を
確保することが難しい。一方、N/t比が100[/μ
m]を超えると、巻線7の密度が大きくなって重ね巻き
が必要となり、巻線7間の浮遊容量が増すために、素子
のインダクタンスが低下してしまう。N/t比は3以上
20[/μm]以下に設定することがさらに好ましい。
合金、非晶質軟磁性合金、微結晶構造を有する軟磁性合
金(以下、微結晶軟磁性合金と記す)などの種々の軟磁
性材料を適用することができる。これらのうち、本発明
においては特に非晶質軟磁性合金や微結晶軟磁性合金を
用いることが好ましい。
ロイ合金が挙げられる。具体的には、Niを55〜85
質量%、Moを7質量%以下、Cuを2〜27質量%含
み、残部が実質的にFeからなるパーマロイ合金を用い
ることが好ましい。
えば溶解法により合金薄板を形成し、これに熱間圧延お
よび冷間圧延を施して、所定の厚さ(4〜50μm)の
薄帯とすることにより得られる。得られた薄帯は磁界中
熱処理により磁気特性が調整される。
場合には、Co基非晶質合金、Fe基非晶質合金、Fe
−Ni基非晶質合金などを用いることが好ましい。Co
基およびFe基の非晶質合金としては、 一般式:(M1-aM′a)100-xXx (式中、MはFeおよびCoから選ばれる少なくとも1
種の元素を、M′はTi、V、Cr、Mn、Ni、C
u、Zr、Nb、Mo、Ta、Wなどから選ばれる少な
くとも1種の元素を、XはB、Si、C、Pなどから選
ばれる少なくとも1種の元素を示し、aおよびxはそれぞ
れ0≦a≦0.5、10≦x≦35原子%を満足する数で
ある)で組成が実質的に表される合金が例示される。
鉄損、微小電流に対する感度などの要求される磁気特性
に応じて組成比率を調整するものとする。M′元素は熱
安定性、耐食性、結晶化温度の制御などのために添加さ
れる元素であり、特にCr、Mn、Zr、Nb、Moな
どを用いることが好ましい。X元素は非晶質合金を得る
のに必須の元素である。Bは合金の非晶質化に有効な元
素であり、Siは非晶質相の形成を助成したり、また結
晶化温度の上昇に有効な元素である。
a、W、Zrなどから選ばれる少なくとも1種の元素を
示し、b、y、zおよびwはそれぞれ0.2≦b≦0.
5、005≦y≦10原子%、4≦z≦12原子%、5≦
w≦20原子%、15≦z+w≦30原子%を満足する数
である)で組成が実質的に表される合金が例示される。
Fe−Niをベースとすることによって、良好な磁気特
性を得た上で、上記したCo基非晶質合金より安価に製
造することを可能にしたものである。M″元素は熱安定
性、耐食性、結晶化温度の制御のために添加される元素
であり、特にCr、Mn、Co、Nbなどを用いること
が好ましい。
例えば液体急冷法により作製される。具体的には、所定
の組成比に調整した合金素材を溶融状態から105℃/秒
以上の冷却速度で急冷することにより得られる。このよ
うな液体急冷法によって、厚さが4〜50μmの範囲の
非晶質合金薄帯を得る。非晶質合金薄帯の厚さは25μ
m以下とすることがより好ましく、さらに好ましくは8
〜20μmの範囲である。薄帯の厚さを制御することに
よって、低損失のコアを得ることができる。
しては、 一般式:Fe100-c-d-e-fCucAdSieBf (式中、AはTi、Zr、Hf、V、Nb、Ta、C
r、Mo、W、Mn、Ni、CoおよびAlから選ばれ
る少なくとも1種の元素を示し、c、d、eおよびfはそれ
ぞれ0.01≦c≦4原子%、0.01≦d≦10原子
%、10≦e≦25原子%、3≦f≦12原子%、17≦
e+f≦30原子%を満足する数である)で組成が実質的
に表されるFe基合金からなり、かつ平均粒径が例えば
50nm以下の微細結晶粒を有するものが挙げられる。
大化を防ぐと共に、鉄損や透磁率などの軟磁気特性の改
善に有効な元素である。A元素は結晶粒径の均一化、磁
歪や磁気異方性の低減、温度変化に対する磁気特性の改
善などに有効な元素である。微結晶構造は、特に粒径が
5〜30nmの結晶粒を合金中に面槓比で50〜90%の
範囲で存在させた形態とすることが好ましい。
8は、例えば液体急冷法により非晶質合金薄帯を作製し
た後、その結晶化温度に対して−50〜+120℃の範
囲の温度で1分〜5時間の熱処埋を行い、微細結晶を析
出させる方法、あるいは液体急冷法の急冷速度を制御し
て、微細結晶を直接析出させる方法などにより得ること
ができる。このような微結晶軟磁性合金薄帯の幅方向に
磁場をかけながら熱処理することにより、所定の直流角
形比が得られる。
素子の使用用途に応じて適宜に選択して用いられるもの
である。例えば、透磁率の高い可飽和インダクタを得る
ためには、Co基非晶質軟磁性合金を使用することが好
ましい。また、小型の平滑チョークコイルであれば、F
e基微結晶軟磁性合金やFe基非晶質軟磁性合金などを
用いることが好ましい。また、磁性薄帯8を熱処理しな
いで用いることで、磁性薄帯8の脆化を防ぐことも可能
である。磁性薄帯8の脆化を防ぐことによって、例えば
図4や図5に示すような閉磁路ループ構造を適用した場
合の磁性薄帯8の破損を減少させることができる。
の端部同士の接続は、例えば磁性薄帯8の一方の端部の
表面と他方の端部の裏面とが一部重なり合うように積層
し、この積層部分を例えば図4に示すようにテープ10
で固定することにより実施する。磁性薄帯8の端部同士
の接続には、閉磁路ループを構成することが可能であれ
ば種々の固定法を適用することができる。例えば、接着
剤や接着テープによる固定、溶接止め、溶着などが用い
られる。
には、端部同士が接続されたループ状磁性薄帯8の一周
の長さを平均磁路長(Lc)としたとき、この平均磁路
長(Lc)とコイルの巻線7の長さ(Lw)との比(L
c/Lw)が6以下となるように、磁性薄帯8の長さを設
定することが好ましい。Lc/Lw比を6より大きくし
てもインダクタンス特性の向上は認められず、磁性薄帯
8に無駄が生じる。また、磁性薄帯8と巻線7との間隔
(W)は極力少なくするようにした方がよく、好ましく
は2mm以下とするのがよい。磁性薄帯8と巻線7との
間隔(W)を2mm以下とすることにより、インダクタ
ンス特性を向上させることができる。
の接続部9は、図4および図5に示したようにボビン5
の外側に配置してもよいが、図6に示すようにボビン5
の中空部6内に配置するほうがよい。図7に示すよう
に、接続部9は磁性薄帯8の一方の端部の表面10aと
他方の端部の裏面10bとを積層させて構成しているた
め、接続部9では磁性薄帯8の断面積が2倍になってい
る。このような部分を中空部6内に配置することによっ
て、インダクタンス特性をさらに向上させることができ
る。
流した場合、発生する磁界はコイルの内部に強く影響さ
れる。従って、コイルの内部に相当する中空部6内に、
磁性薄帯8の断面積が2倍になっている接続部9を配置
することによって、インダクタンス特性をより一層向上
させることが可能となる。
言い換えると接続部9の長さ(Lg)は磁性薄帯8の平
均磁路長(Lc)の60%以下とすることが好ましい。
接続部9の長さ(Lg)をあまり長く設定すると、コイ
ルの組み立て性が低下するためである。一方、上記した
インダクタンス特性の向上効果を得る上で、接続部9の
長さ(Lg)は磁性薄帯8の平均磁路長(Lc)の10
%以上とすることが好ましい。
の接続構造は、図3〜5に示したような端部の表裏面を
積層する構造に限られるものではない。図8は磁性薄帯
8の他の接続構造を示した外観図、また図9はその断面
図である。図8、図9に示すボビン5は、一方の端部側
に中空部6に繋がるスリット11を有している。磁性薄
帯8の一方の端部は、スリット11を介して中空部6に
戻されており、磁性薄帯8の両端部は表面どうしが磁気
的に接続している。このようにして閉磁路ループを形成
することも可能である。この場合、磁性薄帯8が有する
応力により接触が保たれるため、接着剤などによる固定
を省くことができる。
各機能素子が絶縁体で被覆される。絶縁体で被覆する方
法としては、例えば箱型の絶縁性ケース2に収納した
り、エポキシ樹脂などにより樹脂コーティングすること
により、外部との絶縁性を確保することが可能となる。
ングにおいては、巻線外側と磁性薄帯内側との距離
(W)が2mm以下となるように、ケースへ収容、樹脂
コーティングすることが好ましい。距離(W)を2mm
以下とすることにより、インダクタンス特性を向上させ
ることが可能になり、スイッチング装置に適用した場合
に電源効率を向上させることが可能になる。
には、磁性薄帯を覆うケース部の大きさを調整し、磁性
薄帯がより巻線に近づくようにしたり、或いは樹脂コー
ティングする際、巻線の外側に位置する磁性薄帯が上側
になるようにコイルを置き、磁性薄帯自身の重みで巻線
に近づくようにしておいて、樹脂コーティングを施す方
法が挙げられる。
ス、樹脂コーティングの他に、樹脂フィルムや樹脂チュ
ーブを用いることも可能である。樹脂チューブとして
は、熱により収縮するような樹脂チューブを用い、その
収縮により磁性薄帯を巻線に近づけることが可能であ
る。これらの絶縁体に用いられる材料は絶縁性を有する
ものであれば限定されないが、好ましい材料としてはフ
ェノール樹脂、PET、PBT等が挙げられる。
て説明したが、本発明のインダクタンス素子は上記した
ような閉磁路構造のものに限られず、開磁路構造のもの
であっても構わない。
の一端が封止されたものに磁性薄帯を挿入する形態のも
のが挙げられる。このような開磁路構造に用いられる磁
性薄帯の形状としては、板状のものの他、板状の磁性薄
帯を折り曲げて挿入する形状のものが挙げられる。
法について説明する。
長さ10mmあたりの巻数(N)が20以上500以下
となるように巻線を行う。巻線7の具体的な巻数(N)
は、使用する磁性薄帯の厚さ(t)に応じて、巻数
(N)と磁性薄帯の積層数(n)との比(N/n)が2
0以上500以下となるように設定する。
通させ、さらにボビンの外側で磁性薄帯の端部同士を接
続して閉磁路ループを形成し、磁性薄帯の接続部をボビ
ンの中空部内に移動させる。さらに、ボビンにリード端
子を設け、このリード端子に巻線の端部を電気的に接続
する。
等を適用して、インダクタンス素子の絶縁性を確保す
る。この際、巻線の外周部と磁性薄帯との距離(W)が
最大で2mm以下となるように、樹脂コーティング等を
行う。
ンに設けた後に巻線処理を行うなど、各工程順は適宜に
変更しても構わない。
定することにより、断面積が非常に小さい磁性薄帯をコ
アとして用いているにもかかわらず、十分なインダクタ
ンス特性を得ることができる。
(W)を最大で2mm以下としたインダクタンス素子で
は、良好な可飽和インダクタ特性を得ることができる。
方法によれば、例えば自動化した巻線工程を実施した後
に、ボビンの中空部に磁性薄帯を挿入してコアとするこ
とができるため、製造工程を大幅に効率化することがで
きる。すなわち、インダクタンス素子の製造コストを低
減することが可能となる。
ついて説明する。
のインダクタンス素子1を具備するものであり、このイ
ンダクタンス素子1はスイッチチング素子のドライブ回
路に接続して使用される。図10に本発明のスナバー回
路を使用した自励フライバック方式のスイッチング電源
の一構成例を表す回路図を示す。
は、トランス14の1次巻線15とスイッチング素子と
してのFET16とが直列に接続されている。トランス
14には、FET16のドライブ回路として、FET1
6のゲート回路ドライブ用の巻線17が設けられてい
る。すなわち、巻線17はFET16を自励発振させる
ために巻かれたトランス14の正帰還巻線である。FE
T16のゲート回路とFETドライブ用巻線17との間
には、可飽和インダクタ18、抵抗19、コンデンサ2
0が直列に接続されており、これらはスナバー回路21
を構成している。
流を与えるものであり、またコンデンサ20はFET1
6のドライブ特性の向上を図るために任意に接続される
ものである。これらはそれぞれ可飽和インダクタ18と
直列に接続して用いることが好ましい。そして、スナバ
ー回路21における可飽和インダクタ18として、本発
明のインダクタンス素子1が用いられている。
3との間には、トランス14の1次巻線15に発生する
サージ電圧を吸収するスナバーコンデンサ22が直列に
接続されている。さらに、スナバーコンデンサ22と直
列にスナバー抵抗23が接続されており、充電電流iの
変化の速度di/dtを下げている。なお、トランス1
4の2次巻線24側は、従来のスイッチング電源と同様
であり、整流素子25およびコンデンサ26が出力平滑
回路として接続されている。
は、本発明のインダクタンス素子1を適用した可飽和イ
ンダクタ18が、FET16のゲート信号を遅らせる電
流遅延素子として有効に機能する。従って、FET16
を良好にゼロボルトスイッチングさせることができる。
これらによって、スイッチング素子としてのFET16
のサージ電流の低減と電源としての効率向上を簡便かつ
効果的に実現することができる。
価結果について述べる。
1.5mmの角形形状を有し、フェノール樹脂からなる
ものを用意した。このボビンに5×0.3mmの断面形
状を有する中空部を設けた。さらに、ボビン底面には半
田メッキした0.6mm角の導体を2本圧入してリード
端子とした。
ン線を150ターン巻いて巻線とした。コイルの巻線長
さLwは12mmで統一した。
端子にそれぞれ半田接合した。具体的には、リード端子
に巻線端部をからげた後、半田槽に浸すことで被覆を溶
融し半田接合を行った。
mmのCo基非晶質合金薄帯を用意し、これを単層で用
いた。このCo基非晶質合金薄帯を中空部に貫通させて
挿入し、ループ状にして合金薄帯の両端部を積層し、こ
の積層部をテープで固定した。合金薄帯の積層部分の長
さはそれぞれ9mmとした。
ように、フェノール樹脂コーティング(実施例1、
2)、PBT樹脂ケース(実施例3、4)又はPETフ
ィルム(実施例5、6)を形成した。この際、巻線と合
金薄帯との距離が2mm以下となるようにコーティン
グ、ケース又はフィルムを形成した。
0に示したスイッチング電源の過飽和インダクタとして
用いて、遅延素子としての特性を測定評価した。電源は
自励フライバック方式電源を使用し、スイッチング素子
のゲート部に直列に挿入して、そのノイズ低減を確認し
た。入力は140VDC、負荷条件は24V、1.5A
とした。
ず、巻線外周部と合金薄帯との距離を2mmとした以外
は実施例1と同様のもの(比較例1)及び絶縁体を設
け、巻線外周部と合金薄帯との距離を3mmとした以外
は実施例1と同様のもの(比較例2)を作製し、実施例
1と同様の評価を行った。
の種類及び巻線と合金薄帯との距離(W)を示す。ま
た、評価結果としてインダクタンス、サージ電流及び電
源効率を併せて示す。
ィルムを形成したものは、インダクタンス特性に優れ、
サージ電流も有効に抑制されていることが認められた。
ものは、そうでないものに比べ明らかにインダクタンス
特性を向上させ、かつサージ電流を抑制できることが分
かった。
以外は実施例3で用いたインダクタンス素子と同様なも
のを作製しこれを実施例7とした。
タンス素子に対し、直流電流0.3[A]を印可してイン
ダクタンス素子の表面温度を測定した。また、前記実施
例1〜6、比較例1〜2のときと同様の方法により効率
[%]を測定した。
ス素子表面から任意の3箇所を選択し、熱電対にて測定
しその平均値にて表示した。なお、熱電対による温度測
定の際、温度差ΔTは室温(25℃)との差により測定
した。その結果を表2に示す。
上昇を抑えられることが認められた。温度上昇を低減す
ることにより、効率の向上が認められると共に、他の素
子への熱影響を低減できることから装置の信頼性を向上
させることができる。
外は実施例3と同じとしたものを実施例8、巻線のター
ン数を300にした以外は実施例4と同じとしたものを
実施例9とし、実施例3と同様の方法によりインダクタ
ンス、サージ電流、効率の測定を行った。
0とした以外は実施例3と同じとしたものを比較例3と
し、前記実施例8、9と同様の試験を行った。その結果
を表3に示す。
性薄帯の層数をn=1とした実施例8および実施例9の
インダクタンス素子は優れた特性を示すことが分かっ
た。
いても優れた特性を示すことが分かった。しかしなが
ら、コイルの巻数(N)が大きいことからコイルの厚み
が大きくなり、他の実施例と同じ大きさの絶縁ケースに
は納まらなかった。このようにN/nが20以上500
以下の範囲外、特にN/nが500を超えてしまうと素
子の小型化ができないことが判明した。
した以外は実施例3と同じとしたものを比較例4とし、
インダクタンスLの測定を行ったところ2[μH]程度し
か得られず、インダクタンス素子として機能しないこと
が判明した。
タンス素子は巻線作業の効率に優れ容易に巻線作業を自
動化することができると共に、インダクタンス素子の外
部を絶縁樹脂で覆うことで、絶縁性、インダクタンス特
性、サージ電流抑制等の特性を向上させることができ
る。
観図。
外観図。
外観図。
を示した外観図。
を示す断面図。
一例を示す断面図。
例を示した外観図。
図。
グ電源の一構成例を示す回路図。
Claims (15)
- 【請求項1】 長さ10mmあたりの巻数(N)が20
以上500以下の巻線を備え、前記巻線の両端が開放さ
れた中空部を有するコイルと、厚さ4μm以上50μm
以下でかつ幅2mm以上40mm以下の単層または複数
層の磁性薄帯からなり、前記磁性薄帯の少なくとも一部
が前記中空部内に配置されているコアとを具備し、前記
コイルの巻数(N)と前記磁性薄帯の層数(n)との比
(N/n)が20以上500以下であって、かつ前記コ
イルの少なくとも外側部分が絶縁体により覆われている
ことを特徴とするインダクタンス素子。 - 【請求項2】 前記コイルの長さ10mmあたりの巻数
(N)と前記磁性薄帯の厚さ(t)μmとの比(N/
t)が1/μm以上100/μm以下であることを特徴
とする請求項1記載のインダクタンス素子。 - 【請求項3】 前記絶縁体は樹脂コーティング、樹脂ケ
ース又は樹脂フィルムであることを特徴とする請求項1
又は2記載のインダクタンス素子。 - 【請求項4】 前記コイルは、さらに中空部を有する筒
状ボビンを備え、前記巻線は前記筒状ボビンの外周部に
巻かれており、かつ前記磁性薄帯は前記筒状ボビンの前
記中空部内に挿入されていることを特徴とする請求項1
乃至3のいずれか1項記載のインダクタンス素子。 - 【請求項5】 前記筒状ボビンは前記巻線に電気的に接
続されるリード端子を具備することを特徴とする請求項
4記載のインダクタンス素子。 - 【請求項6】 前記絶縁体は前記リード端子のボビン側
端部まで覆っていることを特徴とする請求項5記載のイ
ンダクタンス素子。 - 【請求項7】 前記絶縁体には、放熱性を改善するため
の孔が設けられていることを特徴とする請求項1乃至6
のいずれか1項記載のインダクタンス素子。 - 【請求項8】 前記磁性薄帯は、前記中空部を貫通した
後、巻線の外側を通り、再び前記中空部を貫通するよう
に配置され、かつその両端部が磁気的に接続されている
ことを特徴とする請求項1乃至7のいずれか1項記載の
インダクタンス素子。 - 【請求項9】 前記巻線の外側部分に配置する前記磁性
薄帯と、この磁性薄帯と対向する巻線の外側部分との間
隔が最大で2mm以下であることを特徴とする請求項8
記載のインダクタンス素子。 - 【請求項10】 前記閉磁路構造を有する磁性薄帯の平
均磁路長(Lc )と前記コイルの巻線の長さ(Lw )と
の比(Lc /Lw )が6以下であることを特徴とする請
求項8又は9記載のインダクタンス素子。 - 【請求項11】 前記閉磁路構造を有する磁性薄帯の接
続部は前記中空部内に配置されていることを特徴とする
請求項8乃至10のいずれか1項記載のインダクタンス
素子。 - 【請求項12】 前記磁性薄帯は結晶質軟磁性合金、非
晶質軟磁性合金、または微結晶構造を有する軟磁性合金
により構成されていることを特徴とする請求項1乃至1
1のいずれか1項記載のインダクタンス素子。 - 【請求項13】 少なくとも一端が開放された中空部を
有するボビンの外周に巻線を施す工程と、 前記ボビンの前記中空部内に少なくとも磁性薄帯の一部
を配置する工程と、 前記ボビンにリード端子を設けると共に、前記リード端
子に前記巻線の端部を電気的に接続する工程と、 前記リード端子の少なくともボビンと反対側の端部を除
いた部分を絶縁体で覆う工程とを有することを特徴とす
るインダクタンス素子の製造方法。 - 【請求項14】 前記磁性薄帯は、前記中空部を貫通し
た後、巻線の外側を通り、再び前記中空部を貫通するよ
うに配置され、かつその両端部が磁気的に接続されるこ
とを特徴とする請求項13記載のインダクタンス素子の
製造方法。 - 【請求項15】 スイッチチング素子のドライブ回路に
接続された、請求項1乃至12のいずれか1項記載のイ
ンダクタンス素子を具備することを特徴とするスナバー
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275199A JP2002093642A (ja) | 2000-09-11 | 2000-09-11 | インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000275199A JP2002093642A (ja) | 2000-09-11 | 2000-09-11 | インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002093642A true JP2002093642A (ja) | 2002-03-29 |
Family
ID=18760857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000275199A Pending JP2002093642A (ja) | 2000-09-11 | 2000-09-11 | インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002093642A (ja) |
-
2000
- 2000-09-11 JP JP2000275199A patent/JP2002093642A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0161557B1 (ko) | 인덕턴스소자 | |
JP3233313B2 (ja) | パルス減衰特性に優れたナノ結晶合金の製造方法 | |
JP5175843B2 (ja) | インダクタンス素子とその製造方法、およびそれを用いたスイッチング電源 | |
JP5175844B2 (ja) | インダクタンス素子とその製造方法、およびそれを用いたスイッチング電源 | |
JP5619222B2 (ja) | インダクタンス素子とそれを用いたスイッチング電源 | |
JPH0746660B2 (ja) | 薄形トランス | |
JP2851268B2 (ja) | ノイズ低減方法 | |
JP2001076934A (ja) | インダクタンス素子とその製造方法、およびそれを用いたスナバー回路 | |
JP2002093642A (ja) | インダクタンス素子、その製造方法、およびインダクタンス素子を用いたスナバー回路 | |
JP2602843B2 (ja) | ノイズ低減素子 | |
JPH11176653A (ja) | 磁心とそれを用いた磁性部品 | |
JP2804029B2 (ja) | ノイズ低減素子 | |
WO1999003116A1 (fr) | Bobine | |
JP4825918B2 (ja) | 薄型磁性コアの製造方法および磁性部品の製造方法 | |
JP2002252125A (ja) | 磁気素子およびそれを用いたスナバー回路 | |
JP4728472B2 (ja) | 磁性部品およびその製造方法 | |
JPH0834160B2 (ja) | スイングチョークコイル | |
JP2807225B2 (ja) | ノイズ低減素子 | |
JP2001257120A (ja) | 多連筒状チョークコイル。 | |
JP2637114B2 (ja) | インダクタンス素子 | |
JP2000091142A (ja) | リード付き磁性部品及びそれを用いたノイズ低減回路 | |
JP2002252126A (ja) | インダクタンス素子およびそれを用いたスナバー回路 | |
JP2002190416A (ja) | インダクタンス素子およびそれを用いたスナバー回路 | |
JP2001332426A (ja) | 薄型磁性コア | |
JPH07201602A (ja) | 平面型磁気素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |