JP2002084331A - フィルタ回路およびその方法とキャリア再生装置およびその方法 - Google Patents
フィルタ回路およびその方法とキャリア再生装置およびその方法Info
- Publication number
- JP2002084331A JP2002084331A JP2000274710A JP2000274710A JP2002084331A JP 2002084331 A JP2002084331 A JP 2002084331A JP 2000274710 A JP2000274710 A JP 2000274710A JP 2000274710 A JP2000274710 A JP 2000274710A JP 2002084331 A JP2002084331 A JP 2002084331A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase comparison
- module
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 異なる変調方式で変調された複数の信号モジ
ュールを含むことが可能な変調信号のキャリア再生を高
精度に行うことができるフィルタ回路を提供する。 【解決手段】 ループフィルタ回路１３４は、変調信号
の位相誤差補正を行うように、位相比較信号Ｓ１５０に
所定の係数を乗算する処理を行う第１の回路モジュール
と、変調信号の周波数誤差補正を行うように、位相比較
信号Ｓ１５０に対して所定の係数の乗算処理および積分
処理を行う第２の回路モジュールと、第１のモジュール
のキャリア再生を行う期間で第１の回路モジュールの処
理結果から前記平滑化された位相比較信号を生成し、第
２のモジュールのキャリア再生を行う期間で第１の回路
モジュールおよび第２の回路モジュールの処理結果から
前記平滑化された位相比較信号を生成する第３の回路モ
ジュールとを有する。
ュールを含むことが可能な変調信号のキャリア再生を高
精度に行うことができるフィルタ回路を提供する。 【解決手段】 ループフィルタ回路１３４は、変調信号
の位相誤差補正を行うように、位相比較信号Ｓ１５０に
所定の係数を乗算する処理を行う第１の回路モジュール
と、変調信号の周波数誤差補正を行うように、位相比較
信号Ｓ１５０に対して所定の係数の乗算処理および積分
処理を行う第２の回路モジュールと、第１のモジュール
のキャリア再生を行う期間で第１の回路モジュールの処
理結果から前記平滑化された位相比較信号を生成し、第
２のモジュールのキャリア再生を行う期間で第１の回路
モジュールおよび第２の回路モジュールの処理結果から
前記平滑化された位相比較信号を生成する第３の回路モ
ジュールとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の変調方式の
信号モジュールを含む信号のキャリア再生を行う際に用
いられるフィルタ回路およびその方法とキャリア再生装
置およびその方法に関する。
信号モジュールを含む信号のキャリア再生を行う際に用
いられるフィルタ回路およびその方法とキャリア再生装
置およびその方法に関する。
【０００２】
【従来の技術】無線通信システムでは、送信側で、信号
（情報）をキャリア（搬送波）に乗せる変調が行われ、
受信側で信号が乗せられたキャリアから信号を取り出す
キャリア再生が行われる。変調には種々の方式がある
が、衛星放送などに用いられる方式として、ＰＳＫ(Pha
se Shift Keying)変調がある。ＰＳＫ変調された変調信
号Ｓ（ｔ）は、下記式（１）で表される。
（情報）をキャリア（搬送波）に乗せる変調が行われ、
受信側で信号が乗せられたキャリアから信号を取り出す
キャリア再生が行われる。変調には種々の方式がある
が、衛星放送などに用いられる方式として、ＰＳＫ(Pha
se Shift Keying)変調がある。ＰＳＫ変調された変調信
号Ｓ（ｔ）は、下記式（１）で表される。
【０００３】
【数１】
【０００４】上記式（１）において、θ(t) は信号（情
報）を位相へ変換したものを表し、ωはキャリアの周波
数を表している。受信装置では、変調信号Ｓ（ｔ）か
ら、θ（ｔ）を取り出し、意味のある信号に変換する復
調を行う。
報）を位相へ変換したものを表し、ωはキャリアの周波
数を表している。受信装置では、変調信号Ｓ（ｔ）か
ら、θ（ｔ）を取り出し、意味のある信号に変換する復
調を行う。
【０００５】ところで、例えば、図３に示す構成のフレ
ームを単位として信号を送受信するＢＳデジタル放送フ
ォーマットがある。当該フォーマットでは、図３に示す
ように、各フレームＦＬ1 〜ＦＬ8 は１９２シンボルの
ＴＭＣＣ信号と１９２個のパケットとからなる。各パケ
ットは２０３シンボルであり、パケット相互間に４シン
ボルのバースト信号が挿入されている。フレームＦＬ1
〜ＦＬ8 で１個のスーパーフレームが構成される。フレ
ームＦＬ1 のＴＭＣＣ信号には、スーパーフレームの先
頭を示すユニークワードｗ１，ｗ２が格納されている。
フレームＦＬ2 〜ＦＬ8 のＴＭＣＣ信号には、フレーム
の先頭を示すユニークワードｗ１，ｗ３が格納されてい
る。
ームを単位として信号を送受信するＢＳデジタル放送フ
ォーマットがある。当該フォーマットでは、図３に示す
ように、各フレームＦＬ1 〜ＦＬ8 は１９２シンボルの
ＴＭＣＣ信号と１９２個のパケットとからなる。各パケ
ットは２０３シンボルであり、パケット相互間に４シン
ボルのバースト信号が挿入されている。フレームＦＬ1
〜ＦＬ8 で１個のスーパーフレームが構成される。フレ
ームＦＬ1 のＴＭＣＣ信号には、スーパーフレームの先
頭を示すユニークワードｗ１，ｗ２が格納されている。
フレームＦＬ2 〜ＦＬ8 のＴＭＣＣ信号には、フレーム
の先頭を示すユニークワードｗ１，ｗ３が格納されてい
る。
【０００６】また、当該フォーマットでは、ＴＭＣＣ信
号およびバースト信号の変調方式はＢＰＳＫに固定され
ているが、各パケットの変調方式は例えばＢＰＳＫ(Bin
aryPhase Shift Keying) 、ＱＰＳＫ(Quadrature Phase
Shift Keying) およびＴＣ８ＰＳＫのなかから選択が
できるようになっている。各パケットの変調方式は、２
スーパーフレーム前の対応するフレームのＴＭＣＣ信号
に格納されている。
号およびバースト信号の変調方式はＢＰＳＫに固定され
ているが、各パケットの変調方式は例えばＢＰＳＫ(Bin
aryPhase Shift Keying) 、ＱＰＳＫ(Quadrature Phase
Shift Keying) およびＴＣ８ＰＳＫのなかから選択が
できるようになっている。各パケットの変調方式は、２
スーパーフレーム前の対応するフレームのＴＭＣＣ信号
に格納されている。
【０００７】以下、上述したＢＳデジタル放送フォーマ
ットに対応した受信装置におけるキャリア再生について
説明する。図４は、当該受信装置のキャリア再生に係わ
る部分の構成図である。図４に示すように、当該受信装
置のキャリア再生に係わる部分は、例えば、複素乗算回
路５０、位相比較回路５１、ループフィルタ回路５２お
よび数値制御発信回路５３からなるコスタスループ回路
５４と、図３に示すユニークワードｗ１，ｗ２，ｗ３を
検出するユニークワード検出回路５５と、ＴＭＣＣ信号
を検出するＴＭＣＣデコーダ５６と、制御回路５７とを
有する。ここで、ループフィルタ回路５２は、位相比較
回路５１からの位相比較信号の高域成分を除去して位相
比較信号Ｓ５２を生成し、これを数値制御発振回路５３
に出力する。
ットに対応した受信装置におけるキャリア再生について
説明する。図４は、当該受信装置のキャリア再生に係わ
る部分の構成図である。図４に示すように、当該受信装
置のキャリア再生に係わる部分は、例えば、複素乗算回
路５０、位相比較回路５１、ループフィルタ回路５２お
よび数値制御発信回路５３からなるコスタスループ回路
５４と、図３に示すユニークワードｗ１，ｗ２，ｗ３を
検出するユニークワード検出回路５５と、ＴＭＣＣ信号
を検出するＴＭＣＣデコーダ５６と、制御回路５７とを
有する。ここで、ループフィルタ回路５２は、位相比較
回路５１からの位相比較信号の高域成分を除去して位相
比較信号Ｓ５２を生成し、これを数値制御発振回路５３
に出力する。
【０００８】図５は、ループフィルタ回路５２の構成図
である。図５に示すように、ループフィルタ回路５２
は、例えば、係数回路６０，６１、加算回路６２、遅延
回路６３および加算回路６４を有する。ここで、係数回
路６０が直接系を構成し、係数回路６１、加算回路６２
および遅延回路６３が積分系を構成している。係数回路
６０は、位相比較回路５１からの位相比較信号Ｓ５１に
所定の係数を乗算し、その結果である信号Ｓ６０を加算
回路６４に出力する。係数回路６１は、位相比較信号Ｓ
５１に所定の係数を乗算し、その結果である信号Ｓ６１
を加算回路６２に出力する。加算回路６２は、信号Ｓ６
１と信号Ｓ６３とを加算して信号Ｓ６２を生成し、これ
を遅延回路６３および加算回路６４に出力する。遅延回
路６３は、信号Ｓ６２を例えば１クロックサイクル遅延
した信号Ｓ６３を加算回路６２に出力する。加算回路６
４は、信号Ｓ６０と信号Ｓ６２とを加算して位相比較信
号Ｓ５２を生成し、これを図４に示す数値制御発振回路
５３に出力する。
である。図５に示すように、ループフィルタ回路５２
は、例えば、係数回路６０，６１、加算回路６２、遅延
回路６３および加算回路６４を有する。ここで、係数回
路６０が直接系を構成し、係数回路６１、加算回路６２
および遅延回路６３が積分系を構成している。係数回路
６０は、位相比較回路５１からの位相比較信号Ｓ５１に
所定の係数を乗算し、その結果である信号Ｓ６０を加算
回路６４に出力する。係数回路６１は、位相比較信号Ｓ
５１に所定の係数を乗算し、その結果である信号Ｓ６１
を加算回路６２に出力する。加算回路６２は、信号Ｓ６
１と信号Ｓ６３とを加算して信号Ｓ６２を生成し、これ
を遅延回路６３および加算回路６４に出力する。遅延回
路６３は、信号Ｓ６２を例えば１クロックサイクル遅延
した信号Ｓ６３を加算回路６２に出力する。加算回路６
４は、信号Ｓ６０と信号Ｓ６２とを加算して位相比較信
号Ｓ５２を生成し、これを図４に示す数値制御発振回路
５３に出力する。
【０００９】上述した受信装置では、受信信号内のパケ
ットがＱＰＳＫや８ＰＳＫで変調されている場合には、
シンボル点の間隔が狭いため、Ｃ／Ｎ特性が低下する
と、シンボル点が隣接するシンボル領域に位置してしま
う。例えば、パケットが８ＰＳＫ変調されている場合に
は、図６に示すように、シンボル点が隣接するシンボル
領域に位置してしまう。この場合には、誤った位相比較
情報が積分系に蓄積されて高精度なキャリア再生が行え
ない。従って、従来の受信装置では、Ｃ／Ｎ特性が低下
した場合でもシンボルの判別を比較的高精度に行えるＢ
ＰＳＫ変調が行われていることが予め決められているＴ
ＭＣＣ信号およびバースト信号を用いて間欠的にキャリ
ア再生を行っている。
ットがＱＰＳＫや８ＰＳＫで変調されている場合には、
シンボル点の間隔が狭いため、Ｃ／Ｎ特性が低下する
と、シンボル点が隣接するシンボル領域に位置してしま
う。例えば、パケットが８ＰＳＫ変調されている場合に
は、図６に示すように、シンボル点が隣接するシンボル
領域に位置してしまう。この場合には、誤った位相比較
情報が積分系に蓄積されて高精度なキャリア再生が行え
ない。従って、従来の受信装置では、Ｃ／Ｎ特性が低下
した場合でもシンボルの判別を比較的高精度に行えるＢ
ＰＳＫ変調が行われていることが予め決められているＴ
ＭＣＣ信号およびバースト信号を用いて間欠的にキャリ
ア再生を行っている。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たように、ＴＭＣＣ信号およびバースト信号を用いて間
欠的にキャリア再生を行うと、各パケットに対応する期
間はキャリア再生が行われないため、当該期間にチュー
ナ等で発生した位相ノイズはそのままキャリア再生回路
を通過する。従って、当該位相ノイズが、後段の誤り訂
正回路の処理に悪影響を及ぼすという問題がある。
たように、ＴＭＣＣ信号およびバースト信号を用いて間
欠的にキャリア再生を行うと、各パケットに対応する期
間はキャリア再生が行われないため、当該期間にチュー
ナ等で発生した位相ノイズはそのままキャリア再生回路
を通過する。従って、当該位相ノイズが、後段の誤り訂
正回路の処理に悪影響を及ぼすという問題がある。
【００１１】本発明は上述した従来技術の問題点に鑑み
てなされ、異なる変調方式で変調された複数の信号モジ
ュールを含むことが可能な変調信号のキャリア再生を高
精度に行うことができるフィルタ回路およびその方法と
キャリア再生装置およびその方法を提供することを目的
とする。
てなされ、異なる変調方式で変調された複数の信号モジ
ュールを含むことが可能な変調信号のキャリア再生を高
精度に行うことができるフィルタ回路およびその方法と
キャリア再生装置およびその方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上述した目的を達成するために、第１の発
明のフィルタ回路は、複数の位相シフト変調方式のうち
指定された変調方式でそれぞれ変調された複数の第１の
信号モジュールと、シンボル間隔が前記位相シフト変調
方式と同じあるいは前記位相シフト変調方式よりも長い
所定の位相シフト変調方式で変調された第２の信号モジ
ュールとを含む変調信号のキャリア再生を行う際に、前
記変調信号の位相比較を行って得られた位相比較信号を
平滑化するために用いられるフィルタ回路であって、前
記変調信号の位相誤差補正を行うように、前記位相比較
信号に所定の係数を乗算する処理を行う第１の回路モジ
ュールと、前記変調信号の周波数誤差補正を行うよう
に、前記位相比較信号に対して所定の係数の乗算処理お
よび積分処理を行う第２の回路モジュールと、前記第１
のモジュールのキャリア再生を行う期間で前記第１の回
路モジュールの処理結果から前記平滑化された位相比較
信号を生成し、前記第２のモジュールのキャリア再生を
行う期間で前記第１の回路モジュールおよび前記第２の
回路モジュールの処理結果から前記平滑化された位相比
較信号を生成する第３の回路モジュールとを有する。
点を解決し、上述した目的を達成するために、第１の発
明のフィルタ回路は、複数の位相シフト変調方式のうち
指定された変調方式でそれぞれ変調された複数の第１の
信号モジュールと、シンボル間隔が前記位相シフト変調
方式と同じあるいは前記位相シフト変調方式よりも長い
所定の位相シフト変調方式で変調された第２の信号モジ
ュールとを含む変調信号のキャリア再生を行う際に、前
記変調信号の位相比較を行って得られた位相比較信号を
平滑化するために用いられるフィルタ回路であって、前
記変調信号の位相誤差補正を行うように、前記位相比較
信号に所定の係数を乗算する処理を行う第１の回路モジ
ュールと、前記変調信号の周波数誤差補正を行うよう
に、前記位相比較信号に対して所定の係数の乗算処理お
よび積分処理を行う第２の回路モジュールと、前記第１
のモジュールのキャリア再生を行う期間で前記第１の回
路モジュールの処理結果から前記平滑化された位相比較
信号を生成し、前記第２のモジュールのキャリア再生を
行う期間で前記第１の回路モジュールおよび前記第２の
回路モジュールの処理結果から前記平滑化された位相比
較信号を生成する第３の回路モジュールとを有する。
【００１３】第１の発明のフィルタ回路の作用は以下の
ようになる。先ず、受信装置などで受信された変調信号
から位相比較信号が生成され、当該位相比較信号が第１
の発明のフィルタ回路に入力される。そして、第１の回
路モジュールにおいて、前記変調信号の位相誤差補正を
行うように、前記位相比較信号に所定の係数を乗算する
処理が行われる。また、第２のモジュールにおいて、前
記変調信号の周波数誤差補正を行うように、前記位相比
較信号に対して所定の係数の乗算処理および積分処理が
行われる。そして、第３のモジュールにおいて、前記第
１のモジュールのキャリア再生を行う期間で前記第１の
回路モジュールの処理結果から前記平滑化された位相比
較信号が生成され、前記第２のモジュールのキャリア再
生を行う期間で前記第１の回路モジュールおよび前記第
２の回路モジュールの処理結果から前記平滑化された位
相比較信号が生成される。
ようになる。先ず、受信装置などで受信された変調信号
から位相比較信号が生成され、当該位相比較信号が第１
の発明のフィルタ回路に入力される。そして、第１の回
路モジュールにおいて、前記変調信号の位相誤差補正を
行うように、前記位相比較信号に所定の係数を乗算する
処理が行われる。また、第２のモジュールにおいて、前
記変調信号の周波数誤差補正を行うように、前記位相比
較信号に対して所定の係数の乗算処理および積分処理が
行われる。そして、第３のモジュールにおいて、前記第
１のモジュールのキャリア再生を行う期間で前記第１の
回路モジュールの処理結果から前記平滑化された位相比
較信号が生成され、前記第２のモジュールのキャリア再
生を行う期間で前記第１の回路モジュールおよび前記第
２の回路モジュールの処理結果から前記平滑化された位
相比較信号が生成される。
【００１４】また、第１の発明のフィルタ回路は、好ま
しくは、前記第３の回路モジュールは、前記第２のモジ
ュールのキャリア再生を行う期間で、前記第１の回路モ
ジュールの処理結果と前記第２の回路モジュールの処理
結果とを加算して前記平滑化された位相比較信号を生成
する。
しくは、前記第３の回路モジュールは、前記第２のモジ
ュールのキャリア再生を行う期間で、前記第１の回路モ
ジュールの処理結果と前記第２の回路モジュールの処理
結果とを加算して前記平滑化された位相比較信号を生成
する。
【００１５】また、第２の発明のキャリア再生装置は、
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号変調信号のキャリア再生を行うキャリア再生装置であ
って、前記変調信号とフィードバック信号とを混合する
混合回路と、前記混合の結果に対して位相比較を行って
位相比較信号を生成する位相比較回路と、前記位相比較
信号を平滑化するフィルタ回路と、前記平滑化された位
相比較信号に基づいて前記フィードバック信号を生成す
る数値制御発振回路と前記変調信号内の前記第１のモジ
ュールおよび前記第２のモジュールのタイミングを検出
し、その検出結果に基づいて、前記フィルタ回路を制御
する制御信号を生成する制御回路とを有するキャリア再
生装置であって、前記フィルタ回路は、前記変調信号の
位相誤差補正を行うように、前記位相比較信号に所定の
係数を乗算する処理を行う第１の回路モジュールと、前
記変調信号の周波数誤差補正を行うように、前記位相比
較信号に対して所定の係数の乗算処理および積分処理を
行う第２の回路モジュールと、前記制御信号に基づい
て、前記第１のモジュールのキャリア再生を行う期間で
前記第１の回路モジュールの処理結果から前記平滑化さ
れた位相比較信号を生成し、前記第２のモジュールのキ
ャリア再生を行う期間で前記第１の回路モジュールおよ
び前記第２の回路モジュールの処理結果から前記平滑化
された位相比較信号を生成する第３の回路モジュールと
を有する。
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号変調信号のキャリア再生を行うキャリア再生装置であ
って、前記変調信号とフィードバック信号とを混合する
混合回路と、前記混合の結果に対して位相比較を行って
位相比較信号を生成する位相比較回路と、前記位相比較
信号を平滑化するフィルタ回路と、前記平滑化された位
相比較信号に基づいて前記フィードバック信号を生成す
る数値制御発振回路と前記変調信号内の前記第１のモジ
ュールおよび前記第２のモジュールのタイミングを検出
し、その検出結果に基づいて、前記フィルタ回路を制御
する制御信号を生成する制御回路とを有するキャリア再
生装置であって、前記フィルタ回路は、前記変調信号の
位相誤差補正を行うように、前記位相比較信号に所定の
係数を乗算する処理を行う第１の回路モジュールと、前
記変調信号の周波数誤差補正を行うように、前記位相比
較信号に対して所定の係数の乗算処理および積分処理を
行う第２の回路モジュールと、前記制御信号に基づい
て、前記第１のモジュールのキャリア再生を行う期間で
前記第１の回路モジュールの処理結果から前記平滑化さ
れた位相比較信号を生成し、前記第２のモジュールのキ
ャリア再生を行う期間で前記第１の回路モジュールおよ
び前記第２の回路モジュールの処理結果から前記平滑化
された位相比較信号を生成する第３の回路モジュールと
を有する。
【００１６】第２の発明のキャリア再生装置の作用は以
下のようになる。混合回路と、位相比較回路と、フィル
タ回路と、数値制御発振回路とによってコスタスループ
回路が構成される。そして、前記フィルタ回路におい
て、前記制御回路からの制御に基づいて、前述した第１
の発明のフィルタ回路と同様の動作が行われる。
下のようになる。混合回路と、位相比較回路と、フィル
タ回路と、数値制御発振回路とによってコスタスループ
回路が構成される。そして、前記フィルタ回路におい
て、前記制御回路からの制御に基づいて、前述した第１
の発明のフィルタ回路と同様の動作が行われる。
【００１７】また、第２の発明のキャリア再生装置は、
好ましくは、前記第３の回路モジュールは、前記第２の
モジュールのキャリア再生を行う期間で、前記第１の回
路モジュールの処理結果と前記第２の回路モジュールの
処理結果とを加算して前記平滑化された位相比較信号を
生成する。
好ましくは、前記第３の回路モジュールは、前記第２の
モジュールのキャリア再生を行う期間で、前記第１の回
路モジュールの処理結果と前記第２の回路モジュールの
処理結果とを加算して前記平滑化された位相比較信号を
生成する。
【００１８】また、第２の発明のキャリア再生装置は、
好ましくは、前記位相比較回路は、前記複数の位相シフ
ト変調方式のそれぞれに対応して設けられ、対応する位
相シフト変調方式に応じて前記混合の結果に対して位相
比較を行う複数の位相比較回路からなり、前記制御回路
は、前記変調信号に前記第１のモジュールの位相シフト
変調方式を識別する識別信号が含まれている場合に、前
記識別信号に基づいて、前記複数の位相比較回路から得
られた位相比較信号から一の位相比較信号を選択し、当
該選択した位相比較信号を前記フィルタ回路に向けて出
力するように制御する。
好ましくは、前記位相比較回路は、前記複数の位相シフ
ト変調方式のそれぞれに対応して設けられ、対応する位
相シフト変調方式に応じて前記混合の結果に対して位相
比較を行う複数の位相比較回路からなり、前記制御回路
は、前記変調信号に前記第１のモジュールの位相シフト
変調方式を識別する識別信号が含まれている場合に、前
記識別信号に基づいて、前記複数の位相比較回路から得
られた位相比較信号から一の位相比較信号を選択し、当
該選択した位相比較信号を前記フィルタ回路に向けて出
力するように制御する。
【００１９】また、第２の発明のキャリア再生装置は、
好ましくは、前記混合回路は、前記変調信号と前記フィ
ードバック信号との複素乗算を行う複素乗算回路であ
る。
好ましくは、前記混合回路は、前記変調信号と前記フィ
ードバック信号との複素乗算を行う複素乗算回路であ
る。
【００２０】また、第３の発明のフィルタ処理方法は、
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号のキャリア再生を行う際に、前記変調信号の位相比較
を行って得られた位相比較信号を平滑化するフィルタ処
理方法であって、前記変調信号の位相誤差補正を行うよ
うに、前記位相比較信号に所定の係数を乗算して第１の
信号を生成し、前記変調信号の周波数誤差補正を行うよ
うに、前記位相比較信号に対して所定の係数の乗算処理
および積分処理を行って第２の信号を生成し、前記第１
のモジュールのキャリア再生を行う期間で前記第１の信
号から前記平滑化された位相比較信号を生成し、前記第
２のモジュールのキャリア再生を行う期間で前記第１の
信号および前記第２の信号から前記平滑化された位相比
較信号を生成する。
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号のキャリア再生を行う際に、前記変調信号の位相比較
を行って得られた位相比較信号を平滑化するフィルタ処
理方法であって、前記変調信号の位相誤差補正を行うよ
うに、前記位相比較信号に所定の係数を乗算して第１の
信号を生成し、前記変調信号の周波数誤差補正を行うよ
うに、前記位相比較信号に対して所定の係数の乗算処理
および積分処理を行って第２の信号を生成し、前記第１
のモジュールのキャリア再生を行う期間で前記第１の信
号から前記平滑化された位相比較信号を生成し、前記第
２のモジュールのキャリア再生を行う期間で前記第１の
信号および前記第２の信号から前記平滑化された位相比
較信号を生成する。
【００２１】また、第４の発明のキャリア再生方法は、
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号変調信号のキャリア再生を行うキャリア再生方法であ
って、前記変調信号とフィードバック信号とを混合し、
前記混合の結果に対して位相比較を行って位相比較信号
を生成し、前記変調信号の位相誤差補正を行うように、
前記位相比較信号に所定の係数を乗算して第１の信号を
生成し、前記変調信号の周波数誤差補正を行うように、
前記位相比較信号に対して所定の係数の乗算処理および
積分処理を行って第２の信号を生成し、前記第１のモジ
ュールのキャリア再生を行う期間で前記第１の信号から
平滑化された位相比較信号を生成し、前記第２のモジュ
ールのキャリア再生を行う期間で前記第１の信号および
前記第２の信号から平滑化された位相比較信号を生成
し、前記平滑化された位相比較信号に基づいて前記フィ
ードバック信号を生成する。
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じあるいは前
記位相シフト変調方式よりも長い所定の位相シフト変調
方式で変調された第２の信号モジュールとを含む変調信
号変調信号のキャリア再生を行うキャリア再生方法であ
って、前記変調信号とフィードバック信号とを混合し、
前記混合の結果に対して位相比較を行って位相比較信号
を生成し、前記変調信号の位相誤差補正を行うように、
前記位相比較信号に所定の係数を乗算して第１の信号を
生成し、前記変調信号の周波数誤差補正を行うように、
前記位相比較信号に対して所定の係数の乗算処理および
積分処理を行って第２の信号を生成し、前記第１のモジ
ュールのキャリア再生を行う期間で前記第１の信号から
平滑化された位相比較信号を生成し、前記第２のモジュ
ールのキャリア再生を行う期間で前記第１の信号および
前記第２の信号から平滑化された位相比較信号を生成
し、前記平滑化された位相比較信号に基づいて前記フィ
ードバック信号を生成する。
【００２２】
【発明の実施の形態】以下、本発明の実施形態に係わる
受信装置について説明する。図１は、本実施形態の受信
装置９０の構成図である。受信装置９０は、例えば、図
３を用いて説明したＢＳデジタルＴＶ放送フォーマット
の信号を受信し、受信信号のキャリア再生、復調および
復号などを行う際に用いられる。
受信装置について説明する。図１は、本実施形態の受信
装置９０の構成図である。受信装置９０は、例えば、図
３を用いて説明したＢＳデジタルＴＶ放送フォーマット
の信号を受信し、受信信号のキャリア再生、復調および
復号などを行う際に用いられる。
【００２３】図１に示すように、受信装置９０は、例え
ば、入力端子１１０、局部発振回路１１１、同相検波回
路１１２、移相回路１１３、直交検波回路１１４、アナ
ログ増幅回路１１５，１１６、ＬＰＦ回路１１８，１１
９、Ａ／Ｄ変換回路１２０，１２１、発振回路１２２、
補間回路１０1 ，１０2 、複素乗算回路１３０、ロール
オフフィルタ回路１３１，１３２、ＴＣ８ＰＳＫ用位相
比較回路１３３ａ、ＱＰＳＫ用位相比較回路１３３ｂ、
ＢＰＳＫ用位相比較回路１３３ｃ、ループフィルタ回路
１３４、数値制御発振回路１３５、信号変換回路１３
６，１３７、シンボルデコード回路１４５、シンボル再
生回路１４６、ＡＧＣ(Automatic Gain Control)回路１
４７、ＰＷＭ信号生成回路１４８、ローパスフィルタ１
４９、選択回路１５０、ユニークワード検出回路１５
１、制御回路１５３および処理回路１５４を有する。
ば、入力端子１１０、局部発振回路１１１、同相検波回
路１１２、移相回路１１３、直交検波回路１１４、アナ
ログ増幅回路１１５，１１６、ＬＰＦ回路１１８，１１
９、Ａ／Ｄ変換回路１２０，１２１、発振回路１２２、
補間回路１０1 ，１０2 、複素乗算回路１３０、ロール
オフフィルタ回路１３１，１３２、ＴＣ８ＰＳＫ用位相
比較回路１３３ａ、ＱＰＳＫ用位相比較回路１３３ｂ、
ＢＰＳＫ用位相比較回路１３３ｃ、ループフィルタ回路
１３４、数値制御発振回路１３５、信号変換回路１３
６，１３７、シンボルデコード回路１４５、シンボル再
生回路１４６、ＡＧＣ(Automatic Gain Control)回路１
４７、ＰＷＭ信号生成回路１４８、ローパスフィルタ１
４９、選択回路１５０、ユニークワード検出回路１５
１、制御回路１５３および処理回路１５４を有する。
【００２４】ここで、ループフィルタ回路１３４が本発
明のフィルタ回路に対応している。また、本発明のキャ
リア再生装置との対応は、複素乗算回路１３０が本発明
の混合回路に対応し、ループフィルタ回路１３４が本発
明のフィルタ回路に対応し、数値制御発振回路１３５お
よび信号変換回路１３６，１３７が本発明の数値制御発
振回路に対応し、制御回路１５３が本発明の制御回路に
対応している。また、図３に示すパケットが本発明の第
１のモジュールに対応し、ＴＭＣＣ信号およびバースト
信号が本発明の第２のモジュールに対応している。
明のフィルタ回路に対応している。また、本発明のキャ
リア再生装置との対応は、複素乗算回路１３０が本発明
の混合回路に対応し、ループフィルタ回路１３４が本発
明のフィルタ回路に対応し、数値制御発振回路１３５お
よび信号変換回路１３６，１３７が本発明の数値制御発
振回路に対応し、制御回路１５３が本発明の制御回路に
対応している。また、図３に示すパケットが本発明の第
１のモジュールに対応し、ＴＭＣＣ信号およびバースト
信号が本発明の第２のモジュールに対応している。
【００２５】局部発振回路１１１は、受信信号Ｓ１１０
のキャリアとなる中間周波数の局部発振信号Ｓ１１１を
生成し、これを同相検波回路１１２および移相回路１１
３に出力する。同相検波回路１１２は、局部発振信号Ｓ
１１１と、入力端子１１０から入力された中間周波数の
受信信号Ｓ１１０とを乗算することでキャリアの同相成
分を検波してベースバンドのＩ信号Ｓ１１２を生成し、
これをアナログ増幅回路１１５に出力する。移相回路１
１３は、局部発振回路１１１からの局部発振信号Ｓ１１
１の位相を９０度移相させて局部発振信号Ｓ１１３を生
成し、これを直交検波回路１１４に出力する。直交検波
回路１１４は、局部発振信号Ｓ１１３と、入力端子１１
０から入力されたＱＰＳＫ変調された受信信号Ｓ１１０
とを乗算することでキャリアの直交成分を検波してベー
スバンドのＱ信号Ｓ１１４を生成し、これをアナログ増
幅回路１１６に出力する。
のキャリアとなる中間周波数の局部発振信号Ｓ１１１を
生成し、これを同相検波回路１１２および移相回路１１
３に出力する。同相検波回路１１２は、局部発振信号Ｓ
１１１と、入力端子１１０から入力された中間周波数の
受信信号Ｓ１１０とを乗算することでキャリアの同相成
分を検波してベースバンドのＩ信号Ｓ１１２を生成し、
これをアナログ増幅回路１１５に出力する。移相回路１
１３は、局部発振回路１１１からの局部発振信号Ｓ１１
１の位相を９０度移相させて局部発振信号Ｓ１１３を生
成し、これを直交検波回路１１４に出力する。直交検波
回路１１４は、局部発振信号Ｓ１１３と、入力端子１１
０から入力されたＱＰＳＫ変調された受信信号Ｓ１１０
とを乗算することでキャリアの直交成分を検波してベー
スバンドのＱ信号Ｓ１１４を生成し、これをアナログ増
幅回路１１６に出力する。
【００２６】アナログ増幅回路１１５は、ＬＰＦ回路１
４９からの増幅率制御信号Ｓ１４９に基づいて、Ｉ信号
Ｓ１１２を増幅してＩ信号Ｓ１１５を生成し、これをＬ
ＰＦ回路１１８に出力する。アナログ増幅回路１１６
は、ＬＰＦ回路１４９からの増幅率制御信号Ｓ１４９に
基づいて、Ｑ信号Ｓ１１４を増幅してＱ信号Ｓ１１６を
生成し、これをＬＰＦ回路１１９に出力する。
４９からの増幅率制御信号Ｓ１４９に基づいて、Ｉ信号
Ｓ１１２を増幅してＩ信号Ｓ１１５を生成し、これをＬ
ＰＦ回路１１８に出力する。アナログ増幅回路１１６
は、ＬＰＦ回路１４９からの増幅率制御信号Ｓ１４９に
基づいて、Ｑ信号Ｓ１１４を増幅してＱ信号Ｓ１１６を
生成し、これをＬＰＦ回路１１９に出力する。
【００２７】ＬＰＦ回路１１８は、Ｉ信号Ｓ１１５の高
域成分を除去してＩ信号Ｓ１１８を生成し、これをＡ／
Ｄ変換回路１２０に出力する。ＬＰＦ回路１１９は、Ｑ
信号Ｓ１１６の高域成分を除去してＱ信号Ｓ１１９を生
成し、これをＡ／Ｄ変換回路１２１に出力する。
域成分を除去してＩ信号Ｓ１１８を生成し、これをＡ／
Ｄ変換回路１２０に出力する。ＬＰＦ回路１１９は、Ｑ
信号Ｓ１１６の高域成分を除去してＱ信号Ｓ１１９を生
成し、これをＡ／Ｄ変換回路１２１に出力する。
【００２８】発振回路１２２は、受信信号Ｓ１１０の予
め決められたサンプリング周波数と同じ周波数を持つ発
振信号Ｓ１２２を生成し、これをＡ／Ｄ変換回路１２
０，１２１に出力する。ここで、サンプリング周波数
は、シンボルタイミング再生（キャリア再生）の都合
上、シンボルレートＲｓの２倍より大きくする。
め決められたサンプリング周波数と同じ周波数を持つ発
振信号Ｓ１２２を生成し、これをＡ／Ｄ変換回路１２
０，１２１に出力する。ここで、サンプリング周波数
は、シンボルタイミング再生（キャリア再生）の都合
上、シンボルレートＲｓの２倍より大きくする。
【００２９】Ａ／Ｄ変換回路１２０は、発振回路１２２
からの発振信号Ｓ１２２に基づいて、Ｉ信号Ｓ１１８の
Ａ／Ｄ変換を行ってデジタルのＩ信号１Ｓ２０を生成
し、これを補間回路１０1 に出力する。Ａ／Ｄ変換回路
１２１は、発振回路１２２からの発振信号Ｓ１２２に基
づいて、Ｑ信号Ｓ１１９のＡ／Ｄ変換を行ってデジタル
のＱ信号Ｓ１２１を生成し、これを補間回路１０2 に出
力する。
からの発振信号Ｓ１２２に基づいて、Ｉ信号Ｓ１１８の
Ａ／Ｄ変換を行ってデジタルのＩ信号１Ｓ２０を生成
し、これを補間回路１０1 に出力する。Ａ／Ｄ変換回路
１２１は、発振回路１２２からの発振信号Ｓ１２２に基
づいて、Ｑ信号Ｓ１１９のＡ／Ｄ変換を行ってデジタル
のＱ信号Ｓ１２１を生成し、これを補間回路１０2 に出
力する。
【００３０】補間回路１０1 は、シンボルデコード回路
１４５が適切なタイミングでシンボルの判定を行えるよ
うに、サンプルタイミング決定回路１１からのサンプリ
ングタイミング決定信号Ｓ１１に基づいてＩ信号Ｓ１２
３の補間処理を行ってＩ信号Ｓ１０1 を生成する。補間
回路１０2 は、シンボルデコード回路１４５が適切なタ
イミングでシンボルの判定を行えるように、サンプルタ
イミング決定回路１１からのサンプリングタイミング決
定信号Ｓ１１に基づいてＱ信号Ｓ１２４の補間処理を行
ってＱ信号Ｓ１０2 を生成する。
１４５が適切なタイミングでシンボルの判定を行えるよ
うに、サンプルタイミング決定回路１１からのサンプリ
ングタイミング決定信号Ｓ１１に基づいてＩ信号Ｓ１２
３の補間処理を行ってＩ信号Ｓ１０1 を生成する。補間
回路１０2 は、シンボルデコード回路１４５が適切なタ
イミングでシンボルの判定を行えるように、サンプルタ
イミング決定回路１１からのサンプリングタイミング決
定信号Ｓ１１に基づいてＱ信号Ｓ１２４の補間処理を行
ってＱ信号Ｓ１０2 を生成する。
【００３１】複素乗算回路１３０は、信号変換回路１３
６，１３７からのキャリア再生用（周波数引き込み並び
に位相同期用）の信号Ｓ１３６，Ｓ１３７を用いて、下
記式（２）に基づいて、Ｉ信号Ｓ１０1 およびＱ信号Ｓ
１０2 に対して周波数引き込み処理および位相同期処理
を行い、Ｉ信号Ｓ１３０ａおよびＱ信号Ｓ１３０ｂを生
成する。
６，１３７からのキャリア再生用（周波数引き込み並び
に位相同期用）の信号Ｓ１３６，Ｓ１３７を用いて、下
記式（２）に基づいて、Ｉ信号Ｓ１０1 およびＱ信号Ｓ
１０2 に対して周波数引き込み処理および位相同期処理
を行い、Ｉ信号Ｓ１３０ａおよびＱ信号Ｓ１３０ｂを生
成する。
【００３２】
【数２】
【００３３】ロールオフフィルタ回路１３１は、Ｉ信号
Ｓ１３０ａに符号間干渉を低減するためのフィルタ処理
を行ってＩ信号Ｓ１３１を生成する。ロールオフフィル
タ回路１３２は、Ｑ信号Ｓ１３０ｂに符号間干渉を低減
するためのフィルタ処理を行ってＱ信号Ｓ１３２を生成
する。Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２は、ＴＣ８
ＰＳＫ用位相比較回路１３３ａ、ＱＰＳＫ用位相比較回
路１３３ｂ、ＢＰＳＫ用位相比較回路１３３ｃ、シンボ
ルデコード回路１４５、シンボル再生回路１４６および
ユニークワード検出回路１５１に出力される。なお、本
実施形態では、ロールオフフィルタ回路１３１，１３２
をコスタスループ１５５内に構成した場合を例示した
が、これらを補間回路１０1 ，１０2 の直後に設置して
もよい。
Ｓ１３０ａに符号間干渉を低減するためのフィルタ処理
を行ってＩ信号Ｓ１３１を生成する。ロールオフフィル
タ回路１３２は、Ｑ信号Ｓ１３０ｂに符号間干渉を低減
するためのフィルタ処理を行ってＱ信号Ｓ１３２を生成
する。Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２は、ＴＣ８
ＰＳＫ用位相比較回路１３３ａ、ＱＰＳＫ用位相比較回
路１３３ｂ、ＢＰＳＫ用位相比較回路１３３ｃ、シンボ
ルデコード回路１４５、シンボル再生回路１４６および
ユニークワード検出回路１５１に出力される。なお、本
実施形態では、ロールオフフィルタ回路１３１，１３２
をコスタスループ１５５内に構成した場合を例示した
が、これらを補間回路１０1 ，１０2 の直後に設置して
もよい。
【００３４】ＴＣ８ＰＳＫ用位相比較回路１３３ａは、
ＴＣ８ＰＳＫ方式に基づいて、Ｉ信号Ｓ１３１およびＱ
信号Ｓ１３２によって決まる位相角と当該位相角に最も
近いシンボル点の位相角とを比較し、そのずれを示す位
相比較信号Ｓ１３３ａを選択回路１５０に出力する。Ｑ
ＰＳＫ用位相比較回路１３３ｂは、ＱＰＳＫ方式に基づ
いて、Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２によって決
まる位相角と当該位相角に最も近いシンボル点の位相角
とを比較し、そのずれを示す位相比較信号Ｓ１３３ｂを
選択回路１５０に出力する。ＢＰＳＫ用位相比較回路１
３３ｃは、ＢＰＳＫ方式に基づいて、Ｉ信号Ｓ１３１お
よびＱ信号Ｓ１３２によって決まる位相角と当該位相角
に最も近いシンボル点の位相角とを比較し、そのずれを
示す位相比較信号Ｓ１３３ｃを選択回路１５０に出力す
る。
ＴＣ８ＰＳＫ方式に基づいて、Ｉ信号Ｓ１３１およびＱ
信号Ｓ１３２によって決まる位相角と当該位相角に最も
近いシンボル点の位相角とを比較し、そのずれを示す位
相比較信号Ｓ１３３ａを選択回路１５０に出力する。Ｑ
ＰＳＫ用位相比較回路１３３ｂは、ＱＰＳＫ方式に基づ
いて、Ｉ信号Ｓ１３１およびＱ信号Ｓ１３２によって決
まる位相角と当該位相角に最も近いシンボル点の位相角
とを比較し、そのずれを示す位相比較信号Ｓ１３３ｂを
選択回路１５０に出力する。ＢＰＳＫ用位相比較回路１
３３ｃは、ＢＰＳＫ方式に基づいて、Ｉ信号Ｓ１３１お
よびＱ信号Ｓ１３２によって決まる位相角と当該位相角
に最も近いシンボル点の位相角とを比較し、そのずれを
示す位相比較信号Ｓ１３３ｃを選択回路１５０に出力す
る。
【００３５】選択回路１５０は、選択信号Ｓ１５３ａに
基づいて、位相比較信号Ｓ１３３ａ，Ｓ１３３ｂおよび
Ｓ１３３ｃのうち一の位相比較信号を選択し、当該選択
した位相比較信号Ｓ１５０をループフィルタ回路１３４
に出力する。
基づいて、位相比較信号Ｓ１３３ａ，Ｓ１３３ｂおよび
Ｓ１３３ｃのうち一の位相比較信号を選択し、当該選択
した位相比較信号Ｓ１５０をループフィルタ回路１３４
に出力する。
【００３６】ループフィルタ回路１３４は、位相比較信
号Ｓ１５０の高域成分を除去して位相比較信号Ｓ１３４
を生成し、これを数値制御発振回路１３５に出力する。
図２は、ループフィルタ回路１３４の構成図である。図
２に示すように、係数回路２００、切換回路２０１、係
数回路２０２、加算回路２０３、遅延回路２０４および
加算回路２０５を有する。図２において、係数回路２０
０が本発明の第１の回路モジュールに対応し、係数回路
２０２、加算回路２０３および遅延回路２０４が本発明
の第２の回路モジュールに対応し、切換回路２０１およ
び加算回路２０５が本発明の第３の回路モジュールに対
応している。ループフィルタ回路１３４では、位相誤差
補正を行う直接系と、周波数誤差補正を行う積分系とに
よって構成される。ここで、図２に示す係数回路２００
によって直接系が構成され、図２に示す係数回路２０
２、加算回路２０３および遅延回路２０４によって積分
系が構成される。
号Ｓ１５０の高域成分を除去して位相比較信号Ｓ１３４
を生成し、これを数値制御発振回路１３５に出力する。
図２は、ループフィルタ回路１３４の構成図である。図
２に示すように、係数回路２００、切換回路２０１、係
数回路２０２、加算回路２０３、遅延回路２０４および
加算回路２０５を有する。図２において、係数回路２０
０が本発明の第１の回路モジュールに対応し、係数回路
２０２、加算回路２０３および遅延回路２０４が本発明
の第２の回路モジュールに対応し、切換回路２０１およ
び加算回路２０５が本発明の第３の回路モジュールに対
応している。ループフィルタ回路１３４では、位相誤差
補正を行う直接系と、周波数誤差補正を行う積分系とに
よって構成される。ここで、図２に示す係数回路２００
によって直接系が構成され、図２に示す係数回路２０
２、加算回路２０３および遅延回路２０４によって積分
系が構成される。
【００３７】増幅回路２００は、選択回路１５０からの
位相比較信号Ｓ１５０に所定の係数を乗算して信号Ｓ２
００を生成し、これを加算回路２０５に出力する。切換
回路２０１は、制御回路１５３からの切換信号Ｓ１５３
ｂに基づいて、切換信号Ｓ１５３ｂが積分系を使用する
ことを指示する場合には位相比較信号Ｓ１５０を係数回
路２０２に出力し、切換信号Ｓ１５３ｂが積分系を使用
しないことを指示する場合には位相比較信号Ｓ１５０を
係数回路２０２に出力しない。すなわち、切換回路２０
１は、コスタスループ回路１５５が図３に示すＴＭＣＣ
信号およびバースト信号について処理を行っている場合
には、直接系と積分系との双方を使用して処理を行うよ
うに、位相比較信号Ｓ１５０を係数回路２０２に出力す
る。一方、切換回路２０１は、コスタスループ回路１５
５が図３に示す各パケットについて処理を行っている場
合には、直接系のみを使用し、積分系を使用しないで処
理を行うように、位相比較信号Ｓ１５０を係数回路２０
２には出力しない。
位相比較信号Ｓ１５０に所定の係数を乗算して信号Ｓ２
００を生成し、これを加算回路２０５に出力する。切換
回路２０１は、制御回路１５３からの切換信号Ｓ１５３
ｂに基づいて、切換信号Ｓ１５３ｂが積分系を使用する
ことを指示する場合には位相比較信号Ｓ１５０を係数回
路２０２に出力し、切換信号Ｓ１５３ｂが積分系を使用
しないことを指示する場合には位相比較信号Ｓ１５０を
係数回路２０２に出力しない。すなわち、切換回路２０
１は、コスタスループ回路１５５が図３に示すＴＭＣＣ
信号およびバースト信号について処理を行っている場合
には、直接系と積分系との双方を使用して処理を行うよ
うに、位相比較信号Ｓ１５０を係数回路２０２に出力す
る。一方、切換回路２０１は、コスタスループ回路１５
５が図３に示す各パケットについて処理を行っている場
合には、直接系のみを使用し、積分系を使用しないで処
理を行うように、位相比較信号Ｓ１５０を係数回路２０
２には出力しない。
【００３８】係数回路２０２は、切換回路２０１から位
相比較信号Ｓ１５０を入力した場合に、当該位相比較信
号Ｓ１５０に所定の係数を乗算して信号Ｓ２０２を生成
し、これを加算回路２０３に出力する。加算回路２０３
は、係数回路２０２からの信号Ｓ２０２と、遅延回路２
０４からの信号Ｓ２０４とを加算して信号Ｓ２０３を生
成し、これを遅延回路２０４および加算回路２０５に出
力する。遅延回路２０４は、加算回路２０３からの信号
Ｓ２０２を例えば１クロックサイクル遅延した信号Ｓ２
０４を加算回路２０３に出力する。加算回路２０５は、
信号Ｓ２００と信号Ｓ２０３とを加算して位相比較信号
Ｓ１３４を生成し、これを図１に示す数値制御発振回路
１３５に出力する。
相比較信号Ｓ１５０を入力した場合に、当該位相比較信
号Ｓ１５０に所定の係数を乗算して信号Ｓ２０２を生成
し、これを加算回路２０３に出力する。加算回路２０３
は、係数回路２０２からの信号Ｓ２０２と、遅延回路２
０４からの信号Ｓ２０４とを加算して信号Ｓ２０３を生
成し、これを遅延回路２０４および加算回路２０５に出
力する。遅延回路２０４は、加算回路２０３からの信号
Ｓ２０２を例えば１クロックサイクル遅延した信号Ｓ２
０４を加算回路２０３に出力する。加算回路２０５は、
信号Ｓ２００と信号Ｓ２０３とを加算して位相比較信号
Ｓ１３４を生成し、これを図１に示す数値制御発振回路
１３５に出力する。
【００３９】ループフィルタ回路１３４では、図３に示
すＢＰＳＫ変調されたＴＭＣＣ信号およびバースト信号
の処理をコスタスループ回路１５５が行う場合には従来
と同様に、直接系と積分系との双方を使用することで、
位相誤差補正および周波数誤差補正の双方を行う。ま
た、ループフィルタ回路１３４では、ＱＰＳＫ変調ある
いは８ＰＳＫ変調される可能性がある図３に示す各パケ
ットの処理をコスタスループ回路１５５が行う場合に
は、直接系のみを使用して位相誤差補正を行うことで、
連続したキャリア再生を可能にする。そのため、ループ
フィルタ回路１３４によれば、従来のようにコスタスル
ープ回路１５５が図３に示すＴＭＣＣ信号およびバース
ト信号について処理を行うときにのみキャリア再生を行
う場合の問題である、パケット部分で生じる位相ノイズ
が十分に除去できずに後段のエラー訂正処理に悪影響が
及ぼされることを防止できる。また、ループフィルタ回
路１３４によれば、パケットについての積分系による処
理を行わないことから、当該パケットがＱＰＳＫ変調あ
るいは８ＰＳＫ変調されており、しかもＣ／Ｎ特性が低
い場合に、誤った位相比較情報が積分系に蓄積されるこ
とを防止でき、キャリア再生を高性能に行うことができ
る。
すＢＰＳＫ変調されたＴＭＣＣ信号およびバースト信号
の処理をコスタスループ回路１５５が行う場合には従来
と同様に、直接系と積分系との双方を使用することで、
位相誤差補正および周波数誤差補正の双方を行う。ま
た、ループフィルタ回路１３４では、ＱＰＳＫ変調ある
いは８ＰＳＫ変調される可能性がある図３に示す各パケ
ットの処理をコスタスループ回路１５５が行う場合に
は、直接系のみを使用して位相誤差補正を行うことで、
連続したキャリア再生を可能にする。そのため、ループ
フィルタ回路１３４によれば、従来のようにコスタスル
ープ回路１５５が図３に示すＴＭＣＣ信号およびバース
ト信号について処理を行うときにのみキャリア再生を行
う場合の問題である、パケット部分で生じる位相ノイズ
が十分に除去できずに後段のエラー訂正処理に悪影響が
及ぼされることを防止できる。また、ループフィルタ回
路１３４によれば、パケットについての積分系による処
理を行わないことから、当該パケットがＱＰＳＫ変調あ
るいは８ＰＳＫ変調されており、しかもＣ／Ｎ特性が低
い場合に、誤った位相比較情報が積分系に蓄積されるこ
とを防止でき、キャリア再生を高性能に行うことができ
る。
【００４０】数値制御発振回路１３５は、オーバーフロ
ーを禁止しない累積加算回路であり、位相比較信号Ｓ１
３４の値に応じてそのダイナミックレンジまでの加算動
作を行って発振状態となり、位相信号Ｓ１３４の値に応
じた発振周波数を持つ信号Ｓ１３５を生成し、これを信
号変換回路１３６，１３７に出力する。すなわち、数値
制御発振回路１３５は、アナログ回路における電圧制御
発振回路（ＶＣＯ）と同じ動作をデジタルで行う。
ーを禁止しない累積加算回路であり、位相比較信号Ｓ１
３４の値に応じてそのダイナミックレンジまでの加算動
作を行って発振状態となり、位相信号Ｓ１３４の値に応
じた発振周波数を持つ信号Ｓ１３５を生成し、これを信
号変換回路１３６，１３７に出力する。すなわち、数値
制御発振回路１３５は、アナログ回路における電圧制御
発振回路（ＶＣＯ）と同じ動作をデジタルで行う。
【００４１】信号変換回路１３６は、例えばＳＩＮ特性
を持つ８ビットの分解能の信号を格納したＲＯＭを有
し、数値制御発振回路１３５からの信号Ｓ１３５に応じ
てＲＯＭから読み出したＳＩＮ特性の信号Ｓ１３６を複
素乗算回路１３０に出力する。信号変換回路１３７は、
例えばＣＯＳ特性を持つ８ビットの分解能の信号を格納
したＲＯＭを有し、数値制御発振回路１３５からの信号
Ｓ１３５に応じてＲＯＭから読み出したＣＯＳ特性の信
号Ｓ１３７を複素乗算回路１３０に出力する。
を持つ８ビットの分解能の信号を格納したＲＯＭを有
し、数値制御発振回路１３５からの信号Ｓ１３５に応じ
てＲＯＭから読み出したＳＩＮ特性の信号Ｓ１３６を複
素乗算回路１３０に出力する。信号変換回路１３７は、
例えばＣＯＳ特性を持つ８ビットの分解能の信号を格納
したＲＯＭを有し、数値制御発振回路１３５からの信号
Ｓ１３５に応じてＲＯＭから読み出したＣＯＳ特性の信
号Ｓ１３７を複素乗算回路１３０に出力する。
【００４２】ここで、複素乗算回路１３０、ロールオフ
フィルタ回路１３１，１３２、ＴＣ８ＰＳＫ用位相比較
回路１３３ａ、ＱＰＳＫ用位相比較回路１３３ｂ、ＢＰ
ＳＫ用位相比較回路１３３ｃ、選択回路１５０、ループ
フィルタ回路１３４、数値制御発振回路１３５および信
号変換回路１３６，１３７によってコスタスループ(Cos
tas Loop) 回路１５５が構成される。
フィルタ回路１３１，１３２、ＴＣ８ＰＳＫ用位相比較
回路１３３ａ、ＱＰＳＫ用位相比較回路１３３ｂ、ＢＰ
ＳＫ用位相比較回路１３３ｃ、選択回路１５０、ループ
フィルタ回路１３４、数値制御発振回路１３５および信
号変換回路１３６，１３７によってコスタスループ(Cos
tas Loop) 回路１５５が構成される。
【００４３】シンボルデコード回路１４５は、ロールオ
フフィルタ回路１３１および１３２から入力したキャリ
ア再生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシ
ンボルを、所定の対応表を用いて変換するデコード処理
を行い、デコード結果の信号Ｓ１４５を処理回路１５４
に出力する。
フフィルタ回路１３１および１３２から入力したキャリ
ア再生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシ
ンボルを、所定の対応表を用いて変換するデコード処理
を行い、デコード結果の信号Ｓ１４５を処理回路１５４
に出力する。
【００４４】シンボル再生回路１４６は、ロールオフフ
ィルタ回路１３１および１３２から入力したキャリア再
生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシンボ
ルのタイミングを検出し、その結果に応じたシンボル再
生信号Ｓ１４６を補間回路１０1 および１０2 に出力す
る。
ィルタ回路１３１および１３２から入力したキャリア再
生されたＩ信号Ｓ１３１およびＱ信号Ｓ１３２のシンボ
ルのタイミングを検出し、その結果に応じたシンボル再
生信号Ｓ１４６を補間回路１０1 および１０2 に出力す
る。
【００４５】ＡＧＣ回路１４７は、Ａ／Ｄ変換回路１２
０，１２１の後段の回路において安定した適切な振幅を
用いて処理が行えるように、Ｉ信号Ｓ１３１およびＱ信
号Ｓ１３２の振幅値を用いて、アナログ増幅回路１１
５，１１６の増幅率を制御するためのデジタルの増幅率
制御信号Ｓ１４７を例えば８ビットの分解能で生成し、
これをＰＷＭ信号生成回路１４８に出力する。
０，１２１の後段の回路において安定した適切な振幅を
用いて処理が行えるように、Ｉ信号Ｓ１３１およびＱ信
号Ｓ１３２の振幅値を用いて、アナログ増幅回路１１
５，１１６の増幅率を制御するためのデジタルの増幅率
制御信号Ｓ１４７を例えば８ビットの分解能で生成し、
これをＰＷＭ信号生成回路１４８に出力する。
【００４６】ＰＷＭ信号生成回路１４８は、デジタルの
増幅率制御信号Ｓ１４７を、アナログ信号を得るための
ＰＷＭ信号である増幅率制御信号Ｓ１４８に変換し、こ
れをローパスフィルタ１４９に出力する。ローパスフィ
ルタ１４９は、増幅率制御信号Ｓ１４８の高域成分を除
去して、アナログの増幅率制御信号Ｓ１４９を生成し、
これをアナログ増幅回路１１５および１１６に出力す
る。
増幅率制御信号Ｓ１４７を、アナログ信号を得るための
ＰＷＭ信号である増幅率制御信号Ｓ１４８に変換し、こ
れをローパスフィルタ１４９に出力する。ローパスフィ
ルタ１４９は、増幅率制御信号Ｓ１４８の高域成分を除
去して、アナログの増幅率制御信号Ｓ１４９を生成し、
これをアナログ増幅回路１１５および１１６に出力す
る。
【００４７】ユニークワード検出回路１５１は、Ｉ信号
Ｓ１３１およびＱ信号Ｓ１３２に基づいて、図３に示す
ユニークワードｗ１，ｗ２，ｗ３の検出を行い、当該検
出したタイミングを示す検出信号Ｓ１５１を制御回路１
５３に出力する。
Ｓ１３１およびＱ信号Ｓ１３２に基づいて、図３に示す
ユニークワードｗ１，ｗ２，ｗ３の検出を行い、当該検
出したタイミングを示す検出信号Ｓ１５１を制御回路１
５３に出力する。
【００４８】制御回路１５３は、処理回路１５４からの
ＴＭＣＣ解析信号Ｓ１５４に基づいて、Ｉ信号Ｓ１３２
およびＱ信号Ｓ１３１の変調方式に対応した位相比較信
号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃを選択するよう
に選択信号Ｓ１５３ａを生成し、これを選択回路１５０
に出力する。このとき、制御回路１５３は、ユニークワ
ード検出回路１５１からの検出信号Ｓ１５１に基づい
て、位相比較信号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃ
の選択を切り換えるタイミングを決定する。
ＴＭＣＣ解析信号Ｓ１５４に基づいて、Ｉ信号Ｓ１３２
およびＱ信号Ｓ１３１の変調方式に対応した位相比較信
号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃを選択するよう
に選択信号Ｓ１５３ａを生成し、これを選択回路１５０
に出力する。このとき、制御回路１５３は、ユニークワ
ード検出回路１５１からの検出信号Ｓ１５１に基づい
て、位相比較信号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃ
の選択を切り換えるタイミングを決定する。
【００４９】また、制御回路１５３は、ユニークワード
検出回路１５１からの検出信号Ｓ１５１に基づいて、図
３に示すＴＭＣＣ信号およびバースト信号の処理をコス
タスループ回路１５５が行う期間に、ループフィルタ回
路１３４が直接系と積分系との双方を使用して処理を行
うように、積分系を使用することを指示する切換信号Ｓ
１５３ｂをループフィルタ回路１３４に出力する。
検出回路１５１からの検出信号Ｓ１５１に基づいて、図
３に示すＴＭＣＣ信号およびバースト信号の処理をコス
タスループ回路１５５が行う期間に、ループフィルタ回
路１３４が直接系と積分系との双方を使用して処理を行
うように、積分系を使用することを指示する切換信号Ｓ
１５３ｂをループフィルタ回路１３４に出力する。
【００５０】また、制御回路１５３は、ユニークワード
検出回路１５１からの検出信号Ｓ１５１に基づいて、図
３に示す各パケットの処理をコスタスループ回路１５５
が行う期間に、ループフィルタ回路１３４が直接系のみ
を使用して処理を行い、積分系を使用しないように、積
分系を使用しないことを指示する切換信号Ｓ１５３ｂを
ループフィルタ回路１３４に出力する。
検出回路１５１からの検出信号Ｓ１５１に基づいて、図
３に示す各パケットの処理をコスタスループ回路１５５
が行う期間に、ループフィルタ回路１３４が直接系のみ
を使用して処理を行い、積分系を使用しないように、積
分系を使用しないことを指示する切換信号Ｓ１５３ｂを
ループフィルタ回路１３４に出力する。
【００５１】処理回路１５４は、シンボルデコード回路
１４５からのデコードされた信号Ｓ１４５の復号処理、
誤り訂正処理、ＴＭＣＣ信号の検出および解析処理を行
い、ＴＭＣＣ信号の解析結果を示すＴＭＣＣ解析信号Ｓ
１５４を制御回路１５３に出力する。
１４５からのデコードされた信号Ｓ１４５の復号処理、
誤り訂正処理、ＴＭＣＣ信号の検出および解析処理を行
い、ＴＭＣＣ信号の解析結果を示すＴＭＣＣ解析信号Ｓ
１５４を制御回路１５３に出力する。
【００５２】以下、受信装置９０の動作を説明する。衛
星中継器を介して受信した受信信号Ｓ１１０の同相成分
が、同相検波回路１１２において、局部発振信号Ｓ１１
１を用いて検波され、ベースバンドのＩ信号Ｓ１１２が
生成される。また、それと並行して、受信信号Ｓ１１０
の直交成分が、直交検波回路１１４において、局部発振
信号Ｓ１１１と９０度位相差を持つ局部発生信号Ｓ１１
３を用いて検波され、ベースバンドのＱ信号Ｓ１１４が
生成される。
星中継器を介して受信した受信信号Ｓ１１０の同相成分
が、同相検波回路１１２において、局部発振信号Ｓ１１
１を用いて検波され、ベースバンドのＩ信号Ｓ１１２が
生成される。また、それと並行して、受信信号Ｓ１１０
の直交成分が、直交検波回路１１４において、局部発振
信号Ｓ１１１と９０度位相差を持つ局部発生信号Ｓ１１
３を用いて検波され、ベースバンドのＱ信号Ｓ１１４が
生成される。
【００５３】アナログ増幅回路１１５における増幅率制
御信号Ｓ１４９に基づいた増幅処理によって、Ｉ信号Ｓ
１１２からＩ信号Ｓ１１５が生成される。ＬＰＦ回路１
１８におけるＬＰＦ処理およびＡ／Ｄ変換回路１２０に
おけるＡ／Ｄ変換処理を経て、Ｉ信号Ｓ１１５からＩ信
号Ｓ１２０が生成される。次に、補間回路１０1 におい
て、シンボルデコード回路１４５が適切なタイミングで
シンボルの判定を行えるように、サンプルタイミング決
定回路１１からのサンプルタイミング決定信号Ｓ１１に
基づいてＩ信号Ｓ１２３の補間処理が行われてＩ信号Ｓ
１０1 が生成される。
御信号Ｓ１４９に基づいた増幅処理によって、Ｉ信号Ｓ
１１２からＩ信号Ｓ１１５が生成される。ＬＰＦ回路１
１８におけるＬＰＦ処理およびＡ／Ｄ変換回路１２０に
おけるＡ／Ｄ変換処理を経て、Ｉ信号Ｓ１１５からＩ信
号Ｓ１２０が生成される。次に、補間回路１０1 におい
て、シンボルデコード回路１４５が適切なタイミングで
シンボルの判定を行えるように、サンプルタイミング決
定回路１１からのサンプルタイミング決定信号Ｓ１１に
基づいてＩ信号Ｓ１２３の補間処理が行われてＩ信号Ｓ
１０1 が生成される。
【００５４】また、上述したＩ信号の処理と並行して以
下に示すＱ信号の処理が行われる。すなわち、アナログ
増幅回路１１６における増幅率制御信号Ｓ１４９に基づ
いた増幅処理によって、Ｑ信号Ｓ１１４からＱ信号Ｓ１
１６が生成される。ＬＰＦ回路１１９におけるＬＰＦ処
理およびＡ／Ｄ変換回路１２１におけるＡ／Ｄ変換処理
を経て、Ｑ信号Ｓ１１６からＱ信号Ｓ１２１が生成され
る。次に、補間回路１０2 において、シンボルデコード
回路１４５が適切なタイミングでシンボルの判定を行え
るように、サンプルタイミング決定回路１１からのサン
プルタイミング決定信号Ｓ１１に基づいてＱ信号Ｓ１２
４の補間処理が行われてＱ信号Ｓ１０2 が生成される。
下に示すＱ信号の処理が行われる。すなわち、アナログ
増幅回路１１６における増幅率制御信号Ｓ１４９に基づ
いた増幅処理によって、Ｑ信号Ｓ１１４からＱ信号Ｓ１
１６が生成される。ＬＰＦ回路１１９におけるＬＰＦ処
理およびＡ／Ｄ変換回路１２１におけるＡ／Ｄ変換処理
を経て、Ｑ信号Ｓ１１６からＱ信号Ｓ１２１が生成され
る。次に、補間回路１０2 において、シンボルデコード
回路１４５が適切なタイミングでシンボルの判定を行え
るように、サンプルタイミング決定回路１１からのサン
プルタイミング決定信号Ｓ１１に基づいてＱ信号Ｓ１２
４の補間処理が行われてＱ信号Ｓ１０2 が生成される。
【００５５】そして、コスタスループ回路１５５におい
て、Ｉ信号Ｓ１０1 およびＱ信号Ｓ１０2 の周波数引き
込み処理および位相同期処理などのキャリア再生処理が
行われる。
て、Ｉ信号Ｓ１０1 およびＱ信号Ｓ１０2 の周波数引き
込み処理および位相同期処理などのキャリア再生処理が
行われる。
【００５６】このとき、処理回路１５４におけるＴＭＣ
Ｃ信号の復号および検出処理に応じて、ＴＭＣＣ解析信
号Ｓ１５４が処理回路１５４から制御回路１５３に出力
される。そして、制御回路１５３は、ＴＭＣＣ信号およ
びバースト信号の期間では位相比較信号Ｓ１３３ｃを選
択し、パケットの期間では当該パケット変調方式に対応
した位相比較信号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃ
を選択することを指示する選択信号Ｓ１５３ａを選択回
路１５０に出力する。これにより、Ｉ信号Ｓ１３２およ
びＱ信号Ｓ１３１が、対応する変調方式に応じた位相比
較を行ってキャリア再生処理される。
Ｃ信号の復号および検出処理に応じて、ＴＭＣＣ解析信
号Ｓ１５４が処理回路１５４から制御回路１５３に出力
される。そして、制御回路１５３は、ＴＭＣＣ信号およ
びバースト信号の期間では位相比較信号Ｓ１３３ｃを選
択し、パケットの期間では当該パケット変調方式に対応
した位相比較信号Ｓ１３３ａ，Ｓ１３３ｂ，Ｓ１３３ｃ
を選択することを指示する選択信号Ｓ１５３ａを選択回
路１５０に出力する。これにより、Ｉ信号Ｓ１３２およ
びＱ信号Ｓ１３１が、対応する変調方式に応じた位相比
較を行ってキャリア再生処理される。
【００５７】また、制御回路１５３は、ＴＭＣＣ信号お
よびバースト信号の処理をコスタスループ回路１５５が
行う期間では、積分系を使用することを指示する切換信
号Ｓ１５３ｂをループフィルタ回路１３４に出力する。
また、制御回路１５３は、各パケットの処理をコスタス
ループ回路１５５が行う期間では、積分系を使用しない
ことを指示する切換信号Ｓ１５３ｂをループフィルタ回
路１３４に出力する。これにより、ループフィルタ回路
１３４では、図３に示すＢＰＳＫ変調されたＴＭＣＣ信
号およびバースト信号の処理をコスタスループ回路１５
５が行う場合には従来と同様に、直接系と積分系との双
方を使用することで、位相誤差補正および周波数誤差補
正の双方を行う。また、ループフィルタ回路１３４で
は、ＱＰＳＫ変調あるいは８ＰＳＫ変調される可能性が
ある図３に示す各パケットの処理をコスタスループ回路
１５５が行う場合には、直接系のみを使用して位相誤差
補正を行うことで、連続したキャリア再生を可能にす
る。
よびバースト信号の処理をコスタスループ回路１５５が
行う期間では、積分系を使用することを指示する切換信
号Ｓ１５３ｂをループフィルタ回路１３４に出力する。
また、制御回路１５３は、各パケットの処理をコスタス
ループ回路１５５が行う期間では、積分系を使用しない
ことを指示する切換信号Ｓ１５３ｂをループフィルタ回
路１３４に出力する。これにより、ループフィルタ回路
１３４では、図３に示すＢＰＳＫ変調されたＴＭＣＣ信
号およびバースト信号の処理をコスタスループ回路１５
５が行う場合には従来と同様に、直接系と積分系との双
方を使用することで、位相誤差補正および周波数誤差補
正の双方を行う。また、ループフィルタ回路１３４で
は、ＱＰＳＫ変調あるいは８ＰＳＫ変調される可能性が
ある図３に示す各パケットの処理をコスタスループ回路
１５５が行う場合には、直接系のみを使用して位相誤差
補正を行うことで、連続したキャリア再生を可能にす
る。
【００５８】以上説明したように、受信装置９０によれ
ば、上述したように、ループフィルタ回路１３４を動作
させることで、従来のようにコスタスループ回路１５５
が図３に示すＴＭＣＣ信号およびバースト信号について
処理を行うときにのみキャリア再生を行う場合の問題で
ある、パケット部分で生じる位相ノイズが十分に除去で
きずに後段のエラー訂正処理に悪影響が及ぼされること
を防止できる。また、受信装置９０によれば、ループフ
ィルタ回路１３４はパケットについての積分系による処
理を行わないことから、当該パケットがＱＰＳＫ変調あ
るいは８ＰＳＫ変調されており、しかもＣ／Ｎ特性が低
い場合に、誤った位相比較情報が積分系に蓄積されるこ
とを防止でき、キャリア再生を高性能に行うことができ
る。
ば、上述したように、ループフィルタ回路１３４を動作
させることで、従来のようにコスタスループ回路１５５
が図３に示すＴＭＣＣ信号およびバースト信号について
処理を行うときにのみキャリア再生を行う場合の問題で
ある、パケット部分で生じる位相ノイズが十分に除去で
きずに後段のエラー訂正処理に悪影響が及ぼされること
を防止できる。また、受信装置９０によれば、ループフ
ィルタ回路１３４はパケットについての積分系による処
理を行わないことから、当該パケットがＱＰＳＫ変調あ
るいは８ＰＳＫ変調されており、しかもＣ／Ｎ特性が低
い場合に、誤った位相比較情報が積分系に蓄積されるこ
とを防止でき、キャリア再生を高性能に行うことができ
る。
【００５９】本発明は上述した実施形態には限定されな
い。例えば、上述した実施形態では、本発明の第１のモ
ジュールの位相シフト変調方式としてＢＰＳＫ、ＱＰＳ
Ｋおよび８ＰＳＫを例示し、第２のモジュールの位相シ
フト変調方式としてＢＰＳＫを例示したが、第１の信号
モジュールおよび第２の信号モジュールの位相シフト変
調方式は、第２の信号モジュールのシンボル間隔が、第
１の信号モジュールのシンボル間隔と同じか、またはそ
れよりも長ければ特に限定されない。
い。例えば、上述した実施形態では、本発明の第１のモ
ジュールの位相シフト変調方式としてＢＰＳＫ、ＱＰＳ
Ｋおよび８ＰＳＫを例示し、第２のモジュールの位相シ
フト変調方式としてＢＰＳＫを例示したが、第１の信号
モジュールおよび第２の信号モジュールの位相シフト変
調方式は、第２の信号モジュールのシンボル間隔が、第
１の信号モジュールのシンボル間隔と同じか、またはそ
れよりも長ければ特に限定されない。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じか、または
前記位相シフト変調方式よりも長い所定の位相シフト変
調方式で変調された第２の信号モジュールとを含む変調
信号のキャリア再生を高精度に行うことができるフィル
タ回路およびその方法とキャリア再生装置およびその方
法を提供できる。
複数の位相シフト変調方式のうち指定された変調方式で
それぞれ変調された複数の第１の信号モジュールと、シ
ンボル間隔が前記位相シフト変調方式と同じか、または
前記位相シフト変調方式よりも長い所定の位相シフト変
調方式で変調された第２の信号モジュールとを含む変調
信号のキャリア再生を高精度に行うことができるフィル
タ回路およびその方法とキャリア再生装置およびその方
法を提供できる。
【図１】図１は、本発明の実施形態の受信装置の構成図
である。
である。
【図２】図２は、図１に示すループフィルタ回路の構成
図である。
図である。
【図３】図３は、ＢＳデジタル放送フォーマットの信号
を説明するための図である。
を説明するための図である。
【図４】図４は、図３に示すフォーマットの信号を受信
する受信装置の構成図である。
する受信装置の構成図である。
【図５】図５は、図４に示す受信装置の従来のループフ
ィルタ回路を説明するための図である。
ィルタ回路を説明するための図である。
【図６】受信信号内のパケットが８ＰＳＫ変調されてい
る場合に、Ｃ／Ｎ特性が低下したときのシンボル点の状
態を説明するための図である。
る場合に、Ｃ／Ｎ特性が低下したときのシンボル点の状
態を説明するための図である。
１１０…入力端子、１１１…局部発振回路、１１２…同
相検波回路、１１３…移相回路、１１４…直交検波回
路、１１５，１１６…増幅回路、１１８，１１９…ＬＰ
Ｆ回路、１２０，１２１…Ａ／Ｄ変換回路、１０1 ，１
０2 …補間回路、１３０…複素乗算回路、１３１，１３
２…ロールオフフィルタ回路、１３３ａ…ＴＣ８ＰＳＫ
用位相比較回路、１３３ｂ…ＱＰＳＫ用位相比較回路、
１３３ｃ…ＢＰＳＫ用位相比較回路、１３４…ループフ
ィルタ回路、１３５…数値制御発振回路、１３６，１３
７…信号変換回路、１４５…シンボルデコード回路、１
４６…シンボル再生回路、１４７…ＡＧＣ回路、１４８
…ＰＷＭ信号生成回路、１５０…選択回路、１５１…ユ
ニークワード検出回路、１５３…制御回路、１５４…処
理回路、２００，２０２…係数回路、２０１…切換回
路、２０３，２０５…加算回路、２０４…遅延回路
相検波回路、１１３…移相回路、１１４…直交検波回
路、１１５，１１６…増幅回路、１１８，１１９…ＬＰ
Ｆ回路、１２０，１２１…Ａ／Ｄ変換回路、１０1 ，１
０2 …補間回路、１３０…複素乗算回路、１３１，１３
２…ロールオフフィルタ回路、１３３ａ…ＴＣ８ＰＳＫ
用位相比較回路、１３３ｂ…ＱＰＳＫ用位相比較回路、
１３３ｃ…ＢＰＳＫ用位相比較回路、１３４…ループフ
ィルタ回路、１３５…数値制御発振回路、１３６，１３
７…信号変換回路、１４５…シンボルデコード回路、１
４６…シンボル再生回路、１４７…ＡＧＣ回路、１４８
…ＰＷＭ信号生成回路、１５０…選択回路、１５１…ユ
ニークワード検出回路、１５３…制御回路、１５４…処
理回路、２００，２０２…係数回路、２０１…切換回
路、２０３，２０５…加算回路、２０４…遅延回路
Claims (10)
- 【請求項１】複数の位相シフト変調方式のうち指定され
た変調方式でそれぞれ変調された複数の第１の信号モジ
ュールと、シンボル間隔が前記位相シフト変調方式と同
じか、または前記位相シフト変調方式よりも長い所定の
位相シフト変調方式で変調された第２の信号モジュール
とを含む変調信号のキャリア再生を行う際に、前記変調
信号の位相比較を行って得られた位相比較信号を平滑化
するために用いられるフィルタ回路であって、 前記変調信号の位相誤差補正を行うように、前記位相比
較信号に所定の係数を乗算する処理を行う第１の回路モ
ジュールと、 前記変調信号の周波数誤差補正を行うように、前記位相
比較信号に対して所定の係数の乗算処理および積分処理
を行う第２の回路モジュールと、 前記第１のモジュールのキャリア再生を行う期間で前記
第１の回路モジュールの処理結果から前記平滑化された
位相比較信号を生成し、前記第２のモジュールのキャリ
ア再生を行う期間で前記第１の回路モジュールおよび前
記第２の回路モジュールの処理結果から前記平滑化され
た位相比較信号を生成する第３の回路モジュールとを有
するフィルタ回路。 - 【請求項２】前記第３の回路モジュールは、前記第２の
モジュールのキャリア再生を行う期間で、前記第１の回
路モジュールの処理結果と前記第２の回路モジュールの
処理結果とを加算して前記平滑化された位相比較信号を
生成する請求項１に記載のフィルタ回路。 - 【請求項３】複数の位相シフト変調方式のうち指定され
た変調方式でそれぞれ変調された複数の第１の信号モジ
ュールと、シンボル間隔が前記位相シフト変調方式と同
じか、または前記位相シフト変調方式よりも長い所定の
位相シフト変調方式で変調された第２の信号モジュール
とを含む変調信号変調信号のキャリア再生を行うキャリ
ア再生装置であって、 前記変調信号とフィードバック信号とを混合する混合回
路と、 前記混合の結果に対して位相比較を行って位相比較信号
を生成する位相比較回路と、 前記位相比較信号を平滑化するフィルタ回路と、 前記平滑化された位相比較信号に基づいて前記フィード
バック信号を生成する数値制御発振回路と、 前記変調信号内の前記第１のモジュールおよび前記第２
のモジュールのタイミングを検出し、その検出結果に基
づいて、前記フィルタ回路を制御する制御信号を生成す
る制御回路とを有するキャリア再生装置であって、 前記フィルタ回路は、 前記変調信号の位相誤差補正を行うように、前記位相比
較信号に所定の係数を乗算する処理を行う第１の回路モ
ジュールと、 前記変調信号の周波数誤差補正を行うように、前記位相
比較信号に対して所定の係数の乗算処理および積分処理
を行う第２の回路モジュールと、 前記制御信号に基づいて、前記第１のモジュールのキャ
リア再生を行う期間で前記第１の回路モジュールの処理
結果から前記平滑化された位相比較信号を生成し、前記
第２のモジュールのキャリア再生を行う期間で前記第１
の回路モジュールおよび前記第２の回路モジュールの処
理結果から前記平滑化された位相比較信号を生成する第
３の回路モジュールとを有するキャリア再生装置。 - 【請求項４】前記第３の回路モジュールは、前記第２の
モジュールのキャリア再生を行う期間で、前記第１の回
路モジュールの処理結果と前記第２の回路モジュールの
処理結果とを加算して前記平滑化された位相比較信号を
生成する請求項３に記載のキャリア再生装置。 - 【請求項５】前記位相比較回路は、前記複数の位相シフ
ト変調方式のそれぞれに対応して設けられ、対応する位
相シフト変調方式に応じて前記混合の結果に対して位相
比較を行う複数の位相比較回路からなり、 前記制御回路は、前記変調信号に前記第１のモジュール
の位相シフト変調方式を識別する識別信号が含まれてい
る場合に、前記識別信号に基づいて、前記複数の位相比
較回路から得られた位相比較信号から一の位相比較信号
を選択し、当該選択した位相比較信号を前記フィルタ回
路に向けて出力するように制御する請求項３に記載のキ
ャリア再生装置。 - 【請求項６】前記混合回路は、前記変調信号と前記フィ
ードバック信号との複素乗算を行う複素乗算回路である
請求項３に記載のキャリア再生装置。 - 【請求項７】複数の位相シフト変調方式のうち指定され
た変調方式でそれぞれ変調された複数の第１の信号モジ
ュールと、シンボル間隔が前記位相シフト変調方式と同
じか、または前記位相シフト変調方式よりも長い所定の
位相シフト変調方式で変調された第２の信号モジュール
とを含む変調信号のキャリア再生を行う際に、前記変調
信号の位相比較を行って得られた位相比較信号を平滑化
するフィルタ処理方法であって、 前記変調信号の位相誤差補正を行うように、前記位相比
較信号に所定の係数を乗算して第１の信号を生成し、 前記変調信号の周波数誤差補正を行うように、前記位相
比較信号に対して所定の係数の乗算処理および積分処理
を行って第２の信号を生成し、 前記第１のモジュールのキャリア再生を行う期間で前記
第１の信号から前記平滑化された位相比較信号を生成
し、 前記第２のモジュールのキャリア再生を行う期間で前記
第１の信号および前記第２の信号から前記平滑化された
位相比較信号を生成するフィルタ処理方法。 - 【請求項８】前記第２のモジュールのキャリア再生を行
う期間で、前記第１の信号と前記第２の信号とを加算し
て前記平滑化された位相比較信号を生成する請求項７に
記載のフィルタ処理方法。 - 【請求項９】複数の位相シフト変調方式のうち指定され
た変調方式でそれぞれ変調された複数の第１の信号モジ
ュールと、シンボル間隔が前記位相シフト変調方式と同
じか、または前記位相シフト変調方式よりも長い所定の
位相シフト変調方式で変調された第２の信号モジュール
とを含む変調信号変調信号のキャリア再生を行うキャリ
ア再生方法であって、 前記変調信号とフィードバック信号とを混合し、 前記混合の結果に対して位相比較を行って位相比較信号
を生成し、 前記変調信号の位相誤差補正を行うように、前記位相比
較信号に所定の係数を乗算して第１の信号を生成し、 前記変調信号の周波数誤差補正を行うように、前記位相
比較信号に対して所定の係数の乗算処理および積分処理
を行って第２の信号を生成し、 前記第１のモジュールのキャリア再生を行う期間で前記
第１の信号から平滑化された位相比較信号を生成し、 前記第２のモジュールのキャリア再生を行う期間で前記
第１の信号および前記第２の信号から平滑化された位相
比較信号を生成し、 前記平滑化された位相比較信号に基づいて前記フィード
バック信号を生成するキャリア再生方法。 - 【請求項１０】前記第２のモジュールのキャリア再生を
行う期間で、前記第１の信号および前記第２の信号とを
加算して前記平滑化された位相比較信号を生成する請求
項９に記載のキャリア再生方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274710A JP2002084331A (ja) | 2000-09-11 | 2000-09-11 | フィルタ回路およびその方法とキャリア再生装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274710A JP2002084331A (ja) | 2000-09-11 | 2000-09-11 | フィルタ回路およびその方法とキャリア再生装置およびその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002084331A true JP2002084331A (ja) | 2002-03-22 |
Family
ID=18760432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274710A Pending JP2002084331A (ja) | 2000-09-11 | 2000-09-11 | フィルタ回路およびその方法とキャリア再生装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002084331A (ja) |
-
2000
- 2000-09-11 JP JP2000274710A patent/JP2002084331A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| CA2169551C (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
| CN101005480B (zh) | 解调电路和解调方法 | |
| EP0373405B1 (en) | Automatic frequency control in the presence of data | |
| US5812615A (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
| JP4229180B2 (ja) | 受信装置、制御方法、及びプログラム | |
| JP2002094585A (ja) | 受信装置、フィルタ回路制御装置およびそれらの方法 | |
| JP4484355B2 (ja) | 復調装置、放送システム及び放送受信装置 | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| JP2002084331A (ja) | フィルタ回路およびその方法とキャリア再生装置およびその方法 | |
| JP3971084B2 (ja) | キャリア再生回路とデジタル信号受信装置 | |
| JP2002094586A (ja) | フィルタ回路およびその方法と受信装置およびその方法 | |
| US6639951B1 (en) | Digital demodulator | |
| JP4292667B2 (ja) | 受信装置およびその方法 | |
| JP2005160116A (ja) | 周波数誤差検出方法、受信方法、及び送受信方法 | |
| US7359462B2 (en) | Channel search device | |
| JPH09294146A (ja) | 自動利得制御回路 | |
| JP2000286914A (ja) | 搬送波再生装置 | |
| JP2890104B2 (ja) | Ｑａｍ復調装置 | |
| JP2001333119A (ja) | 位相同期回路 | |
| JP2001257653A (ja) | 搬送波選択装置およびその方法と受信装置 | |
| JP2003198650A (ja) | 同期検波装置および同期検波方法 | |
| JP2000004269A (ja) | 受信装置および受信方法、並びに記録媒体 | |
| JP2003110641A (ja) | 復調装置 | |
| JP2001036594A (ja) | 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置 |