JP2002076243A - 電子モジュール及び電子装置ならびにその製造方法 - Google Patents

電子モジュール及び電子装置ならびにその製造方法

Info

Publication number
JP2002076243A
JP2002076243A JP2000258114A JP2000258114A JP2002076243A JP 2002076243 A JP2002076243 A JP 2002076243A JP 2000258114 A JP2000258114 A JP 2000258114A JP 2000258114 A JP2000258114 A JP 2000258114A JP 2002076243 A JP2002076243 A JP 2002076243A
Authority
JP
Japan
Prior art keywords
wiring
housing
electronic module
insulating layer
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000258114A
Other languages
English (en)
Inventor
Mamoru Onda
護 御田
Norio Okabe
則夫 岡部
Takeshi Ishihara
剛 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2000258114A priority Critical patent/JP2002076243A/ja
Publication of JP2002076243A publication Critical patent/JP2002076243A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】電子装置を小型化する。 【解決手段】複数個の半導体チップと、前記半導体チッ
プに入出力される電気信号を補償する受動素子と、前記
各半導体チップの外部電極及び受動素子間を電気的に接
続する配線と、前記半導体チップ及び前記受動素子なら
びに前記配線を内包するハウジングと、前記配線と外部
装置を接続する外部接続端子とを有する電子モジュール
であって、前記ハウジングの内部に、複数の絶縁体層を
設け、前記絶縁体層間に、前記半導体チップ、前記受動
素子、前記配線のうち少なくとも一つを設け、前記絶縁
体層に、前記半導体チップ、前記受動素子、前記配線の
それぞれを接続するための導通ビアを設けてなる電子モ
ジュールである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子モジュール及
び電子装置、ならびにその製造方法に関し、特に、小型
の携帯電子装置や携帯電話、電子ＳＩ（System Integra
tion）装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、個人情報端末（ＰＤＡ；Personal
Digital Assistants ）や携帯電話等の携帯電子装置
は、その携帯性が重視され、小型化、薄型化が進んでい
る。
【０００３】前記ＰＤＡは、図２５（ａ）及び図２５
（ｂ）に示すように、例えば、文庫本程度のサイズのハ
ウジング３０の一主面（表面）に操作用の入力ボタン３
１や表示用の液晶ディスプレイ３２が設けられており、
前記ハウジング３０の裏面に電源となる電池あるいは充
電池３３が取り付けられている。
【０００４】前記ＰＤＡの内部構成は、図２５（ａ）の
Ｅ−Ｅ’線での断面図である図２５（ｃ）に示すよう
に、例えば、複数個のＤＳＰ（Digital Signal Process
or）、メモリなどの半導体装置（半導体チップ）３４が
搭載された配線基板３５が、携帯電話の本体（ケース）
となるハウジング３０の内部にある空間に収納されてい
る。また、前記入力ボタン３１や、表示用の液晶ディス
プレイ３２などは、前記ハウジング３０に取り付けられ
ており、図２５（ｃ）では省略しているが、前記入力ボ
タン３１や液晶ディスプレイ３２の接続端子が、前記配
線基板３５に接続されている。前記ＰＤＡのような従来
の電子装置では、搭載する半導体装置（半導体チップ）
３４の小型化、薄型化、ならびに前記配線基板３５上の
配線の微細化や高密度化、あるいは基板の薄型化によっ
て、収納するハウジング３０の小型化を図り、電子装置
全体が小型化されている。
【０００５】また、前記ＰＤＡの他にも、例えば、図２
６に示したような、移動通信端末（携帯電話）などで
も、半導体装置（半導体チップ）を搭載した配線基板が
ハウジング４０内部に設けられた空間に収納されてお
り、前記ハウジング４０の表面に操作ボタン４１、液晶
ディスプレイ４２、無線通信用のアンテナ４３が設けら
れている。
【０００６】前記ＰＤＡや携帯電話などの携帯電子装置
は、小型で携帯性が良いとともに、近年の通信技術の発
達や、インターネットの普及等により、前記ＰＤＡに携
帯電話を接続して、あるいは携帯電話単体でネットワー
クに接続して各種情報を閲覧、取得することが出来るよ
うになってきており、今後広く普及すると予想される。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の技術では、例えば、図２５（ｃ）に示したような、
前記電子装置（ＰＤＡ）に用いる半導体装置（半導体チ
ップ）３４を製造する工程、前記半導体装置（半導体チ
ップ）３４を搭載する配線基板３５を製造する工程、前
記半導体装置（半導体チップ）３４を前記配線基板３５
に搭載する工程、前記半導体装置（半導体チップ）３４
を搭載した配線基板３５、入力ボタン３１、液晶ディス
プレイ３２等をハウジング３０に取り付けて電子装置
（ＰＤＡ）を組み立てる工程が、個別の工程として行わ
れているため、前記電子装置の製造時間が長くなるとい
う問題があった。
【０００８】また、製造時間がかかるとともに、多くの
種類の部品、材料を使用するため、前記電子装置の製造
コストが増大するという問題があった。
【０００９】また、前記電子装置では、前記ハウジング
内に、別工程で製造された配線基板を収納するための収
納スペースと、前記配線基板と他の液晶ディスプレイ、
入力キー、アンテナ等を接続するためのスペースも必要
である。さらに、近年では半導体チップの小型化、配線
基板の薄型化などが難しくなってきているため、前記電
子装置の小型化が難しくなってきているという問題があ
った。
【００１０】また、前記図２５（ａ）及び図２５（ｂ）
に示したような前記ＰＤＡでは、その大きさが、文庫本
程度であり、片手での操作が難しい、洋服のポケットな
どに携帯しにくいといった問題があった。
【００１１】また、図２６に示したような、携帯電話な
どでは一般的に、前記操作ボタン４１と前記表示用の液
晶ディスプレイ４２が前記ハウジング４０の同じ面に形
成されており、液晶ディスプレイ４２の表示面積の大型
化が難しい。また、液晶ディスプレイ４２を見ながら操
作する際に、前記入力ボタン４１が液晶ディスプレイ４
２と同じ面に設けられているため、片手で操作する場合
には親指で前記入力キー４１を操作するのが一般的であ
る。そのため、指一本で操作することが多く、操作性が
低いという問題があった。
【００１２】本発明の目的は、電子装置の小型化をする
ことが可能な技術を提供することにある。
【００１３】本発明の他の目的は、電子装置の携帯性を
向上させることが可能な技術を提供することにある。
【００１４】本発明の他の目的は、電子装置の製造時間
を短縮することが可能な技術を提供することにある。
【００１５】本発明の他の目的は、電子装置の製造コス
トを削減することが可能な技術を提供することにある。
【００１６】本発明の他の目的は、電子装置の組み立て
を簡略化することが可能な技術を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面によって明ら
かになるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明の概要を説明すれば、以下のとおりである。
【００１９】（１）複数個の半導体チップと、前記半導
体チップに入出力される電気信号を補償する受動素子
と、前記各半導体チップの外部電極及び受動素子間を電
気的に接続する配線と、前記半導体チップ及び前記受動
素子ならびに前記配線を内包するハウジングと、前記配
線と外部装置を接続する外部接続端子とを有する電子モ
ジュールであって、前記ハウジングの内部に、複数の絶
縁体層を設け、前記絶縁体層間に、前記半導体チップ、
前記受動素子、前記配線のうち少なくとも一つを設け、
前記絶縁体層に、前記半導体チップ、前記受動素子、前
記配線のそれぞれを接続するための導通ビアを設けてな
る電子モジュールである。
【００２０】（２）複数個の半導体チップ、受動素子、
前記各半導体チップの外部電極、及び受動素子間を電気
的に接続する配線、前記半導体チップ及び前記受動素子
ならびに前記配線を内包するハウジング、及び前記配線
と外部装置を接続する外部接続端子を有する電子モジュ
ールと、前記電子モジュールの外部接続端子と接続され
る端子電極を外部装置とを備える電子装置であって、前
記ハウジングの内部に、複数の絶縁体層を設け、前記絶
縁体層間に、前記半導体チップ、前記受動素子、前記配
線のうち少なくとも一つを設け、前記絶縁体層に、前記
半導体チップ、前記受動素子、前記配線間のそれぞれを
接続する導通ビアを設け、前記ハウジングの所定の位置
に、前記外部装置を取り付ける取り付け部を設け、前記
取り付け部に前記外部接続端子を設け、前記外部装置が
前記取り付け部に取り付けられ、前記外部装置の端子電
極と前記外部接続端子が接続されている電子装置であ
る。
【００２１】（３）複数個の半導体チップ、受動素子、
前記各半導体チップの外部電極及び前記受動素子間を電
気的に接続する配線をハウジング内に埋め込む工程と、
前記配線と外部装置を接続する外部接続端子を形成する
工程を備える電子モジュールの製造方法であって、所定
の形状をした凹部を有するハウジングを準備する準備工
程と、前記ハウジングの前記凹部内に前記半導体チップ
あるいは前記受動素子を配置する配置工程と、前記半導
体チップ及び受動素子上に、液状の絶縁体を流し込み、
前記絶縁体を硬化させて第１絶縁層を形成する第１絶縁
層形成工程と、前記第１絶縁層の所定位置にビア穴を形
成するビア穴形成工程と、前記第１絶前記第１絶縁層の
所定位置にビア穴を形成するビア穴形成工程と、前記第
１絶縁層上及びビア穴の側壁に導電膜を形成した後、前
記第１絶縁層上の前記導電膜をエッチングして配線を形
成する配線形成工程と、前記配線及び第１絶縁層上に液
状の絶縁体を流し込み、前記絶縁体を硬化させて第２絶
縁層を形成する第２絶縁層形成工程と、前記第２絶縁層
の所定位置に外部接続端子形成用の開口部を形成し、前
記開口部に外部接続端子を形成する外部接続端子形成工
程とを備える電子モジュールの製造方法である。
【００２２】前記（１）に記載の電子モジュールによれ
ば、前記電子モジュールの本体（ケース）となるハウジ
ングの内部に、複数層の絶縁層を設け、前記複数層間に
設けられる半導体チップ、受動素子、配線を前記絶縁層
に設けた導通ビアで接続することにより、配線基板を用
いることなく前記電子モジュールを製造することができ
るため、前記電子装置を小型化することができる。
【００２３】また、近年では、前記半導体チップの薄型
化が進み、厚さが約５０μｍ程度になっているため、前
記各半導体チップを複数の絶縁体層間に設けて、前記半
導体チップを積層した構成にすることも可能である。言
い換えると、従来配線基板上に平面的に配置されていた
半導体チップ同士を縦方向に積層することができるた
め、配線長を短くすることができ、電気信号の伝送時間
の遅延を少なくすることができ、電気的特性を向上させ
ることができる。
【００２４】また、前記（１）の手段では、前記複数の
絶縁体層のうち、少なくとも一層または同一層内の一部
分が、異なる誘電率を有するような構成にして、前記絶
縁体層と、この絶縁体層間に設けられる配線とにより、
抵抗、容量、インダクタンスなどの受動素子を形成し、
前記半導体チップに入出力される電気信号の補償を行い
やすくなる。
【００２５】また、前記（１）の手段の電子モジュール
は、前記（２）の手段のように、外部装置を接続して電
子装置として用い、前記外部装置には、前記電子モジュ
ールを動作させる電源装置や、入力装置、表示装置、無
線通信用のアンテナなどがあげられ、前記各外部装置
は、前記ハウジングの所定位置に設けられた取り付け部
に取り付けられる。
【００２６】また、前記（２）の手段の電子装置は、前
記電子モジュールを小型化して、その大きさ（外観形
状）を、例えば、名刺サイズのカード状にすることがで
き、洋服のポケット等に入れてもかさばらず、携帯性が
向上する。また、前記電子モジュールに取り付ける表示
装置を、前記カード状の電子モジュールの一主面全面に
取り付けることにより、表示される情報が見やすくな
る。またこのとき、前記入力装置を、前記電子モジュー
ルの側面部に取り付けることにより、片手でも、複数本
の指を使って操作することが出来るようになり、操作性
が向上する。
【００２７】前記（１）の手段の電子モジュールは、前
記（３）の手段のように、まず、所定の形状の凹部を持
ったハウジングを準備して、前記凹部内に、半導体チッ
プを配置し、絶縁樹脂を流し込み、ビア穴をあけて配線
及び導通ビアを形成し、これらの工程を複数回繰り返し
て、複数の絶縁層間に半導体チップ、配線のいずれかが
設けられる構成にすることにより、半導体装置（半導体
チップ）を搭載する配線基板を製造する工程、前記配線
基板に半導体装置（半導体チップ）を搭載する工程、前
記半導体装置（半導体チップ）を搭載した配線基板を前
記ハウジングに収納するといった、従来複数の別の工程
として行われていたものを、前記ハウジング内で一つの
工程として行うことができるので、製造時間を短縮する
ことができる。また、製造時間を短縮するとともに、前
記電子モジュールの製造に必要な部品、材料の数を減ら
すことができるので製造コストを低減させることができ
る。
【００２８】また、前記絶縁層を形成するときに、他の
絶縁層と誘電率が異なる絶縁樹脂を用いる、あるいは部
分的に誘電率が異なる絶縁層を形成することにより、前
記配線を用いて受動素子を構成することができる。
【００２９】また、前記（２）の手段の電子装置を製造
する場合には、前記（３）の手段により製造する電子装
置で使用するハウジングに、あらかじめ前記外部装置を
取り付ける取り付け部を設けておき、前記（３）の手段
に沿って前記電子モジュールを製造した後、前記ハウジ
ングに設けられた取り付け部に、前記外部装置をはめ込
むように取り付ける。このとき、前記外部装置の端子電
極が前記外部接続端子と接続されるように前記外部接続
端子を前記取り付け部に形成しておく。
【００３０】以下、本発明について、図面を参照して実
施の形態（実施例）とともに詳細に説明する。
【００３１】なお、実施例を説明するための全図におい
て、同一機能を有するものは、同一符号をつけ、その繰
り返しの説明は省略する。
【００３２】
【発明の実施の形態】（実施例１）図１は、本発明によ
る実施例１の電子装置の概略構成を示す模式図であり、
図１（ａ）は平面図、図１（ｂ）は図１（ａ）の正面
図、図１（ｃ）は図１（ａ）の左側面図である。
【００３３】図１において、１は電子モジュール、２は
ハウジング、３は電源装置（充電池）、４は入力装置、
４０１は入力ボタン、５は表示装置（液晶ディスプレ
イ）である。
【００３４】本実施例１の電子装置は、図１（ａ）、図
１（ｂ）、図１（ｃ）に示すように、複数個の半導体チ
ップや受動素子が収納された電子モジュール１と、前記
電子モジュール１を動作させる電源装置３と、前記電子
モジュール１の側面に取り付けられた入力装置４と、前
記電子モジュール１の一主面（表面）に取り付けられた
表示装置（液晶ディスプレイ）５とにより構成されてい
る。前記電子モジュール１は、その本体（ケース）とな
るハウジング２の内部に、複数個の半導体チップ、受動
素子、及びそれらを電気的に接続する配線が内包されて
いる。また、前記入力装置４には、複数個の入力ボタン
４０１が設けられている。また、前記電子モジュール１
（ハウジング２）は、名刺サイズ程度の大きさのカード
状であり、図１（ｂ）では前記ハウジング２の厚さ方向
の縮尺を変えて示しているが、実際のハウジング２の厚
さｔは約３mm程度である。
【００３５】図２及び図３は、本実施例１の電子装置に
おける電子モジュールの内部構成を示す模式図であり、
図２は図１のＡ−Ａ’線での断面図、図３は図１のＢ−
Ｂ’線での断面図である。
【００３６】図２及び図３において、２はハウジング、
２Ａは第１取り付け部、２Ｂは第２取り付け部、２Ｃは
第３取り付け部、３は電源装置、３０１は接続端子、４
は入力装置、４０１は入力ボタン、４０２は接続端子、
４０３はバネ、５は表示装置、５０１は接続端子、６は
絶縁樹脂、６Ａは第１絶縁層、６Ｂは第２絶縁層、６Ｃ
は第３絶縁層、６Ｄは第４絶縁層、６Ｅは第５絶縁層、
７Ａは一層目の半導体チップ、７Ｂは二層目の半導体チ
ップ、８は第１配線、８Ａは第１導通ビア、８Ｂは第１
外部接続端子、９は第２配線、９Ａは第２導通ビア、１
０は第３配線、１１は受動素子、１２は第２外部接続端
子である。
【００３７】本実施例１の電子装置における電子モジュ
ール１は、図２及び図３に示すように、本体（ケース）
となるハウジング２の内部に、複数の絶縁体層、例え
ば、第１絶縁層６Ａ、第２絶縁層６Ｂ、第３絶縁層６
Ｃ、第４絶縁層６Ｄ、第５絶縁層６Ｅの５つの絶縁層が
設けられている。前記ハウジング２は、あらかじめ所定
の形状に加工された絶縁性の樹脂などからなり、前記各
絶縁層を形成する絶縁樹脂６は硬化剤配合の液状絶縁樹
脂である。前記絶縁樹脂６は、例えば、硬化剤配合の熱
硬化性液状エポキシ樹脂、アクリロニトリル配合の変成
エポキシ樹脂等のエポキシ系樹脂、あるいはメチルピロ
リドン溶剤稀釈のポリイミドワニス（ポリアミック酸無
水物）等の液状樹脂を用いる。また、前記各絶縁層は、
同一の絶縁樹脂で統一する必要はない。またさらに、一
つの絶縁層内で部分的に、異なる樹脂、または、例え
ば、フィラー充填などにより誘電率が異なる加工をした
樹脂を選択してポッティングすることにより、一つの絶
縁層を何種類かの異なる樹脂で形成しても良い。
【００３８】また、前記各絶縁層間には、半導体チップ
７Ａ，７Ｂ、第１配線８、第２配線９、第３配線１０、
受動素子１１のうち少なくとも一つが設けられる。本実
施例１では、前記ハウジング２と第１絶縁層６Ａの間に
一層目の半導体チップ７Ａ、前記第２絶縁層６Ｂと第３
絶縁層６Ｃの間に二層目の半導体チップ７Ｂが設けら
れ、前記第４絶縁層６Ｄと第５絶縁層６Ｅの間に第３配
線１０と受動素子１１が設けられている。図２では、前
記ハウジング２の内部構成をわかりやすくするために、
前記半導体チップ７Ａ，７Ｂ及び各絶縁層の厚さ方向の
倍率を大きくして示しているが、前記一層目の半導体チ
ップ７Ａ及び二層目の半導体チップ７Ｂは、薄型の半導
体チップであり、その厚さは、例えば５０μｍ程度であ
る。また、前記一層目の半導体チップ７Ａは、薄型に限
らず、厚い半導体チップであっても良い。なお、前記受
動素子１１は前記第３配線１０と同時に形成される配線
状のものである。また、その他の絶縁層間、第１絶縁層
６Ａと第２絶縁層６Ｂの間には第１配線８が設けられて
おり、第３絶縁層６Ｃと第４絶縁層６Ｄの間には第２配
線９が設けられている。また、前記各絶縁層間に設けら
れた半導体チップ７Ａ，７Ｂ、第１配線８、第２配線
９、第３配線１０、受動素子１１は、前記各絶縁層に設
けられる第１導通ビア８Ａ、第２導通ビア９Ａにより接
続される。また、前記第３配線１０は、前記第５絶縁層
６Ｅ表面の第２外部接続端子１２と接続されるととも
に、図示はしていないが、導通ビアにより前記第１配線
８、第２配線９等と接続されている。また、前記半導体
チップ７Ａ，７Ｂ、第１配線８、第２配線９、第３配線
１０、受動素子１１が各絶縁層間に設けられた各絶縁層
は、前記ハウジング２と一体的に構成されている。すな
わち、本実施例１の電子モジュール１は、前記ハウジン
グ２に収納される半導体チップ７Ａ，７Ｂ、受動素子１
１を接続して回路を形成するための基板を持たない構造
になっている。
【００３９】前記電源装置３は、図１及び図２に示すよ
うに、前記ハウジング２の下面（裏面）に設けられた第
１取り付け部２Ａに取り付けられる。このとき、図２に
示すように、前記電源装置３の接続端子３０１が、前記
第１配線８から前記第１取り付け部２Ａに引き出された
第１外部接続端子８Ｂと接触し、前記第１外部接続端子
８Ｂから、前記第１配線８、第２配線９などを伝わっ
て、前記各半導体チップ７Ａ，７Ｂに電圧、電流が印加
されて前記電子モジュールが動作する。
【００４０】また、前記入力装置４は、図１及び図４に
示したように、前記ハウジング２の側面に設けられた第
２取り付け部２Ｂにはめ込まれる。このとき、前記入力
装置４がはずれないように接着剤などで前記ハウジング
２に固定される。また、前記入力装置４は、図３（ａ）
に示したような構成になっており、前記入力ボタン４０
１には導電性の接続端子４０２が取り付けられている。
前記接続端子４０２は、通常はバネ４０３により、前記
第２取り付け部２Ｂに露出した第１配線８及び第２配線
９と非接触の状態であるが、前記入力ボタン４０１を押
すと、図３（ｂ）に示すように、前記接続端子４０２
が、前記第２取り付け部に露出した第１配線８及び第２
配線９と接触し、前記第１配線８と第２配線９間に電流
が流れて所定の情報を入力することができ、前記電子モ
ジュール１を操作することができる。
【００４１】また、前記表示装置５は、図１及び図２に
示したように、前記ハウジング２の主面設けられた第３
取り付け部２Ｃに取り付けられる。このとき、前記表示
装置５は、前記ハウジング２の凹部にふたをするような
かたちで取り付けられ、図１（ａ）に示すように、前記
主面全面が表示領域となる。また、前記第３取り付け部
２Ｃに表示装置５を取り付けたとき、図３に示すよう
に、前記表示装置５の端子電極５０１と前記第２外部接
続端子１２が圧接されて、導通が確保される。前記表示
装置５は、液晶ディスプレイのようなものであり、動作
のための電源は前記電源装置３から供給され、前記ハウ
ジング２内に内包された半導体チップ７Ａ，７Ｂ、受動
素子８などで構成されるドライバ回路から制御信号が入
力されることにより、所定の文字、表、図形などが表示
される。
【００４２】図４乃至図１８は、本実施例１の電子装置
における電子モジュールの製造方法を説明するための模
式図で、図４はハウジング２の概略構成を示す模式平面
図、図５は図４のＣ−Ｃ’線での断面図、図６は図４の
Ｄ−Ｄ’線での断面図、図７乃至図１８は各製造工程の
断面図である。なお、図７乃至図１０、図１２乃至図１
４、図６乃至図１８は図４のＣ−Ｃ’線に対応する断面
図を示し、図１１、図１５は図４のＤ−Ｄ’線に対応す
る断面図を示している。
【００４３】以下、図４乃至図１８に沿って、本実施例
１の電子モジュールの製造方法を説明する。
【００４４】まず、本実施例１の電子モジュール１を製
造するためのハウジング２を準備する。前記ハウジング
２は、図４乃至図６に示すように、半導体チップ７Ａ，
７Ｂ、受動素子１１を内包し、各配線で接続するための
第１凹部２０１、前記第１凹部２０１の底面の、前記一
層目の半導体チップ７Ａを設置する第２凹部２０２と、
前記外部装置として、例えば、電源装置（電池）を取り
付けるための第１取り付け部２Ａ、入力装置を取り付け
るための第２取り付け部２Ｂ、表示装置を取り付けるた
めの第３取り付け部２Ｃが設けられている。また、前記
第２取り付け部２Ｂには、図６に示すように、接続端子
用の開口部が設けられているが、前記開口部はシリコー
ンゴムなどの栓１３でふさがれている。また、図４に示
すように、例えば、前記第３取り付け部２Ｃに、前記二
層目の半導体チップ７Ｂ、各配線を形成する際に位置決
めの基準とするマーカー２０３が設けられている。
【００４５】次に、前記ハウジング２の第２凹部２０２
に一層目の半導体チップ７を設置し、図７に示すよう
に、前記第１凹部２０１内に、絶縁樹脂６を一定の高さ
まで流し込み、硬化させて第１絶縁層６Ａを形成する。
このとき、前記半導体チップ７Ａは、外部電極（図示し
ない）が形成された面が上を向くように設置される。ま
た、本実施例１では、前記半導体チップ７Ａを設置する
ための第２凹部２０２を設けているが、この第２凹部２
０２を設けずに、位置認識カメラ等により前記マーカー
２０３を認識して、前記マーカー２０３を基準とした座
標に対して前記半導体チップ７Ａを位置決めして配置し
ても良い。また、このとき流し込む前記絶縁樹脂６の高
さは、後の工程で、レーザなどによりビア穴を開口でき
る程度の高さがあればよいので、例えば、前記半導体チ
ップ７Ａの外部電極形成面からの高さが、約１０μｍか
ら１００μｍとなるようにする。また、前記絶縁樹脂６
は、例えば、エポキシ樹脂系の場合は１７０℃の雰囲気
中で９０分、ポリイミドの場合は２５０度の雰囲気で９
０分放置して硬化させる。
【００４６】次に、例えば、炭酸ガスレーザまたはエキ
シマレーザを用いて、図８に示すように、前記第１絶縁
層６Ａの前記半導体チップ７の外部電極（図示しない）
の位置にビア穴１５を形成する。またこのとき、第１外
部接続端子を設ける位置に前記第１取り付け部２Ａまで
貫通するビア穴１５Ａも形成される。前記ビア穴１５，
１５Ａは、穴径が５０μｍから１００μｍ程度で開口面
が円形または矩形をしている。
【００４７】次に、図９に示すように、前記第１絶縁層
６Ａの表面全面、及び前記ビア穴１５，１５Ａ内部に導
電性薄膜からなる導電層１６を形成する。前記導電層１
６の形成は、従来の導電性薄膜の形成方法を適用し、例
えば、無電解めっき法、無電解めっき法と電気めっき法
を組み合わせた方法で、銅（Ｃｕ）等の金属薄膜を形成
する方法や、導電性ペーストの印刷、真空蒸着などによ
って形成する。
【００４８】次に、図１０に示すように、前記導電層１
６に対してフォトケミカルエッチングを行い、所定の配
線パターンを持つ第１配線８を形成する。このとき、前
記一層目の半導体チップ７Ａの外部電極（図示しない）
と前記第１配線８は、前記ビア穴１５の側壁に形成され
た導電性薄膜、あるいは前記ビア穴１５内部に埋め込ま
れた導電性材料等による第１導通ビア８Ａにより接続さ
れる。また、前記第１配線８の一端は、図１０に示すよ
うに、前記第１取り付け部２Ａに延びるビアと接続され
ており、このビアが前記第１外部接続端子８Ｂとなる。
また、前記第２取り付け部２Ｂの周辺は、図１１に示す
ように、前記第１配線８の一端が前記第１凹部２０１の
側壁、言い換えると前記第２取り付け部２Ｂに差し込ま
れた栓１３に接するように形成される。
【００４９】次に、前記第１絶縁層６Ａ及び前記第１配
線８上に、絶縁樹脂６を流し込み、硬化させて第２絶縁
層６Ｂを形成した後、図１２に示すように、二層目の半
導体チップ７Ｂを配置して設置する。このとき、前記半
導体チップ７Ｂの配置は、位置認識カメラ等を用いて前
記ハウジング２のマーカー２０３を認識し、この認識さ
れたマーカー２０３を基準とする座標に対して各半導体
チップ７Ｂの位置決めをして設置する。また、このとき
の各半導体チップ７Ｂも、外部電極（図示しない）が形
成された面を上向きにして設置する。
【００５０】次に、前記第２絶縁層６Ｂ及び前記二層目
の半導体チップ７Ｂ上に、絶縁樹脂６を流し込み、硬化
させて第３絶縁層６Ｃを形成した後、例えば、炭酸ガス
レーザあるいはエキシマレーザ等で、図１３に示すよう
に、前記第３絶縁層６Ｃの所定位置にビア穴１５を形成
する。
【００５１】次に、前記第３絶縁層６Ｃ及び前記ビア穴
１５の内部に導電性薄膜からなる導電層１６を形成した
後、前記導電層１６に対してフォトケミカルエッチング
を行い、図１４に示すように、第２配線９及び第２導通
ビア９Ａを形成する。また、前記第２取り付け部２Ｂの
周辺では、図１５に示すように、前記第２配線９の一端
が、前記第２取り付け部２Ｂに差し込まれた栓１３に接
するように形成される。
【００５２】次に、前記第３絶縁層６Ｃ及び第２配線９
上に、絶縁樹脂６を流し込み、硬化させて第４絶縁層６
Ｄを形成し、炭酸ガスレーザあるいはエキシマレーザな
どで前記第４絶縁層６Ｄの所定位置にビア穴１５を形成
した後、続けて、前記第４絶縁層６Ｄ上の全面に導電層
１６を形成し、前記導電層１６に対してフォトケミカル
エッチングを行い、図１６に示すように、第３配線１０
及び受動素子１１を形成する。前記受動素子１１は、抵
抗、容量、インダクタンスのような直接信号に関与しな
い素子であり、前記半導体チップ７Ａ，７Ｂに入出力さ
れる電気信号を補償するために設けられる。また、本実
施例１の前記受動素子１１は、前記第４導電層６Ｄ上に
設けられる配線を所定の形状にパターニングしたもので
あり、前記第４絶縁層６Ｄ上に限らず、前記第１配線８
あるいは第２配線９を形成する際に同時に形成しても良
い。
【００５３】次に、前記第４絶縁層６Ｄ、第３配線１
０、及び受動素子１１上に絶縁樹脂６を流し込み、硬化
させて前記第５絶縁層６Ｅを形成し、前記第５絶縁層６
Ｅの所定位置に、炭酸ガスレーザあるいはエキシマレー
ザ等でビア穴１５を形成した後、続けて前記第５絶縁層
６Ｄ上に導電層１６を形成し、前記導電層１６に対して
フォトケミカルエッチングを行い、図１７及び図１８に
示すように、第２外部電極端子１２を形成すると本実施
例１の電子モジュールが得られる。前記第２外部電極端
子１２は、前記第３取り付け部２Ｃに取り付けられる外
部装置（表示装置５）の端子電極と対応する位置に形成
される。
【００５４】このように、本実施例１の電子装置に用い
られる前記電子モジュール１が製造される。前記電子モ
ジュール１は、その本体（ケース）となるハウジング２
内部に、半導体チップ、配線、及び受動素子として機能
する機能性薄膜素子を、複数の絶縁層を介して段階的に
封止し、接続していくため、配線基板を用いずに前記電
子モジュールを製造することができる。そのため、前記
電子モジュールを小型化することができるとともに、使
用する部品、材料の数を少なくでき、製造コストを低減
させることができる。また、電子モジュールを組み立て
る工程をハウジング２内で一つの工程として行うことが
できるので、前記電子モジュールの製造時間を短縮する
ことができ、製造コストをさらに低減させることができ
る。
【００５５】以上の手順に沿って製造された電子モジュ
ール１には、別の工程で製造された電源装置３、入力装
置４、表示装置５等の外部装置が取り付けられる。ここ
では、図２及び図３に示すように、前記第１取り付け部
２Ａに電源装置３が取り付けられ、前記第２取り付け部
２Ｂには、前記栓１３を外したあと入力装置４がはめ込
まれ、前記第３取り付け部２Ｃに表示装置５は取り付け
られて、例えば、ＰＤＡのような携帯電子装置が得られ
る。
【００５６】前記電子装置は、例えば、前記電子モジュ
ール１の外観形状が名刺大のカード状をしているため、
洋服のポケットなどに入れてもかさばらず、携帯性が良
くなる。また、前記電子モジュール１の一主面全面に液
晶等の表示装置が取り付けられており、表示された内容
を見やすくなる。また、前記電子装置を操作するための
入力装置を電子モジュール１の側面に取り付けることに
より、片手で操作する場合でも、複数本の指が使えて、
操作性が向上する。
【００５７】以上説明したように、本実施例１によれ
ば、電子モジュールの本体（ケース）となるハウジング
に設けられた凹部に、電子モジュールを構成する半導体
チップ、受動素子、及びそれらを電気的に接続する配線
を、複数の絶縁層を用いて段階的に配置することによ
り、前記半導体チップを封止しながら配線も同時に形成
できるので、前記ハウジング内部に、配線基板を持たな
い構成の電子モジュールを製造することができる。
【００５８】また、従来別々の工程として行われてい
た、半導体チップを封止して半導体装置を製造する工
程、前記半導体装置（半導体チップ）を搭載する配線基
板を製造する工程、前記半導体装置を前記配線基板に搭
載してモジュールを製造する工程、前記モジュールをハ
ウジング内部に取り付ける工程を、前記ハウジング内部
での一つの工程として行うことができるので、製造時間
の短縮ができる。また、前記電子モジュールを組み立て
るのに必要な部品、材料の種類を少なくすることができ
るので、製造コストを低減させることができる。
【００５９】また、配線基板を用いない構成であること
から、前記電子モジュールの小型化、薄型化ができる。
【００６０】また、配線基板を用いない、複数の絶縁層
により半導体チップを積層させた構造にすることができ
るということから、配線長を短くすることができ、電気
信号の伝送の遅延時間を少なくすることができ、電気的
特性が向上する。
【００６１】また、従来の、半導体チップを搭載した配
線基板を、ハウジング内部に取り付けた電子モジュール
と異なり、前記ハウジング内部の半導体チップ、受動素
子、及び配線が絶縁層を介して前記ハウジングと一体的
に構成されているので、電子モジュールの耐衝撃性が向
上する。
【００６２】また、前記電子モジュールに接続して使用
する、電源装置、入力装置、表示装置などの外部装置を
取り付けるための取り付け部があらかじめ設けられたハ
ウジングを準備して電子モジュールを製造し、その後、
前記電子モジュールの所定の取り付け部に、前記外部装
置を取り付ける（はめ込む）ことにより、前記電子モジ
ュールと外部装置からなる電子装置の組み立て工程を簡
略化することができ。
【００６３】（実施例２）図１９は、本発明による実施
例２の電子装置の概略構成を示す模式図であり、図１９
（ａ）は平面図、図１９（ｂ）は図１９（ａ）の正面
図、図１９（ｃ）は図１９（ａ）の左側面図である。
【００６４】図１において、１は電子モジュール、２は
ハウジング、３は電源装置（充電池）、４は入力装置、
４０１は入力ボタン、５は表示装置（液晶ディスプレ
イ）、２０はアンテナである。
【００６５】本実施例２の電子装置は無線通信機能を有
する移動携帯端末であり、図１９（ａ）、図１９
（ｂ）、図１９（ｃ）に示すように、複数個の半導体チ
ップや受動素子が収納された電子モジュール１と、前記
電子モジュール１を動作させる電源装置３と、前記電子
モジュール１の側面に取り付けられた入力装置４と、前
記電子モジュール１の一主面（表面）に取り付けられた
表示装置（液晶ディスプレイ）５と、無線通信用のアン
テナ２０により構成されている。前記電子モジュール１
は、その本体（ケース）となるハウジング２の内部に、
複数個の半導体チップ、受動素子、及びそれらを電気的
に接続する配線が内包されている。また、前記入力装置
４には、複数個の入力ボタン４０１が設けられている。
また、前記電子モジュール１（ハウジング２）は、名刺
サイズ程度の大きさのカード状であり、図１９（ｂ）で
は前記ハウジング２の厚さ方向の縮尺を変えて示してい
るが、実際のハウジング２の厚さｔは約３mm程度であ
る。
【００６６】図２０は、本実施例２の電子装置における
電子モジュールの内部構成を示す模式図であり、図１９
（ａ）のＡ−Ａ’線での断面図を示している。
【００６７】図２０において、２はハウジング、２Ａは
第１取り付け部、２Ｃは第３取り付け部、２Ｄは第４取
り付け部、３は電源装置、３０１は接続端子、５は表示
装置、５０１は接続端子、６は絶縁樹脂、６Ａは第１絶
縁層、６Ｂは第２絶縁層、６Ｃは第３絶縁層、６Ｄは第
４絶縁層、６Ｅは第５絶縁層、７Ａ，７Ａ’は一層目の
半導体チップ、７Ｂ，７Ｂ’は二層目の半導体チップ、
８は第１配線、８Ａは第１導通ビア、８Ｂは第１外部接
続端子、８Ｃは第３外部接続端子、９は第２配線、９Ａ
は第２導通ビア、１０は第３配線、１１は受動素子、１
２は第２外部接続端子、２０はアンテナ、２００１は接
続端子である。
【００６８】本実施例２の電子装置における電子モジュ
ール１は、前記実施例１とほぼ同様の構成であり、図２
０に示すように、本体（ケース）となるハウジング２の
内部に、複数の絶縁体層、例えば、第１絶縁層６Ａ、第
２絶縁層６Ｂ、第３絶縁層６Ｃ、第４絶縁層６Ｄ、第５
絶縁層６Ｅの５つの絶縁層が設けられている。前記ハウ
ジング２は、あらかじめ所定の形状に加工された絶縁性
の樹脂などからなり、前記各絶縁層を形成する絶縁樹脂
６は硬化剤配合の液状絶縁樹脂である。前記絶縁樹脂６
は、例えば、硬化剤配合の熱硬化性液状エポキシ樹脂、
アクリロニトリル配合の変成エポキシ樹脂等のエポキシ
系樹脂、あるいはメチルピロリドン溶剤稀釈のポリイミ
ドワニス（ポリアミック酸無水物）等の液状樹脂を用い
る。また、前記各絶縁層は、同一の絶縁樹脂で統一する
必要はない。またさらに、一つの絶縁層内で部分的に、
異なる樹脂、または、例えば、フィラー充填などにより
誘電率が異なる加工をした樹脂を選択してポッティング
することにより、一つの絶縁層を何種類かの異なる樹脂
で形成しても良い。
【００６９】また、前記各絶縁層間には、半導体チップ
７Ａ，７Ａ’，７Ｂ，７Ｂ’、第１配線８、第２配線
９、第３配線１０、受動素子１１のうち少なくとも一つ
が設けられる。本実施例２では、前記ハウジング２と第
１絶縁層６Ａの間に一層目の半導体チップ７Ａ、前記第
２絶縁層６Ｂと第３絶縁層６Ｃの間に二層目の半導体チ
ップ７Ｂが設けられ、前記第４絶縁層６Ｄと第５絶縁層
６Ｅの間に第３配線１０と受動素子１１が設けられてい
る。前記一層目の半導体チップ７Ａ及び二層目の半導体
チップ７Ｂは、薄型の半導体チップであり、その厚さ
は、例えば５０μｍ程度である。また、前記一層目の半
導体チップ７Ａは、薄型に限らず、厚い半導体チップで
あっても良い。また、本実施例２の電子モジュールは、
無線通信機能を備えているため、図２０に示すように、
ＤＳＰ，ＣＰＵなどによる信号処理を行う回路部で用い
る半導体チップ７Ａ，７Ｂと、例えば、８００メガヘル
ツ（MHz ）、１．５ギガヘルツ（GHz ）などの無線通信
用の高周波信号を処理するＲＦ回路部で用いる半導体チ
ップ７Ａ’，７Ｂ’とは、前記絶縁体層内で分離された
状態で配置されており、前記ＲＦ回路部での高周波信号
がＤＳＰ回路部のノイズ源にならないようになってい
る。なお、前記受動素子１１は前記第３配線１０と同時
に形成される配線状のものである。また、その他の絶縁
層間、第１絶縁層６Ａと第２絶縁層６Ｂの間には第１配
線８が設けられており、第３絶縁層６Ｃと第４絶縁層６
Ｄの間には第２配線９が設けられている。また、前記各
絶縁層間に設けられた半導体チップ７Ａ，７Ｂ、第１配
線８、第２配線９、第３配線１０、受動素子１１は、前
記各絶縁層に設けられる第１導通ビア８Ａ、第２導通ビ
ア９Ａにより接続される。また、前記第３配線１０は、
前記第５絶縁層６Ｅ表面の第２外部接続端子１２と接続
されるとともに、図示はしていないが、導通ビアにより
前記第１配線８、第２配線９等と接続されている。ま
た、前記半導体チップ７Ａ，７Ｂ、第１配線８、第２配
線９、第３配線１０、受動素子１１が各絶縁層間に設け
られた各絶縁層は、前記ハウジング２と一体的に構成さ
れている。すなわち、本実施例２の電子モジュール１
は、前記ハウジング２に収納される半導体チップ７Ａ，
７Ｂ、受動素子１１を接続して回路を形成するための基
板を持たない構造になっている。
【００７０】前記電源装置３は、図１９及び図２０に示
すように、前記ハウジング２の下面（裏面）に設けられ
た第１取り付け部２Ａに取り付けられる。このとき、図
２に示すように、前記電源装置３の接続端子３０１が、
前記第１配線８から前記第１取り付け部２Ａに引き出さ
れた第１外部接続端子８Ｂと接触し、前記第１外部接続
端子８Ｂから、前記第１配線８、第２配線９などを伝わ
って、前記各半導体チップ７Ａ，７Ｂに電圧、電流が印
加されて前記電子モジュールが動作する。
【００７１】また、前記入力装置４は前記実施例１と同
様で、図１及び図３に示したように、前記ハウジング２
の側面に設けられた第２取り付け部２Ｂにはめ込まれ
る。このとき、前記入力装置４がはずれないように接着
剤などで前記ハウジング２に固定される。また、前記入
力装置４は、図３（ａ）に示したような構成になってお
り、前記入力ボタン４０１には導電性の接続端子４０２
が取り付けられている。前記接続端子４０２は、通常は
バネ４０３により、前記第２取り付け部２Ｂに露出した
第１配線８及び第２配線９と非接触の状態であるが、前
記入力ボタン４０１を押すと、図３（ｂ）に示すよう
に、前記接続端子４０２が、前記第２取り付け部に露出
した第１配線８及び第２配線９と接触し、前記第１配線
８と第２配線９間に電流が流れて所定の情報を入力する
ことができ、前記電子モジュール１を操作することがで
きる。
【００７２】また、前記表示装置５は、図１９及び図２
０に示したように、前記ハウジング２の主面設けられた
第３取り付け部２Ｃに取り付けられる。このとき、前記
表示装置５は、前記ハウジング２の凹部に蓋をするよう
なかたちで取り付けられ、図１９（ａ）に示すように、
前記主面全面が表示領域となる。また、前記第３取り付
け部２Ｃに表示装置５を取り付けたとき、図２０に示す
ように、前記表示装置５の端子電極５０１と前記第２外
部接続端子１２が圧接されて、導通が確保される。前記
表示装置５は、液晶ディスプレイのようなものであり、
動作のための電源は前記電源装置３から供給され、前記
ハウジング２内に内包された半導体チップ７Ａ，７Ｂ、
受動素子１１などで構成されるドライバ回路から制御信
号が入力されることにより、所定の文字、表、図形など
が表示される。
【００７３】また、前記アンテナ２０は、図１９及び図
２０に示したように、前記ハウジング２に設けられた第
４取り付け部２Ｄに取り付けられる。このとき、図２０
に示したように、前記アンテナ２０の接続端子２００１
が、前記ＲＦ回路部にある第１配線８から引き出された
第３外部接続端子８Ｃと接続され、前記アンテナ２０で
受信した電波信号が前記第３外部接続端子８Ｃを伝わり
ＲＦ回路を構成する半導体チップ７Ａ’，７Ｂ’に入
力、処理されて前記ＤＳＰ回路部に出力されるととも
に、前記ＲＦ回路部から前記アンテナ２０に送信用の電
波信号が送られる。
【００７４】図２１乃至図２４は、本実施例２の電子装
置における電子モジュールの製造方法を説明するための
模式図であり、図４のＣ−Ｃ’線に対応する断面図を示
している。
【００７５】以下、図２１乃至図２４に沿って、本実施
例２の電子モジュールの製造方法を説明するが、前記実
施例１の場合とほぼ同様であるため、重複する部分の詳
細な説明は省略する。
【００７６】まず、本実施例２の電子モジュール１を製
造するためのハウジング２を準備する。本実施例２にお
いても、前記ハウジング２の概略構成は、図４、図６及
び図２１に示すように、半導体チップ７Ａ，７Ｂ、受動
素子１１を内包し、各配線で接続するための第１凹部２
０１、前記第１凹部２０１の底面の、前記一層目の半導
体チップ７Ａを設置する第２凹部２０２と、前記外部装
置として、例えば、電源装置（電池）を取り付けるため
の第１取り付け部２Ａ、入力装置を取り付けるための第
２取り付け部２Ｂ、表示装置を取り付けるための第３取
り付け部２Ｃ、アンテナを取り付けるための第４取り付
け部２Ｄが設けられている。このとき、前記第４取り付
け部２Ｄは、ＲＦ回路を形成する領域に設ける。また、
前記第２取り付け部２Ｂは、図６に示すように、接続端
子用の開口部が設けられているが、前記開口部はシリコ
ーンゴムなどの栓１３でふさがれている。また、図４に
示すように、例えば、前記第３取り付け部２Ｃに、前記
二層目の半導体チップ７Ｂ、各配線を形成する際に位置
決めの基準とするマーカー２０３が設けられている。
【００７７】次に、前記ハウジング２の第２凹部２０２
に一層目の半導体チップ７を設置し、前記第１凹部２０
１内に、絶縁樹脂６を一定の高さまで流し込み、硬化さ
せて第１絶縁層６Ａを形成する。このとき、前記半導体
チップ７Ａは、外部電極（図示しない）が形成された面
が上を向くように設置される。また、本実施例１では、
前記半導体チップ７Ａを設置するための第２凹部２０２
を設けているが、この第２凹部２０２を設けずに、位置
認識カメラ等により前記マーカー２０３を認識して、前
記マーカー２０３を基準とした座標に対して前記半導体
チップ７Ａを位置決めして配置しても良い。また、この
とき流し込む前記絶縁樹脂６の高さは、後の工程で、レ
ーザなどによりビア穴を開口できる程度の高さがあれば
よいので、例えば、前記半導体チップ７Ａの外部電極形
成面からの高さが、約１０μｍから１００μｍとなるよ
うにする。また、前記絶縁樹脂６は、例えば、エポキシ
樹脂系の場合は１７０℃の雰囲気中で９０分、ポリイミ
ドの場合は２５０度の雰囲気で９０分放置して硬化させ
る。
【００７８】次に、例えば、炭酸ガスレーザまたはエキ
シマレーザを用いて、図２２に示すように、前記第１絶
縁層６Ａの前記半導体チップ７の外部電極（図示しな
い）の位置にビア穴１５を形成する。またこのとき、所
定位置に前記第１取り付け部２Ａ、前記第４取り付け部
２Ｄまで貫通するビア穴１５Ａも形成される。前記ビア
穴１５，１５Ａは、穴径が５０μｍから１００μｍ程度
で開口面が円形または矩形をしている。
【００７９】次に、前記第１絶縁層６Ａの表面全面、及
び前記ビア穴１５，１５Ａ内部に導電性薄膜からなる導
電層１６を形成する。前記導電層１６の形成は、従来の
導電性薄膜の形成方法を適用し、例えば、無電解めっき
法、無電解めっき法と電気めっき法を組み合わせた方法
で、銅（Ｃｕ）等の金属薄膜を形成する方法や、導電性
ペーストの印刷、真空蒸着などによって形成する。
【００８０】次に、前記導電層１６に対してフォトケミ
カルエッチングを行い、所定の配線パターンを持つ第１
配線８を形成する。このとき、前記一層目の半導体チッ
プ７Ａの外部電極（図示しない）と前記第１配線８は、
前記ビア穴１５の側壁に形成された導電性薄膜、あるい
は前記ビア穴１５内部に埋め込まれた導電性材料等によ
る第１導通ビア８Ａにより接続される。また、前記ＤＳ
Ｐ回路部に形成された第１配線８の一端は、図２３に示
すように、前記第１取り付け部２Ａに延びるビアと接続
されており、このビアが前記第１外部接続端子８Ｂとな
る。また、前記ＲＦ回路部に形成された第１配線８の一
端は、前記第４取り付け部２Ｄに延びるビアと接続され
ており、このビアが第３外部接続端子８Ｃとなる。ま
た、前記第２取り付け部２Ｂの周辺は、図１１に示すよ
うに、前記第１配線８の一端が前記第１凹部２０１の側
壁、言い換えると前記第２取り付け部２Ｂに差し込まれ
た栓１３に接するように形成される。
【００８１】次に、前記第１絶縁層６Ａ及び前記第１配
線８上に、絶縁樹脂６を流し込み、硬化させて第２絶縁
層６Ｂを形成した後、二層目の半導体チップ７Ｂを配置
して設置する。このとき、前記半導体チップ７Ｂの配置
は、位置認識カメラ等を用いて前記ハウジング２のマー
カー２０３を認識し、この認識されたマーカー２０３を
基準とする座標に対して各半導体チップ７Ｂの位置決め
をして設置する。また、このときの各半導体チップ７
Ｂ，７Ｂ´も、外部電極（図示しない）が形成された面
を上向きにして設置する。
【００８２】次に、前記第２絶縁層６Ｂ及び前記二層目
の半導体チップ７Ｂ上に、絶縁樹脂６を流し込み、硬化
させて第３絶縁層６Ｃを形成した後、例えば、炭酸ガス
レーザあるいはエキシマレーザ等で、前記第３絶縁層６
Ｃの所定位置にビア穴１５を形成する。
【００８３】次に、前記第３絶縁層６Ｃ及び前記ビア穴
１５の内部に導電性薄膜からなる導電層１６を形成した
後、前記導電層１６に対してフォトケミカルエッチング
を行い、第２配線９及び第２導通ビア９Ａを形成する。
また、前記第２取り付け部２Ｂの周辺では、前記第２配
線の一端が、前記第２取り付け部２Ｂに差し込まれた栓
１３に接するように形成される。
【００８４】次に、前記第３絶縁層６Ｃ及び第２配線９
上に、絶縁樹脂６を流し込み、硬化させて第４絶縁層６
Ｄを形成し、炭酸ガスレーザあるいはエキシマレーザな
どで前記第４絶縁層６Ｄの所定位置にビア穴１５を形成
した後、続けて、前記第４絶縁層６Ｄ上の全面に導電層
１６を形成し、前記導電層１６に対してフォトケミカル
エッチングを行い、第３配線１０及び受動素子１１を形
成する。前記受動素子１１は、抵抗、容量、インダクタ
ンスのような直接信号に関与しない素子であり、前記半
導体チップ７Ａ，７Ｂに入出力される電気信号を補償す
るために設けられる。また、本実施例１の前記受動素子
１１は、前記第４導電層６Ｄ上に設けられる配線を所定
の形状にパターニングしたものであり、前記第４絶縁層
６Ｄ上に限らず、前記第１配線８あるいは第２配線９を
形成する際に同時に形成しても良い。
【００８５】次に、前記第４絶縁層６Ｄ、第３配線１
０、及び受動素子１１上に絶縁樹脂６を流し込み、硬化
させて前記第５絶縁層６Ｅを形成し、前記第５絶縁層６
Ｅの所定位置に、炭酸ガスレーザあるいはエキシマレー
ザ等でビア穴１５を形成した後、続けて前記第５絶縁層
６Ｄ上に導電層１６を形成し、前記導電層１６に対して
フォトケミカルエッチングを行い、図２４に示すよう
に、第２外部電極端子１２を形成すると本実施例２の電
子モジュールが得られる。前記第２外部電極端子１２
は、前記第３取り付け部２Ｃに取り付けられる外部装置
（表示装置５）の端子電極と対応する位置に形成され
る。
【００８６】このように、本実施例２の電子装置に用い
られる前記電子モジュール１が製造される。前記電子モ
ジュール１は、その本体（ケース）となるハウジング２
内部に、半導体チップ、配線、及び受動素子として機能
する機能性薄膜素子を、複数の絶縁層を介して段階的に
封止し、接続していくため、配線基板を用いずに前記電
子モジュールを製造することができる。そのため、前記
電子モジュールを小型化することができるとともに、使
用する部品、材料の数を少なくでき、製造コストを低減
させることができる。また、電子モジュールを組み立て
る工程をハウジング２内で一つの工程として行うことが
できるので、前記電子モジュールの製造時間を短縮する
ことができ、製造コストをさらに低減させることができ
る。
【００８７】以上の手順に沿って製造された電子モジュ
ール１には、別の工程で製造された電源装置３、入力装
置４、表示装置５、アンテナ２０等の外部装置が取り付
けられる。ここでは、図２０に示すように、前記第１取
り付け部２Ａに電源装置３が取り付けられ、前記第２取
り付け部２Ｂには、前記栓１３を外したあと入力装置４
がはめ込まれ、前記第３取り付け部２Ｃに表示装置５は
取り付けられ、前記第４取り付け部２Ｄにアンテナ２０
が取り付けられて、移動携帯端末のような電子装置が得
られる。
【００８８】前記電子装置は、例えば、前記電子モジュ
ール１の外観形状が名刺大のカード状をしているため、
洋服のポケットなどに入れてもかさばらず、携帯性が良
くなる。また、前記電子モジュール１の一主面全面に液
晶等の表示装置が取り付けられており、表示された内容
を見やすくなる。また、前記電子装置を操作するための
入力装置を電子モジュール１の側面に取り付けることに
より、片手で操作する場合でも、複数本の指が使えて、
操作性が向上する。
【００８９】以上説明したように、本実施例２によれ
ば、電子モジュールの本体（ケース）となるハウジング
に設けられた凹部に、電子モジュールを構成する半導体
チップ、受動素子、及びそれらを電気的に接続する配線
を、複数の絶縁層を用いて段階的に配置することによ
り、前記半導体チップを封止しながら配線も同時に形成
できるので、前記ハウジング内部に、配線基板を持たな
い構成の電子モジュールを製造することができる。
【００９０】また、従来別々の工程として行われてい
た、半導体チップを封止して半導体装置を製造する工
程、前記半導体装置（半導体チップ）を搭載する配線基
板を製造する工程、前記半導体装置を前記配線基板に搭
載してモジュールを製造する工程、前記モジュールをハ
ウジング内部に取り付ける工程を、前記ハウジング内部
での一つの工程として行うことができるので、製造時間
の短縮ができる。また、前記電子モジュールを組み立て
るのに必要な部品、材料の種類を少なくすることができ
るので、製造コストを低減させることができる。
【００９１】また、配線基板を用いない構成であること
から、前記電子モジュールの小型化、薄型化ができる。
【００９２】また、配線基板を用いない、複数の絶縁層
により半導体チップを積層させた構造にすることができ
るということから、配線長を短くすることができ、電気
信号の伝送の遅延時間を少なくすることができ、電気的
特性が向上する。
【００９３】また、従来の、半導体チップを搭載した配
線基板を、ハウジング内部に取り付けた電子モジュール
と異なり、前記ハウジング内部の半導体チップ、受動素
子、及び配線が絶縁層を介して前記ハウジングと一体的
に構成されているので、電子モジュールの耐衝撃性が向
上する。
【００９４】また、前記電子モジュールに接続して使用
する、電源装置、入力装置、表示装置などの外部装置を
取り付けるための取り付け部があらかじめ設けられたハ
ウジングを準備して電子モジュールを製造し、その後、
前記電子モジュールの所定の取り付け部に、前記外部装
置を取り付ける（はめ込む）ことにより、前記電子モジ
ュールと外部装置からなる電子装置の組み立てを簡略化
することができる。
【００９５】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることはもちろんである。
【００９６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００９７】（１）電子装置を小型化することができ
る。
【００９８】（２）電子装置の携帯性を向上させること
できる。
【００９９】（３）電子装置の製造時間を短縮すること
ができる。
【０１００】（４）電子装置の製造コストを削減するこ
とができる。
【０１０１】（５）電子装置の組み立てを簡略化するこ
とができる。
【図面の簡単な説明】
【図１】本発明による実施例１の電子装置の概略構成を
示す模式図である。
【図２】図１（ａ）のＡ−Ａ’線での断面図である。
【図３】図１（ａ）のＢ−Ｂ’線での断面図である。
【図４】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図５】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図６】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図７】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図８】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図９】本実施例１の電子装置に用いる電子モジュール
の製造方法を説明するための模式図である。
【図１０】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１１】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１２】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１３】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１４】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１５】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１６】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１７】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１８】本実施例１の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図１９】本発明による実施例２の電子装置の概略構成
を示す模式図である。
【図２０】図１９（ａ）のＡ−Ａ’線での断面図であ
る。
【図２１】本実施例２の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図２２】本実施例２の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図２３】本実施例２の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図２４】本実施例２の電子装置に用いる電子モジュー
ルの製造方法を説明するための模式図である。
【図２５】従来の携帯型電子装置の概略構成を示す模式
図である。
【図２６】従来の移動通信端末（携帯電話）の概略構成
を示す模式図である。
【符号の説明】
１ 電子モジュール ２ ハウジング ２０１ 第１凹部 ２０２ 第２凹部 ２０３ マーカー ２Ａ 第１取り付け部 ２Ｂ 第２取り付け部 ２Ｃ 第３取り付け部 ２Ｄ 第４取り付け部 ３ 電源装置（電池） ３０１ 接続端子 ４ 入力装置 ４０１ 入力ボタン ４０２ 接続端子 ４０３ バネ ５ 表示装置（液晶ディスプレイ） ５０１ 接続端子 ６ 絶縁樹脂 ６Ａ 第１絶縁層 ６Ｂ 第２絶縁層 ６Ｃ 第３絶縁層 ６Ｄ 第４絶縁層 ６Ｅ 第５絶縁層 ７Ａ，７Ａ’ 一層目の半導体チップ ７Ｂ，７Ｂ’ 二層目の半導体チップ ８ 第１配線 ８Ａ 第１導通ビア ８Ｂ 第１外部接続端子 ８Ｃ 第３外部接続端子 ９ 第２配線 ９Ａ 第２導通ビア １０ 第３配線 １１ 受動素子 １２ 第２外部接続端子 １３ 栓 １５，１５Ａ ビア穴 １６ 導電層 ２０ アンテナ ２００１ 接続端子 ３０ ハウジング ３１ 入力ボタン ３２ 液晶ディスプレイ ３３ 電池（充電池） ４０ ハウジング ４１ 入力ボタン ４２ 液晶ディスプレイ ４３ アンテナ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】複数個の半導体チップと、前記半導体チッ
    プに入出力される電気信号を補償する受動素子と、前記
    各半導体チップの外部電極及び受動素子間を電気的に接
    続する配線と、前記半導体チップ及び前記受動素子なら
    びに前記配線を内包するハウジングと、前記配線と外部
    装置を接続する外部接続端子とを有する電子モジュール
    であって、 前記ハウジングの内部に、複数の絶縁体層を設け、 前記絶縁体層間に、前記半導体チップ、前記受動素子、
    前記配線のうち少なくとも一つを設け、 前記絶縁体層に、前記半導体チップ、前記受動素子、前
    記配線のそれぞれを接続するための導通ビアを設けてな
    ることを特徴とする電子モジュール。
  2. 【請求項２】前記請求項１に記載の電子モジュールにお
    いて、 前記各半導体チップ及び前記各受動素子が、複数の異な
    る絶縁体層間に設けられていることを特徴とする電子モ
    ジュール。
  3. 【請求項３】前記請求項１または２に記載の電子モジュ
    ールにおいて、 前記半導体チップで発生する熱を放出する放熱板を、前
    記絶縁体層間、前記半導体チップの非素子形成面のうち
    少なくとも一箇所に設けることを特徴とする電子モジュ
    ール。
  4. 【請求項４】前記請求項１乃至３のいずれか１項に記載
    の電子モジュールにおいて、 前記複数の絶縁体層のうち、少なくとも一層または同一
    層内の一部分が、異なる誘電率を有することを特徴とす
    る電子モジュール。
  5. 【請求項５】前記請求項１乃至４のいずれか１項に記載
    の電子モジュールにおいて、 前記受動素子は、抵抗、容量、インダクタンスなどであ
    り、前記絶縁体層と、この絶縁体層間に設けられる配線
    とにより構成されることを特徴とする電子モジュール。
  6. 【請求項６】複数個の半導体チップ、受動素子、前記各
    半導体チップの外部電極、及び受動素子間を電気的に接
    続する配線、前記半導体チップ及び前記受動素子ならび
    に前記配線を内包するハウジング、及び前記配線と外部
    装置を接続する外部接続端子を有する電子モジュール
    と、 前記電子モジュールの外部接続端子と接続される端子電
    極を有する外部装置とを備える電子装置であって、 前記ハウジングの内部に、複数の絶縁体層を設け、 前記絶縁体層間に、前記半導体チップ、前記受動素子、
    前記配線のうち少なくとも一つを設け、 前記前記絶縁体層に、前記半導体チップ、前記受動素
    子、前記配線間のそれぞれを接続する導通ビアを設け、 前記ハウジングの所定の位置に、前記外部装置を取り付
    ける取り付け部を設け、 前記取り付け部に前記外部接続端子を設け、 前記外部装置が前記取り付け部に取り付けられ、前記外
    部装置の端子電極と前記外部接続端子が接続されている
    ことを特徴とする電子装置。
  7. 【請求項７】前記請求項６に記載の電子装置において、 前記電子装置の外観形状は、カード状であることを特徴
    とする電子装置。
  8. 【請求項８】前記請求項６または７に記載の電子装置に
    おいて、 前記外部装置は、電源装置と、入力装置と表示装置のう
    ち少なくとも一つを有することを特徴とする電子装置。
  9. 【請求項９】前記請求項６乃至８のいずれか１項に記載
    の電子装置において、 前記外部装置は、電源装置と入力装置であり、前記入力
    装置は、前記電子装置の側面部に設けられていることを
    特徴とする電子装置。
  10. 【請求項１０】前記請求項６乃至８のいずれか１項に記
    載の電子装置において、 前記外部装置は、電源装置と表示装置であり、前記表示
    装置は、前記電子装置の一主面全面に設けられているこ
    とを特徴とする電子装置。
  11. 【請求項１１】前記請求項６乃至８のいずれか１項に記
    載の電子装置において、 前記外部装置は、電源装置、入力装置、及び表示装置で
    あり、前記入力装置は、前記電子装置の側面部に設けら
    れ、前記表示装置は前記電子装置の一主面全面に設けら
    れていることを特徴とする電子装置。
  12. 【請求項１２】前記請求項６に記載の電子装置におい
    て、 前記外部装置は、電源装置、入力装置、表示装置、及び
    アンテナであり、前記入力装置は、前記電子装置の側面
    部に取り付けられ、前記表示装置は前記電子装置の一主
    面全面に取り付けられ、前記電源装置及びアンテナは前
    記表示装置が取り付けられた一主面と対向する面に取り
    付けられてことを特徴とする電子装置。
  13. 【請求項１３】複数個の半導体チップ、受動素子、前記
    各半導体チップの外部電極及び前記受動素子間を電気的
    に接続する配線をハウジング内に埋め込む工程と、前記
    配線と外部装置を接続する外部接続端子を形成する工程
    を備える電子モジュールの製造方法であって、 所定の形状をした凹部を有するハウジングを準備する準
    備工程と、 前記ハウジングの前記凹部内に前記半導体チップあるい
    は前記受動素子を配置する配置工程と、 前記半導体チップ及び受動素子上に、液状の絶縁体を流
    し込み、前記絶縁体を硬化させて第１絶縁層を形成する
    第１絶縁層形成工程と、 前記第１絶縁層の所定位置にビア穴を形成するビア穴形
    成工程と、 前記第１絶縁層上及びビア穴の側壁に導電膜を形成した
    後、前記第１絶縁層上の前記導電膜をエッチングして配
    線を形成する配線形成工程と、 前記配線及び第１絶縁層上に液状の絶縁体を流し込み、
    前記絶縁体を硬化させて第２絶縁層を形成する第２絶縁
    層形成工程と、 前記第２絶縁層の所定位置に外部接続端子形成用の開口
    部を形成し、前記開口部に外部接続端子を形成する外部
    接続端子形成工程とを備えることを特徴とする電子モジ
    ュールの製造方法。
  14. 【請求項１４】前記請求項１３に記載の電子モジュール
    の製造方法において、 前記配置工程から前記第２絶縁層形成工程までを、複数
    回繰り返して半導体チップ、受動素子を積層して接続す
    るチップ積層工程と、 所定位置に、外部接続端子形成用の開口部を形成し、前
    記開口部に外部接続端子を形成する外部接続端子形成工
    程とを備えることを特徴とする電子モジュールの製造方
    法。
  15. 【請求項１５】前記請求項１３または１４に記載の電子
    モジュールの製造方法において、 前記第１絶縁層形成工程あるいは前記第２絶縁層形成工
    程で、他の絶縁層と誘電率が異なる絶縁層、あるいは部
    分的に誘電率が異なる絶縁層を形成することを特徴とす
    る電子モジュールの製造方法。
  16. 【請求項１６】前記請求項１３乃至１５のいずれか１項
    に記載の電子モジュールの製造方法において、 前記各絶縁層間の配線により、抵抗、容量、インダクタ
    ンスなどの受動素子を形成することを特徴とする電子モ
    ジュールの製造方法。
  17. 【請求項１７】複数個の半導体チップ、受動素子、前記
    各半導体チップの外部電極及び前記受動素子間を電気的
    に接続する配線をハウジング内に埋め込み、前記配線と
    外部装置を接続する外部接続端子を形成して電子モジュ
    ールを製造する工程と、前記電子モジュールに外部装置
    を取り付ける工程とを備える電子装置の製造方法であっ
    て、 前記電子モジュールを製造する工程は、 所定の形状をした凹部と、前記外部装置を取り付ける取
    り付け部を有するハウジングを準備する準備工程と、 前記ハウジングの前記凹部内に前記半導体チップあるい
    は前記受動素子を配置する配置工程と、 前記半導体チップ及び受動素子上に、液状の絶縁体を流
    し込み、前記絶縁体を硬化させて第１絶縁層を形成する
    第１絶縁層形成工程と、 前記第１絶縁層の所定位置にビア穴を形成するビア穴形
    成工程と、 前記第１絶縁層上及びビア穴の側壁に導電膜を形成した
    後、前記導電膜をエッチングして配線を形成する配線形
    成工程と、 前記配線及び第１絶縁層上に液状の絶縁体を流し込み、
    前記絶縁体を硬化させて第２絶縁層を形成する第２絶縁
    層形成工程と、 前記配置工程から前記第２絶縁層形成工程までを複数回
    繰り返し、前記半導体チップ、受動素子を積層するチッ
    プ積層工程と、 所定位置に接続端子形成用の開口部を形成し、前記開口
    部に接続端子を形成する接続端子形成工程とを備え、 前記電子モジュールに外部装置を取り付ける工程は、 前記外部装置を、前記ハウジングの取り付け部に取り付
    けて、前記外部装置の端子電極と前記取り付け部の外部
    接続端子とを接続することを特徴とする電子装置の製造
    方法。
  18. 【請求項１８】前記請求項１７に記載の電子装置の製造
    方法において、 前記外部装置は、電源装置と入力装置であり、 前記準備工程は、 所定の形状の凹部と、前記電源装置を取り付ける第1 取
    り付け部と、前記入力装置を取り付ける第２取り付け部
    が設けられたハウジングを準備し、 前記電子モジュールに外部装置を取り付ける工程は、 前記電源装置を、前記ハウジングの第１取り付け部には
    め込み、前記電源装置の接続端子を前記配線の一端と接
    続し、 前記入力装置を、前記ハウジングの第２取り付け部には
    め込み、前記入力装置の接続端子を前記配線の一端と接
    続することを特徴とする電子装置の製造方法。
  19. 【請求項１９】前記請求項１７に記載の電子装置の製造
    方法において、 前記外部装置は、電源装置と表示装置であり、 前記準備工程は、 所定の形状の凹部と、前記電源装置を取り付ける第１取
    り付け部と、前記表示装置を取り付ける第３取り付け部
    が設けられたハウジングを準備し、 前記電子モジュールに外部装置を取り付ける工程は、 前記電源装置を、前記ハウジングの第１取り付け部には
    め込み、前記電源装置の接続端子を前記配線の一端と接
    続し、 前記表示装置を、前記ハウジングの第３取り付け部には
    め込み、前記表示装置の接続端子と前記外部接続端子を
    接続することを特徴とする電子装置の製造方法。
  20. 【請求項２０】前記請求項１７に記載の電子装置の製造
    方法において、 前記外部装置は、電源装置、入力装置、及び表示装置で
    あり、 前記準備工程は、 所定の形状の凹部と、前記電源装置を取り付ける第１取
    り付け部と、前記入力装置を取り付ける第２取り付け部
    と、前記表示装置を取り付ける第３取り付け部が設けら
    れたハウジングを準備し、 前記電子モジュールに外部装置を取り付ける工程は、 前記電源装置を、前記ハウジングの第１取り付け部には
    め込み、前記電源装置の接続端子を、前記配線の一端と
    接続し、 前記入力装置を、前記ハウジングの第２取り付け部には
    め込み、前記入力装置の接続端子を前記配線の一端と接
    続し、 前記表示装置を、前記ハウジングの第３取り付け部には
    め込み、前記表示装置の接続端子と前記配線の一端を接
    続することを特徴とする電子装置の製造方法。
  21. 【請求項２１】前記請求項１７に記載の電子装置の製造
    方法において、 前記外部装置は、電源装置、入力装置、表示装置、及び
    アンテナであり、 前記準備工程は、 所定の形状の凹部と、前記電源装置を取り付ける第１取
    り付け部と、前記入力装置を取り付ける第２取り付け部
    と、前記表示装置を取り付ける第３取り付け部と、前記
    アンテナを取り付ける第４取り付け部が設けられたハウ
    ジングを準備し、 前記電子モジュールに外部装置を取り付ける工程は、 前記電源装置を、前記ハウジングの第１取り付け部には
    め込み、前記電源装置の接続端子を、前記配線の一端と
    接続し、 前記入力装置を、前記ハウジングの第２取り付け部には
    め込み、前記入力装置の接続端子を前記配線の一端と接
    続し、 前記表示装置を、前記ハウジングの第３取り付け部には
    め込み、前記表示装置の接続端子と前記配線の一端を接
    続し、 前記アンテナを、前記ハウジングの第４取り付け部には
    め込み、前記アンテナの接続端子と前記配線の一端を接
    続することを特徴とする電子装置の製造方法。
JP2000258114A 2000-08-23 2000-08-23 電子モジュール及び電子装置ならびにその製造方法 Withdrawn JP2002076243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000258114A JP2002076243A (ja) 2000-08-23 2000-08-23 電子モジュール及び電子装置ならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000258114A JP2002076243A (ja) 2000-08-23 2000-08-23 電子モジュール及び電子装置ならびにその製造方法

Publications (1)

Publication Number Publication Date
JP2002076243A true JP2002076243A (ja) 2002-03-15

Family

ID=18746467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000258114A Withdrawn JP2002076243A (ja) 2000-08-23 2000-08-23 電子モジュール及び電子装置ならびにその製造方法

Country Status (1)

Country Link
JP (1) JP2002076243A (ja)

Similar Documents

Publication Publication Date Title
US7569924B2 (en) Semiconductor device and manufacturing method thereof
US9196958B2 (en) Antenna structures and shield layers on packaged wireless circuits
CN206364003U (zh) 封装器件、***级封装器件和电子设备
US7638364B2 (en) Multilayer integrated circuit for RF communication and method for assembly thereof
JP2821262B2 (ja) 電子装置
US8025237B2 (en) Antenna built-in module, card type information device, and methods for manufacturing them
US8841759B2 (en) Semiconductor package and manufacturing method thereof
US20070029667A1 (en) Semiconductor device
US8812062B2 (en) Electronic apparatus
CN109429431B (zh) 电路基板
WO2005122247A1 (ja) 複合型電子部品
JP2010262992A (ja) 半導体モジュールおよび携帯機器
WO2022063283A1 (zh) 半导体封装结构及其制造方法和半导体器件
US20070235881A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20080026028A (ko) 반도체 장치의 제조방법
CN111034376B (zh) 电子部件的制造方法以及电子部件
US8018392B2 (en) Antenna element and semiconductor device
CN108596164B (zh) 指纹模组及电子设备
CN110600461B (zh) 封装结构及电子设备
JP2003007910A (ja) 半導体装置
JP2002076243A (ja) 電子モジュール及び電子装置ならびにその製造方法
JP2004111502A (ja) 外装部品および携帯型電子機器
CN111261526A (zh) 封装结构及其制备方法
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071106