JP3518486B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3518486B2 JP3518486B2 JP2000152316A JP2000152316A JP3518486B2 JP 3518486 B2 JP3518486 B2 JP 3518486B2 JP 2000152316 A JP2000152316 A JP 2000152316A JP 2000152316 A JP2000152316 A JP 2000152316A JP 3518486 B2 JP3518486 B2 JP 3518486B2
- Authority
- JP
- Japan
- Prior art keywords
- heavy metal
- semiconductor layer
- manufacturing
- metal electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
スイッチング制御する半導体装置及びその製造方法に関
し、特にターンオフ応答性を改善した半導体装置及びそ
の製造方法に関する。
界効果トランジスタとを一体化させたいわゆる絶縁ゲー
トバイポーラトランジスタ(IGBT)が高入力インピ
ーダンスと低出力インピーダンスとを要求される用途に
使用されている。
成が示されている。p型のシリコン基板12上にnエピ
タキシャル層14が形成され、nエピタキシャル層14
の表面にイオン注入等によりn+ソース領域26とpボ
ディ領域22とp+ボディ領域24が形成される。nエ
ピタキシャル層14のうちpボディ領域22でない部分
がnドリフト領域となる。nエピタキシャル層14の表
面上には、ゲート絶縁膜16、20及び30によりnエ
ピタキシャル層14に対して絶縁されたゲート電極18
が形成される。ゲート電極18は、nエピタキシャル層
14の表面のうちnドリフト領域の部分とpボディ領域
22の部分とn+ソース領域26の一部とを覆ってい
る。また、表面側にはn+ソース領域26及びp+ボデ
ィ領域24に対して導通をとるソース電極28が設けら
れており、裏面側には基板12に対して導通をとるドレ
イン電極10が設けられている。
動作はドレイン電極10からソース電極28への電流を
ゲート電極18の電圧によりスイッチング制御すること
である。すなわち、ゲート電極18に電圧が印加されて
いない状態でソース電極28に対してドレイン電極10
が高電位になるように電圧を印加しても、pボディ領域
22及びp+ボディ領域24とnドリフト領域との間の
pn接合が逆方向となるため電流は流れない。しかしな
がら、ゲート電極18に正電圧を印加すると、pボディ
領域22の表面に電子が誘因されてnチャネルが形成さ
れ、電界効果トランジスタがオン状態となってn+ソー
ス領域26からnチャネルを経由してnドリフト領域に
電子が流れ込む。これにより、nドリフト領域のキャリ
ア濃度が上昇して抵抗が下がり、nドリフト領域と基板
12とからなるダイオードが導通して基板12からnド
リフト領域にホールが注入される。このためバイポーラ
トランジスタがオンしてドレイン電極10からソース電
極28へ厚さ方向の電流が流れる。
中止すると、IGBTは再びオフ状態となるが、オン状
態でのnドリフト領域には電子とホールが共に高濃度に
充満しており、ゲート電圧のオフによりn+ソース領域
26からの電子の注入が絶たれてもnドリフト領域のキ
ャリア濃度は直ちには減少しない。このため、IGBT
のスイッチオフ時の過渡特性は急峻にゼロとならずなだ
らかなものとなり、このようなターンオフ時間の増大を
防止することが重要な課題となっている。
には、IGBTの裏面側(図9におけるドレイン電極1
0側)からイオン照射を行ってnドリフト領域内であっ
て基板12近傍の領域に格子欠陥を形成し、この格子欠
陥によりキャリア同士を再結合させてターンオフ応答性
を改善させる技術が記載されている。
素子サイズの縮小化及び素子性能の向上等の観点からA
l等の軽金属ではなく、より重い重金属、たとえばCu
等を電極に用いて抵抗値の低減を図る試みがなされてお
り、このような重金属電極を有するIGBTに対して格
子欠陥領域を形成する必要が生じている。
行い格子欠陥領域を形成する場合には、照射イオンとA
l原子との相互作用はあまり問題とならないが、Cu等
の重金属電極に対して高エネルギイオンを照射すると、
イオンと重金属原子との相互作用により重金属原子が放
射化し、放射化された重金属原子からのガンマ線や中性
子線等によりIGBTの界面順位密度が増大し、特にし
きい値電圧が低下してしまう問題が生じていた。このよ
うな問題は、電極自体にはAl等の軽金属を用いた場合
でも、電極とシリコンとの反応を抑制するために電極の
周縁にTiNやTiC等の重金属からなるバリア層を形
成する場合にも同様に生じ得る。すなわち、バリア層を
介して高エネルギイオンを照射すると、バリアメタルが
放射化し、その放射線によりしきい値電圧が変動してし
まう。
みなされたものであり、その目的は、重金属電極(重金
属バリア層を有する場合を含む)を有する半導体装置に
おいてもしきい値電圧変動などの素子特性劣化を生じさ
せることなくイオン照射により格子欠陥領域を形成で
き、これによりターンオフ応答特性を向上させることが
できる方法及び装置を提供することにある。
に、本発明は、半導体層の表面側にスイッチング素子を
設け、このスイッチング素子のオンオフにより前記半導
体層の厚さ方向の電流をスイッチング制御する半導体装
置であって、重金属電極と、前記半導体層の一部に1.
0×1011/cm2以下の照射量でイオンを注入するこ
とにより形成された格子欠陥領域とを有することを特徴
とする。Alなどの軽金属の場合にはイオンを照射して
も放射線の量が比較的少なく問題とならないがAlより
重い重金属を用いた場合には、放射線量が多くなりしき
い値電圧の低下を招く。そこで、重金属電極を介してイ
オンを照射する場合には、所定値以下、具体的には1.
0×1011/cm2以下とすることで、発生する放射線
量を抑制し、放射線による界面順位密度の増大を防ぎし
きい値電圧を一定に維持する。
導体層側にバリア用重金属層を備えた多層金属電極であ
ってもよい。重金属電極としては、例えばTiやNi、
Au等が用いられ、バリア用重金属層としてはTiNや
TiC等が用いられる。
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法を提供する。この方法
においては、前記重金属電極を介して前記半導体層の一
部に1.0×1011/cm2以下の照射量でイオンを注
入することにより格子欠陥領域を形成するステップを有
することを特徴とする。
変化させて複数回注入することが好適である。これによ
り、一回当たりの照射量を低減することができる。
分だけ照射ビームの中心位置をずらせて複数回注入する
ことが好適である。これにより、一回当たりのイオン照
射量を低減できるとともに、注入されるイオン量を位置
によらず平準化し、均等な格子欠陥領域を形成すること
ができる。
極の厚さに応じて変化させることが好適である。電極の
膜厚が小さいとイオン照射により発生する放射線の総量
も小さくなり、しきい値に与える影響も小さくなる。し
たがって、電極の膜厚が小さいほどイオン照射量を大き
くすることで、しきい値の変動を抑制しつつ、確実に格
子欠陥領域を形成することが可能となる。なお、このこ
とは、電極の膜厚が互いに異なる複数の半導体装置を製
造する際には、それぞれの半導体装置毎にイオン照射量
を異ならせることを意味する。
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法であって、前記重金属
電極形成前に前記半導体層の一部にイオンを注入するこ
とにより格子欠陥領域を形成することを特徴とする。重
金属電極の形成に先だってイオンを注入することで、重
金属電極の放射化を招くことなく格子欠陥領域を形成す
ることができる。
ッチング素子を設けるとともに半導体層の表面側及び裏
面側に重金属電極を設け、前記スイッチング素子のオン
オフにより前記半導体層の厚さ方向の電流をスイッチン
グ制御する半導体装置の製造方法であって、前記半導体
層の表面側あるいは裏面側の一方に重金属電極が形成さ
れた後であって他方の側に重金属電極が形成される前
に、前記他方の側から前記半導体層の一部にイオンを注
入することにより格子欠陥領域を形成することを特徴と
する。半導体装置の一方の側に重金属電極が形成されて
も、未だ重金属電極が形成されていない他方の側からイ
オンを注入することで、重金属電極の放射化を招くこと
なく格子欠陥領域を形成できる。
とも半導体層側にバリア用重金属層を備えた多層金属電
極であってもよい。
形態について説明する。
成が示されている。基本構成は図9に示されたIGBT
と同様であり、p型のシリコン基板12上にnエピタキ
シャル層14が形成され、nエピタキシャル層14の表
面にn+ソース領域26とpボディ領域22とp+ボデ
ィ領域24が形成される。さらに、nエピタキシャル層
14の表面上にはゲート絶縁膜16,20,30により
絶縁されたゲート電極18が形成され、表面側にはソー
ス電極28、裏面側にはドレイン電極10が形成され
る。
極10及びソース電極28はTi、Ni、Au、AuS
b、V等の重金属から形成されており、その配線にはC
uなどの重金属が用いられている。Al等の軽金属を用
いた場合と異なり、このような重金属を用いることで抵
抗値の低減を図ることができる。一方、電極材料及び配
線材料としてこのような重金属を用いた場合、上述した
ようにnドリフト領域の基板12近傍にキャリア再結合
を促すための格子欠陥領域32を形成すべくイオン照射
を行うと、重金属と高エネルギイオンが反応し、重金属
が放射化してIGBTのしきい値電圧、すなわちpn接
合の耐圧を低下させるおそれがある。
域32を形成する際に照射するイオンの照射量を制御
し、これにより重金属の放射化を抑制してしきい値電圧
の変動を抑えている。
ンを照射する際のイオン照射量を変化させたときの照射
前と照射後におけるしきい値電圧の変化が示されてい
る。イオン照射量としては、1.0×1011/cm2以
下及び1.0×1012/cm2としている。なお、1.
0×1011/cm2以下とは、例えば4.2×1010/
cm2や7.5×1010/cm2を示している。図からわ
かるように、照射量が1.0×1011/cm2以下の場
合には照射前と照射後でしきい値電圧にほとんど変動が
みられないが、イオン照射量が1.0×1012/cm2
に達すると、照射前の約6.0Vから照射後の約5.0
Vへと低下している。
線)を介してイオンを照射して格子欠陥領域32を形成
する場合、イオン照射量を1.0×1011/cm2以下
とすることで重金属の放射化を抑制でき、これによりI
GBTのしきい値電圧低下(耐圧低下)を抑制して格子
欠陥領域32の存在によりnドリフト領域に残存してい
るキャリアを再結合させてターンオフ時間を短縮するこ
とができる。
域32が形成される限りにおいてできるだけ小さい方が
好適であるが、例えばサイクロトロン中心部において原
料ガスに高電圧を印加してイオン源を得る場合、1.0
×107/cm2程度の照射量を得ることが可能であろ
う。もちろん、このことはより小さいイオン照射量の使
用を排除するものではない。
2+、1H+、2H+等を用いることができ、イオンを照射す
る場合には1回の照射ではなく2回あるいはそれ以上の
複数回に分けて照射して格子欠陥領域32を形成するこ
とも好適である。このように複数回に分けてイオンを照
射することで、1回のイオン照射量を少なくし、より確
実に重金属が放射化することを防止できる。イオン照射
を複数回行う場合、照射するイオンビームの中心位置を
互いにずらして照射することが好適であり、具体的には
イオンビームの中心を半値幅だけずらせて照射すること
が望ましい。これにより、1回当たりのイオン照射量を
低減しつつ、nドリフト領域のほぼ全域にわたって均等
に格子欠陥領域32を形成することが可能となる。
11/cm2以下の照射量で重金属電極を介してイオンを
照射しているが、イオン照射量を重金属電極の膜厚に応
じて適宜設定することも好適である。重金属電極の膜厚
が減少するほど高エネルギイオンと重金属原子との衝突
確率が低下し、放射化する確率も少なくなるため膜厚が
大きい場合に比べてイオン照射量を増加させることがで
きる。重金属電極の膜厚が小さい程、放射化した重金属
原子数も少なく、従って放射線の総量が少なくなるため
しきい値低下を生じにくいということもできる。
を生じない最大イオン照射量との関係が示されている。
図に示されるように、重金属電極の膜厚が小さくなるほ
どしきい値変動を生じない最大イオン照射量を大きく設
定できる。このように、重金属電極膜厚に応じてイオン
照射量を変化させることで、重金属電極の放射化による
しきい値電圧低下を抑制しつつ、nドリフト領域に確実
に格子欠陥領域32を形成してターンオフ時間を短縮化
することができる。例えば、ドレイン電極10の膜厚を
100nmとした場合にはイオン照射量を5.0×10
10/cm2とし、ドレイン電極10の膜厚を50nmと
した場合にはイオン照射量を1.0×1011/cm2と
する等である。
製造方法が示されている。上述した実施形態において
は、ドレイン電極10やソース電極28が形成された後
に重金属電極を介してイオン照射を行い格子欠陥領域3
2をnドレイン領域に形成しているが、本実施形態にお
いては重金属電極を形成する前にイオン照射を行ってn
ドレイン領域に格子欠陥領域32を形成する。すなわ
ち、図4(a)に示されるように、基板12の裏面側に
ドレイン電極10を形成するに先立って基板12の裏面
側からイオン照射を行い、nドリフト領域の基板12近
傍に格子欠陥領域32を形成し、図4(b)に示される
ように、格子欠陥領域32が形成された後に基板12の
裏面側にドレイン電極10を形成する。
領域32を形成することで、重金属電極の放射化を確実
に防止し、しきい値電圧の低下を招くことなくターンオ
フ時間の短縮化を図ることができる。
施形態のように1.0×1011/cm2以下とする必要
は必ずしもなく、それ以上のイオン照射量で照射するこ
ともできる。
製造方法フローチャートが示されている。まず、p基板
12上にnエピタキシャル層14を形成する(S10
1)。nエピタキシャル層14を形成した後、nエピタ
キシャル層14を熱酸化させて絶縁膜16を形成し、絶
縁膜16上にゲート電極18を形成する(S102)。
次に、nエピタキシャル層14の一部にドナー元素をイ
オン注入し、n+ソース領域26を形成する(S10
3)。さらに、nエピタキシャル層14の一部にホウ素
等のアクセプタ性元素をイオン注入し、n+ソース領域
26よりも深い位置にpボディ領域22を形成する(S
104)。pボディ領域22を形成した後、酸化シリコ
ン等で絶縁膜20,30を形成し、さらにnエピタキシ
ャル層14の一部にアクセプタ性元素をイオン注入して
p+ボディ領域24を形成する(S105)。そして、
p+ボディ領域24及びn+ソース領域を導通させるた
めのソース電極28を形成する(S106)。
ース電極28を形成した後、続いて基板12の裏面側に
ドレイン電極10を形成し、さらにドレイン電極10あ
るいはソース電極28を介して3He2+等の高エネルギ
イオンを照射して格子欠陥領域32を形成するが、本実
施形態においてはソース電極28を形成した後であっ
て、ドレイン電極10を形成する前に基板12の裏面側
からイオンを照射し、nドリフト領域にイオンを注入し
て格子欠陥領域32を形成する(S107)。そして、
格子欠陥領域32を形成した後、基板12の裏面側にド
レイン電極10を形成する(S108)。
射を行って格子欠陥領域32を形成することで、イオン
照射量を特に制限することなく格子欠陥領域32を形成
することができ、これによりしきい値電圧の変動を生じ
ることなく確実にターンオフ時間を短縮することができ
る。
面側からイオン照射を行って格子欠陥領域32を形成し
ているが、ソース電極28側からイオンを照射して格子
欠陥領域32を形成することも可能である。
方法が示されている。図6(a)に示されるように、p
+ボディ領域24及びn+ソース領域26の導通をとる
ためのソース電極28を形成する前に表面側からイオン
照射を行ってnドリフト領域に格子欠陥領域32を形成
する。その後、図6(b)に示されるようにソース電極
28を形成する。
重金属電極の放射化を防止し、しきい値電圧の変動防止
及びターンオフ時間の短縮化を図ることができる。
材料としてTiやNi、Au等の重金属を用いている
が、電極の材料自体はAl等の軽金属を用い、電極とシ
リコン化合物との化学反応を防止するために電極とシリ
コン化合物との界面に重金属のバリア層を用いる場合に
おいても同様に適用することができる。
合のIGBTの製造方法が示されている。図7(a)に
示されるように、ゲート絶縁膜20、30とソース電極
28との間には、TiN、TiC、Ti−Si−N、I
r−Ta、TaC、TaN、Ta−Si、Ta−Si−
N、W、WN、WSiN、WReBなどのAlより重い
金属または金属化合物からなるバリア層34が形成され
ており、裏面側にドレイン電極10を形成する前にイオ
ン照射を行って格子欠陥領域32を形成する。その後、
図7(b)に示されるように基板12の裏面側にドレイ
ン電極10を形成してIGBTを構成する。
34を介してイオン照射を行うことがないので、バリア
層34の放射化を防止してしきい値電圧の変動を抑える
ことができる。
BTの製造方法が示されている。本実施形態において
も、図7に示された製造方法と同様に電極周縁にバリア
層34が形成されるが、このバリア層34を形成する前
に表面側からイオン照射を行ってnドリフト領域に格子
欠陥領域32を形成する(図8(a))。その後、図8
(b)に示されるようにバリア層34及びソース電極2
8を形成する。
てイオン照射が行われないので、放射化によるしきい値
電圧変動を招くことなく、格子欠陥領域32を形成して
ターンオフ時間を短縮化することができる。
が、本発明はこれらに限定されることなく本発明の技術
的思想の範囲内で種々の変更使用が可能である。たとえ
ば、ゲート電極18はトレンチ型とすることもできる、
また、IGBTの各領域における半導体の導電型をそれ
ぞれの相補型(p型である場合にはn型とする)とする
こともできる。また、IGBTの構成において適宜バッ
ファ領域を設けてもよく、半導体もシリコン以外の材料
を用いることができる。
導体装置の特性変動、特にしきい値電圧の低下を招くこ
となくターンオフ特性を改善することができる。
ある。
圧変動の関係を示す図である。
射量との関係を示すグラフ図である。
図である。
ある。
説明図である。
を示す説明図である。
を示す説明図である。
る。
ャル層、16 ゲート絶縁膜、18 ゲート電極、22
pボディ領域、24 p+ボディ領域、26n+ソー
ス領域、28 ソース電極、32 格子欠陥領域。
Claims (8)
- 【請求項1】 半導体層の表面側にスイッチング素子を
設け、このスイッチング素子のオンオフにより前記半導
体層の厚さ方向の電流をスイッチング制御する半導体装
置であって、 重金属電極と、 前記半導体層の一部に1.0×1011/cm2以下の照
射量でイオンを注入することにより形成された格子欠陥
領域と、 を有し、前記重金属電極は、少なくとも半導体層側にバ
リア用重金属を備えた多層金属電極であることを特徴と
する半導体装置。 - 【請求項2】 半導体層の表面側にスイッチング素子を
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、 前記重金属電極を介して前記半導体層の一部に1.0×
10 11 /cm 2 以下の照射量でイオンを注入することに
より格子欠陥領域を形成するステップを有し、 前記重金属電極は、少なくとも半導体層側にバリア用重
金属を備えた多層金属電極であることを特徴とする半導
体装置の製造方法。 - 【請求項3】 請求項2記載の方法において、前記イオ
ンは、互いに照射位置を変化させて複数回注入すること
を特徴とする半導体装置の製造方法。 - 【請求項4】 請求項2記載の方法において、前記イオ
ンは、照射ビームの半値幅分だけ照射ビームの中心位置
をずらせて複数回注入することを特徴とする半導体装置
の製造方法。 - 【請求項5】 請求項2記載の方法において、前記イオ
ンの照射量を前記重金属電極の厚さに応じて変化させる
ことを特徴とする半導体装置の製造方法。 - 【請求項6】 半導体層の表面側にスイッチング素子を
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、前記重金属電極形成前に前
記半導体層の一部にイオンを注入することにより格子欠
陥領域を形成することを特徴とする半導体装置の製造方
法。 - 【請求項7】 半導体層の表面側にスイッチング素子を
設けるとともに半導体層の表面側及び裏面側に重金属電
極を設け、前記スイッチング素子のオンオフにより前記
半導体層の厚さ方向の電流をスイッチング制御する半導
体装置の製造方法であって、前記半導体層の表面側ある
いは裏面側の一方に重金属電極が形成された後であって
他方の側に重金属電極が形成される前に、前記他方の側
から前記半導体層の一部にイオンを注入することにより
格子欠陥領域を形成することを特徴とする半導体装置の
製造方法。 - 【請求項8】 請求項6,7のいずれかに記載の方法に
おいて、前記重金属電極は、少なくとも半導体層側にバ
リア用重金属層を備えた多層金属電極であることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152316A JP3518486B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000152316A JP3518486B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001332566A JP2001332566A (ja) | 2001-11-30 |
JP3518486B2 true JP3518486B2 (ja) | 2004-04-12 |
Family
ID=18657754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000152316A Expired - Fee Related JP3518486B2 (ja) | 2000-05-24 | 2000-05-24 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3518486B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257283B2 (en) * | 2012-08-06 | 2016-02-09 | General Electric Company | Device having reduced bias temperature instability (BTI) |
JP2016162807A (ja) * | 2015-02-27 | 2016-09-05 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
-
2000
- 2000-05-24 JP JP2000152316A patent/JP3518486B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001332566A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10629678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US7087981B2 (en) | Metal semiconductor contact, semiconductor component, integrated circuit arrangement and method | |
JP5033335B2 (ja) | 半導体装置およびそれを用いたインバータ装置 | |
US6441408B2 (en) | Power semiconductor component for high reverse voltages | |
US7361970B2 (en) | Method for production of a buried stop zone in a semiconductor component and semiconductor component comprising a buried stop zone | |
US10651037B2 (en) | Method for fabricating a doped zone in a semiconductor body | |
JP3413021B2 (ja) | 半導体装置 | |
US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
JP2013102111A (ja) | 半導体装置およびその製造方法 | |
JP3188443B2 (ja) | 動作特性を改善したfet、igbtおよびmct構造、およびその製造方法 | |
US5851857A (en) | High voltage power MOS device | |
JP4840551B2 (ja) | Mosトランジスタ | |
JP2008227414A (ja) | 半導体装置およびその製造方法 | |
US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
JP2723936B2 (ja) | 半導体素子 | |
JP7410478B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2003282575A (ja) | 半導体装置およびその製造方法 | |
JP3518486B2 (ja) | 半導体装置及びその製造方法 | |
JP3282550B2 (ja) | 半導体装置およびその製造方法 | |
JPH0531829B2 (ja) | ||
WO2023233802A1 (ja) | 半導体装置の製造方法 | |
JP7396000B2 (ja) | 炭化珪素半導体装置 | |
JPH0671078B2 (ja) | 半導体装置 | |
JP2022122034A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP4045749B2 (ja) | 半導体装置および半導体装置を用いた回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |