JP2002075983A - メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法 - Google Patents

メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法

Info

Publication number
JP2002075983A
JP2002075983A JP2001113148A JP2001113148A JP2002075983A JP 2002075983 A JP2002075983 A JP 2002075983A JP 2001113148 A JP2001113148 A JP 2001113148A JP 2001113148 A JP2001113148 A JP 2001113148A JP 2002075983 A JP2002075983 A JP 2002075983A
Authority
JP
Japan
Prior art keywords
phosphorus
acid
substrate
chamber
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001113148A
Other languages
English (en)
Other versions
JP4953515B2 (ja
Inventor
Robert P Mandal
ピー． マンダル ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002075983A publication Critical patent/JP2002075983A/ja
Application granted granted Critical
Publication of JP4953515B2 publication Critical patent/JP4953515B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B37/00—Compounds having molecular sieve properties but not having base-exchange properties
    • C01B37/02—Crystalline silica-polymorphs, e.g. silicalites dealuminated aluminosilicate zeolites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 メゾポーラス酸化膜形成方法及びデュアルダ
マシン構造形成方法 【解決手段】 本発明は、概して、低い誘電率の膜を基
板上に堆積する方法及び装置を提供する。低い誘電率の
膜はリンドープのメゾポーラス酸化膜である。この膜
は、リン含有ゾルゲル前駆物質を堆積及びキュアして、
均一直径の相互接続孔を有する酸化膜を形成し、次に、
不活性ガス雰囲気中で膜をアニールするか、反応性酸素
種を含む酸化雰囲気へ膜を露出して、リンドープのメゾ
ポーラス酸化膜を形成することによって形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は集積回路の製造に関
する。更に、具体的には、本発明は誘電層を基板上に堆
積する方法に関する。
【０００２】
【従来の技術】半導体デバイスのジオメトリは、半導体
デバイスが数十年前に最初に紹介されてから以後、サイ
ズにおいて目覚しく縮小した。そのとき以来、集積回路
は概して２年／半サイズの規則（しばしば、ムーアの法
則と呼ばれる）に従ってきた。これは、チップ上に適合
するデバイスの数が２年ごとに倍増することを意味す
る。今日の製造工場は、０．３５μｍ、更には０．１８
μｍの表面形状サイズを有するデバイスを普通に製造し
ており、明日の工場は、間もなく更に小さなジオメトリ
を有するデバイスを製造しているであろう。
【０００３】集積回路上のデバイスのサイズを更に縮小
するため、低い抵抗率を有する導電性材料及び低い誘電
率ｋ（ここでｋ＜４．０）を有する絶縁体を使用して、
隣接するメタル線の間の容量結合を減らすことが必要と
なってきた。低いｋの誘電体は、国際公開番号ＷＯ９９
／４１４２３で説明されるように、ＳＯＧ（スピンオン
グラス）法及び化学的気相成長（ＣＶＤ）法によって堆
積されてきた。国際公開番号ＷＯ９９／４１４２３に説
明されるように、水分等の副生成物が低ｋ誘電層から導
電性材料へ、また周囲環境から低ｋ誘電体へと拡散する
のを防止するため、キャップ層を含むライナ／バリア層
が、低ｋ誘電層に隣接して堆積された。
【０００４】例えば、低ｋ絶縁体の形成中に発生した水
分は、導電性メタルの表面へ容易に拡散し、隣接した導
電性メタル面の抵抗率を増加する。層間の拡散を防止す
るため、バリア／ライナ層が層間に堆積されるが、それ
らの層は、典型的には、副生成物の拡散をブロックし、
及び／又は低ｋ材料へのメタル層の拡散を防止する通常
のケイ素ベースの材料、例えば窒化ケイ素から形成され
る。しかし、バリア／ライナ層は、誘電率が約７の窒化
ケイ素のように、典型的には４．０より著しく大きな誘
電率を有し、この高誘電率は、誘電率を顕著に減じない
結合絶縁層を生じる可能性がある。
【０００５】低いｋの層を形成する１つのアプローチ
は、高多孔質で低密度の膜を堆積して、空気の誘電率、
即ちｋから１に近づく誘電率を得ることである。低ｋ多
孔質膜堆積方法の例は、Brinker et al.の米国特許第
５，８５８，４５７号に説明されている。Brinker et a
l.は、ゾルゲル前駆物質を基板上に堆積し、次に、ゾル
ゲル前駆物質の成分を選択的に蒸発して超分子アセンブ
リを形成することによって、高い膜多孔質を有する低誘
電率膜を形成する方法を開示している。次に、アセンブ
リは、約４００℃で超分子テンプレートを酸化熱分解す
ることによって、配列された多孔質膜へ形成される。し
かし、Brinker et al.の特許では、熱分解ステップは、
ゾルゲルを多孔質膜へ焼成するのに約４時間を必要とす
る。そのような時間の長さは、現代の半導体製造におい
て、より高い処理速度への要求が増大していることと両
立しない。
【０００６】シリカベースの高多孔質膜、例えば前記の
Brinker et al.の特許に説明される酸化ケイ素膜は、荷
電可動イオン、特に、ゾルゲル前駆物質中に形成された
ナトリウム及びカリウムのようなアルカリイオンに対し
て、貧弱な耐拡散性を有する。これらの荷電イオンは、
印加された電界の影響の下で膜へ容易に拡散及び貫通
し、膜の導電率を増大して、膜の分極及び膜の誘電率の
増大を生じる。従って、荷電可動イオンの輸送は、集積
回路のマルチレベル相互接続に使用される低誘電率絶縁
膜に有害である。
【０００７】更に、シリカベースの多孔質膜は、しばし
ば親水性であり、周囲環境から水分を積極的に吸収す
る。もし、約７８の誘電率（ｋ）を有する水が多孔質膜
によって吸収されると、多孔質膜の低ｋ誘電特性は、有
害な影響を受ける可能性がある。しばしば、これらの親
水性膜は、水分を除去するためアニールされるが、これ
は堆積方法における一時的解決法に過ぎない。なぜな
ら、膜は、この手順に続く水分汚染に依然として敏感だ
からである。更に、アニーリングは、しばしば時間浪費
の方法であり、基板の処理時間を増加し、低いスループ
ット率を生じる。一般的に、親水性膜の水分汚染を制限
するため、膜は、シリル化処理によって、及び、キャッ
プ層又はパッシベーション層を堆積して多孔質膜の水分
汚染を防止することによって、親水性膜から疎水性膜へ
変えられる。
【０００８】多孔質膜上にキャップ層を堆積する場合の
１つの問題は、多孔質膜、例えばスピン塗布方式及びス
プレー塗布方式の多孔質膜は、大気圧、即ち約３００ト
ールより大きい圧力で堆積され、キャップ層は、典型的
には、真空圧、即ち約１００トールよりも小さな圧力で
実行されるプラズマ化学的気相成長（ＰＥＣＶＤ）法で
堆積されることである。そのような真空処理及び大気処
理は、典型的には、別々の真空及び大気処理システム又
はクラスタツール装置の中で実行される。その場合、１
つの処理システム又は装置から他の処理システム又は装
置への移送は、多孔質膜を汚染へ露出する。クラスタツ
ールは、中央基板ハンドラモジュール及び多数の周辺処
理チャンバを有するモジュール方式のマルチチャンバ統
合処理システムである。そのようなシステムでは、導入
された基板は、集積回路を形成するため様々な処理チャ
ンバの中で一連の処理ステップを逐次に経験する。クラ
スタツールは、先進的マイクロエレクトロニックデバイ
スを製造するための有効で効率的な機器として、一般的
に受け入れられるようになってきた。
【０００９】図１は、複数の単一基板処理チャンバ１２
を有する真空クラスタツール１０を示す。処理チャンバ
１２は、１つ又は複数のロードロックチャンバ２０に置
かれた基板カセットから１つ又は複数の処理チャンバ１
２へ基板を移送するため、移送チャンバ１８と呼ばれる
中央真空チャンバに取り付けられている。この特定のツ
ールは、４つまでの単一基板処理チャンバ１２を、移送
チャンバの周りで放射状に配置できるように示される。
図１に示されるクラスタツールに類似したものは、米国
カリフォルニア州サンタクララのアプライドマテリアル
ス社より入手可能である。処理チャンバ１２の間の基板
の移送は、典型的には、中央移送チャンバ１２に置かれ
た基板ハンドラモジュール１６によって管理される。基
板が処理された後、それらはロードロックチャンバ２０
を通って基板カセットへ戻される。そこから、基板は、
追加処理のために次のシステムへ移動されることができ
る。物理的気相成長（ＰＶＤ）、化学的気相成長（ＣＶ
Ｄ）、エッチングなどの様々な処理は、処理チャンバ１
２で実行されることができる。
【００１０】典型的には、大気処理クラスタツールと真
空処理クラスタツールとは、一体化されなかった。真空
処理ツールは、処理サイクルにおける様々な処理ステッ
プの間で、真空ポンピングによる真空の保留又は真空の
再確立を必要とする。この真空要件は、大気処理ツール
と比較して、処理時間を長くし、スループット率を低く
する結果となる。この事は、これらシステムの一体化を
魅力のないものにした。しかし，クラスタツール間の基
板の移送は、処理基板の汚染を生じる可能性がある。こ
れは、多孔質膜のような、汚染に敏感な膜の移送で非常
に問題となる。現在、産業界において、周囲大気処理条
件及び近真空処理条件の双方の下で、低ｋ誘電材料及び
キャップ材料の堆積を結合するクラスタツールは存在し
ない。
【００１１】
【発明が解決しようとする課題】従って、耐イオン拡散
性の低ｋ誘電材料を高い基板スループットで堆積する方
法の必要性が、依然として存在する。
【００１２】
【課題を解決するための手段】本発明は、低誘電率のメ
ゾポーラス酸化ケイ素層を堆積する方法及び装置を提供
する。本発明の１つの様相に従えば、本発明は、リンを
有し低誘電率であるメゾポーラス酸化層を堆積する方法
を提供する。メゾポーラス膜は、好ましくは、五酸化リ
ン（Ｐ2Ｏ5）等のリン化合物で、重量で約２％〜約８％
のリン濃度を有する。メゾポーラス酸化ケイ素層は、リ
ン含有ゾルゲル前駆物質を堆積及びキュアして、均一直
径の相互接続部の孔を有する酸化膜を、好ましくは立方
晶相構造で形成し、次に約２００℃〜約４５０℃の温度
で不活性ガスアニールに膜を曝露するか、約２００℃〜
約４００℃の温度で反応性酸素種を含む酸化雰囲気に膜
を曝露して、界面活性剤を取り除き、リンドープのメゾ
ポーラス酸化膜を形成することによって生成される。メ
ゾポーラス酸化膜は、好ましくは、少なくとも５０％の
多孔質度、約１．６〜約２．２の誘電率を有する。更
に、メゾポーラス膜は、メタル間誘電層として使用され
てよい。
【００１３】リン含有ゾルゲル前駆物質は、好ましく
は、ケイ素酸素化合物、リン含有酸溶液、有機溶媒、
水、及び界面活性剤を有している。更に、リンをベース
にした酸を含むリンベース酸溶液（これは、更に揮発性
無機酸及び／又は有機酸を含んでよい）によって、及び
界面活性剤のリンをベースにした成分、好ましくはｐ−
（ＣＨ3）3ＣＣＨ2Ｃ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）N−Ｏ
Ｈ、ｐ−（ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）N
−ＯＨ、（ＣＨ3）3ＣＣＨ2Ｃ（ＣＨ3）2Ｃ6Ｈ4（ＯＣ
Ｈ2ＣＨ2）N−ＯＨ、ＣＨ3（ＣＨ2）KＯＨ、ＣＨ3（Ｃ
Ｈ2）I（ＣＨ2ＣＨ2Ｏ）J−ＯＨ、ＨＯ（ＣＨ2ＣＨ
2Ｏ）M（ＣＨ2Ｃ（ＣＨ3）ＨＯ）L（ＣＨ2ＣＨ2Ｏ）
MＨ、及びこれらのフッ素誘導体、及びこれらの組み合
わせを含む群から選択されたアルコール末端界面活性剤
のリン酸塩によって、ホスホン酸配意子（リガンド）
（−ＰＯ（ＯＨ）2）をケイ素保有化学前駆物質へ付加
し又は置換して、リンをゾルゲル前駆物質の中へ導入し
てよい。ここで、Ｎは６〜１２の整数、好ましくは８で
あり、Ｋは１３〜１７の整数であり、Ｉは６〜１５の整
数であり、Ｊは２０〜１０６の整数であり、Ｌは２０〜
８０の整数である。
【００１４】本発明の他の様相において、メゾポーラス
酸化膜は、第１のケイ素酸素化合物、有機酸、第１の有
機溶媒、水、及び第１の界面活性剤を含む第１のゾルゲ
ル前駆物質を形成し、第２のケイ素酸素化合物、リンベ
ースの酸、第２の有機溶媒、水、及び第２の界面活性剤
を含む第２のゾルゲル前駆物質を形成し、第１及び第２
のゾルゲル前駆物質を混合して混合ゾルゲル前駆物質を
形成し、混合ゾルゲル前駆物質を基板上に堆積し、堆積
された混合ゾルゲル前駆物質をキュアして酸化膜を形成
し、界面活性剤除去方法へ酸化膜を露出してメゾポーラ
ス酸化膜を形成することによって、基板上に形成されて
よい。好ましくは、第１及び第２のゾルゲルは、第１の
ゾルゲル前駆物質と第２のゾルゲル前駆物質の比が、約
１：１〜約１０：１であるように混合される。好ましく
は、メゾポーラス酸化膜は、リン化合物、例えば五酸化
リン（Ｐ2Ｏ5）で、重量で約２％〜約８％のリン濃度を
有する。
【００１５】更に、本発明の他の様相において、デュア
ルダマシン構造形成方法が提供される。この方法は、第
１のエッチストップを基板上に堆積し、リンドープの第
１のメゾポーラス酸化膜を第１のエッチストップ上に堆
積し、第２のエッチストップを、リンドープの第１のメ
ゾポーラス酸化膜の上に堆積し、リンドープの第２のメ
ゾポーラス酸化膜を第２のエッチストップの上に堆積
し、第３のエッチストップを、リンドープの第２のメゾ
ポーラス酸化膜の上に堆積し、第３のエッチストップ及
びリンドープの第２のメゾポーラス酸化膜をエッチング
して垂直相互接続開口を画定し、更に垂直相互接続開口
を介して第２のエッチストップ、リンドープの第１のメ
ゾポーラス酸化膜、及び第１のエッチストップをエッチ
ングして垂直相互接続を更に画定し、それによって基板
を露出し、第３のエッチストップ及びリンドープの第２
のメゾポーラス酸化膜をエッチングして水平相互接続を
画定し、デュアルダマシン表面形状を形成することを含
む。好ましくは、メゾポーラス酸化膜は、リン化合物、
例えば五酸化リン（Ｐ2Ｏ5）の、重量で約２％〜約８％
のリン濃度を有する。
【００１６】
【発明の実施の形態】本願の特徴、利点、目的が達成で
き、詳細に理解出来るように、簡単に概要を述べた発明
を、添付の図面に描かれた実施例に従って更に詳細に説
明する。
【００１７】しかし、添付の図面は本願の典型的な実施
例を示しただけであり、故に本願の権利範囲を制限する
ものではない。他の同様に効果的な実施例も有効であ
る。
【００１８】本発明は、低い誘電率を有するメゾポーラ
ス酸化ケイ素層を堆積する方法及び装置を提供する。本
発明の１つの様相に従えば、本発明は、低い誘電率及び
高いリン含量を有するメゾポーラス酸化層を堆積する方
法を提供する。メゾポーラス膜は、好ましくは、リン化
合物、例えば五酸化リン（Ｐ2Ｏ5）の、重量で約２％〜
約８％のリン濃度、最も好ましくは約４％のリン濃度を
有する。メゾポーラス酸化層は、酸化ケイ素を含み、リ
ン含有ゾルゲル前駆物質を堆積及びキュアして均一直径
の相互接続孔を有する酸化膜を、好ましくは立方晶相構
造で形成し、次に約２００℃〜約４００℃の温度で反応
性酸素種を含む酸化雰囲気へ膜を露出して界面活性剤を
除去し、リンドープのメゾポーラス酸化膜を形成するこ
とによって生成される。酸化ケイ素膜の中へ導入された
リンは，典型的には、五酸化リンのような酸化リンを形
成するであろう。メゾポーラス酸化層は、少なくとも５
０％の多孔質度、約１．６〜約２．２の誘電率を有する
であろう。更に、メゾポーラス膜は、メタル間誘電層と
して使用されてよい。リンのドープは、イオンの可動
性、堆積加水分解の完了と凝縮の加速、及び改善された
膜強度の組み合わせられた利益を有利に提供するものと
信じられる。
【００１９】ゾルゲル前駆物質は、好ましくは、ケイ素
酸素化合物、リン含有酸溶液、有機溶媒、水、及び界面
活性剤を含む。ケイ素酸素化合物前駆物質は、好ましく
は、テトラエチルオルソシリレート、メチルトリエトキ
シシラン、フェニルトリエトキシシラン、ｐ−ビス（ト
リエトキシシリル）ベンゼン、ビス（トリエトキシシリ
ル）メタン、ヘキサエトキシジシロキサン、及びこれら
の組み合わせである。更に、リンは、ホスホン酸配位子
（−ＰＯ（ＯＨ）2）をケイ素保有化学前駆物質へ付加
又は置換することによって、ゾルゲル前駆物質の中へ導
入されてよい。好ましいリン含有ケイ素酸素前駆物質
は、ｏ−ホスホトリエトキシルシラン（ＣＨ3ＣＨ2Ｏ）
3ＳｉＯＰＯ（ＯＨ）2、ｏ−ホスホエチルトリエトキシ
ルシラン（ＣＨ3ＣＨ2Ｏ）3ＳｉＣＨ2ＣＨ2ＯＰＯ（Ｏ
Ｈ）2、ホスホリルエチルトリエトキシルシラン（ＣＨ3
ＣＨ2Ｏ）3ＳｉＣＨ2ＣＨ2ＰＯ（ＯＨ）2、ｐ−ホスホ
リルフェニルトリエトキシルシラン（ＣＨ3ＣＨ2Ｏ）3
Ｓｉ（Ｃ6Ｈ4）ＰＯ（ＯＨ）2、ホスホノトリエトキシ
ルシリルケトン（ＣＨ3ＣＨ2Ｏ）3ＳｉＣ（Ｏ）ＰＯ
（ＯＨ）2、ホスホノトリエトキシルシラン（ＣＨ3ＣＨ
2Ｏ）3ＳｉＰＯ（ＯＨ）2、及びこれらの組み合わせを
含む。
【００２０】好ましくは、リン含有ゾルゲル前駆物質
は、リンをベースとした酸溶液で形成される。酸溶液
は、触媒として働き、加水分解活性化エネルギーを低く
して膜の形成中に後続の凝縮反応に触媒作用を及ぼすこ
とによって、ゾルゲル前駆物質の加水分解を加速する。
リン含有酸溶液は、好ましくは、正リン酸（Ｈ3Ｐ
Ｏ4）、リン酸二水素アンモニウム、リン酸二水素テト
ラメチルアンモニウム、長鎖アルコールのリン酸エステ
ル、アルコキシシリルホスホン酸塩、これらの置換誘導
体、及びこれらの組み合わせから成る群から選択された
リンをベースとした酸である。更に、リン含有酸溶液
は、揮発性無機酸、好ましくは硝酸、塩酸、過塩素酸、
及びこれらの組み合わせ、及び／又は有機酸、好ましく
はシュウ酸、グリオキシル酸、及びこれらの組み合わせ
を含んでよい。
【００２１】更に、リンは、界面活性剤のリンをベース
とした成分、好ましくは、ｐ−（ＣＨ3）3ＣＣＨ2Ｃ6Ｈ
4ＣＨ2（ＯＣＨ2ＣＨ2）N−ＯＨ、ｐ−（ＣＨ3）3ＣＯ
Ｃ6Ｈ 4ＣＨ2（ＯＣＨ2ＣＨ2）N−ＯＨ、ＣＨ3（ＣＨ2）
K−ＯＨ、ＣＨ3（ＣＨ2）I（ＣＨ2ＣＨ2Ｏ）J−ＯＨ、
ＨＯ（ＣＨ2ＣＨ2Ｏ）M（ＣＨ2Ｃ（ＣＨ3）ＨＯ）L（Ｃ
Ｈ2ＣＨ2Ｏ）MＨ、（ＣＨ3）3ＣＣＨ2Ｃ（ＣＨ3）2Ｃ6
Ｈ4（ＯＣＨ2ＣＨ2）N−ＯＨ、及びこれらのフッ素誘導
体、及びこれらの組み合わせを含む群から選択されたア
ルコール末端界面活性剤のリン酸塩によって、ゾルゲル
前駆物質の中へ導入されてよい。Ｎは６〜１２の整数、
好ましくは８であり、Ｋは１３〜１７の整数であり、Ｉ
は６〜１５の整数であり、Ｊは２０〜１０６の整数であ
り、Ｌは２０〜８０の整数である。好ましくは、ｐ−
（ＣＨ3）3Ｃ−ＣＨ2−Ｃ6Ｈ4−ＣＨ2−（ＯＣＨ2Ｃ
Ｈ2）8ＯＨ、ｐ−（ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2
ＣＨ2）8−ＯＨ、及び他のポリエチレンオキサイド共重
合誘導体、ポリエチレンオキサイド−ポリプロピレンオ
キサイド−ポリエチレンオキサイド３ブロック共重合誘
導体、及びこれらの組み合わせの群から選択された非リ
ン含有界面活性剤が、ゾルゲル前駆物質を形成するため
に使用される。
【００２２】本発明の他の様相において、メゾポーラス
酸化膜は、第１のケイ素酸素化合物、有機酸、有機溶
媒、水、及び第１の界面活性剤を含む第１のゾルゲル前
駆物質を形成し、第２のケイ素酸素化合物、リンベース
の酸、有機溶媒、水、及び第２の界面活性剤を含む第２
のゾルゲル前駆物質を形成し、第１及び第２のゾルゲル
前駆物質を混合して混合ゾルゲル前駆物質を形成し、混
合ゾルゲル前駆物質を基板上に堆積し、堆積された混合
ゾルゲル前駆物質をキュアして酸化膜を形成し、界面活
性剤除去方法へ酸化膜を露出してメゾポーラス酸化膜を
形成することによって、基板上に形成されてよい。好ま
しくは、メゾポーラス酸化膜は、リン化合物、例えば五
酸化リン（Ｐ2Ｏ5）の、重量で約２％〜約８％のリン濃
度、好ましくは重量で約４％のリン濃度を有する。
【００２３】更に、本発明の他の様相において、デュア
ルダマシン構造形成方法が提供される。この方法は、第
１のエッチストップを基板上に堆積し、リンドープの第
１のメゾポーラス酸化膜を第１のエッチストップ上に堆
積し、第２のエッチストップを、リンドープの第１のメ
ゾポーラス酸化膜の上に堆積し、リンドープの第１のメ
ゾポーラス酸化膜をエッチングして垂直相互接続開口を
画定し、リンドープの第２のメゾポーラス酸化膜を第２
のエッチストップの上に堆積し、第３のエッチストップ
を、リンドープの第２のメゾポーラス酸化膜の上に堆積
し、ハードマスク膜を第３のエッチストップの上に堆積
し、垂直相互接続開口を介して、リンドープの第２のメ
ゾポーラス酸化膜をエッチングして垂直相互接続を更に
画定し、それによって基板を露出し、リンドープの第２
のメゾポーラス酸化膜をエッチングして水平相互接続を
画定することを含む。好ましくは、メゾポーラス酸化膜
は、リン化合物、例えば五酸化リン（Ｐ2Ｏ5）の、重量
で約２％〜約８％のリン濃度、更に好ましくは重量で４
％のリン濃度を有する。
【００２４】図２Ａ及び図３Ａは、本発明の前述した方
法が実行されてよいキャップ層モジュールの１つの実施
形態を略図で示す。キャップ層モジュール１２０は、
膜、特にプラズマ化学的気相成長（ＰＥＣＶＤ）法によ
って堆積されるキャップ膜を堆積するための近真空圧処
理モジュールである。ここで、近真空圧とは、約１００
トール以下の圧力として定義され、好ましくは、キャッ
プモジュールの圧力は、約０．５トール〜約１０トール
のＰＥＣＶＤチャンバの動作圧力と同じである。モジュ
ール１２０は、必要な処理ユーティリティをメインフレ
ーム構造２０１の上に支持された自給式システムであ
る。メインフレーム構造２０１は、容易に取り付けられ
ることができ、操作の高速スタートアップを提供する。
モジュール１２０は、一般的に４つの領域を含む。即
ち、基板がモジュール１２０へ導入される工場インタフ
ェース１２２、１つ又は複数の移送チャンバであって、
その各々が基板ハンドラ１２７を格納し、基板ハンドラ
１２７が、好ましくは、工場インタフェース１２２内に
配置された２重スタック冷却／事前加熱ロードロックチ
ャンバ１２４と連絡する移送チャンバ１２６、移送チャ
ンバ１２６と連絡するように取り付けられた１つ又は複
数の、しかし好ましくは、２つのタンデム型又はツイン
型の処理チャンバ１３０、及びモジュール１２０の操作
に必要なサポートユーティリティ、例えば図２Ｂ及び図
３Ｂに示されるように、ガスパネル１３４、配電パネル
１３６、及びコンピュータ制御ラック１３８を格納する
後部１４０である。システムは、プラズマ化学的気相成
長（ＰＥＣＶＤ）のような様々な方法及び補助チャンバ
ハードウェアに適応するように構成されることができ
る。以下で説明する実施形態は、ＰＥＣＶＤ方法、例え
ばメゾポーラス酸化物誘電体堆積方法を使用するシステ
ムに関するものである。しかし、この他の方法も本発明
によって予想されることを理解すべきである。
【００２５】図２Ｂは、本発明のキャップ層モジュール
１２０の他の実施形態を概略的に示す。キャップ層モジ
ュール１２０も、４つの領域を含む。即ち、基板がモジ
ュール１２０へ導入される工場インタフェース１２２、
１つ又は複数の移送チャンバであって、その各々が基板
ハンドラ１２７Ａ及び１２７Ｂを格納し、基板ハンドラ
１２７Ａ及び１２７Ｂが、好ましくは、工場インタフェ
ース１２２内に配置された２重スタック冷却ロードロッ
クチャンバ１２４と連絡し、また基板事前加熱ステーシ
ョン１２５と連絡する移送チャンバ１２６Ａ及び１２６
Ｂ、移送チャンバ１２６Ａ及び１２６Ｂに取り付けられ
て、それらと連絡する１つ又は複数の、しかし好ましく
は２つの、タンデム型又はツイン型の処理チャンバ１３
０、及びモジュール１２０の操作に必要なサポートユー
ティリティ、例えば図２Ｂ及び図３Ｂに示されるよう
に、ガスパネル１３４、配電パネル１３６、及びコンピ
ュータ制御ラック１３８を格納する後部１４０である。
基板事前加熱ステーション１２５は、一般的に、垂直に
配置された基板ホルダを含み、基板へ熱を与える。基板
ホルダのアライメント、及び基板の加熱方法は、後で事
前加熱ロードロックチャンバ１２４を説明するとき、よ
り詳細に開示されるが、本発明は他の事前加熱ステーシ
ョンを予想している。
【００２６】移送チャンバ 図２Ａは、本発明の処理モジュール１２０の１つの実施
形態を示す概略平面図である。処理モジュール１２０
は、チャンバ側壁１３３の内部に移送チャンバ１２６を
包含する。移送チャンバは、側壁１３３及び底部１３５
を含み、好ましくは１つの材料、例えばアルミニウムか
ら機械加工又は組み立てられている。移送チャンバ１２
６の蓋（図示されていない）は、操作中に真空囲いを形
成するため側壁１３３の上に支持される。移送チャンバ
１２６の側壁１３３は、処理チャンバ１３０を支持し、
工場インタフェース１２２のアタッチメントを提供す
る。工場インタフェース１２２は、１つ又は複数の冷却
／事前加熱ロードロックチャンバ１２４（後で図４に示
される）を含んでよい。ロードロックチャンバ１２４
は、スリット弁１２１を介して他の移送チャンバへのア
クセスを提供するか、処理チャンバ１３０における処理
のための基板挿入点として働いてよい。移送チャンバ１
２６の側壁１３３は、各々の側面の上に通路１２８及び
１３２を画定し、それらの通路によって、システム上の
他のチャンバへのアクセスが提供される。側壁１３３を
通るように設けられた通路１２８及び１３２は、２つの
個々のスリット弁又はタンデム型スリット弁アセンブリ
を使用して、開閉されることができる。通路１２８は、
基板が移送チャンバ１２６へ導入される工場インタフェ
ース又は基板ステージング領域１２２へのアクセスを提
供する。通路１３２は、処理領域６１８及び６２０の基
板通路６１０へ通じ（図５に示される）、基板が処理チ
ャンバ１３０内の処理領域６１８及び６２０へ入って、
基板ヒータペデスタル６２８上に配置されることを可能
にする。
【００２７】処理チャンバ１３０及び基板ステージング
領域１２２は、スリット弁開口及びスリット弁１２８，
１３２を含む。これらのスリット弁は、処理チャンバ１
３０、基板ステージング領域１２２、及び移送チャンバ
１２６の間の連絡を可能にし、同時に、これらのチャン
バの各々で環境の真空隔離を提供し、システム内でステ
ージされた真空を可能にする。スリット弁、及びスリッ
ト弁の制御方法は、Tepman et al. の米国特許第５，２
２６，６３２号や、Lorimerの米国特許第５，３６３，
８７２号に開示されている。これらの特許は、参照によ
ってここに組み込まれる。移送チャンバ１２６の底部１
３５は、中央通路（図示されていない）を画定し、中央
通路の中で、基板ハンドラ１２７、例えば基板ハンドラ
アセンブリが伸びて、移送チャンバ１２６の底部１３５
へ取り付けられる。ガス追放ポート（図示されていな
い）が、ポンプダウン中に追放ガスを提供するため、移
送チャンバ１２６の底部１３５を通るように設けられ
る。
【００２８】図２Ｂは、本発明の処理モジュール１２０
の他の実施形態を示す概略平面図である。処理モジュー
ル１２０の第２の実施形態は、チャンバ側壁１３３の内
部に２つの移送チャンバ１２６Ａ及び１２６Ｂを含む。
移送チャンバ１２６Ａ及び１２６Ｂは、相互から隔離さ
れ、好ましくは１つ又は複数の冷却チャンバ及び工場イ
ンタフェース１１２と垂直に配置された１つ又は複数の
事前加熱ロードロックチャンバ１２４を含む工場インタ
フェース１２２、及び１つ又は複数の処理チャンバ１３
０、又は１つ又は複数の処理領域６１８及び６２０と連
絡している。移送チャンバ１２６Ａ及び１２６Ｂの側壁
１３３は、各々の側面の上で通路１２８及び１３２を画
定する。これらの通路によって、システム上の他のチャ
ンバへのアクセスが提供される。キャップモジュールの
移送チャンバにおける基板のハンドリング図２Ａを参照
すると、フロントエンドステージング領域１２２によっ
てキャップ層モジュール１２０に提供された基板は、次
のようにしてキャップ層モジュール１２０によって操作
される。一度、フロントエンドステージング領域１２２
がロードされると、ステージング領域１２２への移送チ
ャンバ前面真空ドア１２８が閉じて、移送チャンバ１２
６が真空処理条件へポンプダウンされる。移送チャンバ
１２６は、キャップモジュール１２０の上に配置された
単一又は２つのオンボード真空ポンプ（図示されていな
い）によってポンプダウンされる。十分に低い圧力へ真
空ポンプされ、続いてロードロック１２４内で、好まし
くは事前加熱区画２４４（後述する図４に示される）の
中で基板を事前加熱した後、移送チャンバ１２６の空気
作動前面真空ドア１２８が開き、同時に、移送チャンバ
１２６とフロントエンドステージング領域１２２との間
のアクセスを可能にする。基板ハンドリング部材１２７
は、基板ステージング領域１２２に置かれた２重スタッ
ク冷却／事前加熱ロードロックチャンバ１２４に保持さ
れた基板をインデックスする。次に、移送チャンバ１２
６内の基板ハンドリング部材である２重ブレード移送チ
ャンバ基板ハンドリング部材１２７が、フロントエンド
ステージング領域１２２に置かれた２重スタック冷却／
事前加熱ロードロックチャンバ１２４の各々のスタック
から基板を同時に検索し、キャップモジュール１２０の
構成に依存して、ツイン型処理チャンバ１３０の処理領
域６１８及び６２０へ基板を同時に移送するか、それぞ
れの基板を個々の処理チャンバ１３０へ同時に移送す
る。代替的に、基板は、真空ポンピングの間に、処理チ
ャンバ１３０へのスリット弁１３２の前面に、前もって
配置されてもよい。
【００２９】一度、基板が堆積されると、移送チャンバ
基板ハンドラ１２７は、処理チャンバ１３０から引き出
され、スリット弁１３２は閉じられる。次に、高圧堆積
モジュール１０１の中で既に誘電層を堆積された基板
は、処理チャンバ１３０の中でＰＥＣＶＤによってキャ
ップ層を堆積される。処理が終了した後、スリット弁１
３２が開かれ、移送チャンバ基板ハンドラ１２７は、処
理領域６１８及び６２０から基板を取り除き、２重スタ
ック冷却／事前加熱ロードロックチャンバ１２４の冷却
区画２４２の中に基板を置く。基板を事前加熱モジュー
ル１２４の中に置いた後、基板ハンドラは、インデック
ス順序で指示された２重スタック冷却／事前加熱ロード
ロックチャンバ１２４から、基板の次のペアを検索す
る。次に、この基板は、先行する基板と同じように、移
送チャンバ基板ハンドラ１２７によって移送され、処理
され、検索される。この方法は、事前加熱区画２４４の
全ての基板がＰＥＣＶＤ処理チャンバ１３０の中で処理
され、冷却区画２４４に置かれるまで継続する。最後の
基板が処理された後、処理チャンバ１３０へのスリット
弁１３２が閉じられる。
【００３０】次に、移送チャンバ１２６は、不活性ガ
ス、例えばアルゴンを使用して大気圧へ減圧排気され、
前面真空ドア１２８が開かれる。オプションとして、移
送チャンバの減圧排気は、基板の最後のペアが処理され
た後、スリット弁１３２が閉じられたとき、直ちに始ま
ってよい。これによって、基板の最後のセットが２重ス
タック冷却／事前加熱ロードロックチャンバ１２４へ戻
されているときに、移送チャンバ１２６の減圧排気が可
能となり、これはキャップ層モジュール１２０における
処理時間を縮小する。一度、減圧排気が完了すると、高
圧堆積モジュール１０１の移送チャンバ基板ハンドラ１
１２は、２重スタック冷却／事前加熱ロードロックチャ
ンバ１２４から基板を検索し、処理された基板の全て
を、高圧堆積モジュール１０１のフロントエンドステー
ジング領域１０２に置かれた基板カセット１０４へ同時
にアンロードする。
【００３１】各々のバッチにおける基板の最後のペアが
処理され、処理チャンバ１３０から取り除かれ、スリッ
ト弁１３２が閉じられた後、処理チャンバの掃除方法が
起こり、基板の次のバッチのために処理チャンバを準備
する。これは、移送チャンバ１２６が減圧排気され、基
板が交換されている間、掃除方法がバックグラウンドで
進行することを可能にする。
【００３２】高圧堆積モジュール 本発明の他の実施形態を示す図３Ａに戻ると、キャップ
層モジュール１２０は、基板ステージング領域１２２を
介して高圧堆積モジュール１０１へ結合される。高圧堆
積モジュール１０１は、好ましくは、誘電材料、例えば
後に説明するメゾポーラス酸化層を堆積し、しばしば高
圧堆積モジュールと呼ばれる。高圧堆積モジュール１０
１は、膜を堆積するための近大気圧処理モジュールであ
る。ここでは、高圧又は近大気圧とは、約３００トール
以上の圧力、好ましくは５００トールより大きい圧力と
して定義される。
【００３３】結合されたキャップ層モジュール１２０及
び高圧堆積モジュール１０１は、本発明の処理システム
１００を形成する。基板ステージング領域１２２は、２
重スタック冷却／事前加熱ロードロックチャンバ１２４
を使用して、キャップ層モジュール１２０と高圧堆積モ
ジュール１０１との間で基板を移送する。高圧堆積モジ
ュール１０１は、好ましくは、ステージされた大気圧シ
ステムである。ステージされた大気圧システムは、それ
ぞれのスリット弁１１３を有する１つ又は複数の基板ス
ピンナチャンバ１１４、それぞれのスリット弁１１５を
有する１つ又は複数の基板キュアチャンバ１１６、それ
ぞれのスリット弁１１７を有する１つ又は複数の基板ス
トリッピングチャンバ１１８、それぞれのスリット弁１
１９を有する１つ又は複数のシリル化堆積チャンバ１２
３、冷却ステーション１１１内の２重スタック冷却ステ
ーション１１０、及び高圧堆積モジュール１０１の移送
チャンバ１０８に置かれた基板ハンドリング部材１１２
を含む。好ましくは、各々のスピンナチャンバ１１４、
キュアチャンバ１１６、ストリッピングチャンバ１１
８、及びシリル化チャンバ１２３の少なくとも１つが存
在し、各タイプのチャンバは、高圧堆積モジュール１０
１の移送チャンバ１０８の中で、垂直方向に間隔を空け
られたスタックとして取り付けられる。
【００３４】図３Ｂに示されるように、チャンバ、例え
ば１つ又は複数の基板キュアチャンバ１１６は、空間を
効率的に節約するためロードロック１２４の上又は中に
取り付けられてよい。基板ハンドリング部材１１２は、
一般的に、２アーム基板ハンドラ１１２であって、好ま
しくは、独立して回転運動する２つのアームを有し、各
々のアームは、モジュール１０１の移送チャンバ１０８
内で様々なチャンバにアクセスすることができる。代替
的に、２アーム基板ハンドラ１１２は、タンデム型移動
アームを有してよく、好ましくは、キャップ層モジュー
ル１２０の基板ハンドラ１２７と同じモデルであってよ
い。
【００３５】処理システム１００の高圧堆積モジュール
１０１のフロントエンドステージング領域１０２は、典
型的には１つ又は複数の基板カセット１０６を有する。
基板カセット１０６は、ステージングプラットフォーム
１０２上で相互から水平に間隔を空けられた関係で取り
付けられている。ステージングプラットフォーム１０２
は、高圧堆積モジュール１０１の移送チャンバ１０８へ
結合される。基板カセット１０６は、間隔を空けられた
垂直配列としてマウントされた複数の基板を支持するよ
うに構成される。基板カセット１０６は、好ましくは２
つ以上のカセットプレート（図示されていない）又は他
の基板サポートを含む。これらは、積み重ねられた垂直
配列として配置された基板を支持するため、間隔を空け
られた垂直関係で配置される。冷却ステーション１１１
内の２重スタック冷却ステーション１１０とロードロッ
ク１０６との間に、基板台１０３が配置されてよく、冷
却ステーション１１１とロードロック１０６との間で基
板が交換される間、基板の冷却台を提供する。代替的
に、基板台１０３は、処理のためにモジュール１０１へ
通される基板の事前加熱ステーションを提供してよい。
【００３６】一対の基板ハンドラ、又はステージング基
板ハンドラ１０４が、フロントエンドステージング領域
１０２の中に配置される。ステージング基板ハンドラ１
０４は、高圧堆積モジュール１０１、又は高圧堆積モジ
ュール１０１の基板カセット１０６へ基板をロードする
か取り除くように構成される。その場合、ステージング
基板ハンドラ１０４は、好ましくは、基板カセット１０
６と高圧堆積モジュール１０１の２重スタック冷却ステ
ーション１１０との間に位置決めされる。好ましくは、
ステージング基板ハンドラ１０４は、基板インデックス
システムを含む。基板インデックスシステムは、基板を
高圧堆積モジュール１０１へロードする準備として、各
々の基板カセット１０６内の基板をインデックスする。
本システムで有利に使用される基板マッピングシステム
を有する１つの基板ハンドラは、米国カリフォルニア州
サニーヴェイルのイクイップテクノロジーズ社から、モ
デル番号ＡＴＭ １０５又は１０７として入手すること
ができる。基板マッピングセンサは、誘電層を堆積する
ため高圧堆積モジュール１０１の移送チャンバ１０８へ
基板を移送する前に、カセット１０６における基板の数
及び基板の方向を検証する。
【００３７】図３Ａに示される高圧堆積モジュール１０
１は、垂直方向に積み重ねられた２つの２重基板スピン
ナチャンバ１１４、垂直方向に積み重ねられた４つの基
板キュアチャンバ１１６の２つの列、垂直方向に積み重
ねられた４つのツイン型基板ストリッピングチャンバ１
１８、及びシリル化堆積チャンバ１２３を含む。垂直方
向に積み重ねられたチャンバの全ては、チャンバ１１
４，１１６，１１８，１２３に対して中央に配置された
基板ハンドラ１１２に対面している。
【００３８】高圧堆積モジュールにおける基板のハンド
リング誘電体基板のハンドリング方法は、ステージング
基板ハンドラ１０４が、各々の基板カセット１０６内の
基板をインデックスすることから始まる。一度、インデ
ックスされると、基板は、ステージング基板ハンドラ１
０４によって、冷却ステーション１１１内の２重スタッ
ク冷却ステーション１１０へ移送される。高圧堆積モジ
ュールの基板ハンドラ１１２は、２重スタック冷却ステ
ーション１１０から基板を検索し、ゾルゲル前駆物質層
を堆積するため誘電体基板スピンナチャンバ１１４へ基
板を移送する。モジュール基板ハンドラ１１２は、処理
が起こる前に基板スピンナチャンバ１１４を満たすか、
１つ又は複数のスピンナモジュール１１４が基板を処理
している間、複数のスピンナチャンバが基板スピンナモ
ジュール１１４の中に基板を配置するようにプログラム
されてよい。一度、ゾルゲル前駆物質が堆積されると、
モジュール基板ハンドラ１１２は、基板を検索し、キュ
ア又はベーキングチャンバ１１６へ基板を移送する。誘
電層堆積シーケンスにおける他のステップと比較したキ
ュアの相対的長さのために、比例的に大きな数のキュア
チャンバ１１６、好ましくは、２つの２重基板スピンナ
チャンバ１１４ごとに約８つのキュアチャンバが、モジ
ュール１０１の移送チャンバ１０８の内部に置かれる。
モジュール基板ハンドラ１１２は、所望に応じて、処理
前にキュアチャンバ１１６をスピンオンで堆積された基
板で満たすようにプログラムされるか、又はキュアチャ
ンバ１１６へ基板をロード及びアンロードするようにプ
ログラムされてよい。所望量のキュアが達成された後、
基板は基板ストリッピングチャンバ１１８へ移送され
る。基板は、キュアされたゾルゲル前駆物質内に残る界
面活性剤を除去するためオゾンストリッパの中に置かれ
る。図示されてはいないが、基板をアニールして、水
分、溶媒、又は界面活性剤を基板から取り除き、オゾン
ストリップのために基板を準備するか、オゾンストリッ
ピング以外の方法でメゾポーラス膜を形成する代替方法
を提供するため、オプションのアニールチャンバが、モ
ジュール１０１の移送チャンバ１０８の中に配置されて
よい。
【００３９】もし堆積された誘電膜がシリル化されるの
であれば、次に基板は、基板ストリッピングチャンバ１
１８から検索され、シリル化チャンバ１２３へ移送され
る。代替的に、キャップ層を堆積するため、基板は、キ
ャップ層モジュール１２０の基板ステージング領域１２
２へ移送される。一度、シリル化チャンバ１２３又はキ
ャップモジュール１２０のいずれかによって処理される
と、基板ハンドラ１１２は基板を検索し、２重スタック
冷却ステーション１１０を介して、基板を基板カセット
１０６へ移送する。
【００４０】フロントエンドステージング領域 図２及び図３に戻る。工場インタフェース又は基板ステ
ージング領域１２２は大気圧装置である。この装置は、
基板ステージング領域から、典型的に大気圧又は近大気
圧で動作するチャンバ、例えば真空ポンピングの前の高
圧堆積モジュール１０１へ、高速移送を可能にする。図
３Ａは、モジュール１０１のフロントエンドステージン
グ領域１０２を示す。モジュール１０１は、好ましくは
２重スタック冷却／事前加熱ロードロックチャンバ１２
４を含む。ロードロックチャンバ１２４は、処理のため
その中に取り付けられた１つ又は複数の基板カセットを
有する。基板カセットは、間隔を空けた垂直関係で複数
の基板を支持するように設計され、基板ハンドリング部
材１１２，１２７は、基板カセットの対向する側に基板
を配置及び検索してよい。図２Ａに示される代替の実施
形態では、ロードロックチャンバ１２４は、モジュール
１０１と１２０との間で基板を運送するための冷却ステ
ーションとしても機能し、事前加熱は別個のチャンバで
実行される。
【００４１】処理の前又は後で冷却／事前加熱ロードロ
ックチャンバ１２４に格納された基板は、移送チャンバ
側壁１３３に配置された１つ又は複数の移送チャンバド
ア１２８（図２Ａに示される）を介して、モジュール１
２０へロードされる。移送チャンバ１２６内の基板ハン
ドラ１２７は、冷却／事前加熱ロードロックチャンバ１
２４及び移送チャンバドア１２８に隣接して置かれる。
好ましくは、基板ハンドラ１２７は、移送チャンバ１２
６へ取り付けられた処理チャンバ１３０へ基板をロード
及びアンロードする準備として各々の基板カセット内で
基板をインデックスする基板マッピングシステムを含
む。
【００４２】基板ハンドラ１２７は、他の基板ハンドラ
１１２（図３Ａに示される）と同時に、ロードロックチ
ャンバ１２４へ入ることができる。なぜなら、ロードロ
ックは、高圧堆積モジュール１０１からロードロックチ
ャンバ１２４へ基板を移送するための大気圧にあるから
である。移送チャンバ１２６の側面１２８における開口
は、移送チャンバ１２６の真空ポンピングに先立って閉
じられているであろう。それは、キャップ層を堆積する
ため基板を処理チャンバ１３０へ移送する前に行われ
る。
【００４３】２重位置ロードロックチャンバ 図４は、本発明の冷却／事前加熱ロードロックチャンバ
のカッタウェイ斜視図を示す。冷却／事前加熱ロードロ
ックチャンバ１２４は、チャンバ壁２０２、底部２０
４、及び蓋２０６を含む。チャンバ１２４は、２つの別
々の環境又は区画２４２，２４４及び移送領域２４６を
含む。区画２４２，２４４は、基板を支持するため各々
の区画２４２，２４４の中に基板カセットを含む。各々
の区画２４２，２４４は、区画２４２，２４４の底部及
び上部を画定するため、支持プラットフォーム２４８及
び上部プラットフォーム２５０を含む。支持壁２５２
は、間隔を空けた関係でプラットフォーム２４８，２５
０を支持するため区画２４２，２４４内で垂直に配置さ
れてよい。移送領域２４６は、冷却／事前加熱ロードロ
ックチャンバ１２４から移送チャンバ１０８，１２６へ
のアクセスを提供する１つ又は複数の通路１２１を含
む。通路１２１は、好ましくは、スリット弁及びスリッ
ト弁作動器を使用して開閉される。
【００４４】区画２４２は、移送チャンバ１０８の処理
チャンバ又はキャップモジュール１２０内の処理に続く
冷却ステーションを提供する。図２Ａに示される代替の
実施形態では、区画２４２，２４４の双方は、移送チャ
ンバ１０８の処理チャンバ又はキャップモジュール１２
０における処理に続く冷却ステーションを提供してよ
い。
【００４５】区画２４４は、区画２４２に関して選択的
に加熱され、それによってキャップモジュール１２０の
処理チャンバ１３０で基板を処理する前の事前加熱モジ
ュールとして働く。加熱区画２４４は、基板を個別的に
加熱するため、好ましくは、加熱ヒータ、例えば加熱ラ
ンプ、流体熱交換器、又は抵抗加熱ヒータを有するか、
代替的に、区画２４４内の全ての基板を同時に加熱する
加熱ヒータを有してよい。ロードロック１２４の他の実
施形態では、キュアモジュール１１６が事前加熱区画２
４４の中に取り付けられ、それによって、モジュール１
２０内で処理する前に、堆積された膜のキュア又は基板
の事前加熱を提供し、同時に空間を効率的に節約する。
【００４６】区画２４２，２４４の各々は、昇降シャフ
ト２２４へ接続される。昇降シャフトの各々は、冷却／
事前加熱ロードロックチャンバ１２４内で区画を上方又
は下方へ動かすため、モータ、例えばステッピングモー
タなどへ接続される。区画２４２の支持プラットフォー
ム２４８に密封面を提供するため、密封フランジ２５６
が、冷却／事前加熱ロードロックチャンバ１２４の中で
周辺部に配置される。区画２４４の支持プラットフォー
ム２５０に密封面を提供するため、密封フランジ２５８
が同様に配置される。冷却／事前加熱ロードロックチャ
ンバ１２４内で区画２４２，２４４のステージされた真
空を独立的に提供するため、区画２４２，２４４は密封
フランジ２５６，２５８によって相互から隔離される。
【００４７】背面圧力は、空間２６０，２６２に配置さ
れた真空ポートを介してそれらの空間で維持される。高
真空が空間２６０，２６２に提供されて、密封フランジ
２５６，２５８に対するプラットフォーム２４８，２５
０の密封を助けることができるように、真空ポンプが減
圧排気ラインを介して空間２６０，２６２へ接続され
る。
【００４８】動作において、区画２４２，２４４は、図
４に示される位置でロード又はアンロードされることが
できる。ローディングドア及び作動器（図示されていな
い）は、前壁（図示されていない）を介して、区画２４
２，２４４に対応する冷却／事前加熱ロードロックチャ
ンバ１２４の上限及び下限に設けられる。選択された区
画内の圧力は、基板が減圧排気ライン２８７，２８９を
介して区画へロードされた後にポンプダウンされ、選択
された区画が移送領域２４６の中へ動かされる。区画２
４２，２４４は、ステッピングモータによって移送領域
２４６へ独立的に動かされる。上方区画２４２及び下方
区画２４４を設けることの利点は、基板の第１のセット
が１つの区画へロードされる間に、基板の第２のセット
の処理が可能であること、及び、区画が移送領域２４６
へ移されて、移送チャンバ１０８，１２６と連絡できる
ように、区画が適切な圧力へポンプダウンされることで
ある。
【００４９】移送チャンバの基板ハンドラ 図５は、本発明の磁気結合基板ハンドラ５００の１つの
実施形態を概略平面図で示す。図５において、ハンドラ
５００は、移送チャンバ１２６（及び、代替的に、前に
詳細に説明した移送チャンバ１０８）の中で自由に回転
するように収縮位置にある。２重基板ハンドラブレード
５２０，５２２を有する基板ハンドラは、１つのチャン
バから他のチャンバへ基板５０２を移送するため、移送
チャンバ１２６の中に置かれる。本発明で修正され有利
に使用されることのできる「超高生産性」（ＶＨＰ）タ
イプの基板ハンドラは、１９９５年１１月２１日発行
の、標題"Two-axis Magnetically Coupled Substrate H
andler"（２軸磁気結合基板ハンドラ）の米国特許第
５，４６９，０３５号の主題である。この特許は、参照
によってここに組み込まれる。
【００５０】磁気結合基板ハンドラ５００は、２つの真
空側ハブ（磁気クランプとも呼ばれる）と２重基板ブレ
ード５２０，５２２との間に接続されたカエル足型アセ
ンブリを有し、固定された平面の中で基板ハンドラブレ
ードの半径及び回転運動を提供する。半径及び回転運動
は、システム１００内の１つのロケーションから他のロ
ケーションへ、例えば１つの処理チャンバ１３０から他
のチャンバ、例えばロードロック１２４へ、２つの基板
をピックアップ、移送、及び引き渡すために調整又は結
合されることができる。図２Ｂに示される実施形態で
は、単一アームのロボットが、移送チャンバ１２６Ａ及
び１２６Ｂに配置される。
【００５１】基板ハンドラは、第１の磁石クランプ５２
４へ点５２５で強固に取り付けられた第１のストラット
５０４、及び第２の磁石クランプ５２６（第１の磁石ク
ランプ５２４の下で同軸に配置される）へ点５２７で強
固に取り付けられた第２のストラット５０６を含む。第
３のストラット５０８は、ピボット５１０によってスト
ラット５０４へ取り付けられ、ピボット５１２によって
基板ブレードアセンブリ５４０へ取り付けられる。第４
のストラット５１４は、ピボット５１６によってストラ
ット５０６へ取り付けられ、ピボット５１８によって基
板ブレードアセンブリ５４０へ取り付けられる。ストラ
ット５０４，５０８，５０６，５１４及びピボット５１
０，５１２，５１６，５１８の構造は、基板ブレードア
センブリ５４０と磁石クランプ５２４，５２６との間で
「カエル足」型接続を形成する。
【００５２】磁石クランプ５２４，５２６が同じ方向の
同じ角速度で回転するとき、基板ハンドラ５００も、こ
の同じ方向の同じ速度で軸Ａの周りを回転する。磁石ク
ランプ５２４，５２６が、同じ絶対角速度で反対方向に
回転するとき、アセンブリ５００の回転は存在せず、そ
の代わりに、基板ブレードアセンブリ５４０が図６に示
される位置へ移動する線形半径運動が存在する。
【００５３】個々の基板ブレード５２０，５２２を、移
送チャンバ１２６の側壁１３３にある個々の基板通路１
３２の中へ伸ばして、チャンバ１３０の処理領域６１
８，６２０との間で基板５０２を移送できることを示す
ため、２つの基板５０２が基板ブレードアセンブリ５４
０の上にロードされたように示される。磁気結合された
基板ハンドラ５００は、２つのモータの相対的速度に対
応する磁石クランプ５２４，５２６の相対的回転運動に
よって制御される。双方のモータによって磁石クランプ
５２４，５２６が同じ速度で同じ方向に回転する第１の
動作モードが提供される。このモードは、磁石クランプ
の相対運動を生じないので、基板ハンドラは、中央軸Ａ
の周りを回転するだけであり、典型的には、一対の処理
領域６１８，６２０と基板を交換するのに適した位置か
ら、他の対の処理領域と基板を交換するのに適した位置
へ回転するだけである。
【００５４】更に、十分に収縮した基板ハンドラが中央
軸Ａの周りを回転するとき、基板の端部に沿った最外部
半径点５４８は、基板ハンドラを回転するのに必要な最
小円形領域５５０を画定する。更に、磁気結合された基
板ハンドラは、双方のモータによって磁石クランプ５２
４，５２６が同じ速度で反対方向に回転する第２のモー
ドを提供する。この第２のモードは、基板ブレードアセ
ンブリ５４０の基板ブレード５２０，５２２を、通路１
３２を介して処理領域６１８，６２０の中へ伸ばすか、
又は逆に、ブレードをそこから引き出すために使用され
る。基板ハンドラ５００が軸Ａの周りを回転していると
き、モータ回転の他の組み合わせを使用して、基板ブレ
ードアセンブリ５４０の伸長又は収縮を同時に提供する
ことができる。
【００５５】基板ブレードアセンブリ５４０の基板ブレ
ード５２０，５２２を回転軸Ａから半径方向の外へ向け
て維持するため、ピボット又はカム５１２，５１８の間
で、各々のピボットの同等及び反対角回転を確実にする
インターロッキング機構が使用される。インターロッキ
ング機構は、連動ギア又は数字８のパターン又は同等パ
ターンでピボットの周りを引っ張られるストラップを含
む多くの設計であってよい。１つの好ましいインターロ
ッキング機構は、基板ブレードアセンブリ５４０のピボ
ット５１２，５１８の間で結合及び伸長される一対のメ
タルストラップ５４２及び５４４である。ストラップ５
４２，５４４は、ピボット５１２，５１８を接続する。
ストラップ５４２，５４４は個別に調節可能で、１つが
他方の上に位置することが好ましい。図５及び図６で
は、Ｕ形二重ブレードのベースで、ストラップが棒５４
６の周りを通るように示される。二重ブレードタンデム
型基板ハンドラが移送チャンバ１２６で使用されると
き、好ましくは、これまで説明した基板ハンドラが使用
される。
【００５６】図６は、図５の基板ハンドラのアームブレ
ードアセンブリが、伸長位置にある場合を示す。この伸
長は、磁石クランプ５２６が時計方向に回転し、同時に
磁石クランプ５２４が反時計方向に等しく回転すること
によって達成される。基板ブレードアセンブリ５４０の
個々のブレード５２０，５２２は十分に長く、通路１３
２を通って伸長し、ペデスタル６２８（図８を参照）の
上に基板５０２をセンタリングする。一度、基板５０２
が一対のリフトピンアセンブリによってブレードから上
げられると、ブレードは収縮され、通路１３２は、前述
したようにスリット弁及び作動器によって閉じられる。
【００５７】ストリッピングチャンバ 図７は、本発明の例示的基板ストリッピングチャンバの
断面図である。更に具体的には、図７は、堆積された膜
の非反応性ガスアニール及び酸化ガスストリップの双方
を行うことができる高速熱アニールチャンバである。基
板ストリッピングチャンバ又は高速熱アニール（ＲＴ
Ａ）チャンバ１１８は、好ましくは移送チャンバ１０８
へ接続される。図２及び図３に示されるような高圧堆積
モジュール１０１は、好ましくは２つのＲＴＡチャンバ
１１８を含む。ＲＴＡチャンバ１１８は、好ましくは、
キャップモジュール１２０とは反対の、移送チャンバ１
０８の側に配置され、基板は、基板ハンドラ１１２によ
ってＲＴＡチャンバ１１８との間を移送される。
【００５８】熱アニール処理チャンバは、一般的に当業
者によく知られており、高速熱アニールチャンバは、堆
積された物質の特性を変更するため、典型的に基板処理
システムで使用される。本発明に従えば、反応性ガスが
存在する高温アニールによって界面活性剤のストリップ
を実行するか、又は露出された膜の酸化を実行して界面
活性剤を除去するため、アニーリングチャンバ１１８が
使用される。本発明に有用な１つの具体的な熱アニール
チャンバは、米国カリフォルニア州サンタクララのアプ
ライドマテルアルス社より入手可能なＷｘＺチャンバで
ある。本発明は、ホットプレート高速熱アニールチャン
バを使用して説明されるが、本発明は、本発明の方法を
実行するのに適切な他の熱アニールチャンバの応用も予
想している。
【００５９】ＲＴＡチャンバ１１８は、一般的に、囲い
９０２、ヒータプレート９０４、ヒータ９０７、及び複
数の基板支持ピン９０６を含む。囲い９０２は、ベース
９０８、側壁９１０、及び上部９１２を含む。好ましく
は、コールドプレート９１３が、囲いの上部９１２の下
に配置される。代替的に、コールドプレートは、囲いの
上部９１２の一部分として、一体的に形成される。好ま
しくは、反射絶縁皿９１４が、囲い９０２の内部でベー
ス９０８の上に配置される。反射絶縁皿９１４は、典型
的には石英、アルミナ、又は高温（即ち、約５００℃以
上）に耐えてヒータ９０７と囲い９０２との間で熱絶縁
体として働くことのできる他の材料から作られる。更
に、皿９１４は、熱をヒータプレート９０６へ戻すため
反射性材料、例えば金でコーティングされてよい。
【００６０】ヒータプレート９０４は、好ましくは、シ
ステム内で処理されている基板と比較して大きな量を有
し、好ましくは、ＲＴＡチャンバ１１８内の周囲ガス又
は基板材料と反応しない炭化ケイ素、石英、又は他の物
質から作られる。ヒータ９０７は、典型的には、抵抗加
熱ヒータ又は伝導／放射加熱源を含み、ヒータプレート
９０６と反射絶縁皿９１４との間に配置される。ヒータ
９０７は電源９１６へ接続され、電源９１６はヒータ９
０７を加熱するために必要なエネルギーを与える。好ま
しくは、熱伝対９２０が導管９２２の中に配置される。
導管９２２は、ベース９０８と皿９１４とを通り、ヒー
タプレート９０４の中へ伸びている。熱伝対９２０は、
コントローラ９２１へ接続され、温度測定値をコントロ
ーラ９２１へ与える。従って、コントローラ９２１は、
温度測定値及び所望されるアニール温度に従って、ヒー
タ９０７から与えられた熱を増加又は減少する。
【００６１】囲い９０２は、好ましくは、囲い９０２を
冷却するため外側に配置されて側壁９１０と熱接触する
冷却部材９１８を含む。代替的に，１つ又は複数の冷却
チャネル（図示されていない）が側壁９１０の内部に形
成されて、囲い９０２の温度を制御する。上部９１２の
内面に配置されたコールドプレート９１３は、そのすぐ
近くに置かれた基板を冷却する。
【００６２】ＲＴＡチャンバ１１８は、囲い９０２の側
壁９１０の上に配置されてＲＴＡチャンバ１１８との間
の基板の移送を容易にするスリット弁９２２を含む。ス
リット弁９２２は、囲いの側壁９１０の上にあって移送
チャンバ１０８と連絡する開口９２４を選択的に密封す
る。基板ハンドラ１１２は、開口９２４を介してＲＴＡ
チャンバとの間で基板を移送する。
【００６３】基板支持ピン９０６は、好ましくは、石
英、酸化アルミニウム、炭化ケイ素、又は他の耐高熱性
材料から構成された遠位テーパ部材を含む。各々の基板
支持ピン９０６は、好ましくは耐熱及び耐酸化性材料か
ら作られた管状導管９２６内に配置される。導管９２６
は、ヒータプレート９０４を通って伸びる。基板支持ピ
ン９０６は、基板支持ピンを均一様式で動かすため、リ
フトプレート９２８へ接続される。リフトプレート９２
８は、ＲＴＡチャンバ内の様々な垂直位置に基板を位置
決めするのを容易にするため、リフトプレート９２８を
動かすリフトシャフト９３２を介して、作動器９３０、
例えばステッピングモータへ取り付けられる。リフトシ
ャフト９３２は、囲い９０２のベース９０８を通って伸
び、シャフトの周りに配置された密封フランジ９３４に
よって密封される。
【００６４】基板をＲＴＡチャンバ１１８の中へ移送す
るため、スリット弁９２２が開かれ、ローディングステ
ーション基板移送ハンドラ２２８が、基板を置かれた基
板ハンドラブレードを、開口９２４を介してＲＴＡチャ
ンバの中へ伸ばす。ローディングステーション基板移送
ハンドラ２２８の基板ハンドラブレードは、ＲＴＡチャ
ンバの中でヒータプレート９０４の上に基板を置き、基
板支持ピン９０６が上方へ伸ばされて、基板を基板ハン
ドラブレードの上に上げる。次に、基板ハンドラブレー
ドは、ＲＴＡチャンバから収縮し、スリット弁９２２が
開口を閉じる。次に、基板支持ピン９０６が収縮して、
ヒータプレート９０４から所望の距離へ基板を下げる。
オプションとして、基板支持ピン９０６が完全に収縮し
て、基板をヒータプレートと直接接触するように置いて
よい。
【００６５】好ましくは、ガス入り口９３６が、囲い９
０２の側壁９１０を通るように配置され、選択されたガ
スが、アニール処理方法の間にＲＴＡチャンバ１１８へ
流れ込むようにされる。ガス入口９３６は、ガスがＲＴ
Ａチャンバ１１８へ流れるのを制御するため、弁９４０
を介してガス源９３８へ接続される。ガス源９３８は、
高温アニーリングのための非反応性ガスを提供すること
ができ、又は、露出された基板膜を酸化するため、酸化
ガス、好ましくはオゾンプラズマをアニーリングチャン
バ１１８へ提供する遠隔ユニットであることができる。
ガス出口９４２が、ＲＴＡチャンバ内のガスを減圧排気
するため、好ましくは、囲い９０２の側壁９１０の低部
に配置され、好ましくは、リリーフ／チェック弁９４４
へ接続されて、チャンバの外側から大気が逆流するのを
防止する。オプションとして、ガス出口９４２が真空ポ
ンプ（図示されていない）へ接続され、アニール処理中
に所望の真空レベルへＲＴＡチャンバを減圧排気する。
【００６６】本発明に従えば、基板は、酸化膜の堆積後
に、ＲＴＡチャンバ１１８の中でアニールされる。好ま
しくは、高温非反応性ガスアニールのためには、ＲＴＡ
チャンバ１１８は、ほぼ大気圧に維持され、ＲＴＡチャ
ンバ１１８内の酸素含量は、アニール処理中に約１００
ｐｐｍより少なくなるように制御される。好ましくは、
ＲＴＡチャンバ１１８内の周囲環境は、窒素（Ｎ2）、
又は窒素（Ｎ2）と約４％よりも少ない水素（Ｈ2）との
組み合わせを含み、ＲＴＡチャンバ１１８への周囲ガス
流は、酸素含量が１００ｐｐｍより少なくなるように制
御するため、２０リットル／分より大に維持される。基
板は、約２００℃〜約４５０℃の温度で、約３０秒〜３
０分の間、更に好ましくは、約４００℃〜約４５０℃の
温度で、約３０秒〜５分の間、アニールされる。高速熱
アニール処理は、典型的には、少なくとも１秒当たり５
０℃の温度上昇を必要とする。アニール処理の間、必要
な温度増加率を基板に提供するため、ヒータプレート
は、好ましくは、約３５０℃〜約４５０℃に維持され、
基板は、好ましくは、アニール処理の継続中に、ヒータ
プレートから約０ｍｍ（即ち、ヒータプレートと接触す
る）〜約２０ｍｍの距離に位置決めされる。
【００６７】基板の酸化ストリップのためには、ＲＴＡ
チャンバ１１８は、約１トール〜約１０トールの圧力に
維持され、酸化ガスは、酸素又はオゾンを高温で含む
か、酸素含有プラズマを含む。好ましくは、酸化は、酸
素に敏感でないか反応しない物質を含む基板表面上で実
行される。好ましくは、ＲＴＡチャンバ１１８への酸化
ガス流は、基板上で露出された膜の完全な酸素ストリッ
プを提供するため、高い流量、例えば（２０）リットル
／分より大に維持される。酸素ストリップ処理の間、基
板は、約２００℃〜約４５０℃の温度で、約３０秒〜３
０分の間、更に好ましくは、約３５０℃〜約４００℃
で、約３０秒〜５分の間、加熱される。酸化ガスは、酸
素源（図示されていない）から受け取られる。更に、酸
素源は、ガスを処理して、遠隔プラズマＲＦ発振器又は
遠隔マイクロ波発振器から酸素種を提供してもよい（図
示されていない）。
【００６８】ストリッピング処理が完了した後、基板支
持ピン９０６は、ＲＴＡチャンバ１１８の外へ移送する
位置へ基板を上げる。スリット弁９２２が開き、移送チ
ャンバ１０８の基板ハンドラ１１２がＲＴＡチャンバの
中へ伸ばされ、基板の下に位置決めされる。基板支持ピ
ン９０６は収縮して、基板ハンドラブレードの上まで基
板を低くし、次に、基板ハンドラブレードは、ＲＴＡチ
ャンバの外へ収縮する。
【００６９】処理チャンバ 図８は、タンデム型処理チャンバ１３０の１つの実施形
態を斜視図で示す。チャンバ本体６０２は、移送チャン
バ１２６へ取り付けられるか接続され、個々の基板が同
時に処理される２つの処理領域を含む。チャンバ本体６
０２は、そこへ蝶番式に取り付けられた蓋６０４を支持
し、１つ又は複数のガス分配システム６０８を含む。ガ
ス分配システム６０８は、反応性ガス及び掃除ガスを複
数の処理領域へ送るため、本体部分６０２を通るように
配置される。
【００７０】図９は、２つの処理領域６１８，６２０を
画定するチャンバ１２６の概略断面図である。チャンバ
本体６０２は、２つの処理領域６１８，６２０を画定す
る側壁６１２、内壁６１４、及び底壁６１６を含む。各
々の処理領域６１８，６２０内の底壁６１６は、少なく
とも２つの通路６２２，６２４を画定する。それらの通
路を通して、ペデスタルヒータ６２８の心棒６２６、及
び基板リフトピンアセンブリの棒６３０が、それぞれ配
置される。ペデスタルリフトアセンブリ及び基板リフト
は、後で詳細に説明される。
【００７１】側壁６１２及び内壁６１４は、２つの円筒
管状処理領域６１８，６２０を画定する。処理領域６１
８，６２０からガスを減圧排気し、各々の領域６１８，
６２０内の圧力を制御するため、周辺ポンピングチャネ
ル６２５が、円筒状処理領域６１８，６２０を画定する
チャンバ壁に形成される。各々の処理領域の横方向境界
を画定し、腐食性処理環境からチャンバ壁６１２，６１
４を保護し、電極間に電気絶縁プラズマ環境を維持する
ため、好ましくはセラミックなどから作られたチャンバ
ライナ又はインサート６２７が、各々の処理領域６１
８，６２０の中に配置される。ライナ６２７は、チャン
バの中で、各々の処理領域６１８，６２０の壁６１２，
６１４に形成された棚６２９の上に支持される。ライナ
は、複数の減圧排気ポート６３１又は周辺スロットを含
み、これらはライナを通るように設けられ、チャンバ壁
に形成されたポンピングチャネル６２５と連絡する。好
ましくは、各々のライナ６２７を通るように設けられた
約２４のポート６３１が存在し、それらは約１５°の間
隔で処理領域６１８，６２０の周辺に配置される。２４
のポートが好ましいが、所望のポンピングレート及び均
一性を達成する任意数のポートを使用することができ
る。処理中に基板上へ最適のガス流パターンを提供する
ため、ポートの数に加えて、ガス分配システムの面板に
対するポートの高さが制御される。
【００７２】図１１は、本発明の減圧排気システムを示
すチャンバの断面図である。各々の処理領域６１８，６
２０のポンピングチャネル６２５は、好ましくは、共通
減圧排気チャネル６１９を介して共通減圧排気ポンプへ
接続される。減圧排気チャネル６１９は、減圧排気導管
６２１によって各々の領域６１８，６２０のポンピング
チャネル６２５へ接続される。減圧排気チャネル６１９
は、減圧排気ライン（図示されていない）を介して減圧
排気ポンプ（図示されていない）へ接続される。各々の
領域は、好ましくは、ポンプによって、選択された圧力
へポンプダウンされ、接続された減圧排気システムは、
各々の領域内の圧力の均等化を可能にする。ポンプは、
好ましくは、非常に低い振動でミリトール圧力を提供す
ることのできる高真空ターボポンプである。有利に使用
される１つの真空源は、エドワードハイバキューム社よ
り入手することができる。
【００７３】図９に戻ると、更に処理領域６１８，６２
０の各々は、好ましくは更にガス分配アセンブリ６０８
を含む。ガス分配アセンブリ６０８は、ガスを処理領域
６１８，６２０へ、好ましくは同じガス源から供給する
ため、チャンバ蓋６０４を通るように設けられる。各々
の処理領域のガス分配システム６０８は、ガスをシャワ
ヘッドアセンブリ６４２へ供給するガス入口通路６４０
を含む。シャワヘッドアセンブリ６４２は、面板６４６
との中間に配置されるブロッカプレート６４４を有する
管状ベースプレート６４８を含む。シャワヘッドアセン
ブリの面板６４６とヒータペデスタル６２８との間でプ
ラズマの発生を容易にするため、ＲＦフィードスルーが
シャワヘッドアセンブリへバイアス電位を提供する。操
作中にベースプレート６４８を冷却するため、冷却チャ
ネル６５２が、各々のガス分配システム６０８のベース
プレートの中に形成される。入口６５５は、冷却液、例
えば水などを、冷却液ライン６５７によって相互に接続
されたチャネル６５２の中へ送る。冷却液は、冷却液出
口６５９を介してチャネルから出る。代替的に、冷却液
は、マニホルドを介して循環する。
【００７４】チャンバ本体６０２は、選択された処理に
適した各々の反応性ガス及び掃除ガスのために複数の垂
直ガス通路を画定する。これらのガスは、ガス分配シス
テムを介してチャンバへ送られる。チャンバ壁に形成さ
れたガス通路をガス入口ライン６３９へ接続するため、
ガス入口接続６４１が、チャンバ１２６の底に配置され
る。図１１に示されるように、蓋との密封接続を提供す
るため、チャンバ壁の上面でチャンバ壁を通るように形
成された各々のガス通路の周りに、Ｏリングが設けられ
る。蓋は、図１０に示されるように、チャンバ壁の下部
からチャンバ蓋の上部に置かれたガス入口マニホルド６
７０へガスを送るためのマッチング通路を含む。反応性
ガスは、電圧勾配フィードスルー６７２を介して、ガス
分配アセンブリへ接続されたガス出口マニホルド６７４
へ送られる。
【００７５】ガス入力マニホルド６７０は、チャンバガ
スフィードスルーから、接地される一定電圧勾配ガスフ
ィードスルーへ、処理ガスを導く。ガス導入管（図示さ
れていない）は、電圧勾配ガスフィードスルー６７２を
介して、出口マニホルド６７４へ処理ガスを給送する。
フィードスルーに線形電圧降下を生じさせて、チャンバ
内のプラズマがガス導入管を上昇しないように、抵抗ス
リーブがガス導入管を取り巻いている。ガス導入管は、
好ましくは石英から作られ、スリーブは、好ましくは複
合セラミックから作られる。ガス導入管は絶縁ブロック
内に配置される。絶縁ブロックは、温度を制御し、熱放
射を防止し、更に処理ガスの液化を防止する冷却液チャ
ネルを含む。好ましくは、絶縁ブロックは、デルリンア
セタール樹脂から作られる。石英導入管はガスをガス出
力マニホルド６７４へ送る。ガス出力マニホルド６７４
は、処理ガスをブロッカプレート６４４及びガス分配プ
レート６４６へ導く。
【００７６】更に、ガス入力マニホルド６７０（図１０
を参照）は、チャンバガスフィードスルーから遠隔プラ
ズマ源（図示されていない）へ掃除ガスを送る通路を画
定する。これらのガスは、電圧勾配フィードスルーをバ
イパスし、遠隔プラズマ源へ導入される。遠隔プラズマ
源で、ガスは様々な励起種へ活性化される。次に、励起
種は、ガス入口通路６４０の中に配置された導管を介し
て、ブロッカプレートの真下の点で、ガス分配プレート
へ渡される。
【００７７】各々の処理領域のガス分配システムへガス
を提供するガスライン６３９は、好ましくは、単一のガ
ス源ラインへ接続され、従って、ガスを各々の処理領域
６１８，６２０へ供給するため、共用又は共通に制御さ
れる。処理ガスをマルチゾーンチャンバへ導入するガス
ラインは、複数の処理領域へガスを導入するためにＴ型
カップリングによって分割される。各々の処理領域へ入
る個々のラインへの流入を容易にするため、スプリッタ
からのガスライン上流に、フィルタ、例えば焼結された
ニッケルフィルタが配置される。フィルタは、別々のガ
ス導入ラインへのガスの均一分配及び流入を向上させ
る。
【００７８】ガス分配システムはベースプレート６４８
を含み、ベースプレート６４８は、その下面に隣接して
配置されたブロッカプレート６４４を有する。面板６４
６は、ガスを処理領域６１８，６２０へ送るため、ブロ
ッカプレート６４４の下に配置される。１つの実施形態
において、ベースプレート６４８は、ブロッカプレート
６４４の真上の領域へ処理ガスを送るため、その中にガ
ス通路を画定する。ブロッカプレート６４４は、その上
面の上で処理ガスを分散させ、面板６４６の上にガスを
送る。ブロッカプレート６４４内の孔は、面板６４６上
での処理ガスの混合及び分配を向上させるようにサイズ
及び位置を決められることができる。次に、面板６４６
へ送られたガスは、処理領域６１８，６２０の中の、処
理のために置かれた基板の上へ、均一様式で送られる。
【００７９】ガス導入管（図示されていない）は、ガス
通路に置かれ、遠隔プラズマ源からの出力ラインへ一端
を接続される。ガス導入管の一端は、遠隔プラズマ源か
らのガスを送るため、ガス出力マニホルドを通って伸び
る。ガス導入管の他端は、ブロッカプレート６４４を越
えて面板６４６の真上にある領域へガスを送るため、ブ
ロッカプレート６４４を通るように配置される。面板６
４６は、ガス導入管を介して送られたガスを分散させ、
そのガスを処理領域へ送る。
【００８０】これは、好ましいガス分配システムである
が、遠隔プラズマ源からのガスは、チャンバ壁を通るよ
うに設けられるポート（図示されていない）を介して、
処理領域６１８，６２０へ導入されることができる。更
に、処理ガスは、現在入手可能な任意のガス分配システ
ム、例えば米国カリフォルニア州サンタクララのアプラ
イドマテリアルス社より提供されるガス分配システムを
介して送られることができよう。 ヒータペデスタル 図９は、各々の処理領域６１８，６２０で心棒６２６に
よって移動可能に配置されたヒータペデスタル６２８を
示す。心棒６２６は、支持プレートの下面に接続され、
チャンバ本体６０２の底を通って伸び、駆動システム６
０３へ接続される。心棒６２６は、好ましくは円形、管
状、アルミニウム部材であり、ヒータペデスタル６２８
の下面と接触支持するように配置された上端、及びカバ
ープレートで封鎖された下端を有する。心棒の下端は、
カップ形スリーブの中に受け取られ、このスリーブは心
棒から駆動システムへの接続部を形成する。心棒６２６
は、処理領域内でヒータペデスタル６２８を機械的に位
置決めし、複数のヒータプレート接続部が伸びることの
できる周囲通路を形成する。各々のヒータペデスタル６
２８は、その上に置かれた基板を所望の処理温度へ加熱
するヒータを含んでよい。ヒータは、例えば抵抗加熱ヒ
ータを含んでよい。代替的に、ヒータペデスタルは、ラ
ンプのような外部ヒータによって加熱されてよい。本発
明で有利に使用されるペデスタルは、米国カリフォルニ
ア州サンタクララのアプライドマテリアルス社より入手
可能である。更に、ペデスタルは、処理中に基板をその
上で確保するため、静電チャック、真空チャック、又は
他のチャック装置を支持してよい。
【００８１】ヒータペデスタル６２８は、線形電気作動
器（図示されていない）を有する駆動システム６０３に
よって、処理、掃除、リフト、及び解放位置へ移送ハウ
ジングを上下に動かすことによって上昇及び降下され
る。移送ハウジングは、１つの側で作動器へ接続され、
他の側でキャリッジプレート（図示されていない）を介
して線形スライド（図示されていない）へ接続される。
作動器とキャリッジとの間の接続は、不整合を許す柔軟
な（ボール及びソケット）ジョイント（図示されていな
い）を介して行われる。線形スライド及びキャリッジプ
レートは、回転及び屈曲を防止するため、相互に対して
バイアスされる。ベローズが、ヒータペデスタル６２８
の心棒６２６を取り巻き、一端でチャンバ底部６１６へ
接続され、他端で移送ハウジングへ接続される。心棒の
下端の外面をスリーブ６２４の中に密封するため、密封
リング（図示されていない）が、心棒６２６内の溝６３
０に設けられる。面板６４６に関するヒータペデスタル
６２８の平準化は、３つのネジを使用して達成される。
【００８２】代替的に、駆動システム６０３は、モータ
及び減速歯車アセンブリ（図示されていない）を含む。
このアセンブリは、チャンバ１３０の下に吊り下げら
れ、共形のな結合及び親ネジアセンブリへの駆動ベルト
へ接続される。移送ハウジングは、親ネジアセンブリの
上に受け取られる。親ネジアセンブリは、上下に案内さ
れ、線形スライドによって非回転に保持される。ヒータ
リフト機構が、駆動カラーを使用してチャンバ１３０に
対して保持される。ヒータペデスタル６２８は、ステッ
ピングモータによって駆動される親ネジによって上昇及
び降下される。ステッピングモータは、モータブラケッ
トによってヒータリフトアセンブリへ取り付けられる。
ステッピングモータは、ベローズ内の親ネジを駆動す
る。ベローズは、親ネジを回して、ヒータアセンブリを
処理、リフト、及び解放位置へ上昇又は降下させる。心
棒６２６の下端の外面をスリーブ内に密封するため、密
封リングが心棒６２６内の溝に設けられる。 基板位置決めアセンブリ 図８及び図９を参照すると、心棒６２６は、チャンバ内
で上下に移動してヒータペデスタル６２８を動かし、基
板をペデスタルの上に置くか、そこから処理のために取
り除く。基板位置決めアセンブリは複数の支持ピン６５
１を含む。支持ピン６５１は、ヒータペデスタル６２８
に関して垂直に移動し、ペデスタルを通って垂直に配置
された穴６５３の中へ受け取られる。各々のピン６５１
は、下方球形部分６６１で終わる円筒状シャフト６５
９、及びシャフトの外側延長として形成された上方円錐
台ヘッド６６３を含む。ヒータペデスタル６２８内の穴
６５３は、ピン６５１がヒータペデスタル６２８の中へ
完全に受け取られたとき、円錐形ヘッド６６３がヒータ
ペデスタルの表面の上へ出ないように、ヘッド６６３を
受け取る大きさの上部皿穴部分を含む。
【００８３】リフトピン６５１は、ヒータペデスタル６
２８が処理領域の中で移動するとき、ペデスタルと部分
的に一緒に、また部分的に独立して移動する。リフトピ
ンは、基板ハンドラブレードが処理領域から基板を取り
除くことを可能にするように、ペデスタル６２８の上に
伸びることができるが、更にペデスタルの中へ沈んで、
処理のため基板をペデスタルの上面に置く必要がある。
ピン６５１を動かすため、基板位置決めアセンブリは、
リフトピン６５１の下方球形部分６６１と係合するよう
に構成された管状ピンサポート６５５、及び処理領域内
のヒータペデスタル６２８の位置に依存してリフトピン
６５１と選択的に係合するようにピンサポート６５５を
位置決めする駆動部材を含む。好ましくはセラミックか
ら作られたピンサポート６５５は、支持ピンの下方球形
部分と選択的に係合するため、心棒６２６の周りをヒー
タペデスタル６２８の下へ伸びる。
【００８４】駆動アセンブリは、各々の処理領域６１
８，６２０の中でピン６５１を上下に動かすため、シャ
フト６３０及び接続されたピンサポート６５５を上昇及
び降下させる。ピン駆動部材は、ペデスタルヒータ６２
８に関してピン支持プラットフォーム６５５の移動を制
御するため、好ましくはチャンバ１３０の底に置かれ
る。
【００８５】ガスボックス及びガスの供給 図２及び図３を参照すると、システム後部のチャンバの
外側に、堆積及び掃除の間に使用されるガスを含むガス
供給パネル２１９が存在する。使用される特定のガス
は、基板上に堆積される物質、又はチャンバ１３０から
取り除かれる物質に依存する。処理ガスは、入口ポート
を介してガスマニホルドへ流れ、次にシャワヘッド型ガ
ス分配アセンブリを介してチャンバの中へ流れる。電子
的に作動される弁及び流れ制御機構は、ガス供給源から
チャンバへのガスの流れを制御する。
【００８６】本発明の１つの実施形態において、前駆物
質ガスは、ガスボックス２１９からチャンバ１３０へ供
給される。チャンバ１３０で、ガスラインは２つの別々
のガスラインへＴ字形に分かれる。２つのガスライン
は、前述したように、チャンバ本体へガスを導入する。
処理に依存して、任意数のガスが、このようにして送ら
れることができ、ガスがチャンバの底に達する前、又は
ガスがガス分配プレートに入ると、混合されることがで
きる。
【００８７】電源 図２及び図３を参照すると、先進的でコンパクトなＲＦ
（「ＣＲＦ」）電力供給システム１３６が、各々の処理
領域６１８，６２０のために使用される。１つのシステ
ムが、各々のガス分配システム２１９へ接続される。Ｅ
ＮＩによって製造されたジェネシスシリーズ(Genesis s
eries)の１３．５６ＭＨｚＲＦ発振器が、各々のチャン
バについてシステム後部に取り付けられる。この高周波
発振器は、固定整合回路と共に使用されるように設計さ
れ、負荷へ送られるパワーを調整し、順方向及び反射パ
ワーに関する心配を除く。高周波ＲＦ発振器及び低周波
ＲＦ発振器を処理チャンバへインタフェースするため、
低域フィルタが固定整合回路の囲いの中へ設計される。
【００８８】ＥＮＩによって製造された３５０ｋＨｚＲ
Ｆ発振器が、システム後部にあるＲＦ発振器ラックに置
かれ、同軸ケーブルによって固定ＲＦ整合回路へリンク
される。低周波ＲＦ発振器は、１つのコンパクトな囲い
の中で低周波発生及び固定整合要素の双方を提供する。
低周波ＲＦ発振器は、負荷へ送られるパワーを調整し、
順方向及び反射パワーに関する心配を低減する。 プログラミング 図２及び図３に示されるシステムコントローラ１３８
は、コンピュータのハードディスクドライブに記憶され
たコンピュータプログラムの制御のもとで動作する。コ
ンピュータプログラムは、処理のシーケンスとタイミン
グ、ガスの混合、チャンバの圧力、ＲＦパワーレベル、
サセプタの位置決め、スリット弁の開閉、基板の加熱、
及び特定方法の他のパラメータを指図する。ユーザとシ
ステムコントローラとの間のインタフェースは、好まし
くは、ＣＲＴモニタ及びライトペン（図示されていな
い）を介して行われる。好ましい実施形態において、２
つのモニタが使用され、１つのモニタはオペレータのク
リーンルームの壁に取り付けられ、他のモニタはサービ
ス技術員のために壁の背後に取り付けられる。双方のモ
ニタは、同じ情報を同時に表示するが、１つのライトペ
ンだけが動作可能である。ライトペンは、ペンの先端に
ある光センサでＣＲＴディスプレイから出された光を検
出する。特定の画面又は機能を選択するため、オペレー
タは、ディスプレイ画面の指定領域にタッチし、ペン上
のボタンを押す。ディスプレイ画面は、一般的に、その
外観、即ちハイライト又は色を変化させることによっ
て、又は新しいメニュー又は画面を表示することによっ
て、ライトペンとタッチ領域との間の連絡を確認する。
【００８９】例えば、システムコントローラ１３８で実
行されるコンピュータプログラム製品を使用して、様々
な処理を実行することができる。コンピュータプログラ
ムコードは、通常のコンピュータ読み取り可能プログラ
ミング言語、例えば、６８０００アセンブリ言語、Ｃ、
Ｃ＋＋、又はＰａｓｃａｌで書かれることができる。適
切なプログラムコードが、通常のテキストエディタを使
用して、単一のファイル、又は複数のファイルへ入れら
れ、コンピュータ使用可能媒体、例えばコンピュータの
メモリシステムの中へ記憶又は具体化される。もし入力
されたコードテキストがハイレベル言語であれば、コー
ドはコンパイルされ、結果のコンパイラコードが、前も
ってコンパイルされたライブラリルーチンのオブジェク
トコードとリンクされる。コンパイルされてリンクされ
たオブジェクトコードを実行するため、システムユーザ
は、オブジェクトコードを呼び出し、コンピュータシス
テムがコードをメモリへロードするようにし、ＣＰＵ
は、プログラム内で指定されたタスクを実行するため、
メモリからコードを読み出して実行する。
【００９０】図１２は、コンピュータプログラム１４１
０の好ましい階層制御構造の例示的ブロック図を示す。
ユーザは、ライトペンインタフェースを使用することに
よって、ＣＲＴモニタ上に表示されたメニュー又は画面
に応答して、処理セット番号及び処理チャンバ番号を処
理選択サブルーチン１４２０へ入力する。処理セット
は、指定された処理を実行するために必要な処理パラメ
ータの所定のセットを提供し、既定のセット番号によっ
て識別される。処理選択サブルーチン１４２０は、
（i）所望の処理チャンバを識別し、（ii）処理チャン
バを動作させて所望の処理を実行するために必要な処理
パラメータの所望のセットを識別する。具体的な処理を
実行するための処理パラメータは、処理条件、例えば処
理ガスの組成と流量、温度、圧力、プラズマ条件、例え
ばＲＦバイアスパワーレベルと磁界パワーレベル、冷却
ガスの圧力、及びチャンバ壁の温度に関連し、レシピ形
式でユーザへ提供される。レシピによって指定されたパ
ラメータは、任意の通常の様式で入力されるが、最も好
ましくは、ライトペン／ＣＲＴモニタインタフェースを
使用して入力される。
【００９１】処理を監視する様々な機器及び装置によっ
て与えられた電子信号は、システムコントローラのアナ
ログ入力及びディジタル入力ボードを介してコンピュー
タへ与えられる。処理チャンバを監視する通常の方法、
例えばポーリングを使用することができる。更に、様々
な処理コントローラ又は装置を操作するための電子信号
が、システムコントローラのアナログ出力及びディジタ
ル出力ボードを介して出力される。これらの監視及び制
御装置の数、タイプ、及び設置は、システムの特定の最
終用途、及び所望される方法制御の程度に従って、シス
テムごとに変えられてよい。特定の装置の仕様又は選
択、例えば特定のアプリケーションで使用する熱伝対の
最適タイプは、当業者に知られている。
【００９２】処理シーケンササブルーチン１４３０は、
指定された処理チャンバ番号及び処理パラメータのセッ
トを処理選択サブルーチン１４２０から受け入れて、様
々な処理チャンバの動作を制御するプログラムコードを
含む。複数のユーザが処理セット番号及び処理チャンバ
番号を入力するか、１人のユーザが複数の処理チャンバ
番号を入力することができ、従ってシーケンササブルー
チン１４３０は、選択された処理を所望のシーケンスに
スケジュールするように動作する。好ましくは、処理シ
ーケンササブルーチン１４３０は、（i）処理チャンバ
の動作を監視して、チャンバが使用されているどうかを
決定し、（ii）使用されているチャンバで、どのような
処理が実行されているかを決定し、（iii）処理チャン
バの使用可能性及び実行される処理のタイプに基づいて
所望の処理を実行するステップを実行するプログラムコ
ードを含む。どの処理を実行するかスケジュールすると
き、シーケンササブルーチン１４３０は、選択された処
理の所望の処理条件、又は各々の特定のユーザが入力し
たリクエストの「年齢」、又はシステムプログラマがス
ケジューリング優先順位を決定するため組み込みたいと
望む他の関連ファクタと比較して、使用されている処理
チャンバの現在の条件を考慮に入れるように設計される
ことができる。
【００９３】一度、シーケンササブルーチン１４３０
が、どの処理チャンバ及び処理セットの組み合わせが次
に実行されようとしているかを決定すると、シーケンサ
サブルーチン１４３０は、特定の処理セットパラメータ
をチャンバ管理サブルーチン１４４０ａから１４４０ｃ
へ渡すことによって、処理セットを実行させる。チャン
バ管理サブルーチン１４４０ａ〜ｃは、シーケンササブ
ルーチン１４３０によって決定された処理セットに従っ
て、処理チャンバ１３０内の複数の処理タスクを制御す
る。例えば、チャンバ管理サブルーチン１４４０ａは、
処理チャンバ１３０内のスパッタリング及びＣＶＤ処理
動作を制御するプログラムコードを含む。更に、チャン
バ管理サブルーチン１４４０は、選択された処理セット
を実行するのに必要なチャンバ構成要素の動作を制御す
る様々なチャンバ構成要素サブルーチンの実行を制御す
る。チャンバ構成要素サブルーチンの例は、基板位置決
めサブルーチン１４５０、処理ガス制御サブルーチン１
４６０、圧力制御サブルーチン１４７０、ヒータ制御サ
ブルーチン１４８０、及びプラズマ制御サブルーチン１
４９０である。当業者は、どのような処理を処理チャン
バ１３０内で実行したいかに依存して、他のチャンバ制
御サブルーチンが組み込み可能であることを悟るであろ
う。動作において、チャンバ管理サブルーチン１４４０
ａは、実行されている特定の処理セットに従って処理構
成要素サブルーチンを選択的にスケジュールするか呼び
出す。チャンバ管理サブルーチン１４４０ａは、シーケ
ンササブルーチン１４３０がどの処理チャンバ１３０及
び処理セットを次に実行するかをスケジュールする方法
と同じ方法で、処理構成要素サブルーチンをスケジュー
ルする。典型的には，チャンバ管理サブルーチン１４４
０ａは、様々なチャンバ構成要素を監視するステップ、
実行されるべき処理セットの処理パラメータに基づい
て、動作される必要のある構成要素を決定するステッ
プ、監視及び決定ステップに応答して、チャンバ構成要
素サブルーチンの実行を生じさせるステップを含む。
【００９４】ここで、図１２を参照して、特定のチャン
バ構成要素サブルーチンの動作を説明する。基板位置決
めサブルーチン１４５０は、基板をペデスタル６２８へ
ロードするため、またオプションとして、チャンバ１３
０内で所望の高さに基板を上げて、基板とシャワヘッド
６４２との間の間隔を制御するために使用されるチャン
バ構成要素を制御するプログラムコードを含む。基板が
チャンバ１３０へロードされる際、ペデスタル６２８は
下げられ、リフトピンアセンブリが上昇して基板を受け
取り、その後、例えばＣＶＤ処理の間に、ガス分配マニ
ホルドから第１の距離ないし間隔に基板を維持するよ
う、ペデスタル６２８はチャンバ内の所望の高さに上昇
される。動作に際し、基板位置決めサブルーチン１４５
０は、チャンバ管理サブルーチン１４４０ａから転送さ
れたサポートの高さに関連した処理セットパラメータに
応答して、リフトアセンブリ及びペデスタル６２８の移
動を制御する。
【００９５】処理ガス制御サブルーチン１４６０は、処
理ガスの組成と流量を制御するプログラムコードを有す
る。処理ガス制御サブルーチン１４６０は、安全遮断弁
の開閉位置を制御し、また所望のガス流量を得るためマ
ス流量コントローラを増加／減少する。処理ガス制御サ
ブルーチン１４６０は、全てのチャンバ構成要素サブル
ーチンと同じように、チャンバ管理サブルーチン１４４
０ａから呼び出され、チャンバ管理サブルーチンから所
望のガス流量に関連付けられた処理パラメータを受け取
る。典型的には、処理ガス制御サブルーチン１４６０
は、ガス源とチャンバ１３０のガス供給ラインとの間に
ある単一の制御弁を開き、反復的に（i）マス流量を測
定し、（ii）チャンバ管理サブルーチン１４４０ａから
受け取られた所望の流量と実際の流量とを比較し、（ii
i）必要に応じてメインガス供給ラインの流量を調節す
るように動作する。更に、処理ガス制御サブルーチン１
４６０は、ガス流量が危険なレートであるかどうかを監
視し、危険状態が検出されたとき安全遮断弁を作動させ
るステップを含む。
【００９６】或る処理では、アルゴンのような不活性ガ
スがチャンバ１３０へ提供されて、反応性処理ガスがチ
ャンバへ導入される前にチャンバ内の圧力を安定化させ
る。これらの処理のために、処理ガス制御サブルーチン
１４６０は、チャンバ内の圧力を安定化させるのに必要
な時間だけ不活性ガスをチャンバ１３０へ流入させるス
テップを含むようにプログラムされる。そのようなステ
ップの次に、前述したステップが実行されるであろう。
更に、処理ガスが液体前駆物質、例えばテトラエチルオ
ルソシラン（ＴＥＯＳ）から気化される場合は、処理制
御サブルーチン１４６０は、気泡アセンブリ内で液体前
駆物質をヘリウムのような供給ガスで泡立てるステップ
を含むように書かれるであろう。このタイプの処理で
は、処理ガス制御サブルーチン１４６０は、所望の処理
ガス流量を得るため供給ガスの流れ、バブラ内の圧力、
バブラの温度を調整する。前述したように、所望の処理
ガス流量は、処理パラメータとして処理ガス制御サブル
ーチン１４６０へ転送される。更に、処理ガス制御サブ
ルーチン１４６０は、所与の処理ガス流量に必要な値を
含む記憶データテーブルにアクセスすることによって、
所望の処理ガス流量に必要な供給ガス流量、バブラ圧
力、バブラ温度を得るステップを含む。一度、必要な値
が得られると、供給ガス流量、バブラ圧力、及びバブラ
温度は、監視されて必要な値と比較され、それに従って
調節される。
【００９７】圧力制御サブルーチン１４７０は、チャン
バの減圧排気システムの中にある絞り弁の開口サイズを
調整することによって、チャンバ１３０内の圧力を制御
するプログラムコードを含む。絞り弁の開口サイズは、
処理ガスの全体の流れ、処理チャンバのガス含有容積、
及び減圧排気システムのポンピングセットポイント圧力
と関連付けてチャンバ圧力を所望のレベルに制御するた
め変えられる。圧力制御サブルーチン１４７０が呼び出
されるとき、所望のセットポイント圧力レベルが、チャ
ンバ管理サブルーチン１４４０ａからパラメータとして
受け取られる。圧力制御サブルーチン１４７０は、チャ
ンバに接続された１つ又は複数の通常の圧力マノメータ
を使用してチャンバ１３０内の圧力を測定し、測定され
た値をセットポイント圧力と比較し、セットポイント圧
力に対応する記憶圧力テーブルからＰＩＤ（比例、積
分、微分）制御パラメータを取得し、圧力テーブルから
得られたＰＩＤ値に従って絞り弁を調節するように動作
する。代替的に、絞り弁を特定の開口サイズへ開閉し
て、チャンバ１３０を所望の圧力へ調整するように、圧
力制御サブルーチン１４７０を書くことができる。
【００９８】ヒータ制御サブルーチン１４８０は、基板
を加熱するために使用されるランプ又はヒータモジュー
ルの温度を制御するプログラムコードを含む。更に、ヒ
ータ制御サブルーチン１４８０は、チャンバ管理サブル
ーチン１４４０ａによって呼び出され、所望又はセット
ポイント温度パラメータを受け取る。ヒータ制御サブル
ーチン１４８０は、ペデスタル６２８に置かれた熱伝対
の電圧出力を測定することによって温度を決定し、測定
された温度をセットポイント温度と比較し、セットポイ
ント温度を得るためヒータへ印加される電流を増加又は
減少する。温度は、記憶された変換テーブル内の対応す
る温度をルックアップすることによって、又は４次多項
式を使用して温度を計算することによって、測定された
電圧から得られる。ペデスタル６２８を加熱するため放
射ランプが使用されるとき、ヒータ制御サブルーチン１
４８０は、ランプへ印加される電流の増加／減少を漸進
的に制御する。漸進的な増加／減少は、ランプの寿命及
び信頼性を増進する。更に、処理安全コンプライアンス
を検出するため、内臓フェイルセーフモードを組み込ん
で、処理チャンバ１３０が適切にセットアップされなか
ったならば、ランプ又はヒータモジュールの動作を遮断
することができる。
【００９９】プラズマ制御サブルーチン１４９０は、チ
ャンバ１３０内の処理電極へ印加されるＲＦバイアス電
圧パワーレベルを設定し、またオプションとして、チャ
ンバ内で発生する磁界のレベルを設定するプログラムコ
ードを含む。前述したチャンバ構成要素サブルーチンと
同じく、プラズマ制御サブルーチン１４９０は、チャン
バ管理サブルーチン１４４０ａによって呼び出される。
【０１００】これまで、本発明のシステムは，プラズマ
ＣＶＤアプリケーションに関連して説明されたが、本発
明は、高密度プラズマ（ＨＤＰ）ＣＶＤ及びＰＶＤチャ
ンバ、及びエッチングチャンバの使用をも含むことを理
解すべきである。例えば、本発明のシステムは、プラズ
マ処理用のタンデム型ＨＤＰ ＣＶＤチャンバを含むよ
うに構成されることができる。１つの代替実施形態にお
いて、ガス分配／蓋アセンブリは、誘電体ドームで置換
されることができる。このドームは、その周りに配置さ
れた誘導コイル、及びコイルに接続されたＲＦ電源を有
し、チャンバ内で高密度プラズマの誘導結合を可能にす
る。同様に、堆積物質源としてターゲットアセンブリを
上部に配置されたタンデム型ＰＶＤチャンバを構成する
ことができよう。ターゲットアセンブリへＤＣ電源を接
続して、それにスパッタリングパワーを提供することが
できよう。 リンドープのメゾポーラス酸化膜 図１３は、基板上にリンドープのメゾポーラス酸化物誘
電体を形成する方法を示す。方法は、界面活性剤を含む
リンドープゾルゲル前駆物質液を基板に堆積し、堆積さ
れたゾルゲルをキュアして酸化膜を形成し、酸素又はオ
ゾンのような酸化環境又は不活性アニーリング処理へ膜
を露出して界面活性剤を取り除き、リンドープのメゾポ
ーラス酸化物誘電体膜を形成することを含む。好ましく
は、リンは、ゾルゲル前駆物質液に含まれるリンから、
五酸化リンのようなリン化合物を形成することによっ
て、酸化膜へ組み込まれる。ゾルゲル前駆物質液は、好
ましくは、リンベースの酸の触媒を使用して形成される
が、リン酸配位子を有するケイ素酸素化合物、又はリン
ベースの成分によって修飾された界面活性剤を用いて形
成されるか、それらを含んでよい。様々な効果を達成す
るため、処理ステップの幾つかで、リンベースの他の物
質が代りに使用されてよく、時間、温度、圧力、及び物
質の相対的濃度のような処理パラメータが、広い範囲に
わたって変更されてよい。
【０１０１】方法は、ゾルゲル前駆物質を形成すること
によって、高圧堆積モジュール内で始まる。リンドープ
膜を堆積するために使用されるゾルゲル前駆物質は、有
機溶媒中でケイ素酸素化合物、水、リン含有酸、及び界
面活性剤を混合することによって形成される。次に、ゾ
ルゲル前駆物質は、スピンオン塗布法又はスプレー塗布
法のいずれかによって基板へ塗布されるが、好ましくは
スピンオン塗布堆積方法によって塗布される。スピンオ
ン塗布の間、遠心排液作用によって、膜はゾルゲル前駆
物質の薄い層で基板を実質的にカバーする。一度堆積さ
れると、次に、基板上のゾルゲル前駆物質は、加水分解
凝縮を完了してゾルゲルから溶媒及び水を取り除くた
め、約８０℃〜約１４０℃の温度から立ち上がった増加
温度プロフィルを使用して熱処理され、好ましくは立方
晶相構造膜の中に、均一直径の相互接続孔を形成する。
【０１０２】次に、膜は、界面活性剤除去環境、例えば
窒素アニール又は酸化雰囲気へ露出することによって焼
成される。この環境は、好ましくは、約３５０℃〜約４
００℃の温度に維持される。それによって、界面活性剤
は膜から取り除かれ、リンドープのメゾポーラス酸化膜
へ形質転換される。堆積された膜におけるリンとケイ素
との好ましい比は、約１：６０〜約１：８、好ましくは
約１：３０〜約１：２０である。これは、酸化ケイ素膜
において、リン化合物、例えば五酸化リン（Ｐ2Ｏ5）の
重量パーセントが、約２％〜約８％、更に好ましくは約
４％に対応する。膜におけるリン（酸化リン）の好まし
い濃度は、荷電可動原子の低濃度の有効固定化又はゲッ
タリングを提供し、それによって可動イオンが誘電体膜
を通って輸送されることを禁止するものと信じられる。
リンのドープは、イオンの可動性、堆積加水分解完了及
び凝縮の加速、改善された膜強度といった、複合的な利
点を有利に提供するものと信じられる。
【０１０３】ゾルゲル前駆物質のケイ素酸素化合物は、
半導体製造においてケイ素含有層を堆積するとき通常使
用される化合物である。その場合、シリカゾルが最も好
ましく使用される。ケイ素酸素前駆物質化合物としては
テトラエトキシオルソシラン（ＴＥＯＳ）、フェニルト
リエトキシシラン、ｐ−ビス（トリエトキシシリル）ベ
ンゼン、ビス（トリエトキシシリル）メタン、メチルト
リエトキシシラン、ヘキサエトキシジシラン、及びこれ
らの組み合わせが、好ましくは使用される。リンドープ
のケイ素酸化物化合物を形成するため、リンベースの酸
が、ゾルゲル前駆物質を形成する前に、ケイ素酸素化合
物と化学的に反応されてよい。好ましくは、ホスホン酸
リガンド−ＰＯ（ＯＨ）2が、ｏ−ホスホトリエトキシ
ルシラン（ＣＨ3ＣＨ2Ｏ）3ＳｉＯＰＯ（ＯＨ）2を生成
するため、ケイ素酸素化合物、例えばトリエトキシシラ
ン基（ＣＨ3ＣＨ2Ｏ）3Ｓｉ−−と結合される。リン酸
タイプの配位子と共に形成される他の好ましいリンドー
プケイ素酸化物化合物は、次のものを含む。 ｏ−ホスホエチレントリエトキシシラン （ＣＨ3ＣＨ2Ｏ）3ＳｉＣＨ2ＣＨ2ＯＰＯ（ＯＨ）2 ホスホリルエチレントリエトキシシラン （ＣＨ3ＣＨ2Ｏ）3ＳｉＣＨ2ＣＨ2ＰＯ（ＯＨ）2 ｐ−ホスホリルフェニレントリエトキシシラン （ＣＨ3ＣＨ2Ｏ）3Ｓｉ（Ｃ6Ｈ4）ＰＯ（ＯＨ）2 ホスホノトリエトキシシリルケトン （ＣＨ3ＣＨ2Ｏ）3ＳｉＣ（Ｏ）ＰＯ（ＯＨ）2 ホスホノトリエトキシシラン （ＣＨ3ＣＨ2Ｏ）3ＳｉＰＯ（ＯＨ）2 リンドープのメゾポーラス酸化膜は、リンベースの酸又
は酸誘導体を使用して最初にドープされる。リンベース
の酸のリガンドは、ケイ素酸化物前駆物質の加水分解又
は重合の触媒として作用し、上昇温度での加水分解凝縮
反応の完了が続き、ゾルゲル処理で両親媒性基を被覆す
るオキシシラノール類、ケイ酸、及びシロキサン凝縮物
が形成されるものと信じられる。触媒は、加水分解活性
化エネルギーを低くして、後続の凝縮レートを増大する
ことによって加水分解を促進し、それによって膜処理時
間を縮小する。更に、リンは、乾燥処理の間に両親媒性
基の上に形成されるこれらの化合物の中へ組み込まれ、
次に、堆積されたゾルゲルの後処理の間に、形成された
膜をドープして、膜から両親媒性鋳型を取り除く。リン
化合物を含む好ましい酸は、正リン酸（Ｈ3ＰＯ4）、リ
ン酸二水素アンモニウム、リン酸二水素テトラメチルア
ンモニウム、長鎖アルコールのリン酸エステル、アルコ
キシシリルホスホン酸塩、これらの置換誘導体、及びこ
れらの組み合わせを含む。
【０１０４】リンベースの酸は、酸触媒を含むか、又は
代替的に、酸触媒の画分を構成してよい。リンをベース
とした酸が、付加的な酸と共に使用されるとき、好まし
くは、シュウ酸、グリオキシル酸、及びこれらの組み合
わせの群から選択された有機酸、及び／又は硝酸、塩
酸、過塩素酸、及びこれらの組み合わせの群から選択さ
れた揮発性無機酸が使用される。メゾポーラス酸化膜を
形成する際に、揮発性の高い無機酸を使用することは特
に興味深い。酸触媒加水分解反応速度はｐＨ約２付近で
最大となり、凝縮速度は、ｐＨ約６〜約７付近で最大と
なるため、リンベースの酸、典型的には低揮発性の弱酸
と、無機酸、典型的には揮発性の高い強酸との混合物
が、触媒反応を最大化するために使用できる。
【０１０５】特に、加水分解反応は、リンをベースとし
た酸及び無機酸、好ましくは硝酸の双方によって、低い
ｐＨで触媒作用を受け、次に、例えばキュアステップに
おける上昇温度への露出は、硝酸成分を蒸発して、リン
をベースとした酸の含量を生成し、これが凝縮への触媒
として作用し、メゾポーラス酸化膜へのリンのドープに
寄与すると信じられる。酸混合物における酸の相対的濃
度を制御することによって、膜の好ましいドープ量を達
成することができる。
【０１０６】溶液内のケイ素酸素化合物の有効な分散を
確保して、基板上に均一な量で膜を堆積するため、界面
活性剤がゾルゲル前駆物質に使用される。界面活性剤
は、アニオン、カチオン、又は非イオン性であってよ
い。界面活性剤は、溶媒含有水における完全な分散を確
保するために、親水性結合基を使用する。非イオン性界
面活性剤は、荷電されていない化学結合基又は中性親水
基を有し、アニオン性及びカチオン性界面活性剤は、そ
れぞれ負及び正に荷電された結合基を有する。好ましく
は本発明の立方晶相構造において、均一直径の相互接続
孔を形成するため、非イオン性界面活性剤が使用され
る。非イオン性界面活性剤は、好ましくは、ｐ−（ＣＨ
3）3Ｃ−ＣＨ2−Ｃ6Ｈ4−ＣＨ2−（ＯＣＨ2ＣＨ2）8Ｏ
Ｈ、ｐ−（ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）8
−ＯＨ、及び他のポリエチレンオキサイド共重合誘導
体、ポリエチレンオキサイド−ポリプロピレンオキサイ
ド−ポリエチレンオキサイド３ブロック共重合誘導体、
及びこれらの組み合わせの群から選択される。
【０１０７】リン酸配位子が、界面活性剤と化学的に結
合されてよい。例えば、アルコール末端界面活性剤か
ら、リン酸エステルを形成することができる。アルコー
ル末端界面活性剤は、長鎖親水鎖構造を含むことがで
き、好ましくは、ｐ−（ＣＨ3）3ＣＣＨ2Ｃ6Ｈ4ＣＨ
2（ＯＣＨ2ＣＨ2）N−ＯＨ、ｐ−（ＣＨ3）3ＣＯＣ6Ｈ4
ＣＨ2（ＯＣＨ2ＣＨ2）N−ＯＨ、ＣＨ3（ＣＨ2）K−Ｏ
Ｈ、（ＣＨ3）3ＣＣＨ2Ｃ（ＣＨ3）2Ｃ6Ｈ4（ＯＣＨ2Ｃ
Ｈ2）N−ＯＨ、ＣＨ3（ＣＨ2）K−ＯＨＨＯ（ＣＨ2ＣＨ
2Ｏ）M（ＣＨ2Ｃ（ＣＨ3）ＨＯ）L（ＣＨ2ＣＨ2Ｏ）
MＨ、及びＣＨ3（ＣＨ2） I（ＣＨ2ＣＨ2Ｏ）J−ＯＨを
例とするトリトン(Triton)界面活性剤、及びこれらのフ
ッ素誘導体、及びこれらの組み合わせを含む群から選択
される。好ましくは、Ｎは６〜１２の整数、最も好まし
くは８であり、Ｋは１３〜１７の整数、Ｉは６〜１５の
整数、Ｊは２０〜１０６の整数、Ｌは２０〜８０の整数
である。これらの化合物の例は、テトラデシルリン酸塩
及びヘキサデシル（セチル）リン酸塩を含む。
【０１０８】ゾルゲル中でケイ素酸素化合物を分散し、
スピンナチャンバ内でゾルゲルを基板へ容易にスプレー
又は堆積するのを助けるため、有機溶媒が溶液中で使用
される。本発明は、エタノール、n-プロパノール、イソ
プロパノール、n-ブタノール、sec-ブタノール、tert-
ブタノール、エチレングリコール、又はこれらの組み合
わせの群から選択された有機溶媒、好ましくはアルコー
ルを使用するが、好ましくは、１−プロパノール、イソ
プロパノール、及び２−ブタノールが使用される。堆積
されたゾルゲル内の有機溶媒は、典型的には熱処理又は
キュア処理によって取り除かれる。これらの処理は、約
５０℃から約４５０℃までの１つ又は複数のステップを
含んでよく、加水分解及び凝縮反応が膜の形成中に生じ
る環境を提供する。キュア処理は、好ましくは、キュア
／ベーキングチャンバで約１分〜約１０分の間実行され
る。
【０１０９】キュアステップの間、有機溶媒の選択的蒸
発、及び膜内の水分の除去は、非揮発性界面活性剤及び
ケイ素酸素化合物、例えばシリカの濃度を増大する。界
面活性剤の濃度が増大するにつれて、界面活性剤、リン
ベースの酸、及びケイ素酸素化合物は、薄くなった膜内
で分子アセンブリを形成する。継続された乾燥は、膜を
凝固してリンでドープし、それによって、図１３に示さ
れるように、本発明では立方晶相構造である膜の微細構
造に均一直径の相互接続孔を形成する。
【０１１０】好ましくは、リンドープのメゾポーラス酸
化膜は、約３５０℃〜約４００℃の高温アニールで界面
活性剤を取り除くことによって形成されることができ
る。アニーリング処理は、近真空から大気圧までの圧力
で実行されてよい。界面活性剤が膜から取り除かれるに
つれて、アセンブリのケイ素酸素化合物が酸化膜の形
状、好ましくは立方晶相構造を維持するので、孔が形成
されて固くなり、メゾポーラス膜が形成される。通常、
孔は相互接続構造を有するが、多くの孔は終端分岐を有
するか、アモルファス層を形成してよい。メゾポーラス
膜の選択的形成は、約５０％よりも大きい高多孔質度の
膜を生じ、その呈示誘電率は約２．５よりも小さく、好
ましくは約２．２〜約１．６にある。
【０１１１】アニーリングステップは、堆積モジュール
の圧力と同じ圧力、即ち約３００トールよりも大きい圧
力で実行される。更に好ましくは、アニーリング処理
は、約３００トール〜約７６０トールの圧力、最も好ま
しくは約５００トール〜約７００トールの圧力で実行さ
れる。好ましくは、膜は非反応性雰囲気でアニールされ
る。その場合、非反応性ガスは、好ましくは窒素、不活
性ガス、例えばアルゴン及びヘリウム、又はこれらの組
み合わせである。
【０１１２】酸化膜は、好ましくは、前駆物質化合物
が、例えばフェニルトリエトキシシラン、ｐ−ビス（ト
リエトキシシリル）ベンゼン、ビス（トリエトキシシリ
ル）メタン、及びメチルトリエトキシシランにおけるよ
うにメチル基又はフェニル基を含むときアニールされ
る。非反応性環境でメチル又はフェニル含有前駆物質化
合物から堆積された膜をアニールすることは、メチル及
びフェニル化合物の酸化及び除去を防止する。メチル及
びフェニル基が保持されると、膜は、より高い炭素含量
を有する。これは、疎水性が改善されて誘電率が低くな
った膜を提供するものと信じられる。同様に、アニーリ
ングステップは、約５０％よりも大きい高多孔質度の膜
を生じる。この膜は、約２．５よりも小さな誘電率、好
ましくは約２．２〜約１．６の誘電率を呈示する。
【０１１３】代替的に、堆積された膜は、上昇された温
度で酸化雰囲気へ露出されてよい。酸化雰囲気の温度
は、好ましくは、約２００℃〜約４００℃の範囲にあ
る。酸化環境は、好ましくは、酸素、オゾン、又は反応
性酸素種を形成する酸素プラズマを含む。ここで、最も
好ましくは、オゾンプラズマがチャンバの中で形成され
る。プラズマは、約０．５トール〜約１０トールの圧力
で実行される。酸素種は、膜を爆撃し、界面活性剤及び
残留水分及び溶媒と反応し、それによって、それらの作
用因子を膜から取り除く。イオン種は、高度に反応性
で、界面活性剤を取り除くには約０．５分〜約５分の短
い露出を必要とするのみである。
【０１１４】好ましいオプションの手順では、リンベー
スの酸のゾルゲル前駆物質が、有機溶媒を含むゾルゲル
前駆物質と組み合わせて使用される。前もって混合され
る一次化学溶液の成分は、テトラオルソケイ酸塩（ＴＥ
ＯＳ）、エチルアルコールのようなアルコール、水、及
び適切な有機酸、例えばシュウ酸又はグリオキシル酸
を、部分的に加水分解された状態で含むことができる。
基板へ適用する前に、一次化学溶液は、界面活性剤の濃
度が、臨界ミセル濃度及び自己集合を好ましくは立方晶
相３次元網目へ超過するように、補足的な加水分解可能
ケイ素保有前駆物質、例えばメチルトリエトキシシラ
ン、ｐ−ビス（トリエトキシシリル）ベンゼン、ビス
（トリエトキシシリル）メタン、又はフェニルトリエト
キシシランに加えて、アルコール、例えばイソプロパノ
ール、１−プロパノール、又は２−ブタノール、一部分
がリンをベースとした酸によってエステル化されてよい
適切な長鎖界面活性剤、水、及びリンをベースとした酸
と適切な比で混合されることができる。リン酸は、正リ
ン酸、置換された正リン酸、アルコキシシリルホスホン
酸塩、又はアルコキシシリルホスホン酸塩化学変異体、
及びこれらの組み合わせの形態で長鎖界面活性剤リン酸
塩に加えて使用されるか、それに代えて使用されてよ
い。リンをベースとした酸のゾルゲル前駆物質、及び有
機溶媒を含むゾルゲル前駆物質は、好ましくは、約１：
１〜約１０：１の比で混合される。
【０１１５】リンドープのメゾポーラス酸化膜は親水性
であり、水分汚染に敏感である。水分（誘電率（ｋ）＞
７８）の汚染は、膜の全体的誘電率に有害な効果を与え
る。従って、典型的に、膜をシリル化し、及び／又はキ
ャップ層で膜を覆うことによって、膜が後処理される。
【０１１６】シリル化は、堆積された膜の上面へケイ素
を導入する処理である。化学反応において、反応性オル
ガノシランの液相又は気相拡散は反応チャンバで起こ
り、膜の上面に存在するヒドロキシル基の水素を、有機
ケイ素基、最も通常では、トリメチルシリル基で置換す
る。そのような化学反応の例は、基板上の誘電層へヘキ
サメチルジシラザン（ＨＭＤＳ）を導入して、シリルエ
ーテルを形成することである。シリル化処理は、約２５
℃〜約２００℃の温度でシリル化試剤を拡散することに
よって達成される。これは、露出されたリンドープメゾ
ポーラス酸化膜に作用して、露出された膜を疎水性にす
る。本発明における好ましいシリル化試剤は、テトラメ
チルジシラザン（ＴＭＤＳ）、ヘキサメチルジシラザン
（ＨＭＤＳ）、及びジメチルアミノトリメチルシラン、
又はこれらの組み合わせである。
【０１１７】リンドープのメゾポーラス酸化膜の上に堆
積されるキャップ層は、水分のような物質の拡散に対す
るバリアを提供する物質、エッチストップとして働く物
質、又はハードマスクとして働く物質の任意のものであ
ってよい。好ましくは、キャップ層は、約０．５トール
〜約１０トールまでのチャンバ圧力で、プラズマ化学的
気相成長（ＰＥＣＶＤ）チャンバによって堆積される低
誘電体膜である。適切な物質の例は、二酸化ケイ素、窒
化ケイ素、オキシ窒化ケイ素、及びアモルファス炭化ケ
イ素である。ライナ層として使用される例示的物質は、
アモルファス炭化ケイ素であるＢＬＯｋ（商品名）であ
る。これは、１９９８年１０月１日に出願された標題"A
Silicon Carbide Deposition For Use As A Bariier L
ayer AndAn Etch Stop"（バリア層及びエッチストップ
として使用される炭化ケイ素の堆積）の米国特許出願第
０９／１６５，２４８号に説明される。
【０１１８】デュアルダマシン構造の堆積 本発明に従って作られる好ましいデュアルダマシン構造
１５００は図１４に示され、その構造を作る方法の概略
は、図１５Ａから図１５Ｈで逐次に示される。これらの
図は、本発明のステップを実行された基板の断面図であ
る。
【０１１９】リンドープのメゾポーラスメタル間誘導層
１５１０を含むデュアルダマシン構造１５００は、図１
４に示される。本発明に従って堆積されたメタル間誘導
層１５１０及び１５１４は、３よりも小さい極めて低い
誘電率を有し、しばしば極低ｋ又はＥＬｋ誘電層と呼ば
れる。第１の誘電層１５１０、好ましくは本発明のリン
ドープメゾポーラス酸化ケイ素層は、基板１５０２の上
に堆積される。基板は、コンタクトレベル基板材料１５
０４の中に形成されたパターニング導線１５０６を含
み、その上に酸化ケイ素、窒化ケイ素、オキシ窒化ケイ
素、又はアモルファス水素化炭化ケイ素（ＢＬＯｋ）、
好ましくは窒化ケイ素を含む第１の（又は基板の）エッ
チストップ１５０８が堆積されている。
【０１２０】酸化ケイ素、窒化ケイ素、オキシ窒化ケイ
素、又は水素化炭化ケイ素（ＢＬＯｋ）を含む第２のエ
ッチストップ１５１２は、第１の誘電層１５１０の上に
堆積される。第２のエッチストップ１５１２は、好まし
くはオキシ窒化ケイ素を含む。第２の誘電層１５１４、
好ましくは本発明のリンドープメゾポーラス酸化ケイ素
層は、第２のエッチストップ１５１２の上に堆積され、
好ましくは水素化炭化ケイ素（ＢＬＯｋ）を含むパッシ
ベーション又はバリア層１５１５は、第２の誘電層１５
１４の上に堆積され、第３のエッチストップ１５１６
は、パッシベーション又はバリア層１５１５の上に堆積
されている。堆積された層はバイア１５２０を形成する
ためにエッチングされる。後で、バイア１５２０は、そ
の中で共形のに堆積されたバリア層１５２２の上を、導
電性メタル１５２４、好ましくは銅で充填される。次
に、構造は平坦化され、窒化ケイ素、酸化ケイ素、オキ
シ窒化ケイ素、又は水素化炭化ケイ素、好ましくは窒化
ケイ素を含むキャップ層１５１８が、その上に堆積され
る。更に、キャップ層１５１８は、基板エッチストップ
として働き、後続のデュアルダマシンマルチレベル相互
接続に対しては、第１のエッチストップ１５０８に対応
する。
【０１２１】図１５Ａに示されるように、酸化ケイ素、
窒化ケイ素、オキシ窒化ケイ素、又はアモルファス水素
化炭化ケイ素、好ましくは窒化ケイ素を含む第１の（又
は基板の）エッチストップ１５０８は、基板１５０２の
上で約１０００Åの厚さに堆積される。基板１５０２
は、コンタクトレベル基板材料１５０４の中に形成され
たパターニング導電性相互接続又は線１５０６を含む。
第１のリンドープメゾポーラス誘電層１５１０は、本発
明に従って第１のエッチストップ１５０８の上に堆積さ
れる。第１の誘電層１５１０は、作られる構造のサイズ
に依存して、約５，０００Å〜約１０，０００Åの厚さ
を有するが、好ましくは約５，０００Åの厚さを有す
る。次に、第１の誘電層１５１０は、そこから揮発性汚
染物を取り除くため、約３５０℃〜約４５０℃の温度で
アニールされてよい。第２のエッチストップ１５１２、
例えばオキシ窒化ケイ素は、誘電層１５１０の上で約２
００Å〜約１０００Å、好ましくは約５００Åの厚さに
堆積される。次に、第２のリンドープメゾポーラス誘電
層１５１４が、本発明に従って、第１のエッチストップ
１５０８の上で約５，０００Å〜約１０，０００Å、好
ましくは約５，０００Åの厚さに堆積される。次に、第
２のリンドープメゾポーラス誘電層１５１４は、約３５
０℃〜約４５０℃の温度でアニールされてよい。
【０１２２】次に、水素化炭化ケイ素（ＢＬＯｋ）を含
むパッシベーション又はバリア層１５１５が、第２のリ
ンドープメゾポーラス誘電層１５１４の上に堆積され
る。酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、又は
アモルファス水素化炭化ケイ素（ＢＬＯｋ）、好ましく
は窒化ケイ素を含む第３のエッチストップ１５１６が、
パッシベーション又はバリア層１５１５の上で、約５０
０Å〜約１０００Å、好ましくは約１０００Åの厚さに
堆積される。約２０００Åの厚さを有する酸化ケイ素層
１５１７が、第３のエッチストップ１５１６の上に堆積
され、ハードエッチマスクとしての使用、及び将来の化
学機械研磨（ＣＭＰ）ステップでの使用に供される。次
に、反射防止膜（ＡＲＣ）１５１９、及びフォトレジス
ト層１５２１を含むトレンチフォトマスクが、それぞれ
酸化ケイ素層１５１７の上に堆積される。次に、フォト
レジスト層１５２１が、当業者に知られた通常のフォト
リソグラフィ手段によってパターニングされる。
【０１２３】次に、酸化ケイ素層１５１７は、図１５Ｂ
に示されるように、第３のエッチストップ１５１６を露
出するため、当業者に知られた通常の手段、好ましくは
炭化フッ素化学作用を使用するエッチング処理によって
エッチングされる。酸化ケイ素層１５１７の最初のエッ
チングは、デュアルダマシン構造１５００の開口幅又は
トレンチ幅を確立する。酸化ケイ素層１５１７の中に形
成された開口幅は、第２のエッチストップ１５１４の上
に形成されたデュアルダマシン構造１５００の水平相互
接続を画定する。次に、残存フォトレジスト１５２１
が、バイアのエッチングに備えて灰化又は乾燥除去され
る。次に、図１５Ｃに示されるように、デュアルダマシ
ン構造のコンタクト又はバイア幅を形成するため、他の
反射防止膜１５１９及びフォトレジスト層１５２１が、
それぞれ薄い酸化ケイ素層１５１７の上に堆積され、更
に、構造のバイア幅によって第３のエッチング層１５１
６を露出するため、フォトリソグラフィによってパター
ニングされる。
【０１２４】図１５Ｄを参照すると、第３のエッチスト
ップ１５１６、パッシベーション又はバリア層１５１
５、及び第２の誘電層１５１４が、第２のエッチストッ
プ１５１２を露出するため、トレンチをエッチングされ
る。次に、図１５Ｅで示されるように、酸化ケイ素層１
５１７によって確立された幅でメタライゼーション構
造、即ち、相互接続及びコンタクト／バイアを画定する
ため、異方性エッチング手法を使用して、第２の誘電層
１５１４を第２のエッチストップ１５１２までバイアエ
ッチングし、第３のエッチストップ１５１６、第２の誘
電層１５１４、及び第２のエッチストップ１５１２をエ
ッチングする間に確立されたバイア幅で、第１の誘電層
１５１０を第１のエッチストップ１５０８までエッチン
グすることによって、バイア１５２０が形成される。第
２のエッチストップ１５１２又は第２の誘電層１５１４
をパターニングするために使用されたフォトレジスト又
はＡＲＣ材料は、酸素ストリップ又は他の適切な処理を
使用して取り除かれる。図１５Ｆは、基板１５０２を保
護する第１のエッチストップ１５０８をエッチングし
て、コンタクトレベル基板材料１５０４の中に存在する
パターニングメタル線１５０６を露出することを示す。
パターニングメタル線１５０６は、好ましくは、銅のよ
うな導電性メタルを含む。次に、デュアルダマシン構造
１５００は、後続の層堆積の前に、当業者に知られた通
常の手段によって事前にクリーニングされる。
【０１２５】次に、導電性材料、例えばアルミニウム、
銅、タングステン、又はこれらの組み合わせを使用し
て、メタライゼーション構造が形成される。現在、銅の
抵抗率が低い（アルミニウムの３．１ｍＷ−ｃｍに対し
て、１．７ｍＷ−ｃｍ）ため、銅が使用される傾向にあ
る。好ましくは、図１５Ｇに示されるように、周囲のケ
イ素及び／又は誘電材料へ銅のマイグレーションが生じ
るのを防止するため、先ず窒化タンタルのような適切な
バリア層１５２２が、メタライゼーションパターン１５
２０の中で共形のに堆積される。その後で、導電構造を
形成するため、化学的気相成長、物理的気相成長、電鋳
加工を使用して、銅層１５２４が堆積される。この場
合、好ましくは電鋳加工が使用される。一度、構造が銅
又は他のメタルで充填されると、化学機械研磨によって
表面が平坦化され、図１５Ｈで示されるように、好まし
くは窒化ケイ素を含み約１０００Åの厚さを有するキャ
ップ層１５１８で表面が覆われる。表面を平坦化する前
に、銅の充填物を再結晶化し構造１５００に形成された
ボイドを取り除くため、メタルが水素雰囲気中でアニー
ルされてよい。図示されてはいないが、銅層１５２４が
電鋳加工処理によって堆積される場合は、銅層１５２４
の前に、銅のシード層を堆積してもよい。そして、デュ
アルダマシン形成処理を反復して、更なる相互接続レベ
ルを堆積してもよい。現在のマイクロプロセッサ集積回
路は、５又は６の相互接続レベルを有する。
【０１２６】これまでの説明は、本発明の好ましい実施
形態に向けられているが、本発明の基本的範囲から逸脱
することなく、本発明の他の更なる実施形態が案出され
てよい。本発明の範囲はクレームによって画定される。
【図面の簡単な説明】
【図１】半導体基板をバッチ処理するための放射状クラ
スタツールを示す概略平面図である。
【図２】本発明のキャップモジュール及び高圧堆積モジ
ュールを含む装置の１つの実施形態を示す概略平面図で
ある。
【図３】本発明のキャップモジュールの１つの実施形態
を示す概略平面図である。
【図４】本発明のロードロックチャンバの実施形態を示
す斜視図である。
【図５】移送チャンバ及び処理チャンバの平面図であっ
て、本発明の基板ハンドリング部材が、移送チャンバへ
取り付けられて、移送チャンバ内での回転準備又は他の
チャンバへの伸長準備を完了した収縮位置にあることを
示す図である。
【図６】移送チャンバ及び処理チャンバの平面図であっ
て、本発明の基板ハンドリング部材が、移送チャンバへ
取り付けられて、ブレードが処理チャンバ内に置かれる
伸長位置にあることを示す図である。
【図７】高速熱アニールチャンバの断面図である。
【図８】本発明のキャップモジュールに含まれるＰＥＣ
ＶＤチャンバの１つの実施形態を示す斜視図である。
【図９】本発明のＰＥＣＶＤチャンバの断面図である。
【図１０】ＰＥＣＶＤチャンバのガス分配アセンブリの
組立分解図である。
【図１１】蓋を取り外したときの本発明のＰＥＣＶＤチ
ャンバの平面図である。
【図１２】方法を制御するコンピュータプログラムの階
層制御構造を示す例示的ブロック図である。
【図１３】立方晶相構造及びメゾポーラス膜構造を示す
メゾポーラス膜処理の例示的図である。
【図１４】本発明のリンドープメゾポーラス酸化層を含
むデュアルダマシン構造を示す断面図である。
【図１５】Ａは、本発明のリンドープメゾポーラス酸化
誘電層を使用するデュアルダマシン堆積を示す断面図で
あり、Ｂは、本発明のリンドープメゾポーラス酸化誘電
層を使用するデュアルダマシン堆積を示す断面図であ
り、Ｃは、本発明のリンドープメゾポーラス酸化誘電層
を使用するデュアルダマシン堆積を示す断面図であり、
Ｄは、本発明のリンドープメゾポーラス酸化誘電層を使
用するデュアルダマシン堆積を示す断面図であり、Ｅ
は、本発明のリンドープメゾポーラス酸化誘電層を使用
するデュアルダマシン堆積を示す断面図であり、Ｆは、
本発明のリンドープメゾポーラス酸化誘電層を使用する
デュアルダマシン堆積を示す断面図であり、Ｇは、本発
明のリンドープメゾポーラス酸化誘電層を使用するデュ
アルダマシン堆積を示す断面図であるり、Ｈは、本発明
のリンドープメゾポーラス酸化誘電層を使用するデュア
ルダマシン堆積を示す断面図である。
【符号の説明】
１０…真空クラスタツール、１２…基板処理チャンバ、
１６…基板ハンドラ、１８…移送チャンバ、２０…ロー
ドロックチャンバ、１２０…キャップ層モジュール（処
理モジュール）、１２１…スリット弁、１２２…工場イ
ンタフェース（フロントエンドステージング領域、基板
ステージング領域）、１２４…ロードロックチャンバ
（事前加熱モジュール）、１２６、１２６Ａ、１２６Ｂ
…移送チャンバ、１２７、１２７Ａ、１２７Ｂ…基板ハ
ンドラ、１２８…通路（スリット弁、前面真空ドア）、
１３０…処理チャンバ、１３２…通路（スリット弁）、
１３３…側壁、１３４…ガスパネル、１３６…配電盤、
１３８…コンピュータ制御ラック、１４０…後部、６１
８…処理領域、６２０…処理領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート ピー． マンダル アメリカ合衆国， カリフォルニア州， サラトガ， アロヨ デ アルゲロ 12472 Ｆターム(参考） 5F033 HH08 HH11 HH19 HH32 JJ01 JJ08 JJ11 JJ19 JJ32 KK08 KK11 KK19 KK32 MM02 MM12 MM13 NN06 NN07 PP06 PP14 PP27 PP33 QQ02 QQ09 QQ10 QQ12 QQ16 QQ25 QQ37 QQ48 QQ71 QQ74 RR04 RR06 RR08 RR14 RR21 RR29 SS15 TT04 WW00 WW03 WW04 XX00 XX01 XX05 XX24 5F058 AA10 AC03 BA20 BC02 BC04 BD02 BD04 BD06 BF46 BH01 BH03 BJ02

Claims (42)

    【特許請求の範囲】
  1. 【請求項１】 基板上にメゾポーラス酸化膜を形成する
    方法であって、 ケイ素酸素化合物と、リン含有酸溶液と、有機溶媒と、
    水と、界面活性剤とを有するゾルゲル前駆物質を形成す
    るステップと、 ゾルゲル前駆物質を基板上に堆積するステップと、 堆積されたゾルゲル前駆物質をキュアして酸化膜を形成
    するステップと、 界面活性剤を除去するプロセスに酸化膜を曝露してメゾ
    ポーラス酸化膜を形成するステップとを有する方法。
  2. 【請求項２】 ケイ素酸素化合物前駆物質が、テトラエ
    チルオルソシリレートと、メチルトリエトキシシラン
    と、フェニルトリエトキシシランと、ヘキサエトキシジ
    シロキサンと、ｐ−ビス（トリエトキシシリル）ベンゼ
    ンと、ビス（トリエトキシシリル）メタンと、これらの
    組み合わせとから成る群より選択される請求項１に記載
    の方法。
  3. 【請求項３】 ケイ素酸素化合物前駆物質が、１つ又は
    複数のホスホン酸リガンド（−ＰＯ（ＯＨ）2）を有す
    る請求項２に記載の方法。
  4. 【請求項４】 ケイ素酸素化合物前駆物質が、ｏ−ホス
    ホトリエトキシシラン（ＣＨ3ＣＨ2Ｏ）3ＳｉＯＰＯ
    （ＯＨ）2と、ｏ−ホスホエチレントリエトキシシラン
    （ＣＨ3ＣＨ2Ｏ）3ＳｉＣＨ2ＣＨ2ＯＰＯ（ＯＨ）2と、
    ホスホリルエチレントリエトキシシラン（ＣＨ3ＣＨ
    2Ｏ）3ＳｉＣＨ2ＣＨ2ＰＯ（ＯＨ）2と、ｐ−ホスホリ
    ルフェニレントリエトキシシラン（ＣＨ3ＣＨ2Ｏ）3Ｓ
    ｉ（Ｃ6Ｈ4）ＰＯ（ＯＨ）2と、ホスホノトリエトキシ
    シリルケトン（ＣＨ3ＣＨ2Ｏ）3ＳｉＣ（Ｏ）ＰＯ（Ｏ
    Ｈ）2と、ホスホノトリエトキシシラン（ＣＨ3ＣＨ
    2Ｏ）3ＳｉＰＯ（ＯＨ）2と、これらの組み合わせとか
    ら成る群より選択される請求項３に記載の方法。
  5. 【請求項５】 有機溶媒が、エタノールと、イソプロパ
    ノールと、n-プロパノールと、n-ブタノールと、sec.-
    ブタノールと、tert.−ブタノールと、エチレングリコ
    ールと、これらの組み合わせとから成る群より選択され
    る請求項１に記載の方法。
  6. 【請求項６】 リン含有酸溶液が、正リン酸（Ｈ3Ｐ
    Ｏ4）と、リン酸二水素アンモニウムと、リン酸二水素
    テトラメチルアンモニウムと、長鎖アルコールのリン酸
    エステルと、アルコキシシリルホスホン酸塩と、これら
    の置換誘導体と、これらの組み合わせとから成る群より
    選択されるリンベースの酸である請求項１に記載の方
    法。
  7. 【請求項７】 リン含有酸溶液が、硝酸と、塩酸と、過
    塩素酸と、これらの組み合わせとから成る群より選択さ
    れる揮発性無機酸を更に有する請求項１に記載の方法。
  8. 【請求項８】 リン含有酸溶液が、シュウ酸と、グリオ
    キシル酸と、これらの組み合わせとから成る群より選択
    される有機酸を更に有する請求項１に記載の方法。
  9. 【請求項９】 界面活性剤が、ｐ−（ＣＨ3）3Ｃ−ＣＨ
    2−Ｃ6Ｈ4−ＣＨ2−（ＯＣＨ2ＣＨ2）8ＯＨ、ｐ−（Ｃ
    Ｈ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）8−ＯＨと、ポ
    リエチレンオキサイド共重合誘導体と、ポリエチレンオ
    キサイド−ポリプロピレンオキサイド−ポリエチレンオ
    キサイド３ブロック共重合誘導体と、これらの組み合わ
    せとから成る群より選択される請求項１に記載の方法。
  10. 【請求項１０】 界面活性剤が、更にリン成分を有する
    請求項１に記載の方法。
  11. 【請求項１１】 リンベースの成分が、ｐ−（ＣＨ3）3
    ＣＣＨ2Ｃ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）N−ＯＨと、ｐ−
    （ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2） N−ＯＨ
    と、ＣＨ3（ＣＨ2）K−ＯＨ、ＣＨ3（ＣＨ2）I（ＣＨ2
    ＣＨ2Ｏ）J−ＯＨと、ＨＯ（ＣＨ2ＣＨ2Ｏ）M（ＣＨ2Ｃ
    （ＣＨ3）ＨＯ）L（ＣＨ2ＣＨ2Ｏ）MＨと、ｐ−（Ｃ
    Ｈ3）3ＣＣＨ2Ｃ（ＣＨ3）2Ｃ6Ｈ4（ＯＣＨ2ＣＨ2）N−
    ＯＨと（ここで、Ｎは６〜１２の整数、Ｋは１３〜１７
    の整数、Ｉは６〜１５の整数、Ｊは２０〜１０６の整
    数、Ｌは２０〜８０の整数）、これらのフッ素誘導体
    と、これらの組み合わせとから成る群より選択されるア
    ルコール末端終結界面活性剤のリン酸塩である請求項１
    ０に記載の方法。
  12. 【請求項１２】 リン含有酸が、 正リン酸（Ｈ3ＰＯ4）と、リン酸二水素アンモニウム
    と、リン酸二水素テトラメチルアンモニウムと、長鎖ア
    ルコールのリン酸エステルと、アルコキシシリルホスホ
    ン酸塩と、これらの置換誘導体と、これらの組み合わせ
    とから成る群より選択されるリンベースの酸と、 硝酸と、塩酸と、過塩素酸と、これらの組み合わせとか
    ら成る群より選択される揮発性酸とを有する請求項１に
    記載の方法。
  13. 【請求項１３】 リン含有酸溶液のｐＨが約２である請
    求項１に記載の方法。
  14. 【請求項１４】 堆積ゾルゲル前駆物質のキュアの後、
    リン含有酸溶液のｐＨが約６〜７である請求項１に記載
    の方法。
  15. 【請求項１５】 メゾポーラス酸化膜が、重量で約２％
    〜約８％の酸化リン濃度を有する請求項１に記載の方
    法。
  16. 【請求項１６】 界面活性剤を除去するプロセスが、約
    ２００℃〜約４００℃の温度で酸化環境に膜を曝露する
    ステップを有する請求項１に記載の方法。
  17. 【請求項１７】 界面活性剤を除去するプロセスが、不
    活性雰囲気内で約２００℃〜約４５０℃の温度で膜を加
    熱するステップを有する請求項１に記載の方法。
  18. 【請求項１８】 基板上へのメゾポーラス酸化膜の形成
    方法であって、 ａ．第１のケイ素酸素化合物と、有機酸と、第１の有機
    溶媒と、水と、第１の界面活性剤とを有する第１のゾル
    ゲル前駆物質を形成するステップと、 ｂ．第２のケイ素酸素化合物と、リンベースの酸と、第
    ２の有機溶媒と、水と、第２の界面活性剤とを有する第
    ２のゾルゲル前駆物質を形成するステップと、 ｃ．第１のゾルゲル前駆物質と第２のゾルゲル前駆物質
    とを混合して、混合ゾルゲル前駆物質を形成するステッ
    プと、 ｄ．混合ゾルゲル前駆物質を基板上に堆積するステップ
    と、 ｅ．堆積された混合ゾルゲル前駆物質をキュアして酸化
    膜を形成するステップと、 ｆ．酸化膜を界面活性剤除去プロセスに曝露してメゾポ
    ーラス酸化膜を形成するステップとを有する方法。
  19. 【請求項１９】 第１のケイ素酸素化合物前駆物質と第
    ２のケイ素酸素化合物前駆物質が、テトラエチルオルソ
    ケイ酸塩と、メチルトリエトキシシランと、フェニルト
    リエトキシシランと、ヘキサエトキシジシロキサンと、
    ｐ−ビス（トリエトキシシリル）ベンゼンと、ビス（ト
    リエトキシシリル）メタンと、これらの組み合わせとか
    ら成る群より選択される請求項１８に記載の方法。
  20. 【請求項２０】 第１のケイ素酸素化合物前駆物質と第
    ２のケイ素酸素化合物前駆物質が更に、１つ又は複数の
    ホスホン酸リガンド（−ＰＯ（ＯＨ）2）を有する請求
    項１９に記載の方法。
  21. 【請求項２１】 第１のケイ素酸素化合物前駆物質と第
    ２のケイ素酸素化合物前駆物質が、ｏ−ホスホトリエト
    キシシラン（ＣＨ3ＣＨ2Ｏ）3ＳｉＯＰＯ（ＯＨ）2と、
    ｏ−ホスホエチレントリエトキシシラン（ＣＨ3ＣＨ
    2Ｏ）3ＳｉＣＨ 2ＣＨ2ＯＰＯ（ＯＨ）2と、ホスホリル
    エチレントリエトキシシラン（ＣＨ3ＣＨ 2Ｏ）3ＳｉＣ
    Ｈ2ＣＨ2ＰＯ（ＯＨ）2と、ｐ−ホスホリルフェニレン
    トリエトキシシラン（ＣＨ3ＣＨ2Ｏ）3Ｓｉ（Ｃ6Ｈ4）
    ＰＯ（ＯＨ）2と、ホスホノトリエトキシシリルケトン
    （ＣＨ3ＣＨ2Ｏ）3ＳｉＣ（Ｏ）ＰＯ（ＯＨ）2と、ホス
    ホノトリエトキシシラン（ＣＨ3ＣＨ2Ｏ）3ＳｉＰＯ
    （ＯＨ）2と、これらの組み合わせとから成る群より選
    択される請求項２０に記載の方法。
  22. 【請求項２２】 第１の有機溶媒と第２の有機溶媒が、
    エタノールと、イソプロパノールと、n-プロパノール
    と、n-ブタノールと、sec.-ブタノールと、tert.-ブタ
    ノールと、エチレングリコールと、これらの組み合わせ
    とから成る群より選択される請求項１８に記載の方法。
  23. 【請求項２３】 リン含有酸溶液が、正リン酸（Ｈ3Ｐ
    Ｏ4）と、リン酸二水素アンモニウムと、リン酸二水素
    テトラメチルアンモニウムと、長鎖アルコールのリン酸
    エステルと、アルコキシシリルホスホン酸塩と、これら
    の置換誘導体と、これらの組み合わせとから成る群より
    選択されるリンベースの酸である請求項１８に記載の方
    法。
  24. 【請求項２４】 リン含有酸溶液が、硝酸と、塩酸と、
    過塩素酸と、これらの組み合わせとから成る群より選択
    される揮発性無機酸を更に有する請求項１８に記載の方
    法。
  25. 【請求項２５】 リン含有酸溶液が、シュウ酸と、グリ
    オキシル酸と、これらの組み合わせとから成る群より選
    択されたる有機酸を有する請求項１８に記載の方法。
  26. 【請求項２６】 第１の界面活性剤と第２の界面活性剤
    が、ｐ−（ＣＨ3）3Ｃ−ＣＨ2−Ｃ6Ｈ4−ＣＨ2−（ＯＣ
    Ｈ2ＣＨ2）8ＯＨと、ｐ−（ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ
    2（ＯＣＨ2ＣＨ2）8−ＯＨと、その他のポリエチレンオ
    キサイド共重合誘導体と、ポリエチレンオキサイド−ポ
    リプロピレンオキサイド−ポリエチレンオキサイド３ブ
    ロック共重合誘導体と、これらの組み合わせとから成る
    群より選択される請求項１８に記載の方法。
  27. 【請求項２７】 第１の界面活性剤と第２の界面活性剤
    が更に、リン成分を有する請求項１８に記載の方法。
  28. 【請求項２８】 リンベースの成分が、ｐ−（ＣＨ3）3
    ＣＣＨ2Ｃ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2）N−ＯＨと、ｐ−
    （ＣＨ3）3ＣＯＣ6Ｈ4ＣＨ2（ＯＣＨ2ＣＨ2） N−ＯＨ
    と、ＣＨ3（ＣＨ2）K−ＯＨ、ＣＨ3（ＣＨ2）I（ＣＨ2
    ＣＨ2Ｏ）J−ＯＨと、ＨＯ（ＣＨ2ＣＨ2Ｏ）M（ＣＨ2Ｃ
    （ＣＨ3）ＨＯ）L（ＣＨ2ＣＨ2Ｏ）MＨ、ｐ−（ＣＨ3）
    3ＣＣＨ2Ｃ（ＣＨ3）2Ｃ6Ｈ4（ＯＣＨ2ＣＨ2）N−ＯＨ
    と（ここで、Ｎは６〜１２の整数、Ｋは１３〜１７の整
    数、Ｉは６〜１５の整数、Ｊは２０〜１０６の整数、Ｌ
    は２０〜８０の整数）、これらのフッ素誘導体と、これ
    らの組み合わせとから成る群より選択されるアルコール
    末端界面活性剤のリン酸塩である請求項２７に記載の方
    法。
  29. 【請求項２９】 リン含有酸が、 正リン酸（Ｈ3ＰＯ4）と、リン酸二水素アンモニウム
    と、リン酸二水素テトラメチルアンモニウムと、長鎖ア
    ルコールのリン酸エステルと、アルコキシシリルホスホ
    ン酸塩と、これらの置換誘導体と、これらの組み合わせ
    とから成る群より選択されたリンベースの酸と、 硝酸と、塩酸と、過塩素酸と、これらの組み合わせとか
    ら成る群より選択される揮発性酸とを有する請求項１８
    に記載の方法。
  30. 【請求項３０】 第１及び第２のゾルゲル前駆物質の混
    合比が約１：１〜約１０：１である請求項１８に記載の
    方法。
  31. 【請求項３１】 リン含有酸溶液のｐＨが約２である請
    求項１８に記載の方法。
  32. 【請求項３２】 堆積ゾルゲル前駆物質のキュアの後、
    リン含有酸溶液のｐＨが約６〜約７である請求項１８に
    記載の方法。
  33. 【請求項３３】 メゾポーラス酸化膜が、重量で約２％
    〜約８％の酸化リン濃度を有する請求項１８に記載の方
    法。
  34. 【請求項３４】 界面活性剤を除去するプロセスが、約
    ２００℃〜約４００℃の温度で酸化環境へ膜を曝露する
    ステップを有する請求項１８に記載の方法。
  35. 【請求項３５】 界面活性剤を除去するプロセスが、不
    活性雰囲気内で約２００℃〜約４５０℃の温度で膜を加
    熱するステップを有する請求項１８に記載の方法。
  36. 【請求項３６】 デュアルダマシン構造を形成する方法
    であって、 第１のエッチストップを基板上に堆積するステップと、 リンドープの第１のメゾポーラス酸化膜を、第１のエッ
    チストップ上に堆積するステップと、 第２のエッチストップを、リンドープの第１のメゾポー
    ラス酸化膜の上に堆積するステップと、 リンドープの第２のメゾポーラス酸化膜を、第２のエッ
    チストップ上に堆積するステップと、 第３のエッチストップを、リンドープの第２のメゾポー
    ラス酸化膜の上に堆積するステップと、 第３のエッチストップとリンドープの第２のメゾポーラ
    ス酸化膜とをエッチングして、垂直の相互接続部開口を
    画定するステップと、 該垂直の相互接続部開口の中で、第２のエッチストップ
    と、リンドープの第１のメゾポーラス酸化膜と、第１の
    エッチストップとをエッチングして、更に垂直相互接続
    部を画定して基板を露出し、また第３のエッチストップ
    とリンドープの第２のメゾポーラス酸化膜とをエッチン
    グして水平の相互接続部を画定し、デュアルダマシンの
    表面形状を形成するステップとを有する方法。
  37. 【請求項３７】 画定された相互接続部の中に、共形の
    バリア層膜を堆積するステップを更に有する請求項３６
    に記載の方法。
  38. 【請求項３８】 共形のバリア層の上に、銅の層を堆積
    するステップを更に有する請求項３７に記載の方法。
  39. 【請求項３９】 銅層の上に、キャップ層を堆積するス
    テップを更に有する請求項３８に記載の方法。
  40. 【請求項４０】 リンドープの第１メゾポーラス酸化膜
    とリンドープの第２のメゾポーラス酸化膜が、重量で約
    ２％〜約８％の酸化リン濃度を有する請求項３８に記載
    の方法。
  41. 【請求項４１】 第３のエッチストップとリンドープの
    第２のメゾポーラス酸化膜のエッチングの前に、第３の
    エッチストップの上にパターニング酸化層を堆積するこ
    とで、水平相互接続開口が画定される請求項３８に記載
    の方法。
  42. 【請求項４２】 第３のエッチストップとリンドープの
    第２のメゾポーラス酸化膜のエッチングの前に、パター
    ニングフォトレジスト膜をパターニング酸化層の上に堆
    積することで、垂直相互接続開口が画定される請求項３
    ８に記載の方法。
JP2001113148A 2000-04-11 2001-04-11 メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法 Expired - Fee Related JP4953515B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/547714 2000-04-11
US09/547,714 US6559070B1 (en) 2000-04-11 2000-04-11 Mesoporous silica films with mobile ion gettering and accelerated processing

Publications (2)

Publication Number Publication Date
JP2002075983A true JP2002075983A (ja) 2002-03-15
JP4953515B2 JP4953515B2 (ja) 2012-06-13

Family

ID=24185830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001113148A Expired - Fee Related JP4953515B2 (ja) 2000-04-11 2001-04-11 メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法

Country Status (6)

Country Link
US (1) US6559070B1 (ja)
EP (1) EP1146014B1 (ja)
JP (1) JP4953515B2 (ja)
KR (1) KR100726523B1 (ja)
DE (1) DE60109675T2 (ja)
TW (1) TW490738B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273786A (ja) * 2003-03-10 2004-09-30 Ulvac Japan Ltd 疎水性多孔質ｓｏｇ膜の作製方法
JP2005191437A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 半導体装置、その製造方法、および表示装置
JP2005522053A (ja) * 2002-04-02 2005-07-21 ダウ グローバル テクノロジーズ インコーポレイティド デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
JP2008543744A (ja) * 2005-05-09 2008-12-04 マイクロビア インコーポレーテッド 有機金属ベンゼンホスホナートカップリング剤
JP2010123992A (ja) * 2002-05-30 2010-06-03 Air Products & Chemicals Inc 低誘電率材料を調整するための組成物
JP2010251784A (ja) * 2010-06-16 2010-11-04 Ulvac Japan Ltd 疎水性多孔質ｓｏｇ膜の作製方法
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ573300A0 (en) * 2000-02-21 2000-03-16 Australian Nuclear Science & Technology Organisation Controlled release ceramic particles, compositions thereof, processes of preparation and methods of use
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
WO2002004552A1 (en) * 2000-07-06 2002-01-17 Commonwealth Scientific And Industrial Research Organisation A process for modifying the surface of a substrate containing a polymeric material by means of vaporising the surface modifying agent
EP1393366A2 (en) * 2001-05-08 2004-03-03 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
US6841006B2 (en) * 2001-08-23 2005-01-11 Applied Materials, Inc. Atmospheric substrate processing apparatus for depositing multiple layers on a substrate
US6849306B2 (en) * 2001-08-23 2005-02-01 Konica Corporation Plasma treatment method at atmospheric pressure
JP3886424B2 (ja) * 2001-08-28 2007-02-28 鹿児島日本電気株式会社 基板処理装置及び方法
US6930364B2 (en) * 2001-09-13 2005-08-16 Silicon Light Machines Corporation Microelectronic mechanical system and methods
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
US20040142578A1 (en) * 2002-03-28 2004-07-22 Ulrich Wiesner Thin film nanostructures
US7153754B2 (en) * 2002-08-29 2006-12-26 Micron Technology, Inc. Methods for forming porous insulators from “void” creating materials and structures and semiconductor devices including same
JP4056347B2 (ja) * 2002-09-30 2008-03-05 ローム株式会社 半導体発光装置およびその製造方法
KR100790302B1 (ko) * 2002-12-24 2007-12-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 장치
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
US7179758B2 (en) * 2003-09-03 2007-02-20 International Business Machines Corporation Recovery of hydrophobicity of low-k and ultra low-k organosilicate films used as inter metal dielectrics
KR101048692B1 (ko) * 2003-11-11 2011-07-14 엘지디스플레이 주식회사 클러스터형 증착 장비 및 이를 이용한 박막 트랜지스터의제조 방법
US7060638B2 (en) * 2004-03-23 2006-06-13 Applied Materials Method of forming low dielectric constant porous films
US7071093B2 (en) 2004-03-26 2006-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated treatment method for obtaining robust low dielectric constant materials
US7282436B2 (en) * 2004-05-11 2007-10-16 Texas Instruments Incorporated Plasma treatment for silicon-based dielectrics
JP2005322854A (ja) * 2004-05-11 2005-11-17 Olympus Corp 基板処理装置及び基板処理システム
JP4903374B2 (ja) 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
JP4650885B2 (ja) * 2004-09-07 2011-03-16 株式会社神戸製鋼所 多孔質膜の形成方法及びその方法によって形成された多孔質膜
US7445015B2 (en) * 2004-09-30 2008-11-04 Lam Research Corporation Cluster tool process chamber having integrated high pressure and vacuum chambers
JP4519037B2 (ja) * 2005-08-31 2010-08-04 東京エレクトロン株式会社 加熱装置及び塗布、現像装置
US7427570B2 (en) * 2005-09-01 2008-09-23 Micron Technology, Inc. Porous organosilicate layers, and vapor deposition systems and methods for preparing same
KR100725016B1 (ko) * 2005-12-08 2007-06-04 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 분리막 제조 방법
WO2007075680A2 (en) * 2005-12-19 2007-07-05 University Of Vermont And State Agricultural College System and method for delivering a desired material to a cell
JP2009526888A (ja) * 2006-02-17 2009-07-23 ビーエーエスエフ ソシエタス・ヨーロピア アリールホスホン酸で置換されたオリゴマー状およびポリマー状のシロキサン
US8322299B2 (en) * 2006-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Cluster processing apparatus for metallization processing in semiconductor manufacturing
US7892515B2 (en) * 2006-06-07 2011-02-22 GM Global Technolgy Operations LLC Making mesoporous carbon with tunable pore size
US8110508B2 (en) * 2007-11-22 2012-02-07 Samsung Electronics Co., Ltd. Method of forming a bump structure using an etching composition for an under bump metallurgy layer
KR100965434B1 (ko) * 2008-01-29 2010-06-24 한국과학기술연구원 졸-겔 및 광경화 반응에 의해 광경화 투명고분자 내에금속산화물 나노입자를 포함하는 게이트 절연층을 이용한유기박막 트랜지스터 및 그의 제조방법
FR2930561B1 (fr) * 2008-04-28 2011-01-14 Altatech Semiconductor Dispositif et procede de traitement chimique en phase vapeur.
CN101293962B (zh) * 2008-06-18 2011-03-23 华东理工大学 芳基杂化硅胶及其用途
JP2010132485A (ja) * 2008-12-03 2010-06-17 Keio Gijuku メソポーラスシリカ多孔質膜の形成方法、その多孔質膜、反射防止膜及び光学素子
US7858503B2 (en) * 2009-02-06 2010-12-28 Applied Materials, Inc. Ion implanted substrate having capping layer and method
US8159778B2 (en) * 2009-04-06 2012-04-17 Hitachi Global Storage Technologies, Netherlands B.V. Hard disk drive contamination control
US8354333B2 (en) 2010-02-03 2013-01-15 International Business Machines Corporation Patterned doping of semiconductor substrates using photosensitive monolayers
CN101792470B (zh) * 2010-03-18 2012-03-07 武汉理工大学 一种用于中温质子交换膜中的膦酸基烷氧基硅烷的制备方法
US8999847B2 (en) 2010-08-16 2015-04-07 Applied Materials, Inc. a-Si seasoning effect to improve SiN run-to-run uniformity
US8968877B2 (en) 2011-02-16 2015-03-03 Honeywell International Inc. Barrier materials for mirror assemblies
US20120237676A1 (en) * 2011-03-14 2012-09-20 Intermolecular, Inc. Sol-gel based formulations and methods for preparation of hydrophobic ultra low refractive index anti-reflective coatings on glass
US20120252924A1 (en) * 2011-03-29 2012-10-04 Cassandra Ann Mahoney Flavored silicone products
US20120266810A1 (en) * 2011-04-20 2012-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization system for high wafer topography
CN103367222B (zh) * 2012-04-10 2016-08-17 上海卓晶半导体科技有限公司 一种多片盒升降旋转***
CN104086591B (zh) * 2014-07-15 2016-05-11 武汉理工大学 基于格氏反应的苯基膦酸三甲氧基硅烷的制备方法
WO2016167892A1 (en) 2015-04-13 2016-10-20 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US10699944B2 (en) 2018-09-28 2020-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Surface modification layer for conductive feature formation
US11495456B2 (en) 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment
US11921422B2 (en) * 2021-04-09 2024-03-05 Applied Materials, Inc. Single-volume baking chamber for mask clean
CN114005733B (zh) * 2021-10-19 2022-08-09 深圳辰达行电子有限公司 车规级整流芯片的制成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268043A (ja) * 1987-04-27 1988-11-04 Diesel Kiki Co Ltd マイクロコンピユ−タのリセツト方式
WO1999037705A1 (en) * 1997-12-09 1999-07-29 The Regents Of The University Of California Block polymer processing for mesostructured inorganic oxide materials
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2001287909A (ja) * 2000-04-04 2001-10-16 Asahi Kasei Corp 多孔質のケイ素酸化物塗膜

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS608263B2 (ja) * 1983-07-29 1985-03-01 東京電子化学株式会社 シリカ系被膜形成用塗布液の製法
US4944895A (en) * 1987-04-10 1990-07-31 Hoechst Celanese Corp. Process for producing liquid crystalline composites
US5047369A (en) * 1989-05-01 1991-09-10 At&T Bell Laboratories Fabrication of semiconductor devices using phosphosilicate glasses
US5814545A (en) * 1995-10-02 1998-09-29 Motorola, Inc. Semiconductor device having a phosphorus doped PECVD film and a method of manufacture
JP3436037B2 (ja) * 1997-01-10 2003-08-11 株式会社豊田中央研究所 バルク状シリカ多孔体の製造方法
US5801094A (en) * 1997-02-28 1998-09-01 United Microelectronics Corporation Dual damascene process
US6048804A (en) * 1997-04-29 2000-04-11 Alliedsignal Inc. Process for producing nanoporous silica thin films
RU2180671C2 (ru) * 1997-07-15 2002-03-20 Асахи Касеи Кабусики Кайся Композиция алкоксисилан/органический полимер для использования в получении изолирующей тонкой пленки и ее применение
JPH1135315A (ja) * 1997-07-18 1999-02-09 Toyota Central Res & Dev Lab Inc 高密度メソ多孔体の製造方法
US5858457A (en) * 1997-09-25 1999-01-12 Sandia Corporation Process to form mesostructured films
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
JP3657788B2 (ja) * 1998-10-14 2005-06-08 富士通株式会社 半導体装置及びその製造方法
JP4040255B2 (ja) * 1998-12-23 2008-01-30 バトル・メモリアル・インスティチュート 界面活性剤を含む溶剤から調製するメソポーラスシリカ薄膜及びその製造方法
US6284682B1 (en) * 1999-08-26 2001-09-04 The University Of British Columbia Process for making chemically bonded sol-gel ceramics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268043A (ja) * 1987-04-27 1988-11-04 Diesel Kiki Co Ltd マイクロコンピユ−タのリセツト方式
WO1999037705A1 (en) * 1997-12-09 1999-07-29 The Regents Of The University Of California Block polymer processing for mesostructured inorganic oxide materials
WO1999041423A2 (en) * 1998-02-11 1999-08-19 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
JP2001287909A (ja) * 2000-04-04 2001-10-16 Asahi Kasei Corp 多孔質のケイ素酸化物塗膜

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005522053A (ja) * 2002-04-02 2005-07-21 ダウ グローバル テクノロジーズ インコーポレイティド デュアルダマシン配線をパターン形成する三層マスキングアーキテクチャ
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
JP2010123992A (ja) * 2002-05-30 2010-06-03 Air Products & Chemicals Inc 低誘電率材料を調整するための組成物
JP2004273786A (ja) * 2003-03-10 2004-09-30 Ulvac Japan Ltd 疎水性多孔質ｓｏｇ膜の作製方法
JP2005191437A (ja) * 2003-12-26 2005-07-14 Ricoh Co Ltd 半導体装置、その製造方法、および表示装置
JP2008543744A (ja) * 2005-05-09 2008-12-04 マイクロビア インコーポレーテッド 有機金属ベンゼンホスホナートカップリング剤
JP2007158066A (ja) * 2005-12-06 2007-06-21 Ulvac Japan Ltd 絶縁膜、その製造方法及びその絶縁膜を用いた多層配線構造
JP2010251784A (ja) * 2010-06-16 2010-11-04 Ulvac Japan Ltd 疎水性多孔質ｓｏｇ膜の作製方法

Also Published As

Publication number Publication date
US6559070B1 (en) 2003-05-06
EP1146014A2 (en) 2001-10-17
KR100726523B1 (ko) 2007-06-11
EP1146014B1 (en) 2005-03-30
KR20010098523A (ko) 2001-11-08
EP1146014A3 (en) 2002-04-03
DE60109675T2 (de) 2006-04-27
TW490738B (en) 2002-06-11
JP4953515B2 (ja) 2012-06-13
DE60109675D1 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
JP4953515B2 (ja) メゾポーラス酸化膜の形成方法及びデュアルダマシン構造の形成方法
EP1124252A2 (en) Apparatus and process for processing substrates
US6733955B1 (en) Methods for forming self-planarized dielectric layer for shallow trench isolation
US20070087522A1 (en) Dielectric Gap Fill With Oxide Selectively Deposited Over Silicon Liner
US7023092B2 (en) Low dielectric constant film produced from silicon compounds comprising silicon-carbon bonds
JP4558206B2 (ja) Ｃｖｄナノ多孔性シリカの低誘電率膜
US7399697B2 (en) Very low dielectric constant plasma-enhanced CVD films
TWI723074B (zh) 紫外光可流動介電質用設備
US20050227502A1 (en) Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US20080099920A1 (en) Multi-stage curing of low k nano-porous films
WO2011153484A2 (en) Silicon dioxide layer deposited with bdeas
US6875558B1 (en) Integration scheme using self-planarized dielectric layer for shallow trench isolation (STI)
KR20040030827A (ko) 보로포스포실리케이트 유리 필름의 화학 기상 증착 방법
US6136729A (en) Method for improving semiconductor dielectrics
EP1079426A1 (en) Integration scheme using selfplanarized dielectric layer for shallow trench isolation (STI)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees