JP2002057212A - 半導体装置、及び半導体装置の製造方法 - Google Patents

半導体装置、及び半導体装置の製造方法

Info

Publication number
JP2002057212A
JP2002057212A JP2000241267A JP2000241267A JP2002057212A JP 2002057212 A JP2002057212 A JP 2002057212A JP 2000241267 A JP2000241267 A JP 2000241267A JP 2000241267 A JP2000241267 A JP 2000241267A JP 2002057212 A JP2002057212 A JP 2002057212A
Authority
JP
Japan
Prior art keywords
film
forming
adhesive layer
metal wiring
silicate glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000241267A
Other languages
English (en)
Other versions
JP2002057212A5 (ja
Inventor
Seiji Okura
誠司 大倉
Koji Oda
耕治 小田
Masato Sawada
真人 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000241267A priority Critical patent/JP2002057212A/ja
Priority to US09/802,951 priority patent/US6579787B2/en
Publication of JP2002057212A publication Critical patent/JP2002057212A/ja
Priority to US10/446,876 priority patent/US7012336B2/en
Priority to US11/291,994 priority patent/US20060081992A1/en
Publication of JP2002057212A5 publication Critical patent/JP2002057212A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 メタル層間絶縁膜と保護絶縁膜との間に接着
層を形成することにより、密着性を向上させる。半導体
基板の外周近傍において、保護絶縁膜の剥離を防止す
る。 【解決手段】 半導体基板上に、第１の金属配線２１と
第２の金属配線２２とからなる多層配線が形成され、金
属配線間にメタル層間絶縁膜としてのフッ素化ケイ酸塩
ガラス膜３が形成され、最上層のフッ素化ケイ酸塩ガラ
ス膜３上に、保護絶縁膜としてのシリコン窒化膜５が形
成される。そして、フッ素化ケイ酸塩ガラス膜３とシリ
コン窒化膜５との間に、例えばＰ−ＳｉＯ膜、Ｐ−Ｓｉ
ＯＮ膜、またはＰＥ−ＳｉＯ膜からなる接着層４が形成
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メタル層間絶縁膜
としてフッ素化ケイ酸塩ガラス膜を用いた半導体装置及
び半導体装置の製造方法に係り、特にフッ素化ケイ酸塩
ガラス膜と、保護絶縁膜としてのシリコン窒化膜との密
着性改善に関するものである。
【０００２】
【従来の技術】多層金属配線を有する半導体デバイスに
おいて、金属配線層間の電気的絶縁層（以下、メタル層
間絶縁膜（ＩＭＤ）と称する）としてフッ素化ケイ酸塩
ガラス膜（以下、ＦＳＧと称する）が用いられている。
【０００３】図５は、従来の半導体装置を説明するため
の断面図である。図５（ａ）において、２１，２２は多
層の金属配線、３は金属配線間に形成されたメタル層間
絶縁膜としてのＦＳＧ、５は半導体装置の最上層である
保護絶縁膜（パッシベーション膜ともいう）としてのシ
リコン窒化膜である。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の半
導体装置において、メタル層間絶縁膜３としてのＦＳＧ
は、遊離フッ素（図示省略）を放出する。この放出され
た遊離フッ素は、外方に拡散するとともに、フッ素物質
を形成する。ここで、フッ素物質とは、フッ素自体、及
び他の汚染前駆体成分とそれに付随して自然発生したフ
ッ素含有汚染化合物等である。そして、フッ素物質は、
ＦＳＧ３と、保護絶縁膜５としてのシリコン窒化膜との
界面に蓄積される。ここで、上記シリコン窒化膜５は、
上記フッ素物質に対してのブロック性が高く、上記フッ
素物質を拡散しない。従って、上記ＦＳＧ３とシリコン
窒化膜５との界面には、高濃度のフッ素物質が蓄積され
る。このため、シリコン窒化膜５のふくれや剥離が発生
する可能性があった。
【０００５】また、図５（ｂ）に示すように、半導体基
板１の外周近傍においても、上述したようにＦＳＧ３と
シリコン窒化膜５との界面にフッ素物質が集中し、シリ
コン窒化膜５が剥離しやすいという問題があった。
【０００６】以上のように、従来は、メタル層間絶縁膜
としてのＦＳＧ３と、保護絶縁膜としてのシリコン窒化
膜５との密着性が低いため、シリコン窒化膜５のふくれ
や剥離が発生し、半導体デバイスの性能や信頼性が低下
してしまう問題があった。
【０００７】本発明は、上記従来の課題を解決するため
になされたもので、メタル層間絶縁膜と保護絶縁膜との
間に接着層を形成することにより、密着性を向上させる
ことを目的とする。また、半導体基板の外周近傍におい
て、保護絶縁膜の剥離を防止することも目的とする。
【０００８】
【課題を解決するための手段】請求項１の発明に係る半
導体装置は、半導体基板上に形成される多層の金属配線
と、前記金属配線間に形成されるメタル層間絶縁膜とし
てのフッ素化ケイ酸塩ガラス膜と、最上層の前記フッ素
化ケイ酸塩ガラス膜の上に形成される保護絶縁膜として
のシリコン窒化膜と、前記最上層のフッ素化ケイ酸塩ガ
ラス膜と、前記シリコン窒化膜との間に形成される接着
層と、を備えることを特徴とするものである。
【０００９】請求項２の発明に係る半導体装置は、半導
体基板上に形成される多層の金属配線と、前記金属配線
間に形成されるメタル層間絶縁膜としてのフッ素化ケイ
酸塩ガラス膜と、前記フッ素化ケイ酸塩ガラス膜の側
面、最上層の前記フッ素化ケイ酸塩ガラス膜上、及び最
上層の前記金属配線上に、一体的に形成される保護絶縁
膜としてのシリコン窒化膜と、を備えることを特徴とす
るものである。
【００１０】請求項３の発明に係る半導体装置は、請求
項２に記載の半導体装置において、前記シリコン窒化膜
は、前記フッ素化ケイ酸塩ガラス膜周辺の半導体基板上
にも形成されることを特徴とするものである。
【００１１】請求項４の発明に係る半導体装置は、半導
体基板上のチップ領域に形成される多層の金属配線と、
最上層の前記金属配線と同一平面上、且つ前記半導体基
板の外周近傍の非チップ領域全面に形成される金属膜
と、前記金属配線間に形成されるメタル層間絶縁膜とし
てのフッ素化ケイ酸塩ガラス膜と、前記金属膜上、最上
層の前記フッ素化ケイ酸塩ガラス膜上、及び最上層の前
記金属配線上、に形成される保護絶縁膜としてのシリコ
ン窒化膜と、を備えることを特徴とするものである。
【００１２】請求項５の発明に係る半導体装置は、請求
項２から４の何れかに記載の半導体装置において、前記
最上層のフッ素化ケイ酸塩ガラス膜と、前記シリコン窒
化膜との間に接着層を更に備えることを特徴とするもの
である。
【００１３】請求項６の発明に係る半導体装置は、請求
項１または５に記載の半導体装置において、前記最上層
のフッ素化ケイ酸塩ガラス膜上面と、前記接着層上面の
うち少なくとも一方の面が、その表面に界面処理が施さ
れた界面処理面であることを特徴とするものである。
【００１４】請求項７の発明に係る半導体装置は、請求
項１、５、６の何れかに記載の半導体装置において、前
記接着層が、Ｐ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜である
ことを特徴とするものである。
【００１５】請求項８の発明に係る半導体装置は、請求
項７に記載の半導体装置において、前記接着層の膜厚
が、１０〜１０００ｎｍであることを特徴とするもので
ある。
【００１６】請求項９の発明に係る半導体装置は、請求
項１、５、６の何れかに記載の半導体装置において、前
記接着層が、ＰＥ−ＳｉＯ膜であることを特徴とするも
のである。
【００１７】請求項１０の発明に係る半導体装置は、請
求項９に記載の半導体装置において、前記接着層の膜厚
が、５０〜２０００ｎｍであることを特徴とするもので
ある。
【００１８】請求項１１の発明に係る半導体装置の製造
方法は、半導体基板上に第１の金属配線を形成する第１
の金属配線形成工程と、前記第１の金属配線上にメタル
層間絶縁膜としてのフッ素化ケイ酸塩ガラス膜を形成す
るメタル層間絶縁膜形成工程と、前記フッ素化ケイ酸塩
ガラス膜上に第２の金属配線を形成する第２の金属配線
形成工程と、前記フッ素化ケイ酸塩ガラス膜上、及び前
記第２の金属配線上に接着層を形成する接着層形成工程
と、前記接着層上に保護絶縁膜としてのシリコン窒化膜
を形成する保護絶縁膜形成工程と、を含むことを特徴と
するものである。
【００１９】請求項１２の発明に係る半導体装置の製造
方法は、半導体基板上にメタル層間絶縁膜としてのフッ
素化ケイ酸塩ガラス膜を形成するメタル層間絶縁膜形成
工程と、前記フッ素化ケイ酸塩ガラス膜内に金属配線を
ダマシン法により形成する金属配線形成工程と、前記フ
ッ素化ケイ酸塩ガラス膜上、及び前記金属配線上に接着
層を形成する接着層形成工程と、前記接着層上に保護絶
縁膜としてのシリコン窒化膜を形成する保護絶縁膜形成
工程と、を含むことを特徴とするものである。
【００２０】請求項１３の発明に係る半導体装置の製造
方法は、半導体基板上にメタル層間絶縁膜としてのフッ
素化ケイ酸塩ガラス膜を形成するメタル層間絶縁膜形成
工程と、前記フッ素化ケイ酸塩ガラス膜上に第１の接着
層を形成する第１の接着層形成工程と、前記第１の接着
層内に金属配線をダマシン法により形成する金属配線形
成工程と、前記第１の接着層上、及び前記金属配線上に
保護絶縁膜としてのシリコン窒化膜を形成する保護絶縁
膜形成工程と、を含むことを特徴とするものである。
【００２１】請求項１４の発明に係る半導体装置の製造
方法は、請求項１３に記載の製造方法において、前記第
１の接着層上、及び前記金属配線上に第２の接着層を形
成する第２の接着層形成工程を更に含み、前記保護絶縁
膜形成工程は、前記第２の接着層上に前記シリコン窒化
膜を形成することを特徴とするものである。
【００２２】請求項１５の発明に係る半導体装置の製造
方法は、半導体基板上にメタル層間絶縁膜としてのフッ
素化ケイ酸塩ガラス膜を形成するメタル層間絶縁膜形成
工程と、前記フッ素化ケイ酸塩ガラス膜上に接着層を形
成する接着層形成工程と、前記接着層上に第１の保護絶
縁膜としての第１のシリコン窒化膜を形成する第１の保
護絶縁膜形成工程と、前記接着層及び前記第１のシリコ
ン窒化膜内に金属配線をダマシン法により形成する金属
配線形成工程と、前記第１のシリコン窒化膜上、及び前
記金属配線上に第２の保護絶縁膜としての第２のシリコ
ン窒化膜を形成する第２の保護絶縁膜形成工程と、を含
むことを特徴とするものである。
【００２３】請求項１６の発明に係る半導体装置の製造
方法は、半導体基板上に第１のメタル層間絶縁膜として
の第１のフッ素化ケイ酸塩ガラス膜を形成する第１のメ
タル層間絶縁膜形成工程と、前記第１のフッ素化ケイ酸
塩ガラス膜上に第１の金属配線を形成する第１の金属配
線形成工程と、前記第１のフッ素化ケイ酸塩ガラス膜
上、及び前記第１の金属配線上に第２のメタル層間絶縁
膜としての第２のフッ素化ケイ酸塩ガラス膜を形成する
第２のメタル層間絶縁膜形成工程と、前記第２のフッ素
化ケイ酸塩ガラス膜上に第２の金属配線を形成する第２
の金属配線形成工程と、前記半導体基板の外周から所定
距離内に形成された前記第２のフッ素化ケイ酸塩ガラス
膜を除去する除去工程と、前記除去工程後に露出した前
記第２のフッ素化ケイ酸塩ガラス膜の側面、前記第２の
フッ素化ケイ酸塩ガラス膜上、及び前記第２の金属配線
上に保護絶縁膜としてのシリコン窒化膜を一体的に形成
する保護絶縁膜形成工程と、を含むことを特徴とするも
のである。
【００２４】請求項１７の発明に係る半導体装置の製造
方法は、請求項１６に記載の製造方法において、前記除
去工程は、前記第２のフッ素化ケイ酸塩ガラス膜の前記
所定部分を除去するとともに、前記半導体基板の外周か
ら所定距離内に形成された前記第１のフッ素化ケイ酸塩
ガラス膜を更に除去することにより、前記所定距離内に
おいて前記半導体基板の表面を露出させ、前記保護絶縁
膜形成工程は、前記第１及び第２のフッ素化ケイ酸塩ガ
ラス膜周辺の半導体基板上、前記第１のフッ素化ケイ酸
塩ガラス膜と前記第２のフッ素化ケイ酸塩ガラス膜の各
側面、前記第２のフッ素化ケイ酸塩ガラス膜上、及び前
記第２の金属配線上に、前記シリコン窒化膜を一体的に
形成することを特徴とするものである。
【００２５】請求項１８の発明に係る半導体装置の製造
方法は、請求項１６または１７に記載の製造方法におい
て、前記除去工程後に、前記第２のフッ素化ケイ酸塩ガ
ラス膜上、及び前記第２の金属配線上に接着層を形成す
る接着層形成工程を更に含み、前記保護絶縁膜形成工程
は、前記接着層上に前記シリコン窒化膜を形成すること
を特徴とするものである。
【００２６】請求項１９の発明に係る半導体装置の製造
方法は、半導体基板上に第１のメタル層間絶縁膜として
の第１のフッ素化ケイ酸塩ガラス膜を形成する第１のメ
タル層間絶縁膜形成工程と、前記第１のフッ素化ケイ酸
塩ガラス膜上に第１の金属配線を形成する第１の金属配
線形成工程と、前記第１のフッ素化ケイ酸塩ガラス膜
上、及び前記第１の金属配線上に、第２の層間絶縁膜と
しての第２のフッ素化ケイ酸塩ガラス膜を形成する第２
の層間絶縁膜形成工程と、前記第２のフッ素化ケイ酸塩
ガラス膜上において、前記半導体基板のチップ領域に第
２の金属配線を形成するとともに、前記半導体基板の外
周から所定距離内の非チップ領域全面に金属膜を形成す
る第２の金属配線形成工程と、前記金属膜上、前記第２
のフッ素化ケイ酸塩ガラス膜上、及び前記第２の金属配
線上に、保護絶縁膜としてのシリコン窒化膜を形成する
保護絶縁膜形成工程と、を含むことを特徴とするもので
ある。
【００２７】請求項２０の発明に係る半導体装置の製造
方法は、請求項１９に記載の製造方法において、前記第
２の金属配線形成工程後に、前記第２のフッ素化ケイ酸
塩ガラス膜上、前記金属膜上、及び前記第２の金属配線
上に、接着層を形成する接着層形成工程を更に含み、前
記保護絶縁膜形成工程は、前記接着層上に前記シリコン
窒化膜を形成することを特徴とするものである。
【００２８】請求項２１の発明に係る半導体装置の製造
方法は、請求項１１から１５、１８、２０の何れかに記
載の製造方法において、前記接着層形成工程の前に、前
記半導体基板表面に露出しているフッ素ケイ酸塩ガラス
膜表面、及び金属配線表面に所定の界面処理を施す第１
の界面処理工程を更に含むことを特徴とするものであ
る。
【００２９】請求項２２の発明に係る半導体装置の製造
方法は、請求項１１から１５、１８、２０、２１の何れ
かに記載の製造方法において、前記接着層形成工程で形
成された前記接着層の表面に所定の界面処理を施す第２
の界面処理工程を更に含むことを特徴とするものであ
る。
【００３０】請求項２３の発明に係る半導体装置の製造
方法は、請求項２１または２２に記載の製造方法におい
て、前記界面処理は、Ｏ2，Ａｒ，Ｎ2，ＮＨ3プラズマ
の何れかを用いたプラズマ処理、フッ酸処理、ＵＶ照射
による処理、或いはオゾン処理であることを特徴とする
ものである。
【００３１】請求項２４の発明に係る半導体装置の製造
方法は、請求項１１から１５、１８、２０から２３の何
れかに記載の製造方法において、前記接着層形成工程
は、プラズマＣＶＤ法により、前記接着層としてのＰ−
ＳｉＯ膜またはＰ−ＳｉＯＮ膜を形成することを特徴と
するものである。
【００３２】請求項２５の発明に係る半導体装置の製造
方法は、請求項１１から１５、１８、２０から２３の何
れかに記載の製造方法において、前記接着層形成工程
は、プラズマ加速ＣＶＤ法により、前記接着層としての
ＰＥ−ＳｉＯ膜を形成することを特徴とするものであ
る。
【００３３】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図中、同一または相当する
部分には同一の符号を付してその説明を簡略化ないし省
略することがある。
【００３４】実施の形態１．図１は、本発明の実施の形
態１による半導体装置、及び半導体装置の製造方法を説
明するための断面図である。
【００３５】先ず、半導体装置の構造について説明す
る。図１において、２１は第１の金属配線、２２は第２
の金属配線、３はメタル層間絶縁膜としてのフッ素化ケ
イ酸塩ガラス膜（以下、ＦＳＧと称する）、４は接着層
（後述）、５は保護絶縁膜としてのシリコン窒化膜（Ｐ
−ＳｉＮ膜）を示している。同図に示すように、本実施
の形態１による半導体装置は、半導体基板（図示省略）
上に、第１の金属配線２１と第２の金属配線２２とによ
って構成される多層の金属配線が形成され、その金属配
線層間にＦＳＧ３が形成されている。そして、第２の金
属配線２２上、及び最上層のＦＳＧ３上に接着層４が形
成され、この接着層４上にシリコン窒化膜５が形成され
ている。すなわち、最上層のＦＳＧ３とシリコン窒化膜
５との間に、接着層４が形成されている。ここで、上記
接着層４は、その膜中にフッ素物質を拡散する性質を有
する。なお、接着層４は、上記最上層のＦＳＧ３上にの
み形成されればよく、必ずしも上記第２の金属配線２２
上に形成される必要はない。
【００３６】次に、上記接着層４について説明する。接
着層４としては次の（１）〜（３）に示す薄膜が用いら
れる。 （１）接着層４の第１の具体例は、後述する平行平板型
プラズマＣＶＤ法により形成されるＰ−ＳｉＯ膜または
Ｐ−ＳｉＯＮ膜である。ここで、上記Ｐ−ＳｉＯ膜また
はＰ−ＳｉＯＮ膜の膜厚は、１０〜１０００ｎｍであ
り、典型的には１００〜３００ｎｍである。なお、上記
Ｐ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜を、上記平行平板型
プラズマＣＶＤ法ではなく、ＨＤＰ(High Density Plas
ma：高密度プラズマ)ＣＶＤ法により形成してもよい。 （２）接着層４の第２の具体例は、後述するプラズマ加
速ＣＶＤ法により形成されるＰＥ−ＳｉＯ膜である。こ
こで、上記ＰＥ−ＳｉＯ膜の膜厚は、５０〜２０００ｎ
ｍであり、典型的には１００〜３００である。 （３）接着層４の第３の具体例は、上記プラズマ加速Ｃ
ＶＤ法以外のＣＶＤ法（減圧ＣＶＤ、常圧ＣＶＤ等）に
より形成されるＳｉＯ膜或いはＳｉＯＮ膜である。
【００３７】以上のように、本実施の形態１による半導
体装置は、最上層のメタル層間絶縁膜としてのＦＳＧ３
と、保護絶縁膜としてのシリコン窒化膜５との間に、例
えばＰ−ＳｉＯ膜やＰ−ＳｉＯＮ膜からなる接着層４が
形成された。上記接着層４は、ＦＳＧ３から放出される
フッ素物質を膜中に拡散させるため、ＦＳＧ３とシリコ
ン窒化膜５との接触界面におけるフッ素物質の集中が抑
制される。従って、シリコン窒化膜５の膨れや剥離を防
止することができ、ＦＳＧ３とシリコン窒化膜５との密
着性を向上させることができる。これにより、半導体装
置の信頼性が向上する。
【００３８】また、接着層４としてＰＥ−ＳｉＯ膜を用
いることによって、上記効果に加えて、優れた段差被覆
性が得られる。従って、この接着層（ＰＥ−ＳｉＯ膜）
４上に形成されるシリコン窒化膜５の段差被覆性が向上
する。これにより、耐湿性の高い半導体装置を提供でき
るため、半導体装置の信頼性が更に向上する。
【００３９】また、最上層のＦＳＧ３上面、及び接着層
４上面のうち、少なくとも一方の面を、その表面に界面
処理（後述）が施された界面処理面とすることにより、
最上層のＦＳＧ３とシリコン窒化膜５との密着性が更に
向上する。
【００４０】次に、半導体装置の製造方法について説明
する。先ず、図１に示すように、半導体基板（図示省
略）上に、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、
或いはその合金等からなる第１の金属配線２１を形成す
る。次に、上記第１の金属配線２１上に、例えばＦＳＧ
からなるメタル層間絶縁膜３を形成する。そして、上記
ＦＳＧ３上に、例えばアルミニウム（Ａｌ）、銅（Ｃ
ｕ）、或いはその合金等からなる第２の金属配線２２を
形成する。次に、上記ＦＳＧ３上、及び上記第２の金属
配線２２上に、例えばＰ−ＳｉＯ膜、Ｐ−ＳｉＯＮ膜、
或いはＰＥ−ＳｉＯ膜からなる接着層４を形成する（後
述）。最後に、上記接着層４上に、例えばシリコン窒化
膜からなる保護絶縁膜５をＣＶＤ法により形成する。
【００４１】次に、上記接着層４の形成方法について説
明する。上記接着層４は、下記［成膜条件１］を用いた
平行平板型プラズマＣＶＤ法により形成されたＰ−Ｓｉ
ＯＮ膜或いはＰ−ＳｉＯ膜、または下記［成膜条件２］
を用いたプラズマ加速ＣＶＤ法により形成されるＰＥ−
ＳｉＯ膜である。なお、上記平行平板型プラズマＣＶＤ
法ではなく、ＨＤＰ(High Density Plasma：高密度プラ
ズマ)ＣＶＤ法により上記接着層４を形成してもよい。
また、その他のＣＶＤ法（常圧ＣＶＤ、減圧ＣＶＤ等）
により、例えばＳｉＯＮ膜やＳｉＯ膜からなる接着層４
を形成してもよい。 ［成膜条件１］ Gas：ＳｉＨ4＋Ｎ2Ｏ＋（Ｎ2），或いはＳｉＨ4＋Ｏ
2（各ガスの流量は数百ｓｃｃｍ程度） Pressure：１〜３Ｔｏｒｒ RF Power：数百Ｗ（例えば、RF(13.56MHz):250W , LF(3
50〜450kHz):250W） Temperature(成膜温度)：４００℃以下 ［成膜条件２］ Gas：ＴＥＯＳ＋Ｏ２ Pressure：１〜３Ｔｏｒｒ RF Power：数百Ｗ（例えば、RF(13.56MHz):300W , LF(3
50〜450kHz):300W） Temperature(成膜温度)：４００℃以下
【００４２】以上説明したように、本実施の形態１によ
る半導体装置の製造方法では、第１の金属配線２１上に
ＦＳＧ３を形成し、このＦＳＧ３上に第２の金属配線２
２を形成する。その後、上記ＦＳＧ３上、及び上記第２
の金属配線２２上に接着層４を形成し、この接着層４上
にシリコン窒化膜５を形成する。
【００４３】この製造方法によれば、ＦＳＧ３とシリコ
ン窒化膜５との間に接着層４を形成する。これにより、
ＦＳＧ３から放出されるフッ素物質を、接着層４が膜中
に拡散するため、ＦＳＧ３とシリコン窒化膜５との界面
におけるフッ素物質の集中を抑制できる。従って、シリ
コン窒化膜５の膨れや剥離を防止でき、ＦＳＧ３とシリ
コン窒化膜５との密着性が向上する。これにより、半導
体装置の信頼性が向上する。
【００４４】また、接着層４を形成する前、及び接着層
４を形成した後の少なくとも何れか一方において、例え
ば下記［界面処理条件］でのプラズマ処理によって、個
々の膜の表面の界面処理を行うことにより、ＦＳＧ３と
シリコン窒化膜５との密着性が更に向上する。なお、上
記プラズマ処理に用いられるガスは、下記Ｏ2に限ら
ず、Ａｒ，Ｎ2，ＮＨ3であってもよく、これらの混合ガ
スであってもよい。 ［界面処理条件］ Gas：Ｏ2（９５０ｓｃｃｍ） Pressure：１Ｔｏｒｒ Temperature：２００℃ Microwave Power：１４００Ｗ Time：３０ｓｅｃ
【００４５】また、上記プラズマ処理の代わりに、フッ
酸処理（後述）、ＵＶ照射による処理、或いはオゾン処
理によって界面処理を行っても、上記プラズマ処理と同
様の効果が得られる。すなわち、ＦＳＧ３とシリコン窒
化膜５との密着性が向上する。ここで、上記フッ酸処理
とは、ドラフトに設置された薬液槽の薬液中にウェハを
浸し、そのウェハ表面を僅かに（例えば、数十Å〜数百
Å程度）ウェットエッチングする界面処理である。上記
薬液には希フッ酸が用いられ、その代表例としては１：
１００の希フッ酸が挙げられる。また、処理時間は１〜
６０秒であり、典型的な処理時間は数秒である。
【００４６】実施の形態２．図２は、本発明の実施の形
態２による半導体装置、及び半導体装置の製造方法を説
明するための断面図である。すなわち、図２は、ダマシ
ン法により形成された最上層の金属配線を有する半導体
装置、及びダマシン法により最上層の金属配線を形成す
る工程を含む半導体装置の製造方法を説明するための断
面図である。また、本実施の形態２において、実施の形
態１による半導体装置と同一または相当する部分には同
一の符号を付して、その説明を簡略化ないし省略するこ
とがある。また、接着層形成方法及び界面処理方法につ
いての説明も省略する。
【００４７】図２（ａ）において、２は半導体基板（図
示省略）上に形成される多層の金属配線のうち最上層の
金属配線、３は最上層のメタル層間絶縁膜としてのＦＳ
Ｇ（フッ素化ケイ酸塩ガラス膜）、４は接着層、５は保
護絶縁膜としてのシリコン窒化膜を示している。図２
（ａ）に示すように、最上層のＦＳＧ３と、このＦＳＧ
３上に形成されたシリコン窒化膜５との間に、接着層４
が形成されている。ここで、図中では、接着層４は、上
記ＦＳＧ３上、及び上記金属配線２上に形成されている
が、少なくともＦＳＧ３上に形成されればよい。
【００４８】図２（ｂ）において、２は金属配線、３は
ＦＳＧ、４は接着層、５はシリコン窒化膜を示してい
る。図２（ｂ）に示すように、ＦＳＧ３と、このＦＳＧ
３上に形成されたシリコン窒化膜５との間に、接着層４
が形成されている。
【００４９】図２（ｃ）において、２は金属配線、３は
ＦＳＧ、４１は第１の接着層、４２は第２の接着層、５
はシリコン窒化膜を示している。図２（ｃ）に示すよう
に、ＦＳＧ３と、このＦＳＧ３上の金属配線２上に形成
されたシリコン窒化膜５との間に、２層の接着層４１，
４２が形成されている。
【００５０】図２（ｄ）において、２は金属配線、３は
ＦＳＧ、４は接着層、５１は第１のシリコン窒化膜、５
２は第２のシリコン窒化膜を示している。図２（ｄ）に
示すように、ＦＳＧ３と、第１のシリコン窒化膜５１及
び第２のシリコン窒化膜５２からなるシリコン窒化膜５
との間に、接着層４が形成されている。
【００５１】以上説明したように、本実施の形態２によ
る半導体装置は、最上層のメタル層間絶縁膜としてのＦ
ＳＧ３と、保護絶縁膜としてのシリコン窒化膜５との間
に、接着層４が形成されている。ここで、接着層４は、
実施の形態１で記載したように、ＦＳＧ３から放出され
るフッ素物質を膜中に拡散させるため、ＦＳＧ３とシリ
コン窒化膜５との接触界面におけるフッ素物質の集中が
抑制される。従って、シリコン窒化膜５の膨れや剥離を
防止することができ、ＦＳＧ３とシリコン窒化膜５との
密着性を向上させることができる。これにより、半導体
装置の信頼性が向上する。
【００５２】また、ＦＳＧ３の上面、及び接着層４の上
面のうち、少なくとも一方の面を、その表面に界面処理
（実施の形態１を参照）が施された界面処理面とするこ
とにより、最上層のＦＳＧ３とシリコン窒化膜５との密
着性が更に向上する。従って、半導体装置の信頼性が向
上する。
【００５３】次に、半導体装置の製造方法について説明
する。先ず、図２（ａ）を参照して第１の製造方法につ
いて説明する。同図に示すように、半導体基板（図示省
略）上に、最上層のメタル層間絶縁膜としてのＦＳＧ３
を形成した後、上記ＦＳＧ３内に金属配線２をダマシン
法により形成する。そして、上記ＦＳＧ３上、及び上記
金属配線２上に接着層４を形成した後、この接着層４上
に保護絶縁膜としてのシリコン窒化膜５を形成する。な
お、接着層４は、少なくともＦＳＧ３上に形成すればよ
く、上記金属配線２上に形成しなくてもよい。
【００５４】次に、図２（ｂ）を参照して第２の製造方
法について説明する。同図に示すように、半導体基板上
に最上層のメタル層間絶縁膜としてのＦＳＧ３を形成し
た後、このＦＳＧ３上に接着層４を形成する。そして、
上記接着層４内に金属配線２をダマシン法により形成し
た後、この金属配線２上及び上記接着層４上に保護絶縁
膜としてのシリコン窒化膜５を形成する。
【００５５】次に、図２（ｃ）を参照して第３の製造方
法について説明する。同図に示すように、半導体基板上
に最上層のメタル層間絶縁膜としてのＦＳＧ３を形成し
た後、このＦＳＧ３上に第１の接着層４１を形成する。
そして、上記第１の接着層４１内に、最上層の金属配線
２を形成した後、この金属配線２上及び上記第１の接着
層４１上に、第２の接着層４２を形成する。最後に、上
記接着層４２上に、保護絶縁膜としてのシリコン窒化膜
５を形成する。
【００５６】次に、図２（ｄ）を参照して第４の製造方
法について説明する。同図に示すように、半導体基板上
に最上層のメタル層間絶縁膜としてのＦＳＧ３を形成し
た後、このＦＳＧ３上に接着層４１を形成する。そし
て、上記第１の接着層４１上に第１の保護絶縁膜として
の第１のシリコン窒化膜５１を形成した後、この第１の
シリコン窒化膜５１及び上記接着層４内に、最上層の金
属配線２をダマシン法により形成する。最後に、上記第
１のシリコン窒化膜５１上、及び上記金属配線２上に第
２の保護絶縁膜としての第２のシリコン窒化膜５２を形
成する。
【００５７】以上説明したように、本実施の形態２によ
る半導体装置の製造方法では、最上層の金属配線２をダ
マシン法により形成する工程を含む製造方法において、
最上層のＦＳＧ３と、シリコン窒化膜５との間に、接着
層４を形成した。これにより、ＦＳＧ３から放出される
フッ素物質を接着層４の膜中に拡散することができるた
め、ＦＳＧ３とシリコン窒化膜５との界面におけるフッ
素物質の集中を抑制できる。従って、シリコン窒化膜５
の膨れや剥離を防止できるため、ＦＳＧ３とシリコン窒
化膜５との密着性が向上する。これにより、半導体装置
の信頼性が向上する。
【００５８】さらに、接着層４を形成する前、及び接着
層４を形成した後の少なくとも何れか一方において、個
々の膜の表面の界面処理（実施の形態１参照）を行うこ
とにより、ＦＳＧ３とシリコン窒化膜５との密着性が更
に向上する。従って、半導体装置の信頼性も更に向上す
る。
【００５９】実施の形態３．図３は、本発明の実施の形
態３による半導体装置、及び半導体装置の製造方法を説
明するための断面図である。なお、以下、図３（ｂ），
（ｃ）を参照して半導体装置を説明し、図３（ａ）〜
（ｃ）を参照して半導体装置の製造方法について説明す
る。また、本実施の形態３において、実施の形態１によ
る半導体装置と同一または相当する部分には同一の符号
を付して、その説明を簡略化ないし省略することがあ
る。また、接着層形成方法及び界面処理方法についての
説明も省略する。
【００６０】先ず、半導体装置について説明する。図３
（ｂ）において、１は半導体基板、２１は第１の金属配
線、２２は第２の金属配線、３１は第１のメタル層間絶
縁膜としての第１のＦＳＧ、３２は第２のメタル層間絶
縁膜としての第２のＦＳＧ、５は保護絶縁膜としてのシ
リコン窒化膜を示している。図３（ｂ）に示すように、
半導体基板１上に、第１の金属配線２１と第２の金属配
線２２とからなる多層の金属配線が形成され、その金属
配線間にＦＳＧ３１，３２が形成されている。そして、
シリコン窒化膜５が、最上層の上記第２のＦＳＧ３２の
上面、及び上記第２の金属配線２２上だけでなく、その
ＦＳＧ３２側面にも一体的に形成されている。
【００６１】図３（ｃ）に示す半導体装置は、上記図３
（ｂ）に示した半導体装置と類似した構造を有する。そ
の相違点は、シリコン窒化膜５が第１のＦＳＧ３１の側
面と、このＦＳＧ３１周辺の半導体基板１上にも更に形
成されている点である。すなわち、保護絶縁膜としての
シリコン窒化膜５が、各ＦＳＧ３１，３２周辺の半導体
基板１上、各ＦＳＧ３１，３２側面、ＦＳＧ３２上面、
及び第２の金属配線２２上に、一体的に形成されてい
る。ここで、シリコン窒化膜５と半導体基板１との密着
性の方が、シリコン窒化膜５とＦＳＧ３２との密着性よ
りも高い。
【００６２】以上説明したように、本実施の形態３によ
る半導体装置は、保護絶縁膜としてのシリコン窒化膜５
が、最上層の第２のＦＳＧ３２上、及び第２の金属配線
２２上だけでなく、そのＦＳＧ３２側面にも一体的に形
成されている。従って、半導体基板１の外周近傍におい
て、シリコン窒化膜５の剥離を低減できるため、半導体
装置の信頼性が向上する。
【００６３】さらに、上記シリコン窒化膜５が、第１の
ＦＳＧ３１側面、及びＦＳＧ３１，３２周辺の半導体基
板１上にも形成されることにより、半導体基板１の外周
近傍におけるシリコン窒化膜５の剥離を更に低減でき
る。従って、半導体装置の信頼性が更に向上する。
【００６４】また、最上層のＦＳＧ３２と、シリコン窒
化膜５との間に、接着層（実施の形態１の接着層４参
照）を形成すると、ＦＳＧ３２から放出されるフッ素物
質が、接着層の膜中に拡散される。従って、ＦＳＧ３２
とシリコン窒化膜５の界面におけるフッ素物質の集中を
低減でき、シリコン窒化膜５の膨れや剥離を防止でき
る。これにより、半導体装置の信頼性が更に向上する。
【００６５】また、ＦＳＧ３２の上面、及び上記接着層
の上面のうち、少なくとも一方の面を、その表面に界面
処理（実施の形態１を参照）が施された界面処理面とす
ることにより、最上層のＦＳＧ３２とシリコン窒化膜５
との密着性が更に向上する。
【００６６】次に、半導体装置の製造方法について説明
する。先ず、図３（ａ）に示すように、半導体基板１上
に第１のメタル層間絶縁膜としての第１のＦＳＧ３１を
形成した後、この第１のＦＳＧ３１上に第１の金属配線
２１を形成する。そして、上記ＦＳＧ３１上、及び上記
第１の金属配線２１上に第２のメタル層間絶縁膜として
の第２のＦＳＧ３２を形成した後、この第２のＦＳＧ３
２上に第２の金属配線２２を形成する。
【００６７】次に、図３（ｂ）に示すように、半導体基
板１の外周から所定距離１０内に形成された部分の第２
のＦＳＧ３２を除去する。すなわち、半導体基板１の外
周近傍において、第２のＦＳＧ３２の側部を除去する。
そして、上記第２のＦＳＧ３２の側面、上記第２のＦＳ
Ｇ３２上、及び上記第２の金属配線２２上に、保護絶縁
膜としてのシリコン窒化膜５を一体的に形成する。
【００６８】また、上述したように半導体基板１の外周
から所定距離１０内に形成された部分の第２のＦＳＧ３
２を除去した後、図３（ｃ）に示すように、上記所定距
離１０内に形成された第１のＦＳＧ３１を更に除去して
もよい。その後、上記第１のＦＳＧ３１の除去により露
出した半導体基板１上、各ＦＳＧ３１，３２の側面、上
記第２のＦＳＧ３２上、及び上記第２の金属配線２２上
に、保護絶縁膜としてのシリコン窒化膜５を一体的に形
成する。
【００６９】以上説明したように、本実施の形態３によ
る半導体装置の製造方法は、第２のＦＳＧ３２の側面を
除去し、この除去により露出した第２のＦＳＧ３２の側
面、第２のＦＳＧ３２上、及び第２の金属配線２２上
に、保護絶縁膜としてのシリコン窒化膜５を一体的に形
成する。これにより、半導体基板１の外周近傍におい
て、シリコン窒化膜５の剥離を防止できるため、半導体
装置の信頼性が向上する。
【００７０】さらに、上記ＦＳＧ３２の側面だけでな
く、第１のＦＳＧ３１の側面を除去して半導体基板１表
面を露出させ、露出した半導体基板１上、各ＦＳＧ３
１，３２の側面、第２のＦＳＧ３２上、及び第２の金属
配線２２上に、シリコン窒化膜５を一体的に形成するこ
とにより、半導体基板１の外周近傍におけるシリコン窒
化膜５の密着性が更に向上する。従って、半導体基板１
の外周近傍において、シリコン窒化膜５の剥離防止性が
更に向上し、半導体装置の信頼性も更に向上する。
【００７１】また、上記第２のＦＳＧ３２上に接着層を
形成し、この接着層上にシリコン窒化膜５を形成しても
よい。この場合、接着層が第２のＦＳＧ３２から放出さ
れるフッ素物質を膜中に拡散するため、第２のＦＳＧ３
２と、シリコン窒化膜５との界面にフッ素物質が集中し
ない。従って、第２のＦＳＧ３２と、シリコン窒化膜５
との密着性が更に向上し、半導体装置の信頼性が向上す
る。
【００７２】さらに、上記接着層を形成する前、及び接
着層を形成した後の少なくとも何れか一方において、個
々の膜の表面の界面処理（実施の形態１参照）を行うこ
とにより、最上層のＦＳＧ３２とシリコン窒化膜５との
密着性が更に向上する。
【００７３】実施の形態４．図４は、本発明の実施の形
態４による半導体装置及び半導体装置の製造方法を説明
するための図である。詳細には、図４（ａ）は、半導体
装置の上面図であり、図４（ｂ）は、図４（ａ）におけ
るＡＡ’断面図である。また、本実施の形態４におい
て、実施の形態１による半導体装置と同一または相当す
る部分には同一の符号を付して、その説明を簡略化ない
し省略することがある。また、接着層形成方法及び界面
処理方法についての説明も省略する。
【００７４】先ず、半導体装置の構造について説明す
る。図４（ａ）において、１は半導体基板、１１は半導
体基板におけるチップ領域、１２は非チップ領域を示
す。ここで、非チップ領域１２は、半導体基板１の外周
近傍の領域で、ダイシングにより半導体装置（チップ）
が製造できない領域を示す。
【００７５】また、図４（ｂ）において、１は半導体基
板、２１は第１の金属配線、２２は第２の金属配線、２
１０は第１の金属膜、２２０は第２の金属膜、３１は第
１のメタル層間絶縁膜としての第１のＦＳＧ、３２は第
２のメタル層間絶縁膜としての第２のＦＳＧ、５は保護
絶縁膜としてのシリコン窒化膜を示している。図４
（ｂ）に示すように、半導体基板１上のチップ領域１１
に多層の金属配線２１，２２が形成されている。そし
て、各金属配線２１，２２と同一平面上で、且つ上記半
導体基板１の外周近傍の非チップ領域１２全面に、金属
膜２１０，２２０がそれぞれ形成されている。また、金
属配線間には、ＦＳＧ３１，３２がそれぞれ形成されて
いる。ここで、金属膜２２０の方が、ＦＳＧ３２よりも
シリコン窒化膜５に対しての密着性が優れている。そし
て、最上層の金属膜２２０上、最上層の金属配線２２
上、及び最上層のＦＳＧ３２上にシリコン窒化膜５が形
成される。
【００７６】以上説明したように、本実施の形態４によ
る半導体装置は、最上層の金属配線２２と同一平面上
で、且つ非チップ領域１２全面に形成された金属膜２２
０を有する。従って、半導体基板１の非チップ領域１２
において、シリコン窒化膜５と金属膜２２０との密着性
が向上する。これにより、半導体基板１の外周近傍にお
けるシリコン窒化膜５の剥離を防止でき、半導体装置の
信頼性が向上する。
【００７７】また、最上層のＦＳＧ３２と、シリコン窒
化膜５との間に、接着層（実施の形態１の接着層４参
照）を形成すると、ＦＳＧ３２から放出されるフッ素物
質が、接着層の膜中に拡散される。従って、ＦＳＧ３２
とシリコン窒化膜５の界面におけるフッ素物質の集中を
低減でき、シリコン窒化膜５の膨れや剥離を防止でき
る。これにより、半導体装置の信頼性が更に向上する。
【００７８】また、ＦＳＧ３２の上面、及び上記接着層
の上面のうち、少なくとも一方の面を、その表面に界面
処理（実施の形態１を参照）が施された界面処理面とす
ることにより、最上層のＦＳＧ３２とシリコン窒化膜５
との密着性が更に向上する。
【００７９】次に、半導体装置の製造方法について説明
する。先ず、図４に示すように、半導体基板１上に第１
のＦＳＧ３１を形成した後、この第１のＦＳＧ３１上の
チップ領域１１に第１の金属配線２１を形成するととも
に、第１の金属配線２１と同一平面上で且つ非チップ領
域１２全面に第１の金属膜２１０を形成する。次に、上
記第１の金属配線２１上に第２のＦＳＧ３２を形成した
後、この第２のＦＳＧ３２上に上のチップ領域１１に第
２の金属配線２１を形成するとともに、第２の金属配線
２２と同一平面上で且つ非チップ領域１２全面に第２の
金属膜２２０を形成する。そして、第２のＦＳＧ３２
上、第２の金属膜２２０上、及び第２の金属配線２２上
に、シリコン窒化膜５を形成する。
【００８０】以上説明したように、本実施の形態４によ
る半導体装置の製造方法は、第２のＦＳＧ３２を形成し
た後、このＦＳＧ３２上のチップ領域１１に最上層の金
属配線である第２の金属配線２２を形成するとともに、
非チップ領域１２全面に第２の金属膜２２０を形成す
る。そして、上記第２のＦＳＧ３２上、上記第２の金属
膜２２０上、及び上記第２の金属配線２２上に、シリコ
ン窒化膜５を形成する。
【００８１】ここで、半導体基板１の非チップ領域１２
全面に形成された上記金属膜２２０とシリコン窒化膜５
との密着性は、上記ＦＳＧ３２とシリコン窒化膜５との
密着性より高い。従って、半導体基板１の外周近傍にお
けるシリコン窒化膜５の剥離を防止でき、半導体装置の
信頼性が向上する。
【００８２】また、第２の金属配線２２を形成した後
に、上記第２のＦＳＧ３２上に接着層を形成し、この接
着層上にシリコン窒化膜５を形成してもよい。この場
合、接着層が第２のＦＳＧ３２から放出されるフッ素物
質を膜中に拡散するため、第２のＦＳＧ３２と、シリコ
ン窒化膜５との界面にフッ素物質が集中しない。従っ
て、第２のＦＳＧ３２と、シリコン窒化膜５との接着性
が向上し、半導体装置の信頼性が向上する。
【００８３】さらに、接着層を形成する前、及び接着層
を形成した後の少なくとも何れか一方において、個々の
膜の表面の界面処理（実施の形態１参照）を行うことに
より、ＦＳＧ３２とシリコン窒化膜５との密着性が更に
向上する。
【００８４】なお、本実施の形態４において、多層の金
属膜２１０，２２０を形成しているが、最上層の金属配
線２２と同一平面上に金属膜２２０のみを形成すればよ
く、下層の金属配線２１と同一平面上の金属膜２１０は
形成しなくてもよい。
【００８５】
【発明の効果】請求項１の発明によれば、フッ素化ケイ
酸塩ガラス膜と、シリコン窒化膜との間に形成された接
着層によって、フッ素化ケイ酸塩ガラス膜とシリコン窒
化膜との密着性が向上する。従って、シリコン窒化膜の
膨れや剥離を防止でき、半導体装置の信頼性が向上す
る。
【００８６】請求項２の発明によれば、シリコン窒化膜
が、フッ素化ケイ酸塩ガラス膜の側面にも形成されるた
め、フッ素化ケイ酸塩ガラス膜の端部付近におけるシリ
コン窒化膜の剥離を防止できる。
【００８７】請求項３の発明によれば、半導体基板の外
周近傍において、シリコン窒化膜の剥離を防止できる。
【００８８】請求項４の発明によれば、半導体基板の外
周近傍において、シリコン窒化膜と金属膜との密着性が
高いため、シリコン窒化膜の剥離を防止できる。
【００８９】請求項５の発明によれば、接着層を更に備
えることにより、フッ素化ケイ酸塩ガラス膜と、シリコ
ン窒化膜との密着性が更に向上する。
【００９０】請求項６の発明によれば、各接触面を界面
処理面にすることにより、密着性が更に向上する。
【００９１】請求項７または８の発明によれば、フッ素
化ケイ酸塩ガラス膜と、シリコン窒化膜との間に形成さ
れたＰ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜によって、フッ
素化ケイ酸塩ガラス膜とシリコン窒化膜との密着性が向
上する。
【００９２】請求項９または１０の発明によれば、ＰＥ
−ＳｉＯ膜を接着層とすることにより、シリコン窒化膜
の段差被覆性が向上するため、フッ素化ケイ酸塩ガラス
膜とシリコン窒化膜との密着性が更に向上する。
【００９３】請求項１１の発明によれば、フッ素化ケイ
酸塩ガラス膜とシリコン窒化膜との間に接着層を形成す
ることにより、シリコン窒化膜の膨れや剥離を防止でき
る。
【００９４】請求項１２または１３の発明によれば、最
上層の金属配線をダマシン法により形成する場合に、フ
ッ素化ケイ酸塩ガラス膜とシリコン窒化膜との間に接着
層を形成することにより、シリコン窒化膜の膨れや剥離
を防止できる。
【００９５】請求項１４の発明によれば、最上層の金属
配線をダマシン法により形成する場合に、フッ素化ケイ
酸塩ガラス膜とシリコン窒化膜との間に、２つの接着層
を積層して形成しても、シリコン窒化膜の膨れや剥離を
防止できる。
【００９６】請求項１５の発明によれば、最上層の金属
配線をダマシン法により形成する場合に、接着層上に２
つのシリコン窒化膜を積層して形成しても、シリコン窒
化膜の膨れや剥離を防止できる。
【００９７】請求項１６の発明によれば、シリコン窒化
膜を、第２のフッ素化ケイ酸塩ガラス膜上及び第２の金
属配線上だけでなく、第２のフッ素化ケイ酸塩ガラス膜
側面に形成することによって、第２のフッ素化ケイ酸塩
ガラス膜の端部付近におけるシリコン窒化膜の剥離を防
止できる。
【００９８】請求項１７の発明によれば、シリコン窒化
膜を、各フッ素化ケイ酸塩ガラス膜周辺の半導体基板
上、各フッ素化ケイ酸塩ガラス膜側面、第２のフッ素化
ケイ酸塩ガラス膜上、及び第２の金属配線上に形成する
ことにより、半導体基板の外周近傍におけるシリコン窒
化膜の剥離を防止できる。
【００９９】請求項１８または２０の発明によれば、接
着層を更に形成することにより、第２のフッ素化ケイ酸
塩ガラス膜とシリコン窒化膜との密着性が向上する。
【０１００】請求項１９の発明によれば、非チップ領域
に形成された金属膜とシリコン窒化膜との密着性が高い
ため、半導体基板の外周近傍におけるシリコン窒化膜の
剥離を防止できる。
【０１０１】請求項２１から２３の何れかの発明によれ
ば、界面処理を行うことにより密着性が向上する。
【０１０２】請求項２４の発明によれば、接着層として
のＰ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜の形成方法とし
て、プラズマＣＶＤ法を適用できる。
【０１０３】請求項２５の発明によれば、接着層として
のＰＥ−ＳｉＯ膜の形成方法として、プラズマ加速ＣＶ
Ｄ法を適用できる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体装置、及
び半導体装置の製造方法を説明するための断面図であ
る。
【図２】 本発明の実施の形態２による半導体装置、及
び半導体装置の製造方法を説明するための断面図であ
る。
【図３】 本発明の実施の形態３による半導体装置、及
び半導体装置の製造方法を説明するための断面図であ
る。
【図４】 本発明の実施の形態４による半導体装置、及
び半導体装置の製造方法を説明するための図である。
【図５】 従来の半導体装置を説明するための断面図で
ある。
【符号の説明】
１ 半導体基板、２ 金属配線、３ メタル層間絶縁膜
（ＦＳＧ）、４ 接着層（Ｐ−ＳｉＯ膜、Ｐ−ＳｉＯＮ
膜、ＰＥ−ＳｉＯ膜）、５ 保護絶縁膜（シリコン窒化
膜）、１０ 所定距離、１１ チップ領域、１２ 非チ
ップ領域。２１第１の金属配線、２２ 第２の金属配
線、３１ 第１のメタル層間絶縁膜（第１のＦＳＧ）、
３２ 第２のメタル層間絶縁膜（第２のＦＳＧ）、４１
第１の接着層、４２ 第２の接着層、５１ 第１の保
護絶縁膜（第１のシリコン窒化膜）、５２ 第２の保護
絶縁膜（第２のシリコン窒化膜）、２１０ 第１の金属
膜、２２０ 第２の金属膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 澤田 真人 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F004 AA16 DA00 DA23 DA25 DA26 DB00 EB03 5F033 HH08 HH09 HH11 HH12 KK08 KK09 KK11 KK12 MM01 QQ54 QQ89 RR04 RR06 RR08 RR11 SS11 SS12 SS13 SS15 XX12 5F043 AA37 BB25 GG10 5F058 BA10 BD04 BD07 BD10 BD15 BF07 BF23 BF25 BF29 BF30 BH11 BH12 BJ02

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成される多層の金属配
    線と、 前記金属配線間に形成されるメタル層間絶縁膜としての
    フッ素化ケイ酸塩ガラス膜と、 最上層の前記フッ素化ケイ酸塩ガラス膜の上に形成され
    る保護絶縁膜としてのシリコン窒化膜と、 前記最上層のフッ素化ケイ酸塩ガラス膜と、前記シリコ
    ン窒化膜との間に形成される接着層と、 を備えることを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に形成される多層の金属配
    線と、 前記金属配線間に形成されるメタル層間絶縁膜としての
    フッ素化ケイ酸塩ガラス膜と、 前記フッ素化ケイ酸塩ガラス膜の側面、最上層の前記フ
    ッ素化ケイ酸塩ガラス膜上、及び最上層の前記金属配線
    上に、一体的に形成される保護絶縁膜としてのシリコン
    窒化膜と、 を備えることを特徴とする半導体装置。
  3. 【請求項３】 請求項２に記載の半導体装置において、 前記シリコン窒化膜は、前記フッ素化ケイ酸塩ガラス膜
    周辺の半導体基板上にも形成されることを特徴とする半
    導体装置。
  4. 【請求項４】 半導体基板上に形成される多層の金属配
    線と、 最上層の前記金属配線と同一平面上、且つ前記半導体基
    板の外周近傍の非チップ領域全面に形成される金属膜
    と、 前記金属配線間に形成されるメタル層間絶縁膜としての
    フッ素化ケイ酸塩ガラス膜と、 前記金属膜上、最上層の前記フッ素化ケイ酸塩ガラス膜
    上、及び最上層の前記金属配線上、に形成される保護絶
    縁膜としてのシリコン窒化膜と、 を備えることを特徴とする半導体装置。
  5. 【請求項５】 請求項２から４の何れかに記載の半導体
    装置において、 前記最上層のフッ素化ケイ酸塩ガラス膜と、前記シリコ
    ン窒化膜との間に接着層を更に備えることを特徴とする
    半導体装置。
  6. 【請求項６】 請求項１または５に記載の半導体装置に
    おいて、 前記最上層のフッ素化ケイ酸塩ガラス膜上面と、前記接
    着層上面のうち少なくとも一方の面が、その表面に界面
    処理が施された界面処理面であることを特徴とする半導
    体装置。
  7. 【請求項７】 請求項１、５、６の何れかに記載の半導
    体装置において、 前記接着層が、Ｐ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜であ
    ることを特徴とする半導体装置。
  8. 【請求項８】 請求項７に記載の半導体装置において、 前記接着層の膜厚が、１０〜１０００ｎｍであることを
    特徴とする半導体装置。
  9. 【請求項９】 請求項１、５、６の何れかに記載の半導
    体装置において、 前記接着層が、ＰＥ−ＳｉＯ膜であることを特徴とする
    半導体装置。
  10. 【請求項１０】 請求項９に記載の半導体装置におい
    て、 前記接着層の膜厚が、５０〜２０００ｎｍであることを
    特徴とする半導体装置。
  11. 【請求項１１】 半導体基板上に第１の金属配線を形成
    する第１の金属配線形成工程と、 前記第１の金属配線上にメタル層間絶縁膜としてのフッ
    素化ケイ酸塩ガラス膜を形成するメタル層間絶縁膜形成
    工程と、 前記フッ素化ケイ酸塩ガラス膜上に第２の金属配線を形
    成する第２の金属配線形成工程と、 前記フッ素化ケイ酸塩ガラス膜上、及び前記第２の金属
    配線上に接着層を形成する接着層形成工程と、 前記接着層上に保護絶縁膜としてのシリコン窒化膜を形
    成する保護絶縁膜形成工程と、 を含むことを特徴とする半導体装置の製造方法。
  12. 【請求項１２】 半導体基板上にメタル層間絶縁膜とし
    てのフッ素化ケイ酸塩ガラス膜を形成するメタル層間絶
    縁膜形成工程と、 前記フッ素化ケイ酸塩ガラス膜内に金属配線をダマシン
    法により形成する金属配線形成工程と、 前記フッ素化ケイ酸塩ガラス膜上、及び前記金属配線上
    に接着層を形成する接着層形成工程と、 前記接着層上に保護絶縁膜としてのシリコン窒化膜を形
    成する保護絶縁膜形成工程と、 を含むことを特徴とする半導体装置の製造方法。
  13. 【請求項１３】 半導体基板上にメタル層間絶縁膜とし
    てのフッ素化ケイ酸塩ガラス膜を形成するメタル層間絶
    縁膜形成工程と、 前記フッ素化ケイ酸塩ガラス膜上に第１の接着層を形成
    する第１の接着層形成工程と、 前記第１の接着層内に金属配線をダマシン法により形成
    する金属配線形成工程と、 前記第１の接着層上、及び前記金属配線上に保護絶縁膜
    としてのシリコン窒化膜を形成する保護絶縁膜形成工程
    と、 を含むことを特徴とする半導体装置の製造方法。
  14. 【請求項１４】 請求項１３に記載の製造方法におい
    て、 前記第１の接着層上、及び前記金属配線上に第２の接着
    層を形成する第２の接着層形成工程を更に含み、 前記保護絶縁膜形成工程は、前記第２の接着層上に前記
    シリコン窒化膜を形成することを特徴とする半導体装置
    の製造方法。
  15. 【請求項１５】 半導体基板上にメタル層間絶縁膜とし
    てのフッ素化ケイ酸塩ガラス膜を形成するメタル層間絶
    縁膜形成工程と、 前記フッ素化ケイ酸塩ガラス膜上に接着層を形成する接
    着層形成工程と、 前記接着層上に第１の保護絶縁膜としての第１のシリコ
    ン窒化膜を形成する第１の保護絶縁膜形成工程と、 前記接着層及び前記第１のシリコン窒化膜内に金属配線
    をダマシン法により形成する金属配線形成工程と、 前記第１のシリコン窒化膜上、及び前記金属配線上に第
    ２の保護絶縁膜としての第２のシリコン窒化膜を形成す
    る第２の保護絶縁膜形成工程と、 を含むことを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 半導体基板上に第１のメタル層間絶縁
    膜としての第１のフッ素化ケイ酸塩ガラス膜を形成する
    第１のメタル層間絶縁膜形成工程と、 前記第１のフッ素化ケイ酸塩ガラス膜上に第１の金属配
    線を形成する第１の金属配線形成工程と、 前記第１のフッ素化ケイ酸塩ガラス膜上、及び前記第１
    の金属配線上に第２のメタル層間絶縁膜としての第２の
    フッ素化ケイ酸塩ガラス膜を形成する第２のメタル層間
    絶縁膜形成工程と、 前記第２のフッ素化ケイ酸塩ガラス膜上に第２の金属配
    線を形成する第２の金属配線形成工程と、 前記半導体基板の外周から所定距離内に形成された前記
    第２のフッ素化ケイ酸塩ガラス膜を除去する除去工程
    と、 前記除去工程後に露出した前記第２のフッ素化ケイ酸塩
    ガラス膜の側面、前記第２のフッ素化ケイ酸塩ガラス膜
    上、及び前記第２の金属配線上に保護絶縁膜としてのシ
    リコン窒化膜を一体的に形成する保護絶縁膜形成工程
    と、 を含むことを特徴とする半導体装置の製造方法。
  17. 【請求項１７】 請求項１６に記載の製造方法におい
    て、 前記除去工程は、前記第２のフッ素化ケイ酸塩ガラス膜
    の前記所定部分を除去するとともに、前記半導体基板の
    外周から所定距離内に形成された前記第１のフッ素化ケ
    イ酸塩ガラス膜を更に除去することにより、前記所定距
    離内において前記半導体基板の表面を露出させ、 前記保護絶縁膜形成工程は、前記第１及び第２のフッ素
    化ケイ酸塩ガラス膜周辺の半導体基板上、前記第１のフ
    ッ素化ケイ酸塩ガラス膜と前記第２のフッ素化ケイ酸塩
    ガラス膜の各側面、前記第２のフッ素化ケイ酸塩ガラス
    膜上、及び前記第２の金属配線上に、前記シリコン窒化
    膜を一体的に形成することを特徴とする半導体装置の製
    造方法。
  18. 【請求項１８】 請求項１６または１７に記載の製造方
    法において、 前記除去工程後に、前記第２のフッ素化ケイ酸塩ガラス
    膜上、及び前記第２の金属配線上に接着層を形成する接
    着層形成工程を更に含み、 前記保護絶縁膜形成工程は、前記接着層上に前記シリコ
    ン窒化膜を形成することを特徴とする半導体装置の製造
    方法。
  19. 【請求項１９】 半導体基板上に第１のメタル層間絶縁
    膜としての第１のフッ素化ケイ酸塩ガラス膜を形成する
    第１のメタル層間絶縁膜形成工程と、 前記第１のフッ素化ケイ酸塩ガラス膜上に第１の金属配
    線を形成する第１の金属配線形成工程と、 前記第１のフッ素化ケイ酸塩ガラス膜上、及び前記第１
    の金属配線上に、第２のメタル層間絶縁膜としての第２
    のフッ素化ケイ酸塩ガラス膜を形成する第２のメタル層
    間絶縁膜形成工程と、 前記第２のフッ素化ケイ酸塩ガラス膜上において、前記
    半導体基板のチップ領域に第２の金属配線を形成すると
    ともに、前記半導体基板の外周から所定距離内の非チッ
    プ領域全面に金属膜を形成する第２の金属配線形成工程
    と、 前記金属膜上、前記第２のフッ素化ケイ酸塩ガラス膜
    上、及び前記第２の金属配線上に、保護絶縁膜としての
    シリコン窒化膜を形成する保護絶縁膜形成工程と、 を含むことを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 請求項１９に記載の製造方法におい
    て、 前記第２の金属配線形成工程後に、前記第２のフッ素化
    ケイ酸塩ガラス膜上、前記金属膜上、及び前記第２の金
    属配線上に、接着層を形成する接着層形成工程を更に含
    み、 前記保護絶縁膜形成工程は、前記接着層上に前記シリコ
    ン窒化膜を形成することを特徴とする半導体装置の製造
    方法。
  21. 【請求項２１】 請求項１１から１５、１８、２０の何
    れかに記載の製造方法において、 前記接着層形成工程の前に、前記半導体基板表面に露出
    しているフッ素ケイ酸塩ガラス膜表面、及び金属配線表
    面に所定の界面処理を施す第１の界面処理工程を更に含
    むことを特徴とする半導体装置の製造方法。
  22. 【請求項２２】 請求項１１から１５、１８、２０、２
    １の何れかに記載の製造方法において、 前記接着層形成工程で形成された前記接着層の表面に所
    定の界面処理を施す第２の界面処理工程を更に含むこと
    を特徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項２１または２２に記載の製造方
    法において、 前記界面処理は、Ｏ2，Ａｒ，Ｎ2，ＮＨ3プラズマの何
    れかを用いたプラズマ処理、フッ酸処理、ＵＶ照射によ
    る処理、或いはオゾン処理であることを特徴とする半導
    体装置の製造方法。
  24. 【請求項２４】 請求項１１から１５、１８、２０から
    ２３の何れかに記載の製造方法において、 前記接着層形成工程は、プラズマＣＶＤ法により、前記
    接着層としてのＰ−ＳｉＯ膜またはＰ−ＳｉＯＮ膜を形
    成することを特徴とする半導体装置の製造方法。
  25. 【請求項２５】 請求項１１から１５、１８、２０から
    ２３の何れかに記載の製造方法において、 前記接着層形成工程は、プラズマ加速ＣＶＤ法により、
    前記接着層としてのＰＥ−ＳｉＯ膜を形成することを特
    徴とする半導体装置の製造方法。
JP2000241267A 2000-03-12 2000-08-09 半導体装置、及び半導体装置の製造方法 Pending JP2002057212A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000241267A JP2002057212A (ja) 2000-08-09 2000-08-09 半導体装置、及び半導体装置の製造方法
US09/802,951 US6579787B2 (en) 2000-08-09 2001-03-12 Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof
US10/446,876 US7012336B2 (en) 2000-08-09 2003-05-29 Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof
US11/291,994 US20060081992A1 (en) 2000-03-12 2005-12-02 Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000241267A JP2002057212A (ja) 2000-08-09 2000-08-09 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002057212A true JP2002057212A (ja) 2002-02-22
JP2002057212A5 JP2002057212A5 (ja) 2007-09-13

Family

ID=18732478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000241267A Pending JP2002057212A (ja) 2000-03-12 2000-08-09 半導体装置、及び半導体装置の製造方法

Country Status (2)

Country Link
US (3) US6579787B2 (ja)
JP (1) JP2002057212A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163755A (ja) * 2004-12-07 2006-06-22 Oki Electric Ind Co Ltd サービス提供システムおよびポイント管理サーバおよびサービス提供方法
JP2007134424A (ja) * 2005-11-09 2007-05-31 Sony Corp 半導体装置の製造方法および半導体装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030103022A1 (en) * 2001-11-09 2003-06-05 Yukihiro Noguchi Display apparatus with function for initializing luminance data of optical element
JP2003186437A (ja) * 2001-12-18 2003-07-04 Sanyo Electric Co Ltd 表示装置
JP2003255899A (ja) * 2001-12-28 2003-09-10 Sanyo Electric Co Ltd 表示装置
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) * 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003295825A (ja) * 2002-02-04 2003-10-15 Sanyo Electric Co Ltd 表示装置
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003258094A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 配線構造、その製造方法、および表示装置
JP2003257645A (ja) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd 発光装置およびその製造方法
JP2003332058A (ja) * 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
JP3671012B2 (ja) * 2002-03-07 2005-07-13 三洋電機株式会社 表示装置
CN100517422C (zh) * 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) * 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP3504940B2 (ja) * 2002-05-17 2004-03-08 沖電気工業株式会社 半導体装置の製造方法
KR100640981B1 (ko) * 2005-09-30 2006-11-02 동부일렉트로닉스 주식회사 이미지 센서의 제조방법
US7927990B2 (en) * 2007-06-29 2011-04-19 Sandisk Corporation Forming complimentary metal features using conformal insulator layer
TWI419268B (zh) * 2007-09-21 2013-12-11 Teramikros Inc 半導體裝置及其製造方法
US20090079072A1 (en) * 2007-09-21 2009-03-26 Casio Computer Co., Ltd. Semiconductor device having low dielectric insulating film and manufacturing method of the same
US8587124B2 (en) 2007-09-21 2013-11-19 Teramikros, Inc. Semiconductor device having low dielectric insulating film and manufacturing method of the same
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置
US8316862B2 (en) 2009-02-25 2012-11-27 University Of Maryland Devices, systems and methods for magnetic-assisted therapeutic agent delivery
CN105336674B (zh) * 2014-07-28 2018-03-30 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753564A (en) * 1992-11-24 1998-05-19 Sumitomo Metal Industries, Ltd. Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma
JP3294413B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法及び製造装置
US6278174B1 (en) * 1994-04-28 2001-08-21 Texas Instruments Incorporated Integrated circuit insulator and structure using low dielectric insulator material including HSQ and fluorinated oxide
US6001728A (en) * 1996-03-15 1999-12-14 Applied Materials, Inc. Method and apparatus for improving film stability of halogen-doped silicon oxide films
US5827785A (en) * 1996-10-24 1998-10-27 Applied Materials, Inc. Method for improving film stability of fluorosilicate glass films
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
KR100244967B1 (ko) * 1996-12-26 2000-02-15 김영환 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
US5958508A (en) * 1997-03-31 1999-09-28 Motorlola, Inc. Process for forming a semiconductor device
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6121164A (en) * 1997-10-24 2000-09-19 Applied Materials, Inc. Method for forming low compressive stress fluorinated ozone/TEOS oxide film
US5953625A (en) * 1997-12-15 1999-09-14 Advanced Micro Devices, Inc. Air voids underneath metal lines to reduce parasitic capacitance
US5946601A (en) * 1997-12-31 1999-08-31 Intel Corporation Unique α-C:N:H/α-C:Nx film liner/barrier to prevent fluorine outdiffusion from α-FC chemical vapor deposition dielectric layers
JP4427108B2 (ja) * 1998-03-27 2010-03-03 株式会社東芝 半導体装置及びその製造方法
US6153509A (en) * 1998-07-01 2000-11-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
TW405223B (en) * 1998-07-28 2000-09-11 United Microelectronics Corp Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
JP3877109B2 (ja) * 1998-12-02 2007-02-07 富士通株式会社 半導体装置およびその製造方法
JP2000216264A (ja) * 1999-01-22 2000-08-04 Mitsubishi Electric Corp Ｃｍｏｓ論理回路素子、半導体装置とその製造方法およびその製造方法において用いる半導体回路設計方法
US6239024B1 (en) * 1999-03-05 2001-05-29 United Microelectronics Corp. Method of filling gap with dielectrics
US6291331B1 (en) * 1999-10-04 2001-09-18 Taiwan Semiconductor Manufacturing Company Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
US6153512A (en) * 1999-10-12 2000-11-28 Taiwan Semiconductor Manufacturing Company Process to improve adhesion of HSQ to underlying materials
US6117747A (en) * 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163755A (ja) * 2004-12-07 2006-06-22 Oki Electric Ind Co Ltd サービス提供システムおよびポイント管理サーバおよびサービス提供方法
JP2007134424A (ja) * 2005-11-09 2007-05-31 Sony Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
US7012336B2 (en) 2006-03-14
US20020024145A1 (en) 2002-02-28
US20060081992A1 (en) 2006-04-20
US6579787B2 (en) 2003-06-17
US20030211721A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
JP2002057212A (ja) 半導体装置、及び半導体装置の製造方法
US7642185B2 (en) Insulating film forming method capable of enhancing adhesion of silicon carbide film, etc. and semiconductor device
JP4256347B2 (ja) 半導体装置の製造方法
US7470631B1 (en) Methods for fabricating residue-free contact openings
US7466027B2 (en) Interconnect structures with surfaces roughness improving liner and methods for fabricating the same
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US8390135B2 (en) Semiconductor device
JP2004207604A (ja) 半導体装置およびその製造方法
JPH10256372A (ja) 半導体装置の製造方法
JP2003115534A (ja) 半導体装置の製造方法
JP4160489B2 (ja) 半導体装置の製造方法
JPH08306787A (ja) 半導体装置及び半導体装置の製造方法
JPH07230993A (ja) 半導体装置の配線の形成方法
JP2010080607A (ja) 半導体装置の製造方法
JP3729731B2 (ja) 半導体素子の製造方法
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
JP2003209169A (ja) 半導体装置の製造方法
JP2004079761A (ja) 半導体装置およびその製造方法
JP2006148007A (ja) 半導体装置の製造方法とその製造方法によって製造された半導体装置
JP4034524B2 (ja) 半導体装置およびその製造方法
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법
JPH05304218A (ja) 半導体装置の製造方法
JPH09139428A (ja) 半導体装置
JPH07147281A (ja) 半導体集積回路装置の製造方法
KR20020076287A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027