JP4034524B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4034524B2 JP4034524B2 JP2001096680A JP2001096680A JP4034524B2 JP 4034524 B2 JP4034524 B2 JP 4034524B2 JP 2001096680 A JP2001096680 A JP 2001096680A JP 2001096680 A JP2001096680 A JP 2001096680A JP 4034524 B2 JP4034524 B2 JP 4034524B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- insulating film
- semiconductor device
- sion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フッ素を添加したシリコン酸化膜を層間絶縁膜として用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化・高速化に伴い、配線間容量および層間容量の低減化が求められており、そのために金属配線の低抵抗化技術および層間絶縁膜の低誘電率化技術の開発が進んでいる。
【０００３】
層間絶縁膜の低誘電率化技術としては、従来から使用されてきたシリコン酸化膜にフッ素を添加した膜（以下、ＦＳＧ膜という。）と呼ばれている絶縁膜の導入が知られている。
【０００４】
図４に、ＦＳＧ膜を用いた従来の多層配線構造を示す。図４において、７１はＴＥＯＳ酸化膜、７２はＴｉ／ＴｉＮ膜、７３はＡｌ配線、７４はＴｉ／ＴｉＮ膜、７５はＦＳＧ膜、７６はＳｉＯＮ膜、７７はＴｉ／ＴｉＮ膜、７８は最上層のＡｌ配線、７９はＴｉ／ＴｉＮ膜、８０はＴＥＯＳ酸化膜、８１はＳｉＮ膜をそれぞれ示している。
【０００５】
ＦＳＧ膜７５は、熱工程で、フッ素を放出する。そのため、ＦＳＧ膜７５上に配線層７７〜７９を直接形成すると、放出したフッ素が配線層７７〜７９中に拡散し、ＦＳＧ膜７５と配線層７７〜７９の密着性が低下する。特に、最上配線層である配線層７７〜７９は、ワイヤーボンディングするために強い密着性が要求されるため、密着性の低下は大きな問題となる。そこで、図４に示したように、ＦＳＧ膜７５をガス透過性が低い膜であるＳｉＯＮ膜７６でキャップしている。
【０００６】
最上配線層である配線層７７〜７９下にガス透過性の少ないＳｉＯＮ膜７６を用いると、配線層７７〜７９を形成した後に行われる熱処理工程により、ＴＥＯＳ酸化膜７１中から脱水縮合した水（Ｈ2 Ｏ）が、ＳｉＯＮ膜７６が存在するために、抜けられずに高圧であぶられる。
【０００７】
その結果、ＦＳＧ膜７５中のＳｉ−Ｆ結合が上記水によって加水分解反応を起こし、腐食性のＨＦが発生する。このＨＦによってＦＳＧ膜７５とＳｉＯＮ膜７６との界面に空洞ができ、ＦＳＧ膜７５とＳｉＯＮ膜７６の密着性が低下し、最悪の場合、ＦＳＧ膜７５とＳｉＯＮ膜７６との界面で剥離が生じる。さらに、下層の配線層７２〜７４中にＨＦが拡散し、配線層７２〜７４が腐食し、配線抵抗が上昇するという問題も生じる。
【０００８】
【発明が解決しようとする課題】
上述の如く、ＦＳＧ膜中から放出するフッ素起因の問題を解決するために、ＦＳＧ膜をガス透過性の低いＳｉＯＮ膜でキャップすると、最上配線層の形成後の熱処理工程でＴＥＯＳ酸化膜から発生し、抜けられずに高圧であぶられたＨ2 Ｏによって、ＦＳＧ膜中のＳｉ−Ｆ結合が加水分解反応を起こし、腐食性のＨＦが発生するという問題がある。
【０００９】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、配線間の層間絶縁膜にフッ素を含む絶縁膜を用いた場合における同膜中からのフッ素の放出およびＦを含む物質の発生を防止できる半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成されたＴＥＯＳ酸化膜と、このＴＥＯＳ酸化膜上に形成された第１の配線と、前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うように形成され、フッ素を含む絶縁膜と、このフッ素を含む絶縁膜上に形成された第２の配線と、この第２の配線と前記フッ素を含む絶縁膜との間に選択的に前記フッ素を含む絶縁膜に接して形成されたＳｉＯＮ膜とを備えていることを特徴とする。
【００１１】
上記本発明に係る半導体装置において、請求項２〜請求項４に記載の限定事項を同時に２つ以上備えていても良い。
【００１２】
また、本発明に係る半導体装置の製造方法は、半導体基板上にＴＥＯＳ酸化膜を形成する工程と、このＴＥＯＳ酸化膜上に第１の配線を形成する工程と、前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うようにフッ素を含む絶縁膜を形成する工程と、このフッ素を含む絶縁膜上にＳｉＯＮ膜を前記フッ素を含む絶縁膜に接して形成する工程と、前記ＳｉＯＮ膜上に第２の配線となる導電膜を形成する工程と、前記導電膜および前記ＳｉＯＮ膜をエッチングし、前記フッ素を含む絶縁膜上に前記導電膜からなる第２の配線を形成するとともに、前記ＳｉＯＮ膜を前記第２の配線下のみに残置させる工程とを有することを特徴とする。
【００１３】
本発明では、フッ素を含む絶縁膜上の全体ではなく、第２の配線下のフッ素を含む絶縁膜上にだけに、ＳｉＯＮ膜を設ける。そのため、第２の配線の形成後の熱処理によりＴＥＯＳ酸化膜で発生したガスは、フッ素を含む絶縁膜から外部に放出できる。したがって、ＴＥＯＳ酸化膜中で発生したガスとフッ素を含む絶縁膜中のフッ素とが反応し、Ｆを含む物質が発生することを防止できる。また、第２の配線下のフッ素を含む絶縁膜はＳｉＯＮ膜によりキャップされるので、配線中へのフッ素の拡散は防止され、第２の配線の密着性の低下を防止できる。
【００１４】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１６】
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００１７】
まず、図１（ａ）に示すように、周知の方法に従って、ＲＩＥ（Reactive Ion Etching）配線を図示しないＳｉ基板上に形成する。図において、１はＴＥＯＳ酸化膜、２はＴｉ／ＴｉＮ膜、３はＡｌ配線、４はＴｉ／ＴｉＮ膜をそれぞれ示している。上記Ｓｉ基板にはＭＯＳトランジスタ等の素子が集積形成されている。
【００１８】
次に、図１（ｂ）に示すように、下層の配線層２〜４を覆うようにＦＳＧ膜５を全面に堆積するとともに、表面を平坦にした後、ＦＳＧ膜５上にアンドープのＳｉＯＮ膜６、Ｔｉ／ＴｉＮ膜７、Ａｌ膜８、Ｔｉ／ＴｉＮ膜９を順次堆積する。ＦＳＧ膜５は例えばプラズマＣＶＤ法を用いて堆積する。ＦＳＧ膜５の比誘電率は例えば４．０以下である。
【００１９】
次に、図１（ｃ）に示すように、Ｔｉ／ＴｉＮ膜９上にフォトレジストパターン１０を形成した後、フォトレジストパターン１０をマスクにして、Ｔｉ／ＴｉＮ膜９、Ａｌ膜８、Ｔｉ／ＴｉＮ膜７、ＳｉＯＮ膜６をＲＩＥ法によりエッチングし、最上層の配線層６〜９を形成する。このとき、ＳｉＯＮ膜６はＡｌ配線８下には存在するが、その他の領域には存在しない。これが従来との構造上の相違点である。
【００２０】
次に、フォトレジストパターン７をアッシングにより剥離した後、図２（ｄ）に示すように、配線層６〜９を覆うように全面にＴＥＯＳ酸化膜１１を堆積するとともに、表面を平坦にする。
【００２１】
この後、最上層の配線層６〜９の信頼性向上のために、４００℃、２０分の熱処理を行う。このとき、ＴＥＯＳ酸化膜１中から脱水結合したＨ2 Ｏは、ＳｉＯＮ膜６が形成されていない領域のＦＳＧ膜５から外部に抜けることができる。
【００２２】
したがって、ＦＳＧ膜５中のＳｉ−Ｆ結合の加水分解反応は起こらず、腐食性のＨＦは発生しない。さらに、ＨＦに起因する種々の問題、すなわちＦＳＧ膜５とＳｉＯＮ膜６との間に空洞が発生することによるＦＳＧ膜５とＳｉＯＮ膜６の密着性の低下、配線層６〜９の剥離、下層の配線層２〜４の配線抵抗の上昇などの問題も当然に生じない。
【００２３】
また、配線層６〜９下のＦＳＧ膜５はＳｉＯＮ膜６によりキャップされているので、上記熱処理でＦＳＧ膜５中から放出したフッ素が配線層６〜９中に拡散し、ＦＳＧ膜５と配線層６〜９との密着性が低下するという問題は生じない。
【００２４】
次に、図２（ｅ）に示すように、ＴＥＯＳ酸化膜１１上にＳｉＮ膜１２を堆積するとともに、表面を平坦にする。
【００２５】
この後、Ｓｉ基板に形成されているＭＯＳトランジスタ等の素子の信頼性向上のために、４００℃、６０分の熱処理を行う。
【００２６】
このとき、ＴＥＯＳ酸化膜１中から脱水縮合したＨ2 Ｏは、ＳｉＯＮ膜６が形成されていない領域のＦＳＧ膜５およびその上のＳｉＮ膜１２から外部に抜けることができるので、図１（ｃ）の工程の場合と同様に、ＨＦは発生しない。
【００２７】
また、図１（ｃ）の工程の場合と同様に、配線層６〜９下のＦＳＧ膜５はＳｉＯＮ膜６でキャップされているので、上記熱処理でＦＳＧ膜５中から放出したフッ素によって、ＦＳＧ膜５と配線層６〜９との密着性が低下するという問題も生じない。
【００２８】
図２（ｅ）の工程の後は、最上層の配線層６〜９に対するヴィアホールをＳｉＮ膜１２に開口し、ワイヤーボンディングを取る等の周知のプロセスが続く。
【００２９】
図３に、本発明および従来のＡｌの多層配線層構造のそれぞれについて、ワイヤーボンディングによるパッド剥がれ強度試験を試した結果を示す。図から、従来よりもＳｉＯＮ膜が少ない本発明の多層配線構造でも、従来と同じワイヤーボンディング強度が得られることが分かる。
【００３０】
また、断面ＳＥＭ観察によりＦＳＧ膜５とＳｉＯＮ膜６との界面を調べたところ、何ら異常がないことを確認した。
【００３１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、フッ素を含む絶縁膜としてＦＳＧ膜５（ＳｉＯＦ膜）を使用したが、ＳｉＯＮＦ膜を使用しても良い。また、ＴＥＯＳ酸化膜１，１１の代わりに、アンドープのＳｉＮ膜、シリコン酸化膜を使用しても良い。
【００３２】
また、上記実施形態では、ライナー膜としてＴｉ／ＴｉＮ膜を用いたが、Ｎｂ膜等の他の膜を使用しても良い。
【００３３】
さらに、Ａｌ配線３，８に用いるＡｌ膜は、純Ａｌ膜でも良いし、あるいはＣｕを少量添加したＡｌＣｕ膜でも良い。
【００３４】
また、上記実施形態では、最上層の各配線層６〜９を２つの下層の配線層２〜４の間に形成したが、本発明の効果を高めるためには、最上層の各配線層６〜９を下層の配線層２〜４直上に形成することが好ましい。
【００３５】
さらまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００３６】
【発明の効果】
以上詳説したように本発明によれば、配線間の層間絶縁膜にフッ素を含む絶縁膜を用いた場合における同膜中からのフッ素の放出およびフッ素を含む物質の発生を防止できる半導体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の製造方法を示す工程断面図
【図２】図１に続く同半導体装置の製造方法を示す工程断面図
【図３】本発明および従来のＡｌの多層配線構造のそれぞれについて、ワイヤーボンディングによるパッド剥がれ強度試験を試した結果を示す図
【図４】従来の層間絶縁膜にＦＳＧ膜を用いた多層構造のＡｌ配線を示す断面図
【符号の説明】
１…ＴＥＯＳ酸化膜（第１の絶縁膜）
２…Ｔｉ／ＴｉＮ膜
３…Ａｌ配線（第１の配線）
４…Ｔｉ／ＴｉＮ膜
５…ＦＳＧ膜（第２の絶縁膜）
６…ＳｉＯＮ膜（第３の絶縁膜）
７…Ｔｉ／ＴｉＮ膜
８…Ａｌ膜（Ａｌ配：第２の配線）
９…Ｔｉ／ＴｉＮ膜
１０…フォトレジストパターン
１１…ＴＥＯＳ酸化膜
１２…ＳｉＮ膜
【発明の属する技術分野】
本発明は、フッ素を添加したシリコン酸化膜を層間絶縁膜として用いた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化・高速化に伴い、配線間容量および層間容量の低減化が求められており、そのために金属配線の低抵抗化技術および層間絶縁膜の低誘電率化技術の開発が進んでいる。
【０００３】
層間絶縁膜の低誘電率化技術としては、従来から使用されてきたシリコン酸化膜にフッ素を添加した膜（以下、ＦＳＧ膜という。）と呼ばれている絶縁膜の導入が知られている。
【０００４】
図４に、ＦＳＧ膜を用いた従来の多層配線構造を示す。図４において、７１はＴＥＯＳ酸化膜、７２はＴｉ／ＴｉＮ膜、７３はＡｌ配線、７４はＴｉ／ＴｉＮ膜、７５はＦＳＧ膜、７６はＳｉＯＮ膜、７７はＴｉ／ＴｉＮ膜、７８は最上層のＡｌ配線、７９はＴｉ／ＴｉＮ膜、８０はＴＥＯＳ酸化膜、８１はＳｉＮ膜をそれぞれ示している。
【０００５】
ＦＳＧ膜７５は、熱工程で、フッ素を放出する。そのため、ＦＳＧ膜７５上に配線層７７〜７９を直接形成すると、放出したフッ素が配線層７７〜７９中に拡散し、ＦＳＧ膜７５と配線層７７〜７９の密着性が低下する。特に、最上配線層である配線層７７〜７９は、ワイヤーボンディングするために強い密着性が要求されるため、密着性の低下は大きな問題となる。そこで、図４に示したように、ＦＳＧ膜７５をガス透過性が低い膜であるＳｉＯＮ膜７６でキャップしている。
【０００６】
最上配線層である配線層７７〜７９下にガス透過性の少ないＳｉＯＮ膜７６を用いると、配線層７７〜７９を形成した後に行われる熱処理工程により、ＴＥＯＳ酸化膜７１中から脱水縮合した水（Ｈ2 Ｏ）が、ＳｉＯＮ膜７６が存在するために、抜けられずに高圧であぶられる。
【０００７】
その結果、ＦＳＧ膜７５中のＳｉ−Ｆ結合が上記水によって加水分解反応を起こし、腐食性のＨＦが発生する。このＨＦによってＦＳＧ膜７５とＳｉＯＮ膜７６との界面に空洞ができ、ＦＳＧ膜７５とＳｉＯＮ膜７６の密着性が低下し、最悪の場合、ＦＳＧ膜７５とＳｉＯＮ膜７６との界面で剥離が生じる。さらに、下層の配線層７２〜７４中にＨＦが拡散し、配線層７２〜７４が腐食し、配線抵抗が上昇するという問題も生じる。
【０００８】
【発明が解決しようとする課題】
上述の如く、ＦＳＧ膜中から放出するフッ素起因の問題を解決するために、ＦＳＧ膜をガス透過性の低いＳｉＯＮ膜でキャップすると、最上配線層の形成後の熱処理工程でＴＥＯＳ酸化膜から発生し、抜けられずに高圧であぶられたＨ2 Ｏによって、ＦＳＧ膜中のＳｉ−Ｆ結合が加水分解反応を起こし、腐食性のＨＦが発生するという問題がある。
【０００９】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、配線間の層間絶縁膜にフッ素を含む絶縁膜を用いた場合における同膜中からのフッ素の放出およびＦを含む物質の発生を防止できる半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成されたＴＥＯＳ酸化膜と、このＴＥＯＳ酸化膜上に形成された第１の配線と、前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うように形成され、フッ素を含む絶縁膜と、このフッ素を含む絶縁膜上に形成された第２の配線と、この第２の配線と前記フッ素を含む絶縁膜との間に選択的に前記フッ素を含む絶縁膜に接して形成されたＳｉＯＮ膜とを備えていることを特徴とする。
【００１１】
上記本発明に係る半導体装置において、請求項２〜請求項４に記載の限定事項を同時に２つ以上備えていても良い。
【００１２】
また、本発明に係る半導体装置の製造方法は、半導体基板上にＴＥＯＳ酸化膜を形成する工程と、このＴＥＯＳ酸化膜上に第１の配線を形成する工程と、前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うようにフッ素を含む絶縁膜を形成する工程と、このフッ素を含む絶縁膜上にＳｉＯＮ膜を前記フッ素を含む絶縁膜に接して形成する工程と、前記ＳｉＯＮ膜上に第２の配線となる導電膜を形成する工程と、前記導電膜および前記ＳｉＯＮ膜をエッチングし、前記フッ素を含む絶縁膜上に前記導電膜からなる第２の配線を形成するとともに、前記ＳｉＯＮ膜を前記第２の配線下のみに残置させる工程とを有することを特徴とする。
【００１３】
本発明では、フッ素を含む絶縁膜上の全体ではなく、第２の配線下のフッ素を含む絶縁膜上にだけに、ＳｉＯＮ膜を設ける。そのため、第２の配線の形成後の熱処理によりＴＥＯＳ酸化膜で発生したガスは、フッ素を含む絶縁膜から外部に放出できる。したがって、ＴＥＯＳ酸化膜中で発生したガスとフッ素を含む絶縁膜中のフッ素とが反応し、Ｆを含む物質が発生することを防止できる。また、第２の配線下のフッ素を含む絶縁膜はＳｉＯＮ膜によりキャップされるので、配線中へのフッ素の拡散は防止され、第２の配線の密着性の低下を防止できる。
【００１４】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００１６】
図１および図２は、本発明の一実施形態に係る半導体装置の製造方法を示す工程断面図である。
【００１７】
まず、図１（ａ）に示すように、周知の方法に従って、ＲＩＥ（Reactive Ion Etching）配線を図示しないＳｉ基板上に形成する。図において、１はＴＥＯＳ酸化膜、２はＴｉ／ＴｉＮ膜、３はＡｌ配線、４はＴｉ／ＴｉＮ膜をそれぞれ示している。上記Ｓｉ基板にはＭＯＳトランジスタ等の素子が集積形成されている。
【００１８】
次に、図１（ｂ）に示すように、下層の配線層２〜４を覆うようにＦＳＧ膜５を全面に堆積するとともに、表面を平坦にした後、ＦＳＧ膜５上にアンドープのＳｉＯＮ膜６、Ｔｉ／ＴｉＮ膜７、Ａｌ膜８、Ｔｉ／ＴｉＮ膜９を順次堆積する。ＦＳＧ膜５は例えばプラズマＣＶＤ法を用いて堆積する。ＦＳＧ膜５の比誘電率は例えば４．０以下である。
【００１９】
次に、図１（ｃ）に示すように、Ｔｉ／ＴｉＮ膜９上にフォトレジストパターン１０を形成した後、フォトレジストパターン１０をマスクにして、Ｔｉ／ＴｉＮ膜９、Ａｌ膜８、Ｔｉ／ＴｉＮ膜７、ＳｉＯＮ膜６をＲＩＥ法によりエッチングし、最上層の配線層６〜９を形成する。このとき、ＳｉＯＮ膜６はＡｌ配線８下には存在するが、その他の領域には存在しない。これが従来との構造上の相違点である。
【００２０】
次に、フォトレジストパターン７をアッシングにより剥離した後、図２（ｄ）に示すように、配線層６〜９を覆うように全面にＴＥＯＳ酸化膜１１を堆積するとともに、表面を平坦にする。
【００２１】
この後、最上層の配線層６〜９の信頼性向上のために、４００℃、２０分の熱処理を行う。このとき、ＴＥＯＳ酸化膜１中から脱水結合したＨ2 Ｏは、ＳｉＯＮ膜６が形成されていない領域のＦＳＧ膜５から外部に抜けることができる。
【００２２】
したがって、ＦＳＧ膜５中のＳｉ−Ｆ結合の加水分解反応は起こらず、腐食性のＨＦは発生しない。さらに、ＨＦに起因する種々の問題、すなわちＦＳＧ膜５とＳｉＯＮ膜６との間に空洞が発生することによるＦＳＧ膜５とＳｉＯＮ膜６の密着性の低下、配線層６〜９の剥離、下層の配線層２〜４の配線抵抗の上昇などの問題も当然に生じない。
【００２３】
また、配線層６〜９下のＦＳＧ膜５はＳｉＯＮ膜６によりキャップされているので、上記熱処理でＦＳＧ膜５中から放出したフッ素が配線層６〜９中に拡散し、ＦＳＧ膜５と配線層６〜９との密着性が低下するという問題は生じない。
【００２４】
次に、図２（ｅ）に示すように、ＴＥＯＳ酸化膜１１上にＳｉＮ膜１２を堆積するとともに、表面を平坦にする。
【００２５】
この後、Ｓｉ基板に形成されているＭＯＳトランジスタ等の素子の信頼性向上のために、４００℃、６０分の熱処理を行う。
【００２６】
このとき、ＴＥＯＳ酸化膜１中から脱水縮合したＨ2 Ｏは、ＳｉＯＮ膜６が形成されていない領域のＦＳＧ膜５およびその上のＳｉＮ膜１２から外部に抜けることができるので、図１（ｃ）の工程の場合と同様に、ＨＦは発生しない。
【００２７】
また、図１（ｃ）の工程の場合と同様に、配線層６〜９下のＦＳＧ膜５はＳｉＯＮ膜６でキャップされているので、上記熱処理でＦＳＧ膜５中から放出したフッ素によって、ＦＳＧ膜５と配線層６〜９との密着性が低下するという問題も生じない。
【００２８】
図２（ｅ）の工程の後は、最上層の配線層６〜９に対するヴィアホールをＳｉＮ膜１２に開口し、ワイヤーボンディングを取る等の周知のプロセスが続く。
【００２９】
図３に、本発明および従来のＡｌの多層配線層構造のそれぞれについて、ワイヤーボンディングによるパッド剥がれ強度試験を試した結果を示す。図から、従来よりもＳｉＯＮ膜が少ない本発明の多層配線構造でも、従来と同じワイヤーボンディング強度が得られることが分かる。
【００３０】
また、断面ＳＥＭ観察によりＦＳＧ膜５とＳｉＯＮ膜６との界面を調べたところ、何ら異常がないことを確認した。
【００３１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、フッ素を含む絶縁膜としてＦＳＧ膜５（ＳｉＯＦ膜）を使用したが、ＳｉＯＮＦ膜を使用しても良い。また、ＴＥＯＳ酸化膜１，１１の代わりに、アンドープのＳｉＮ膜、シリコン酸化膜を使用しても良い。
【００３２】
また、上記実施形態では、ライナー膜としてＴｉ／ＴｉＮ膜を用いたが、Ｎｂ膜等の他の膜を使用しても良い。
【００３３】
さらに、Ａｌ配線３，８に用いるＡｌ膜は、純Ａｌ膜でも良いし、あるいはＣｕを少量添加したＡｌＣｕ膜でも良い。
【００３４】
また、上記実施形態では、最上層の各配線層６〜９を２つの下層の配線層２〜４の間に形成したが、本発明の効果を高めるためには、最上層の各配線層６〜９を下層の配線層２〜４直上に形成することが好ましい。
【００３５】
さらまた、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００３６】
【発明の効果】
以上詳説したように本発明によれば、配線間の層間絶縁膜にフッ素を含む絶縁膜を用いた場合における同膜中からのフッ素の放出およびフッ素を含む物質の発生を防止できる半導体装置およびその製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の製造方法を示す工程断面図
【図２】図１に続く同半導体装置の製造方法を示す工程断面図
【図３】本発明および従来のＡｌの多層配線構造のそれぞれについて、ワイヤーボンディングによるパッド剥がれ強度試験を試した結果を示す図
【図４】従来の層間絶縁膜にＦＳＧ膜を用いた多層構造のＡｌ配線を示す断面図
【符号の説明】
１…ＴＥＯＳ酸化膜（第１の絶縁膜）
２…Ｔｉ／ＴｉＮ膜
３…Ａｌ配線（第１の配線）
４…Ｔｉ／ＴｉＮ膜
５…ＦＳＧ膜（第２の絶縁膜）
６…ＳｉＯＮ膜（第３の絶縁膜）
７…Ｔｉ／ＴｉＮ膜
８…Ａｌ膜（Ａｌ配：第２の配線）
９…Ｔｉ／ＴｉＮ膜
１０…フォトレジストパターン
１１…ＴＥＯＳ酸化膜
１２…ＳｉＮ膜
Claims (7)
- 半導体基板上に形成されたＴＥＯＳ酸化膜と、
このＴＥＯＳ酸化膜上に形成された第１の配線と、
前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うように形成され、フッ素を含む絶縁膜と、
このフッ素を含む絶縁膜上に形成された第２の配線と、
この第２の配線と前記フッ素を含む絶縁膜との間に選択的に前記フッ素を含む絶縁膜に接して形成されたＳｉＯＮ膜と
を具備してなることを特徴とする半導体装置。 - 前記第１および第２の配線は、Ａｌ配線であることを特徴とする請求項１に記載の半導体装置。
- 前記フッ素を含む絶縁膜は、ＳｉＯＦ膜であることを特徴とする請求項１に記載の半導体装置。
- 前記第２の配線は最上層の配線であることを特徴とする請求項１に記載の半導体装置。
- 半導体基板上にＴＥＯＳ酸化膜を形成する工程と、
このＴＥＯＳ酸化膜上に第１の配線を形成する工程と、
前記ＴＥＯＳ酸化膜上に前記第１の配線を覆うようにフッ素を含む絶縁膜を形成する工程と、
このフッ素を含む絶縁膜上にＳｉＯＮ膜を前記フッ素を含む絶縁膜に接して形成する工程と、
前記ＳｉＯＮ膜上に第２の配線となる導電膜を形成する工程と、
前記導電膜および前記ＳｉＯＮ膜をエッチングし、前記フッ素を含む絶縁膜上に前記導電膜からなる第２の配線を形成するとともに、前記ＳｉＯＮ膜を前記第２の配線下のみに残置させる工程と
を有することを特徴とする半導体装置の製造方法。 - 前記フッ素を含む絶縁膜をプラズマＣＶＤ法により形成することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記第２の配線およびその下に残置された前記ＳｉＯＮ膜を覆うＴＥＯＳ酸化膜を形成する工程の後に熱処理を行うことを特徴とする請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096680A JP4034524B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001096680A JP4034524B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299438A JP2002299438A (ja) | 2002-10-11 |
| JP4034524B2 true JP4034524B2 (ja) | 2008-01-16 |
Family
ID=18950571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001096680A Expired - Fee Related JP4034524B2 (ja) | 2001-03-29 | 2001-03-29 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034524B2 (ja) |
-
2001
- 2001-03-29 JP JP2001096680A patent/JP4034524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299438A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP4177993B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001326222A (ja) | 半導体装置、半導体ウェーハおよびこれらの製造方法 | |
| JPH08191104A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2011009581A (ja) | 半導体装置の製造方法及びその半導体装置 | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| TW200409172A (en) | Manufacturing method for semiconductor device and the semiconductor device | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| JP2004235256A (ja) | 半導体装置およびその製造方法 | |
| JP3526289B2 (ja) | 半導体装置の製造方法 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JP3802002B2 (ja) | 半導体装置の製造方法 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JP4525534B2 (ja) | 半導体装置の製造方法 | |
| JP2004207604A (ja) | 半導体装置およびその製造方法 | |
| JP4160489B2 (ja) | 半導体装置の製造方法 | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH08181146A (ja) | 半導体装置の製造方法 | |
| JP2000306999A (ja) | 半導体装置およびその製造方法 | |
| JP2000252286A (ja) | 半導体装置の製造方法 | |
| JP2007088017A (ja) | 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置 | |
| KR100307985B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| TW423105B (en) | Manufacturing method of dual damascene structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |