JP2002055830A - 割込信号生成装置及び割込信号の生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 多数の割込要因に基づく割込み処理の制御、
及び割込み処理中の多重割込要求を処理可能な割込信号
生成装置を提供すること。 【解決手段】 割込み処理の緊急度等に応じて出力され
る割込信号の順位を適宜変更可能に構成する。また、割
込要因を緊急度等に応じてグループ化し、グループ単位
で所定の割込信号を出力する。さらに、割込み処理中は
割込信号の出力を制限するとともに、割込み処理中に割
込み処理要求があったときにはそれを記憶しておき、現
在の割込み処理の終了後に記憶した割込み処理を実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＰＵに割込信号を
送出して、割込み処理を要求する割込信号生成装置に関
する。特に複数の割込要因に基づき、各種割込要求信号
を出力する割込信号生成装置及び割込信号の出力方法に
関する。

【０００２】

【従来の技術】従来技術の電子機器においては、例え
ば、一定時間キーボードの操作がないときに表示部の輝
度を落したり、一定時間Ｉ／Ｏアクセスが行われないと
きに入出力装置の電源供給を停止したりすること等によ
り省電力化（このような状態を省電力モードと呼ぶ）を
行っている。尚、この明細書において、省電力モードと
は、装置の一部機能だけが動作可能にセットされ、他の
大部分が電源の供給が一時的に停止されて動作停止状態
にあるモードを言う。

【０００３】省電力モードは、例えばキーボード等の入
力操作により、又はＩ／Ｏアクセスを受信したときに装
置全体に電源供給が行い、通常モードへ移行する方式が
一般的である。

【０００４】例えば、特開平８−２４９０８１及び特開
平５−３２０１８号公報には、省電力を効果的に行うた
めに、消費電力の大きいＣＰＵをスリープモードにする
方式が開示されている。なお、一般に、ＣＰＵのスリー
プモードとは、ＣＰＵの動作クロックが停止しており、
割り込みポート等の一部の端子に入力された信号だけを
取り込み可能な状態にあることを言う（ＣＰＵ自体は、
演算処理等を実行できる状態にない）。スリープモード
は、省電力モードをＣＰＵのクロック停止状態まで進め
たものである。

【０００５】

【発明が解決しようとする課題】上述の先行技術におい
ては、通常動作モード、スリープモード等の各モード間
の状態変移についての説明がなされている。しかし、こ
れらの先行技術においては、複数の割込要因の制御、割
込み処理時の他の割込み処理等については、明確にされ
ていない。最近の電子機器は、機能が複雑化しているこ
とに加え、省電力モード、スリーモード及び通常動作モ
ード間の状態遷移を行う等のため、多数の割込要因を設
定することが必要になる場合が多い。何十種類もの割込
要因を設ける場合も存在する。

【０００６】複数の割込要因、特に何十種類もの割込要
因が存在する場合には、どのような条件に基づき、どの
ような割込み処理をＣＰＵに実行させるかは、装置を効
率的かつ適正に稼動させるという装置性能に関わる重要
な課題である。特に、ＣＰＵの割込みポート数には一定
の制限があるため、割込要因を割込信号に1対１の関係
で割り当てることはできない。

【０００７】また、動作状況に応じて、割込要因に応じ
て生成される割込信号の順位を変更することが望ましい
こともある。例えば、スリープモードへの移行時には、
スリープモードに特有の割込要因を高い優先順位に変更
することにより、より効率的な処理が可能となる場合も
考えられる。さらに、エラー状況に応じて割込要因の優
先順位を変更し、又は一部の割込要因をディスエイブル
化（無能化）する等、環境変化に応じて割込要因を動的
に設定し又は変更することが有用となることもある。
どのような条件で具体的に割込みを発生させるか、及び
その優先順位をどのように設定するかについては、エラ
ー等の割込み発生原因及びその程度により異なる。例え
ば、電源に異常が発生した場合等には、ただちに所定の
警告を発する必要がある他、必要に応じて電源の切断等
の処置が必要になる。一方、スリープモード中にインク
タンクが外されたり、カバーが開けられたりした場合等
は、あまり緊急度が高くない。このような場合には、動
作命令等がされるまではスリープ状態を維持し、より重
要度の高い割込要因が発生したときに動作モードに復帰
するように構成してもよい。このように割込信号の順位
は柔軟に変更可能であることが好ましい。

【０００８】さらに、割込み処理中に同じ割込ポートに
割込要求（同一優先順位の割込要求）があると、後発の
割込要求が無視されて、必要な割込み処理が行われない
場合が起こる可能性もある。

【０００９】また、動作モード、スリープモード等の監
視対象装置の動作モードに応じて割込要因の優先順位を
変更することも可能である。このような処理を実現する
には、動作モードを変更するためのモード遷移処理過程
において割込み処理の優先順位を変更できること（動的
変更）が必要である。どのような状況変化があったとき
にＣＰＵを動作モードに復帰させるかは、監視対象装置
の基本的な設計思想若しくは監視対象装置にどのような
機能を付与させるかにより異なってくるため、割り込み
条件設定の自由度が高いことが望ましい。本発明は上述
のような割込信号の生成に伴う種々の問題に鑑みげなさ
れたものである。

【００１０】そこで、本発明は各種割込要因から生成さ
れる割込信号の順位を、静的に又は動的に変更可能な割
込信号生成装置及び割込信号の生成方法を提供すること
をその目的の１つとする。

【００１１】また、本発明は、複数の割込要因からより
少ない数の割込み信号を生成する割込要因割込信号生成
装置及び割込信号の生成方法を提供することをその目的
の１つとする。

【００１２】さらに本発明は、割込み処理中に、当該処
理中の割込みと同順位の割込要因が発生した場合の対応
処理が可能とな割込信号生成装置及び割込信号の生成方
法を提供することをその目的の１つとする。 また、本
発明は、割り込み設定条件の自由度の高い割り込み信号
発生装置を提供することをその目的の１つとする。

【００１３】

【課題を解決するための手段】本発明は、割込要因とな
る複数の検出信号から生成する割込信号の順位を変更可
能に構成し、複数の検出信号から当該検出信号の数より
少ない数の割込信号を生成可能に構成し、又は割込み処
理中に検出信号を受信したときに当該割込み処理終了後
に後発割込みの処理を実行可能に構成して上記課題を解
決した。なお、ここでいう割込信号の順位とは、ＣＰＵ
の割込みポートの数に対応したものであり、例えばＣＰ
Ｕに４つの割込みポートがあれば、割込信号に最大４つ
の順位を設定することが可能である。通常、ＣＰＵの各
割込みポートには、他の割り込みポートに対する優先順
位を設定することが可能である。本発明では、割込要因
となる複数の検出信号から生成する割込信号の順位を、
その割込要因の優先度に応じて、優先順位の高い割込み
ポートに割り当てるように変更することができる。すな
わち、本発明では、割込要因となる複数の検出信号から
生成する割込信号に優先順位を設定し、その優先順位を
変更可能に構成した。また、本発明では、動作環境の変
化を検知するために設けられた多くのセンサ等から生成
された各割込要因毎の検出信号を、必要に応じてグルー
プ化し、グループ化した信号から所定の順位の割込信号
を生成することにより、上記目的を達成可能である。ま
た、割込処理中に検出信号を受信した場合には、割込信
号の出力を制限または禁止するとともにその検出信号の
受信履歴を記憶しておき、現在の割込処理の終了後に、
記憶している検出信号に対応する割込信号を出力するよ
う構成することにより、割込処理中の割込要求を適切に
処理することが可能となる。以下にその態様を説明す
る。

【００１４】本発明の第１の態様にかかる割込信号生成
装置は、センサまたは監視装置からの出力信号に基づい
て複数種類の割込要因の発生を監視し、割込要因の発生
を検出したときに各割込要因毎に異なる種類の検出信号
を出力する割込検出部と、検出信号を受信したときに割
込要因に対応する所定の順位の割込信号を出力する割込
信号出力部と、割込要因に対応して出力される割込信号
の順位の設定を変更可能に記憶する順位設定部とを含む
割込処理部とを備えることを特徴とする。例えば、割込
検出部では、入力信号をそのまま検出信号として出力
し、割込処理部ではその割込検知信号の入力順に高い順
位を付与して割込信号を出力することもできる。また、
必要におうじて順位設定部から、検出信号に対応して出
力される割込信号の順位を変更することが可能である。

【００１５】本発明の第２の態様にかかる割込信号生成
装置は、前記順位設定部の前記順位の設定を、ＣＰＵ及
び／又は外部入力装置からの信号に基づいて変更可能で
あることを特徴とする。ＣＰＵからプログラムで変更す
ることも、操作パネルからマニュアルで設定変更するこ
とも可能である。ＣＰＵからのアクセスは、バスライン
を通じて行うことができる。

【００１６】本発明の第３の態様にかかる割込信号生成
装置は、割込検出部が、スリープモード中のＣＰＵのウ
ェイクアップイベントの発生を検出して検出信号を出力
する検出部を備えることを特徴とする。動作モードの変
更のための割込みに適用可能である。

【００１７】本発明の第４の態様にかかる割込信号生成
装置は、割込要因の監視対象装置が稼動中であっても、
前記割込要因に対する前記割込信号の順位の設定を随時
変更可能であることを特徴とする。例えば、プリンタの
ような割込み監視対象の装置が稼働中でも所定の設定変
更が可能であるので、動作モード変更時にＣＰＵからプ
ログラムにより順位を変更するよう構成することができ
る。これにより、スリープモード、省電力モード、通常
動作モード等の各動作モードに応じて、最適の順位設定
に適宜変更可能となる。

【００１８】本発明の第５の態様にかかる割込信号生成
装置は、センサまたは監視装置からの出力信号に基づい
て複数種類の割込要因の発生を監視し、割込要因の発生
を検出したときに各割込要因毎に生成される複数の検出
信号を出力する割込検出部と、割込検出部から受信した
複数の検出信号の一部又は全部を２以上のグループに分
割するグループ設定部と、各グループに属する複数の検
出信号が所定の条件を満足するときに所定の順位の割込
信号を生成して出力する割込信号出力部とを有する割込
処理部とを備えることを特徴とする。この構成により多
くの割込要因を少ない割込信号で管理可能となる。所定
の条件として、複数の割込要因が論理和、論理積で組み
合わせることも可能である。

【００１９】本発明の第６の態様にかかる割込信号生成
装置は、割込処理部は、グループに属する複数の検出信
号の論理和条件に基づいて該グループに割り当てられた
前記割込信号を生成することを特徴とする。これによ
り、単純ではあるが、確実に割込要因を特定することが
可能となる。

【００２０】本発明の第７の態様にかかる割込信号生成
装置は、割込処理部は、割込信号の１単位を構成するグ
ループを確定するためのグループ設定部の設定及び変更
を、ＣＰＵ及び／又は外部入力装置からの信号に基づい
て制御可能であることを特徴とする。グループ構成の変
更ができることで、特定の割込要因毎に出力される割込
信号の順位を変更することが、可能となる。ＣＰＵから
プログラムで変更することも、操作パネルからマニュア
ルで設定変更することも可能である。ＣＰＵからのアク
セスは、バスラインを通じて行うことができる。

【００２１】本発明の第８の態様にかかる割込信号生成
装置は、割込処理部がさらに、各グループに対応する割
込信号の順位を変更可能であることを特徴とする。これ
により、グループ単位での順位の変更が可能となる。

【００２２】本発明の第９の態様にかかる割込信号生成
装置は、割込検出部が、スリープモード中のＣＰＵのウ
ェイクアップイベントの発生を検出して検出信号を出力
する検出部を備えることを特徴とする。動作モードの変
更のための割込みに適用可能である。

【００２３】本発明の第１０の態様にかかる割込信号生
成装置は、割込要因の監視対象装置が稼動中であって
も、グループ設定部のグループ設定及び／又は変更を行
うことが可能であることを特徴とする。例えば、プリン
タのような割込み監視対象の装置が稼働中でも所定の設
定変更が可能であるので、動作モード変更時にＣＰＵか
らプログラムにより順位を変更するよう構成することが
できる。これにより、スリープモード、省電力モード、
通常動作モード等の各動作モードに応じて、最適のグル
ープ化、優先順位設定に変更することが変更可能とな
る。

【００２４】本発明の第１１の態様にかかる割込信号生
成装置は、センサまたは監視装置からの出力信号に基づ
いて複数種類の割込要因の発生を監視し、割込要因の発
生を検出したときに各割込要因毎に生成される複数の検
出信号を出力する割込検出部と、割込検出部から受信し
た検出信号に基づき所定の割込み信号を出力する割込信
号出力制御部と、複数の検出信号の受信状態を記憶する
状態記憶部と、割込信号の出力後の割込み処理中に受信
した検出信号を前記状態記憶部に記憶し、現在の割込み
処理の終了後に、状態記憶部に記憶した検出信号に基づ
き対応する割込信号を出力させるよう状態記憶部及び前
記割込出力部を制御する割込モード制御部とを備えるこ
とを特徴とする。これにより、簡単な構成により、割込
み処理中にさらに割込みが発生した場合であっても、確
実に的確な割込み処理を実行することが可能となる。

【００２５】本発明の第１２の態様にかかる割込信号生
成装置は、割込信号出力制御部が、割込検出部から受信
した複数の検出信号の一部又は全部を２以上のグループ
に分割するグループ設定部と、前記グループ設定部によ
り設定されたグループに属する前記複数の検出信号のい
ずれかを受信したときに該グループに割り付けられた所
定の順位の割込信号を生成して出力する割込信号出力部
とを備え、割込モード制御部が、割込み処理中に該割込
み処理の原因となった検出信号と同一グループに属する
前記検出信号を受信したときに、該検出信号を他の検出
信号と区別可能に前記状態記憶部に記憶し、現在の割込
み処理の終了後に、区別可能に記憶した検出信号に対応
する割込信号を出力させるよう割込信号出力部を制御す
ることを特徴とする。グループ化された検出信号の場合
についての処理に対応するものである。同一グループ内
で後続する割込が発生した場合にのみ、割込み処理終了
後の処理を実行するように構成している。割込信号が同
時に発生しても、異なる順位の割込信号は相互に独立し
て同時並列的に割込み処理可能であることもあるからで
ある。

【００２６】本発明の第１３の態様にかかる割込信号生
成装置は、割込モード制御部が、割込み処理中に状態記
憶部に記憶した検出信号または区別可能に記憶した検出
信号に対応する割込信号の出力を、現在の割込み処理が
終了するまで禁止することを特徴とする。これにより、
ＣＰＵの制御を簡素化することが可能となる。

【００２７】本発明の第１４の態様にかかる割込信号生
成装置は、状態記憶部が、検出信号の受信内容を順次記
憶する状態レジスタと、状態レジスタの記憶内容と同一
内容を記憶しており状態レジスタの記憶内容の変更に応
じて記憶内容を更新する履歴レジスタとを備えており、
割込モード制御部は、割込み処理中に該割込み処理の原
因となった検出信号と同一グループに属する検出信号を
受信したときに、該受信した検出信号に対応する部分の
履歴レジスタの更新を禁止し、割込み処理の終了後に状
態レジスタと履歴レジスタとを比較して記憶内容が不一
致の場合に不一致部分に対応する割込信号を出力するよ
う割込信号出力部を制御することを特徴とする。状態レ
ジスタと履歴レジスタとにより、割込み処理中の割込み
発生を確認する構成としたものである。

【００２８】本発明の第１の態様にかかる割込信号の生
成方法は、(a)各種設定条件の変更要求の有無、及び割
込要因の発生を監視する監視工程と、(b)所定の設定変
更要求に応じて、割込要因に対応して出力される割込信
号の順位の設定を変更する工程と、(c)割込要因の発生
を検知したときに順位の設定に従い、検知した割込要因
に対応する順位の割込信号を出力する工程とを備えるこ
とを特徴とする。

【００２９】本発明の第２の態様にかかる割込信号の生
成方法は、監視工程(b)がさらに、動作モードの変更時
に前記順位の設定を変更することを特徴とする。

【００３０】本発明の第３の態様にかかる割込信号の生
成方法は、(a)複数の検出信号の発生の有無を少なくと
も１以上のグループ単位で監視する監視工程と、(b)グ
ループに属する検出信号のいずれか１個について検出信
号を受信したときに、該検出信号の属する前記グループ
に対応する割込信号を出力することを特徴とする。

【００３１】本発明の第４の態様にかかる割込信号の生
成方法は、記監視工程(a)がさらに、グループ構成の変
更要求の有無を監視する工程と、グループ構成の変更要
求に応じて前記グループを構成する検出信号を変更する
工程とを含むことを特徴とする。

【００３２】本発明の第５の態様にかかる割込信号の生
成方法は、(a)割込要因の発生を監視して、割込要因が
発生したときに検出信号生成して出力する工程と、(b)
検出信号を受信したときに、該受信した前記検出信号に
対応する割込信号を出力する工程と、(c)割込信号の出
力による割込み処理の実行処理の開始により割込み処理
モードに移行し、後続する割込要因の発生を監視する工
程と、(d)割込モード中に割込要因が発生することによ
り検出信号を受信したときに受信した検出信号を記憶す
る工程と、(e)割込モードが終了したときに、割込モー
ド中に後続の検出信号を受信したか否か確認し、検出信
号を受信しているときには前記工程(b)〜工程(e)の処理
を繰り返し、後続の検出信号を受信していないときに
は、監視工程(a)の処理に移行する工程とを備えること
を特徴とする。

【００３３】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施形態を詳細に説明する。

【００３４】本明細書では、本発明の構成を説明するた
めに、本発明をプリンタに適用した例を用いて説明する
が、本発明はプリンタに限らず、ＣＰＵにより制御され
複数の割込要因に基づき割込み処理を行う電子機器に適
用可能である。

【００３５】まず、図２の用いて、本発明が適用される
装置の基本構成例を説明する。図２は、本発明にかかる
割込信号生成装置をプリンタに適用した構成例を示すブ
ロック図である。図中、１はＣＰＵであり、通常通常の
動作モードと、省電力モード又はスリープモード等の動
作モードを有している。ＣＰＵには、バスライン２５を
介して、印刷機構２、インタフェース（Ｉ／Ｆ）７、Ｒ
ＯＭ８、ＲＡＭ９等が接続されている。

【００３６】ＲＯＭ８及びＲＡＭ９には、ＣＰＵ１の制
御用ソフトウェア（ファームウェアを含む）及びデータ
が記憶されている。ＣＰＵ１は、これらの制御用ソフト
ウェア等による制御の下、インタフェース７を介してホ
スト装置から送信された印刷命令及び印刷データに従っ
て、印刷を行うように印刷機構２を制御する。

【００３７】印刷機構２は、印刷機構駆動回路３及びこ
れに接続されたヘッド４、モータ５、及びプランジャ６
等により構成されており、印刷機構駆動回路３がＣＰＵ
１の指示に基づき各部を制御する。

【００３８】ＣＰＵ１には更に、割込信号生成装置１０
が接続されている。割込信号生成装置１０は、エラーの
発生等の割込要因に応じて割込信号を生成して、割り込
み信号ライン２６を介して、ＣＰＵ１の割込ポートに対
応する割込信号を出力する。さらに、割込信号生成装置
１０は、ＣＰＵ１がスリープモードのときであっても動
作するように構成されている。スリープモード中のＣＰ
Ｕ１の割込ポートに割込信号が入力されると、ＣＰＵ１
は起動し、スリープモードから動作状態に戻すために、
各種割込み処理を実行する。

【００３９】本発明は、ＣＰＵ１に対する割込み処理要
求信号の生成に関するものであり、通常動作モード、省
電力モード、スリープモードとは無関係であるが、割込
要因には、通常動作モード、省電力モード、スリープモ
ード等の電子機器の動作モードに関連するものとこれら
の動作モードとは無関係のものが存在する。以下の説明
では、必要に応じて、スリープモードにおける割込み処
理についても説明する。

【００４０】ＣＰＵ１は、省電力のために一定時間以上
動作しない場合には、動作状態からスリープモードに移
行する。どのような状況下で、スリープモードに遷移さ
せるかは、その装置の種類、使用形態等に応じて決定す
ることができる。モードの遷移に関しては、前述の特開
平５−３２０１８号公報に詳しく説明されている。本発
明は、割込信号の生成に関するものであるので、動作モ
ードからスリープモードへの遷移については、これ以上
の説明はしない。必要があれば、上述の公報を参照され
たい。

【００４１】ＣＰＵが動作中にエラーの発生等の所定の
状況変化が発生した場合には、その変化に対処するため
に割込み処理を実行する必要がある。例えば、電源に異
常が発生した場合等には、ただちに所定の警告を発する
必要がある他、必要に応じて電源の切断等の処置が必要
になる。また、インクタンクが外されたり、カバーが開
けられたりした場合にも、その状態に応じて適切に処理
することが必要となる。これは、ＣＰＵ１がスリープモ
ード状態にある場合でも同様であり、この場合にはＣＰ
Ｕ１を起動して動作モードに復帰させる必要がある。ど
のような状況変化があったときに割込み処理を行い、あ
るいはＣＰＵを動作モードに復帰させるかは、その装置
の基本的な設計思想若しくは装置にどのような機能を付
与させるかにより異なってくるため、割込要因及びその
優先順位の設定及び変更、は自由度が高いことが望まし
い。

【００４２】図２では、電源異常検出１１、プリンタカ
バーオープン１２、印字用紙が無くなくなったときの印
字用紙無しの検知１３、インク無しの検知１４等の信号
が、割込信号生成装置１０に入力されることが例示され
ている。例えば、スリープモード中にインクタンクが外
された場合には、インクタンクが取り外された旨の警告
を発する他、印刷命令があっても印刷を開始しないよう
に制御する必要がある。電源電圧が高くなった場合など
電源異常が発生した場合には、他の正常な部分を壊さな
いようにするために、直ちに電源を切り離す等の処置が
必要になる。

【００４３】図３に、割込み信号を発生させる要因を、
割込信号生成装置１０への入力信号１〜ｎとして例示す
る。スリープモード時にこれらの要因が発生したときに
は、割り込み信号を発生させることによりＣＰＵ１をス
リープモードから動作モードに遷移させるための割込み
処理と割込み原因に対処するための割込み処理の双方を
実行する必要がある。図３にあるように、基本的には、
電源電圧の異常、その他各種センサにより異常状態を検
知した場合などに割り込み信号を発生して、ＣＰＵを動
作モードに遷移させることが多い。この他、図３にもあ
るように、スリープモード中にオペレータがペーパーフ
ィード等のスイッチを押下する等の動作指示があった場
合も割り込み原因となる。尚、図３では、ＣＰＵ１をス
リープモードから動作モードに遷移させる要因を示して
いるが、これらの要因はスリープモード時だけでなく動
作モードにも割込要因となる。但し、ＣＰＵ１の動作モ
ード時には、図３に記載した要因だけでなく、例えば、
ウォッチドッグタイマのタイムアウト等もＣＰＵ１への
割込要因となる。ウォッチドッグタイマはＣＰＵ１の暴
走を検知するためのタイマであり、暴走状態が発生した
ら、割込み処理によりＣＰＵ１の暴走を停止させ、所定
の対応処理を実行するものである。

【００４４】尚、図３に示されているスリープモードか
らの割込要因は例示であり、この他の要因により割り込
み信号を発生させることもできる。例えば、後述するよ
うに、ホスト装置からスリープモード中の装置にウェイ
クアップ命令を出力することにより、割込信号を生成さ
せてスリープモードから動作モードに遷移させるよう構
成することも可能である。

【００４５】次に図１を用いて、本発明の割込信号生成
装置１０の第１の実施形態１０−１を説明する。プリン
タの各部に設けられたセンサ等から入力信号１〜ｎのそ
れぞれが割込信号生成装置１０−１の対応する割込検出
部２０に入力される。割込検出部２０は、入力信号１〜
ｎが所定の条件を満たしているときに限り検出信号を出
力するように構成しても、入力信号１〜ｎを受信すると
無条件に検出信号を出力するように構成してもよい。

【００４６】検出信号は割込処理部１５に出力される。
割込処理部１５では、予め設定された条件にしたがっ
て、受信した検出信号を所定の順位の割込信号１〜ｎと
して出力する。このような構成とすることにより、入力
信号１〜ｎと割込検出部２０の接続等の物理的な接続と
は無関係に、入力信号に対応する割込信号の順位を設定
することが可能となる。例えば、物理的には最低位の端
子（割込み検出部２０）に入力された検出信号ｎを、最
高位の順位の割込信号１として出力すること等が可能と
なる。

【００４７】各割込信号１〜ｎは割込ライン２６を介し
て、ＣＰＵ１の割込ポートにそれぞれ入力される。ＣＰ
Ｕ１では、入力ポート毎に優先度が決められており、入
力ポートに応じた優先順位で、割込み処理が実行され
る。ＣＰＵ１の内部で、入力ポートの優先順位を変更す
ることにより、割込み処理の優先順位を変更することも
可能である。

【００４８】割込処理部１５及び割込検出部２０は、Ｃ
ＰＵ１からバスライン２５を通じて制御情報を受け取
り、受信した制御情報に基づき割込検出及び、割込信号
の順位の設定又は変更を行うようにすることも可能であ
る。

【００４９】図４にさらに具体的な本発明の割込信号生
成装置の第２の実施形態１０−２を示す。第２の実施形
態１０−２においては、割込処理部１５−１が、制御部
１７、状態記憶部１８、順位変更部１９、及び割込信号
生成部２９により構成されている。検出信号１〜ｎはま
ず、割込処理部１５−１の順位変更部１９に入力され
る。順位変更部１９は入力と出力の端子を切り替えるマ
ルチプレクサ、又はエンコーダ等により構成することが
できる。

【００５０】図５を用いてさらに詳細に説明する。図５
は、順位変更部１９をエンコーダで構成した場合の例を
示す図である。割込信号１〜ｎの入力は、各エンコード
部４５に夫々入力される。順位変更部１９は、ｎ個のエ
ンコード部１９−１〜１９−ｎから構成されている。図
５の例では、解かりやすくするために、第１番目のエン
コード部１９−１と第ｎ番目のドコード部１９−ｎのみ
を記載している。以下の説明ではエンコード部１９−１
のみを引用するが、各エンコード部１９−１〜１９−ｎ
は特に説明する部分を除き、同じ構成及び機能を有して
いる。

【００５１】エンコード部１９−１は入力信号の数ｎと
同じビット数ｎを記憶可能な選択レジスタ４６を有して
いる。選択レジスタ４６の各ビット１〜ｎは、各エンコ
ード部４５に入力される割込信号１〜ｎと１対１で対応
するようにアンドゲートＡ１〜Ａｎに入力され、アンド
ゲートＡ１〜Ａｎからは入力信号である割込信号と選択
レジスタの出力ビットとの論理積が出力される。

【００５２】従って、選択レジスタ４６の１〜ｎビット
中の特定の１ビットだけをオン“１”にしておくと、オ
ンになっているビットに対応するアンドゲートだけが、
アンド条件を満足できる状態となり、その他のアンドゲ
ートは検出信号の有無にかかわらず、アンド条件を満足
しない。入力されるｎ個の検出信号１〜ｎの夫々を、ｎ
個のエンコーダ部１９−１〜１９−ｎのいずれか一つの
みに割り当てるように、選択レジスタ４６のビットを設
定することにより、検出信号と割込信号とを1対１に対
応付けることが可能となる。また、選択レジスタ４６の
設定ビットをエンコーダ１９−１〜１９−ｎの相互間で
入れ換えることにより、検出信号に対応する割込信号の
順位を入れ換えることが可能となる。従って、選択レジ
スタ４６は、検出信号から生成される割込信号の順位設
定部として機能する。

【００５３】図５の例では、第１のエンコード部１９−
１では、選択レジスタ４６の第３番目のビットのみが
“１”に設定されている。従って、検出信号３が入力さ
れたときのみ、アンドゲートＡ３の条件が満たされ、オ
アゲート４７から“１”が出力される。これにより、検
出信号３から、順位変更部１９の第１番目の端子から信
号が出力される。第1番目の端子からの出力信号は、割
込信号生成部２９により最高位の割込信号１としてＣＰ
Ｕに出力される。同様に、他の検出信号１〜ｎを、互い
に重複しないように各エンコード部１９‐１〜１９‐ｎ
の選択レジスタ４６の各ビット１〜ｎに設定することに
より、検出信号（すなわち入力信号）により生成される
割込信号の順位を設定することが可能となる。

【００５４】以上の説明からわかるように、入力信号と
出力信号とをどのように設定するかは、予め選択レジス
タ４６に所定の値を設定することにより行う。選択レジ
スタは、外部から設定及び変更可能に構成することが好
ましい。図４では、制御部１７により制御する構成を示
している。操作パネル等の入力装置又はＣＰＵ１から制
御部１７に所定の制御信号を送信し、選択レジスタ４６
の設定及び変更を行う。

【００５５】順位変更部１９により入力の順番と出力の
順番を入れ換えられた検出信号１〜ｎは、割込信号生成
部２９に入力される。割込信号生成部２９では、例え
ば、入力端子の並び順に高い順位の割込信号１〜ｎとし
てを出力する。以上の構成により、検出信号１〜ｎに対
応する割込信号の順位を変更することが可能となる。
尚、ＣＰＵ１は、バスライン２５を介して制御部１７へ
制御データを送信することにより、制御部１７を介して
各部１８、１９、２９を制御することが可能である。

【００５６】状態記憶部１８は、割込処理部１５が検出
信号１〜ｎを受信したときに、どの検出信号を受信した
かを記憶しておくものである。これによりＣＰＵ１が割
込み処理の過程で、状態記憶部１８の内容を読み出すこ
とにより、割込原因を確認することが可能となり、割込
原因に対応した適切な割込み処理を実行することでき
る。

【００５７】図６を用いて、本発明の割込信号生成装置
の第３の実施形態１０−３を説明する。図６の第３の実
施形態１０−３においては、割込処理部１５−３が、合
成処理部１６、制御部１７、状態記憶部１８により構成
されている。制御部１７、状態記憶部１８は第２の実施
形態１０−２と同じであるので、合成処理部１６のみを
説明する。合成処理部１６は、検出信号１〜ｎを所定の
条件の下にグループ化し、入力信号より少ない数の割込
信号１〜ｍとして出力するものである。どのような条件
でグループ化するかは、制御部１７により制御する。制
御部１７は、上述の通り、バスライン２５を介してＣＰ
Ｕ１から制御可能である。

【００５８】本発明の第３の実施形態１０−３による
と、多数の検出信号１〜ｎを所定の条件でグループ化し
て、検出信号１〜ｎの数より少ない割込信号１〜ｍとし
て出力することが可能となる。通常、ＣＰＵには割込ポ
ートが８個程設けられているが、割込要因となる入力信
号は４０個を超えることもある。このように入力信号が
多い場合でも、入力信号をグループ化し、所定のグルー
プ単位で割込信号の順位を割り当てることにより、適切
な割込み処理が可能となる。

【００５９】図７に複数の入力信号をグループ化した例
を示す。この例では、割込信号１から順番に数字が大き
くなるに従ってＣＰＵが行う割込み処理の優先順位が低
くなるものとする。電源電圧異常は、機器を壊すおそれ
があること、及び正常動作が不能となることから、通常
最高位のプライオリティ（優先順位）の割込み処理がＣ
ＰＵによって行われる。図７の例でも、電源電圧異常、
リセット入力、ウォッチドッグタイマが最高位の優先順
位となっている。尚、図７では、ウォッチドッグタイマ
も検出信号として示してあるが、スリープモード時には
ＣＰＵの暴走はありえないので、ウォッチドッグタイマ
のタイムアウトによる割込は通常発生しない。したがっ
て、スリープモード時には、ウォッチドッグタイマ入力
の割込信号の順位を下げて、割込要因の優先順位を下げ
るように、スリープモード移行処理において優先順位を
変更するように構成することも可能である。このよう
に、本発明では、電子機器の停止時に静的に優先順位等
を設定し又は変更するだけでなく、動作時においても動
作状況に応じて優先順位等の設定又は変更（動的設定変
更と称する）することも可能である。

【００６０】２番目の優先順位として、インクカートリ
ッジオープン、印刷用紙無し等の印刷処理に支障を来す
状況の発生が割り当てられている。その次の順位には、
オペレータがペーパーフィードボタンを押下した場合、
センサによるホームポジションの検知と続いている。こ
れらは、例示であり、どのような優先順位を付与するか
は、その製品の設計思想に基づき変更可能である。ま
た、この例では、４つのグループに分けているが、必要
に応じて、また、ＣＰＵ１のポート数に応じてそのグル
ープ分けの数を設定することが可能である。

【００６１】図８に、割込信号生成装置の第３の実施形
態１０−３に用いられるの合成処理部１６を、ｍ個のエ
ンコード部１６−１〜１６−ｍにより構成した実施形態
を示す。図８のエンコード部１６−１〜１６−ｍも、図
５に示した順位変更部１９として示したエンコード部１
９−１等とほぼ同様のエンコーダを使用することができ
る。異なるのは、以下の２点である。第１に、順位変更
部１９の場合には、入力される検出信号１〜ｎと同じ数
であるｎ個のエンコード部１９−１〜１９−ｎが設けら
れているのに対し、合成処理部１６では、検出信号の数
であるｎ個より少ないｍ個の出コード部１６−１〜１６
−ｍが設けられている点が異なっている。第２に、選択
レジスタ６２に設定される設定ビット“１”が１個だけ
でなく、グループ化しようとする入力の数だけ設定され
る点も異なる。

【００６２】例えば図８に示す第１のエンコード部１６
−１の選択レジスタ６２では、ビット２、３、４が
“１”に設定される。従ってアンドゲートＡ２、Ａ３、
Ａ４がイネーブル状態になっており、検出信号２、３、
４のいずれが入力されてもオアゲート６３から“１”が
出力される。これにより、３個の検出信号２〜３が第１
のエンコード部１６−１により１個の割込信号である割
込信号１が出力される。従って、選択レジスタ６２はグ
ループ設定部として機能し、アンドゲートＡ１〜Ａｎ及
びオアゲート６３は割込信号出力部として機能する。

【００６３】このように検出信号１〜ｎがいくつかのグ
ループにまとめられるので、エンコード部はｎ個より少
ない数のｍ個で足りる。検出信号をどのようにグループ
化するかは、予め選択レジスタ６２に所定の値を設定す
ることにより行う。選択レジスタの設定は、図４と同様
に制御部１７により制御可能である。また、前述した通
り、制御部１７はバスライン２５を介して、ＣＰＵによ
り制御可能であるので、選択レジスタ６２の設定をＣＰ
Ｕ１又は外部操作パネル等で制御するように構成するこ
とも可能である。

【００６４】さらに図９を用いて本発明の割込信号生成
装置の第４の実施形態１０−４を説明する。第４の実施
形態１０−４の割込処理部１５−３では、第２及び第３
の実施形態の順位変更部１９と合成処理部１６とが組み
合せられている。割込処理部１５−３の構成により、優
先順位の設定の変更が容易になるとともに、複数の入力
信号をグループ化して割込信号を発生させることも可能
となる。

【００６５】次に図１０を用いて、割込み処理中にさら
に検出信号を受信した場合の処理について説明する。図
１０は、割込み処理中に同じグループの検出信号を受信
した場合に、適切に割込み処理を実行することのできる
割込処理部１５の実施形態１５−４を示す機能ブロック
図である。この割込処理部１５−４は、説明を容易にす
るため、合成処理部１６−２、制御部１７、状態記憶部
１８−１割込モードレジスタ７３とを備える構成として
いる。状態記憶部１８−１は、状態レジスタ７１及び履
歴レジスタ７２とから構成されている。状態レジスタ７
１は、検出信号の受信状態を各検出信号毎に記憶する。
履歴レジスタ７３は、通常状態のときに状態レジスタ７
１の内容を記憶するレジスタであり、ＣＰＵの割込み処
理時にＣＰＵからバス２５を介して読み取られる。割込
モードレジスタ７３は、割込み処理状態が発生したとき
に、ＣＰＵからの制御信号に基づき割込みモード移行し
たことを記憶するレジスタである。割込みモードへの遷
移は各割込信号毎に管理される。

【００６６】割込が発生すると、ＣＰＵから割込モード
への移行指示が出され、割込モードレジスタが設定され
る。割込モードは、割込信号単位で管理されるので、現
在割込み処理を続行している割込信号ライン以外のグル
ープには影響を与えず、割込み処理中以外のラインは、
通常モードで動作する。割込モードレジスタ７３が設定
されると、状態レジスタ７１及び履歴レジスタ７２は、
制御部１７により次のように制御される。

【００６７】割込み処理中に割込み処理中のグループ以
外の検出信号を受信した場合には、通常モードと同様に
状態レジスタを更新し、同じ内容を履歴レジスタ７２に
も記憶する。割込み処理中と同一グループの検出信号を
受信した場合には、状態レジスタ７２は更新するが、状
態レジスタ７１の内容は履歴レジスタ７２には記憶され
ない。そのため、状態レジスタ７１の内容と履歴レジス
タ７２の内容が異なることになる。

【００６８】割込み処理が終了し、ＣＰＵから割込モー
ドの解除指令を受信すると制御部１７は、状態レジスタ
７１の内容と履歴レジスタ７２の内容を比較する。比較
の結果、内容が異なる場合には、制御部１７から合成処
理部１６−２に制御信号を出力して、合成処理部１６−
２から対応する割込信号を送信する。これにより、再び
割込み処理が実行され、同様の処理が繰り返される。

【００６９】図１１は割込信号生成装置の割込信号出力
の処理手順と、ＣＰＵによる割込み処理の手順を示すフ
ローチャートであり、図１２は状態レジスタ７１、履歴
レジスタ７２、割込モードレジスタ７３の設定内容の例
を示す図表である。図１１のフローチャートと図１２の
図表を用いて、割込信号出力とＣＰＵの処理手順の例を
説明する。尚、この説明においては、説明を簡単にする
ため、４種類の割込信号１〜４のみ使用するものとす
る。

【００７０】まず、検出信号を受信すると（Ｓ１０１；
Ｙｅｓ）、割込信号が出力し（Ｓ１０２）、状態レジス
タ７１の対応ビットＦxを“１”にセットし、その後状
態レジスタ７１の内容を履歴レジスタ７２に転送する。
今、検出信号３を受信したとすると、図１２（ａ）及び
（ｂ）に示すように状態レジスタ７１及び履歴レジスタ
７２のビット３がそれぞれ“１”にセットされる。図１
２の図表に示すように検出信号３は割込信号１のグルー
プに属するので、ＣＰＵには割込信号１が出力される。

【００７１】ＣＰＵでは、割込信号の受信により（Ｓ２
０１；Ｙｅｓ）、該当割込ポート（ポート１）を無能化
して、以後の割込みの受付を禁止する（Ｓ２０２）。次
に、割込信号を送信した割込信号生成装置に割込モード
への移行指示を出力する（Ｓ２０３）とともに、履歴レ
ジスタ７２の内容を読み出して（Ｓ２０４）割込要因の
確認、対応処理を実行する（Ｓ２０５、Ｓ２０６）。

【００７２】割込信号生成装置は、ＣＰＵから割込モー
ドへの移行指示を受信すると（Ｓ１０４；Ｙｅｓ）、図
１２の（ｃ）に示すように、割込モードレジスタ７３の
割込信号１を割込モード“１”に設定する（Ｓ１０
５）。これにより制御部１７は、状態レジスタ７１のビ
ット１〜５の内容の履歴レジスタ７２への転送を制限す
る（Ｓ１０６）。すなわち、割込信号１のグループに属
する検出信号１〜５を受信しても、ビット１からビット
５については履歴レジスタ７２には転送しない。

【００７３】割込み処理中にさらに割込みがあると（Ｓ
１０７；Ｙｅｓ）、その割込みが割込信号１のグループ
以外の検出信号である場合には、再び工程Ｓ１０２〜工
程Ｓ１０７及びＣＰＵの工程Ｓ２０１〜工程Ｓ２０６を
繰り返す。その割込みが割込信号１のグループの検出信
号である場合、工程Ｓ１０２〜工程Ｓ１０７の処理が実
行されるが、今、割込モード中であるので、状態レジス
タ７１は更新されるが履歴レジスタ７２の更新は制限さ
れる。したがって、例えば検出信号１を受信したとする
と、状態レジスタ７１は図１２の図表（ｄ）のようにビ
ット１及び３が“１”に設定されるが、履歴レジスタ７
２は図１２の（ｂ）に示すようにビット３のみが“1”
に設定された状態のままである。

【００７４】尚、工程Ｓ１０２により割込信号生成装置
からＣＰＵに割込信号１が出力されることになるが、
今、ＣＰＵの割込ポート１は無能化されているので、Ｃ
ＰＵによる割込み処理は行われない。このように割込み
処理の途中で同じレベルの割込み処理を実行するには、
複雑な制御が必要となるからである。さらに、図１１の
フローチャートでは、割込み処理中と同じ検出信号が発
生しても、割込信号を出力する構成を示したが、後述す
るようにこのような場合には、割込信号１を出力しない
ように構成することも可能である。

【００７５】ＣＰＵによる割込み処理が完了すると（Ｓ
２０６；Ｙｅｓ）、ＣＰＵは割込みモードのクリア要求
を行い（Ｓ２０７）、割込ポート（ポート１）の受信を
可能にして（Ｓ２０８）、当該割込み処理を終了する。

【００７６】割込信号生成装置では、割込モードのクリ
ア要求を受信すると、状態レジスタ７１と履歴レジスタ
７２の内容を比較する（Ｓ１０９）。これらの内容が同
じであれば（Ｓ１１０；Ｙｅｓ）、割込み処理中に同じ
グループ内の検出信号を受信していないので、全ての関
連レジスタ等をリセットして、当該割込み処理を終了す
る。今、割込み処理中に検出信号１を受信しているの
で、状態レジスタ７１と履歴レジスタ７２の内容は、図
１２の（ｂ）と（ｄ）に示す通りに異なっている。この
場合（Ｓ１１０；Ｎｏ）には、さらに工程１０２に戻
り、検出信号１に対応する割込信号１を出力するととも
に、前述と同様の処理（工程Ｓ１０２〜Ｓ１１１）が実
行される。ＣＰＵでも、割込ポートは既に受信可能状態
となっており、前述したような割込み処理（工程Ｓ２０
１〜Ｓ２０８）が実行される。

【００７７】図１３は、割込み処理中に同じグループの
検出信号を受信した場合に、適切に割込み処理を実行す
ることのできる割込処理部１５の他の実施形態１５−５
を示す機能ブロック図である。図１３では、図１０の合
成処理部１６−２における割込モード出力制御部の構成
をわかりやすくするため、割込モード出力制御部７５を
合成処理部の外に取り出した構成としている。すなわち
割込モード出力制御部７５を図６、８等に示した合成処
理部１６の内部に設けることも、合成処理部１６の外に
設けることも可能である。合成処理部１６の内部に割込
モード出力制御部７５を設けることにより図１０の合成
処理部１６−２となる。図１３でも割込信号は１〜４の
４種類を使用する例を示している。

【００７８】図１３では、アンドゲート７６及びインバ
ータ７７は１個しか示していないが、それぞれ４個存在
するものとし、割込モードレジスタ７３の各出力端子１
〜４がそれぞれのアンドゲート７６及びインバータ７７
に別々に接続されているものとする。また、制御部１７
からの状態レジスタ７１と履歴レジスタ７２の比較結果
はライン７４を介して全てのアンドゲート７６に共通に
接続されるものとする。

【００７９】割込モードレジスタ７３の所定の割込信号
対応部分、例えば割込信号１に相当する割込みモードが
設定されると、割込モードレジスタ７３の出力端子１が
“ハイ”または“１”となる。割込モードレジスタ７３
の出力端子１が“ハイ”になるとインバータ７７を介し
て割込信号１のアンドゲートＢ１の1入力が“ロー”に
なり、割込モード期間中、割込信号１の出力はアンドゲ
ートＢ１により無能化される。

【００８０】一方、モードクリア要求を受信すると制御
部１７は状態レジスタ７１と履歴レジスタ７２の内容を
比較し、比較結果が不一致の場合にはライン７４を“ハ
イ”にする。この段階では割込モードレジスタ７３はク
リアされておらず出力端子１からは“ハイ”が出力され
ている。そのため割込モードレジスタ７３の出力端子１
に相当するアンドゲート７６の入力のみがアンド条件を
満足し、“ハイ”を出力する。これにより、割込みモー
ドレジスタの出力端子に対応する割込信号１のオアゲー
トＣ１の1入力が“ハイ”となり、割込信号１が出力さ
れる。その後、制御部１７により割込モードレジスタ７
３がクリアされるよう構成しても、そのまま割込みモー
ドをそのまま保持するよう構成してもよい。比較結果が
一致した場合には、割込モードレジスタ７３はクリアさ
れる。

【００８１】次に、以上の本発明の割込信号生成装置に
使用する割込検出部２０の実施形態を説明する。尚、以
下の説明では、割込処理部１５として、図６に示す割込
処理部１５−２を用いた構成例を示しているが、これは
説明を簡単する便宜上のためであり、その他の実施形態
にかかる割込処理部を使用することも可能である。

【００８２】図１４は、本発明にかかる割込信号生成装
置１０に使用可能な割込検出部の２０の第１の実施形態
の構成を示す機能ブロック図である。割込信号生成装置
１０には、図２の電源異常検知１１、カバーオープン１
２等のセンサの出力信号が入力信号１〜ｎとして入力さ
れる。割込信号生成装置１０には、各入力信号１〜ｎに
対応してそれぞれ割込検出部２０が合計ｎ個設けられて
いる。

【００８３】各割込検出部２０は同じ構成のものを使用
可能であるので、図１４では入力信号１に対応する割込
検出部２０についてのみ内部構成が示されている。

【００８４】割込検出部２０は、パターン生成部２１、
パターン比較部２２及び検出信号生成部２３とから構成
されている。パターン生成部２１では、入力信号から所
定の信号パターンを生成する。パターン生成部２１にお
ける信号パターンの生成は、バスライン２５を介してＣ
ＰＵから設定される条件等によって制御される。パター
ン生成部２１で生成された信号パターンは、パターン比
較部２２に出力される。

【００８５】パターン比較部２２では、パターン生成部
から受信した信号パターンと所定のパターンデータとを
比較する。比較する所定のパターンデータは、バスライ
ン２５を介してＣＰＵ１から送信される。パターン比較
部２２による比較の結果、信号パターンが所定のパター
ンデータと一致すると、一致信号が検出信号生成部２３
と状態記憶レジスタ２４に出力される。

【００８６】状態記憶レジスタ２４は、出力された一致
信号を対応するビット信号として記憶する。ＣＰＵ１
は、割り込み発生後の処理ルーチンで、この状態記憶レ
ジスタの内容を読み取ることにより、割り込み原因を知
ること及びどのようなエラーが発生しているのか等の装
置の状態を確認することが可能となる。尚、割込処理部
１５内に状態記憶部１８を設ける場合には、この状態記
憶レジスタ２４は設ける必要はない。

【００８７】検出信号生成部２３では、一致信号を受信
したときに検出信号を割込処理部１５に送出するかどう
かを確定する。すなわち、一致信号を受信したときに直
ちに検出信号を出力するのではなく、所定の条件を満足
している場合にのみ、検出信号を出力する。これは、各
種の入力信号１〜ｎのいずれかが所定の信号パターンで
あったとしても、さらに他の条件を満足しない限り、ス
リープモードを維持するようにすることを可能にするも
のである。この場合には、検出信号は出力されないため
にＣＰＵ１への割り込みは行われないが、一致信号が発
生した状態は、状態記憶レジスタ２４に記憶される。従
って、後刻割り込みが発生したときに、その事実をＣＰ
Ｕ１から確認可能であり、そのエラー状態等に応じた適
切な処理を行うことが可能である。

【００８８】検出信号を出力するための条件は、バスラ
インを介してＣＰＵ１から設定可能であり、具体的な条
件はその装置の基本設計事項として、自由に設定可能で
ある。

【００８９】このように，入力信号から信号パターンを
生成する条件の設定、一致信号を出力するためのパター
ンデータの設定、及び検出信号を発生するための条件の
設定を、ＣＰＵ１から自由に設定可能である。そのた
め、各種装置の多種多用な実際の使用環境に合わせて、
状況変化の時間軸スケールの相違及び複雑な条件等を考
慮した正確な割りこみ処理を行わせることが可能とな
る。

【００９０】次に図１５を用いて、本発明の割込検出部
２０の第２の実施形態を説明する。図１５は、本発明に
適用する割込検出部２０の第２の実施形態の機能ブロッ
ク図である。図１５においては、パターン生成部２１が
クロック選択部３１及びシフトレジスタ３０により構成
されている。クロック選択部３１には、分周器３７で複
数のクロックに分周されたクロックが入力され、クロッ
ク選択情報記憶部３２の出力により使用するクロックが
選択される。このようにクロックを選択可能とすること
により、検知しようとする事象に対応する適切なクロッ
クを使用して、信号パターンを生成することが可能とな
る。

【００９１】どのクロックを使用するかは、ＣＰＵ１か
ら予めクロック選択情報記憶部３２に設定され、必要に
応じて、ＣＰＵ１から適宜変更可能である。また、分周
器３７を割込検出部２０の外に設けたのは、入力信号１
〜ｎに共通して１個の分周器３７を設けることにより、
全ての割込検出部２０に複数のクロックを提供すること
ができるようにするためである。

【００９２】シフトレジスタ３０には、入力信号１が入
力され、選択されたクロック信号により、順次シフトさ
れる。図１５では、４段のシフトレジスタを使用してい
るが、４段以上又は以下のシフトレジスタを用いること
も可能である。シフトレジスタ３０の各出力段の出力信
号は信号パターンとして、パターン比較部２２に出力さ
れる。

【００９３】パターン比較部２２は、一致検出部３３と
パターンデータ記憶部３４とから構成されている。一致
検出部３３は、予めＣＰＵ１からパターンデータ記憶部
３４に設定されたパターンデータとシフトレジスタ３０
の各出力段からのパラレル出力とを比較し、一致した場
合に一致信号を状態記憶レジスタ２４及び検出信号生成
部２３に出力する。

【００９４】検出信号生成部２３は、状態変化検出部３
５と、割込設定レジスタ３６とからなる。状態変化検出
部３５は割込設定レジスタ３６に記憶している条件を満
たしているときに検出信号を出力する。割込設定レジス
タ３６への条件設定は、バスライン２５を介してＣＰＵ
１から制御される。

【００９５】図１６を用いて、シフトレジスタ３０の出
力と、一致信号の関係を説明する。図１６は、クロック
と、入力信号１と、一致信号の出力タイミングを示すタ
イミングチャートである。尚、この例では、パターンデ
ータとして“１１１０”が設定されているものとする。

【００９６】今、所定のクロックが選択され、入力信号
１が図１６に示すタイミングでハイレベル（以下“Ｈ”
と表示する）になったとする。尚、本シフトレジスタ
は、クロックの立ち上がりでシフト入力データを順次シ
フトするものとする。クロック“０”の立ち上がりタイ
ミングでは、入力信号１はローレベル（以下“Ｌ”と表
示する）であるので、シフトレジスタ３０は入力信号の
変化を捉えることはできない。従って、この時点では、
シフトレジスタ３０の各出力段の出力は“００００”で
ある。

【００９７】次のクロック信号であるクロック“１”の
立ち上がり時には入力信号１は“Ｈ”になっているの
で、シフトレジスタ３０の出力段１から“Ｈ”が出力さ
れる。従って、この時点におけるシフトレジスタ３０の
各出力段の出力は“１０００”である。

【００９８】クロック“２”の立ち上がり時にも入力信
号１は入力されているので、このタイミンでは、出力段
１及び３の出力が“Ｈ”になり、シフトレジスタ３０の
各出力段の出力は“１１００”となる。

【００９９】同様にして、クロック“３”のときのシフ
トレジスタ３０の各出力段の出力は“１１１０”とな
る。これは、パターンデータ“１１１０”と一致するの
で、サンプリング信号のタイミングで、一致信号が
“Ｈ”となる。

【０１００】クロック“４”のタイミングでは、シフト
レジスタ３０の各出力段の出力は“１１１１”となるの
で、パターンデータ“１１１０”と一致せず、一致信号
はこれ以後出力されない。このような構成とすることに
より、以下のような効果を得ることができる。まず、一
定期間以上連続して信号の入力が無い限り一致信号は出
力されないために、ノイズによる誤動作を防止できる。
また、パターンデータ“１１１０”と一致した場合だけ
一致信号を出力する構成であるので、入力信号が長期間
継続している場合でも一致信号は、パターンが一致して
いる所定の期間だけした出力されず、割込信号が連続し
て出力されることを防止することができる。

【０１０１】逆に一致信号を連続して出力させておき、
検出信号生成部２３において、他の条件で割込信号の発
生を制御したい場合には、一致信号が発生したらその状
態をラッチ又はフリップフロップ等で保持するように構
成することも可能である。また、パターンデータを“１
１１１”と設定しておくことにより、一致信号を保持さ
せることもできる。パターンデータが“１１１１”に設
定されていると、図１６の最下段に示す通り、シフトレ
ジスタ３０の全出力が“Ｈ”になった後、入力信号１が
“Ｈ”である限り、一致信号が継続して出力される。こ
のようにパターンデータを“１１１１”と設定して一致
信号を連続出力させる場合には、入力信号１〜ｎが無く
なると、自動的に一致信号も出力されないので、ラッチ
等に記憶させる場合と異なりリセット動作が不要である
という効果も有する。

【０１０２】このように、信号パターンとパターンデー
タとが一致するときに検出信号を出力する構成とするこ
とにより、ホスト装置５０からの制御データにより、Ｃ
ＰＵ１をスリープモードから動作モードに遷移させるこ
とが可能となる。

【０１０３】図１７を用いて説明する。図１７は、スリ
ープモード中のプリンタのような通信端末装置６０を、
本発明にかかる割込信号生成装置１０を使用して、ホス
ト装置５０から動作モードに遷移させる場合を説明する
ための機能ブロック構成図である。図１７には、ホスト
装置５０と、ホスト装置に接続された通信端末装置（例
えばプリンタ）６０を示しており、通信端末装置６０は
本発明にかかる割込信号生成装置１０を有している。図
１７では、説明を簡単にし、説明の要点をわかりやすく
するため、通信端末装置６０の詳細部分は省略してあ
る。今、通信端末装置６０の割込信号生成装置１０のパ
ターンデータ記憶部３４（図１５）にはパターンデータ
“１１１０”が記憶されているものとする。

【０１０４】ホスト装置５０が通信端末６０のＣＰＵ１
を動作モードに遷移させることを希望する場合、ホスト
装置５０はデータ“１１１０”を通信端末６０に送信す
る。通信端末６０のレベル変換部２７、プロトコル変換
部２８及び割込信号生成装置１０は、ＣＰＵ１がスリー
プモード中であっても、動作している。従って、ホスト
装置５０から送信されたデータ“１１１０”は受信さ
れ、レベル変換器２７、プロトコル変換器２８を経て、
割込信号生成装置１０のシフトレジスタ３０に入力され
る。

【０１０５】今、パターンデータ記憶部３４にはパター
ンデータ“１１１０”が記憶されているので、一致検出
部から一致信号が出力される。これにより、検出信号生
成部２３から割込処理部１５に検出信号が出力される。
割込処理部１５では、検出信号に基づき割込信号を作成
し割込ライン２６を介してＣＰＵ１は割込ポートに割込
信号を送出する。これにより、ＣＰＵ１は割込み処理ル
ーチンによりスリープモードから動作モードに遷移す
る。

【０１０６】ホスト装置５０からの受信データ“１１１
０”を、シフトレジスタ３０に設定する方法は、当業者
にとって周知の各種の手段を採用可能であるが、ここで
は、シリアルインターフェースの場合と、パラレルイン
ターフェースの場合とに分けた代表的な例を説明する。

【０１０７】シリアルインターフェースの場合、プロト
コル変換部２８から、受信データを所定のクロックに同
期させてシリアルデータとしてシフトレジスタ３０に出
力するよう構成する。このとき、クロック選択部３１に
より、シリアルデータの同期クロック（図示せず）をシ
フトクロックとして選択することにより、プロトコル変
換部２８から受信データがシリアルにシフトレジスタ３
０に入力される。パラレルインターフェースの場合に
は、例えば、受信データ“１１１０”をシフトレジスタ
３０にパラレルに直接入力するように構成する。

【０１０８】図１８を用いて、本発明に適用可能な割込
検出部２０の第３の実施形態を説明する。図１８は、第
３の実施形態にかかる割込検出部２０の機能ブロック図
を示す。図１８の割込検出部２０と図１６の割込検出部
２０の違いは、図１８の割込検出部２０においては、ク
ロック選択部３１とシフトレジスタ３０の間にタイマ３
８と、タイマ選択記憶部３９を設けたことである。この
ような構成とすることにより、シフトレジスタ３０に入
力するクロック信号の周期をさらに変化させることがで
き、シフトクロックを種々変化させることが可能とな
る。

【０１０９】次に図１９を用いて本発明に適用可能な割
込検出部２０の第４の実施形態を説明する。図１９は、
割込検出部２０の第４の実施形態の機能ブロック図であ
り、既に説明した他の実施形態との共通部分は１部省略
して示している。既述した他の実施形態と異なる部分
は、検出信号生成部２３が、１６ビットカウンタ４１、
カウント比較部４２及びカウント記憶部４３とから構成
されている点である。

【０１１０】この実施形態では、一致信号は１６ビット
カウンタ４１のイネーブル入力端子Ｅｎ及びクリア入力
端子とＣＬＲに入力されている。従って、一致信号が出
力されている限り、カウントし続けるが、一致信号が出
力されないとリセットされ、次の一致信号が出力された
ときに再びカウントを再開する。このような構成は、一
定の期間以上一致信号が連続して長期間出力される場合
に有用である。尚、本実施形態では、１６ビットカウン
タ４１を使用しているが、これは例示であり、１６ビッ
ト以上のカウンタ又はこれ以下のカウンタを使用するこ
ともできる。

【０１１１】１６ビットカウンタ４１の出力はカウント
比較部４２に入力される。カウント比較部４２にはカウ
ント記憶部４３からの出力も入力されており、両入力が
比較される。カウント記憶部４３には、予めＣＰＵ１に
より所定のカウントが設定されている。１６ビットカウ
ンタ４１のカウントとカウンタ記憶部４３のカウントが
一致すると、検出信号が割込処理部１５に出力される。
割込処理部１５は、検出信号に基づき所定の順位の割込
信号を作成し、作成した割込信号を割込ライン２６を介
してＣＰＵ１の割込ポートに送信する。割込ポートに割
込信号が入力されるとＣＰＵが起動され、ＲＯＭ８又は
ＲＡＭ９に記憶された割込み処理ルーチンに従って、割
込原因の確認及び必要な対応処理等が実行される。

【０１１２】このような第４の実施形態にかかる割込検
出部２０は、通常の信号より長い入力信号１〜ｎの存在
を条件に割込信号を発生させる場合に有効である。長い
入力信号の存在を短い周期のクロックで検知する場合に
はシフトレジスタ３０の出力段の数を相当数増やす必要
がある。一方、入力信号１〜ｎは多種多様であるので、
パターン生成部２１の入力信号を一律に長くすることは
できない。例えば、割込要因として判断する場合に必要
な信号の周期は、短いものと長いものでは１０００倍を
超える場合（短い信号では２０μｓ、長い信号では２０
ｍｓ等）も考えられる。

【０１１３】検知しようとする入力信号の長さが１００
０倍も長くなると、分周器３７により対応する周波数の
クロックを作成することは現実的ではないばかりでな
く、正確なパターン生成ができなくなるという問題があ
る。シフトレジスタ３０ではシフトクロックの立ち上が
り又は立下りのタイミングで入力信号をサンプリングす
る。したがって、シフトクロックの１周期の中間で入力
信号１〜ｎが無くなっても、次のサンプリングタイムに
入力信号１〜ｎが存在すると、何事もなかったように入
力信号が順次シフトされてしまい、その変化を認識でき
ない。

【０１１４】シフトクロックの周期が長くなるとこのよ
うな危険が大きくなるので、シフトクロックの周期をあ
まり長くすることは好ましくない。これは、割込検出部
２０の第３の実施形態においてタイマ３８により、クロ
ックの周期を長くするようにした場合にも同様である。

【０１１５】このような問題をさけるために、短い周期
のシフトクロックを使用するとすると、長い入力信号の
信号パターンを生成するためには、パターン生成部２１
のシフトレジスタ３０のシフト段を非常に長くしなけれ
ばならない。

【０１１６】以上の説明でわかるように、図１９に示す
第４の実施形態にかかる割込検出部２０は、その入力信
号の性質に応じて、第２又は第３の実施形態にかかる割
込検出部２０とを組み合せて使用する場合に極めて有用
となる。すなわち、一般的な長さの入力信号の割込検出
には第２又は第３の実施形態の割込検出部２０を使用
し、これらの入力信号よりかなり長い入力信号の割込検
出には第４の実施形態にかかる割込検出部２０を使用す
るというように、異なる種類の割込検出部２０を組み合
せて使用することができる。

【０１１７】次に図２０のタイミングチャートを用い
て、図１９の割込検出部２０により検出信号が出力され
るタイミングを説明する。１６ビットカウンタ４１はク
ロック信号２によりカウントされる。非常に長い入力信
号を検出する場合には、一般的には、クロック信号２は
パターン生成部２１のクロック１より長いクロックを使
用することが好ましい。一致信号が“Ｌ”から“Ｈ”に
変化すると、カウンタイネーブルが“Ｈ”となり、カウ
ントが開始される。１６ビットカウンタ４１のカウント
がカウント記憶部４３のカウント一致すると、一致信号
が出力されて、これにより検出信号が一定期間出力され
る。

【０１１８】一致信号がカウント一致前に出力されなく
なると（破線で表示）、カウンタはクリアされ（図２０
最下段）、カウント一致信号が出力されない。そのため
検出信号も出力されず、割込は発生しない。

【０１１９】

【発明の効果】以上説明したように、本発明によると、
動作環境の変化を検知するために設けられた多くのセン
サ等からの受信信号に対応して出力される割込信号の順
位を適宜変更可能な割込信号生成装置を提供することが
可能となる。この場合には、装置の稼動中に動的に割込
信号の順位の変更を行うよう構成することも可能であ
る。また他の実施態様によると、必要に応じてグループ
化し、受信した入力信号又はグループ化した信号毎に対
応する順位の割込信号作成することも可能となり、さら
に、通常動作時だけでなくスリープモード中のＣＰＵに
対して割込信号を送出するように構成することも可能と
なる。

【０１２０】さらに他の態様によると、同時に複数の割
込要因が発生した場合でも割込信号の出力を制御可能で
ある。また、本発明の割込信号生成装置は、割り込み設
定条件の自由度の高く、多種多様な設計使用に利用可能
であるという効果を有する。

【図面の簡単な説明】

【図１】本発明の割込信号生成装置の第１の実施形態を
示す図である。

【図２】本発明にかかる割り込み信号発生装置をプリン
タに使用する場合の構成を示す図である。

【図３】割り込み信号を発生させて、ＣＰＵ１をスリー
プモードから動作モードに遷移させる要因を例示する図
である。

【図４】本発明の割込信号生成装置の第２の実施形態を
示す図である。

【図５】割込処理部の順位変更部として使用可能なエン
コーダの例を示す図である。

【図６】本発明の割込信号生成装置の第３の実施形態を
示す図である。

【図７】入力信号を所定のグループにまとめたグループ
化の例を示す図である。

【図８】第３の実施形態の合成処理部として使用可能
な、エンコーダを示す図である。

【図９】本発明の割込信号生成装置の第４の実施形態を
示す図である。

【図１０】割込み処理中に同じグループの検出信号を受
信した場合に対応可能な割込処理部１５−４を示す機能
ブロック図である。

【図１１】割込信号生成装置の割込信号出力の処理手順
と、ＣＰＵによる割込み処理の手順を示すフローチャー
トである。

【図１２】状態レジスタ７１、履歴レジスタ７２、割込
モードレジスタ７３の設定内容の例を示す図表である。

【図１３】割込処理部の他の実施形態１５−５を示す機
能ブロック図である。

【図１４】本発明に適用可能な割込検出部の２０の実施
形態の構成を示す機能ブロック図である。

【図１５】本発明に適用可能な割込検出部の２０の第２
の実施形態を示す機能ブロック図である。

【図１６】割込検出部の２０の第２の実施形態のクロッ
ク入力と、入力信号と、一致信号の関係を示すタイミン
グチャートである

【図１７】スリープモード中のプリンタのような通信端
末装置６０を、本発明にかかる割込信号生成装置１０を
使用して、ホスト装置５０から動作モードに遷移させる
場合を説明するための機能ブロック構成図である。

【図１８】本発明に適用可能な割込検出部の２０の第３
の実施形態にかかる割込検出部２０の機能ブロック図で
ある。

【図１９】本発明に適用可能な割込検出部の２０の第４
の実施形態の機能ブロック図であり、他の実施形態との
共通部分を１部省略して示してある。

【図２０】第４の実施形態に係る図１９の割込検出部２
０において、検出信号の出力を説明するタイミングチャ
ートである。

【符号の説明】

１ ＣＰＵ ２ 印刷機構 ４ 印刷機構駆動回路 ７ インタフェース ８ ＲＯＭ ９ ＲＡＭ １０ 割込信号生成装置 １１ 電源異常検出装置 １２ 印字用紙検知装置 １３ カバーオープン検知装置 １４ インク無し検知装置 １５ 割込処理部 １６ 合成処理部 １６−１〜ｎ 合成処理部のエンコード部 １７ 制御部 １８ 状態記憶部 １９ 順位変更部 １９−１〜ｍ 順位変更部のエンコード部 ２０ 割込検出部 ２１ パターン生成部 ２２ パターン比較部 ２３ 検出信号生成部 ２４ 状態記憶レジスタ ２５ バスライン ２６ 割込信号ライン ２９ 割込信号生成部 ３０ シフトレジスタ ３１ クロック選択部 ３２ クロック選択情報記憶部 ３３ 一致検出部 ３４ パターンデータ記憶部 ３５ 状態変化検出部 ３６ 割込設定レジスタ ４１ １６ビットカウンタ ４２ カウント比較部 ４３ カウント記憶部 ４５ 順位変更部のエンコード部 ４６ 順位変更部の選択レジスタ ５０ ホスト装置 ６０ 通信端末装置（プリンタ） ６２ 構成処理部の選択レジスタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C061 AP01 HK11 HK19 HV04 HV10 HV13 HV14 HX10 5B011 KK12 LL11 LL13 5B098 BA01 BA13 BB05 CC01 CC08

Claims (19)

【特許請求の範囲】
1. 【請求項１】 センサまたは監視装置からの出力信号に
   基づき複数種類の割込要因の発生を監視し、割込要因の
   発生を検出したときに各割込要因毎に異なる種類の検出
   信号を出力する割込検出部と、 前記検出信号を受信したときに割込要因に対応する所定
   の順位の割込信号を出力する割込信号出力部と、前記割
   込要因に対応して出力される割込信号の順位の設定を変
   更可能に記憶する順位設定部とを含む割込処理部と、を
   備えることを特徴とする割込信号生成装置。
2. 【請求項２】 割込処理部の前記順位設定部は、前記順
   位の設定を、ＣＰＵ及び／又は外部入力装置からの信号
   に基づいて変更可能であることを特徴とする請求項１に
   記載の割込信号生成装置。
3. 【請求項３】 前記割込検出部は、スリープモード中の
   ＣＰＵのウェイクアップイベントの発生を検出して検出
   信号を出力する検出部を備えることを特徴とする請求項
   １又は２に記載の割込み信号生成装置。
4. 【請求項４】 割込要因の監視対象装置が稼動中であっ
   ても、前記割込要因に対する前記割込信号の順位の設定
   を随時変更可能であることを特徴とする請求項２又は３
   に記載の割込信号生成装置。
5. 【請求項５】 センサまたは監視装置からの出力信号に
   基づいて複数種類の割込要因の発生を監視し、割込要因
   の発生を検出したときに各割込要因毎に生成される複数
   の検出信号を出力する割込検出部と、 前記割込検出部から受信した前記複数の検出信号の一部
   又は全部を２以上のグループに分割するグループ設定部
   と、前記各グループに属する前記複数の検出信号が所定
   の条件を満足するときに所定の順位の割込信号を生成し
   て出力する割込信号出力部とを有する割込処理部と、を
   備えることを特徴とする割込信号生成装置。
6. 【請求項６】 前記割込処理部は、前記グループに属す
   る複数の前記検出信号の論理和条件に基づいて該グルー
   プに割り当てられた前記割込信号を生成することを特徴
   とする請求項５に記載の割込信号生成装置。
7. 【請求項７】 前記割込処理部は、前記割込信号の１単
   位を構成するグループを確定するための前記グループ設
   定部の設定及び変更を、ＣＰＵ及び／又は外部入力装置
   からの信号に基づいて制御可能であることを特徴とする
   請求項５又は６に記載の割込信号生成装置。
8. 【請求項８】 前記割込処理部はさらに、各グループに
   対応する割込信号の順位を変更可能であることを特徴と
   する請求項５〜６のいずれか１項に記載の割込信号生成
   装置。
9. 【請求項９】 前記割込検出部は、スリープモード中の
   ＣＰＵのウェイクアップイベントの発生を検出して検出
   信号を出力する検出部を備えることを特徴とする請求項
   ５〜８のいずれか１項に記載の割込信号生成装置。
10. 【請求項１０】 割込要因の監視対象装置が稼動中であ
    っても、前記グループ設定部のグループ設定及び／又は
    変更を行うことが可能であることを特徴とする請求項５
    〜９のいずれか１項に記載の割込信号生成装置。
11. 【請求項１１】 センサまたは監視装置からの出力信号
    に基づいて複数種類の割込要因の発生を監視し、割込要
    因の発生を検出したときに各割込要因毎に生成される複
    数の検出信号を出力する割込検出部と、 前記割込検出部から受信した前記検出信号に基づき所定
    の割込信号を出力する割込信号出力制御部と、 前記複数の検出信号の受信状態を記憶する状態記憶部
    と、 前記割込信号の出力後の割込み処理中に受信した前記検
    出信号を前記状態記憶部に記憶し、現在の割込み処理の
    終了後に、前記状態記憶部に記憶した検出信号に基づき
    対応する割込信号を出力させるよう前記状態記憶部及び
    前記割込出力部を制御する割込モード制御部と、を備え
    ることを特徴とする割込信号生成装置。
12. 【請求項１２】前記割込信号出力制御部は、前記割込検
    出部から受信した前記複数の検出信号の一部又は全部を
    ２以上のグループに分割するグループ設定部と、前記グ
    ループ設定部により設定されたグループに属する前記複
    数の検出信号のいずれかを受信したときに該グループに
    割り付けられた所定の順位の割込信号を生成して出力す
    る割込信号出力部とを備え、 前記割込モード制御部は、割込み処理中に該割込み処理
    の原因となった検出信号と同一グループに属する前記検
    出信号を受信したときに、該検出信号を他の検出信号と
    区別可能に前記状態記憶部に記憶し、現在の割込み処理
    の終了後に、前記区別可能に記憶した検出信号に対応す
    る割込信号を出力させるよう前記割込信号出力部を制御
    することを特徴とする請求項１１に記載の割込信号生成
    装置。
13. 【請求項１３】 前記割込モード制御部は、前記割込み
    処理中に前記状態記憶部に記憶した検出信号または前記
    区別可能に記憶した検出信号に対応する割込信号の出力
    を、現在の割込み処理が終了するまで禁止することを特
    徴とする請求項１１又は１２に記載の割込信号生成装
    置。
14. 【請求項１４】 前記状態記憶部は、前記検出信号の受
    信内容を順次記憶する状態レジスタと、前記状態レジス
    タの記憶内容と同一内容を記憶しており状態レジスタの
    記憶内容の変更に応じて記憶内容を更新する履歴レジス
    タとを備えており、 前記割込モード制御部は、割込み処理中に該割込み処理
    の原因となった検出信号と同一グループに属する前記検
    出信号を受信したときに、該受信した検出信号に対応す
    る部分の前記履歴レジスタの更新を禁止し、割込み処理
    の終了後に前記状態レジスタと前記履歴レジスタとを比
    較して記憶内容に不一致が存在するときに不一致部に対
    応する割込信号を出力するよう前記割込信号出力部を制
    御することを特徴とする請求項１１に記載の割込信号生
    成装置。
15. 【請求項１５】 以下の工程を備えることを特徴とする
    割込信号の生成方法。 (a) 各種設定条件の変更要求の有無、及び割込要因の
    発生を監視する監視工程と、(b) 所定の設定変更要求
    に応じて、割込要因に対応して出力される割込信号の順
    位の設定を変更する工程と、(c) 割込要因の発生を検
    知したときに前記順位の設定に従い、検知した割込要因
    に対応する順位の割込信号を出力する工程。
16. 【請求項１６】 前記監視工程(b)はさらに、動作モー
    ドの変更時に前記順位の設定を変更することを特徴とす
    る請求項１５に記載の割込信号の生成方法。
17. 【請求項１７】 (a) 複数の検出信号の発生の有無を
    少なくとも１以上のグループ単位で監視する監視工程
    と、(b) 前記グループに属する検出信号のいずれか１
    個について前記検出信号を受信したときに、該検出信号
    の属する前記グループに対応する割込信号を出力するこ
    とを特徴とするの割込信号の生成方法。
18. 【請求項１８】 前記監視工程(a)はさらに、前記グル
    ープ構成の変更要求の有無を監視する工程と、前記グル
    ープ構成の変更要求に応じて前記グループを構成する前
    記検出信号を変更する工程とを含むことを特徴とする請
    求項１７に記載の割込信号の生成方法。
19. 【請求項１９】 以下の工程を備えることを特徴とする
    割込信号の生成方法。 (a) 割込要因の発生を監視して、割込要因が発生した
    ときに検出信号生成して出力する工程と、(b) 前記検
    出信号を受信したときに、該受信した前記検出信号に対
    応する割込信号を出力する工程と、(c) 前記割込信号
    の出力による割込み処理の実行処理の開始により割込処
    理モードに移行し、後続する割込要因の発生を監視する
    工程と、(d) 割込モード中に割込要因が発生すること
    により検出信号を受信したときに受信した検出信号を記
    憶する工程と、(e) 割込モードが終了したときに、前
    記割込モード中に後続の検出信号を受信したか否か確認
    し、当該検出信号を受信しているときには前記工程(b)
    〜工程(e)の処理を繰り返し、当該検出信号を受信して
    いないときには、前記監視工程(a)の処理に移行する工
    程。