JP2002050133A - ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 再生時と停止時で異なる変調を行うことによ
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にする。 【解決手段】 パラレル−シリアル変換器３は、第１の
伝送信号Ｓ₁と第２の伝送信号Ｓ₂とをパラレルに入力
し、第１の伝送信号Ｓ₁生成時のサンプリングクロック
の１サンプリング周期内に２倍のレートで第１の伝送信
号Ｓ₁と第２の伝送信号Ｓ₂とを交互にシリアル出力す
る。タイミングコントローラー６は、第１の伝送信号Ｓ
₁を再生するときには第１の伝送信号Ｓ₁の位相を反転さ
せた逆相信号を上記第２の伝送信号Ｓ₂として切り換え
スイッチ４からパラレル−シリアル変換器３に出力さ
せ、第１の伝送信号Ｓ₁を停止するときには第１の伝送
信号Ｓ₁と同相の同一信号を第２の伝送信号Ｓ₂として切
り換えスイッチ４からパラレル−シリアル変換器３に出
力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デルタシグマ変調
により得た１ビット信号を復調装置側に伝送するために
変調するディジタル信号変調装置及び方法、そのディジ
タル信号変調装置及び方法による変調信号を受け取り復
調するディジタル信号復調装置及び方法、並びにディジ
タル信号伝送装置に関する。

【０００２】

【従来の技術】ΔΣ変調された高速１ビット・オーディ
オ信号は、従来のデジタルオーディオに使われてきたデ
ータのフォーマット（例えばサンプリング周波数４４.
１kHz、データ語長１６ビット）に比べて、非常に高い
サンプリング周波数と短いデータ語長（例えばサンプリ
ング周波数が４４.１kHzの６４倍でデータ語長が１ビッ
ト）といった形をしており、広い伝送可能周波数帯域を
特長にしている。また、ΔΣ変調により１ビット信号で
あっても、６４倍というオーバーサンプリング周波数に
対して低域であるオーディオ帯域において、高いダイナ
ミックレンジをも確保できる。この特徴を生かして高音
質のレコーダーやデータ伝送に応用することができる。

【０００３】ΔΣ変調回路自体はとりわけ新しい技術で
はなく、回路構成がIC化に適していて、また比較的簡単
にAD変換の精度を得ることができることから従来からAD
コンバータの内部などではよく用いられている回路であ
る。

【０００４】このΔΣ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。

【０００５】

【発明が解決しようとする課題】ところで、１ビットオ
ーディオ信号を再生する１ビット信号再生装置におい
て、再生の途中の停止状態では一般的にミュートパター
ンと呼ばれるオーディオ帯域よりもはるかに高い周波数
にのみ線スペクトルをもつ固定パターンの繰り返し信号
へと切り換えられる。

【０００６】このミュートパターンはオーディオ帯域の
スペクトラムがない反面、帯域外に非常に高いレベルの
線スペクトルを持つため、アナログオーディオ信号に戻
すさいにアナログローパスフィルターへの負担が大きい
ので、アナログオーディオ信号を品質良く生成できな
い、という問題があった。

【０００７】本発明は、上記実情に鑑みてなされたもの
であり、再生時と停止時で異なる変調を行うことによ
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にするディジタル
信号変調装置及び方法の提供を提供する。

【０００８】また、本発明は、上記実情に鑑みてなされ
たものであり、停止状態では復調後の信号に固有のスペ
クトラムを持たないミュート信号を再生するディジタル
信号復調装置及び方法の提供を目的とする。

【０００９】また、本発明は、上記実情に鑑みてなされ
たものであり、再生時と停止時で異なる変調を行うこと
により、停止状態でも復調後の信号に固有のスペクトラ
ムを持たないミュート信号への変換を可能にするディジ
タル信号伝送装置の提供を目的とする。

【００１０】

【課題を解決するための手段】本発明に係るディジタル
信号変調装置は、上記課題を解決するために、デルタシ
グマ変調により得た第１の１ビット信号を差動型の復調
装置に伝送するために変調するディジタル信号変調装置
において、上記第１の１ビット信号の位相を反転又は同
一とした第２の１ビット信号を切り換えて出力する切り
換え手段と、上記第１の１ビット信号と、上記切り換え
手段からの第２の１ビット信号とをパラレルに入力し、
上記第１の１ビット信号生成時のサンプリングクロック
の１サンプリング周期内に２倍のレートで第１の１ビッ
ト信号と第２の１ビット信号とを交互にシリアル出力す
るパラレル−シリアル変換手段と、上記第１の１ビット
信号を再生するときには上記第１の１ビット信号の位相
を反転させた逆相信号を上記第２の１ビット信号として
上記切り換え手段から上記パラレル−シリアル変換手段
に出力させ、上記第１の１ビット信号を停止するときに
は上記第１の１ビット信号と同相の同一信号を上記第２
の１ビット信号として上記切り換え手段から上記パラレ
ル−シリアル変換手段に出力させる制御手段とを備え
る。

【００１１】すなわち、このディジタル信号変調装置
は、再生時は通常の差動伝送同様、第１のオリジナル１
ビット伝送信号に加え、逆相の１ビット信号を第２の伝
送信号として合わせて転送し、また停止時には第１の伝
送信号であるオリジナル１ビットミュートパターン信号
に加え、逆相のさらに反転パターン、すなわちオリジナ
ル１ビットミュートパターン信号を第２の伝送信号とし
て、そのまま転送する。また再生、停止時の切り換え点
では、第２の伝送信号を反転させるタイミングを適切に
コントロールを行う。

【００１２】これによりディジタル信号復調装置におい
て、変調された第１及び第２の１ビット伝送信号の差分
をとることにより、再生時には「＋」、「−」の２値か
らなる元の１ビット信号に復調されるが、停止時にはセ
ンター「０」の信号に復調されるため、固有のスペクト
ラムを持たないミュート信号を得ることが可能となり、
これらにより上記課題を解決する。

【００１３】また、本発明に係るディジタル信号変調装
置は、上記課題を解決するために、デルタシグマ変調に
より得た第１の１ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調装置において、
上記第１の１ビット信号の位相を逆相から同相、及び同
相から逆相へとクロスフェード処理によって切り換えた
第２の１ビット信号を出力するクロスフェード処理手段
と、上記第１の１ビット信号と、上記クロスフェード処
理手段からの第２の１ビット信号とをパラレルに入力
し、上記第１の１ビット信号生成時のサンプリングクロ
ックの１サンプリング周期内に２倍のレートで第１の１
ビット信号と第２の１ビット信号とを交互にシリアル出
力するパラレル−シリアル変換手段と、上記第１の１ビ
ット信号を再生するときには上記第１の１ビット信号の
位相を上記クロスフェード処理手段により徐々に同相か
ら逆相とした第２の１ビット信号を上記パラレル−シリ
アル変換手段に入力させ、上記第１の１ビット信号を停
止するときには上記第１の１ビット信号の位相を上記ク
ロスフェード処理手段により徐々に逆相から同相とした
第２の１ビット信号を上記パラレル−シリアル変換手段
に入力させる制御手段とを備える。

【００１４】また、本発明に係るディジタル信号変調方
法は、上記課題を解決するために、デルタシグマ変調に
より得た第１の１ビット信号を復調装置側に伝送するた
めに上記第１の１ビット信号に関連する第２の１ビット
信号を用いて変調するディジタル信号変調方法におい
て、オリジナル信号である第１の１ビット信号と、上記
第２の１ビット信号とをパラレルに入力し、上記第１の
１ビット信号生成時のサンプリングクロックの１サンプ
リング周期内に２倍のレートで第１の１ビット信号と第
２の１ビット信号とを交互にシリアル出力する際、上記
第１の１ビット信号を再生するときには上記第１の１ビ
ット信号の位相を反転させた逆相信号を上記第２の１ビ
ット信号とし、上記第１の１ビット信号を停止するとき
には上記第１の１ビット信号と同相の同一信号を上記第
２の１ビット信号とする。

【００１５】また、本発明に係るディジタル信号変調方
法は、上記課題を解決するために、デルタシグマ変調に
より得た第１の１ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調方法において、
オリジナル信号である第１の１ビット信号と、上記第１
の１ビット信号の位相を逆相から同相、及び同相から逆
相へとクロスフェード処理によって切り換えた第２の１
ビット信号とをパラレルに入力し、上記第１の１ビット
信号生成時のサンプリングクロックの１サンプリング周
期内に２倍のレートで第１の１ビット信号と第２の１ビ
ット信号とを交互にシリアル出力する際、上記第１の１
ビット信号を再生するときには上記第１の１ビット信号
の位相を上記クロスフェード処理により徐々に同相から
逆相とした第２の１ビット信号を入力させ、上記第１の
１ビット信号を停止するときには上記第１の１ビット信
号の位相を上記クロスフェード処理により徐々に逆相か
ら同相とした第２の１ビット信号を入力させる。

【００１６】本発明に係るディジタル信号復調装置は、
上記課題を解決するために、デルタシグマ変調により得
られた第１の１ビット信号を再生するときに、上記第１
の１ビット信号の位相を反転させた逆相信号を第２の１
ビット信号として上記第１の１ビット信号生成時のサン
プリングクロックの１サンプリング周期内に２倍のレー
トで第１の１ビット信号と交互に切り換えてシリアル出
力し、上記第１の１ビット信号を停止するときに、上記
第１の１ビット信号と同相の同一信号を上記第２の１ビ
ット信号として同様に交互に切り換え出力する、ディジ
タル信号変調装置から伝送されてきた変調信号を復調し
て再生するディジタル信号復調装置であって、上記ディ
ジタル信号変調装置から伝送されてきた変調信号を第１
の１ビット信号と、第２の１ビット信号にパラレル変換
するシリアル−パラレル変換手段と、上記シリアル−パ
ラレル変換手段でパラレル変換された上記第１の１ビッ
ト信号から上記第２の１ビット信号を減算する減算手段
とを備える。

【００１７】また、本発明に係るディジタル信号復調装
置は、上記課題を解決するために、デルタシグマ変調に
より得られた第１の１ビット信号を再生するときに、上
記第１の１ビット信号の位相を反転させた逆相信号を第
２の１ビット信号として上記第１の１ビット信号生成時
のサンプリングクロックの１サンプリング周期内に２倍
のレートで第１の１ビット信号と第２の１ビット信号と
を交互に切り換えてシリアル出力し、上記第１の１ビッ
ト信号を停止するときに、上記第１の１ビット信号と同
相の同一信号を上記第２の１ビット信号として同様に交
互に切り換え出力する、ディジタル信号変調装置から伝
送されてきた変調信号を復調して再生するためのディジ
タル信号復調方法であって、上記ディジタル信号変調装
置から伝送されてきた変調信号を第１の１ビット信号
と、第２の１ビット信号にパラレル変換し、上記パラレ
ル変換された上記第１の１ビット信号から上記第２の１
ビット信号を減算した減算出力からアナログオーディオ
信号を抽出する。

【００１８】本発明に係るディジタル信号伝送装置は、
上記課題を解決するために、デルタシグマ変調により得
たオリジナル信号である第１の１ビット信号と、上記第
１の１ビット信号に関連する第２の１ビット信号とをパ
ラレルに入力し、上記第１の１ビット信号生成時のサン
プリングクロックの１サンプリングクロック周期内に２
倍のレートで交互にシリアル出力する際、上記第１の１
ビット信号を再生するときには上記第１の１ビット信号
の位相を反転させた逆相信号を上記第２の１ビット信号
とし、上記第１の１ビット信号を停止するときには上記
第１の１ビット信号と同相の同一信号を上記第２の１ビ
ット信号とするディジタル信号変調装置と、上記ディジ
タル信号変調装置から伝送路を介して伝送されてきた変
調信号を第１の１ビット信号と、第２の１ビット信号に
パラレル変換し、上記パラレル変換された上記第１の１
ビット信号から上記第２の１ビット信号を減算した減算
出力からアナログオーディオ信号を抽出するディジタル
信号復調装置とを備える。

【００１９】

【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。先ず、ディジタル信号変調
装置の具体例について図１を用いて説明する。このディ
ジタル信号変調装置１は、デルタシグマ（ΔΣ）変調に
より得た第１の１ビット信号（第１の伝送信号Ｓ₁）を
差動型復調装置に伝送するために上記第１の伝送信号Ｓ
₁に関連する第２の１ビット信号（第２の伝送信号Ｓ₂）
を用いて変調する。

【００２０】図１に示すように、ディジタル信号変調装
置１は、オリジナル信号である第１の１ビット信号（第
１の伝送信号Ｓ₁）の位相を反転又は同一とした第２の
１ビット信号（第２の伝送信号Ｓ₂）を切り換えて出力
する切り換えスイッチ４と、上記第１の伝送信号Ｓ₁と
上記第２の伝送信号Ｓ₂とを交互にシリアル出力するパ
ラレル−シリアル変換器３と、切り換えスイッチ４とパ
ラレル−シリアル変換器３の動作を制御するタイミング
コントローラー６とを備えている。

【００２１】第１の伝送信号Ｓ₁は、１ビット信号再生
装置２により生成される。１ビット信号再生装置２は、
１ビット信号が記録された記録媒体から上記１ビット信
号を再生する。この第１の伝送信号Ｓ₁は、パラレル−
シリアル変換器３に供給されると共にインバータ７及び
切り換えスイッチ４の一方の端子に供給される。インバ
ータ７は、第１の伝送信号Ｓ₁の位相を反転して逆相信
号とし、切り換えスイッチ４の他方の端子に供給する。
したがって、切り換えスイッチ４は、上述したように第
１の伝送信号Ｓ₁はの逆相信号又は同送信号を第２の伝
送信号Ｓ₂として切り換え出力する。

【００２２】パラレル−シリアル変換器３は、第１の伝
送信号Ｓ₁と第２の伝送信号Ｓ₂とをパラレルに入力し、
上記第１の伝送信号Ｓ₁生成時のサンプリングクロック
の１サンプリング周期内に２倍のレートで第１の伝送信
号Ｓ₁と第２の伝送信号Ｓ₂とを交互にシリアル出力す
る。

【００２３】タイミングコントローラー６は、上記第１
の伝送信号Ｓ₁を再生するときには上記第１の伝送信号
Ｓ₁の位相を反転させた逆相信号を上記第２の伝送信号
Ｓ₂として切り換えスイッチ４からパラレル−シリアル
変換器３に出力させ、上記第１の伝送信号Ｓ₁を停止す
るときには第１の伝送信号Ｓ₁と同相の同一信号を上記
第２の伝送信号Ｓ₂として切り換えスイッチ４からパラ
レル−シリアル変換器３に出力させる。

【００２４】次に、このディジタル信号変調装置１の動
作について図２のタイミングチャートを参照して説明す
る。先ず、再生時には、図２の（Ａ）の範囲に示すよう
に、１ビット信号再生装置２より得られるΔΣ変調され
たオリジナル１ビット信号である第１の伝送信号Ｓ
₁と、これをインバータ７によって反転させた逆相デー
タを切り換えスイッチ４により選択させた第２の伝送信
号Ｓ₂との２系統の１ビット信号を、パラレル−シリア
ル変換器３によってサンプリングクロックＣｋの１サン
プリング周期内に２倍のレートで１ビットづつ交互に配
された１ビット変調信号Ｓｍとして伝送路８に出力す
る。すなわちこれは位相変調信号伝送と同じである。

【００２５】一方、停止時には図２の（Ｂ）の範囲に示
すように、第２の伝送信号Ｓ₂として逆相成分でなく同
相成分を用いることにより、１サンプリング周期内に同
相成分のデータを２個続けた１ビット変調信号Ｓｍを伝
送路８に出力する。すなわちこれはオリジナル１ビット
信号である第１の伝送信号Ｓ₁そのものの伝送と同じで
ある。

【００２６】再生から停止への切り換え時、タイミング
コントローラー６は再生／停止信号Ｐ／Ｓにより再生か
ら停止への切り換え要求を受け、１ビット信号再生装置
２にレベルコントロール信号Ｌ_cを送る。すると、１ビ
ット信号再生装置２は一定時間で信号レベルをフェード
アウトし、第１の伝送信号Ｓ₁として「１，０，０，
１，０，１，１，０」の繰り返しからなる、ミュートパ
ターン信号を発生する。タイミングコントローラー６は
このミュートパターン信号が「１，０，０，１，０，
１，１，０」となるタイミングで位相切り換え信号Ｐ_ch
を発生し、第２の伝送信号Ｓ₂の位相を切り換えスイッ
チ４によって逆相から正相へとダイレクトに切り換え
る。

【００２７】一方、停止から再生への切り換え時、タイ
ミングコントローラー６は再生／停止信号Ｐ／Ｓにより
停止から再生への切り換え要求を受け、第１の伝送信号
Ｓ₁であるミュートパターン信号が「１，０，０，１，
０，１，１，０」となるタイミングで位相切り換え信号
Ｐ_chを発生し、第２の伝送信号Ｓ₂の位相を切り換えス
イッチ４によって正相から逆相へとダイレクトに切り換
える。その後、タイミングコントローラー６はレベルコ
ントロール信号Ｌ_cを１ビット信号再生装置２に送り、
１ビット信号再生装置２は信号レベルのフェードインを
行う。

【００２８】上記変調された１ビット変調信号Ｓｍは、
再生状態では正相と逆相データが交互に送られるため位
相変調伝送となり、オーディオ帯域成分は打ち消されて
減衰される。また停止状態でもミュートパターンそのも
のの伝送となるため、オーディオ帯域にスペクトラムを
持たない。このため常に高品質なディジタル信号伝送が
維持される。

【００２９】次に、本発明のディジタル信号復調装置の
具体例について図３を用いて説明する。この具体例は、
上記図１に示したディジタル信号変調装置１によって変
調された変調信号を伝送路８を介して受け取り、復調し
て再生するディジタル信号復調装置１０である。

【００３０】図３に示すように、このディジタル信号復
調装置１０は、伝送路８により伝送されてきた１ビット
変調信号Ｓｍ’を第１の伝送信号Ｓ₁’と、第２の伝送
信号Ｓ₂’にパラレル変換するシリアル−パラレル変換
器１１と、このシリアル−パラレル変換器１１でパラレ
ル変換された上記第１の伝送信号Ｓ₁’から上記第２の
伝送信号Ｓ₂’を減算する減算器１２と、この減算器１
２の減算出力（差動復調信号Ｓ_D）からアナログオーデ
ィオ信号Ｓ_Aを抽出するローパスフィルタ１３とを備え
る。

【００３１】シリアル−パラレル変換器１１は、伝送路
８より伝送された１ビット変調信号Ｓｍ’を、クロック
ジェネレータ１４の発生するサンプリングクロックＣｋ
の１サンプリング周期ごとの２系統の１ビット信号へと
変換することにより、第１の伝送信号Ｓ₁’と第２の伝
送信号Ｓ₂’を生成する。

【００３２】減算器１２は第１の伝送信号Ｓ₁’より第
２の伝送信号Ｓ₂’を減算することにより差動復調信号
Ｓ_Dを生成し、ローパスフィルタ１３に供給する。

【００３３】次に、上記ディジタル信号復調装置１０の
動作について図４のタイミングチャートを参照して説明
する。

【００３４】再生時には図４の（Ａ）の範囲に示すよう
に、第１の伝送信号Ｓ₁’及び第２の伝送信号Ｓ₂’が逆
相関係にあるため、差動復調信号Ｓ_Dは「＋」、「−」
の２値に変換され、すなわちこれはオリジナル１ビット
信号データそのものに復調される。

【００３５】一方停止時には図４の（Ｂ）の範囲に示す
ように、第１の伝送信号Ｓ₁’及び第２の伝送信号Ｓ₂’
が同相関係になるため、差動復調信号Ｓ_Dはセンター
「０」となり、すなわちこれは固有のスペクトラムを持
たないミュート信号に変換される。

【００３６】図５及び図６は変調時に切り換えスイッチ
４によって第２の伝送信号Ｓ₂’を反転させた点での差
動復調信号Ｓ_Dをオーディオ帯域のローパスフィルター
１３に通したアナログ再生信号Ｓ_Aの波形を示すもの
で、このうち図６は本発明による切り換え制御を行った
場合のミュートパターンのデータ反転の一例で、「０，
１，１，０，１，０，０，１」からなる８サンプルの１
ビットパターンを単位として、その反転パターン「１，
０，０，１，０，１，１，０」とをつなぎ合わせた場
合、図５は「１，０，１，０」とその反転パターン
「０，１，０，１」とをつなぎ合わせた場合である。こ
のように、変調時に任意のミュートパターンの任意の点
でデータ反転を行うと、そこにデータの不連続性が発生
し、切り換え点において、クリックノイズを生じてしま
うが、本発明のように「０，１，１，０，１，０，０，
１」とその反転パターン「１，０，０，１，０，１，
１，０」を単位として反転させることにより、オーディ
オ帯域での切り換えノイズを充分低く抑えたダイレクト
なミュートパターン信号の反転が実現可能となる。

【００３７】このように、ディジタル信号復調装置１０
は、復調時には差分をとるだけで、再生状態では
「＋」、「−」の２値に、停止状態ではセンター「０」
へと自動的に変換され、そのオーディオ帯域信号成分は
スムーズに遷移する。

【００３８】なお、上記図１に示したディジタル信号変
調装置１と上記図３に示したディジタル信号復調装置１
０とを伝送路８で繋いだディジタル信号伝送装置にあっ
ては、伝送路８が断線しても、信号再生時、停止時によ
らず常に自動ミュート処理が実現される。

【００３９】すなわち、ディジタル信号復調装置１０で
は、差動復調を行っているために、断線時には伝送値が
｛１｝または｛０｝に固定され、その差分信号は常にセ
ンター「０」となる。このために、信号再生時、停止時
によらず、常に自動ミュート処理が実現される。

【００４０】図７は断線時のディジタル信号伝送装置の
動作を説明するタイミングチャートで、伝送路８が断線
になった区間では、ディジタル信号復調装置１０の入力
となる、１ビット変調信号Ｓｍ’が無いため、シリアル
−パラレル変換器１１の出力は、断線時に伝送値が
｛１｝または｛０｝に固定される。したがって、差動復
調信号Ｓ_Dは、常にセンター「０」となっているのが分
かる。

【００４１】また、上記図３に示したディジタル信号復
調装置１０では差動復調の後の「＋」、「−」、センタ
ー「０」の３値の信号を、ローパスフィルター１３を通
してアナログ信号Ｓ_Aを得ているが、図８に示すディジ
タル信号復調装置２０のように第１の伝送信号Ｓ₁’及
び第２の伝送信号Ｓ₂’の２系統の１ビット伝送信号
を、直接、差動入力ローパスフィルター２１に通してア
ナログ再生信号Ｓ_Aを得て出力端子２２に供給してもよ
い。

【００４２】また、差動復調を行った「＋」、「−」、
センター「０」の３値をもとに、さらにＰＷＭ変調など
の他の変調をかけてもよい。図９は、ＰＷＭ変調器２６
によて差動復調信号Ｓ_DをＰＷＭ変調するディジタル信
号復調装置２５の構成の一例である。減算器１２からの
差動復調信号Ｓ_DがＰＷＭ変調器２６によりＰＷＭ変調
信号Ｓ_PWMに変換されローパスフィルター１３に送られ
ている。

【００４３】図１０は、ディジタル信号復調装置２５の
動作を説明するためのタイミングチャートの一例であ
る。ＰＷＭ変調器２６により、差動復調信号Ｓ_Dの
「＋」、「−」、センター「０」の３値を、デューティ
ー最大、最小、５０％のパルスへ変換することにより、
ＰＷＭ変調信号Ｓ_PWMが得られ、ローパスフィルター１
３によりアナログ再生信号Ｓ_Aが得られる。

【００４４】またミュートパターン信号の正相逆相切り
換えとして、切り換えスイッチ４を用いたダイレクト反
転のかわりに、１ビットクロスフェード装置を用いて正
相と逆相のミュートパターンを徐々にクロスフェードし
てもよい。図１１に１ビットクロスフェード装置３１を
用いたディジタル信号変調装置３０の構成の一例を示
す。上記図１における切り換えスイッチ４を１ビットク
ロスフェード装置３１に置き換えることにより実現でき
る。

【００４５】ただしクロスフェード処理にはフェード時
間を伴うため、タイミングコントローラー６から位相切
り換え信号Ｐ_chによって切り換え要求がきた後、逆相信
号に変わるまでには、ディレーを生じる。

【００４６】この１ビットクロスフェード装置は、本件
出願人による特開平９−３０７４５２号公報にディジタ
ル信号処理装置として開示されている。このディジタル
信号処理装置について図１２〜図１５を参照して説明す
る。

【００４７】このディジタル信号処理装置は図１２に示
すように、２系統のΔΣ変調処理により得られた入力信
号である２系統のΔΣ変調信号と、これらの入力信号に
より得られる再ΔΣ変調信号とを切り換え手段である切
り換えスイッチ１１７により切り換えるディジタル信号
処理装置１００であり、クロスフェード処理を行う。

【００４８】このディジタル信号処理装置１００は、再
ΔΣ変調１ビット信号Ｓ_Bを出力するΔΣ変調器１１５
と、入力端子１０１を介して入力される一のΔΣ変調信
号を所定サンプル数だけディレイするディレイライン１
０２と、上記一のΔΣ変調信号の振幅レベルをΔΣ変調
器１１５で使われる初段の積分器への帰還信号の振幅レ
ベルに合わせるビット長変換器１０３と、このビット長
変換器１０３で振幅レベルが調整された第１のレベル調
整信号の振幅レベルを制御する振幅制御器１０４と、他
のΔΣ変調信号を所定サンプル数だけディレイするディ
レイライン１０８と、上記他のΔΣ変調信号の振幅レベ
ルをΔΣ変調器１１５で使われる初段の積分器への帰還
信号の振幅レベルに合わせるビット長変換器１０９と、
ビット長変換器１０９で振幅レベルが調整された第２の
レベル調整信号の振幅レベルを制御する振幅制御器１１
０と、振幅制御器１０４及び振幅制御器１１０の二つの
入出力信号及び／又はΔΣ変調器１１５内信号より再Δ
Σ変調を行う信号の生成、及び振幅制御期間中の制御処
理に基づいて得られる減算データの生成、減算を行う減
算値演算制御器よりなる振幅制御出力調整器１０５と、
振幅制御器１０４、振幅制御器１１０、ΔΣ変調器１１
５、振幅制御出力調整器１０５及び切り換えスイッチ１
１７を制御する切り換え制御器１１８とを備えてなる。

【００４９】さらに、このディジタル信号処理装置１０
０は、上記一及び他のΔΣ変調信号と上記再ΔΣ変調信
号との複数サンプルにわたる一致を検出するパターン一
致検出器１１６を備えてなり、該パターン一致検出器１
１６で得た制御信号により、上記一及び他のΔΣ変調信
号ＳA及びＳCと上記再ΔΣ変調信号ＳBとを切り換え
る。

【００５０】ここで、上記図１１に示したディジタル信
号変調装置３０にクロスフェード処理装置として上記デ
ィジタル信号処理装置１００を適用した場合、上記一の
ΔΣ変調信号Ｓ_Aはインバータ７で反転された第２の伝
送信号Ｓ₂であり、他のΔΣ変調信号Ｓ_Bは上記第１の伝
送信号Ｓ₁と位相が同じ第２の伝送信号Ｓ₂である。

【００５１】振幅制御器１０４は、図１３に示すよう
に、乗算器１２１と係数発生器１２２からなり、ビット
長変換器１０３からの第１のレベル調整信号ＳI₁に乗算
器１２１にて係数発生器１２２からの係数出力ＳJ₁を乗
算する。すると、振幅制御器１０４は、振幅制御出力調
整器１０５に振幅制御器出力Ｓ_Kを供給する。

【００５２】また、振幅制御器１１０は、図１４に示す
ように、乗算器１２３と係数発生器１２４からなり、ビ
ット長変換器１０９からの第２のレベル調整信号ＳI₂に
乗算器１２３にて係数発生器１２４からの係数出力ＳJ₂
を乗算する。すると、振幅制御器１１０は、振幅制御出
力調整器１０５に振幅制御器出力Ｓ_Vを供給する。この
ディジタル信号処理装置１００が行うクロスフェード処
理動作を図１５を参照しながら説明する。図１５は、図
１２の制御信号入力端子１２０にクロスフェード処理信
号Ｓ_Hが供給されたときに、切り換え制御器１１８が切
り換えスイッチ１１７に対して行う切り換え制御のタイ
ミングチャートである。

【００５３】先ず、切り換え制御器１１８は、制御信号
入力端子１２０を介してクロスフェード処理信号Ｓ_Hを
受け取ると、パターン一致検出器１１６でのパターン一
致処理を待って、切り換えスイッチ１１７にスイッチ切
り換え信号Ｓ_Eを供給し、上記一（第１系統）のオリジ
ナルディレイ１ビット信号Ｓ_AからΔΣ変調器出力Ｓ_Bに
切り換える。

【００５４】このとき、ΔΣ変調器１１５には、振幅制
御器１０４内の係数発生器１２２の係数を１として得ら
れた振幅制御器出力Ｓ_Kと、振幅制御器１１０内の係数
発生器１２４の係数を０として得られた振幅制御器出力
Ｓ_Vとの振幅制御出力調整器１０５による加算信号Ｓ_Xが
入力される。

【００５５】続いて、切り換え制御器１１８は、振幅制
御器１０４内の係数発生器１２２の係数発生器出力ＳJ₁
を１から０へ、また振幅制御器１１０内の係数発生器１
２４の係数発生器出力ＳJ₂を０から１へと遷移させる。

【００５６】振幅制御出力調整器１０５には、徐々に小
さくなる振幅制御器出力Ｓ_Kと、徐々に大きくなる振幅
制御器出力Ｓ_Vが供給される。そして、振幅制御出力調
整器１０５は、クロスフェード処理が施された加算信号
Ｓ_XをΔΣ変調器１１５に供給する。クロスフェード処
理が終了すると、振幅制御出力調整器１０５内の減算値
演算制御器により上記クロスフェード処理期間中の制御
処理に基づいて得られた減算データを加算信号又はΔΣ
変調器内から徐々に減算する。そして減算処理終了後、
パターン一致検出器１１６でのパターン一致処理を待っ
て、切り換えスイッチ１１７にスイッチ切り換え信号Ｓ
_Eを供給し、ΔΣ変調器出力Ｓ_Bから上記第２系統のオリ
ジナルディレイ１ビット信号Ｓ_Cに切り換える。

【００５７】このように上記ディジタル信号処理装置１
００をクロスフェード処理装置として上記図１１のディ
ジタル信号処理装置３０に適用した場合には、正相と逆
相のミュートパターンを徐々にクロスフェードできる。

【００５８】

【発明の効果】本発明によれば、変調側において、再生
時にはオリジナル信号に加えて同一サンプリング周期内
に逆相データを合わせて転送し、停止時のミュートパタ
ーン信号伝送時には、逆相データの反転パターン、すな
わちオリジナルミュートパターンをそのま伝送すること
により、復調側では、同一サンプリング周期の変調デー
タの差分をとるだけで、再生時は元の「＋」、「−」２
値からなる１ビットオーディオ信号データに復調され、
また停止時はセンター「０」に復調されるため、固有の
スペクトラムを持たないミュート信号に変換することが
可能となり、アナログオーディオ信号に戻す際のアナロ
グローパスフィルターへの負担の軽減を実現している。

【図面の簡単な説明】

【図１】本発明に係るディジタル信号変調装置の具体例
のブロック図である。

【図２】上記ディジタル信号変調装置の動作を説明する
ためのタイミングチャートである。

【図３】本発明に係るディジタル信号復調装置の具体例
のブロック図である。

【図４】上記ディジタル信号復調装置の動作を説明する
ためのタイミングチャートである。

【図５】従来の方法により変調した信号を復調したアナ
ログ再生信号の波形図である。

【図６】本発明の方法により変調した信号を復調したア
ナログ再生信号の波形図である。

【図７】断線時のディジタル信号伝送装置の動作を説明
するタイミングチャートである。

【図８】差動入力ローパスフィルターを用いたディジタ
ル信号復調装置のブロック図である。

【図９】ＰＷＭ変調器を用いたディジタル信号復調装置
のブロック図である。

【図１０】上記図９に示したディジタル信号復調装置の
動作を説明するためのタイミングチャートである。

【図１１】１ビットクロスフェード装置を用いたディジ
タル信号変調装置のブロック図である。

【図１２】上記１ビットクロスフェード装置の構成を示
すブロック図である。

【図１３】上記１ビットクロスフェード装置に使われる
第１系統側の振幅制御器の詳細な構成を示す回路図であ
る。

【図１４】上記１ビットクロスフェード装置に使われる
第２系統側の振幅制御器の詳細な構成を示す回路図であ
る。

【図１５】上記１ビットクロスフェーソ装置の動作を説
明するためのタイミングチャートである。

【符号の説明】

１ ディジタル信号変調装置、３ パラレル−シリアル
変換器、４ 切り換えスイッチ、６ タイミングコント
ローラー、７ インバータ

Claims (20)

【特許請求の範囲】
1. 【請求項１】 デルタシグマ変調により得た第１の１ビ
   ット信号を差動型の復調装置に伝送するために変調する
   ディジタル信号変調装置において、 上記第１の１ビット信号の位相を反転又は同一とした第
   ２の１ビット信号を切り換えて出力する切り換え手段
   と、 上記第１の１ビット信号と、上記切り換え手段からの第
   ２の１ビット信号とをパラレルに入力し、上記第１の１
   ビット信号生成時のサンプリングクロックの１サンプリ
   ング周期内に２倍のレートで第１の１ビット信号と第２
   の１ビット信号とを交互にシリアル出力するパラレル−
   シリアル変換手段と、 上記第１の１ビット信号を再生するときには上記第１の
   １ビット信号の位相を反転させた逆相信号を上記第２の
   １ビット信号として上記切り換え手段から上記パラレル
   −シリアル変換手段に出力させ、上記第１の１ビット信
   号を停止するときには上記第１の１ビット信号と同相の
   同一信号を上記第２の１ビット信号として上記切り換え
   手段から上記パラレル−シリアル変換手段に出力させる
   制御手段とを備えることを特徴とするディジタル信号変
   調装置。
2. 【請求項２】 上記第１の１ビット信号は１ビット信号
   再生手段により再生された信号であることを特徴とする
   請求項１記載のディジタル信号変調装置。
3. 【請求項３】 上記制御手段は再生から停止への切り換
   え要求を受けると、上記１ビット信号再生手段に一定時
   間で信号レベルをフェードアウトさせ、所定のタイミン
   グで上記切り換え手段に上記第１の１ビット信号の位相
   を逆相から同相へと切り換えさせて上記第２の１ビット
   信号を出力させることを特徴とする請求項２記載のディ
   ジタル信号変調装置。
4. 【請求項４】 上記１ビット信号再生手段からは１ビッ
   トミュートパターン信号が発生されることを特徴とする
   請求項３記載のディジタル信号変調装置。
5. 【請求項５】 上記１ビット信号再生手段は、「１，
   ０，０，１，０，１，１，０」又は「０，１，１，０，
   １，０，０，１」からなる８サンプルの１ビットパター
   ンを単位に繰り返す１ビットミュートパターン信号を発
   生することを特徴とする請求項４記載のディジタル信号
   変調装置。
6. 【請求項６】 上記制御手段は上記１ビットミュートパ
   ターン信号の８サンプルの１ビットパターンの単位に関
   連したタイミングで上記切り換え手段に上記第１の１ビ
   ット信号の位相を逆相から同相へと切り換えさせて上記
   第２の１ビット信号として出力させることを特徴とする
   請求項５記載のディジタル信号変調装置。
7. 【請求項７】 上記制御手段は停止から再生への切り換
   え要求を受けると、所定のタイミングで上記切り換え手
   段に第１の１ビット信号の位相を同相から逆相へと切り
   換えさせて上記第２の１ビット信号として出力させてか
   ら、上記１ビット信号再生手段に信号レベルをフェード
   インさせることを特徴とする請求項２記載のディジタル
   信号変調装置。
8. 【請求項８】 上記１ビット信号再生手段は、「１，
   ０，０，１，０，１，１，０」又は「０，１，１，０，
   １，０，０，１」からなる８サンプルの１ビットパター
   ンを単位に繰り返す１ビットミュートパターン信号を発
   生することを特徴とする請求項７記載のディジタル信号
   変調装置。
9. 【請求項９】 上記制御手段は上記１ビットミュートパ
   ターン信号の８サンプルの１ビットパターンの単位に関
   連したタイミングで上記切り換え手段に上記第１の１ビ
   ット信号の位相を同相から逆相へと切り換えさせて上記
   第２の１ビット信号を出力させることを特徴とする請求
   項８記載のディジタル信号変調装置。
10. 【請求項１０】 デルタシグマ変調により得た第１の１
    ビット信号を差動型の復調装置に伝送するために変調す
    るディジタル信号変調装置において、 上記第１の１ビット信号の位相を逆相から同相、及び同
    相から逆相へとクロスフェード処理によって切り換えた
    第２の１ビット信号を出力するクロスフェード処理手段
    と、 上記第１の１ビット信号と、上記クロスフェード処理手
    段からの第２の１ビット信号とをパラレルに入力し、上
    記第１の１ビット信号生成時のサンプリングクロックの
    １サンプリング周期内に２倍のレートで第１の１ビット
    信号と第２の１ビット信号とを交互にシリアル出力する
    パラレル−シリアル変換手段と、 上記第１の１ビット信号を再生するときには上記第１の
    １ビット信号の位相を上記クロスフェード処理手段によ
    り徐々に同相から逆相とした第２の１ビット信号を上記
    パラレル−シリアル変換手段に入力させ、上記第１の１
    ビット信号を停止するときには上記第１の１ビット信号
    の位相を上記クロスフェード処理手段により徐々に逆相
    から同相とした第２の１ビット信号を上記パラレル−シ
    リアル変換手段に入力させる制御手段とを備えることを
    特徴とするディジタル信号変調装置。
11. 【請求項１１】 デルタシグマ変調により得た第１の１
    ビット信号を復調装置側に伝送するために上記第１の１
    ビット信号に関連する第２の１ビット信号を用いて変調
    するディジタル信号変調方法において、 オリジナル信号である第１の１ビット信号と、上記第２
    の１ビット信号とをパラレルに入力し、上記第１の１ビ
    ット信号生成時のサンプリングクロックの１サンプリン
    グ周期内に２倍のレートで第１の１ビット信号と第２の
    １ビット信号とを交互にシリアル出力する際、上記第１
    の１ビット信号を再生するときには上記第１の１ビット
    信号の位相を反転させた逆相信号を上記第２の１ビット
    信号とし、上記第１の１ビット信号を停止するときには
    上記第１の１ビット信号と同相の同一信号を上記第２の
    １ビット信号とすることを特徴とするディジタル信号変
    調方法。
12. 【請求項１２】 デルタシグマ変調により得た第１の１
    ビット信号を差動型の復調装置に伝送するために変調す
    るディジタル信号変調方法において、 オリジナル信号である第１の１ビット信号と、上記第１
    の１ビット信号の位相を逆相から同相、及び同相から逆
    相へとクロスフェード処理によって切り換えた第２の１
    ビット信号とをパラレルに入力し、上記第１の１ビット
    信号生成時のサンプリングクロックの１サンプリング周
    期内に２倍のレートで第１の１ビット信号と第２の１ビ
    ット信号とを交互にシリアル出力する際、上記第１の１
    ビット信号を再生するときには上記第１の１ビット信号
    の位相を上記クロスフェード処理により徐々に同相から
    逆相とした第２の１ビット信号を入力させ、上記第１の
    １ビット信号を停止するときには上記第１の１ビット信
    号の位相を上記クロスフェード処理により徐々に逆相か
    ら同相とした第２の１ビット信号を入力させることを特
    徴とするディジタル信号変調方法。
13. 【請求項１３】 デルタシグマ変調により得られた第１
    の１ビット信号を再生するときに、上記第１の１ビット
    信号の位相を反転させた逆相信号を第２の１ビット信号
    として上記第１の１ビット信号生成時のサンプリングク
    ロックの１サンプリング周期内に２倍のレートで第１の
    １ビット信号と交互に切り換えてシリアル出力し、上記
    第１の１ビット信号を停止するときに、上記第１の１ビ
    ット信号と同相の同一信号を上記第２の１ビット信号と
    して同様に交互に切り換え出力する、ディジタル信号変
    調装置から伝送されてきた変調信号を復調して再生する
    ディジタル信号復調装置であって、 上記ディジタル信号変調装置から伝送されてきた変調信
    号を第１の１ビット信号と、第２の１ビット信号にパラ
    レル変換するシリアル−パラレル変換手段と、 上記シリアル−パラレル変換手段でパラレル変換された
    上記第１の１ビット信号から上記第２の１ビット信号を
    減算する減算手段とを備えることを特徴とするディジタ
    ル信号復調装置。
14. 【請求項１４】 上記減算手段の減算出力からアナログ
    オーディオ信号を抽出する低帯域通過手段を備えること
    を特徴とする請求項１３記載のディジタル信号復調装
    置。
15. 【請求項１５】 上記減算手段は、低帯域通過処理も行
    うことを特徴とする請求項１３記載のディジタル信号復
    調装置。
16. 【請求項１６】 上記ディジタル信号変調装置における
    上記第１の１ビット信号再生時と停止時の信号切り換え
    タイミングを上記減算手段による減算のみで検出するこ
    とを特徴とする請求項１３記載のディジタル信号復調装
    置。
17. 【請求項１７】 上記信号切り換えタイミングを基に、
    １ビットミュートパターン信号を切り換えることを特徴
    とする請求項１６記載のディジタル信号復調装置。
18. 【請求項１８】 上記１ビットミュートパターン信号
    は、「１，０，０，１，０，１，１，０」又は「０，
    １，１，０，１，０，０，１」からなる８サンプルの１
    ビットパターンを単位に繰り返す信号であることを特徴
    とする請求項１７記載のディジタル信号復調装置。
19. 【請求項１９】 デルタシグマ変調により得られた第１
    の１ビット信号を再生するときに、上記第１の１ビット
    信号の位相を反転させた逆相信号を第２の１ビット信号
    として上記第１の１ビット信号生成時のサンプリングク
    ロックの１サンプリング周期内に２倍のレートで第１の
    １ビット信号と第２の１ビット信号とを交互に切り換え
    てシリアル出力し、上記第１の１ビット信号を停止する
    ときに、上記第１の１ビット信号と同相の同一信号を上
    記第２の１ビット信号として同様に交互に切り換え出力
    する、ディジタル信号変調装置から伝送されてきた変調
    信号を復調して再生するためのディジタル信号復調方法
    であって、 上記ディジタル信号変調装置から伝送されてきた変調信
    号を第１の１ビット信号と、第２の１ビット信号にパラ
    レル変換し、 上記パラレル変換された上記第１の１ビット信号から上
    記第２の１ビット信号を減算した減算出力からアナログ
    オーディオ信号を抽出することを特徴とするディジタル
    信号復調方法。
20. 【請求項２０】 デルタシグマ変調により得たオリジナ
    ル信号である第１の１ビット信号と、上記第１の１ビッ
    ト信号に関連する第２の１ビット信号とをパラレルに入
    力し、上記第１の１ビット信号生成時のサンプリングク
    ロックの１サンプリングクロック周期内に２倍のレート
    で交互にシリアル出力する際、上記第１の１ビット信号
    を再生するときには上記第１の１ビット信号の位相を反
    転させた逆相信号を上記第２の１ビット信号とし、上記
    第１の１ビット信号を停止するときには上記第１の１ビ
    ット信号と同相の同一信号を上記第２の１ビット信号と
    するディジタル信号変調装置と、 上記ディジタル信号変調装置から伝送路を介して伝送さ
    れてきた変調信号を第１の１ビット信号と、第２の１ビ
    ット信号にパラレル変換し、上記パラレル変換された上
    記第１の１ビット信号から上記第２の１ビット信号を減
    算した減算出力からアナログオーディオ信号を抽出する
    ディジタル信号復調装置とを備えるディジタル信号伝送
    装置。