JP2002050133A - ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 - Google Patents
ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置Info
- Publication number
- JP2002050133A JP2002050133A JP2000234806A JP2000234806A JP2002050133A JP 2002050133 A JP2002050133 A JP 2002050133A JP 2000234806 A JP2000234806 A JP 2000234806A JP 2000234806 A JP2000234806 A JP 2000234806A JP 2002050133 A JP2002050133 A JP 2002050133A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- bit signal
- phase
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Circuit For Audible Band Transducer (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 再生時と停止時で異なる変調を行うことによ
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にする。 【解決手段】 パラレル−シリアル変換器3は、第1の
伝送信号S1と第2の伝送信号S2とをパラレルに入力
し、第1の伝送信号S1生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の伝送信
号S1と第2の伝送信号S2とを交互にシリアル出力す
る。タイミングコントローラー6は、第1の伝送信号S
1を再生するときには第1の伝送信号S1の位相を反転さ
せた逆相信号を上記第2の伝送信号S2として切り換え
スイッチ4からパラレル−シリアル変換器3に出力さ
せ、第1の伝送信号S1を停止するときには第1の伝送
信号S1と同相の同一信号を第2の伝送信号S2として切
り換えスイッチ4からパラレル−シリアル変換器3に出
力させる。
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にする。 【解決手段】 パラレル−シリアル変換器3は、第1の
伝送信号S1と第2の伝送信号S2とをパラレルに入力
し、第1の伝送信号S1生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の伝送信
号S1と第2の伝送信号S2とを交互にシリアル出力す
る。タイミングコントローラー6は、第1の伝送信号S
1を再生するときには第1の伝送信号S1の位相を反転さ
せた逆相信号を上記第2の伝送信号S2として切り換え
スイッチ4からパラレル−シリアル変換器3に出力さ
せ、第1の伝送信号S1を停止するときには第1の伝送
信号S1と同相の同一信号を第2の伝送信号S2として切
り換えスイッチ4からパラレル−シリアル変換器3に出
力させる。
Description
【0001】
【発明の属する技術分野】本発明は、デルタシグマ変調
により得た1ビット信号を復調装置側に伝送するために
変調するディジタル信号変調装置及び方法、そのディジ
タル信号変調装置及び方法による変調信号を受け取り復
調するディジタル信号復調装置及び方法、並びにディジ
タル信号伝送装置に関する。
により得た1ビット信号を復調装置側に伝送するために
変調するディジタル信号変調装置及び方法、そのディジ
タル信号変調装置及び方法による変調信号を受け取り復
調するディジタル信号復調装置及び方法、並びにディジ
タル信号伝送装置に関する。
【0002】
【従来の技術】ΔΣ変調された高速1ビット・オーディ
オ信号は、従来のデジタルオーディオに使われてきたデ
ータのフォーマット(例えばサンプリング周波数44.
1kHz、データ語長16ビット)に比べて、非常に高い
サンプリング周波数と短いデータ語長(例えばサンプリ
ング周波数が44.1kHzの64倍でデータ語長が1ビッ
ト)といった形をしており、広い伝送可能周波数帯域を
特長にしている。また、ΔΣ変調により1ビット信号で
あっても、64倍というオーバーサンプリング周波数に
対して低域であるオーディオ帯域において、高いダイナ
ミックレンジをも確保できる。この特徴を生かして高音
質のレコーダーやデータ伝送に応用することができる。
オ信号は、従来のデジタルオーディオに使われてきたデ
ータのフォーマット(例えばサンプリング周波数44.
1kHz、データ語長16ビット)に比べて、非常に高い
サンプリング周波数と短いデータ語長(例えばサンプリ
ング周波数が44.1kHzの64倍でデータ語長が1ビッ
ト)といった形をしており、広い伝送可能周波数帯域を
特長にしている。また、ΔΣ変調により1ビット信号で
あっても、64倍というオーバーサンプリング周波数に
対して低域であるオーディオ帯域において、高いダイナ
ミックレンジをも確保できる。この特徴を生かして高音
質のレコーダーやデータ伝送に応用することができる。
【0003】ΔΣ変調回路自体はとりわけ新しい技術で
はなく、回路構成がIC化に適していて、また比較的簡単
にAD変換の精度を得ることができることから従来からAD
コンバータの内部などではよく用いられている回路であ
る。
はなく、回路構成がIC化に適していて、また比較的簡単
にAD変換の精度を得ることができることから従来からAD
コンバータの内部などではよく用いられている回路であ
る。
【0004】このΔΣ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
【0005】
【発明が解決しようとする課題】ところで、1ビットオ
ーディオ信号を再生する1ビット信号再生装置におい
て、再生の途中の停止状態では一般的にミュートパター
ンと呼ばれるオーディオ帯域よりもはるかに高い周波数
にのみ線スペクトルをもつ固定パターンの繰り返し信号
へと切り換えられる。
ーディオ信号を再生する1ビット信号再生装置におい
て、再生の途中の停止状態では一般的にミュートパター
ンと呼ばれるオーディオ帯域よりもはるかに高い周波数
にのみ線スペクトルをもつ固定パターンの繰り返し信号
へと切り換えられる。
【0006】このミュートパターンはオーディオ帯域の
スペクトラムがない反面、帯域外に非常に高いレベルの
線スペクトルを持つため、アナログオーディオ信号に戻
すさいにアナログローパスフィルターへの負担が大きい
ので、アナログオーディオ信号を品質良く生成できな
い、という問題があった。
スペクトラムがない反面、帯域外に非常に高いレベルの
線スペクトルを持つため、アナログオーディオ信号に戻
すさいにアナログローパスフィルターへの負担が大きい
ので、アナログオーディオ信号を品質良く生成できな
い、という問題があった。
【0007】本発明は、上記実情に鑑みてなされたもの
であり、再生時と停止時で異なる変調を行うことによ
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にするディジタル
信号変調装置及び方法の提供を提供する。
であり、再生時と停止時で異なる変調を行うことによ
り、停止状態では復調後の信号に固有のスペクトラムを
持たないミュート信号への変換を可能にするディジタル
信号変調装置及び方法の提供を提供する。
【0008】また、本発明は、上記実情に鑑みてなされ
たものであり、停止状態では復調後の信号に固有のスペ
クトラムを持たないミュート信号を再生するディジタル
信号復調装置及び方法の提供を目的とする。
たものであり、停止状態では復調後の信号に固有のスペ
クトラムを持たないミュート信号を再生するディジタル
信号復調装置及び方法の提供を目的とする。
【0009】また、本発明は、上記実情に鑑みてなされ
たものであり、再生時と停止時で異なる変調を行うこと
により、停止状態でも復調後の信号に固有のスペクトラ
ムを持たないミュート信号への変換を可能にするディジ
タル信号伝送装置の提供を目的とする。
たものであり、再生時と停止時で異なる変調を行うこと
により、停止状態でも復調後の信号に固有のスペクトラ
ムを持たないミュート信号への変換を可能にするディジ
タル信号伝送装置の提供を目的とする。
【0010】
【課題を解決するための手段】本発明に係るディジタル
信号変調装置は、上記課題を解決するために、デルタシ
グマ変調により得た第1の1ビット信号を差動型の復調
装置に伝送するために変調するディジタル信号変調装置
において、上記第1の1ビット信号の位相を反転又は同
一とした第2の1ビット信号を切り換えて出力する切り
換え手段と、上記第1の1ビット信号と、上記切り換え
手段からの第2の1ビット信号とをパラレルに入力し、
上記第1の1ビット信号生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の1ビッ
ト信号と第2の1ビット信号とを交互にシリアル出力す
るパラレル−シリアル変換手段と、上記第1の1ビット
信号を再生するときには上記第1の1ビット信号の位相
を反転させた逆相信号を上記第2の1ビット信号として
上記切り換え手段から上記パラレル−シリアル変換手段
に出力させ、上記第1の1ビット信号を停止するときに
は上記第1の1ビット信号と同相の同一信号を上記第2
の1ビット信号として上記切り換え手段から上記パラレ
ル−シリアル変換手段に出力させる制御手段とを備え
る。
信号変調装置は、上記課題を解決するために、デルタシ
グマ変調により得た第1の1ビット信号を差動型の復調
装置に伝送するために変調するディジタル信号変調装置
において、上記第1の1ビット信号の位相を反転又は同
一とした第2の1ビット信号を切り換えて出力する切り
換え手段と、上記第1の1ビット信号と、上記切り換え
手段からの第2の1ビット信号とをパラレルに入力し、
上記第1の1ビット信号生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の1ビッ
ト信号と第2の1ビット信号とを交互にシリアル出力す
るパラレル−シリアル変換手段と、上記第1の1ビット
信号を再生するときには上記第1の1ビット信号の位相
を反転させた逆相信号を上記第2の1ビット信号として
上記切り換え手段から上記パラレル−シリアル変換手段
に出力させ、上記第1の1ビット信号を停止するときに
は上記第1の1ビット信号と同相の同一信号を上記第2
の1ビット信号として上記切り換え手段から上記パラレ
ル−シリアル変換手段に出力させる制御手段とを備え
る。
【0011】すなわち、このディジタル信号変調装置
は、再生時は通常の差動伝送同様、第1のオリジナル1
ビット伝送信号に加え、逆相の1ビット信号を第2の伝
送信号として合わせて転送し、また停止時には第1の伝
送信号であるオリジナル1ビットミュートパターン信号
に加え、逆相のさらに反転パターン、すなわちオリジナ
ル1ビットミュートパターン信号を第2の伝送信号とし
て、そのまま転送する。また再生、停止時の切り換え点
では、第2の伝送信号を反転させるタイミングを適切に
コントロールを行う。
は、再生時は通常の差動伝送同様、第1のオリジナル1
ビット伝送信号に加え、逆相の1ビット信号を第2の伝
送信号として合わせて転送し、また停止時には第1の伝
送信号であるオリジナル1ビットミュートパターン信号
に加え、逆相のさらに反転パターン、すなわちオリジナ
ル1ビットミュートパターン信号を第2の伝送信号とし
て、そのまま転送する。また再生、停止時の切り換え点
では、第2の伝送信号を反転させるタイミングを適切に
コントロールを行う。
【0012】これによりディジタル信号復調装置におい
て、変調された第1及び第2の1ビット伝送信号の差分
をとることにより、再生時には「+」、「−」の2値か
らなる元の1ビット信号に復調されるが、停止時にはセ
ンター「0」の信号に復調されるため、固有のスペクト
ラムを持たないミュート信号を得ることが可能となり、
これらにより上記課題を解決する。
て、変調された第1及び第2の1ビット伝送信号の差分
をとることにより、再生時には「+」、「−」の2値か
らなる元の1ビット信号に復調されるが、停止時にはセ
ンター「0」の信号に復調されるため、固有のスペクト
ラムを持たないミュート信号を得ることが可能となり、
これらにより上記課題を解決する。
【0013】また、本発明に係るディジタル信号変調装
置は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調装置において、
上記第1の1ビット信号の位相を逆相から同相、及び同
相から逆相へとクロスフェード処理によって切り換えた
第2の1ビット信号を出力するクロスフェード処理手段
と、上記第1の1ビット信号と、上記クロスフェード処
理手段からの第2の1ビット信号とをパラレルに入力
し、上記第1の1ビット信号生成時のサンプリングクロ
ックの1サンプリング周期内に2倍のレートで第1の1
ビット信号と第2の1ビット信号とを交互にシリアル出
力するパラレル−シリアル変換手段と、上記第1の1ビ
ット信号を再生するときには上記第1の1ビット信号の
位相を上記クロスフェード処理手段により徐々に同相か
ら逆相とした第2の1ビット信号を上記パラレル−シリ
アル変換手段に入力させ、上記第1の1ビット信号を停
止するときには上記第1の1ビット信号の位相を上記ク
ロスフェード処理手段により徐々に逆相から同相とした
第2の1ビット信号を上記パラレル−シリアル変換手段
に入力させる制御手段とを備える。
置は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調装置において、
上記第1の1ビット信号の位相を逆相から同相、及び同
相から逆相へとクロスフェード処理によって切り換えた
第2の1ビット信号を出力するクロスフェード処理手段
と、上記第1の1ビット信号と、上記クロスフェード処
理手段からの第2の1ビット信号とをパラレルに入力
し、上記第1の1ビット信号生成時のサンプリングクロ
ックの1サンプリング周期内に2倍のレートで第1の1
ビット信号と第2の1ビット信号とを交互にシリアル出
力するパラレル−シリアル変換手段と、上記第1の1ビ
ット信号を再生するときには上記第1の1ビット信号の
位相を上記クロスフェード処理手段により徐々に同相か
ら逆相とした第2の1ビット信号を上記パラレル−シリ
アル変換手段に入力させ、上記第1の1ビット信号を停
止するときには上記第1の1ビット信号の位相を上記ク
ロスフェード処理手段により徐々に逆相から同相とした
第2の1ビット信号を上記パラレル−シリアル変換手段
に入力させる制御手段とを備える。
【0014】また、本発明に係るディジタル信号変調方
法は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を復調装置側に伝送するた
めに上記第1の1ビット信号に関連する第2の1ビット
信号を用いて変調するディジタル信号変調方法におい
て、オリジナル信号である第1の1ビット信号と、上記
第2の1ビット信号とをパラレルに入力し、上記第1の
1ビット信号生成時のサンプリングクロックの1サンプ
リング周期内に2倍のレートで第1の1ビット信号と第
2の1ビット信号とを交互にシリアル出力する際、上記
第1の1ビット信号を再生するときには上記第1の1ビ
ット信号の位相を反転させた逆相信号を上記第2の1ビ
ット信号とし、上記第1の1ビット信号を停止するとき
には上記第1の1ビット信号と同相の同一信号を上記第
2の1ビット信号とする。
法は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を復調装置側に伝送するた
めに上記第1の1ビット信号に関連する第2の1ビット
信号を用いて変調するディジタル信号変調方法におい
て、オリジナル信号である第1の1ビット信号と、上記
第2の1ビット信号とをパラレルに入力し、上記第1の
1ビット信号生成時のサンプリングクロックの1サンプ
リング周期内に2倍のレートで第1の1ビット信号と第
2の1ビット信号とを交互にシリアル出力する際、上記
第1の1ビット信号を再生するときには上記第1の1ビ
ット信号の位相を反転させた逆相信号を上記第2の1ビ
ット信号とし、上記第1の1ビット信号を停止するとき
には上記第1の1ビット信号と同相の同一信号を上記第
2の1ビット信号とする。
【0015】また、本発明に係るディジタル信号変調方
法は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調方法において、
オリジナル信号である第1の1ビット信号と、上記第1
の1ビット信号の位相を逆相から同相、及び同相から逆
相へとクロスフェード処理によって切り換えた第2の1
ビット信号とをパラレルに入力し、上記第1の1ビット
信号生成時のサンプリングクロックの1サンプリング周
期内に2倍のレートで第1の1ビット信号と第2の1ビ
ット信号とを交互にシリアル出力する際、上記第1の1
ビット信号を再生するときには上記第1の1ビット信号
の位相を上記クロスフェード処理により徐々に同相から
逆相とした第2の1ビット信号を入力させ、上記第1の
1ビット信号を停止するときには上記第1の1ビット信
号の位相を上記クロスフェード処理により徐々に逆相か
ら同相とした第2の1ビット信号を入力させる。
法は、上記課題を解決するために、デルタシグマ変調に
より得た第1の1ビット信号を差動型の復調装置に伝送
するために変調するディジタル信号変調方法において、
オリジナル信号である第1の1ビット信号と、上記第1
の1ビット信号の位相を逆相から同相、及び同相から逆
相へとクロスフェード処理によって切り換えた第2の1
ビット信号とをパラレルに入力し、上記第1の1ビット
信号生成時のサンプリングクロックの1サンプリング周
期内に2倍のレートで第1の1ビット信号と第2の1ビ
ット信号とを交互にシリアル出力する際、上記第1の1
ビット信号を再生するときには上記第1の1ビット信号
の位相を上記クロスフェード処理により徐々に同相から
逆相とした第2の1ビット信号を入力させ、上記第1の
1ビット信号を停止するときには上記第1の1ビット信
号の位相を上記クロスフェード処理により徐々に逆相か
ら同相とした第2の1ビット信号を入力させる。
【0016】本発明に係るディジタル信号復調装置は、
上記課題を解決するために、デルタシグマ変調により得
られた第1の1ビット信号を再生するときに、上記第1
の1ビット信号の位相を反転させた逆相信号を第2の1
ビット信号として上記第1の1ビット信号生成時のサン
プリングクロックの1サンプリング周期内に2倍のレー
トで第1の1ビット信号と交互に切り換えてシリアル出
力し、上記第1の1ビット信号を停止するときに、上記
第1の1ビット信号と同相の同一信号を上記第2の1ビ
ット信号として同様に交互に切り換え出力する、ディジ
タル信号変調装置から伝送されてきた変調信号を復調し
て再生するディジタル信号復調装置であって、上記ディ
ジタル信号変調装置から伝送されてきた変調信号を第1
の1ビット信号と、第2の1ビット信号にパラレル変換
するシリアル−パラレル変換手段と、上記シリアル−パ
ラレル変換手段でパラレル変換された上記第1の1ビッ
ト信号から上記第2の1ビット信号を減算する減算手段
とを備える。
上記課題を解決するために、デルタシグマ変調により得
られた第1の1ビット信号を再生するときに、上記第1
の1ビット信号の位相を反転させた逆相信号を第2の1
ビット信号として上記第1の1ビット信号生成時のサン
プリングクロックの1サンプリング周期内に2倍のレー
トで第1の1ビット信号と交互に切り換えてシリアル出
力し、上記第1の1ビット信号を停止するときに、上記
第1の1ビット信号と同相の同一信号を上記第2の1ビ
ット信号として同様に交互に切り換え出力する、ディジ
タル信号変調装置から伝送されてきた変調信号を復調し
て再生するディジタル信号復調装置であって、上記ディ
ジタル信号変調装置から伝送されてきた変調信号を第1
の1ビット信号と、第2の1ビット信号にパラレル変換
するシリアル−パラレル変換手段と、上記シリアル−パ
ラレル変換手段でパラレル変換された上記第1の1ビッ
ト信号から上記第2の1ビット信号を減算する減算手段
とを備える。
【0017】また、本発明に係るディジタル信号復調装
置は、上記課題を解決するために、デルタシグマ変調に
より得られた第1の1ビット信号を再生するときに、上
記第1の1ビット信号の位相を反転させた逆相信号を第
2の1ビット信号として上記第1の1ビット信号生成時
のサンプリングクロックの1サンプリング周期内に2倍
のレートで第1の1ビット信号と第2の1ビット信号と
を交互に切り換えてシリアル出力し、上記第1の1ビッ
ト信号を停止するときに、上記第1の1ビット信号と同
相の同一信号を上記第2の1ビット信号として同様に交
互に切り換え出力する、ディジタル信号変調装置から伝
送されてきた変調信号を復調して再生するためのディジ
タル信号復調方法であって、上記ディジタル信号変調装
置から伝送されてきた変調信号を第1の1ビット信号
と、第2の1ビット信号にパラレル変換し、上記パラレ
ル変換された上記第1の1ビット信号から上記第2の1
ビット信号を減算した減算出力からアナログオーディオ
信号を抽出する。
置は、上記課題を解決するために、デルタシグマ変調に
より得られた第1の1ビット信号を再生するときに、上
記第1の1ビット信号の位相を反転させた逆相信号を第
2の1ビット信号として上記第1の1ビット信号生成時
のサンプリングクロックの1サンプリング周期内に2倍
のレートで第1の1ビット信号と第2の1ビット信号と
を交互に切り換えてシリアル出力し、上記第1の1ビッ
ト信号を停止するときに、上記第1の1ビット信号と同
相の同一信号を上記第2の1ビット信号として同様に交
互に切り換え出力する、ディジタル信号変調装置から伝
送されてきた変調信号を復調して再生するためのディジ
タル信号復調方法であって、上記ディジタル信号変調装
置から伝送されてきた変調信号を第1の1ビット信号
と、第2の1ビット信号にパラレル変換し、上記パラレ
ル変換された上記第1の1ビット信号から上記第2の1
ビット信号を減算した減算出力からアナログオーディオ
信号を抽出する。
【0018】本発明に係るディジタル信号伝送装置は、
上記課題を解決するために、デルタシグマ変調により得
たオリジナル信号である第1の1ビット信号と、上記第
1の1ビット信号に関連する第2の1ビット信号とをパ
ラレルに入力し、上記第1の1ビット信号生成時のサン
プリングクロックの1サンプリングクロック周期内に2
倍のレートで交互にシリアル出力する際、上記第1の1
ビット信号を再生するときには上記第1の1ビット信号
の位相を反転させた逆相信号を上記第2の1ビット信号
とし、上記第1の1ビット信号を停止するときには上記
第1の1ビット信号と同相の同一信号を上記第2の1ビ
ット信号とするディジタル信号変調装置と、上記ディジ
タル信号変調装置から伝送路を介して伝送されてきた変
調信号を第1の1ビット信号と、第2の1ビット信号に
パラレル変換し、上記パラレル変換された上記第1の1
ビット信号から上記第2の1ビット信号を減算した減算
出力からアナログオーディオ信号を抽出するディジタル
信号復調装置とを備える。
上記課題を解決するために、デルタシグマ変調により得
たオリジナル信号である第1の1ビット信号と、上記第
1の1ビット信号に関連する第2の1ビット信号とをパ
ラレルに入力し、上記第1の1ビット信号生成時のサン
プリングクロックの1サンプリングクロック周期内に2
倍のレートで交互にシリアル出力する際、上記第1の1
ビット信号を再生するときには上記第1の1ビット信号
の位相を反転させた逆相信号を上記第2の1ビット信号
とし、上記第1の1ビット信号を停止するときには上記
第1の1ビット信号と同相の同一信号を上記第2の1ビ
ット信号とするディジタル信号変調装置と、上記ディジ
タル信号変調装置から伝送路を介して伝送されてきた変
調信号を第1の1ビット信号と、第2の1ビット信号に
パラレル変換し、上記パラレル変換された上記第1の1
ビット信号から上記第2の1ビット信号を減算した減算
出力からアナログオーディオ信号を抽出するディジタル
信号復調装置とを備える。
【0019】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。先ず、ディジタル信号変調
装置の具体例について図1を用いて説明する。このディ
ジタル信号変調装置1は、デルタシグマ(ΔΣ)変調に
より得た第1の1ビット信号(第1の伝送信号S1)を
差動型復調装置に伝送するために上記第1の伝送信号S
1に関連する第2の1ビット信号(第2の伝送信号S2)
を用いて変調する。
施の形態について説明する。先ず、ディジタル信号変調
装置の具体例について図1を用いて説明する。このディ
ジタル信号変調装置1は、デルタシグマ(ΔΣ)変調に
より得た第1の1ビット信号(第1の伝送信号S1)を
差動型復調装置に伝送するために上記第1の伝送信号S
1に関連する第2の1ビット信号(第2の伝送信号S2)
を用いて変調する。
【0020】図1に示すように、ディジタル信号変調装
置1は、オリジナル信号である第1の1ビット信号(第
1の伝送信号S1)の位相を反転又は同一とした第2の
1ビット信号(第2の伝送信号S2)を切り換えて出力
する切り換えスイッチ4と、上記第1の伝送信号S1と
上記第2の伝送信号S2とを交互にシリアル出力するパ
ラレル−シリアル変換器3と、切り換えスイッチ4とパ
ラレル−シリアル変換器3の動作を制御するタイミング
コントローラー6とを備えている。
置1は、オリジナル信号である第1の1ビット信号(第
1の伝送信号S1)の位相を反転又は同一とした第2の
1ビット信号(第2の伝送信号S2)を切り換えて出力
する切り換えスイッチ4と、上記第1の伝送信号S1と
上記第2の伝送信号S2とを交互にシリアル出力するパ
ラレル−シリアル変換器3と、切り換えスイッチ4とパ
ラレル−シリアル変換器3の動作を制御するタイミング
コントローラー6とを備えている。
【0021】第1の伝送信号S1は、1ビット信号再生
装置2により生成される。1ビット信号再生装置2は、
1ビット信号が記録された記録媒体から上記1ビット信
号を再生する。この第1の伝送信号S1は、パラレル−
シリアル変換器3に供給されると共にインバータ7及び
切り換えスイッチ4の一方の端子に供給される。インバ
ータ7は、第1の伝送信号S1の位相を反転して逆相信
号とし、切り換えスイッチ4の他方の端子に供給する。
したがって、切り換えスイッチ4は、上述したように第
1の伝送信号S1はの逆相信号又は同送信号を第2の伝
送信号S2として切り換え出力する。
装置2により生成される。1ビット信号再生装置2は、
1ビット信号が記録された記録媒体から上記1ビット信
号を再生する。この第1の伝送信号S1は、パラレル−
シリアル変換器3に供給されると共にインバータ7及び
切り換えスイッチ4の一方の端子に供給される。インバ
ータ7は、第1の伝送信号S1の位相を反転して逆相信
号とし、切り換えスイッチ4の他方の端子に供給する。
したがって、切り換えスイッチ4は、上述したように第
1の伝送信号S1はの逆相信号又は同送信号を第2の伝
送信号S2として切り換え出力する。
【0022】パラレル−シリアル変換器3は、第1の伝
送信号S1と第2の伝送信号S2とをパラレルに入力し、
上記第1の伝送信号S1生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の伝送信
号S1と第2の伝送信号S2とを交互にシリアル出力す
る。
送信号S1と第2の伝送信号S2とをパラレルに入力し、
上記第1の伝送信号S1生成時のサンプリングクロック
の1サンプリング周期内に2倍のレートで第1の伝送信
号S1と第2の伝送信号S2とを交互にシリアル出力す
る。
【0023】タイミングコントローラー6は、上記第1
の伝送信号S1を再生するときには上記第1の伝送信号
S1の位相を反転させた逆相信号を上記第2の伝送信号
S2として切り換えスイッチ4からパラレル−シリアル
変換器3に出力させ、上記第1の伝送信号S1を停止す
るときには第1の伝送信号S1と同相の同一信号を上記
第2の伝送信号S2として切り換えスイッチ4からパラ
レル−シリアル変換器3に出力させる。
の伝送信号S1を再生するときには上記第1の伝送信号
S1の位相を反転させた逆相信号を上記第2の伝送信号
S2として切り換えスイッチ4からパラレル−シリアル
変換器3に出力させ、上記第1の伝送信号S1を停止す
るときには第1の伝送信号S1と同相の同一信号を上記
第2の伝送信号S2として切り換えスイッチ4からパラ
レル−シリアル変換器3に出力させる。
【0024】次に、このディジタル信号変調装置1の動
作について図2のタイミングチャートを参照して説明す
る。先ず、再生時には、図2の(A)の範囲に示すよう
に、1ビット信号再生装置2より得られるΔΣ変調され
たオリジナル1ビット信号である第1の伝送信号S
1と、これをインバータ7によって反転させた逆相デー
タを切り換えスイッチ4により選択させた第2の伝送信
号S2との2系統の1ビット信号を、パラレル−シリア
ル変換器3によってサンプリングクロックCkの1サン
プリング周期内に2倍のレートで1ビットづつ交互に配
された1ビット変調信号Smとして伝送路8に出力す
る。すなわちこれは位相変調信号伝送と同じである。
作について図2のタイミングチャートを参照して説明す
る。先ず、再生時には、図2の(A)の範囲に示すよう
に、1ビット信号再生装置2より得られるΔΣ変調され
たオリジナル1ビット信号である第1の伝送信号S
1と、これをインバータ7によって反転させた逆相デー
タを切り換えスイッチ4により選択させた第2の伝送信
号S2との2系統の1ビット信号を、パラレル−シリア
ル変換器3によってサンプリングクロックCkの1サン
プリング周期内に2倍のレートで1ビットづつ交互に配
された1ビット変調信号Smとして伝送路8に出力す
る。すなわちこれは位相変調信号伝送と同じである。
【0025】一方、停止時には図2の(B)の範囲に示
すように、第2の伝送信号S2として逆相成分でなく同
相成分を用いることにより、1サンプリング周期内に同
相成分のデータを2個続けた1ビット変調信号Smを伝
送路8に出力する。すなわちこれはオリジナル1ビット
信号である第1の伝送信号S1そのものの伝送と同じで
ある。
すように、第2の伝送信号S2として逆相成分でなく同
相成分を用いることにより、1サンプリング周期内に同
相成分のデータを2個続けた1ビット変調信号Smを伝
送路8に出力する。すなわちこれはオリジナル1ビット
信号である第1の伝送信号S1そのものの伝送と同じで
ある。
【0026】再生から停止への切り換え時、タイミング
コントローラー6は再生/停止信号P/Sにより再生か
ら停止への切り換え要求を受け、1ビット信号再生装置
2にレベルコントロール信号Lcを送る。すると、1ビ
ット信号再生装置2は一定時間で信号レベルをフェード
アウトし、第1の伝送信号S1として「1,0,0,
1,0,1,1,0」の繰り返しからなる、ミュートパ
ターン信号を発生する。タイミングコントローラー6は
このミュートパターン信号が「1,0,0,1,0,
1,1,0」となるタイミングで位相切り換え信号Pch
を発生し、第2の伝送信号S2の位相を切り換えスイッ
チ4によって逆相から正相へとダイレクトに切り換え
る。
コントローラー6は再生/停止信号P/Sにより再生か
ら停止への切り換え要求を受け、1ビット信号再生装置
2にレベルコントロール信号Lcを送る。すると、1ビ
ット信号再生装置2は一定時間で信号レベルをフェード
アウトし、第1の伝送信号S1として「1,0,0,
1,0,1,1,0」の繰り返しからなる、ミュートパ
ターン信号を発生する。タイミングコントローラー6は
このミュートパターン信号が「1,0,0,1,0,
1,1,0」となるタイミングで位相切り換え信号Pch
を発生し、第2の伝送信号S2の位相を切り換えスイッ
チ4によって逆相から正相へとダイレクトに切り換え
る。
【0027】一方、停止から再生への切り換え時、タイ
ミングコントローラー6は再生/停止信号P/Sにより
停止から再生への切り換え要求を受け、第1の伝送信号
S1であるミュートパターン信号が「1,0,0,1,
0,1,1,0」となるタイミングで位相切り換え信号
Pchを発生し、第2の伝送信号S2の位相を切り換えス
イッチ4によって正相から逆相へとダイレクトに切り換
える。その後、タイミングコントローラー6はレベルコ
ントロール信号Lcを1ビット信号再生装置2に送り、
1ビット信号再生装置2は信号レベルのフェードインを
行う。
ミングコントローラー6は再生/停止信号P/Sにより
停止から再生への切り換え要求を受け、第1の伝送信号
S1であるミュートパターン信号が「1,0,0,1,
0,1,1,0」となるタイミングで位相切り換え信号
Pchを発生し、第2の伝送信号S2の位相を切り換えス
イッチ4によって正相から逆相へとダイレクトに切り換
える。その後、タイミングコントローラー6はレベルコ
ントロール信号Lcを1ビット信号再生装置2に送り、
1ビット信号再生装置2は信号レベルのフェードインを
行う。
【0028】上記変調された1ビット変調信号Smは、
再生状態では正相と逆相データが交互に送られるため位
相変調伝送となり、オーディオ帯域成分は打ち消されて
減衰される。また停止状態でもミュートパターンそのも
のの伝送となるため、オーディオ帯域にスペクトラムを
持たない。このため常に高品質なディジタル信号伝送が
維持される。
再生状態では正相と逆相データが交互に送られるため位
相変調伝送となり、オーディオ帯域成分は打ち消されて
減衰される。また停止状態でもミュートパターンそのも
のの伝送となるため、オーディオ帯域にスペクトラムを
持たない。このため常に高品質なディジタル信号伝送が
維持される。
【0029】次に、本発明のディジタル信号復調装置の
具体例について図3を用いて説明する。この具体例は、
上記図1に示したディジタル信号変調装置1によって変
調された変調信号を伝送路8を介して受け取り、復調し
て再生するディジタル信号復調装置10である。
具体例について図3を用いて説明する。この具体例は、
上記図1に示したディジタル信号変調装置1によって変
調された変調信号を伝送路8を介して受け取り、復調し
て再生するディジタル信号復調装置10である。
【0030】図3に示すように、このディジタル信号復
調装置10は、伝送路8により伝送されてきた1ビット
変調信号Sm’を第1の伝送信号S1’と、第2の伝送
信号S2’にパラレル変換するシリアル−パラレル変換
器11と、このシリアル−パラレル変換器11でパラレ
ル変換された上記第1の伝送信号S1’から上記第2の
伝送信号S2’を減算する減算器12と、この減算器1
2の減算出力(差動復調信号SD)からアナログオーデ
ィオ信号SAを抽出するローパスフィルタ13とを備え
る。
調装置10は、伝送路8により伝送されてきた1ビット
変調信号Sm’を第1の伝送信号S1’と、第2の伝送
信号S2’にパラレル変換するシリアル−パラレル変換
器11と、このシリアル−パラレル変換器11でパラレ
ル変換された上記第1の伝送信号S1’から上記第2の
伝送信号S2’を減算する減算器12と、この減算器1
2の減算出力(差動復調信号SD)からアナログオーデ
ィオ信号SAを抽出するローパスフィルタ13とを備え
る。
【0031】シリアル−パラレル変換器11は、伝送路
8より伝送された1ビット変調信号Sm’を、クロック
ジェネレータ14の発生するサンプリングクロックCk
の1サンプリング周期ごとの2系統の1ビット信号へと
変換することにより、第1の伝送信号S1’と第2の伝
送信号S2’を生成する。
8より伝送された1ビット変調信号Sm’を、クロック
ジェネレータ14の発生するサンプリングクロックCk
の1サンプリング周期ごとの2系統の1ビット信号へと
変換することにより、第1の伝送信号S1’と第2の伝
送信号S2’を生成する。
【0032】減算器12は第1の伝送信号S1’より第
2の伝送信号S2’を減算することにより差動復調信号
SDを生成し、ローパスフィルタ13に供給する。
2の伝送信号S2’を減算することにより差動復調信号
SDを生成し、ローパスフィルタ13に供給する。
【0033】次に、上記ディジタル信号復調装置10の
動作について図4のタイミングチャートを参照して説明
する。
動作について図4のタイミングチャートを参照して説明
する。
【0034】再生時には図4の(A)の範囲に示すよう
に、第1の伝送信号S1’及び第2の伝送信号S2’が逆
相関係にあるため、差動復調信号SDは「+」、「−」
の2値に変換され、すなわちこれはオリジナル1ビット
信号データそのものに復調される。
に、第1の伝送信号S1’及び第2の伝送信号S2’が逆
相関係にあるため、差動復調信号SDは「+」、「−」
の2値に変換され、すなわちこれはオリジナル1ビット
信号データそのものに復調される。
【0035】一方停止時には図4の(B)の範囲に示す
ように、第1の伝送信号S1’及び第2の伝送信号S2’
が同相関係になるため、差動復調信号SDはセンター
「0」となり、すなわちこれは固有のスペクトラムを持
たないミュート信号に変換される。
ように、第1の伝送信号S1’及び第2の伝送信号S2’
が同相関係になるため、差動復調信号SDはセンター
「0」となり、すなわちこれは固有のスペクトラムを持
たないミュート信号に変換される。
【0036】図5及び図6は変調時に切り換えスイッチ
4によって第2の伝送信号S2’を反転させた点での差
動復調信号SDをオーディオ帯域のローパスフィルター
13に通したアナログ再生信号SAの波形を示すもの
で、このうち図6は本発明による切り換え制御を行った
場合のミュートパターンのデータ反転の一例で、「0,
1,1,0,1,0,0,1」からなる8サンプルの1
ビットパターンを単位として、その反転パターン「1,
0,0,1,0,1,1,0」とをつなぎ合わせた場
合、図5は「1,0,1,0」とその反転パターン
「0,1,0,1」とをつなぎ合わせた場合である。こ
のように、変調時に任意のミュートパターンの任意の点
でデータ反転を行うと、そこにデータの不連続性が発生
し、切り換え点において、クリックノイズを生じてしま
うが、本発明のように「0,1,1,0,1,0,0,
1」とその反転パターン「1,0,0,1,0,1,
1,0」を単位として反転させることにより、オーディ
オ帯域での切り換えノイズを充分低く抑えたダイレクト
なミュートパターン信号の反転が実現可能となる。
4によって第2の伝送信号S2’を反転させた点での差
動復調信号SDをオーディオ帯域のローパスフィルター
13に通したアナログ再生信号SAの波形を示すもの
で、このうち図6は本発明による切り換え制御を行った
場合のミュートパターンのデータ反転の一例で、「0,
1,1,0,1,0,0,1」からなる8サンプルの1
ビットパターンを単位として、その反転パターン「1,
0,0,1,0,1,1,0」とをつなぎ合わせた場
合、図5は「1,0,1,0」とその反転パターン
「0,1,0,1」とをつなぎ合わせた場合である。こ
のように、変調時に任意のミュートパターンの任意の点
でデータ反転を行うと、そこにデータの不連続性が発生
し、切り換え点において、クリックノイズを生じてしま
うが、本発明のように「0,1,1,0,1,0,0,
1」とその反転パターン「1,0,0,1,0,1,
1,0」を単位として反転させることにより、オーディ
オ帯域での切り換えノイズを充分低く抑えたダイレクト
なミュートパターン信号の反転が実現可能となる。
【0037】このように、ディジタル信号復調装置10
は、復調時には差分をとるだけで、再生状態では
「+」、「−」の2値に、停止状態ではセンター「0」
へと自動的に変換され、そのオーディオ帯域信号成分は
スムーズに遷移する。
は、復調時には差分をとるだけで、再生状態では
「+」、「−」の2値に、停止状態ではセンター「0」
へと自動的に変換され、そのオーディオ帯域信号成分は
スムーズに遷移する。
【0038】なお、上記図1に示したディジタル信号変
調装置1と上記図3に示したディジタル信号復調装置1
0とを伝送路8で繋いだディジタル信号伝送装置にあっ
ては、伝送路8が断線しても、信号再生時、停止時によ
らず常に自動ミュート処理が実現される。
調装置1と上記図3に示したディジタル信号復調装置1
0とを伝送路8で繋いだディジタル信号伝送装置にあっ
ては、伝送路8が断線しても、信号再生時、停止時によ
らず常に自動ミュート処理が実現される。
【0039】すなわち、ディジタル信号復調装置10で
は、差動復調を行っているために、断線時には伝送値が
{1}または{0}に固定され、その差分信号は常にセ
ンター「0」となる。このために、信号再生時、停止時
によらず、常に自動ミュート処理が実現される。
は、差動復調を行っているために、断線時には伝送値が
{1}または{0}に固定され、その差分信号は常にセ
ンター「0」となる。このために、信号再生時、停止時
によらず、常に自動ミュート処理が実現される。
【0040】図7は断線時のディジタル信号伝送装置の
動作を説明するタイミングチャートで、伝送路8が断線
になった区間では、ディジタル信号復調装置10の入力
となる、1ビット変調信号Sm’が無いため、シリアル
−パラレル変換器11の出力は、断線時に伝送値が
{1}または{0}に固定される。したがって、差動復
調信号SDは、常にセンター「0」となっているのが分
かる。
動作を説明するタイミングチャートで、伝送路8が断線
になった区間では、ディジタル信号復調装置10の入力
となる、1ビット変調信号Sm’が無いため、シリアル
−パラレル変換器11の出力は、断線時に伝送値が
{1}または{0}に固定される。したがって、差動復
調信号SDは、常にセンター「0」となっているのが分
かる。
【0041】また、上記図3に示したディジタル信号復
調装置10では差動復調の後の「+」、「−」、センタ
ー「0」の3値の信号を、ローパスフィルター13を通
してアナログ信号SAを得ているが、図8に示すディジ
タル信号復調装置20のように第1の伝送信号S1’及
び第2の伝送信号S2’の2系統の1ビット伝送信号
を、直接、差動入力ローパスフィルター21に通してア
ナログ再生信号SAを得て出力端子22に供給してもよ
い。
調装置10では差動復調の後の「+」、「−」、センタ
ー「0」の3値の信号を、ローパスフィルター13を通
してアナログ信号SAを得ているが、図8に示すディジ
タル信号復調装置20のように第1の伝送信号S1’及
び第2の伝送信号S2’の2系統の1ビット伝送信号
を、直接、差動入力ローパスフィルター21に通してア
ナログ再生信号SAを得て出力端子22に供給してもよ
い。
【0042】また、差動復調を行った「+」、「−」、
センター「0」の3値をもとに、さらにPWM変調など
の他の変調をかけてもよい。図9は、PWM変調器26
によて差動復調信号SDをPWM変調するディジタル信
号復調装置25の構成の一例である。減算器12からの
差動復調信号SDがPWM変調器26によりPWM変調
信号SPWMに変換されローパスフィルター13に送られ
ている。
センター「0」の3値をもとに、さらにPWM変調など
の他の変調をかけてもよい。図9は、PWM変調器26
によて差動復調信号SDをPWM変調するディジタル信
号復調装置25の構成の一例である。減算器12からの
差動復調信号SDがPWM変調器26によりPWM変調
信号SPWMに変換されローパスフィルター13に送られ
ている。
【0043】図10は、ディジタル信号復調装置25の
動作を説明するためのタイミングチャートの一例であ
る。PWM変調器26により、差動復調信号SDの
「+」、「−」、センター「0」の3値を、デューティ
ー最大、最小、50%のパルスへ変換することにより、
PWM変調信号SPWMが得られ、ローパスフィルター1
3によりアナログ再生信号SAが得られる。
動作を説明するためのタイミングチャートの一例であ
る。PWM変調器26により、差動復調信号SDの
「+」、「−」、センター「0」の3値を、デューティ
ー最大、最小、50%のパルスへ変換することにより、
PWM変調信号SPWMが得られ、ローパスフィルター1
3によりアナログ再生信号SAが得られる。
【0044】またミュートパターン信号の正相逆相切り
換えとして、切り換えスイッチ4を用いたダイレクト反
転のかわりに、1ビットクロスフェード装置を用いて正
相と逆相のミュートパターンを徐々にクロスフェードし
てもよい。図11に1ビットクロスフェード装置31を
用いたディジタル信号変調装置30の構成の一例を示
す。上記図1における切り換えスイッチ4を1ビットク
ロスフェード装置31に置き換えることにより実現でき
る。
換えとして、切り換えスイッチ4を用いたダイレクト反
転のかわりに、1ビットクロスフェード装置を用いて正
相と逆相のミュートパターンを徐々にクロスフェードし
てもよい。図11に1ビットクロスフェード装置31を
用いたディジタル信号変調装置30の構成の一例を示
す。上記図1における切り換えスイッチ4を1ビットク
ロスフェード装置31に置き換えることにより実現でき
る。
【0045】ただしクロスフェード処理にはフェード時
間を伴うため、タイミングコントローラー6から位相切
り換え信号Pchによって切り換え要求がきた後、逆相信
号に変わるまでには、ディレーを生じる。
間を伴うため、タイミングコントローラー6から位相切
り換え信号Pchによって切り換え要求がきた後、逆相信
号に変わるまでには、ディレーを生じる。
【0046】この1ビットクロスフェード装置は、本件
出願人による特開平9−307452号公報にディジタ
ル信号処理装置として開示されている。このディジタル
信号処理装置について図12〜図15を参照して説明す
る。
出願人による特開平9−307452号公報にディジタ
ル信号処理装置として開示されている。このディジタル
信号処理装置について図12〜図15を参照して説明す
る。
【0047】このディジタル信号処理装置は図12に示
すように、2系統のΔΣ変調処理により得られた入力信
号である2系統のΔΣ変調信号と、これらの入力信号に
より得られる再ΔΣ変調信号とを切り換え手段である切
り換えスイッチ117により切り換えるディジタル信号
処理装置100であり、クロスフェード処理を行う。
すように、2系統のΔΣ変調処理により得られた入力信
号である2系統のΔΣ変調信号と、これらの入力信号に
より得られる再ΔΣ変調信号とを切り換え手段である切
り換えスイッチ117により切り換えるディジタル信号
処理装置100であり、クロスフェード処理を行う。
【0048】このディジタル信号処理装置100は、再
ΔΣ変調1ビット信号SBを出力するΔΣ変調器115
と、入力端子101を介して入力される一のΔΣ変調信
号を所定サンプル数だけディレイするディレイライン1
02と、上記一のΔΣ変調信号の振幅レベルをΔΣ変調
器115で使われる初段の積分器への帰還信号の振幅レ
ベルに合わせるビット長変換器103と、このビット長
変換器103で振幅レベルが調整された第1のレベル調
整信号の振幅レベルを制御する振幅制御器104と、他
のΔΣ変調信号を所定サンプル数だけディレイするディ
レイライン108と、上記他のΔΣ変調信号の振幅レベ
ルをΔΣ変調器115で使われる初段の積分器への帰還
信号の振幅レベルに合わせるビット長変換器109と、
ビット長変換器109で振幅レベルが調整された第2の
レベル調整信号の振幅レベルを制御する振幅制御器11
0と、振幅制御器104及び振幅制御器110の二つの
入出力信号及び/又はΔΣ変調器115内信号より再Δ
Σ変調を行う信号の生成、及び振幅制御期間中の制御処
理に基づいて得られる減算データの生成、減算を行う減
算値演算制御器よりなる振幅制御出力調整器105と、
振幅制御器104、振幅制御器110、ΔΣ変調器11
5、振幅制御出力調整器105及び切り換えスイッチ1
17を制御する切り換え制御器118とを備えてなる。
ΔΣ変調1ビット信号SBを出力するΔΣ変調器115
と、入力端子101を介して入力される一のΔΣ変調信
号を所定サンプル数だけディレイするディレイライン1
02と、上記一のΔΣ変調信号の振幅レベルをΔΣ変調
器115で使われる初段の積分器への帰還信号の振幅レ
ベルに合わせるビット長変換器103と、このビット長
変換器103で振幅レベルが調整された第1のレベル調
整信号の振幅レベルを制御する振幅制御器104と、他
のΔΣ変調信号を所定サンプル数だけディレイするディ
レイライン108と、上記他のΔΣ変調信号の振幅レベ
ルをΔΣ変調器115で使われる初段の積分器への帰還
信号の振幅レベルに合わせるビット長変換器109と、
ビット長変換器109で振幅レベルが調整された第2の
レベル調整信号の振幅レベルを制御する振幅制御器11
0と、振幅制御器104及び振幅制御器110の二つの
入出力信号及び/又はΔΣ変調器115内信号より再Δ
Σ変調を行う信号の生成、及び振幅制御期間中の制御処
理に基づいて得られる減算データの生成、減算を行う減
算値演算制御器よりなる振幅制御出力調整器105と、
振幅制御器104、振幅制御器110、ΔΣ変調器11
5、振幅制御出力調整器105及び切り換えスイッチ1
17を制御する切り換え制御器118とを備えてなる。
【0049】さらに、このディジタル信号処理装置10
0は、上記一及び他のΔΣ変調信号と上記再ΔΣ変調信
号との複数サンプルにわたる一致を検出するパターン一
致検出器116を備えてなり、該パターン一致検出器1
16で得た制御信号により、上記一及び他のΔΣ変調信
号SA及びSCと上記再ΔΣ変調信号SBとを切り換え
る。
0は、上記一及び他のΔΣ変調信号と上記再ΔΣ変調信
号との複数サンプルにわたる一致を検出するパターン一
致検出器116を備えてなり、該パターン一致検出器1
16で得た制御信号により、上記一及び他のΔΣ変調信
号SA及びSCと上記再ΔΣ変調信号SBとを切り換え
る。
【0050】ここで、上記図11に示したディジタル信
号変調装置30にクロスフェード処理装置として上記デ
ィジタル信号処理装置100を適用した場合、上記一の
ΔΣ変調信号SAはインバータ7で反転された第2の伝
送信号S2であり、他のΔΣ変調信号SBは上記第1の伝
送信号S1と位相が同じ第2の伝送信号S2である。
号変調装置30にクロスフェード処理装置として上記デ
ィジタル信号処理装置100を適用した場合、上記一の
ΔΣ変調信号SAはインバータ7で反転された第2の伝
送信号S2であり、他のΔΣ変調信号SBは上記第1の伝
送信号S1と位相が同じ第2の伝送信号S2である。
【0051】振幅制御器104は、図13に示すよう
に、乗算器121と係数発生器122からなり、ビット
長変換器103からの第1のレベル調整信号SI1に乗算
器121にて係数発生器122からの係数出力SJ1を乗
算する。すると、振幅制御器104は、振幅制御出力調
整器105に振幅制御器出力SKを供給する。
に、乗算器121と係数発生器122からなり、ビット
長変換器103からの第1のレベル調整信号SI1に乗算
器121にて係数発生器122からの係数出力SJ1を乗
算する。すると、振幅制御器104は、振幅制御出力調
整器105に振幅制御器出力SKを供給する。
【0052】また、振幅制御器110は、図14に示す
ように、乗算器123と係数発生器124からなり、ビ
ット長変換器109からの第2のレベル調整信号SI2に
乗算器123にて係数発生器124からの係数出力SJ2
を乗算する。すると、振幅制御器110は、振幅制御出
力調整器105に振幅制御器出力SVを供給する。この
ディジタル信号処理装置100が行うクロスフェード処
理動作を図15を参照しながら説明する。図15は、図
12の制御信号入力端子120にクロスフェード処理信
号SHが供給されたときに、切り換え制御器118が切
り換えスイッチ117に対して行う切り換え制御のタイ
ミングチャートである。
ように、乗算器123と係数発生器124からなり、ビ
ット長変換器109からの第2のレベル調整信号SI2に
乗算器123にて係数発生器124からの係数出力SJ2
を乗算する。すると、振幅制御器110は、振幅制御出
力調整器105に振幅制御器出力SVを供給する。この
ディジタル信号処理装置100が行うクロスフェード処
理動作を図15を参照しながら説明する。図15は、図
12の制御信号入力端子120にクロスフェード処理信
号SHが供給されたときに、切り換え制御器118が切
り換えスイッチ117に対して行う切り換え制御のタイ
ミングチャートである。
【0053】先ず、切り換え制御器118は、制御信号
入力端子120を介してクロスフェード処理信号SHを
受け取ると、パターン一致検出器116でのパターン一
致処理を待って、切り換えスイッチ117にスイッチ切
り換え信号SEを供給し、上記一(第1系統)のオリジ
ナルディレイ1ビット信号SAからΔΣ変調器出力SBに
切り換える。
入力端子120を介してクロスフェード処理信号SHを
受け取ると、パターン一致検出器116でのパターン一
致処理を待って、切り換えスイッチ117にスイッチ切
り換え信号SEを供給し、上記一(第1系統)のオリジ
ナルディレイ1ビット信号SAからΔΣ変調器出力SBに
切り換える。
【0054】このとき、ΔΣ変調器115には、振幅制
御器104内の係数発生器122の係数を1として得ら
れた振幅制御器出力SKと、振幅制御器110内の係数
発生器124の係数を0として得られた振幅制御器出力
SVとの振幅制御出力調整器105による加算信号SXが
入力される。
御器104内の係数発生器122の係数を1として得ら
れた振幅制御器出力SKと、振幅制御器110内の係数
発生器124の係数を0として得られた振幅制御器出力
SVとの振幅制御出力調整器105による加算信号SXが
入力される。
【0055】続いて、切り換え制御器118は、振幅制
御器104内の係数発生器122の係数発生器出力SJ1
を1から0へ、また振幅制御器110内の係数発生器1
24の係数発生器出力SJ2を0から1へと遷移させる。
御器104内の係数発生器122の係数発生器出力SJ1
を1から0へ、また振幅制御器110内の係数発生器1
24の係数発生器出力SJ2を0から1へと遷移させる。
【0056】振幅制御出力調整器105には、徐々に小
さくなる振幅制御器出力SKと、徐々に大きくなる振幅
制御器出力SVが供給される。そして、振幅制御出力調
整器105は、クロスフェード処理が施された加算信号
SXをΔΣ変調器115に供給する。クロスフェード処
理が終了すると、振幅制御出力調整器105内の減算値
演算制御器により上記クロスフェード処理期間中の制御
処理に基づいて得られた減算データを加算信号又はΔΣ
変調器内から徐々に減算する。そして減算処理終了後、
パターン一致検出器116でのパターン一致処理を待っ
て、切り換えスイッチ117にスイッチ切り換え信号S
Eを供給し、ΔΣ変調器出力SBから上記第2系統のオリ
ジナルディレイ1ビット信号SCに切り換える。
さくなる振幅制御器出力SKと、徐々に大きくなる振幅
制御器出力SVが供給される。そして、振幅制御出力調
整器105は、クロスフェード処理が施された加算信号
SXをΔΣ変調器115に供給する。クロスフェード処
理が終了すると、振幅制御出力調整器105内の減算値
演算制御器により上記クロスフェード処理期間中の制御
処理に基づいて得られた減算データを加算信号又はΔΣ
変調器内から徐々に減算する。そして減算処理終了後、
パターン一致検出器116でのパターン一致処理を待っ
て、切り換えスイッチ117にスイッチ切り換え信号S
Eを供給し、ΔΣ変調器出力SBから上記第2系統のオリ
ジナルディレイ1ビット信号SCに切り換える。
【0057】このように上記ディジタル信号処理装置1
00をクロスフェード処理装置として上記図11のディ
ジタル信号処理装置30に適用した場合には、正相と逆
相のミュートパターンを徐々にクロスフェードできる。
00をクロスフェード処理装置として上記図11のディ
ジタル信号処理装置30に適用した場合には、正相と逆
相のミュートパターンを徐々にクロスフェードできる。
【0058】
【発明の効果】本発明によれば、変調側において、再生
時にはオリジナル信号に加えて同一サンプリング周期内
に逆相データを合わせて転送し、停止時のミュートパタ
ーン信号伝送時には、逆相データの反転パターン、すな
わちオリジナルミュートパターンをそのま伝送すること
により、復調側では、同一サンプリング周期の変調デー
タの差分をとるだけで、再生時は元の「+」、「−」2
値からなる1ビットオーディオ信号データに復調され、
また停止時はセンター「0」に復調されるため、固有の
スペクトラムを持たないミュート信号に変換することが
可能となり、アナログオーディオ信号に戻す際のアナロ
グローパスフィルターへの負担の軽減を実現している。
時にはオリジナル信号に加えて同一サンプリング周期内
に逆相データを合わせて転送し、停止時のミュートパタ
ーン信号伝送時には、逆相データの反転パターン、すな
わちオリジナルミュートパターンをそのま伝送すること
により、復調側では、同一サンプリング周期の変調デー
タの差分をとるだけで、再生時は元の「+」、「−」2
値からなる1ビットオーディオ信号データに復調され、
また停止時はセンター「0」に復調されるため、固有の
スペクトラムを持たないミュート信号に変換することが
可能となり、アナログオーディオ信号に戻す際のアナロ
グローパスフィルターへの負担の軽減を実現している。
【図1】本発明に係るディジタル信号変調装置の具体例
のブロック図である。
のブロック図である。
【図2】上記ディジタル信号変調装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図3】本発明に係るディジタル信号復調装置の具体例
のブロック図である。
のブロック図である。
【図4】上記ディジタル信号復調装置の動作を説明する
ためのタイミングチャートである。
ためのタイミングチャートである。
【図5】従来の方法により変調した信号を復調したアナ
ログ再生信号の波形図である。
ログ再生信号の波形図である。
【図6】本発明の方法により変調した信号を復調したア
ナログ再生信号の波形図である。
ナログ再生信号の波形図である。
【図7】断線時のディジタル信号伝送装置の動作を説明
するタイミングチャートである。
するタイミングチャートである。
【図8】差動入力ローパスフィルターを用いたディジタ
ル信号復調装置のブロック図である。
ル信号復調装置のブロック図である。
【図9】PWM変調器を用いたディジタル信号復調装置
のブロック図である。
のブロック図である。
【図10】上記図9に示したディジタル信号復調装置の
動作を説明するためのタイミングチャートである。
動作を説明するためのタイミングチャートである。
【図11】1ビットクロスフェード装置を用いたディジ
タル信号変調装置のブロック図である。
タル信号変調装置のブロック図である。
【図12】上記1ビットクロスフェード装置の構成を示
すブロック図である。
すブロック図である。
【図13】上記1ビットクロスフェード装置に使われる
第1系統側の振幅制御器の詳細な構成を示す回路図であ
る。
第1系統側の振幅制御器の詳細な構成を示す回路図であ
る。
【図14】上記1ビットクロスフェード装置に使われる
第2系統側の振幅制御器の詳細な構成を示す回路図であ
る。
第2系統側の振幅制御器の詳細な構成を示す回路図であ
る。
【図15】上記1ビットクロスフェーソ装置の動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
1 ディジタル信号変調装置、3 パラレル−シリアル
変換器、4 切り換えスイッチ、6 タイミングコント
ローラー、7 インバータ
変換器、4 切り換えスイッチ、6 タイミングコント
ローラー、7 インバータ
Claims (20)
- 【請求項1】 デルタシグマ変調により得た第1の1ビ
ット信号を差動型の復調装置に伝送するために変調する
ディジタル信号変調装置において、 上記第1の1ビット信号の位相を反転又は同一とした第
2の1ビット信号を切り換えて出力する切り換え手段
と、 上記第1の1ビット信号と、上記切り換え手段からの第
2の1ビット信号とをパラレルに入力し、上記第1の1
ビット信号生成時のサンプリングクロックの1サンプリ
ング周期内に2倍のレートで第1の1ビット信号と第2
の1ビット信号とを交互にシリアル出力するパラレル−
シリアル変換手段と、 上記第1の1ビット信号を再生するときには上記第1の
1ビット信号の位相を反転させた逆相信号を上記第2の
1ビット信号として上記切り換え手段から上記パラレル
−シリアル変換手段に出力させ、上記第1の1ビット信
号を停止するときには上記第1の1ビット信号と同相の
同一信号を上記第2の1ビット信号として上記切り換え
手段から上記パラレル−シリアル変換手段に出力させる
制御手段とを備えることを特徴とするディジタル信号変
調装置。 - 【請求項2】 上記第1の1ビット信号は1ビット信号
再生手段により再生された信号であることを特徴とする
請求項1記載のディジタル信号変調装置。 - 【請求項3】 上記制御手段は再生から停止への切り換
え要求を受けると、上記1ビット信号再生手段に一定時
間で信号レベルをフェードアウトさせ、所定のタイミン
グで上記切り換え手段に上記第1の1ビット信号の位相
を逆相から同相へと切り換えさせて上記第2の1ビット
信号を出力させることを特徴とする請求項2記載のディ
ジタル信号変調装置。 - 【請求項4】 上記1ビット信号再生手段からは1ビッ
トミュートパターン信号が発生されることを特徴とする
請求項3記載のディジタル信号変調装置。 - 【請求項5】 上記1ビット信号再生手段は、「1,
0,0,1,0,1,1,0」又は「0,1,1,0,
1,0,0,1」からなる8サンプルの1ビットパター
ンを単位に繰り返す1ビットミュートパターン信号を発
生することを特徴とする請求項4記載のディジタル信号
変調装置。 - 【請求項6】 上記制御手段は上記1ビットミュートパ
ターン信号の8サンプルの1ビットパターンの単位に関
連したタイミングで上記切り換え手段に上記第1の1ビ
ット信号の位相を逆相から同相へと切り換えさせて上記
第2の1ビット信号として出力させることを特徴とする
請求項5記載のディジタル信号変調装置。 - 【請求項7】 上記制御手段は停止から再生への切り換
え要求を受けると、所定のタイミングで上記切り換え手
段に第1の1ビット信号の位相を同相から逆相へと切り
換えさせて上記第2の1ビット信号として出力させてか
ら、上記1ビット信号再生手段に信号レベルをフェード
インさせることを特徴とする請求項2記載のディジタル
信号変調装置。 - 【請求項8】 上記1ビット信号再生手段は、「1,
0,0,1,0,1,1,0」又は「0,1,1,0,
1,0,0,1」からなる8サンプルの1ビットパター
ンを単位に繰り返す1ビットミュートパターン信号を発
生することを特徴とする請求項7記載のディジタル信号
変調装置。 - 【請求項9】 上記制御手段は上記1ビットミュートパ
ターン信号の8サンプルの1ビットパターンの単位に関
連したタイミングで上記切り換え手段に上記第1の1ビ
ット信号の位相を同相から逆相へと切り換えさせて上記
第2の1ビット信号を出力させることを特徴とする請求
項8記載のディジタル信号変調装置。 - 【請求項10】 デルタシグマ変調により得た第1の1
ビット信号を差動型の復調装置に伝送するために変調す
るディジタル信号変調装置において、 上記第1の1ビット信号の位相を逆相から同相、及び同
相から逆相へとクロスフェード処理によって切り換えた
第2の1ビット信号を出力するクロスフェード処理手段
と、 上記第1の1ビット信号と、上記クロスフェード処理手
段からの第2の1ビット信号とをパラレルに入力し、上
記第1の1ビット信号生成時のサンプリングクロックの
1サンプリング周期内に2倍のレートで第1の1ビット
信号と第2の1ビット信号とを交互にシリアル出力する
パラレル−シリアル変換手段と、 上記第1の1ビット信号を再生するときには上記第1の
1ビット信号の位相を上記クロスフェード処理手段によ
り徐々に同相から逆相とした第2の1ビット信号を上記
パラレル−シリアル変換手段に入力させ、上記第1の1
ビット信号を停止するときには上記第1の1ビット信号
の位相を上記クロスフェード処理手段により徐々に逆相
から同相とした第2の1ビット信号を上記パラレル−シ
リアル変換手段に入力させる制御手段とを備えることを
特徴とするディジタル信号変調装置。 - 【請求項11】 デルタシグマ変調により得た第1の1
ビット信号を復調装置側に伝送するために上記第1の1
ビット信号に関連する第2の1ビット信号を用いて変調
するディジタル信号変調方法において、 オリジナル信号である第1の1ビット信号と、上記第2
の1ビット信号とをパラレルに入力し、上記第1の1ビ
ット信号生成時のサンプリングクロックの1サンプリン
グ周期内に2倍のレートで第1の1ビット信号と第2の
1ビット信号とを交互にシリアル出力する際、上記第1
の1ビット信号を再生するときには上記第1の1ビット
信号の位相を反転させた逆相信号を上記第2の1ビット
信号とし、上記第1の1ビット信号を停止するときには
上記第1の1ビット信号と同相の同一信号を上記第2の
1ビット信号とすることを特徴とするディジタル信号変
調方法。 - 【請求項12】 デルタシグマ変調により得た第1の1
ビット信号を差動型の復調装置に伝送するために変調す
るディジタル信号変調方法において、 オリジナル信号である第1の1ビット信号と、上記第1
の1ビット信号の位相を逆相から同相、及び同相から逆
相へとクロスフェード処理によって切り換えた第2の1
ビット信号とをパラレルに入力し、上記第1の1ビット
信号生成時のサンプリングクロックの1サンプリング周
期内に2倍のレートで第1の1ビット信号と第2の1ビ
ット信号とを交互にシリアル出力する際、上記第1の1
ビット信号を再生するときには上記第1の1ビット信号
の位相を上記クロスフェード処理により徐々に同相から
逆相とした第2の1ビット信号を入力させ、上記第1の
1ビット信号を停止するときには上記第1の1ビット信
号の位相を上記クロスフェード処理により徐々に逆相か
ら同相とした第2の1ビット信号を入力させることを特
徴とするディジタル信号変調方法。 - 【請求項13】 デルタシグマ変調により得られた第1
の1ビット信号を再生するときに、上記第1の1ビット
信号の位相を反転させた逆相信号を第2の1ビット信号
として上記第1の1ビット信号生成時のサンプリングク
ロックの1サンプリング周期内に2倍のレートで第1の
1ビット信号と交互に切り換えてシリアル出力し、上記
第1の1ビット信号を停止するときに、上記第1の1ビ
ット信号と同相の同一信号を上記第2の1ビット信号と
して同様に交互に切り換え出力する、ディジタル信号変
調装置から伝送されてきた変調信号を復調して再生する
ディジタル信号復調装置であって、 上記ディジタル信号変調装置から伝送されてきた変調信
号を第1の1ビット信号と、第2の1ビット信号にパラ
レル変換するシリアル−パラレル変換手段と、 上記シリアル−パラレル変換手段でパラレル変換された
上記第1の1ビット信号から上記第2の1ビット信号を
減算する減算手段とを備えることを特徴とするディジタ
ル信号復調装置。 - 【請求項14】 上記減算手段の減算出力からアナログ
オーディオ信号を抽出する低帯域通過手段を備えること
を特徴とする請求項13記載のディジタル信号復調装
置。 - 【請求項15】 上記減算手段は、低帯域通過処理も行
うことを特徴とする請求項13記載のディジタル信号復
調装置。 - 【請求項16】 上記ディジタル信号変調装置における
上記第1の1ビット信号再生時と停止時の信号切り換え
タイミングを上記減算手段による減算のみで検出するこ
とを特徴とする請求項13記載のディジタル信号復調装
置。 - 【請求項17】 上記信号切り換えタイミングを基に、
1ビットミュートパターン信号を切り換えることを特徴
とする請求項16記載のディジタル信号復調装置。 - 【請求項18】 上記1ビットミュートパターン信号
は、「1,0,0,1,0,1,1,0」又は「0,
1,1,0,1,0,0,1」からなる8サンプルの1
ビットパターンを単位に繰り返す信号であることを特徴
とする請求項17記載のディジタル信号復調装置。 - 【請求項19】 デルタシグマ変調により得られた第1
の1ビット信号を再生するときに、上記第1の1ビット
信号の位相を反転させた逆相信号を第2の1ビット信号
として上記第1の1ビット信号生成時のサンプリングク
ロックの1サンプリング周期内に2倍のレートで第1の
1ビット信号と第2の1ビット信号とを交互に切り換え
てシリアル出力し、上記第1の1ビット信号を停止する
ときに、上記第1の1ビット信号と同相の同一信号を上
記第2の1ビット信号として同様に交互に切り換え出力
する、ディジタル信号変調装置から伝送されてきた変調
信号を復調して再生するためのディジタル信号復調方法
であって、 上記ディジタル信号変調装置から伝送されてきた変調信
号を第1の1ビット信号と、第2の1ビット信号にパラ
レル変換し、 上記パラレル変換された上記第1の1ビット信号から上
記第2の1ビット信号を減算した減算出力からアナログ
オーディオ信号を抽出することを特徴とするディジタル
信号復調方法。 - 【請求項20】 デルタシグマ変調により得たオリジナ
ル信号である第1の1ビット信号と、上記第1の1ビッ
ト信号に関連する第2の1ビット信号とをパラレルに入
力し、上記第1の1ビット信号生成時のサンプリングク
ロックの1サンプリングクロック周期内に2倍のレート
で交互にシリアル出力する際、上記第1の1ビット信号
を再生するときには上記第1の1ビット信号の位相を反
転させた逆相信号を上記第2の1ビット信号とし、上記
第1の1ビット信号を停止するときには上記第1の1ビ
ット信号と同相の同一信号を上記第2の1ビット信号と
するディジタル信号変調装置と、 上記ディジタル信号変調装置から伝送路を介して伝送さ
れてきた変調信号を第1の1ビット信号と、第2の1ビ
ット信号にパラレル変換し、上記パラレル変換された上
記第1の1ビット信号から上記第2の1ビット信号を減
算した減算出力からアナログオーディオ信号を抽出する
ディジタル信号復調装置とを備えるディジタル信号伝送
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234806A JP2002050133A (ja) | 2000-08-02 | 2000-08-02 | ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000234806A JP2002050133A (ja) | 2000-08-02 | 2000-08-02 | ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002050133A true JP2002050133A (ja) | 2002-02-15 |
Family
ID=18727126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000234806A Withdrawn JP2002050133A (ja) | 2000-08-02 | 2000-08-02 | ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002050133A (ja) |
-
2000
- 2000-08-02 JP JP2000234806A patent/JP2002050133A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
US6658310B1 (en) | Method of entering audio signal, method of transmitting audio signal, audio signal transmitting apparatus, and audio signal receiving and reproducing apparatus | |
US5701124A (en) | 1-bit signal processing apparatus capable of amplitude modulation and recording or reproducing apparatus having loaded thereon the signal processing apparatus | |
JP3318823B2 (ja) | ディジタル信号処理装置及び方法 | |
JP3465455B2 (ja) | 信号伝送装置 | |
US5574453A (en) | Digital audio recording apparatus | |
WO2005099208A1 (ja) | 伝送信号生成装置 | |
JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
US5793316A (en) | Digital signal processing method and apparatus | |
JP2002050133A (ja) | ディジタル信号変調装置及び方法、ディジタル信号復調装置及び方法、並びにディジタル信号伝送装置 | |
JP2006054815A (ja) | デジタルパルス幅変調信号発生器 | |
JP2004032095A (ja) | パルス幅変調器 | |
JP3826813B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
JP2003173612A (ja) | 音量制御装置 | |
JPH03273574A (ja) | ディジタル信号記録再生装置 | |
JP4644979B2 (ja) | ディジタル信号処理装置及びディジタル信号処理方法 | |
JPH09153814A (ja) | ディジタル信号処理装置及び記録装置 | |
JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
JP3378173B2 (ja) | 1ビットデジタル信号の再生または受信装置 | |
JPH09186599A (ja) | 信号伝送装置及び方法 | |
JP3264155B2 (ja) | 信号処理装置 | |
JPH07297646A (ja) | デジタル/アナログ変換回路 | |
JPH08288855A (ja) | ディジタル信号切り替え方法及び装置 | |
JPH11195998A (ja) | ディジタル信号伝送装置及び方法、並びにディジタル信号変復調方法 | |
JPS6376618A (ja) | Daコンバ−タシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |