JP2002034293A - Motor drive - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a motor driver that can accurately drive a motor such as a stepping motor. SOLUTION: This motor driver has a circuit 42A that allows current flowing in a coil 45A of the stepping motor to be subjected to negative-feedback control, and a circuit 42B that allows the current flowing in a coil 45B of the stepping motor to be subjected to negative-feedback control.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、ステッピングモー
タやスピンドルモータ等のモータに供給する電流を負帰
還制御する機能を備えたモータドライバ、及び、同様な
大電流出力を有する半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor driver having a function of performing negative feedback control of a current supplied to a motor such as a stepping motor or a spindle motor, and a semiconductor device having a similar large current output. .

【０００２】[0002]

【従来の技術】従来の一般的なステッピングモータドラ
イバの構成を図６に示す。４０１Ａ及び４０１Ｂは出力
回路、４０２Ａは演算増幅器、４０２Ｂは直流の電圧
源、４０２Ｃはコントローラ、４０２Ｄは外付けの抵
抗、４０３Ａ及び４０３Ｂはステッピングモータのコイ
ル、４０４Ａ、４０４Ｂ、４０４Ｃ、４０４Ｄ、４０４
Ｅ、４０４Ｆ、４０４Ｇ、及び、４０４ＨはＮＰＮ型の
トランジスタである。尚、図６に示したステッピングモ
ータドライバは２つのコイルをもったステッピングモー
タを駆動の対象とするものである。2. Description of the Related Art FIG. 6 shows a configuration of a conventional general stepping motor driver. 401A and 401B are output circuits; 402A is an operational amplifier; 402B is a DC voltage source; 402C is a controller; 402D is an external resistor;
E, 404F, 404G, and 404H are NPN transistors. The stepping motor driver shown in FIG. 6 drives a stepping motor having two coils.

【０００３】出力回路４０１Ａは、４つのトランジスタ
４０４Ａ、４０４Ｂ、４０４Ｃ、及び、４０４Ｄから成
る。出力回路４０１Ｂは、４つのトランジスタ４０４
Ｅ、４０４Ｆ、４０４Ｇ、及び、４０４Ｈから成る。ト
ランジスタ４０４Ａ、４０４Ｃ、４０４Ｅ、及び、４０
４Ｇのコレクタは端子４０５Ａに共通に接続されてい
る。端子４０５Ａは電源電圧Ｖ_CCに接続される。また、
トランジスタ４０４Ｂ、４０４Ｄ、４０４Ｆ、及び、４
０４Ｈのエミッタは端子４０５Ｂに共通に接続されてい
る。端子４０５Ｂは抵抗４０２Ｄを介してグランドＧＮ
Ｄに接続される。[0003] The output circuit 401A comprises four transistors 404A, 404B, 404C and 404D. The output circuit 401B includes four transistors 404
E, 404F, 404G, and 404H. Transistors 404A, 404C, 404E, and 40
The 4G collector is commonly connected to the terminal 405A. Terminal 405A is connected to power supply voltage V _CC . Also,
Transistors 404B, 404D, 404F, and 4
The emitter of 04H is commonly connected to a terminal 405B. Terminal 405B is connected to ground GN via resistor 402D.
D is connected.

【０００４】出力回路４０１Ａでは、トランジスタ４０
４Ａのエミッタとトランジスタ４０４Ｂのコレクタとが
端子４０５Ｃに共通に接続されており、また、トランジ
スタ４０４Ｃのエミッタとトランジスタ４０４Ｄのコレ
クタとが端子４０５Ｄに共通に接続されている。端子４
０５Ｃと端子４０５Ｄとの間にはステッピングモータの
一方のコイル４０３Ａが接続される。In the output circuit 401A, the transistor 40
The emitter of 4A and the collector of transistor 404B are commonly connected to terminal 405C, and the emitter of transistor 404C and the collector of transistor 404D are commonly connected to terminal 405D. Terminal 4
One coil 403A of the stepping motor is connected between the terminal 05C and the terminal 405D.

【０００５】出力回路４０１Ｂでは、トランジスタ４０
４Ｅのエミッタとトランジスタ４０４Ｆのコレクタとが
端子４０５Ｅに共通に接続されており、また、トランジ
スタ４０４Ｇのエミッタとトランジスタ４０４Ｈのコレ
クタとが端子４０５Ｆに共通に接続されている。端子４
０５Ｅと端子４０５Ｆとの間にはステッピングモータの
他方のコイル４０３Ｂが接続される。In the output circuit 401B, the transistor 40
The emitter of 4E and the collector of transistor 404F are commonly connected to terminal 405E, and the emitter of transistor 404G and the collector of transistor 404H are commonly connected to terminal 405F. Terminal 4
The other coil 403B of the stepping motor is connected between the terminal 05E and the terminal 405F.

【０００６】演算増幅器４０２Ａでは、非反転入力端子
（＋）に電圧源４０２Ｂが発生する直流電圧が入力され
ており、一方、反転入力端子（−）は端子４０５Ｂに接
続されており、ステッピングモータに流れる全電流が抵
抗４０２Ｄにより電圧に変換されて反転入力端子（−）
に入力されている。[0006] In the operational amplifier 402A, a DC voltage generated by the voltage source 402B is input to a non-inverting input terminal (+), while an inverting input terminal (-) is connected to a terminal 405B. The total current that flows is converted into a voltage by the resistor 402D, and the inverted input terminal (−)
Has been entered.

【０００７】コントローラ４０２Ｃは、コイル４０３Ａ
及び４０３Ｂに流れる電流の方向が適切なタイミングで
切り替わるように、出力回路４０１Ａ及び４０１Ｂを構
成する各トランジスタのＯＮ／ＯＦＦを制御する。ま
た、コントローラ４０２Ｃは、出力回路４０１Ａ及び４
０１Ｂを構成する各トランジスタをＯＮさせる際にその
ベースに供給する電流を、演算増幅器４０２Ａの出力が
基準よりも大きくならないように抑え込む。これによ
り、ステッピングモータに流れる全電流がある値よりも
大きくならないように負帰還制御される。[0007] The controller 402C includes a coil 403A.
ON / OFF of each transistor constituting the output circuits 401A and 401B is controlled such that the direction of the current flowing through the output circuits 403B and 403B is switched at an appropriate timing. The controller 402C includes output circuits 401A and 401A.
The current supplied to the base of each transistor constituting the transistor 01B when it is turned on is suppressed so that the output of the operational amplifier 402A does not become larger than the reference. Thus, negative feedback control is performed so that the total current flowing through the stepping motor does not become larger than a certain value.

【０００８】[0008]

【発明が解決しようとする課題】ここで、ステッピング
モータのある相のコイルには異常な電流が流れていて
も、モータに流れる全電流で見れば正常である状態も考
えられ得るが、上記従来のステッピングモータドライバ
では、モータに流れる全電流を１つの負帰還回路で負帰
還する制御を行っていたので、上記のような異常な状態
を解消することができず、ステッピングモータを精度良
く駆動することができなかった。Here, even if an abnormal current flows through a certain phase coil of the stepping motor, a normal state can be considered from the viewpoint of the total current flowing through the motor. In the stepping motor driver described above, since the negative current is controlled by a single negative feedback circuit, the abnormal state as described above cannot be eliminated, and the stepping motor is accurately driven. I couldn't do that.

【０００９】また、ステッピングモータに供給する全電
流という比較的大きな値の電流を負帰還制御しているの
で、出力回路を電源端子に接続している配線抵抗の値が
帰還量に大きく影響し、このため、配線抵抗の値がＩＣ
チップ毎にばらつくことに起因した問題が起こりやすか
った。Also, since a relatively large value of current, which is the total current supplied to the stepping motor, is subjected to negative feedback control, the value of the wiring resistance connecting the output circuit to the power supply terminal greatly affects the amount of feedback. Therefore, if the value of the wiring resistance is IC
The problem caused by the variation between chips was likely to occur.

【００１０】また、上記従来のステッピングモータドラ
イバの平面図及びその接続図を図７に示す。同図から判
るように、抵抗４０２Ｄを介してグランドＶ_GNDに外部
で接続される端子４０５Ｂに出力回路４０１Ａと出力回
路４０１Ｂとを共通の配線４０７で接続していたが、そ
の配線長が出力回路４０１Ａと出力回路４０１Ｂとで異
なっていたので、端子４０５Ｂまでの配線抵抗の値が出
力回路４０１Ａと出力回路４０１Ｂとで異なり、このた
め、コイル４０３Ａに流れる電流と、コイル４０３Ｂに
流れる電流とのズレが大きかった。その他には、出力回
路４０１Ａ及び出力回路４０１Ｂで発生するスイッチン
グノイズが電流制限回路４０６や他の内部回路に悪影響
を与えやすかった。特に、電流に関する制限が厳しいＵ
ＳＢ規格対応の機器で問題になることが多かった。FIG. 7 is a plan view of the conventional stepping motor driver and a connection diagram thereof. As can be seen from the figure, the output circuit 401A and the output circuit 401B are connected to the terminal 405B externally connected to the ground V _GND via the resistor 402D by the common wiring 407, but the wiring length is determined by the output circuit. Since the output circuit 401A is different from the output circuit 401B, the value of the wiring resistance up to the terminal 405B is different between the output circuit 401A and the output circuit 401B. Therefore, the difference between the current flowing through the coil 403A and the current flowing through the coil 403B is different. Was big. In addition, switching noise generated in the output circuit 401A and the output circuit 401B tends to have a bad influence on the current limiting circuit 406 and other internal circuits. In particular, U which has a severe current limit
The problem often occurred with SB standard-compliant equipment.

【００１１】そこで、本発明は、ステッピングモータ等
のモータを精度良く駆動することができるようにしたモ
ータドライバを提供することを第１の目的とする。Accordingly, a first object of the present invention is to provide a motor driver capable of driving a motor such as a stepping motor with high accuracy.

【００１２】また、本発明は、モータに供給する電流の
ＩＣチップ毎のばらつきに伴う問題を低減したモータド
ライバを提供することを第２の目的とする。It is a second object of the present invention to provide a motor driver in which a problem associated with a variation in current supplied to a motor for each IC chip is reduced.

【００１３】また、本発明は、モータの各コイルに流れ
る電流、もしくは、各大電流出力の出力電流のズレを低
減したモータドライバ、及び、大電流出力を有する半導
体装置を提供することを第３の目的とする。It is a third object of the present invention to provide a motor driver in which the current flowing through each coil of the motor or the deviation of the output current of each large current output is reduced, and a semiconductor device having a large current output. The purpose of.

【００１４】また、本発明は、出力回路にて生じるスイ
ッチングノイズが他の内部回路に悪影響を与えにくくし
たモータドライバ、及び、大電流出力を有する半導体装
置を提供することを第４の目的とする。It is a fourth object of the present invention to provide a motor driver in which switching noise generated in an output circuit hardly affects other internal circuits, and a semiconductor device having a large current output. .

【００１５】[0015]

【課題を解決するための手段】上記の目的を達成するた
め、本発明のモータドライバでは、モータの各コイルに
供給する電流を別個に負帰還制御するようにしている。
この構成により、モータに流れる全電流をまとめて負帰
還制御する場合のように、モータに流れる全電流で見れ
ば正常であるが、モータのある相のコイルには異常な電
流が流れているといった状態になることはなくなり、ま
た、配線抵抗の値が帰還量に影響する度合いが弱まる。In order to achieve the above object, in the motor driver of the present invention, the current supplied to each coil of the motor is separately subjected to negative feedback control.
With this configuration, it is normal to see the total current flowing through the motor, as in the case of performing negative feedback control on all the current flowing through the motor, but an abnormal current flows through the coil of a certain phase of the motor. The state no longer occurs, and the degree to which the value of the wiring resistance affects the feedback amount is reduced.

【００１６】また、本発明のモータドライバでは、各コ
イルに電流を供給する出力回路を外部で電源に接続され
る電源端子に接続する配線の長さが等しくなるように、
これらの各配線を形成している。この構成により、各相
の出力回路の電源端子までの配線抵抗の値がほぼ等しく
なる。Further, in the motor driver of the present invention, the length of the wiring connecting the output circuit for supplying the current to each coil to the power supply terminal externally connected to the power supply is made equal.
These wirings are formed. With this configuration, the value of the wiring resistance to the power supply terminal of the output circuit of each phase becomes substantially equal.

【００１７】また、本発明のモータドライバでは、各コ
イルに電流を供給する出力回路の他の内部回路に面する
部分の周囲を覆うように、外部で電源に接続される電源
端子に前記出力回路を接続する配線を形成している。こ
の構成により、出力回路で発生するスイッチングノイズ
は、出力回路を電源端子に接続する配線によってシール
ドされ、他の内部回路に到達しにくくなる。Further, in the motor driver of the present invention, the output circuit is connected to a power supply terminal externally connected to a power supply so as to cover a portion of the output circuit which supplies a current to each coil and which faces another internal circuit. Are formed. With this configuration, the switching noise generated in the output circuit is shielded by the wiring connecting the output circuit to the power supply terminal, and hardly reaches another internal circuit.

【００１８】[0018]

【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しながら説明する。磁気ディスクの１種であるフ
ロッピーディスクに対するデータの記録及び再生を行う
フロッピーディスクドライブ（以下、「ＦＤＤ」と称す
る）のブロック図を図１に示す。同図において、１はイ
ンターフェースドライバ、２はコントローラ、３はリー
ドライト部、４はステッピングモータドライバ、５はス
ピンドルモータドライバ、６はリードライトヘッド、７
はイレーズヘッド、８はステッピングモータ、９はスピ
ンドルモータ、１０はインデックスセンサ、１１はトラ
ックセンサ、１００は外部のホスト装置（例えばパーソ
ナルコンピュータなど）である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of a floppy disk drive (hereinafter referred to as "FDD") for recording and reproducing data on a floppy disk which is one type of magnetic disk. In the figure, 1 is an interface driver, 2 is a controller, 3 is a read / write unit, 4 is a stepping motor driver, 5 is a spindle motor driver, 6 is a read / write head, 7
Is an erase head, 8 is a stepping motor, 9 is a spindle motor, 10 is an index sensor, 11 is a track sensor, and 100 is an external host device (for example, a personal computer).

【００１９】各部の動作について説明する。インターフ
ェースドライバ１は、コントローラ２及びリードライト
部３がホスト装置１００とデータ通信を行うためのもの
である。The operation of each section will be described. The interface driver 1 is for the controller 2 and the read / write unit 3 to perform data communication with the host device 100.

【００２０】コントローラ２は、インターフェードライ
バ１を介してホスト装置１００から受信したデータに応
じて、フロッピーディスクに対するＦＤＤ全体のデータ
の記録及び再生動作を制御し、また、ＦＤＤの動作状態
を示すデータなどをインターフェースドライバ１を介し
てホスト装置１００へ送信する。The controller 2 controls the recording and reproducing operations of the entire FDD on the floppy disk in accordance with the data received from the host device 100 via the interface driver 1, and further includes data indicating the operation state of the FDD. Is transmitted to the host device 100 via the interface driver 1.

【００２１】リードライト部３は、コントローラ２の制
御の下で、データの記録時には、ホスト装置１００から
インターフェースドライバ１を介して受信したデータに
応じて、磁気ヘッドであるリードライトヘッド６に電流
を供給するとともに、磁気ヘッドであるイレーズヘッド
７に電流を供給する。これにより、フロッピーディスク
上のイレーズヘッド７により初期化された磁性面がリー
ドライトヘッド６によりデータに応じて磁化されるの
で、フロッピーディスクにデータが記録されることにな
る。一方、データの再生時には、リードライトヘッド６
に生じる電圧に基づいて、フロッピーディスクからデー
タを再生し、再生したデータをインターフェースドライ
バ１を介してホスト装置１００に送信する。Under the control of the controller 2, under the control of the controller 2, when recording data, a current is supplied to the read / write head 6, which is a magnetic head, according to data received from the host device 100 via the interface driver 1. The current is supplied to the erase head 7 which is a magnetic head. As a result, the magnetic surface initialized by the erase head 7 on the floppy disk is magnetized according to the data by the read / write head 6, so that data is recorded on the floppy disk. On the other hand, during data reproduction, the read / write head 6
And reproduces the data from the floppy disk based on the voltage generated in the host device 100, and transmits the reproduced data to the host device 100 via the interface driver 1.

【００２２】ステッピングモータドライバ４は、コント
ローラ２の制御の下で、リードライトヘッド６及びイレ
ーズヘッド７をフロッピーディスクの半径方向へ移送す
るステッピングモータ８を駆動する。スピンドルモータ
ドライバ５は、コントローラ２の制御の下で、フロッピ
ーディスクを回転させるスピンドルモータ９を駆動す
る。The stepping motor driver 4 drives, under the control of the controller 2, a stepping motor 8 for moving the read / write head 6 and the erase head 7 in the radial direction of the floppy disk. The spindle motor driver 5 drives a spindle motor 9 for rotating a floppy disk under the control of the controller 2.

【００２３】インデックスセンサ１０は、フロッピーデ
ィスクが正常に回転しているか否かを、また、トラック
センサ１１は、リードライトヘッド６及びイレーズヘッ
ド７がフロッピーディスクの最外周に位置しているか否
かを、それぞれコントローラ２が検出するためのもので
ある。The index sensor 10 determines whether the floppy disk is rotating normally, and the track sensor 11 determines whether the read / write head 6 and the erase head 7 are located at the outermost periphery of the floppy disk. , Respectively, for the controller 2 to detect.

【００２４】ここで、ステッピングモータドライバ４の
回路図を図２に示す。同図において、４１Ａ及び４１Ｂ
は出力回路、４２Ａ及び４２Ｂは電流制限回路、４３は
コントローラ、４４Ａ及び４４Ｂは電流を電圧に変換す
るために１Ω以下が設定された外付けの抵抗、４５Ａ及
び４５Ｂはステッピングモータのコイルである。Here, a circuit diagram of the stepping motor driver 4 is shown in FIG. In the figure, 41A and 41B
Is an output circuit, 42A and 42B are current limiting circuits, 43 is a controller, 44A and 44B are external resistors set to 1 Ω or less to convert current to voltage, and 45A and 45B are coils of a stepping motor.

【００２５】出力回路４１Ａは、ｐチャネルのＭＯＳ型
ＦＥＴ（以下、「ｐＭＯＳ」と称する）４０１、ｎチャ
ネルのＭＯＳ型ＦＥＴ（以下、「ｎＭＯＳ」と称する）
４０２、ｐＭＯＳ４０３、及び、ｎＭＯＳ４０４から成
る。出力回路４１Ｂは、ｐＭＯＳ４０５、ｎＭＯＳ４０
６、ｐＭＯＳ４０７、及び、ｎＭＯＳ４０８から成る。
ｐＭＯＳ４０１及び４０３のソースは端子４６Ｃに共通
に接続されている。端子４６Ｃは抵抗４４Ａを介して電
源電圧Ｖ_CCに接続される。The output circuit 41A includes a p-channel MOS type FET (hereinafter referred to as "pMOS") 401 and an n-channel MOS type FET (hereinafter referred to as "nMOS").
402, a pMOS 403, and an nMOS 404. The output circuit 41B includes a pMOS 405, an nMOS 40
6, a pMOS 407 and an nMOS 408.
The sources of the pMOSs 401 and 403 are commonly connected to the terminal 46C. Terminal 46C is connected to power supply voltage V _CC via resistor 44A.

【００２６】ｐＭＯＳ４０５及び４０７のソースは端子
４６Ｄに共通に接続されている。端子４６Ｄは抵抗４４
Ｂを介して電源電圧Ｖ_CCに接続される。ｎＭＯＳ４０
２、４０４、４０６、及び、４０８のソースは端子４６
Ｂに共通に接続されている。端子４６ＢはグランドＶ
_GNDに接続される。The sources of the pMOSs 405 and 407 are commonly connected to a terminal 46D. Terminal 46D is a resistor 44
It is connected to the power supply voltage V _CC via B. nMOS40
The sources of 2, 404, 406 and 408 are connected to terminal 46
B is commonly connected. Terminal 46B is ground V
Connected to _GND .

【００２７】ｐＭＯＳ４０１及びｎＭＯＳ４０２のドレ
インは端子４６Ｅに共通に接続されている。端子４６Ｅ
にはコイル４５Ａの一端が接続される。ｐＭＯＳ４０３
及びｎＭＯＳ４０４のドレインは端子４６Ｆに共通に接
続されている。端子４６Ｆにはコイル４５Ａの他端が接
続される。The drains of the pMOS 401 and the nMOS 402 are commonly connected to a terminal 46E. Terminal 46E
Is connected to one end of a coil 45A. pMOS403
The drain of the nMOS 404 is commonly connected to the terminal 46F. The other end of the coil 45A is connected to the terminal 46F.

【００２８】ｐＭＯＳ４０５及びｎＭＯＳ４０６のドレ
インは端子４６Ｇに共通に接続されている。端子４６Ｇ
にはコイル４５Ｂの一端が接続される。ｐＭＯＳ４０７
及びｎＭＯＳ４０８のドレインは端子４６Ｈに共通に接
続されている。端子４６Ｈにはコイル４５Ｂの他端が接
続される。The drains of the pMOS 405 and the nMOS 406 are commonly connected to a terminal 46G. Terminal 46G
Is connected to one end of a coil 45B. pMOS407
The drain of the nMOS 408 is commonly connected to the terminal 46H. The other end of the coil 45B is connected to the terminal 46H.

【００２９】電流制限回路４２Ａは、定電流源４０９、
抵抗４１０、演算増幅器４１３、抵抗４１５、ｐＭＯＳ
４１６、定電流源４１７、抵抗４１８、演算増幅器４２
１、抵抗４２３、及び、ｐＭＯＳ４２４から成る。The current limiting circuit 42A includes a constant current source 409,
Resistor 410, operational amplifier 413, resistor 415, pMOS
416, constant current source 417, resistor 418, operational amplifier 42
1, a resistor 423 and a pMOS 424.

【００３０】電流制限回路４２Ｂは、定電流源４２５、
抵抗４２６、演算増幅器４２９、抵抗４３１、ｐＭＯＳ
４３２、定電流源４３３、抵抗４３４、演算増幅器４３
７、抵抗４３９、及び、ｐＭＯＳ４４０から成る。The current limiting circuit 42B includes a constant current source 425,
Resistance 426, operational amplifier 429, resistance 431, pMOS
432, constant current source 433, resistor 434, operational amplifier 43
7, a resistor 439, and a pMOS 440.

【００３１】定電流源４０９の電流流入側は、抵抗４１
０を介して電源ライン４７に接続されている。定電流源
４０９の電流流出側は接地されている。尚、電源ライン
４７には、外部から端子４６Ａを介して電源電圧Ｖ_CCが
印加される。演算増幅器４１３は、非反転入力端子
（＋）が定電流源４０９と抵抗４１０との接続点に接続
されており、一方、反転入力端子（−）が端子４６Ｃに
接続されている。演算増幅器４１３の出力端子は抵抗４
１５を介して出力回路４１Ａを構成するｐＭＯＳ４０１
のゲートに接続されている。ｐＭＯＳ４１６は、ソース
が電源ライン４７に接続されており、ドレインがｐＭＯ
Ｓ４０１のゲートに接続されており、ゲートにはコント
ローラ４３から出力される電圧が印加されている。The current inflow side of the constant current source 409 is connected to a resistor 41.
0 is connected to the power supply line 47. The current outflow side of the constant current source 409 is grounded. The power supply voltage V _CC is applied to the power supply line 47 from the outside via the terminal 46A. The operational amplifier 413 has a non-inverting input terminal (+) connected to a connection point between the constant current source 409 and the resistor 410, and an inverting input terminal (-) connected to the terminal 46C. The output terminal of the operational amplifier 413 is a resistor 4
PMOS 401 forming output circuit 41A via
Connected to the gate. The pMOS 416 has a source connected to the power supply line 47 and a drain pMOS
It is connected to the gate of S401, and the voltage output from the controller 43 is applied to the gate.

【００３２】定電流源４１７の電流流入側は、抵抗４１
８を介して電源ライン４７に接続されている。定電流源
４１７の電流流出側は接地されている。演算増幅器４２
１は、非反転入力端子（＋）が定電流源４１７と抵抗４
１８との接続点に接続されており、一方、反転入力端子
（−）が端子４６Ｃに接続されている。演算増幅器４２
１の出力端子は抵抗４２３を介して出力回路４１Ａを構
成するｐＭＯＳ４０３のゲートに接続されている。ｐＭ
ＯＳ４２４は、ソースが電源ライン４７に接続されてお
り、ドレインがｐＭＯＳ４０３のゲートに接続されてお
り、ゲートにはコントローラ４３から出力される電圧が
印加されている。The current inflow side of the constant current source 417 is connected to the resistor 41
8 is connected to a power supply line 47. The current outflow side of the constant current source 417 is grounded. Operational amplifier 42
1 indicates that the non-inverting input terminal (+) has a constant current source 417 and a resistor 4
18, and the inverting input terminal (-) is connected to the terminal 46C. Operational amplifier 42
The output terminal 1 is connected via a resistor 423 to the gate of the pMOS 403 that forms the output circuit 41A. pM
The OS 424 has a source connected to the power supply line 47, a drain connected to the gate of the pMOS 403, and a voltage output from the controller 43 applied to the gate.

【００３３】定電流源４２５の電流流入側は、抵抗４２
６を介して電源ライン４７に接続されている定電流源４
２５の電流流出側は接地されている。演算増幅器４２９
は、非反転入力端子（＋）が定電流源４２５と抵抗４２
６との接続点に接続されており、一方、反転入力端子
（−）が端子４６Ｄに接続されている。演算増幅器４２
９の出力端子は抵抗４３１を介して出力回路４１Ｂを構
成するｐＭＯＳ４０５のゲートに接続されている。ｐＭ
ＯＳ４３２は、ソースが電源ライン４７に接続されてお
り、ドレインがｐＭＯＳ４０５のゲートに接続されてお
り、ゲートにはコントローラ４３から出力される電圧が
印加されている。The current inflow side of the constant current source 425 is connected to the resistor 42.
6, a constant current source 4 connected to a power supply line 47.
The 25 current outflow sides are grounded. Operational amplifier 429
Means that the non-inverting input terminal (+) is connected to the constant current source 425 and the resistor 42
6, while the inverting input terminal (-) is connected to the terminal 46D. Operational amplifier 42
The output terminal 9 is connected via a resistor 431 to the gate of a pMOS 405 constituting the output circuit 41B. pM
The OS 432 has a source connected to the power supply line 47, a drain connected to the gate of the pMOS 405, and a voltage output from the controller 43 applied to the gate.

【００３４】定電流源４３３の電流流入側は、抵抗４３
４を介して電源ライン４７に接続されている。定電流源
４３３の電流流出側は接地されている。演算増幅器４３
７は、非反転入力端子（＋）が定電流源４３３と抵抗４
３４との接続点に接続されており、一方、反転入力端子
（−）が端子４６Ｄに接続されている。演算増幅器４３
７の出力端子は抵抗４３９を介して出力回路４１Ｂを構
成するｐＭＯＳ４０７のゲートに接続されている。ｐＭ
ＯＳ４４０は、ソースが電源ライン４７に接続されてお
り、ドレインがｐＭＯＳ４０７のゲートに接続されてお
り、ゲートにはコントローラ４３から出力される電圧が
印加されている。The current inflow side of the constant current source 433 is connected to the resistor 43.
4 and connected to a power supply line 47. The current outflow side of the constant current source 433 is grounded. Operational amplifier 43
7, a non-inverting input terminal (+) has a constant current source 433 and a resistor 4
34, while the inverted input terminal (-) is connected to the terminal 46D. Operational amplifier 43
The output terminal 7 is connected via a resistor 439 to the gate of a pMOS 407 constituting the output circuit 41B. pM
The OS 440 has a source connected to the power supply line 47, a drain connected to the gate of the pMOS 407, and a voltage output from the controller 43 applied to the gate.

【００３５】コントローラ４３は、ＦＤＤ全体のコント
ローラ２からの指令に応じて、出力回路４１Ａを構成す
るｎＭＯＳ４０２及び４０４、出力回路４１Ｂを構成す
るｎＭＯＳ４０６及び４０８、電流制限回路４２Ａを構
成するｐＭＯＳ４１６及び４２４、並びに、電流制限回
路４２Ｂを構成するｐＭＯＳ４３２及び４４０のゲート
に印加する電圧を制御する。The controller 43 responds to an instruction from the controller 2 of the whole FDD, and outputs nMOSs 402 and 404 constituting the output circuit 41A, nMOSs 406 and 408 constituting the output circuit 41B, pMOSs 416 and 424 constituting the current limiting circuit 42A, Further, it controls the voltage applied to the gates of the pMOSs 432 and 440 constituting the current limiting circuit 42B.

【００３６】具体的には、図２の矢印２０１の方向へコ
イル４５Ａに電流の供給を開始するときには、ｐＭＯＳ
４１６、ｎＭＯＳ４０２、ｐＭＯＳ４２４、ｎＭＯＳ４
０４のゲートに印加する電圧をそれぞれ図３の（ａ）、
（ｂ）、（ｃ）、（ｄ）に示すように変化させる。すな
わち、ｐＭＯＳ４１６がＯＦＦ、ｎＭＯＳ４０２がＯＦ
Ｆ、ｐＭＯＳ４２４がＯＮ、ｎＭＯＳ４０４がＯＮにな
るように制御する。Specifically, when starting to supply current to the coil 45A in the direction of arrow 201 in FIG.
416, nMOS 402, pMOS 424, nMOS 4
The voltage applied to the gate of No. 04 is shown in FIG.
(B), (c), and (d). That is, the pMOS 416 is OFF and the nMOS 402 is OF
F, so that the pMOS 424 is turned on and the nMOS 404 is turned on.

【００３７】また、図２の矢印２０２の方向へコイル４
５Ａに電流の供給を開始するときには、ｐＭＯＳ４２
４、ｎＭＯＳ４０４、ｐＭＯＳ４１６、ｎＭＯＳ４０２
をそれぞれ、図２の矢印２０１の方向へコイル４５Ａに
電流を流す場合における、上述したｐＭＯＳ４１６、ｎ
ＭＯＳ４０２、ｐＭＯＳ４２４、ｎＭＯＳ４０４と同様
にＯＮ／ＯＦＦが切り替わるように制御する。The coil 4 is moved in the direction of arrow 202 in FIG.
When the current supply to 5A starts, the pMOS 42
4, nMOS 404, pMOS 416, nMOS 402
PMOS 416, n when the current flows through coil 45A in the direction of arrow 201 in FIG.
Control is performed so that ON / OFF is switched as in the case of the MOS 402, the pMOS 424, and the nMOS 404.

【００３８】また、図２の矢印２０３の方向へコイル４
５Ｂに電流の供給を開始するときには、ｐＭＯＳ４３
２、ｎＭＯＳ４０６、ｐＭＯＳ４４０、ｎＭＯＳ４０８
をそれぞれ、図２の矢印２０１の方向へコイル４５Ａに
電流を流す場合における、上述したｐＭＯＳ４１６、ｎ
ＭＯＳ４０２、ｐＭＯＳ４２４、ｎＭＯＳ４０４と同様
にＯＮ／ＯＦＦが切り替わるように制御する。The coil 4 moves in the direction of the arrow 203 in FIG.
When the supply of current to 5B is started, the pMOS 43
2, nMOS 406, pMOS 440, nMOS 408
PMOS 416, n when the current flows through coil 45A in the direction of arrow 201 in FIG.
Control is performed so that ON / OFF is switched as in the case of the MOS 402, the pMOS 424, and the nMOS 404.

【００３９】また、図２の矢印２０４の方向へコイル４
５Ｂに電流の供給を開始するときには、ｐＭＯＳ４４
０、ｎＭＯＳ４０８、ｐＭＯＳ４３２、ｎＭＯＳ４０６
をそれぞれ、図２の矢印２０１の方向へコイル４５Ａに
電流を流す場合における、上述したｐＭＯＳ４１６、ｎ
ＭＯＳ４０２、ｐＭＯＳ４２４、ｎＭＯＳ４０４と同様
にＯＮ／ＯＦＦが切り替わるように制御する。The coil 4 is moved in the direction of arrow 204 in FIG.
When the current supply to 5B starts, the pMOS 44
0, nMOS 408, pMOS 432, nMOS 406
PMOS 416, n when the current flows through coil 45A in the direction of arrow 201 in FIG.
Control is performed so that ON / OFF is switched as in the case of the MOS 402, the pMOS 424, and the nMOS 404.

【００４０】以上より、例えば、図２の矢印２０１の方
向へコイル４５Ａに流れる電流について見ると、抵抗４
４Ａによって電圧に変換されて、演算増幅器４１３の反
転入力端子に入力されているとともに、図２の矢印２０
１の方向へコイル４５Ａに電流を供給するときには、ｐ
ＭＯＳ４１６がＯＦＦになり、演算増幅器４１３の出力
電圧がｐＭＯＳ４０１のゲートに印加されるので、図２
の矢印２０１の方向へコイル４５Ａに流れる電流が負帰
還制御されることになる。From the above, for example, looking at the current flowing through the coil 45A in the direction of arrow 201 in FIG.
4A, and is input to the inverting input terminal of the operational amplifier 413.
When a current is supplied to the coil 45A in the direction of
Since the MOS 416 is turned off and the output voltage of the operational amplifier 413 is applied to the gate of the pMOS 401, FIG.
The current flowing through the coil 45A in the direction of arrow 201 is subjected to negative feedback control.

【００４１】尚、本実施形態では、ステッピングモータ
のコイルに流れる電流を電圧に変換するための抵抗を、
電源電圧側（電源の高電位側）に挿入した構成にしてい
るが、グランド側（電源の低電位側）に挿入した構成に
してもよい。但し、電源電圧側（電源の高電位側）に挿
入した方が回路構成を簡単にすることができる。In the present embodiment, the resistance for converting the current flowing through the coil of the stepping motor into a voltage is
Although it is configured to be inserted on the power supply voltage side (high potential side of the power supply), it may be configured to be inserted on the ground side (low potential side of the power supply). However, the circuit configuration can be simplified by inserting it on the power supply voltage side (high potential side of the power supply).

【００４２】また、図２の矢印２０１の方向へコイル４
５Ａに流れる電流の負帰還制御の目標値は、ｐＭＯＳ４
０１が非飽和状態にならなければ流れない電流の値に設
定されており、このため、図２の矢印２０１の方向へコ
イル４５Ａに流れる電流が、負帰還制御の目標値よりも
大きくならないように制限されることになる。The coil 4 is moved in the direction of arrow 201 in FIG.
The target value of the negative feedback control of the current flowing through 5A is pMOS4
01 is set to a value of a current that does not flow unless it is not in a non-saturated state. For this reason, the current flowing through the coil 45A in the direction of the arrow 201 in FIG. Will be limited.

【００４３】また、図２の矢印２０２の方向へコイル４
５Ａに流れる電流、図２の矢印２０３の方向へコイル４
５Ｂに流れる電流、及び、図２の矢印２０４の方向へコ
イル４５Ｂに流れる電流も、図２の矢印２０１の方向へ
コイル４５Ａに流れる電流と同様に制限される。The coil 4 is moved in the direction of arrow 202 in FIG.
5A, the coil 4 moves in the direction of arrow 203 in FIG.
The current flowing through the coil 45B in the direction of the arrow 204 in FIG. 2 and the current flowing through the coil 45B in the direction of the arrow 204 in FIG.

【００４４】このように、本実施形態のステッピングモ
ータドライバでは、各コイルに流れる電流を別個に負帰
還制御しているので、モータに流れる全電流をまとめて
負帰還制御する場合のように、モータに流れる全電流で
見れば正常であるが、モータのある相のコイルには異常
な電流が流れているといった状態になることはなくな
り、ステッピングモータを精度良く駆動することができ
るようになる。As described above, in the stepping motor driver according to the present embodiment, the current flowing through each coil is separately subjected to negative feedback control. Although it is normal in terms of the total current flowing through the motor, the state where an abnormal current is flowing through the coil of a certain phase of the motor does not occur, and the stepping motor can be driven with high accuracy.

【００４５】また、各コイルに流れる電流を別個に負帰
還制御しているので、モータに流れる全電流をまとめて
負帰還制御する場合に比して、配線抵抗の値が帰還量に
影響する度合いが弱まり、配線抵抗の値がＩＣチップ毎
にばらつくことに起因して生じる問題を低減することが
できる。Further, since the current flowing through each coil is separately subjected to negative feedback control, the degree to which the value of the wiring resistance affects the amount of feedback is smaller than in the case where the total current flowing through the motor is collectively subjected to negative feedback control. And the problem caused by the variation of the wiring resistance value among the IC chips can be reduced.

【００４６】次に、図２に示した構成のステッピングモ
ータドライバ４の平面図及びその接続図を図４に示す。
出力回路４１Ａと出力回路４１Ｂとは、架空の破線５０
１を中心として左右対照となるように配置されている。
電流制限回路４１Ａと電流制限回路４２Ｂとは、出力回
路４１Ａ及び出力回路４１Ｂを挟んで対向するととも
に、破線５０１を中心として左右対照となるように配置
されている。Next, FIG. 4 shows a plan view and a connection diagram of the stepping motor driver 4 having the configuration shown in FIG.
The output circuit 41A and the output circuit 41B are connected by an imaginary broken line 50.
They are arranged so as to be left-right symmetric with respect to 1.
The current limiting circuit 41A and the current limiting circuit 42B are opposed to each other with the output circuit 41A and the output circuit 41B interposed therebetween, and are arranged so as to be symmetrical about the broken line 501.

【００４７】電流検出用の抵抗４４Ａを介して電源電圧
Ｖ_CCに外部で接続される端子４６Ｃは、出力回路４１Ａ
と電流制限回路４２Ａとの間のチップ端５０２の近傍に
配置されている。電流検出用の抵抗４４Ｂを介して電源
電圧Ｖ_CCに外部で接続される端子４６Ｄは、出力回路４
１Ｂと電流制限回路４２Ｂとの間のチップ端５０２の近
傍に配置されている。端子４６Ｃと端子４６Ｄとは破線
５０１を中心として左右対照となっている。外部でグラ
ンドＶ_GNDに接続される端子４６Ｂは、出力回路４１Ａ
及び出力回路４１Ｂからの距離が等しくなるようにチッ
プ端５０２の近傍に配置されている。尚、本実施形態で
は、上述したように電流制限回路４２Ａと電流制限回路
４２Ｂとを分割して配置することに伴って、電源電圧Ｖ
_CCに接続するための端子４６Ａを２つ設けられており、
外部で共通接続するようになっている。A terminal 46C externally connected to the power supply voltage V _CC via a current detecting resistor 44A is connected to an output circuit 41A.
And the current limiting circuit 42A and in the vicinity of the chip end 502. The terminal 46D externally connected to the power supply voltage V _CC via the current detection resistor 44B is connected to the output circuit 4
It is arranged near the chip end 502 between the current limiting circuit 1B and the current limiting circuit 42B. The terminals 46C and 46D are symmetrical about the broken line 501. The terminal 46B externally connected to the ground V _GND is connected to the output circuit 41A.
And near the chip end 502 so that the distance from the output circuit 41B is equal. In the present embodiment, as described above, the current limiting circuit 42A and the current limiting circuit 42B are divided and arranged, so that the power supply voltage V
There are two terminals 46A for connecting to _CC ,
External common connection.

【００４８】出力回路４１Ａと電流制限回路４２Ａとの
間を通るとともに、出力回路４１Ａのチップ内部に面す
る周囲を覆うように形成されたＬ字の形を呈する配線４
４１Ａによって、出力回路４１Ａが端子４６Ｃに接続さ
れている。出力回路４１Ｂと電流制限回路４２Ｂとの間
を通るとともに、出力回路４１Ｂのチップ内部に面する
周囲を覆うように形成されたＬ字を左右逆にした形を呈
する配線４４１Ｂによって、出力回路４１Ｂは端子４６
Ｄに接続されている。配線４４１Ａと配線４４１Ｂと
は、破線５０１を中心として対照的に形成されている。
出力回路４１Ａ及び出力回路４１Ｂは、破線５０１を中
心として対照的に形成されたＴ字を上下逆にした形を呈
する配線４４２によって端子４６Ｂに共通に接続されて
いる。An L-shaped wiring 4 which passes between the output circuit 41A and the current limiting circuit 42A and covers the periphery of the output circuit 41A facing the inside of the chip.
The output circuit 41A is connected to the terminal 46C by 41A. The wiring 441B, which passes between the output circuit 41B and the current limiting circuit 42B and covers the periphery of the output circuit 41B facing the inside of the chip, has an L-shaped inverted wiring 441B, so that the output circuit 41B is formed. Terminal 46
D. The wiring 441A and the wiring 441B are formed symmetrically about the broken line 501.
The output circuit 41A and the output circuit 41B are commonly connected to the terminal 46B by a wiring 442 having a T-shape inverted upside down and formed around a broken line 501.

【００４９】以上より、出力回路４１Ａを端子４６Ｃに
接続する配線長と出力回路４１Ｂを端子４６Ｄに接続す
る配線長とが等しくなるとともに、出力回路４１Ａを端
子４６Ｂに接続する配線長と出力回路４１Ｂを端子４６
Ｂに接続する配線長とが等しくなるので、出力回路４１
Ａと出力回路４１Ｂとで電源端子までの配線抵抗の値が
ほぼ等しくなる。また、ＩＣチップ外の電源配線はチッ
プ内の配線に比べて太く形成して配線抵抗を下げられる
ので、コイル４５Ａに流れる電流とコイル４５Ｂに流れ
る電流とのズレが低減する。As described above, the length of the wiring connecting the output circuit 41A to the terminal 46C is equal to the length of the wiring connecting the output circuit 41B to the terminal 46D, and the length of the wiring connecting the output circuit 41A to the terminal 46B is equal to the length of the wiring. To terminal 46
Since the length of the wiring connected to B becomes equal, the output circuit 41
A and the output circuit 41B have substantially the same wiring resistance to the power supply terminal. Further, since the power supply wiring outside the IC chip is formed thicker than the wiring inside the chip and the wiring resistance can be reduced, the deviation between the current flowing through the coil 45A and the current flowing through the coil 45B is reduced.

【００５０】また、出力回路４１Ａ及び出力回路４１Ｂ
において生じるスイッチングノイズが配線４４１Ａ及び
配線４４１Ｂ、並びに、その下方の基板と接続のための
拡散層とによってシールドされるので、電流制限回路４
２Ａ及び４２Ｂやチップ内部の他の回路がノイズによる
悪影響を受けにくくなる。The output circuit 41A and the output circuit 41B
Is shielded by the wiring 441A and the wiring 441B and the underlying substrate and the diffusion layer for connection.
2A and 42B and other circuits inside the chip are less likely to be adversely affected by noise.

【００５１】尚、４つ以上の偶数個のコイルをもったス
テッピングモータを駆動の対象とするドライバでは、２
つのコイルに係わる部分毎に上述したようにレイアウト
を行えばよい。また、３つ以上の奇数個のコイルをもっ
たステッピングモータを駆動の対象とするドライバで
は、２つのコイルに係わる部分毎に上述したようにレイ
アウトを行い、残る１つのコイルに係わる部分について
も他のコイルに係わる部分と同じ条件でレイアウトを行
うようにすればよい。In a driver for driving a stepping motor having four or more even-numbered coils, 2
The layout may be performed for each part related to one coil as described above. In the case of a driver that drives a stepping motor having three or more odd-numbered coils, the layout is performed for each part related to two coils as described above, and the other part related to one coil is also different. The layout may be performed under the same conditions as those related to the coil.

【００５２】例えば、３つのコイル４５Ａ、４５Ｂ、４
５Ｃをもったステッピングモータドライバを駆動対象と
するステッピングモータドライバでは、図５に平面図を
示すように、コイル４５Ａ、４５Ｂにそれぞれ係わる出
力回路４１Ａ、４１Ｂ及び電流制限回路４２Ａ、４２Ｂ
については上述したようにレイアウトし、コイル４５Ｃ
に係わる出力回路４１Ｃ及び電流制限回路４２Ｃについ
ては、電流制限回路４２Ｃを電流制限回路４２Ｂの右側
に配置し、出力回路４１Ｃを電流制限回路４２Ｃの右側
に配置し、コイル４５Ｃに流れる電流を検出するための
抵抗４４Ｃを介して電源電圧Ｖ_CCに外部で接続される端
子４６Ｊを出力回路４１Ｃと電流制限回路４２Ｃとの間
のチップ端５０２の近傍に配置し、出力回路４１Ｃを端
子４６Ｊに接続する配線４４１Ｃを配線４４１Ａと同じ
形状となるように形成し、グランドＶ_GNDに外部で接続
される端子４６Ｉに出力回路４１Ｃを接続する配線４４
３の長さが出力回路４１Ａ、４１Ｂから端子４６Ｂまで
の配線長と等しくなるように、端子４６Ｉを配置すると
ともに、配線４４３を形成すればよい。For example, three coils 45A, 45B, 4
In a stepping motor driver that drives a stepping motor driver having 5C, as shown in a plan view in FIG. 5, output circuits 41A and 41B and current limiting circuits 42A and 42B related to coils 45A and 45B, respectively.
Is laid out as described above, and the coil 45C
With regard to the output circuit 41C and the current limiting circuit 42C, the current limiting circuit 42C is arranged on the right side of the current limiting circuit 42B, the output circuit 41C is arranged on the right side of the current limiting circuit 42C, and the current flowing through the coil 45C is detected. A terminal 46J externally connected to the power supply voltage V _cc via a resistor 44C is disposed near the chip end 502 between the output circuit 41C and the current limiting circuit 42C, and the output circuit 41C is connected to the terminal 46J. The wiring 441C is formed to have the same shape as the wiring 441A, and the wiring 44 connecting the output circuit 41C to the terminal 46I externally connected to the ground V _GND.
The terminal 46I may be arranged and the wiring 443 may be formed so that the length of the terminal 3 is equal to the wiring length from the output circuits 41A and 41B to the terminal 46B.

【００５３】尚、図５では、コイル４５Ｃに係わる回路
（出力回路４１Ｃ及び電流制限回路４２Ｃ）をコイル４
５Ｂに係わる回路（出力回路４１Ｂ及び電流制限回路４
２Ｂ）の右側にコイル４５Ａに係わる回路（出力回路４
１Ａ及び電流制限回路４２Ａ）と同様にレイアウトして
いるが、このようにする代わりに、コイル４５Ｂに係わ
る回路と同様にレイアウトしてもよい。また、以上の実
施例では、モータドライバのみについて説明してきた
が、電源スイッチなどの大電流が流れる出力回路でもよ
い。In FIG. 5, the circuit related to the coil 45C (the output circuit 41C and the current limiting circuit 42C) is connected to the coil 4C.
5B (output circuit 41B and current limiting circuit 4)
2B), on the right side of the circuit relating to the coil 45A (output circuit 4).
Although the layout is the same as that of the 1A and the current limiting circuit 42A), the layout may be the same as that of the circuit relating to the coil 45B instead of this. In the above embodiment, only the motor driver has been described, but an output circuit such as a power switch through which a large current flows may be used.

【００５４】[0054]

【発明の効果】以上説明したように、本発明のモータド
ライバによれば、各コイルに流れる電流を別個に負帰還
制御しているので、モータに流れる全電流をまとめて負
帰還制御する場合のように、モータに流れる全電流で見
れば正常であるが、モータのある相のコイルには異常な
電流が流れているといった状態になることはなくなり、
モータを精度良く駆動することができ、また、配線抵抗
の値が帰還量に影響する度合いが弱まり、配線抵抗の値
がＩＣチップ毎にばらつくことに起因して生じる問題を
低減することができる。As described above, according to the motor driver of the present invention, since the current flowing through each coil is separately subjected to the negative feedback control, the total current flowing through the motor is collectively subjected to the negative feedback control. Thus, although it is normal from the viewpoint of the total current flowing through the motor, there is no longer a situation where an abnormal current is flowing through a coil of a certain phase of the motor.
The motor can be driven with high accuracy, and the degree to which the value of the wiring resistance affects the feedback amount is weakened, and the problem caused by the value of the wiring resistance varying for each IC chip can be reduced.

【００５５】また、本発明のモータドライバによれば、
各相の出力回路を電源端子に接続する配線抵抗の値がほ
ぼ等しくなるので、モータの各コイルに流れる電流のズ
レを低減することができる。According to the motor driver of the present invention,
Since the values of the wiring resistances connecting the output circuits of the respective phases to the power supply terminals are substantially equal, the deviation of the current flowing through each coil of the motor can be reduced.

【００５６】また、本発明のモータドライバによれば、
出力回路で発生するスイッチングノイズは、出力回路を
電源端子に接続する配線によってシールドされるので、
内部の他の回路がノイズによる悪影響を受けにくくな
る。According to the motor driver of the present invention,
Switching noise generated in the output circuit is shielded by the wiring connecting the output circuit to the power supply terminal.
Other internal circuits are less likely to be adversely affected by noise.

【００５７】また、本発明の半導体装置によれば、負荷
に供給する電流を精度良く制限することができるように
なる。Further, according to the semiconductor device of the present invention, the current supplied to the load can be accurately restricted.

【図面の簡単な説明】[Brief description of the drawings]

【図１】 本発明のステッピングモータドライバを搭載
したＦＤＤのブロック図である。FIG. 1 is a block diagram of an FDD equipped with a stepping motor driver according to the present invention.

【図２】 本発明のステッピングモータドライバの構成
を示す図である。FIG. 2 is a diagram showing a configuration of a stepping motor driver of the present invention.

【図３】 図２に示すステッピングモータドライバの出
力回路を構成する各トランジスタのＯＮ／ＯＦＦが切り
替わるタイミングを示す図である。3 is a diagram showing a timing at which ON / OFF of each transistor constituting an output circuit of the stepping motor driver shown in FIG. 2 is switched;

【図４】 図２に示すステッピングモータドライバの平
面図である。FIG. 4 is a plan view of the stepping motor driver shown in FIG.

【図５】 ３つのコイルをもったステッピングモータを
駆動の対象とする、本発明のステッピングモータドライ
バの平面図であるFIG. 5 is a plan view of a stepping motor driver according to the present invention in which a stepping motor having three coils is driven.

【図６】 従来の一般的なステッピングモータドライバ
の構成を示す図である。FIG. 6 is a diagram showing a configuration of a conventional general stepping motor driver.

【図７】 従来の一般的なステッピングモータドライバ
の平面図である。FIG. 7 is a plan view of a conventional general stepping motor driver.

【符号の説明】[Explanation of symbols]

１ インターフェースドライバ ２ コントローラ ３ リードライト部 ４ ステッピングモータドライバ ５ スピンドルモータドライバ ６ リードライトヘッド ７ イレーズヘッド ８ ステッピングモータ ９ スピンドルモータ １０ インデックスセンサ １１ トラックセンサ ４１Ａ、４１Ｂ 出力回路 ４２Ａ、４２Ｂ 電流制限回路 ４３ コントローラ ４４Ａ、４４Ｂ 抵抗 ４５Ａ、４５Ｂ ステッピングモータのコイル ４６Ａ、４６Ｂ、４６Ｃ、４６Ｄ 端子 ４６Ｅ、４６Ｆ、４６Ｇ、４６Ｈ 端子 ４７ 電源ライン １００ ホスト装置 ４０１、４０３、４０５、４０７ ｐＭＯＳ ４０２、４０４、４０６、４０８ ｎＭＯＳ ４０９、４１７、４２５、４３３ 定電流源 ４１０、４１８、４２６、４３４ 抵抗 ４１３、４２１、４２９、４３７ 演算増幅器 ４１５、４２３、４３１、４３９ 抵抗 ４１６、４２４、４３２、４４０ ｐＭＯＳ DESCRIPTION OF SYMBOLS 1 Interface driver 2 Controller 3 Read / write part 4 Stepping motor driver 5 Spindle motor driver 6 Read / write head 7 Erase head 8 Stepping motor 9 Spindle motor 10 Index sensor 11 Track sensor 41A, 41B Output circuit 42A, 42B Current limiting circuit 43 Controller 44A , 44B Resistance 45A, 45B Stepping motor coil 46A, 46B, 46C, 46D terminal 46E, 46F, 46G, 46H terminal 47 Power supply line 100 Host device 401, 403, 405, 407 pMOS 402, 404, 406, 408 nMOS 409, 417, 425, 433 Constant current source 410, 418, 426, 434 Resistance 413, 421, 429, 437 Operational amplifier 15,423,431,439 resistance 416,424,432,440 pMOS

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 モータの各コイルに供給する電流を別個
に負帰還制御するようにしたことを特徴とするモータド
ライバ。1. A motor driver wherein current supplied to each coil of a motor is separately subjected to negative feedback control. 【請求項２】 各コイルに電流を供給する出力回路につ
ながる配線の長さが外部で電源に接続される電源端子か
ら略等しくなるように形成されていることを特徴とする
請求項１に記載のモータドライバ。2. The power supply terminal according to claim 1, wherein the length of a wiring connected to an output circuit for supplying a current to each coil is substantially equal to a length of a power supply terminal externally connected to a power supply. Motor driver. 【請求項３】 各コイルに電流を供給する出力回路の他
の内部回路に面する部分の周囲を覆うように、外部で電
源に接続される電源端子に前記出力回路を接続する配線
が形成されていることを特徴とする請求項２に記載のモ
ータドライバ。3. A wiring for connecting the output circuit to a power supply terminal externally connected to a power supply so as to cover a periphery of a portion of the output circuit that supplies current to each coil facing another internal circuit. The motor driver according to claim 2, wherein: 【請求項４】 負荷の駆動に際して電流制限を行うよう
な大電流出力を有する半導体装置であって、前記大電流
出力毎に電流制限回路を有することを特徴とする半導体
装置。4. A semiconductor device having a large current output so as to limit a current when driving a load, wherein the semiconductor device has a current limiting circuit for each of the large current outputs.