JP2002033555A - Multiple-piece ceramic substrate - Google Patents
Multiple-piece ceramic substrateInfo
- Publication number
- JP2002033555A JP2002033555A JP2000214914A JP2000214914A JP2002033555A JP 2002033555 A JP2002033555 A JP 2002033555A JP 2000214914 A JP2000214914 A JP 2000214914A JP 2000214914 A JP2000214914 A JP 2000214914A JP 2002033555 A JP2002033555 A JP 2002033555A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic
- mother substrate
- ceramic mother
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】 本発明は、半導体素子等の
電子部品を搭載するための小型のセラミック基板となる
基板領域を厚みが0.1〜0.25ｍｍ程度の薄い広面積のセ
ラミック母基板内に縦横の並びに複数個配列形成して成
る多数個取りセラミック基板に関するものである。BACKGROUND OF THE INVENTION The present invention relates to a vertical and horizontal ceramic mother board having a thickness of about 0.1 to 0.25 mm, which is a small ceramic substrate for mounting electronic components such as semiconductor elements. And a multi-cavity ceramic substrate formed by arranging a plurality of ceramic substrates.
【０００２】[0002]
【従来の技術】例えば、半導体素子等の電子部品を搭載
するためのヒートシンクとして機能する小型のセラミッ
ク基板は、窒化アルミニウム質焼結体等の熱伝導性に優
れる略四角平板状のセラミック基体の上面に、電子部品
を固着するための下地金属としてのメタライズ層が被着
されている。そして、このメタライズ層上に電子部品を
搭載して固着した状態で電子部品収納用パッケージ内や
回路基板上に実装される。なお、このようなセラミック
基板の下面には、電子部品収納用パッケージや回路基板
との接合方法に応じて接合用の下地金属としてのメタラ
イズ層を設けたり、設けなかったりしている。2. Description of the Related Art For example, a small-sized ceramic substrate which functions as a heat sink for mounting electronic components such as a semiconductor element is formed on an upper surface of a substantially square plate-shaped ceramic substrate such as an aluminum nitride sintered body having excellent thermal conductivity. In addition, a metallized layer as a base metal for fixing an electronic component is applied. Then, the electronic component is mounted on the metallized layer and fixed in a package for storing the electronic component or on a circuit board in a state of being fixed. A metallized layer as a base metal for bonding may or may not be provided on the lower surface of such a ceramic substrate depending on a bonding method with an electronic component storage package or a circuit board.
【０００３】ところで、このようなセラミック基板は近
時における電子装置の小型化の要求に伴い、その大きさ
が0.5〜10ｍｍ角程度、厚みが0.1〜0.25ｍｍ程度の極め
て小さく薄いものとなってきている。そして、このよう
な小型化・薄型化したセラミック基板は、その取り扱い
を容易とするとともにその製作を効率良くするために、
いわゆる多数個取りセラミック基板の形態で製作されて
いる。この多数個取りセラミック基板は、略平板状の広
面積のセラミック母基板の中央部に、それぞれが上面に
電子部品を固着するためのメタライズ層を有するセラミ
ック基板となる多数の基板領域を縦横の並びに一体的に
配列形成して成るとともに、この母基板の外周部に多数
の基板領域を取り囲むようにして略四角枠状の捨て代領
域を形成して成り、各基板領域上面に被着させたメタラ
イズ層に電子部品をそれぞれ搭載して固着した後、セラ
ミック母基板を各基板領域毎に分割することによって、
セラミック基板に搭載された多数個の電子部品が同時集
約的に製作される。In recent years, such ceramic substrates have become extremely small and thin with a size of about 0.5 to 10 mm square and a thickness of about 0.1 to 0.25 mm in accordance with recent demands for downsizing of electronic devices. I have. And, in order to make the handling of the ceramic substrate smaller and thinner easier and to make the production more efficient,
It is manufactured in the form of a so-called multi-cavity ceramic substrate. This multi-cavity ceramic substrate has a large number of substrate regions arranged vertically and horizontally, each of which is a ceramic substrate having a metallized layer for fixing an electronic component on an upper surface thereof at a central portion of a substantially flat ceramic mother substrate having a large area. A metallization is formed by integrally forming an array and forming a substantially square frame-shaped discarding margin area surrounding a large number of substrate areas on an outer peripheral portion of the mother board. After mounting and fixing the electronic components respectively on the layer, the ceramic motherboard is divided into each substrate region,
A large number of electronic components mounted on a ceramic substrate are simultaneously and intensively manufactured.
【０００４】なお、この多数個取りセラミック基板は、
セラミック母基板用のセラミックグリーンシートを準備
するとともに、このセラミックグリーンシートの上面中
央部にメタライズ層となるメタライズペーストを印刷塗
布し、しかる後、このセラミックグリーンシートおよび
メタライズペーストを高温で同時に焼成することによっ
て製作される。[0004] This multi-cavity ceramic substrate,
Prepare a ceramic green sheet for a ceramic mother substrate, print and apply a metallized paste to be a metallized layer on the center of the upper surface of the ceramic green sheet, and then simultaneously fire the ceramic green sheet and the metallized paste at a high temperature. Produced by
【０００５】また、セラミック母基板を各基板領域毎に
分割するには、セラミック母基板の上下面に各基板領域
を区切る分割溝を予め縦横に形成しておくとともに、セ
ラミック母基板をこの分割溝に沿って撓折する方法や、
セラミック母基板をダイヤモンドカッターやレーザーカ
ッターを使用して各基板領域毎に分割する方法が採用さ
れる。In order to divide the ceramic mother substrate into each substrate region, dividing grooves for dividing the respective substrate regions are formed in advance on the upper and lower surfaces of the ceramic mother substrate, and the ceramic mother substrate is divided into the dividing grooves. How to bend along
A method of dividing a ceramic mother substrate into each substrate region using a diamond cutter or a laser cutter is adopted.
【０００６】[0006]
【発明が解決しようとする課題】 しかしながら、この
従来の多数個取りセラミック基板によると、セラミック
母基板の各基板領域の上面のみにメタライズ層が被着さ
れている場合、セラミック母基板の厚みが例えば0.25ｍ
ｍ以下の薄いものとなると、セラミックグリーンシート
およびメタライズペーストを焼成する際に、セラミック
グリーンシートとメタライズペーストとの焼成収縮率の
相違に起因して特にセラミック母基板の外周部に例えば
200μｍを超える程度の大きな反りが発生しやすくな
り、そのような大きな反りが発生すると、各基板領域に
電子部品を搭載する際に電子部品を正確に搭載すること
が困難となったり、セラミック母基板を各基板領域毎に
正確に分割することが困難となるという問題点を有して
いた。However, according to the conventional multi-cavity ceramic substrate, when the metallization layer is applied only to the upper surface of each substrate region of the ceramic mother substrate, the thickness of the ceramic mother substrate is reduced, for example. 0.25m
m or less, when firing the ceramic green sheet and the metallized paste, particularly due to the difference in firing shrinkage between the ceramic green sheet and the metallized paste
Large warpage of about 200 μm or more easily occurs, and when such a large warp occurs, it becomes difficult to accurately mount electronic components when mounting electronic components on each substrate area, or a ceramic mother board Has a problem that it is difficult to accurately divide the substrate for each substrate region.
【０００７】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、各基板領域に電子部品
を正確に搭載することができるとともに、セラミック母
基板を各基板領域毎に正確に分割することが可能な多数
個取りセラミック基板を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems. It is an object of the present invention to accurately mount electronic components on each substrate area and to attach a ceramic mother board to each substrate area. It is an object of the present invention to provide a multi-cavity ceramic substrate that can be accurately divided.
【０００８】[0008]
【課題を解決するための手段】 本発明の多数個取りセ
ラミック基板は、略四角平板状のセラミック母基板の中
央部に、上面のみにメタライズ層が被着された複数の基
板領域を縦横の並びに配列するとともにセラミック母基
板の外周部に前記複数の基板領域を取り囲む枠状の捨て
代領域を形成して成る多数個取りセラミック基板であっ
て、捨て代領域の下面または上下両面に前記複数の基板
領域を実質的に取り囲むダミーのメタライズ層が被着さ
れていることを特徴とするものである。Means for Solving the Problems A multi-cavity ceramic substrate according to the present invention comprises a plurality of substrate regions in which a metallized layer is applied only on the upper surface in a central portion of a substantially square plate-shaped ceramic mother substrate. A multi-piece ceramic substrate formed by arranging and forming a frame-shaped waste allowance region surrounding the plurality of substrate regions on the outer peripheral portion of the ceramic mother substrate, wherein the plurality of substrates are provided on the lower surface or both upper and lower surfaces of the waste allowance region. A dummy metallization layer substantially surrounding the region is applied.
【０００９】本発明の多数個取りセラミック基板によれ
ば、捨て代領域の下面または上下両面に前記複数の基板
領域を実質的に取り囲むダミーのメタライズ層が被着さ
れていることから、この多数個取りセラミック配線基板
を製作する際に、セラミックグリーンシートとメタライ
ズペーストとの焼成収縮率の相違により反りが発生しよ
うとしても、その反りはセラミック母基板中央部の各基
板領域上面に被着されたメタライズペーストの焼成収縮
と、捨て代領域の下面または上下両面に被着されたメタ
ライズペーストの焼成収縮とにより互いに大きく打ち消
し合い、その結果、薄型であるにも拘わらずセラミック
母基板の反りが200μｍ以下の平坦なものとなる。According to the multi-piece ceramic substrate of the present invention, a dummy metallized layer substantially surrounding the plurality of substrate areas is provided on the lower surface or both upper and lower surfaces of the throwaway area. When manufacturing a ceramic wiring board, even if warping is caused due to the difference in firing shrinkage between the ceramic green sheet and the metallized paste, the warping is caused by the metallization applied to the upper surface of each substrate area in the center of the ceramic mother substrate. The firing shrinkage of the paste and the firing shrinkage of the metallized paste applied to the lower surface or the upper and lower surfaces of the throw-away area largely cancel each other out. As a result, the warpage of the ceramic mother substrate is 200 μm or less despite being thin. It becomes flat.
【００１０】[0010]
【発明の実施の形態】つぎに、本発明を添付の図面を基
に説明する。Next, the present invention will be described with reference to the accompanying drawings.
【００１１】図１は、本発明の多数個取りセラミック基
板の実施の形態の一例を示す断面図であり、図２はその
上面図、図３はその下面図である。そして、これらの図
中、１はセラミック母基板、２は基板領域、３は捨て代
領域である。FIG. 1 is a sectional view showing an example of an embodiment of a multi-cavity ceramic substrate according to the present invention, FIG. 2 is a top view thereof, and FIG. 3 is a bottom view thereof. In these figures, 1 is a ceramic mother substrate, 2 is a substrate region, and 3 is a waste margin region.
【００１２】セラミック母基板１は、例えば窒化アルミ
ニウム質焼結体や窒化珪素質焼結体等の良熱伝導性のセ
ラミックス材料から成る一辺の長さが20〜200ｍｍ程度
で厚みが0.1〜0.25ｍｍ程度の単層の略四角形の平板で
あり、小型のセラミック基板を多数個同時集約的に製作
するための母材として機能する。そして、このセラミッ
ク母基板１の中央部には各々が小型のセラミック基板と
なる一辺の長さが0.5〜10ｍｍ程度の略四角形状の多数
の基板領域２が縦横の並びに一体的に配列形成されてお
り、その外周部には中央部の基板領域２を取り囲む幅が
３〜10ｍｍ程度の四角枠状の捨て代領域３が形成されて
いる。なお、このセラミック母基板１は、その一辺の長
さが20ｍｍ未満では多数個のセラミック基板を効率的に
製作することが困難となり、他方、200ｍｍを超える
と、後述するように、捨て代領域３の下面または上下両
面にダミーのメタライズ層５を設けたとしてもセラミッ
ク母基板１の反りを200μｍ以下とすることが困難とな
る。したがって、セラミック母基板１の各辺の長さは、
20〜200ｍｍの範囲が好ましい。また、セラミック母基
板１は、その厚みが0.1ｍｍ未満であると、外力等によ
りセラミック母基板１に割れやクラックが発生しやすく
なり、他方、0.25ｍｍを超えると、得られる電子装置の
薄型化が困難となってしまう。したがって、セラミック
母基板１の厚みは0.1〜0.25ｍｍの範囲が好ましい。The ceramic mother substrate 1 is made of a ceramic material having good thermal conductivity, such as an aluminum nitride sintered body or a silicon nitride sintered body, and has a side length of about 20 to 200 mm and a thickness of 0.1 to 0.25 mm. It is a single-layer, substantially square-shaped flat plate, and functions as a base material for manufacturing a large number of small ceramic substrates simultaneously. In the center of the ceramic mother substrate 1, a large number of substantially rectangular substrate regions 2 each having a side length of about 0.5 to 10 mm, each of which is a small ceramic substrate, are arranged vertically and horizontally and integrally. A rectangular frame-shaped throw-away area 3 having a width of about 3 to 10 mm surrounding the central substrate area 2 is formed on the outer peripheral portion. If the length of one side of the ceramic mother substrate 1 is less than 20 mm, it is difficult to efficiently manufacture a large number of ceramic substrates. Even if dummy metallized layers 5 are provided on the lower surface or on both upper and lower surfaces, it is difficult to reduce the warpage of ceramic mother substrate 1 to 200 μm or less. Therefore, the length of each side of the ceramic mother substrate 1 is
A range of 20 to 200 mm is preferred. When the thickness of the ceramic motherboard 1 is less than 0.1 mm, cracks and cracks are likely to occur in the ceramic motherboard 1 due to external force and the like. On the other hand, when the thickness exceeds 0.25 mm, the thickness of the obtained electronic device is reduced. Becomes difficult. Therefore, the thickness of the ceramic mother substrate 1 is preferably in the range of 0.1 to 0.25 mm.
【００１３】このようなセラミック母基板１は、一辺の
長さが22〜250ｍｍで厚みが0.12〜0.35ｍｍ程度の一枚
のセラミックグリーンシートを準備するとともに、これ
に後述するメタライズ層４およびダミーのメタライズ層
５用のメタライズペーストを印刷塗布し、これらを高温
で同時に焼成することによって製作される。なお、セラ
ミック母基板１用のセラミックグリーンシートは、セラ
ミック母基板１が例えば窒化アルミニウム質焼結体から
成る場合であれば、窒化アルミニウム・酸化イットリウ
ム・酸化カルシウム等のセラミック原料粉末に適当な有
機バインダおよび溶剤・可塑剤・分散剤等を添加混合し
て得たセラミックスラリを従来周知のドクタブレード法
を採用してシート状に成形することにより製作される。
また、このセラミックグリーンシートに印刷塗布される
メタライズ層４およびダミーのメタライズ層５用のメタ
ライズペーストは、タングステンやモリブデン等の高融
点金属粉末に適当な有機バインダ・溶剤・可塑剤・分散
剤等を添加混合して適当な粘度に調整することによって
得られ、公知のスクリーン印刷法を採用することによっ
てセラミック母基板１用のセラミックグリーンシートに
印刷塗布される。For such a ceramic mother substrate 1, a single ceramic green sheet having a side length of 22 to 250 mm and a thickness of about 0.12 to 0.35 mm is prepared, and a metallized layer 4 and a dummy of It is manufactured by printing and applying a metallization paste for the metallization layer 5 and firing them simultaneously at a high temperature. In the case where the ceramic green sheet for the ceramic mother substrate 1 is made of, for example, an aluminum nitride sintered body, an organic binder suitable for a ceramic raw material powder such as aluminum nitride, yttrium oxide, and calcium oxide is used. It is manufactured by forming a ceramic slurry obtained by adding and mixing a solvent, a plasticizer, a dispersant and the like into a sheet shape by employing a conventionally known doctor blade method.
The metallization paste for the metallization layer 4 and the dummy metallization layer 5 to be printed and coated on the ceramic green sheet is prepared by adding an appropriate organic binder, solvent, plasticizer, dispersant, etc. to a refractory metal powder such as tungsten or molybdenum. It is obtained by adding and mixing to adjust to an appropriate viscosity, and is printed and applied to a ceramic green sheet for the ceramic mother substrate 1 by employing a known screen printing method.
【００１４】セラミック母基板１の中央部に配列形成さ
れた各基板領域２は、各基板領域２毎に分割されること
により各々が小型のセラミック基板となる領域であり、
その上面には半導体素子等の電子部品６を固着するため
の厚みが10〜20μｍ程度のメタライズ層４が被着されて
おり、このメタライズ層４には半導体素子等の電子部品
６が金−シリコン合金や鉛−錫合金等のろう材を介して
固着される。なお、メタライズ層４は、その表面にニッ
ケルや金等の耐食性に優れ、ろう材との濡れ性に優れる
めっき金属層を例えば無電解めっき法を採用して0.1〜2
0μｍ程度の厚みに被着させておくと、メタライズ層４
が酸化腐食するのを有効に防止することができるととも
に、メタライズ層４と電子部品６とを容易かつ強固に接
合することができる。したがって、メタライズ層４の表
面にはニッケルや金等の耐食性に優れかつろう材との濡
れ性に優れるめっき金属層を0.1〜20μｍ程度の厚みに
被着させておくことが好ましい。Each of the substrate regions 2 arranged at the center of the ceramic mother substrate 1 is a region which becomes a small ceramic substrate by being divided for each substrate region 2.
On its upper surface, a metallized layer 4 having a thickness of about 10 to 20 μm for fixing an electronic part 6 such as a semiconductor element is adhered. The electronic part 6 such as a semiconductor element is formed of gold-silicon on the metallized layer 4. It is fixed via a brazing material such as an alloy or a lead-tin alloy. The metallized layer 4 is formed on the surface by plating a metal layer having excellent corrosion resistance such as nickel and gold and having excellent wettability with a brazing material by 0.1 to 2 mm, for example, by electroless plating.
If it is applied to a thickness of about 0 μm, the metallized layer 4
Can be effectively prevented from being oxidized and corroded, and the metallized layer 4 and the electronic component 6 can be easily and firmly joined. Therefore, it is preferable to apply a plating metal layer having excellent corrosion resistance such as nickel and gold and excellent wettability with the brazing material to a thickness of about 0.1 to 20 μm on the surface of the metallized layer 4.
【００１５】他方、セラミック母基板１の外周部に多数
の基板領域２を取り囲むように形成された捨て代領域３
は、本発明の多数個取りセラミック基板を製作する際や
搬送する際等に、その取り扱いを容易とするための領域
であり、この捨て代領域３に製造装置の位置決め手段や
搬送装置の搬送手段を当接させて取り扱うことにより、
中央部に形成された各基板領域２に損傷や汚染を与える
ことなく、容易に取り扱うことを可能としている。On the other hand, in the outer peripheral portion of the ceramic mother substrate 1, a throwaway region 3 formed so as to surround a large number of substrate regions 2.
Is a region for facilitating the handling of the multi-cavity ceramic substrate of the present invention when it is manufactured or transported. By contacting and handling
Each of the substrate regions 2 formed at the center can be easily handled without damaging or contaminating the substrate regions.
【００１６】そして、この捨て代領域３の下面には、厚
みが10〜20μｍ程度で幅が１〜10ｍｍ程度の枠状のダミ
ーのメタライズ層５が被着されている。ダミーのメタラ
イズ層５は、セラミック母基板１用のセラミックグリー
ンシートとメタライズ層４用のメタライズペーストとの
焼成収縮率の差に起因してセラミック母基板１が例えば
200μｍを超えて大きく反ることを防止するための反り
抑制用のパターンとして機能し、メタライズ層４と実質
的に同一組成・同一収縮率のメタライズから成る。A frame-shaped dummy metallized layer 5 having a thickness of about 10 to 20 μm and a width of about 1 to 10 mm is applied to the lower surface of the throw-away area 3. The dummy metallization layer 5 is formed, for example, by the difference in firing shrinkage between the ceramic green sheet for the ceramic mother substrate 1 and the metallization paste for the metallization layer 4.
The metallization layer 4 functions as a warp suppressing pattern for preventing a large warp exceeding 200 μm, and is made of metallization having substantially the same composition and the same shrinkage as the metallization layer 4.
【００１７】このように、本発明の多数個取りセラミッ
ク基板によれば、捨て代領域３の下面に多数の基板領域
２を取り囲むダミーのメタライズ層５が被着されている
ことから、セラミック母基板１用のセラミックグリーン
シートおよびメタライズ層４・５用のメタライズペース
トを同時に焼成する際に、セラミックグリーンシートの
上面中央部に印刷塗布したメタライズ層４用のメタライ
ズペーストの焼成収縮によりセラミック母基板１が変形
しようとする力と、セラミックグリーンシートの下面外
周部に印刷塗布したダミーのメタライズ層５用のメタラ
イズペーストの焼成収縮によりセラミック母基板１が変
形しようとする力とが互いに相殺しあって、セラミック
母基板１に大きな変形が起きることを有効に防止するこ
とができる。したがって本発明の多数個取りセラミック
基板によれば、セラミック母基板１に例えば200μｍを
超えるような大きな反りが発生することはない。そし
て、その結果、各基板領域２の上面に電子部品６を正確
に搭載することができる。また同時に、セラミック母基
板１を各基板領域２毎に正確に分割することが可能であ
る。なお、ダミーのメタライズ層５は、その幅が１ｍｍ
未満では、セラミック母基板１が大きく反ることを有効
に防止することが困難となる傾向にある。したがって、
ダミーのメタライズ層５の幅は１ｍｍ以上であることが
好ましい。また、ダミーのメタライズ層５はこの例では
略四角枠状の連続したパターンとしたが、図４に下面図
で示すように、ダミーのメタライズ層５は全体として略
四角枠状の断続的なパターンとしてもよい。As described above, according to the multi-cavity ceramic substrate of the present invention, since the dummy metallization layer 5 surrounding the large number of substrate regions 2 is adhered to the lower surface of the throw-away region 3, the ceramic mother substrate When the ceramic green sheet 1 and the metallized paste for the metallized layers 4 and 5 are simultaneously fired, the ceramic mother substrate 1 is shrunk by shrinkage of the metallized paste for the metallized layer 4 printed and applied to the center of the upper surface of the ceramic green sheet. The force to be deformed and the force to be deformed by the ceramic mother substrate 1 due to the firing shrinkage of the metallized paste for the dummy metallized layer 5 printed and applied to the outer peripheral portion of the lower surface of the ceramic green sheet cancel each other out, and the ceramic is deformed. Large deformation of the mother board 1 can be effectively prevented. Therefore, according to the multi-cavity ceramic substrate of the present invention, a large warp such as exceeding 200 μm does not occur in the ceramic mother substrate 1. As a result, the electronic component 6 can be accurately mounted on the upper surface of each substrate region 2. At the same time, the ceramic mother substrate 1 can be accurately divided for each substrate region 2. The dummy metallization layer 5 has a width of 1 mm.
If it is less than 30, it tends to be difficult to effectively prevent the ceramic mother substrate 1 from warping significantly. Therefore,
It is preferable that the width of the dummy metallization layer 5 is 1 mm or more. In this example, the dummy metallization layer 5 has a substantially square frame-like continuous pattern, but as shown in the bottom view in FIG. 4, the dummy metallization layer 5 has a generally square frame-like intermittent pattern as a whole. It may be.
【００１８】かくして、本発明の多数個取りセラミック
基板によれば、各基板領域２の上面に被着させたメタラ
イズ層４上に半導体素子等の電子部品６を半田等の接合
材を介して固着した後、セラミック母基板１を各基板領
域２毎に分割すれば、図６に斜視図で示すように、上面
に電子部品６が搭載された小型のセラミック基板７を同
時集約的に多数個得ることができる。Thus, according to the multi-cavity ceramic substrate of the present invention, the electronic component 6 such as a semiconductor element is fixed on the metallized layer 4 attached to the upper surface of each substrate region 2 via a bonding material such as solder. After that, if the ceramic mother substrate 1 is divided into each substrate region 2, as shown in a perspective view in FIG. 6, a large number of small ceramic substrates 7 on which the electronic components 6 are mounted on the upper surface are obtained simultaneously. be able to.
【００１９】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば、種々の変更は可能であり、例えば上述の実施
の形態の一例では、ダミーのメタライズ層５は、捨て代
領域３の下面のみに被着されていたが、ダミーのメタラ
イズ層５は、図５に断面図で示すように、捨て代領域３
の上下両面に被着させてもよい。ただし、ダミーのメタ
ライズ層５を捨て代領域３の上面側にのみ設けると、セ
ラミック母基板１の反りがかえって大きくなる傾向にあ
るので、ダミーのメタライズ層５は、捨て代領域３の下
面または上下両面に設けることに特定される。It should be noted that the present invention is not limited to the above-described embodiment, and various changes can be made without departing from the gist of the present invention. In one example, the dummy metallization layer 5 is applied only to the lower surface of the abandonment allowance region 3, but the dummy metallization layer 5 is, as shown in a sectional view in FIG.
May be adhered to both upper and lower surfaces of the substrate. However, if the dummy metallization layer 5 is provided only on the upper surface side of the throw-away area 3, the warpage of the ceramic mother substrate 1 tends to be rather large. It is specified to provide on both sides.
【００２０】[0020]
【発明の効果】 本発明の多数個取りセラミック基板に
よれば、捨て代領域の下面または上下両面に前記複数の
基板領域を実質的に取り囲むダミーのメタライズ層が被
着されていることから、この多数個取りセラミック配線
基板を製作する際に、セラミックグリーンシートとメタ
ライズペーストとの焼成収縮率の相違により反りが発生
しようとしても、その反りはセラミック母基板中央部の
各基板領域上面に印刷されたメタライズペーストの焼成
収縮と、捨て代領域の下面または上下両面に被着された
メタライズペーストの焼成収縮とにより互いに大きく打
ち消し合い、その結果、薄型であるにも拘わらずセラミ
ック母基板の反りを200μｍ以下の平坦なものとでき、
各基板領域に電子部品を正確に搭載可能であるとともに
セラミック母基板を各基板領域毎に正確に分割すること
ができる。According to the multi-cavity ceramic substrate of the present invention, since the dummy metallization layer substantially surrounding the plurality of substrate regions is applied to the lower surface or both the upper and lower surfaces of the disposal area, When manufacturing a multi-cavity ceramic wiring board, even if an attempt was made to generate warpage due to a difference in firing shrinkage between the ceramic green sheet and the metallized paste, the warp was printed on the upper surface of each substrate area in the center of the ceramic mother substrate. The firing shrinkage of the metallized paste and the firing shrinkage of the metallized paste applied to the lower surface or the upper and lower surfaces of the throw-away area largely cancel each other out. As a result, the warpage of the ceramic mother substrate is 200 μm or less despite its thinness. Can be flat,
Electronic components can be accurately mounted on each substrate region, and the ceramic mother substrate can be accurately divided for each substrate region.
【図１】本発明の多数個取りセラミック基板の実施の形
態の一例を示す断面図である。FIG. 1 is a sectional view showing an example of an embodiment of a multi-cavity ceramic substrate of the present invention.
【図２】図１に示す多数個取りセラミック基板の上面図
である。FIG. 2 is a top view of the multi-cavity ceramic substrate shown in FIG.
【図３】図１に示す多数個取りセラミック基板の下面図
である。FIG. 3 is a bottom view of the multi-piece ceramic substrate shown in FIG. 1;
【図４】本発明の多数個取りセラミック配線基板の実施
形態の他の例を示す上面図である。FIG. 4 is a top view showing another example of the embodiment of the multi-cavity ceramic wiring board of the present invention.
【図５】本発明の多数個取りセラミック配線基板の実施
形態の他の例を示す断面図である。FIG. 5 is a sectional view showing another example of the embodiment of the multi-cavity ceramic wiring board of the present invention.
【図６】本発明の多数個取りセラミック基板により製作
される小型のセラミック基板の斜視図である。FIG. 6 is a perspective view of a small-sized ceramic substrate manufactured by the multi-cavity ceramic substrate of the present invention.
１・・・セラミック母基板 ２・・・基板領域 ３・・・捨て代領域 ４・・・メタライズ層 ５・・・ダミーのメタライズ層 DESCRIPTION OF SYMBOLS 1 ... Ceramic mother board 2 ... Substrate area 3 ... Discard margin area 4 ... Metallized layer 5 ... Dummy metallized layer
Claims (1)
部に、上面のみにメタライズ層が被着された複数の基板
領域を縦横の並びに配列するとともに前記セラミック母
基板の外周部に前記複数の基板領域を取り囲む枠状の捨
て代領域を形成して成る多数個取りセラミック基板であ
って、前記捨て代領域の下面または上下両面に前記複数
の基板領域を実質的に取り囲むダミーのメタライズ層が
被着されていることを特徴とする多数個取りセラミック
基板。1. A plurality of substrate regions having a metallized layer applied only on the upper surface thereof are arranged vertically and horizontally at a central portion of a substantially rectangular flat ceramic mother substrate, and the plurality of substrate regions are arranged on an outer peripheral portion of the ceramic mother substrate. A multi-piece ceramic substrate formed by forming a frame-shaped discard margin area surrounding a substrate area, wherein a dummy metallization layer substantially surrounding the plurality of substrate areas is coated on a lower surface or upper and lower surfaces of the discard margin area. A multi-cavity ceramic substrate which is worn.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214914A JP2002033555A (en) | 2000-07-14 | 2000-07-14 | Multiple-piece ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000214914A JP2002033555A (en) | 2000-07-14 | 2000-07-14 | Multiple-piece ceramic substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033555A true JP2002033555A (en) | 2002-01-31 |
Family
ID=18710416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000214914A Pending JP2002033555A (en) | 2000-07-14 | 2000-07-14 | Multiple-piece ceramic substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033555A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039267A (en) * | 2003-07-16 | 2005-02-10 | Samsung Electronics Co Ltd | Thin printed circuit board substrate for manufacturing chip scale package |
| JP2009218240A (en) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | Multiple-patterning board |
| US7649749B2 (en) | 2006-07-14 | 2010-01-19 | Nec Electronics Corporation | Wiring substrate, semiconductor device, and method of manufacturing the same |
| US7745736B2 (en) | 2005-02-07 | 2010-06-29 | Nec Electronics Corporation | Interconnecting substrate and semiconductor device |
| JP2020202274A (en) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | Multi-cavity ceramic substrate, manufacturing method thereof, and ceramic substrate manufacturing method |
-
2000
- 2000-07-14 JP JP2000214914A patent/JP2002033555A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039267A (en) * | 2003-07-16 | 2005-02-10 | Samsung Electronics Co Ltd | Thin printed circuit board substrate for manufacturing chip scale package |
| US7745736B2 (en) | 2005-02-07 | 2010-06-29 | Nec Electronics Corporation | Interconnecting substrate and semiconductor device |
| US7649749B2 (en) | 2006-07-14 | 2010-01-19 | Nec Electronics Corporation | Wiring substrate, semiconductor device, and method of manufacturing the same |
| US7701726B2 (en) | 2006-07-14 | 2010-04-20 | Nec Electronics Corporation | Method of manufacturing a wiring substrate and semiconductor device |
| JP2009218240A (en) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | Multiple-patterning board |
| JP4560099B2 (en) * | 2008-03-07 | 2010-10-13 | 日本特殊陶業株式会社 | Multi-chip substrate |
| JP2020202274A (en) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | Multi-cavity ceramic substrate, manufacturing method thereof, and ceramic substrate manufacturing method |
| JP7223638B2 (en) | 2019-06-10 | 2023-02-16 | 日本特殊陶業株式会社 | Multi-cavity ceramic substrate, manufacturing method thereof, and manufacturing method of ceramic substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3633719A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| WO2015163354A1 (en) | Wiring board, electronic device, and electronic module | |
| JP6767204B2 (en) | Boards for mounting electronic components, electronic devices and electronic modules | |
| JP6698826B2 (en) | Substrate for mounting electronic parts, electronic device and electronic module | |
| JP6473829B2 (en) | Wiring board, electronic device and electronic module | |
| JP2002033555A (en) | Multiple-piece ceramic substrate | |
| JP6626735B2 (en) | Electronic component mounting board, electronic device and electronic module | |
| US10937707B2 (en) | Wiring substrate, electronic device, and electronic module | |
| JP4476064B2 (en) | Multi-package electronic component storage package and electronic device | |
| JPH10242331A (en) | Substrate for power module and manufacture thereof | |
| US11024554B2 (en) | Wiring substrate, electronic device, and electronic module | |
| JP2018049988A (en) | Wiring substrate, electronic device, and electronic module | |
| JPH10242330A (en) | Substrate for power module and manufacture thereof | |
| JP6737646B2 (en) | Wiring board, electronic device and electronic module | |
| JP7479893B2 (en) | Substrate for mounting electronic components, electronic device, and electronic module | |
| JP3894841B2 (en) | Multiple wiring board | |
| JP7017341B2 (en) | Semiconductor packages and semiconductor devices | |
| JP2007318034A (en) | Multiple-formed wiring substrate, package for holding electronic component, and electronic device | |
| JP2008244137A (en) | Manufacturing method of circuit module | |
| JP2004023051A (en) | Multi-wiring board | |
| JP2007059443A (en) | Wiring board for taking a plurality of boards | |
| JP2007234662A (en) | Multipiece wiring board | |
| JP2002289746A (en) | Substrate for mounting batch-process electronic component and electronic device | |
| JPH1117055A (en) | Wiring board and manufacture thereof | |
| JP3020743B2 (en) | Lead frame |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090908 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20100105 Free format text: JAPANESE INTERMEDIATE CODE: A02 |