JP2002026766A - スペクトラム拡散通信用スライディングコリレータ - Google Patents

Abstract

(57)【要約】 【課題】 多チャネルのスペクトラム拡散されたアナロ
グ信号の相関値を出力し、回路規模を縮小できるスペク
トラム拡散通信用スライディングコリレータを提供す
る。 【解決手段】 複数の逆拡散符号をＡ／Ｄ変換器１１の
デジタル変換よりも高速に切り換えて乗算器に出力する
ＰＮコードセレクタ１６と、逆拡散符号の種別に遅延回
路１５Ａ，Ｂに格納された乗算結果の累積加算結果をＡ
／Ｄ変換器１１のデジタル変換よりも高速に切り換えて
加算器１４に出力する累積加算セレクタ１７を設けたこ
とにより、多チャネルの相関値を出力でき、回路規模を
縮小できるスペクトラム拡散通信用スライディングコリ
レータである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スペクトラム拡散
通信方式の受信機で用いられるスペクトラム拡散通信用
スライディングコリレータに係り、特に回路規模を縮小
できるスペクトラム拡散通信用スライディングコリレー
タに関する。

【０００２】

【従来の技術】移動体通信又は無線ＬＡＮ（Local Area
Network）等に用いられるスペクトラム拡散通信方式で
は、無線送信を行う際に、送信機側で送信データに対し
て狭帯域変調（１次変調）と拡散変調（２次変調）の二
段階変調を行っている。このため受信機では、無線送信
されたデータを受信すると、まず逆拡散を行って１次変
調の状態に戻した後に、検波回路によりベースバンド信
号の再生を行っている。つまり受信機では、送信機にお
ける二段階変調に対応して受信データを復調するような
構成となっている。

【０００３】スペクトラム拡散通信方式の受信機では、
受信したデータの復調を行うための相関値を出力するス
ペクトラム拡散通信用相関回路が用いられており、この
回路は受信データに対して逆拡散及び相関出力を行う逆
拡散回路と、逆拡散回路の出力結果を基に復調を行う符
号分割多重変調波の復調回路で構成されている。

【０００４】スペクトラム拡散通信用相関回路の逆拡散
回路として、受信データの同期捕捉を行い、検出された
同期位相で相関を取るために、論理回路で構成されたス
ライディングコリレータ（Sliding Correlater：以下Ｓ
Ｃという）が従来から用いられてきた。

【０００５】ＳＣは、送信側で用いられた符号系列を１
チップ単位でシフトさせ受信データの逆拡散を行い、受
信側の符号系列との相関を求めるものである。ＳＣで
は、符号系列長分のチップ数について受信データの逆拡
散を行うことにより、受信データの相関値を得ることが
できる。

【０００６】従来のスペクトラム拡散通信方式のＳＣの
構成及び動作について、図６を用いて説明する。図６
は、従来のスペクトラム拡散通信用ＳＣの構成ブロック
図である。図６のＳＣは、符号分割多重（Code Divisio
n Multiple Access：以下ＣＤＭＡという）変調された
受信データの相関を求めるものである。

【０００７】従来のスペクトラム拡散通信用ＳＣは、Ａ
／Ｄ変換器６１と、乗算器６２と、ＰＮコードレジスタ
６３と、加算器６４と、遅延回路６５とから構成されて
いる。ここで遅延回路６５には、１シンボル分の受信デ
ータの処理が完了する毎に相関値をリセットする必要が
あるため、リセット機能のあるＦ／Ｆ（Flip Flop）又
はレジスタを用いている。

【０００８】次に、従来のスペクトラム拡散通信用ＳＣ
の動作について、図６を用いて説明する。送信機よりＣ
ＤＭＡ変調されて送信されたアナログ信号は、受信機の
アンテナ（図示せず）において受信された後、Ａ／Ｄ変
換器６１に入力され、デジタルの受信データに変換され
る。ここでアナログ信号のチップレートは４Ｍｃｐｓで
あり、Ａ／Ｄ変換器６１におけるデジタル変換はオーバ
ーサンプリングのため、通常その４倍にあたる１６Ｍｂ
ｐｓで、１サンプルあたり多ビット出力される。

【０００９】Ａ／Ｄ変換器６１でデジタル信号に変換さ
れた受信データは１サンプルずつ乗算器６２に出力さ
れ、乗算器６２においてＰＮコードレジスタ６３に記憶
されているＰＮ（Pseudo Random Noise）符号コードと
の乗算、すなわち逆拡散が行われる。ＰＮ符号コードは
送信機でＣＤＭＡ変調の際に用いられたものと同一であ
る。乗算器６２はＡ／Ｄ変換器６１と同様、１６Ｍｂｐ
ｓ又はチップレートの４Ｍｂｐｓの速度で乗算を行い、
ＰＮコードレジスタ６３も１６ＭｂｐｓでＰＮ符号コー
ドを１ビットずつ乗算器６２に出力している。

【００１０】乗算器６２の乗算結果は逐次、加算器６４
に出力される。加算器６４は遅延回路６５に格納されて
いる累積加算結果と乗算結果の加算を行い、新たな累積
加算結果を相関出力として出力すると共に遅延回路６５
にも出力する。遅延回路６５は、入力された累積加算結
果を格納する。

【００１１】１シンボル分の乗算結果の累積加算による
積分が終了すると、加算器６４からは積分値が相関出力
として出力されたことになる。図６のＳＣにおいて、加
算器６４の出力結果は遅延回路６５に格納されるので、
相関値は遅延回路６５から出力するようにしても同様の
結果を得ることができる。１シンボル分の相関値が出力
されると、次のシンボルの相関出力に備えるため、遅延
回路６５は格納されている累積加算結果をリセットす
る。ここでも加算器６４及び遅延回路６５はＡ／Ｄ変換
器６１に対応して、１６Ｍｂｐｓの速度又は４Ｍｂｐｓ
の速度で累積加算及び累積加算結果の入出力を行ってい
る。

【００１２】加算器６４から１シンボル単位に出力され
る相関出力を基として、さらにＣＤＭＡ復調回路（図示
せず）において復調が行われる。以上が従来のスペクト
ラム拡散通信用ＳＣの動作である。

【００１３】また、ＣＤＭＡ通信では、２次変調として
直交変調が用いられることもある。上述した従来のスペ
クトラム拡散通信用ＳＣは、直交変調された受信データ
に対して相関出力を行う複素型のＳＣにも応用できる。

【００１４】直交変調された受信データの復調方法につ
いて、以下に説明する。直交変調された受信データはそ
れぞれ、同相成分、直交成分とに分類できる。ここで同
相成分をＲ_I、直交成分をＲ_ｑ、拡散符号の同相成分を
Ｃ_I、直交成分をＣ_qとすると、逆拡散することで得られ
る復調信号Ｄは Ｄ＝（Ｒ_I＋ｊＲ_ｑ）（Ｃ_I−ｊＣ_q） ＝（Ｒ_I＊Ｃ_I＋Ｒ_ｑ＊Ｃ_q）＋ｊ（−Ｒ_I＊Ｃ_q＋Ｒ_ｑ＊Ｃ_I） （１） と表される。（１）式より、復調信号の同相成分Ｄ_Iと
直交成分Ｄ_qはそれぞれ Ｄ_I＝Ｒ_I＊Ｃ_I＋Ｒ_ｑ＊Ｃ_q （２） Ｄ_q＝−Ｒ_I＊Ｃ_q＋Ｒ_ｑ＊Ｃ_I （３） と表される。（２）及び（３）式のＤ_I、Ｄ_qについて累
積加算を行い、両成分についての相関値を出力すること
が複素型ＳＣの目的である。

【００１５】上述した受信データの復調方法を実現する
複素型ＳＣの構成ブロック図を図７に示す。図７の複素
型ＳＣにおいて、受信機のアンテナ（図示せず）で受信
されたＣＤＭＡ変調アナログ信号は、同相成分及び直交
成分とに分類され、それぞれＡ／Ｄ変換器７１Ａ、７１
Ｂとに入力される。また、拡散符号の同相成分及び直交
成分はそれぞれ、ＰＮコードレジスタＩ７３Ａ、ＰＮコ
ードレジスタＱ７３Ｂに記憶されている。

【００１６】図７の複素型ＳＣにおいて、Ａ／Ｄ変換器
及びＰＮコードレジスタから出力されたデジタル受信デ
ータ及び拡散符号は、位相を揃えるためレジスタ７５Ａ
〜７５Ｄに格納された後、相関演算部７７に入力され
る。相関演算部７７では、デジタル受信データ及び拡散
符号は乗算器７２Ａ〜７２Ｄ、加算器７４Ａ〜７４Ｂに
よって各成分の復調信号の導出式（２）及び（３）式の
演算が行われ、さらに累積加算器７８で同相成分と直交
成分の１シンボル分の相関値をそれぞれ算出し、相関出
力Ｉ及び相関出力Ｑとして出力する。

【００１７】図７の複素型ＳＣでは、ＣＤＭＡ変調アナ
ログ信号は４Ｍｂｐｓのチップレートで送信され、複素
型ＳＣの各素子には１６Ｍｂｐｓクロックが入力される
ことにより、１６Ｍｂｐｓの速度で動作している。

【００１８】さらに図７の複素型ＳＣに位相補正機能を
持たせたものを図８に示す。位相補正としては従来、マ
ッチドフィルタを用いて受信データのシンボルの先頭位
置を検出し、拡散符号の発生タイミングを調整する方法
が用いられてきたが、マッチドフィルタでは検出精度が
充分でない上時間による位相変化も発生するため、同期
はずれを起こし目的の精度の相関出力を得ることができ
ない場合がある。図８の複素型ＳＣは、相関出力結果か
ら最適な位相を検出することによって復調位相を調整す
ることを特徴としている。また、ＳＣはマッチドフィル
タと比較して、回路規模が１／１００〜１／１０００と
極端に小さいことから、ＣＤＭＡ変調の相関出力の際に
は多く用いられている。

【００１９】尚、従来のＳＣとマッチドフィルタに関連
する記述は、平成９年７月３１日公開の特開平９−２０
０１７９号「マルチユーザ復調方法および装置」（出願
人：国際電気株式会社、株式会社鷹山、発明者：占部健
三他）等で紹介されている。

【００２０】図８の複素型ＳＣでは、ＰＮコードレジス
タＩ８３Ａ及びＰＮコードレジスタＱ８３ＢからのＰＮ
符号コードの位相をサンプル間隔でずらし、それぞれの
タイミングのＰＮ符号コードをレジスタ列８５Ｃ〜８５
Ｅ、８５Ｆ〜８５Ｈに入力している。図８の複素型ＳＣ
では、各レジスタ列には３つのレジスタが接続されてお
り、クロック毎に右方向のレジスタにＰＮ符号コードを
シフトさせる構成となっており、３通りのタイミングの
ずれに対応したＰＮ符号コードを出力できる。

【００２１】各サンプル間隔でレジスタ列に入力された
ＰＮ符号コードは、Ａ／Ｄ変換器８１Ａ、８１Ｂでデジ
タル変換された受信データと共に３つの複素型ＳＣ８７
Ａ〜８７Ｃにそれぞれ入力される。複素型ＳＣ８７Ａ〜
８７Ｃは、図７の複素型ＳＣ７７と同一の構成であり、
３通りのタイミングのずれ（図ではそれぞれＥＡＲＬ
Ｙ、ＭＡＩＮ、ＬＡＴＥとしている）に対応した同相成
分及び直交成分の相関出力を出力する。

【００２２】図８の複素型ＳＣも図７と同様、ＣＤＭＡ
変調アナログ信号は４Ｍｂｐｓのチップレートで送信さ
れ、複素型ＳＣの各素子には１６Ｍｂｐｓ又は４Ｍｂｐ
ｓクロックが入力されることにより、１６Ｍｂｐｓ又は
４Ｍｂｐｓの速度で動作している。

【００２３】図８の複素型ＳＣにより、異なるタイミン
グでＰＮ符号コードを出力させ、これに対応した相関出
力をすることによって、相関出力の結果から最適なタイ
ミングを検出して位相のずれを確認することができる。
また、タイミングの検出結果をＰＮコードレジスタなど
にフィードバックすることにより、ＣＤＭＡ変調アナロ
グ信号と同期した最適な状態で復調処理を行うことがで
きる。

【００２４】

【発明が解決しようとする課題】しかしながら、上記従
来のスペクトラム拡散通信用ＳＣでは、復調するチャネ
ル数だけＳＣ回路が必要であるため、受信機における回
路規模が増大するという問題点があった。特に近年の移
動体通信の利用の急増に伴い、多数のチャネルの受信デ
ータの復調を行え、且つ安価に開発できるようなスペク
トラム拡散通信対応の受信機が求められている。

【００２５】例えば基地局は多くのチャネルの信号受信
及び復号処理が必要とされる機器の一つである。一般的
な基地局では、４つの搬送波で送信される無線信号を扱
っており、搬送波あたり３２ユーザ、すなわち３２チャ
ネル割り振られているため、全部で１２８チャネルの復
調に対応している。

【００２６】単純に全てのチャネルに対して上述したよ
うな相関処理を送受信の際に行うには、アンテナ数を
２、遅延波成分を少なくとも３つ取るものとして、１２
８ｘ２ｘ３＝７６８本の信号に対する処理を行わなけれ
ばならない。このため処理する信号ごとにＳＣ回路を用
意するような従来の方法では、基地局の回路規模が増大
し、結果として開発費用の上昇を招くことになる。

【００２７】回路規模を縮小できる従来のスペクトラム
拡散通信対応の受信機の一例として、平成８年３月２６
日公開の特開平８−８４０９８号「スペクトラム拡散通
信装置」（出願人：キヤノン株式会社、発明者：加藤伊
智郎）、平成１１年１１月５日公開の特開平１１−３０
８１４９号「４相相関器」（出願人：三菱電機株式会
社、発明者：石岡和明他）が挙げられる。

【００２８】しかし、従来のスペクトラム拡散通信対応
の受信機でも、１チャネルの受信データを復調するＳＣ
回路の回路規模を縮小したにとどまっており、従来通り
多チャネルの受信データを復調させるには相当数のＳＣ
回路が必要となるため、回路規模を縮小する根本的な解
決には至っていなかった。

【００２９】本発明は上記実情に鑑みて為されたもの
で、多チャネルの受信データに対応し、かつ回路規模を
縮小できるスペクトラム拡散通信用スライディングコリ
レータを提供することを目的とする。

【００３０】

【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、スペクトラム拡散通信用スライ
ディングコリレータにおいて、複数種の拡散信号により
スペクトラム拡散されたアナログ受信信号を一定のサン
プルレートでデジタル受信信号に変換し、デジタル受信
信号と各々の拡散信号に対応した逆拡散信号との乗算を
逆拡散信号の種別に時分割に行い、乗算結果の累積加算
を拡散信号の種別に時分割に行い、累積加算結果を相関
出力として逆拡散信号の種別に出力するものであり、多
チャネルの受信信号に対する相関値を１つのＳＣで出力
できるため、回路規模を縮小し、開発費用を低減するこ
とができるものである。

【００３１】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、以下で説明する機能実現
手段は、当該機能を実現できる手段であれば、どのよう
な回路又は装置であっても構わず、また機能の一部又は
全部をソフトウェアで実現することも可能である。更
に、機能実現手段を複数の回路によって実現してもよ
く、複数の機能実現手段を単一の回路で実現してもよ
い。

【００３２】本発明の実施の形態に係るスペクトラム拡
散通信用スライディングコリレータは、複数のＰＮ符号
コードをＡ／Ｄ変換器のデジタル変換速度より高速に切
り換えて受信データとの乗算を行い、かつ乗算結果の累
積加算をＰＮ符号コード別にＡ／Ｄ変換器のデジタル変
換速度より高速に切り換えて行い、１シンボル分の累積
加算結果を相関値として出力するものであり、これによ
り回路規模を縮小し、開発費用を低減することができ
る。尚、請求項における逆拡散符号系列記憶手段は図の
ＰＮコードレジスタに相当し、遅延レジスタは遅延回路
にそれぞれ相当する。

【００３３】本発明の実施の形態のスペクトラム拡散通
信用ＳＣの構成について、図１を用いて説明する。図１
は、本発明の実施の形態に係るスペクトラム拡散通信用
ＳＣの構成ブロック図である。本発明の実施の形態に係
るスペクトラム拡散通信用ＳＣは、Ａ／Ｄ変換器１１
と、乗算器１２と、ＰＮコードレジスタ１３Ａ及び１３
Ｂと、加算器１４と、遅延回路１５Ａ及び１５Ｂと、Ｐ
Ｎコードセレクタ１６と、累積加算セレクタ１７とで構
成される。

【００３４】Ａ／Ｄ変換器１１は、アンテナ（図示せ
ず）で受信したＣＤＭＡ変調アナログ信号をデジタル変
換し、受信データとして乗算器１２に出力する。Ａ／Ｄ
変換器１１は、１６Ｍｂｐｓの速度でデジタル変換を行
う。

【００３５】乗算器１２は、Ａ／Ｄ変換器１１でデジタ
ル変換された受信データと、ＰＮコードセレクタ１６を
介してＰＮコードレジスタ１３Ａ又は１３Ｂから出力さ
れたＰＮ符号コードとの乗算を１ビットずつ行い、乗算
結果を加算器１４に出力する。乗算器１２は、Ａ／Ｄ変
換器１１のデジタル変換の２倍である３２Ｍｂｐｓ又は
チップレートの２倍である８Ｍｂｐｓの速度で乗算を行
う。

【００３６】ＰＮコードレジスタ１３Ａ及び１３Ｂは、
送信機でＣＤＭＡ変調の際に用いられた拡散符号である
ＰＮ符号コードを１ビットずつＰＮコードセレクタ１６
に出力する。またＰＮコードレジスタ１３Ａと１３Ｂ
は、それぞれ異なるＰＮ符号コードを記憶している。言
い換えれば、ＰＮコードレジスタ１３Ａと１３Ｂは、異
なる二つのチャネルに対応した逆拡散符号を記憶してい
る。ここでＰＮコードレジスタ１３Ａ及び１３Ｂには、
符号発生器を用いてもよい。

【００３７】加算器１４は、乗算器１２で出力された乗
算結果と、累積加算セレクタ１７を介して遅延回路１５
Ａ又は１５Ｂから出力された、それまでの乗算結果の加
算の累積である累積加算結果との加算を行い、新たな累
積加算結果を遅延回路１５Ａ，１５Ｂに出力する。

【００３８】また、加算器１４は、１シンボル分の受信
データの累積加算を、遅延回路１５Ａ又は１５Ｂの他
に、相関出力としてＣＤＭＡ復調回路（図示せず）に出
力する。加算器１４も乗算器１２と同様、３２Ｍｂｐｓ
の速度で加算を行う。また、加算器１４は、１シンボル
分の累積加算を行うのに必要なビット数の加算を行うこ
とができる。

【００３９】遅延回路１５Ａ及び１５Ｂは、加算器１４
で出力された累積加算結果を決められたタイミングで格
納する。１シンボル分の累積加算が完了する毎に相関値
をリセットする必要があるため、遅延回路１５Ａ及び１
５Ｂにはリセット機能のあるＦ／Ｆ又はレジスタを用い
ている。

【００４０】ＰＮコードセレクタ１６は、ＰＮコードレ
ジスタ１３Ａ又は１３Ｂから出力されるＰＮ符号コード
のうちいずれかを選択し、選択したＰＮ符号コードを１
ビットずつ乗算器１２に出力する。ＰＮコードセレクタ
１６は、３２Ｍｂｐｓ又は８Ｍｂｐｓの速度でＰＮ符号
コードの選択及びの出力を行う。

【００４１】累積加算セレクタ１７は、遅延回路１５Ａ
又は１５Ｂのうちいずれかを選択し、選択した遅延回路
に格納されている累積加算結果を加算器１４に出力す
る。累積加算セレクタ１７は、３２Ｍｂｐｓの速度で遅
延回路の選択及び累積加算結果の出力を行う。

【００４２】次に、本発明のスペクトラム拡散通信用Ｓ
Ｃの動作について図１を用いて説明する。送信機よりＣ
ＤＭＡ変調されて送信されたアナログ信号は、受信機の
アンテナにおいて受信された後、Ａ／Ｄ変換器１１に入
力され、１６Ｍｂｐｓの速度でデジタルの受信データに
変換される。本発明の実施の形態のスペクトラム拡散通
信用ＳＣにおいて、アナログ信号は４Ｍｃｐｓのチップ
レートで送信されている。

【００４３】Ａ／Ｄ変換器１１でデジタル信号に変換さ
れた受信データは１ビットずつ乗算器１２に出力され
る。またＰＮコードセレクタ１６は、３２Ｍｂｐｓ又は
８Ｍｂｐｓの速度でＰＮコードレジスタ１３Ａ又は１３
Ｂから出力されるＰＮ符号コード（以下、ＰＮ符号コー
ドＡ、ＰＮ符号コードＢという）を交互に選択し、乗算
器１２に１ビットずつ出力する。乗算器１２は、入力さ
れた受信データ及びＰＮ符号コードの乗算を１ビットず
つ行い、乗算結果を加算器１４に出力する。

【００４４】上述した通り、ＰＮコードセレクタ１６は
３２Ｍｂｐｓ又は８Ｍｂｐｓ、すなわちＡ／Ｄ変換器１
１のデジタル変換の２倍の速度又はチップレートの２倍
の速度でＰＮ符号コードの選択及び出力を行う。言い換
えると、Ａ／Ｄ変換器１１が１ビットの受信データをデ
ジタル変換し出力する間に、ＰＮコードセレクタ１６は
ＰＮ符号コードＡ又はＰＮ符号コードＢを交互に乗算器
１２に出力することになる。乗算器１２も３２Ｍｂｐｓ
又は８Ｍｂｐｓの速度で乗算を行うため、結果として本
発明のスペクトラム拡散通信用ＳＣは２つの異なるＰＮ
符号コードによる相関値を交互に得ることができる。よ
って本発明のスペクトラム拡散通信用ＳＣでは、２チャ
ネル分の受信データの相関出力を得ることができる。

【００４５】乗算器１２における受信データとＰＮ符号
コードの乗算結果は、加算器１４に出力される。遅延回
路１５Ａ及び１５Ｂに累積加算結果がない場合、加算器
１４は入力された乗算結果をそのまま累積加算結果とし
て出力する。遅延回路１５Ａ又は１５Ｂは、加算器１４
から出力された累積加算結果を、決められたタイミング
によりＰＮ符号コード別に分類して格納する。つまり、
ＰＮ符号コードＡ又はＰＮ符号コードＢに基づく累積加
算結果が交互に遅延回路１５Ａ又は１５Ｂに格納される
ことにより、ＰＮ符号コード別に分類して累積加算結果
を格納することができる。本発明のスペクトラム拡散通
信用ＳＣでは、遅延回路１５ＡはＰＮ符号コードＡに基
づく累積加算結果を、遅延回路１５ＢではＰＮ符号コー
ドＢに基づく累積加算結果をそれぞれ格納する。

【００４６】また、累積加算セレクタ１７は３２Ｍｂｐ
ｓ又は８Ｍｂｐｓの速度で、遅延回路１５Ａ又は１５Ｂ
に格納されている累積加算結果を交互に選択し、加算器
１４に出力する。また、累積加算セレクタ１７から相関
出力を出力するようにしても構わない。累積加算セレク
タ１７は、加算器１４において同じＰＮ符号コードに基
づく乗算結果との加算を行うよう、累積加算結果の選択
を行っている。よって加算器１４は、同じＰＮ符号コー
ドに基づく累積加算結果と乗算器１２における乗算結果
との加算を行い、結果を累積加算結果として遅延回路１
５Ａ，１５Ｂに出力すると共に相関出力を出力してい
る。

【００４７】加算器１４は、受信データ１シンボル分に
渡って、累積加算結果を相関出力としてＣＤＭＡ復調回
路に出力する。ＣＤＭＡ復調回路では、相関出力を基に
ベースバンド信号の再生が行われ、送信機の１次変調に
対応した受信データの復調が行われる。受信データの１
シンボル分の累積加算が終了すると、遅延回路１５Ａ及
び１５Ｂは格納されている累積加算結果をリセットし、
次のシンボル分の相関出力を行える状態にしておく。以
上が本発明の実施の形態のスペクトラム拡散通信用ＳＣ
の動作である。

【００４８】本発明のスペクトラム拡散通信用ＳＣにお
いて、加算器１４における累積加算結果は遅延回路１５
Ａ及び１５Ｂにも格納されるので、受信データの１シン
ボル分の累積加算が終了した時点で、累積加算セレクタ
１７は遅延回路１５Ａ又は１５Ｂから累積加算結果を選
択して、相関出力としてＣＤＭＡ復調回路に出力するよ
うにしてもよい。

【００４９】本発明の実施の形態のスペクトラム拡散通
信用ＳＣによれば、受信データのデジタル変換より高速
にＰＮ符号コードを切り替え、時分割で受信データとの
乗算を行い、かつ受信データのデジタル変換より高速に
乗算結果の累積加算を切り替えて行うことにより、複数
のチャネルの相関出力を一つのＳＣ回路で行うことがで
き、ＳＣ回路規模を縮小できる効果がある。更に、ＳＣ
回路規模を縮小できることにより、ＳＣ回路を用いたス
ペクトラム拡散通信用受信機全体の回路規模を縮小で
き、開発費用を低減できる効果がある。

【００５０】本発明の実施の形態のスペクトラム拡散通
信用ＳＣでは、異なるＰＮ符号コードを記憶するＰＮコ
ードレジスタを２つ備えており、かつ乗算器１２、加算
器１４、ＰＮコードセレクタ１６及び累積加算セレクタ
１７はＡ／Ｄ変換器１１のデジタル変換の２倍の速度で
動作している。よって２チャネル分の受信データの相関
出力を行えるため、従来のＳＣ回路を１個分節約できる
ことになる。

【００５１】特にＳＣ回路の構成では、逆拡散符号との
乗算結果の累積加算を数〜十数ビット単位で行うため、
加算器が回路の大半を占めている。本発明では、加算器
の数又は規模を増大させることなく複数チャネルの受信
データの相関出力を得ることができるため、従来と比較
しても大幅にＳＣ回路規模を縮小することができる。

【００５２】また本発明の実施の形態のスペクトラム拡
散通信用ＳＣによれば、乗算器１２、加算器１４、ＰＮ
コードセレクタ１６及び累積加算セレクタ１７の動作速
度がＡ／Ｄ変換器１１のデジタル変換のｎ倍であれば
（ｎは自然数）、図１のＳＣ回路一つでｎチャネル分の
受信データの相関出力を行うことができる。この場合、
これらの素子の動作速度をｎ倍に上げる他に、ＰＮコー
ドレジスタ及び遅延回路をｎ個設けることにより実現で
き、ＳＣ回路の大半を占める加算器については従来と同
じ１個のままである。これによりＳＣ回路を用いたスペ
クトラム拡散通信用受信機のさらなる回路規模の縮小を
行える効果がある。

【００５３】ＳＣ回路はＬＳＩなどの集積回路で実現さ
れることが多いが、近年のＬＳＩ技術の発展に伴い１０
０Ｍｂｐｓでの演算が実現されていることからも、数チ
ャネル程度の相関出力は容易に行える。また、本発明の
スペクトラム拡散通信用ＳＣでは、乗算器又は加算器等
の素子の性能にあわせ、相関出力を行えるチャネル数を
調整してもよい。

【００５４】図２は、本発明の第２の実施の形態のスペ
クトラム拡散通信用ＳＣの構成ブロック図である。以
下、図２のスペクトラム拡散通信用ＳＣの構成及び動作
について、図１のスペクトラム拡散通信用ＳＣとの相違
点を中心に説明する。

【００５５】図２のスペクトラム拡散通信用ＳＣも図１
と同様、２チャネルの受信データの相関出力を行うもの
である。図２のスペクトラム拡散通信用ＳＣでは、遅延
回路２５Ａ及び２５Ｂが直列に接続されている。加算器
２４で出力される累積加算結果はまず遅延回路２５Ａに
格納される。さらに加算器２４で新たな累積加算結果が
出力されると遅延回路２５Ａに格納されている累積加算
結果は遅延回路２５Ｂにシフトされ、新たな累積加算結
果が遅延回路２５Ａに格納される。

【００５６】遅延回路２５Ａからの累積加算結果のシフ
トの結果、遅延回路２５Ｂに格納されていた累積加算結
果は、加算器２４に出力される。図１のスペクトラム拡
散通信用ＳＣと同様、加算器２４にはＰＮコードレジス
タ２３Ａ又は２３Ｂに記憶されているＰＮ符号コードに
基づく乗算器２２の乗算結果が交互に入力されるので、
加算器２４ではそれぞれのＰＮ符号コードに基づく累積
加算が交互におこなわれる。

【００５７】その他、図２の各素子の動作及び動作速度
は、図１のスペクトラム拡散通信用ＳＣに対応する素子
と同一である。また、遅延回路２５Ａ又は２５Ｂから受
信データの１シンボル分の累積加算結果を相関出力とし
てＣＤＭＡ復調回路（図示せず）に出力するようにして
もよい。

【００５８】本発明の第２の実施の形態のスペクトラム
拡散通信用ＳＣによれば、遅延回路２５Ａ及び２５Ｂを
直列に接続し、累積加算結果をシフトさせて格納するこ
とにより、加算器に出力する累積加算結果を選択する必
要がなくなる。よって図１のスペクトラム拡散通信用Ｓ
Ｃにおける累積加算セレクタ１７を設ける必要がないた
め、さらなる回路規模の縮小及び開発費用の低減を行え
る効果がある。図２のスペクトラム拡散通信用ＳＣにお
いても、図１での場合と同様の方法により、相関出力で
きるチャネル数を増やすことができる。このとき、全て
の遅延回路は直列に接続する必要がある。

【００５９】

【実施例】本発明のスペクトラム拡散通信用ＳＣ具体的
実施例である複素型ＳＣの構成について図３を用いて説
明する。図３は、本発明のスペクトラム拡散通信用ＳＣ
の具体的実施例である複素型ＳＣの構成ブロック図であ
る。本発明の具体的実施例の複素型ＳＣは、Ａ／Ｄ変換
器３１Ａ及び３１Ｂと、ＰＮコードレジスタＩ３３Ａ
と、ＰＮコードレジスタＱ３３Ｂと、Ｆ／Ｆ３５Ａ〜３
５Ｄと、相関演算部３７とから構成されている。

【００６０】Ａ／Ｄ変換器３１Ａ及び３１Ｂは、アンテ
ナ（図示せず）で受信したＣＤＭＡ直交変調アナログ信
号をデジタル変換し、受信データとして出力する。この
うち、Ａ／Ｄ変換器３１Ａはアナログ信号の同相成分の
デジタル変換を行い、結果をＦ／Ｆ３５Ａに出力し、Ａ
／Ｄ変換器３１Ｂはアナログ信号の直交成分のデジタル
変換を行い、結果をＦ／Ｆ３５Ｂに出力する。Ａ／Ｄ変
換器３１Ａ及び３１Ｂは、１６Ｍｂｐｓの速度でデジタ
ル変換を行う。

【００６１】ＰＮコードレジスタＩ３３Ａは、送信機で
アナログ信号の同相成分のＣＤＭＡ変調の際に用いられ
た拡散符号であるＰＮ符号コードＩを記憶しており、Ｐ
Ｎ符号コードＩを１ビットずつＦ／Ｆ３５Ｃに出力す
る。ＰＮコードレジスタＱ３３Ｂは、送信機でアナログ
信号の直交成分のＣＤＭＡ変調の際に用いられた拡散符
号であるＰＮ符号コードＱを記憶しており、ＰＮ符号コ
ードＱを１ビットずつＦ／Ｆ３５Ｄに出力する。ＰＮコ
ードレジスタＩ３３ＡとＰＮコードレジスタＱ３３Ｂは
それぞれ、１６Ｍｂｐｓの速度でＰＮ符号コードを出力
する。また、ＰＮコードレジスタＩ３３ＡとＰＮコード
レジスタＱ３３Ｂには、符号発生器を用いてもよい。

【００６２】Ｆ／Ｆ３５Ａ〜３５Ｄは、各Ａ／Ｄ変換器
によってデジタル変換された受信データ又は各ＰＮコー
ドレジスタから出力されたＰＮ符号コードを１ビットず
つ格納し、クロックに同期して相関演算部３７に出力す
る。各Ｆ／Ｆには１６Ｍｂｐｓのクロック周波数が入力
され、この周波数に同期してデータの入出力を行ってい
る。

【００６３】さらに相関演算部３７の構成について図３
を用いて説明する。相関演算部３７は、乗算器３２Ａ〜
３２Ｄと、加算器３４Ａ及び３４Ｂと、セレクタ３６
と、累積加算器３８とで構成されている。また累積加算
器３８は、加算器３４ＣとＦ／Ｆ３５Ｅ〜３５Ｈとで構
成されている。

【００６４】乗算器３２Ａ〜３２Ｄは、Ｆ／Ｆ３５Ａ〜
３５Ｄから出力された受信データ及びＰＮ符号コードの
乗算を行う。加算器３４Ａ及び３４Ｂは、各乗算器の乗
算結果の加算を行う。乗算器３２Ａ及び３２Ｂの乗算結
果は加算器３４Ａへ、乗算器３２Ｃ及び３２Ｄの乗算結
果は加算器３４Ｂに出力されそれぞれ加算が行われる。
乗算器３２Ａ〜３２Ｄ及び加算器３４Ｂはそれぞれ１６
Ｍｂｐｓの速度で演算を行う。

【００６５】セレクタ３６は、加算器３４Ａ又は３４Ｂ
の加算結果を交互に選択して累積加算器に出力する。セ
レクタ３６には３２Ｍｂｐｓ又は８Ｍｂｐｓのクロック
周波数が入力され、この周波数に同期して加算結果の選
択及び出力を行っている。

【００６６】累積加算器３８は、セレクタ３６から出力
される同相成分又は直交成分の受信データの復調信号を
１シンボル分累積加算して、相関出力としてＣＤＭＡ復
調回路（図示せず）に出力する。

【００６７】累積加算器３８において、加算器３４Ｃは
同相成分又は直交成分の累積加算結果と新たに入力され
た復調信号との加算を行い、加算結果を新たな累積加算
結果としてＦ／Ｆ３５Ｆに出力する。Ｆ／Ｆ３５Ｅ〜３
５Ｈのうち、Ｆ／Ｆ３５Ｆ及び３５Ｈは加算器３４Ｃの
累積加算結果を格納する。Ｆ／Ｆ３５Ｆ及び３５Ｈは直
列に接続されており、累積加算結果が格納されると順次
シフトされるものであり、図２のスペクトラム拡散通信
用ＳＣにおける遅延回路２５Ａ及び２５Ｂと同様の動作
を行う。

【００６８】Ｆ／Ｆ３５Ｆでは同相成分又は直交成分の
復調信号の累積加算が１シンボル分終了すると、格納し
ている累積加算結果をＦ／Ｆ３５Ｇに出力する。またＦ
／Ｆ３５Ｅはセレクタ３６から出力される相関値を格納
し、クロック周波数に同期して加算器３４Ｃに出力し、
Ｆ／Ｆ３５ＧはＦ／Ｆ３５Ｆから出力された累積加算結
果を格納し、クロック周波数に同期してＣＤＭＡ復調回
路に相関出力として出力する。

【００６９】累積加算器３８において、各Ｆ／Ｆには３
２Ｍｂｐｓ又は８Ｍｂｐｓのクロック周波数が入力さ
れ、この周波数に同期して動作している。また、Ｆ／Ｆ
３５Ｆ及び３５Ｈは、同相成分又は直交成分の１シンボ
ル分の相関値の累積加算が終了すると、格納されている
累積加算結果をリセットする。

【００７０】次に、本発明の具体的実施例の複素型ＳＣ
の動作について、図３を用いて説明する。送信機よりＣ
ＤＭＡ直交変調されて送信されたアナログ信号は、受信
機のアンテナ（図示せず）において受信され、同相成分
及び直交成分に分離される。ここでアナログ信号は、４
Ｍｃｐｓのチップレートで送信されている。アナログ信
号の同相成分はＡ／Ｄ変換器３１Ａに、直交成分はＡ／
Ｄ変換器３１Ｂに入力され、それぞれデジタルの受信デ
ータに１６Ｍｂｐｓの速度で変換される。Ａ／Ｄ変換器
３１Ａ又は３１Ｂから出力される受信データは１ビット
ずつＦ／Ｆ３５Ａ又は３５Ｂに格納され、クロック周波
数と同期して相関演算部３７に出力される。

【００７１】また、ＰＮコードレジスタＩ３３Ａ及びＰ
ＮコードレジスタＱ３３Ｂに記憶されている同相成分及
び直交成分のＰＮ符号コードは１ビットずつ１６Ｍｂｐ
ｓの速度で出力され、Ｆ／Ｆ３５Ｃ及び３５Ｄにそれぞ
れ格納される。Ｆ／Ｆ３５Ｃ及び３５Ｄに格納されたＰ
Ｎ符号コードは、クロック周波数と同期して相関演算部
３７に出力される。

【００７２】Ｆ／Ｆ３５Ａ〜３５Ｄから出力された受信
データ及びＰＮ符号コードは、相関演算部３７において
乗算器３２Ａ〜３２Ｄにそれぞれ入力され、乗算が行わ
れる。また乗算器３２Ａ及び３２Ｂの乗算結果は加算器
３４Ａで、乗算器３２Ｃ及び３２Ｄの乗算結果は加算器
３４Ｂでそれぞれ加算される。相関演算部３７の乗算器
及び加算器の構成により、既述した直交変調に対する復
調信号の導出式（２）及び（３）式を実現することがで
きる。すなわち加算器３４Ａでは同相成分の復調信号
を、加算器３４Ｂでは直交成分の復調信号を得ることが
できる。

【００７３】セレクタ３６は、加算器３４Ａ及び３４Ｂ
で出力される復調信号を交互に選択して累積加算器３８
に出力する。セレクタ３６は３２Ｍｂｐｓ又は８Ｍｂｐ
ｓの速度で動作するため、同相成分及び直交成分の復調
信号をもれなく取り込み、累積加算器３８に出力するこ
とができる。

【００７４】セレクタ３６から出力された復調信号は、
累積加算器３８においてまずＦ／Ｆ３５Ｅに格納され
る。Ｆ／Ｆ３５Ｅに格納された復調信号は、３２Ｍｂｐ
ｓのクロック周波数に同期して加算器３４Ｃに出力され
る。加算器３４Ｃでは、Ｆ／Ｆ３５Ｅから出力された復
調信号と、Ｆ／Ｆ３５Ｈに格納されていた累積加算結果
との加算が行われ、新たな累積加算結果はＦ／Ｆ３５Ｆ
に格納される。同時にＦ／Ｆ３５Ｆに格納されていた累
積加算結果はＦ／Ｆ３５Ｈに、Ｆ／Ｆ３５Ｈに格納され
ていた累積加算結果は加算器３４Ｃにそれぞれシフトさ
れる。セレクタ３６からは同相成分及び直交成分の復調
信号が交互に出力され、それぞれの成分の累積加算結果
はＦ／Ｆ３５Ｆ及び３５Ｈに格納されるため、加算器３
４Ｃはそれぞれの成分の相関値の累積加算を交互に行う
ことができる。

【００７５】Ｆ／Ｆ３５Ｆからは、各成分において１シ
ンボル分の復調信号の累積加算結果を相関出力としてＦ
／Ｆ３５Ｇに出力され、３２Ｍｂｐｓ又は８Ｍｂｐｓの
クロック周波数に同期してＣＤＭＡ復調回路に出力す
る。また相関出力を出力した後、Ｆ／Ｆ３５Ｆ及び３５
Ｈは、格納されている累積加算結果をリセットし、新た
な累積加算結果を格納できる状態にする。

【００７６】本発明の具体的実施例の複素型ＳＣによれ
ば、相関演算部においてＡ／Ｄ変換器のデジタル変換の
２倍の速度又はチップレートの２倍の速度で同相成分及
び直交成分の復調信号を選択して累積加算器に出力する
セレクタを設け、累積加算器において各素子の動作速度
をＡ／Ｄ変換器のデジタル変換の２倍又はチップレート
の２倍とし、かつ両成分の累積加算結果を格納するレジ
スタ列を設けたことにより、従来と比較してＳＣ回路規
模を縮小できる効果がある。更に、ＳＣ回路規模を縮小
できることにより、複素型ＳＣ回路を用いたスペクトラ
ム拡散通信用受信機全体の回路規模を縮小でき、開発費
用を低減できる効果がある。

【００７７】特に図７に示される従来の複素型ＳＣで
は、各成分毎に累積加算を行い結果を格納しておくため
の回路群が必要であったが、本発明の実施例ではこの回
路群が１つで済む。ＳＣ回路では累積加算を行う加算器
が回路規模の大半を占めているため、累積加算器におけ
る加算器の数を低減できる本発明の実施例の複素型ＳＣ
は、直交変調を用いたスペクトラム拡散通信用受信機全
体の回路規模を低減でき、開発費用を低減できる効果が
ある。

【００７８】図４は、本発明の具体的実施例の第２の複
素型ＳＣの構成ブロック図である。以下、本発明の具体
的実施例の第２の複素型ＳＣの構成及び動作について、
図３の複素型ＳＣとの相違点を中心に説明する。

【００７９】図４の複素型ＳＣでは、Ｆ／Ｆ４５Ａ、４
５Ｂから出力される同相成分又は直交成分の受信データ
を、相関演算部４７の乗算器４２Ａ又は４２Ｂに交互に
選択して出力するセレクタ４６Ａと、Ｆ／Ｆ４５Ｃ、４
５Ｄから出力される同相成分又は直交成分のＰＮ符号コ
ードを、相関演算部４７の乗算器４２Ａ又は４２Ｂに交
互に選択して出力するセレクタ４６Ｂを設けている。

【００８０】すなわちセレクタ４６Ａは、Ｆ／Ｆ４５Ａ
から出力される同相成分の受信データを乗算器４２Ａ
に、Ｆ／Ｆ４５Ｂから出力される直交成分の受信データ
を乗算器４２Ｂに出力した後、次のタイミングで同相成
分の受信データを乗算器４２Ｂに、直交成分の受信デー
タを乗算器４２Ａに出力するよう切り換える。セレクタ
４６Ｂも同様の動作を行う。セレクタ４６Ａ及び４６Ｂ
には３２Ｍｂｐｓのクロック周波数が入力され、この周
波数に同期してデータの出力先の選択及び出力を行う。

【００８１】また、相関演算部４７では、マイナス乗算
器４２Ｃ及びセレクタ４６Ｃを設けている。マイナス乗
算器４２Ｃは乗算器４２Ｂの乗算結果の符号を反転し、
セレクタ４６Ｃに出力する。また、セレクタ４６Ｃは、
乗算器４２Ｂ及びマイナス乗算器４２Ｃの乗算結果のう
ちいずれか一つを選択して加算器４４Ａに出力する。直
交成分の復調信号の導出式（３）式では、符号がマイナ
スである項が存在するため、直交成分の受信データの復
調信号を出力する際にマイナス乗算器４２Ｃの出力をセ
レクタ４６Ｃで選択する必要がある。

【００８２】加算器４４Ａは、乗算器４２Ａの乗算結果
とセレクタ４６Ｃからの出力結果との加算を行い各成分
の相関値を算出し、累積加算器４８に出力する。相関演
算部４７において、乗算器４２Ａ及び４２Ｂ、マイナス
乗算器４２Ｃ、セレクタ４６Ｃ及び加算器４４Ａはすべ
て３２Ｍｂｐｓ又は８Ｍｂｐｓの速度で動作する。

【００８３】既述した相関演算部４７の構成及び動作に
より、直交変調された受信データの復調信号の導出式
（２）及び（３）式を実現することができる。また、乗
算器４２Ａ及び４２Ｂに出力される各成分の受信データ
及びＰＮ符号コードは３２Ｍｂｐｓ又は８Ｍｂｐｓで切
り替わるため、加算器４４Ａは各成分の相関値を３２Ｍ
ｂｐｓ又は８Ｍｂｐｓの速度で交互に出力することがで
きる。図４の複素型ＳＣにおいて、他の素子の動作は図
３の複素型ＳＣと同様である。

【００８４】本発明の具体的実施例の第２の複素型ＳＣ
によれば、セレクタ４６Ａ及び４６Ｂを設けて各成分の
受信データ及びＰＮ符号コードの出力先を切り替えたこ
とにより、相関演算部の乗算器及び加算器の数を低減す
ることができ、図３の複素型ＳＣよりもさらにＳＣ回路
規模を縮小できる効果がある。

【００８５】図５は本発明の具体的実施例である、位相
補正機能に対応した複素型ＳＣの構成ブロック図であ
る。以下、本発明の具体的実施例の位相補正機能対応の
複素型ＳＣの構成について、図３の複素型ＳＣとの相違
点を中心に説明する。

【００８６】Ｆ／Ｆ５５Ｃ〜５５Ｅは、ＰＮコードレジ
スタＩ５３Ａから出力された同相成分のＰＮ符号コード
を格納し、クロックに同期してシフトする。Ｆ／Ｆ５５
Ｃ〜５５Ｅ（以下、同相符号レジスタ列という）は直列
に接続されている。Ｆ／Ｆ５５Ｆ〜５５Ｈは、ＰＮコー
ドレジスタＱ５３Ａから出力された直交成分のＰＮ符号
コードを格納し、クロックに同期してシフトする。Ｆ／
Ｆ５５Ｃ〜５５Ｅ（以下、直交符号レジスタ列という）
は直列に接続されている。同相符号レジスタ列及び直交
符号レジスタ列に含まれるＦ／Ｆにはそれぞれ１６Ｍｂ
ｐｓのクロック周波数が入力され、この周波数に同期し
てデータのシフト及び格納を行っている。

【００８７】セレクタ５６Ａは、同相符号レジスタ列の
各Ｆ／Ｆに格納されているＰＮ符号コードを選択して相
関演算部５７に出力する。またセレクタ５６Ｂは、直交
符号レジスタ列の各Ｆ／Ｆに格納されているＰＮ符号コ
ードを選択して相関演算部５７に出力する。セレクタ５
６Ａ及び５６ＢにはＡ／Ｄ変換器５１Ａ及び５１Ｂのデ
ジタル変換速度の３倍の４８Ｍｂｐｓのクロック周波数
が入力され、この周波数に同期してＰＮ符号コードの選
択及び出力を行っている。

【００８８】相関演算部５７において、乗算器５２Ａ及
び５２Ｂ、加算器５４Ａは同相成分の復調信号の導出式
（２）式を実現する。同様に乗算器５２Ｃ及び５２Ｄ、
加算器５４Ｂは直交成分の復調信号の導出式（３）式を
実現する。各素子は４８Ｍｂｐｓの速度で動作する。

【００８９】累積加算器５８において、同相成分の復調
信号の累積加算は、加算器５４Ｃ及びＦ／Ｆ５５Ｉ〜５
５Ｍを用いて行われる。Ｆ／Ｆ５５Ｊ、５５Ｌ及び５５
Ｍは各タイミングの累積加算結果を格納するレジスタで
あり、直列に接続されている。また、各タイミングにお
いて１シンボル分の累積加算が、Ｆ／Ｆ５５Ｊを経由し
てＦ／Ｆ５５Ｋから同相成分の相関出力Ｉとして出力さ
れる。同様に、直交成分の復調信号の累積加算は、加算
器５４Ｄ及びＦ／Ｆ５５Ｎ〜５５Ｒを用いて行われる。
Ｆ／Ｆ５５Ｏ、５５Ｑ及び５５Ｒは各タイミングの累積
加算結果を格納するレジスタであり、直列に接続されて
いる。また、各タイミングにおいて１シンボル分の累積
加算が、Ｆ／Ｆ５５Ｏを経由してＦ／Ｆ５５Ｐから直交
成分の相関出力Ｉとして出力される。

【００９０】累積加算器５８の各Ｆ／Ｆには、４８Ｍｂ
ｐｓのクロック周波数が入力され、この周波数に同期し
て各Ｆ／Ｆはデータの格納及びシフトを行っている。ま
た各成分の累積加算結果を格納するＦ／Ｆは１シンボル
分の累積加算が終了すると、格納されている累積加算結
果をリセットし、新たな累積加算結果を格納できる状態
になる。

【００９１】次に本発明の具体的実施例の位相補正機能
対応の複素型ＳＣの動作について、図５を用いて説明す
る。送信機よりＣＤＭＡ直交変調されて送信されたアナ
ログ信号は、受信機のアンテナ（図示せず）において受
信され、同相成分及び直交成分に分離される。アナログ
信号はこれまでと同様、４Ｍｃｐｓのチップレートで送
信されている。

【００９２】アナログ信号の同相成分はＡ／Ｄ変換器５
１Ａに、直交成分はＡ／Ｄ変換器５１Ｂに入力され、そ
れぞれデジタルの受信データに１６Ｍｂｐｓの速度で変
換される。Ａ／Ｄ変換器５１Ａ又は５１Ｂから出力され
る受信データはＦ／Ｆ５５Ａ又は５５Ｂに格納され、ク
ロック周波数と同期して相関演算部５７に出力される。

【００９３】また、ＰＮコードレジスタＩ５３Ａ、ＰＮ
コードレジスタＩ５３Ｂに記憶されている同相成分及び
直交成分のＰＮ符号コードは１ビットずつ１６Ｍｂｐｓ
の速度で出力され、同相符号レジスタ列、直交符号レジ
スタ列の１段目であるＦ／Ｆ５５Ｃ、５５Ｆにそれぞれ
格納される。

【００９４】Ｆ／Ｆ５５Ｃ、５５Ｆに格納されたＰＮ符
号コードは、クロック周波数と同期して各レジスタ列の
２段目Ｆ／Ｆ５５Ｄ、５５Ｇにそれぞれシフトされる。
同様にＦ／Ｆ５５Ｄ、５５Ｇに格納されたＰＮ符号コー
ドは各レジスタ列の３段目Ｆ／Ｆ５５Ｅ、５５Ｈに、Ｆ
／Ｆ５５Ｅ、５５Ｈに格納されたＰＮ符号コードはセレ
クタ５６Ａ、５６Ｂにクロック周波数と同期してシフト
される。また、各レジスタ列の１段目及び２段目に格納
されたＰＮ符号コードは、次段へのＦ／Ｆにシフトの際
にそれぞれセレクタ５６Ａ、５６Ｂに出力される。

【００９５】セレクタ５６Ａ、５６Ｂは、入力された各
レジスタ列の３つのＰＮ符号コードを、４８Ｍｂｐｓの
速度で切り替えて相関演算部５７に出力する。すなわ
ち、同相符号レジスタ列と直交符号レジスタ列にはＡ／
Ｄ変換器のデジタル変換のタイミングごとに出力された
３つの異なるＰＮ符号コードが格納される。また、セレ
クタ５６Ａ及び５６Ｂには各Ｆ／Ｆに格納されているそ
れぞれのタイミングのＰＮ符号コードが入力される。

【００９６】相関演算部５７では、入力された各成分の
受信データ及び各成分のタイミング別のＰＮ符号コード
を基に、各成分の復調信号を算出し、累積加算器５８に
出力する。相関演算部５７では、乗算器５２Ａ及び５２
Ｂ、加算器５４Ａで（２）式を、乗算器５２Ｃ及び５２
Ｄ、加算器５４Ｂで（３）式を実現している。セレクタ
５６Ａ及び５６Ｂからは各タイミングのＰＮ符号コード
が出力されるため、相関演算部５７では各成分の復調信
号の算出を、同一の受信データに対して各タイミング毎
に３回行っている。このため、乗算器５２Ａ〜５２Ｄ及
び加算器５４Ａ、５４Ｂは４８Ｍｂｐｓの速度で動作し
ている。

【００９７】加算器５４Ａから出力された同相成分の復
調信号は、累積加算器５８においてまずＦ／Ｆ５５Ｉに
格納される。Ｆ／Ｆ５５Ｉに格納された復調信号は、４
８Ｍｂｐｓのクロック周波数に同期して加算器５４Ｃに
出力される。加算器５４Ｃでは、Ｆ／Ｆ５５Ｉから出力
された復調信号と、Ｆ／Ｆ５５Ｍに格納されていた累積
加算結果との加算が行われ、新たな累積加算結果がＦ／
Ｆ５５Ｊに格納される。同時にＦ／Ｆ５５Ｊに格納され
ていた累積加算結果はＦ／Ｆ５５Ｌに、Ｆ／Ｆ５５Ｌに
格納されていた累積加算結果はＦ／Ｆ５５Ｍに、Ｆ／Ｆ
５５Ｍに格納されていた累積加算結果は加算器３４Ｃに
それぞれシフトされる。加算器５４Ａからは同相成分の
復調信号が各タイミング毎に出力され、それぞれの累積
加算結果はＦ／Ｆ５５Ｊ〜５５Ｍに格納されるため、加
算器５４Ｃは同相成分の各タイミングの復調信号の累積
加算を交互に行うことができる。

【００９８】各タイミングにおいて１シンボル分の復調
信号の累積加算が、相関出力としてＦ／Ｆ５５Ｋから出
力され、４８Ｍｂｐｓのクロック周波数に同期してＣＤ
ＭＡ復調回路に入力される。また相関出力を出力した
後、Ｆ／Ｆ５５Ｊ〜５５Ｍは、格納されている累積加算
結果をリセットし、新たな累積加算結果を格納できる状
態にする。

【００９９】加算器５４Ｂから出力される直交成分の復
調信号については、加算器５４Ｄ及びＦ／Ｆ５５Ｎ〜５
５Ｒの回路群において上述したような方法により、各タ
イミングでの累積加算が行われ、各タイミングの相関出
力が行われる。

【０１００】図５の位相補正機能対応の複素型ＳＣで
は、１６Ｍｂｐｓで出力される同相成分又は直交成分の
受信データそれぞれに対して、１６Ｍｂｐｓずつ異なる
３つのタイミングで各成分のＰＮ符号コードを出力し、
それぞれのタイミング毎に復調信号の累積加算を行い、
１シンボル分の相関出力を行っている。ＣＤＭＡ復調回
路では、それぞれのタイミングにおける相関出力を比較
して最適なタイミングを決定するが、図５の複素型ＳＣ
のＰＮコードレジスタの符号発生器の発生タイミングに
フィードバックすることによりＰＮコードレジスタ５３
Ａ、５３Ｂに最適なタイミングのＰＮ符号コードを出力
させることができる。

【０１０１】図５の位相補正機能対応の複素型ＳＣで
は、３つの異なるタイミングのＰＮ符号コードを基にそ
れぞれの相関出力を行っているが、タイミングのサンプ
ル数は他の値でもよい。このとき、セレクタ５６Ａ及び
５６Ｂ、相関演算部５７の各素子の動作速度は、Ａ／Ｄ
変換器５１Ａ及び５１Ｂのデジタル変換速度のサンプル
数倍とし、累積加算器５８における各成分の復調信号の
累積加算結果を格納するレジスタ列をサンプル数個直列
に接続する必要がある。１シンボル内での位相補正を行
うことが目的であるため、タイミングのサンプル数はＣ
ＤＭＡ変調の際のチップ数以下にすることが好適であ
る。

【０１０２】本発明の具体的実施例の位相補正機能対応
の複素型ＳＣによれば、サンプル数分のタイミングで出
力された同相成分又は直交成分のＰＮ符号コードをＡ／
Ｄ変換器のデジタル変換のサンプル数倍の速度で交互に
選択して相関演算部に出力するセレクタを設け、相関演
算部の各素子の動作速度をＡ／Ｄ変換器のデジタル変換
のサンプル数倍とし、かつ累積加算器において各タイミ
ングの復調信号の累積加算結果を格納するレジスタ列を
設けたことにより、従来と比較してＳＣ回路規模を縮小
できる効果がある。

【０１０３】図８で示される従来の位相補正機能対応の
複素型ＳＣでは、各タイミングにおける相関出力を得る
ために図７の複素型ＳＣの相関演算部を３つ設けてお
り、回路の大半を占める累積加算器の加算器が全部で６
個使用されていた。本発明の具体的実施例の位相補正機
能対応の複素型ＳＣでは、相関演算部は１つで済み、累
積加算器の加算器は全部で２個となるため、大幅にＳＣ
回路規模を縮小することができ、ひいては直交変調を用
いたスペクトラム拡散通信用受信機全体の回路規模を低
減でき、開発費用を低減できる効果がある。

【０１０４】

【発明の効果】本発明によれば、複数種の拡散符号によ
りスペクトラム拡散され送信されたアナログ信号に対し
て、拡散符号に対応した逆拡散符号をアナログ信号のデ
ジタル変換よりも高速に時分割で切り換えて出力し受信
データと乗算し、かつ乗算結果の累積加算を逆拡散符号
の種別にアナログ信号のデジタル変換よりも高速に時分
割で切り換えて行い、累積加算結果を相関値として出力
することにより、スライディングコリレータの回路規模
を縮小でき、ひいてはスペクトラム拡散通信用受信機全
体の回路規模を縮小でき、開発費用を低減できる効果が
ある。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るスペクトラム拡散通
信用スライディングコリレータの構成ブロック図であ
る。

【図２】本発明の第２の実施の形態に係るスペクトラム
拡散通信用スライディングコリレータの構成ブロック図
である。

【図３】本発明の具体的実施例の複素型スペクトラム拡
散通信用スライディングコリレータの構成ブロック図で
ある。

【図４】本発明の具体的実施例の第２の複素型スペクト
ラム拡散通信用スライディングコリレータの構成ブロッ
ク図である。

【図５】本発明の具体的実施例の位相補正機能対応の複
素型スペクトラム拡散通信用スライディングコリレータ
の構成ブロック図である。

【図６】従来のスペクトラム拡散通信用スライディング
コリレータの構成ブロック図である。

【図７】従来の複素型スペクトラム拡散通信用スライデ
ィングコリレータの構成ブロック図である。

【図８】従来の位相補正機能対応の複素型スペクトラム
拡散通信用スライディングコリレータの構成ブロック図
である。

【符号の説明】

１１、２１、６１…Ａ／Ｄ変換器、 １２、２２、６２
…乗算器、 １３Ａ、１３Ｂ、２３Ａ、２３Ｂ、６３…
ＰＮコードレジスタ、 １４、２４、６４…加算器、
１５Ａ、１５Ｂ、２５Ａ、２５Ｂ、６５…遅延回路、
１６、２６…ＰＮコードセレクタ、 １７…累積加算セ
レクタ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K022 EE01 EE11 EE32 5K047 AA16 BB01 CC01 DD01 DD02 GG34 HH15 HH45 JJ06 LL06 MM03 MM13 MM36 MM45

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数種の拡散信号によりスペクトラム拡
   散されたアナログ受信信号を一定のサンプルレートでデ
   ジタル受信信号に変換し、前記デジタル受信信号と各々
   の前記拡散信号に対応した逆拡散信号との乗算を前記逆
   拡散信号の種別に時分割に行い、 乗算結果の累積加算を前記拡散信号の種別に時分割に行
   い、累積加算結果を相関出力として前記逆拡散信号の種
   別に出力することを特徴とするスペクトラム拡散通信用
   スライディングコリレータ。
2. 【請求項２】 複数種の拡散信号によりスペクトラム拡
   散されたアナログ受信信号を一定のサンプルレートでデ
   ジタル受信信号に変換するＡ／Ｄ変換器と、 各々の前記拡散信号に対応した逆拡散信号を記憶する逆
   拡散符号系列記憶手段と、 前記逆拡散符号系列記憶手段から出力された複数種の前
   記逆拡散信号を切り換えて時分割に出力する第１のセレ
   クタと、 前記デジタル受信信号と、前記第１のセレクタから出力
   された前記逆拡散信号とを乗算し、復調信号を出力する
   乗算器と、 前記復調信号を累積加算し、累積加算結果を相関出力と
   して出力する加算器と、 前記加算器から出力された累積加算結果を前記逆拡散信
   号別に分類して格納する複数の遅延レジスタと、 前記複数の遅延レジスタに格納された前記累積加算結果
   を切り換えて時分割に前記加算器に出力する第２のセレ
   クタとを備えることを特徴とするスペクトラム拡散通信
   用スライディングコリレータ。
3. 【請求項３】 複数種の拡散信号によりスペクトラム拡
   散されたアナログ受信信号を一定のサンプルレートでデ
   ジタル受信信号に変換するＡ／Ｄ変換器と、 各々の前記拡散信号に対応した逆拡散信号を記憶する逆
   拡散符号系列記憶手段と、 前記逆拡散符号系列記憶手段から出力された複数種の前
   記逆拡散信号を切り換えて時分割に出力するセレクタ
   と、 前記デジタル受信信号と、前記セレクタから出力された
   前記逆拡散信号とを乗算し、復調信号を出力する乗算器
   と、 前記復調信号を累積加算し、累積加算結果を相関出力と
   して出力する加算器と、 直列に接続された複数の遅延レジスタで構成され、前記
   加算器から新たな累積加算結果が入力されると、格納さ
   れている累積加算結果を次段の遅延レジスタにシフト
   し、最終段の遅延レジスタは前記加算器にシフト出力す
   る遅延レジスタ列とを備えることを特徴とするスペクト
   ラム拡散通信用スライディングコリレータ。