JP2002026171A - 多層配線板の製造方法および多層配線板 - Google Patents
多層配線板の製造方法および多層配線板Info
- Publication number
- JP2002026171A JP2002026171A JP2000205729A JP2000205729A JP2002026171A JP 2002026171 A JP2002026171 A JP 2002026171A JP 2000205729 A JP2000205729 A JP 2000205729A JP 2000205729 A JP2000205729 A JP 2000205729A JP 2002026171 A JP2002026171 A JP 2002026171A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- multilayer wiring
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 リジッド性を有するだけではなく、放熱特性
・ノイズ特性に優れた多層配線板を提供することを目的
とする。 【解決手段】 金属板を電解めっき用リードとして、レ
ジスト金属層および配線パターンを電解めっきにより形
成する工程と、該金属板をエッチングにより除去する工
程とを含む多層配線板の製造方法であって、該多層配線
板１１３の半導体チップ２０２を搭載する側の最外層を
形成する際に使用する金属板１０１ｂを部分的にエッチ
ングして除去することにより、該多層配線板１１３の最
外層上に金属枠１１６を形成する工程を含んでなること
を特徴とする。
・ノイズ特性に優れた多層配線板を提供することを目的
とする。 【解決手段】 金属板を電解めっき用リードとして、レ
ジスト金属層および配線パターンを電解めっきにより形
成する工程と、該金属板をエッチングにより除去する工
程とを含む多層配線板の製造方法であって、該多層配線
板１１３の半導体チップ２０２を搭載する側の最外層を
形成する際に使用する金属板１０１ｂを部分的にエッチ
ングして除去することにより、該多層配線板１１３の最
外層上に金属枠１１６を形成する工程を含んでなること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを搭
載する多層配線板に関し、層間の電気的接続と接着を同
時に行う多層配線板の製造方法およびその製造方法によ
り製造された多層配線板に関するものである。
載する多層配線板に関し、層間の電気的接続と接着を同
時に行う多層配線板の製造方法およびその製造方法によ
り製造された多層配線板に関するものである。
【０００２】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して益々小型
化かつ多ピン化が進んできている。
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできており、これらの電子機器に使
用される半導体パッケージは、従来にも増して益々小型
化かつ多ピン化が進んできている。
【０００３】従来の回路基板はプリント配線板と呼ば
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなるガラスエポキシ板に貼り付けられた銅箔をパ
ターニング後、複数枚重ねて積層接着し、ドリルで貫通
穴を開けて、この穴の壁面に銅めっきを行ってビアを形
成し層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して部品の搭載に問題
が生じるようになってきている。
れ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層
板からなるガラスエポキシ板に貼り付けられた銅箔をパ
ターニング後、複数枚重ねて積層接着し、ドリルで貫通
穴を開けて、この穴の壁面に銅めっきを行ってビアを形
成し層間の電気接続を行った配線基板の使用が主流であ
った。しかし、搭載部品の小型化、高密度化が進み、上
記の配線基板では配線密度が不足して部品の搭載に問題
が生じるようになってきている。
【０００４】このような背景により、近年、ビルドアッ
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と導体とを積み重ね
ながら成形される。ビア形成方法としては、従来のドリ
ル加工に代わって、レーザ法、プラズマ法やフォト法
等、多岐にわたり、小径のビアホールを自由に配置する
ことで高密度化を達成するものである。層間接続部とし
ては、ブライドビア（Ｂｌｉｎｄ Ｖｉａ）やバリード
ビア（Ｂｕｒｉｅｄ Ｖｉａ：ビアを導電体で充填した
構造）等があり、ビアの上にビアを形成するスタックド
ビアが可能なバリードビアホールが特に注目されてい
る。バリードビアホールとしては、ビアホールをめっき
で充填する方法と、導電性ペースト等で充填する場合と
に分けられる。一方、配線パターンを形成する方法とし
て、銅箔をエッチングする方法（サブトラクティブ
法）、電解銅めっきによる方法（アディティブ法）等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
プ多層配線板が採用されている。ビルドアップ多層配線
板は、樹脂のみで構成される絶縁層と導体とを積み重ね
ながら成形される。ビア形成方法としては、従来のドリ
ル加工に代わって、レーザ法、プラズマ法やフォト法
等、多岐にわたり、小径のビアホールを自由に配置する
ことで高密度化を達成するものである。層間接続部とし
ては、ブライドビア（Ｂｌｉｎｄ Ｖｉａ）やバリード
ビア（Ｂｕｒｉｅｄ Ｖｉａ：ビアを導電体で充填した
構造）等があり、ビアの上にビアを形成するスタックド
ビアが可能なバリードビアホールが特に注目されてい
る。バリードビアホールとしては、ビアホールをめっき
で充填する方法と、導電性ペースト等で充填する場合と
に分けられる。一方、配線パターンを形成する方法とし
て、銅箔をエッチングする方法（サブトラクティブ
法）、電解銅めっきによる方法（アディティブ法）等が
あり、配線密度の高密度化に対応可能なアディティブ法
が特に注目され始めている。
【０００５】このような多層配線板を用いた半導体パッ
ケージは非常にピン数が多いため、多層配線板の方が半
導体チップよりもサイズが大きいのが一般的である。し
たがって、多層配線板のハンドリング性の観点から、多
層配線板がリジッド性を有する必要があることは当然で
ある。現状は、多層配線板のリジッド性を確保するため
に、補強繊維に樹脂を含浸させた絶縁層を有するプリン
ト配線板（ＦＲ−４等のガラスエポキシ基板）のリジッ
ド性を利用し、その両面にビルドアップ層を積層してい
る。しかしながら、補強繊維に樹脂を含浸させた絶縁層
を有するプリント配線板は、補強繊維と樹脂との界面で
絶縁破壊を生じることがあり、絶縁特性に課題を残して
いる。
ケージは非常にピン数が多いため、多層配線板の方が半
導体チップよりもサイズが大きいのが一般的である。し
たがって、多層配線板のハンドリング性の観点から、多
層配線板がリジッド性を有する必要があることは当然で
ある。現状は、多層配線板のリジッド性を確保するため
に、補強繊維に樹脂を含浸させた絶縁層を有するプリン
ト配線板（ＦＲ−４等のガラスエポキシ基板）のリジッ
ド性を利用し、その両面にビルドアップ層を積層してい
る。しかしながら、補強繊維に樹脂を含浸させた絶縁層
を有するプリント配線板は、補強繊維と樹脂との界面で
絶縁破壊を生じることがあり、絶縁特性に課題を残して
いる。
【０００６】一方、特開平１１−１１１８８７号公報
の”従来の技術”には、テープＢＧＡのスティフナ（補
強枠）についての記載がある。テープＢＧＡにスティフ
ナを貼り付けることは一般的であり、テープＢＧＡのハ
ンドリング性の観点から、テープＢＧＡのリジッド性を
確保することが目的である。これにより、スムーズに半
田ボールを搭載することができるようになる。また、テ
ープＢＧＡには絶縁層としてポリイミド等が使用されて
おり、すなわち、絶縁層が補強繊維未充填の樹脂からな
るため、良好な絶縁特性を有している。しかしながら、
テープＢＧＡでは多層化が困難であるため、超多ピンの
半導体パッケージとして採用することはできない。ま
た、ノイズの不要輻射を防止したり、放熱特性を向上さ
せるためには、スティフナを接地配線パターンに導通接
続することが好ましい。しかしながら、テープＢＧＡと
スティフナの接着には、絶縁性・熱伝導率の高い接着剤
を用いるため、放熱特性の向上は見込めるが、不要輻射
の防止には対応できないといった課題がある。
の”従来の技術”には、テープＢＧＡのスティフナ（補
強枠）についての記載がある。テープＢＧＡにスティフ
ナを貼り付けることは一般的であり、テープＢＧＡのハ
ンドリング性の観点から、テープＢＧＡのリジッド性を
確保することが目的である。これにより、スムーズに半
田ボールを搭載することができるようになる。また、テ
ープＢＧＡには絶縁層としてポリイミド等が使用されて
おり、すなわち、絶縁層が補強繊維未充填の樹脂からな
るため、良好な絶縁特性を有している。しかしながら、
テープＢＧＡでは多層化が困難であるため、超多ピンの
半導体パッケージとして採用することはできない。ま
た、ノイズの不要輻射を防止したり、放熱特性を向上さ
せるためには、スティフナを接地配線パターンに導通接
続することが好ましい。しかしながら、テープＢＧＡと
スティフナの接着には、絶縁性・熱伝導率の高い接着剤
を用いるため、放熱特性の向上は見込めるが、不要輻射
の防止には対応できないといった課題がある。
【０００７】
【発明が解決しようとする課題】本発明は、半導体チッ
プを搭載する多層配線板における、このような問題点に
鑑み、リジッド性を有するだけではなく、放熱特性・ノ
イズ特性に優れた多層配線板を提供することを目的とす
る。
プを搭載する多層配線板における、このような問題点に
鑑み、リジッド性を有するだけではなく、放熱特性・ノ
イズ特性に優れた多層配線板を提供することを目的とす
る。
【０００８】
【課題を解決するための手段】本発明は、金属板を電解
めっき用リードとして、レジスト金属層および配線パタ
ーンを電解めっきにより形成する工程と、金属板をエッ
チングにより除去する工程とを含む多層配線板の製造方
法であって、多層配線板の半導体チップを搭載する側の
最外層を形成する際に使用する金属板を部分的にエッチ
ングして除去することにより、多層配線板の最外層上に
金属枠を形成する工程を含んでなることを特徴とする多
層配線板の製造方法である。
めっき用リードとして、レジスト金属層および配線パタ
ーンを電解めっきにより形成する工程と、金属板をエッ
チングにより除去する工程とを含む多層配線板の製造方
法であって、多層配線板の半導体チップを搭載する側の
最外層を形成する際に使用する金属板を部分的にエッチ
ングして除去することにより、多層配線板の最外層上に
金属枠を形成する工程を含んでなることを特徴とする多
層配線板の製造方法である。
【０００９】本発明の多層配線板の製造方法は、金属板
を電解めっき用リードとして、レジスト金属層および配
線パターンを電解めっきにより形成する工程と、金属板
をエッチングにより除去する工程とを含み、かつこれら
の工程を繰り返して行うものであって、多層配線板の半
導体チップを搭載する側の最外層を形成する際に使用す
る金属板を部分的にエッチングして除去することによ
り、多層配線板の最外層上に金属枠を形成する工程を含
んでなることを基本とし、金属板を電解めっき用リード
として、レジスト金属層および配線パターンを電解めっ
きにより形成する工程と、配線パターン上に絶縁膜を形
成する工程、配線パターンの一部が露出するように絶縁
膜にビアを形成する工程と、金属板を電解めっき用リー
ドとして、導体ポストを電解めっきにより形成する工程
と、導体ポストの表面または被接続層の被接合部の表面
の少なくとも一方に接合用金属材料層を形成する工程
と、絶縁膜の表面または被接続層の表面の少なくとも一
方に接着剤層を形成する工程と、導体ポストと被接合部
とを接着剤層を介して接合用金属材料層により接合し、
絶縁膜と被接続層とを接着剤層により接着する工程と、
金属板をエッチングにより除去する工程とを含むもので
あって、多層配線板の半導体チップを搭載する側の最外
層を形成する際に使用する金属板を部分的にエッチング
して除去することにより、多層配線板の最外層上に金属
枠を形成する工程を含んでなることが好ましい。さらに
は、絶縁膜が補強繊維未充填の樹脂からなることが好ま
しく、金属枠を多層配線板の接地配線パターンに導通接
続することが、よりいっそう好ましい。
を電解めっき用リードとして、レジスト金属層および配
線パターンを電解めっきにより形成する工程と、金属板
をエッチングにより除去する工程とを含み、かつこれら
の工程を繰り返して行うものであって、多層配線板の半
導体チップを搭載する側の最外層を形成する際に使用す
る金属板を部分的にエッチングして除去することによ
り、多層配線板の最外層上に金属枠を形成する工程を含
んでなることを基本とし、金属板を電解めっき用リード
として、レジスト金属層および配線パターンを電解めっ
きにより形成する工程と、配線パターン上に絶縁膜を形
成する工程、配線パターンの一部が露出するように絶縁
膜にビアを形成する工程と、金属板を電解めっき用リー
ドとして、導体ポストを電解めっきにより形成する工程
と、導体ポストの表面または被接続層の被接合部の表面
の少なくとも一方に接合用金属材料層を形成する工程
と、絶縁膜の表面または被接続層の表面の少なくとも一
方に接着剤層を形成する工程と、導体ポストと被接合部
とを接着剤層を介して接合用金属材料層により接合し、
絶縁膜と被接続層とを接着剤層により接着する工程と、
金属板をエッチングにより除去する工程とを含むもので
あって、多層配線板の半導体チップを搭載する側の最外
層を形成する際に使用する金属板を部分的にエッチング
して除去することにより、多層配線板の最外層上に金属
枠を形成する工程を含んでなることが好ましい。さらに
は、絶縁膜が補強繊維未充填の樹脂からなることが好ま
しく、金属枠を多層配線板の接地配線パターンに導通接
続することが、よりいっそう好ましい。
【００１０】本発明の多層配線板は、前記の多層配線板
の製造方法により得られることを特徴としている。
の製造方法により得られることを特徴としている。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
施形態について説明するが、本発明はこれによって何ら
限定されるものではない。
【００１２】図１（ａ）〜図４（ｒ）は、本発明の実施
形態である多層配線板の製造方法の一例を説明するため
の図で、図４（ｒ）は得られる多層配線板の構造を示す
断面図である。
形態である多層配線板の製造方法の一例を説明するため
の図で、図４（ｒ）は得られる多層配線板の構造を示す
断面図である。
【００１３】本発明の多層配線板の製造方法としては、
まず、金属板１０１上にパターニングされためっきレジ
スト１０２を形成する（図１（ａ））。このめっきレジ
スト１０２は、例えば、金属板１０１上に紫外線感光性
のドライフィルムレジストをラミネートし、ネガフィル
ム等を用いて選択的に感光し、その後現像することによ
り形成できる。金属板１０１の材質は、本発明の製造方
法に適するものであればどのようなものでも良いが、特
に、使用される薬液に対して耐性を有するものであっ
て、最終的にエッチングにより除去可能であることが必
要である。金属板１０１の材質としては、例えば、銅、
銅合金、４２合金、ニッケル等が挙げられる。
まず、金属板１０１上にパターニングされためっきレジ
スト１０２を形成する（図１（ａ））。このめっきレジ
スト１０２は、例えば、金属板１０１上に紫外線感光性
のドライフィルムレジストをラミネートし、ネガフィル
ム等を用いて選択的に感光し、その後現像することによ
り形成できる。金属板１０１の材質は、本発明の製造方
法に適するものであればどのようなものでも良いが、特
に、使用される薬液に対して耐性を有するものであっ
て、最終的にエッチングにより除去可能であることが必
要である。金属板１０１の材質としては、例えば、銅、
銅合金、４２合金、ニッケル等が挙げられる。
【００１４】次に、金属板１０１を電解めっき用リード
として、レジスト金属層１０３を電解めっきにより形成
する（図１（ｂ））。この電解めっきにより、金属板１
０１上のめっきレジスト１０２が形成されていない部分
に、レジスト金属層１０３が形成される。レジスト金属
層１０３の材質は、本発明の製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的に金属板
１０１をエッチングにより除去する際に使用する薬液に
対して耐性を有することが必要である。レジスト金属層
１０３の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。なお、レジスト
金属層１０３を形成する目的は、金属板１０１をエッチ
ングする際に使用する薬液により、図１（ｃ）に示す配
線パターン１０４が浸食・腐食されるのを防ぐことであ
る。したがって、金属板１０１をエッチングする際に使
用する薬液に対して、図１（ｃ）に示す配線パターン１
０４が耐性を有している場合は、このレジスト金属層１
０３は不要である。また、レジスト金属層１０３は配線
パターン１０４と同一のパターンである必要はなく、金
属板１０１上にめっきレジスト１０２を形成する前に、
金属板１０１の全面にレジスト金属層１０３を形成して
も良い。
として、レジスト金属層１０３を電解めっきにより形成
する（図１（ｂ））。この電解めっきにより、金属板１
０１上のめっきレジスト１０２が形成されていない部分
に、レジスト金属層１０３が形成される。レジスト金属
層１０３の材質は、本発明の製造方法に適するものであ
ればどのようなものでも良いが、特に、最終的に金属板
１０１をエッチングにより除去する際に使用する薬液に
対して耐性を有することが必要である。レジスト金属層
１０３の材質としては、例えば、ニッケル、金、錫、
銀、半田、パラジウム等が挙げられる。なお、レジスト
金属層１０３を形成する目的は、金属板１０１をエッチ
ングする際に使用する薬液により、図１（ｃ）に示す配
線パターン１０４が浸食・腐食されるのを防ぐことであ
る。したがって、金属板１０１をエッチングする際に使
用する薬液に対して、図１（ｃ）に示す配線パターン１
０４が耐性を有している場合は、このレジスト金属層１
０３は不要である。また、レジスト金属層１０３は配線
パターン１０４と同一のパターンである必要はなく、金
属板１０１上にめっきレジスト１０２を形成する前に、
金属板１０１の全面にレジスト金属層１０３を形成して
も良い。
【００１５】次に、金属板１０１を電解めっき用リード
として、配線パターン１０４を電解めっきにより形成す
る（図１（ｃ））。この電解めっきにより、金属板１０
１上のめっきレジスト１０２が形成されていない部分
に、配線パターン１０４が形成される。配線パターン１
０４の材質としては、本発明の製造方法に適するもので
あればどのようなものでも良いが、特に、最終的にレジ
スト金属層１０３をエッチングにより除去する際に使用
する薬液に対して耐性を有することが必要である。実際
は、配線パターン１０４を浸食・腐食しない薬液でエッ
チング可能なレジスト金属層１０３の材質を選定するの
が得策である。配線パターン１０４の材質としては、例
えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げ
られる。さらには、銅を用いることで、低電気抵抗で安
定した配線パターン１０４が得られる。
として、配線パターン１０４を電解めっきにより形成す
る（図１（ｃ））。この電解めっきにより、金属板１０
１上のめっきレジスト１０２が形成されていない部分
に、配線パターン１０４が形成される。配線パターン１
０４の材質としては、本発明の製造方法に適するもので
あればどのようなものでも良いが、特に、最終的にレジ
スト金属層１０３をエッチングにより除去する際に使用
する薬液に対して耐性を有することが必要である。実際
は、配線パターン１０４を浸食・腐食しない薬液でエッ
チング可能なレジスト金属層１０３の材質を選定するの
が得策である。配線パターン１０４の材質としては、例
えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げ
られる。さらには、銅を用いることで、低電気抵抗で安
定した配線パターン１０４が得られる。
【００１６】次に、めっきレジスト１０２を除去し（図
１（ｄ））、形成した配線パターン１０４上に絶縁膜１
０５を形成する（図１（ｅ））。絶縁膜１０５を構成す
る樹脂は、本発明の製造方法に適するものであればどの
ようなものでも使用できる。特に、補強繊維（例えば、
ガラスクロス）未充填の樹脂からなる絶縁膜１０５を形
成することが好ましい。また、絶縁膜１０５の形成方法
は、使用する樹脂に適した方法で良く、樹脂ワニスを印
刷、カーテンコート、バーコート等の方法で直接塗布し
たり、ドライフィルムタイプの樹脂を真空ラミネート、
真空プレス等の方法で積層する方法が挙げられる。特
に、市販されている樹脂付銅箔は入手が容易であり、真
空ラミネートにより配線パターン１０４の凹凸を埋め込
みながら成形し、最後に銅箔をエッチングすれば、絶縁
膜１０５の表面が配線パターン１０４の凹凸に影響され
ることなく、非常に平坦になる。また、絶縁膜１０５の
表面には銅箔表面の微細な粗化形状が転写されるため、
図２（ｉ）に示す接着剤層１０９との密着性を確保する
ことができる。
１（ｄ））、形成した配線パターン１０４上に絶縁膜１
０５を形成する（図１（ｅ））。絶縁膜１０５を構成す
る樹脂は、本発明の製造方法に適するものであればどの
ようなものでも使用できる。特に、補強繊維（例えば、
ガラスクロス）未充填の樹脂からなる絶縁膜１０５を形
成することが好ましい。また、絶縁膜１０５の形成方法
は、使用する樹脂に適した方法で良く、樹脂ワニスを印
刷、カーテンコート、バーコート等の方法で直接塗布し
たり、ドライフィルムタイプの樹脂を真空ラミネート、
真空プレス等の方法で積層する方法が挙げられる。特
に、市販されている樹脂付銅箔は入手が容易であり、真
空ラミネートにより配線パターン１０４の凹凸を埋め込
みながら成形し、最後に銅箔をエッチングすれば、絶縁
膜１０５の表面が配線パターン１０４の凹凸に影響され
ることなく、非常に平坦になる。また、絶縁膜１０５の
表面には銅箔表面の微細な粗化形状が転写されるため、
図２（ｉ）に示す接着剤層１０９との密着性を確保する
ことができる。
【００１７】次に、形成した絶縁膜１０５にビア１０６
を形成する（図１（ｆ））。ビア１０６の形成方法は、
本発明の製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁膜
１０５を感光性樹脂とした場合には、絶縁膜１０５を選
択的に感光し、現像することでビア１０６を形成するこ
ともできる。
を形成する（図１（ｆ））。ビア１０６の形成方法は、
本発明の製造方法に適する方法であればどのような方法
でも良く、レーザー、プラズマによるドライエッチン
グ、ケミカルエッチング等が挙げられる。また、絶縁膜
１０５を感光性樹脂とした場合には、絶縁膜１０５を選
択的に感光し、現像することでビア１０６を形成するこ
ともできる。
【００１８】次に、金属板１０１を電解めっき用リード
として、導体ポスト１０７を電解めっきにより形成する
（図２（ｇ））。この電解めっきにより、絶縁膜１０５
のビア１０６が形成されている部分に、導体ポスト１０
７が形成される。電解めっきにより導体ポスト１０７を
形成すれば、導体ポスト１０７の先端の形状を自由に制
御することができる。導体ポスト１０７の材質として
は、本発明の製造方法に適するものであればどのような
ものでも良く、例えば、銅、ニッケル、金、錫、銀、パ
ラジウム等が挙げられる。さらには、銅を用いること
で、低電気抵抗で安定した導体ポスト１０７が得られ
る。
として、導体ポスト１０７を電解めっきにより形成する
（図２（ｇ））。この電解めっきにより、絶縁膜１０５
のビア１０６が形成されている部分に、導体ポスト１０
７が形成される。電解めっきにより導体ポスト１０７を
形成すれば、導体ポスト１０７の先端の形状を自由に制
御することができる。導体ポスト１０７の材質として
は、本発明の製造方法に適するものであればどのような
ものでも良く、例えば、銅、ニッケル、金、錫、銀、パ
ラジウム等が挙げられる。さらには、銅を用いること
で、低電気抵抗で安定した導体ポスト１０７が得られ
る。
【００１９】次に、導体ポスト１０７の表面（先端）
に、接合用金属材料層１０８を形成する（図２
（ｈ））。接合用金属材料層１０８の形成方法として
は、無電解めっきにより形成する方法、金属板１０１を
電解めっき用リードとして電解めっきにより形成する方
法、接合用金属材料を含有するペーストを印刷する方法
が挙げられる。印刷による方法では、印刷用マスクを導
体ポスト１０７に対して精度良く位置合せする必要があ
るが、無電解めっきや電解めっきによる方法では、導体
ポスト１０７の表面以外に接合用金属材料層１０８が形
成されることがないため、導体ポスト１０７の微細化・
高密度化にも対応しやすい。特に、電解めっきによる方
法では、無電解めっきによる方法よりも、めっき可能な
金属が多種多様であり、また薬液の管理も容易であるた
め、非常に好適である。接合用金属材料層１０８の材質
としては、図２（ｊ）に示す被接合部１１２と金属接合
可能な金属であればどのようなものでもよく、例えば、
半田が挙げられる。半田の中でも、ＳｎやＩｎ、もしく
はＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｂ、Ｐｂ、Ｉｎ、
Ａｕの少なくとも二種からなる半田を使用することが好
ましい。より好ましくは、環境に優しいＰｂフリー半田
である。なお、図２（ｈ）では、導体ポスト１０７の表
面に接合用金属材料層１０８を形成する例を示したが、
接合用金属材料層１０８を形成する目的は、導体ポスト
１０７と被接合部１１２とを金属接合させることである
ため、被接合部１１２に接合用金属材料層１０８を形成
しても構わない。もちろん、導体ポスト１０７と被接合
部１１２の両表面に形成しても構わない。
に、接合用金属材料層１０８を形成する（図２
（ｈ））。接合用金属材料層１０８の形成方法として
は、無電解めっきにより形成する方法、金属板１０１を
電解めっき用リードとして電解めっきにより形成する方
法、接合用金属材料を含有するペーストを印刷する方法
が挙げられる。印刷による方法では、印刷用マスクを導
体ポスト１０７に対して精度良く位置合せする必要があ
るが、無電解めっきや電解めっきによる方法では、導体
ポスト１０７の表面以外に接合用金属材料層１０８が形
成されることがないため、導体ポスト１０７の微細化・
高密度化にも対応しやすい。特に、電解めっきによる方
法では、無電解めっきによる方法よりも、めっき可能な
金属が多種多様であり、また薬液の管理も容易であるた
め、非常に好適である。接合用金属材料層１０８の材質
としては、図２（ｊ）に示す被接合部１１２と金属接合
可能な金属であればどのようなものでもよく、例えば、
半田が挙げられる。半田の中でも、ＳｎやＩｎ、もしく
はＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｓｂ、Ｐｂ、Ｉｎ、
Ａｕの少なくとも二種からなる半田を使用することが好
ましい。より好ましくは、環境に優しいＰｂフリー半田
である。なお、図２（ｈ）では、導体ポスト１０７の表
面に接合用金属材料層１０８を形成する例を示したが、
接合用金属材料層１０８を形成する目的は、導体ポスト
１０７と被接合部１１２とを金属接合させることである
ため、被接合部１１２に接合用金属材料層１０８を形成
しても構わない。もちろん、導体ポスト１０７と被接合
部１１２の両表面に形成しても構わない。
【００２０】次に、絶縁膜１０５の表面に、接着剤層１
０９を形成する（図２（ｉ））。接着剤層１０９の形成
は、使用する接着剤樹脂に応じて適した方法で良く、樹
脂ワニスを印刷、カーテンコート、バーコート等の方法
で直接塗布したり、ドライフィルムタイプの樹脂を真空
ラミネート、真空プレス等の方法で積層する方法が挙げ
られる。なお、図２（ｉ）では、絶縁膜１０５の表面に
接着剤層１０９を形成する例を示したが、被接続層１１
１の表面に接着剤層１０９を形成しても構わない。もち
ろん、絶縁膜１０５と被接続層１１１の両表面に形成し
ても構わない。
０９を形成する（図２（ｉ））。接着剤層１０９の形成
は、使用する接着剤樹脂に応じて適した方法で良く、樹
脂ワニスを印刷、カーテンコート、バーコート等の方法
で直接塗布したり、ドライフィルムタイプの樹脂を真空
ラミネート、真空プレス等の方法で積層する方法が挙げ
られる。なお、図２（ｉ）では、絶縁膜１０５の表面に
接着剤層１０９を形成する例を示したが、被接続層１１
１の表面に接着剤層１０９を形成しても構わない。もち
ろん、絶縁膜１０５と被接続層１１１の両表面に形成し
ても構わない。
【００２１】次に、上述の工程により得られた接続層１
１０と被接続層１１１とを位置合わせをする（図２
（ｊ））。位置合わせは、接続層１１０および被接続層
１１１に予め形成されている位置決めマークを、画像認
識装置により読み取り位置合わせする方法、位置合わせ
用のピン等で位置合わせする方法等を用いることができ
る。なお、図２（ｊ）に示す被接続層１１１は、図１
（ａ）〜図１（ｄ）に示す工程と同様な工程により、得
ることができる。
１０と被接続層１１１とを位置合わせをする（図２
（ｊ））。位置合わせは、接続層１１０および被接続層
１１１に予め形成されている位置決めマークを、画像認
識装置により読み取り位置合わせする方法、位置合わせ
用のピン等で位置合わせする方法等を用いることができ
る。なお、図２（ｊ）に示す被接続層１１１は、図１
（ａ）〜図１（ｄ）に示す工程と同様な工程により、得
ることができる。
【００２２】次に、接続層１１０および被接続層１１１
とを積層する（図２（ｋ））。積層方法としては、例え
ば、真空プレスを用いて、導体ポスト１０７が、接着剤
層１０９を介して、接合用金属材料層１０８により被接
合部１１２と金属接合するまで加圧し、更に加熱して接
着剤層１０９を硬化させて、接続層１１０と被接続層１
１１とを接着することができる。
とを積層する（図２（ｋ））。積層方法としては、例え
ば、真空プレスを用いて、導体ポスト１０７が、接着剤
層１０９を介して、接合用金属材料層１０８により被接
合部１１２と金属接合するまで加圧し、更に加熱して接
着剤層１０９を硬化させて、接続層１１０と被接続層１
１１とを接着することができる。
【００２３】次に、接続層１１０の金属板１０１をエッ
チングにより除去する（図３（ｌ））。金属板１０１と
配線パターン１０４との間にレジスト金属層１０３が形
成されており、そのレジスト金属層１０３は、金属板１
０１をエッチングにより除去する際に使用する薬液に対
して耐性を有しているため、金属板１０１をエッチング
してもレジスト金属層１０３が浸食・腐食されることが
なく、結果的に配線パターン１０４が浸食・腐食される
ことはない。金属板１０１の材質が銅、レジスト金属層
１０３の材質がニッケル、錫または半田の場合、市販の
アンモニア系エッチング液を使用することができる。金
属板１０１の材質が銅、レジスト金属層１０３の材質が
金や銀の場合、塩化第ニ鉄溶液、塩化第二銅溶液を含
め、ほとんどのエッチング液を使用することができる。
チングにより除去する（図３（ｌ））。金属板１０１と
配線パターン１０４との間にレジスト金属層１０３が形
成されており、そのレジスト金属層１０３は、金属板１
０１をエッチングにより除去する際に使用する薬液に対
して耐性を有しているため、金属板１０１をエッチング
してもレジスト金属層１０３が浸食・腐食されることが
なく、結果的に配線パターン１０４が浸食・腐食される
ことはない。金属板１０１の材質が銅、レジスト金属層
１０３の材質がニッケル、錫または半田の場合、市販の
アンモニア系エッチング液を使用することができる。金
属板１０１の材質が銅、レジスト金属層１０３の材質が
金や銀の場合、塩化第ニ鉄溶液、塩化第二銅溶液を含
め、ほとんどのエッチング液を使用することができる。
【００２４】次に、レジスト金属層１０３をエッチング
により除去する（図３（ｍ））。配線パターン１０４
は、レジスト金属層１０３をエッチングにより除去する
際に使用する薬液に対して耐性を有するため、配線パタ
ーン１０４は浸食・腐食されることはない。そのため、
レジスト金属層１０３が除去されることにより、配線パ
ターン１０４が露出する。配線パターン１０４の材質が
銅、レジスト金属層１０３の材質がニッケル、錫または
半田の場合、市販の半田・ニッケル剥離剤（例えば、三
菱ガス化学製・Ｐｅｗｔａｘ）を使用することができ
る。配線パターン１０４の材質が銅、レジスト金属層１
０３の材質が金の場合、配線パターン１０４を浸食・腐
食させることなく、レジスト金属層１０３をエッチング
することは困難である。この場合には、レジスト金属層
１０３をエッチングする工程を省略し、レジスト金属層
１０３を残したままでも良い。
により除去する（図３（ｍ））。配線パターン１０４
は、レジスト金属層１０３をエッチングにより除去する
際に使用する薬液に対して耐性を有するため、配線パタ
ーン１０４は浸食・腐食されることはない。そのため、
レジスト金属層１０３が除去されることにより、配線パ
ターン１０４が露出する。配線パターン１０４の材質が
銅、レジスト金属層１０３の材質がニッケル、錫または
半田の場合、市販の半田・ニッケル剥離剤（例えば、三
菱ガス化学製・Ｐｅｗｔａｘ）を使用することができ
る。配線パターン１０４の材質が銅、レジスト金属層１
０３の材質が金の場合、配線パターン１０４を浸食・腐
食させることなく、レジスト金属層１０３をエッチング
することは困難である。この場合には、レジスト金属層
１０３をエッチングする工程を省略し、レジスト金属層
１０３を残したままでも良い。
【００２５】続いて、上述の工程、すなわち図１（ａ）
〜図３（ｍ）を繰り返して行うことにより、多層配線板
１１３の製造途中のもの（図３（ｍ）参照）に対して、
もう１層積層したものを得ることができる（図３
（ｎ））。
〜図３（ｍ）を繰り返して行うことにより、多層配線板
１１３の製造途中のもの（図３（ｍ）参照）に対して、
もう１層積層したものを得ることができる（図３
（ｎ））。
【００２６】図３（ｏ）〜図４（ｐ）に示す工程は、多
層配線板１１３の最外層１１７ａを形成する工程を説明
するための図である。図３（ｏ）〜図４（ｐ）に示す工
程は、図２（ｊ）〜図２（ｋ）に示す工程と同様に、接
続層と被接続層との位置合わせ（図３（ｏ））、接続層
と被接続層との積層（図４（ｐ））からなる。
層配線板１１３の最外層１１７ａを形成する工程を説明
するための図である。図３（ｏ）〜図４（ｐ）に示す工
程は、図２（ｊ）〜図２（ｋ）に示す工程と同様に、接
続層と被接続層との位置合わせ（図３（ｏ））、接続層
と被接続層との積層（図４（ｐ））からなる。
【００２７】次に、金属板１０１ａをエッチングにより
完全に除去し、金属板１０１ｂについては、半導体チッ
プ２０２を搭載する部分のみ、エッチングにより除去し
て、金属枠１１６を形成する（図４（ｑ））。多層配線
板１１３が金属枠１１６を有することにより、絶縁膜１
０５が補強繊維（例えば、ガラスクロス）未充填の樹脂
からなる場合でも、多層配線板１１３としてはリジッド
性を有することになる。また、絶縁膜１０５ａは、樹脂
ワニスを印刷、カーテンコート、バーコート等の方法で
直接塗布したり、ドライフィルムタイプの樹脂を真空ラ
ミネート、真空プレス等の方法で積層することにより、
直接、金属板１０１ｂ上に形成するため、絶縁膜１０５
ａと金属枠１１６との密着性は高くなる。
完全に除去し、金属板１０１ｂについては、半導体チッ
プ２０２を搭載する部分のみ、エッチングにより除去し
て、金属枠１１６を形成する（図４（ｑ））。多層配線
板１１３が金属枠１１６を有することにより、絶縁膜１
０５が補強繊維（例えば、ガラスクロス）未充填の樹脂
からなる場合でも、多層配線板１１３としてはリジッド
性を有することになる。また、絶縁膜１０５ａは、樹脂
ワニスを印刷、カーテンコート、バーコート等の方法で
直接塗布したり、ドライフィルムタイプの樹脂を真空ラ
ミネート、真空プレス等の方法で積層することにより、
直接、金属板１０１ｂ上に形成するため、絶縁膜１０５
ａと金属枠１１６との密着性は高くなる。
【００２８】最後に、最外層１１７ｂの表面にソルダー
レジスト１１５を形成し、パッド１１４ｂの部分を開口
して、多層配線板１１３を得ることができる（図４
（ｒ））。なお、最外層１１７ｂに配線パターン１０４
が形成されておらず、パッド１１４ｂのみが形成されて
いる場合には、ソルダーレジスト１１５を形成する必要
はない。もう一方の最外層１１７ａについても同様であ
る。図４（ｒ）の場合は、パッド１１４ａのみが形成さ
れているため、ソルダーレジストを形成する必要はな
い。また、最外層１１７ａ、１１７ｂを形成する際に使
用するレジスト金属層１１８ａ、１１８ｂを除去する必
要はない。すなわち、このレジスト金属層１１８ａ、１
１８ｂは、多層配線板１１３の両表面に形成されるパッ
ド１１４ａ、１１４ｂに施すめっき被膜として利用され
る。レジスト金属層１１８ａ、１１８ｂの材質は金、
銀、パラジウム、ニッケル、半田等が挙げられ、金、
銀、パラジウム、ニッケルのそれぞれからなるいずれか
２つ以上を含む層構成にしてもよい。また、配線パター
ン１０４が銅からなる場合には、金およびニッケルの２
層構成であると良い。これにより、パッド１１４ａ、１
１４ｂに搭載される半田ボールの半田が、配線パターン
１０４の銅に拡散することを防止することができる。さ
らには、金属枠１１６を多層配線板１１３の接地配線パ
ターン１１９に導通接続することにより、半導体デバイ
ス２０１からのノイズの不要輻射を低減することができ
るだけでなく、半導体デバイス２０１の放熱特性を向上
させることができる。
レジスト１１５を形成し、パッド１１４ｂの部分を開口
して、多層配線板１１３を得ることができる（図４
（ｒ））。なお、最外層１１７ｂに配線パターン１０４
が形成されておらず、パッド１１４ｂのみが形成されて
いる場合には、ソルダーレジスト１１５を形成する必要
はない。もう一方の最外層１１７ａについても同様であ
る。図４（ｒ）の場合は、パッド１１４ａのみが形成さ
れているため、ソルダーレジストを形成する必要はな
い。また、最外層１１７ａ、１１７ｂを形成する際に使
用するレジスト金属層１１８ａ、１１８ｂを除去する必
要はない。すなわち、このレジスト金属層１１８ａ、１
１８ｂは、多層配線板１１３の両表面に形成されるパッ
ド１１４ａ、１１４ｂに施すめっき被膜として利用され
る。レジスト金属層１１８ａ、１１８ｂの材質は金、
銀、パラジウム、ニッケル、半田等が挙げられ、金、
銀、パラジウム、ニッケルのそれぞれからなるいずれか
２つ以上を含む層構成にしてもよい。また、配線パター
ン１０４が銅からなる場合には、金およびニッケルの２
層構成であると良い。これにより、パッド１１４ａ、１
１４ｂに搭載される半田ボールの半田が、配線パターン
１０４の銅に拡散することを防止することができる。さ
らには、金属枠１１６を多層配線板１１３の接地配線パ
ターン１１９に導通接続することにより、半導体デバイ
ス２０１からのノイズの不要輻射を低減することができ
るだけでなく、半導体デバイス２０１の放熱特性を向上
させることができる。
【００２９】以上の工程により、多層配線板１１３の半
導体チップ２０２を搭載する側に金属枠１１６を有する
多層配線板を製造することができる。
導体チップ２０２を搭載する側に金属枠１１６を有する
多層配線板を製造することができる。
【００３０】本発明による多層配線板の製造方法および
製造された多層配線板の特徴は、次に示す通りである。 （１）製造時に使用する金属板１０１ｂを部分的にエッ
チングすることにより、金属枠１１６を形成することが
できる。 （２）多層配線板１１３が金属枠１１６を有することに
より、絶縁膜１０５が補強繊維（例えば、ガラスクロ
ス）未充填の樹脂からなる場合でも、多層配線板１１３
としてはリジッド性を有する。 （３）金属枠１１６を多層配線板１１３の接地配線パタ
ーン１１９に導通接続することにより、半導体デバイス
２０１からのノイズの不要輻射を低減することができる
だけでなく、半導体デバイス２０１の放熱特性を向上さ
せることができる。
製造された多層配線板の特徴は、次に示す通りである。 （１）製造時に使用する金属板１０１ｂを部分的にエッ
チングすることにより、金属枠１１６を形成することが
できる。 （２）多層配線板１１３が金属枠１１６を有することに
より、絶縁膜１０５が補強繊維（例えば、ガラスクロ
ス）未充填の樹脂からなる場合でも、多層配線板１１３
としてはリジッド性を有する。 （３）金属枠１１６を多層配線板１１３の接地配線パタ
ーン１１９に導通接続することにより、半導体デバイス
２０１からのノイズの不要輻射を低減することができる
だけでなく、半導体デバイス２０１の放熱特性を向上さ
せることができる。
【００３１】なお、上述の工程により得られた多層配線
板１１３のパッド１１４ａ側に半導体チップ２０２を搭
載し、パッド１１４ｂ側に半田ボール２０５を搭載する
ことにより、半導体装置２０１を得ることができる（図
５）。
板１１３のパッド１１４ａ側に半導体チップ２０２を搭
載し、パッド１１４ｂ側に半田ボール２０５を搭載する
ことにより、半導体装置２０１を得ることができる（図
５）。
【００３２】
【実施例】以下、実施例により更に具体的に説明する
が、本発明はこれによって何ら限定されるものではな
い。
が、本発明はこれによって何ら限定されるものではな
い。
【００３３】接着剤の調合例 ｍ，ｐ−クレゾールノボラック樹脂（日本化薬(株)製Ｐ
ＡＳ−１、ＯＨ基当量１２０）１００ｇと、ビスフェノ
ールＦ型エポキシ樹脂（日本化薬(株)製ＲＥ−４０４
Ｓ、エポキシ基当量１６５）１４０ｇを、シクロヘキサ
ノン６０ｇに溶解し、硬化触媒としてトリフェニルフォ
スフィン（北興化学工業（株）製）０．２ｇを添加し、
接着剤ワニスを作製した。
ＡＳ−１、ＯＨ基当量１２０）１００ｇと、ビスフェノ
ールＦ型エポキシ樹脂（日本化薬(株)製ＲＥ−４０４
Ｓ、エポキシ基当量１６５）１４０ｇを、シクロヘキサ
ノン６０ｇに溶解し、硬化触媒としてトリフェニルフォ
スフィン（北興化学工業（株）製）０．２ｇを添加し、
接着剤ワニスを作製した。
【００３４】実施例（多層配線板の製造例） 表面を粗化処理した１５０ミクロン厚の圧延銅板（金属
板１０１・古川電気工業製ＥＦＴＥＣ−６４Ｔ）にドラ
イフィルムレジスト（旭化成製ＡＱ−２０５８）をロー
ルラミネートし、所定のネガフィルムを用いて露光・現
像し、配線パターン１０４の形成に必要なめっきレジス
ト（めっきレジスト１０２）を形成した。次に、圧延銅
板を電解めっき用リードとして、電解めっきによりニッ
ケルからなるレジスト金属層（レジスト金属層１０３）
を形成し、さらに電解銅めっきにより配線パターン（配
線パターン１０４）を形成した。配線パターンは、線幅
／線間／厚み＝２０ミクロン／２０ミクロン／１０ミク
ロンとした。次に、樹脂付銅箔（住友ベークライト製Ａ
ＰＬ）を真空ラミネートにより配線パターンの凹凸を埋
め込みながら成形し、銅箔を全面エッチングして、２５
ミクロン厚の絶縁膜（絶縁膜１０５）を形成した。次
に、５０ミクロン径のビア（ビア１０６）をＵＶ−ＹＡ
Ｇレーザーにより形成した。次に、圧延銅板を電解めっ
き用リードとして、電解銅めっきによりビアを銅で充填
し、銅ポスト（導体ポスト１０７）を形成した。次に、
圧延銅板を電解めっき用リードとして、電解めっきによ
り銅ポスト上にＳｎ−Ｐｂ共晶半田層（接合用金属材料
層１０８）を形成した。次に、バーコートにより、上述
の接着剤ワニスを、絶縁膜の表面、すなわちＳｎ−Ｐｂ
共晶半田が形成された面に塗布後、８０℃で２０分乾燥
し、１０ミクロン厚の接着剤層（接着剤層１０９）を形
成した。これまでの工程により、ビルドアップ層（接続
層１１０）を得た。一方、上述の工程と同様に、電解ニ
ッケル／金めっきにより圧延銅板上にレジスト金属層
（レジスト金属層１１８ｂ）を形成し、さらに電解銅め
っきにより配線パターンを形成し、ランド（被接合部１
１２）を有する被接続層（被接続層１１１）を得た。次
に、上述の工程により得られたビルドアップ層と被接続
層に予め形成されている位置決めマークを、画像認識装
置により読み取り、両者を位置合わせし、１００℃の温
度で仮圧着した。これを、プレスにより２２０℃の温度
で加熱加圧して、銅ポストが、接着剤層を貫通してラン
ドと半田接合し、接着剤層により被接続層にビルドアッ
プ層を接着した。次に、アンモニア系エッチング液を用
いて、ビルドアップ層の圧延銅板をエッチングして除去
し、さらに半田・ニッケル剥離剤（三菱ガス化学製・Ｐ
ｅｗｔａｘ）を用いてニッケルをエッチングして除去し
た。さらに、上述の工程を繰返し、ビルドアップ層をも
う１層積層した。ただし、最外層（最外層１１７ａ、１
１７ｂ）を形成する際のレジスト金属層（レジスト金属
層１１８ａ、１１８ｂ）をニッケル／金の２層構成とし
た。続いて、半導体チップを搭載する側の圧延銅板をエ
ッチングすることにより金属枠（金属枠１１６）を形成
し、被接続層側の圧延銅板をエッチングすることにより
全面除去した。最後に、ソルダーレジスト（ソルダーレ
ジスト１１５）を形成した。以上の工程により、金属枠
を有し、絶縁膜が補強繊維未充填の樹脂からなる多層配
線板（多層配線板１１３）を得ることができた。
板１０１・古川電気工業製ＥＦＴＥＣ−６４Ｔ）にドラ
イフィルムレジスト（旭化成製ＡＱ−２０５８）をロー
ルラミネートし、所定のネガフィルムを用いて露光・現
像し、配線パターン１０４の形成に必要なめっきレジス
ト（めっきレジスト１０２）を形成した。次に、圧延銅
板を電解めっき用リードとして、電解めっきによりニッ
ケルからなるレジスト金属層（レジスト金属層１０３）
を形成し、さらに電解銅めっきにより配線パターン（配
線パターン１０４）を形成した。配線パターンは、線幅
／線間／厚み＝２０ミクロン／２０ミクロン／１０ミク
ロンとした。次に、樹脂付銅箔（住友ベークライト製Ａ
ＰＬ）を真空ラミネートにより配線パターンの凹凸を埋
め込みながら成形し、銅箔を全面エッチングして、２５
ミクロン厚の絶縁膜（絶縁膜１０５）を形成した。次
に、５０ミクロン径のビア（ビア１０６）をＵＶ−ＹＡ
Ｇレーザーにより形成した。次に、圧延銅板を電解めっ
き用リードとして、電解銅めっきによりビアを銅で充填
し、銅ポスト（導体ポスト１０７）を形成した。次に、
圧延銅板を電解めっき用リードとして、電解めっきによ
り銅ポスト上にＳｎ−Ｐｂ共晶半田層（接合用金属材料
層１０８）を形成した。次に、バーコートにより、上述
の接着剤ワニスを、絶縁膜の表面、すなわちＳｎ−Ｐｂ
共晶半田が形成された面に塗布後、８０℃で２０分乾燥
し、１０ミクロン厚の接着剤層（接着剤層１０９）を形
成した。これまでの工程により、ビルドアップ層（接続
層１１０）を得た。一方、上述の工程と同様に、電解ニ
ッケル／金めっきにより圧延銅板上にレジスト金属層
（レジスト金属層１１８ｂ）を形成し、さらに電解銅め
っきにより配線パターンを形成し、ランド（被接合部１
１２）を有する被接続層（被接続層１１１）を得た。次
に、上述の工程により得られたビルドアップ層と被接続
層に予め形成されている位置決めマークを、画像認識装
置により読み取り、両者を位置合わせし、１００℃の温
度で仮圧着した。これを、プレスにより２２０℃の温度
で加熱加圧して、銅ポストが、接着剤層を貫通してラン
ドと半田接合し、接着剤層により被接続層にビルドアッ
プ層を接着した。次に、アンモニア系エッチング液を用
いて、ビルドアップ層の圧延銅板をエッチングして除去
し、さらに半田・ニッケル剥離剤（三菱ガス化学製・Ｐ
ｅｗｔａｘ）を用いてニッケルをエッチングして除去し
た。さらに、上述の工程を繰返し、ビルドアップ層をも
う１層積層した。ただし、最外層（最外層１１７ａ、１
１７ｂ）を形成する際のレジスト金属層（レジスト金属
層１１８ａ、１１８ｂ）をニッケル／金の２層構成とし
た。続いて、半導体チップを搭載する側の圧延銅板をエ
ッチングすることにより金属枠（金属枠１１６）を形成
し、被接続層側の圧延銅板をエッチングすることにより
全面除去した。最後に、ソルダーレジスト（ソルダーレ
ジスト１１５）を形成した。以上の工程により、金属枠
を有し、絶縁膜が補強繊維未充填の樹脂からなる多層配
線板（多層配線板１１３）を得ることができた。
【００３５】
【発明の効果】本発明により得られる多層配線板は、金
属枠を有するため、絶縁膜が補強繊維未充填の樹脂から
なる場合でも、リジッド性を有するため、ハンドリング
性を確保することができ、さらには、絶縁特性を大幅に
向上させることができる。また、接地配線パターンを金
属枠に導通接続することにより、半導体デバイスの放熱
特性を大幅に向上することができ、さらには、半導体デ
バイスからの不要輻射を防止することができ、高速動作
に対応できる多層配線板を製造することができる。
属枠を有するため、絶縁膜が補強繊維未充填の樹脂から
なる場合でも、リジッド性を有するため、ハンドリング
性を確保することができ、さらには、絶縁特性を大幅に
向上させることができる。また、接地配線パターンを金
属枠に導通接続することにより、半導体デバイスの放熱
特性を大幅に向上することができ、さらには、半導体デ
バイスからの不要輻射を防止することができ、高速動作
に対応できる多層配線板を製造することができる。
【図１】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である。
法の一例を示す断面図である。
【図２】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図１の続き）。
法の一例を示す断面図である（図１の続き）。
【図３】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図２の続き）。
法の一例を示す断面図である（図２の続き）。
【図４】 本発明の実施形態による多層配線板の製造方
法の一例を示す断面図である（図３の続き）。
法の一例を示す断面図である（図３の続き）。
【図５】 本発明の実施形態による多層配線板を使用し
て製造した半導体デバイスの一例を示す断面図である。
て製造した半導体デバイスの一例を示す断面図である。
１０１ 金属板 １０１ａ 金属板 １０１ｂ 金属板 １０２ めっきレジスト １０３ レジスト金属層 １０４ 配線パターン １０５ 絶縁膜 １０６ ビア １０７ 導体ポスト １０８ 接合用金属材料層 １０９ 接着剤層 １１０ 接続層 １１１ 被接続層 １１２ 被接合部 １１３ 多層配線板 １１４ａ パッド １１４ｂ パッド １１５ ソルダーレジスト １１６ 金属枠 １１７ａ 最外層 １１７ｂ 最外層 １１８ａ レジスト金属層 １１８ｂ レジスト金属層 ２０１ 半導体デバイス ２０２ 半導体チップ ２０３ バンプ ２０４ アンダーフィル ２０５ 半田ボール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０１Ｌ 23/12 Ｊ Ｎ (72)発明者 八月朔日 猛 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 (72)発明者 沢井 宏之 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 (72)発明者 加藤 正明 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 (72)発明者 原 英貴 東京都品川区東品川２丁目５番８号 住友 ベークライト株式会社内 Ｆターム(参考） 5E315 AA09 BB01 DD15 DD16 DD17 GG01 5E346 AA03 AA12 AA15 AA32 AA43 CC02 CC04 CC08 CC32 CC33 CC37 CC38 CC39 CC40 CC55 DD03 DD24 EE12 EE15 EE19 FF07 FF08 FF09 FF10 FF14 FF27 GG15 GG26 GG27 GG28 HH01 HH06 HH11 HH18
Claims (5)
- 【請求項1】 金属板を電解めっき用リードとして、レ
ジスト金属層および配線パターンを電解めっきにより形
成する工程と、該金属板をエッチングにより除去する工
程とを含む多層配線板の製造方法であって、該多層配線
板の半導体チップを搭載する側の最外層を形成する際に
使用する金属板を部分的にエッチングして除去すること
により、該多層配線板の最外層上に金属枠を形成する工
程を含んでなることを特徴とする多層配線板の製造方
法。 - 【請求項２】 金属板を電解めっき用リードとして、レ
ジスト金属層および配線パターンを電解めっきにより形
成する工程と、該配線パターン上に絶縁膜を形成する工
程、該配線パターンの一部が露出するように該絶縁膜に
ビアを形成する工程と、該金属板を電解めっき用リード
として、導体ポストを電解めっきにより形成する工程
と、該導体ポストの表面または被接続層の被接合部の表
面の少なくとも一方に接合用金属材料層を形成する工程
と、該絶縁膜の表面または該被接続層の表面の少なくと
も一方に接着剤層を形成する工程と、該導体ポストと該
被接合部とを該接着剤層を介して該接合用金属材料層に
より接合し、該絶縁膜と該被接続層とを該接着剤層によ
り接着する工程と、該金属板をエッチングにより除去す
る工程とを含む多層配線板の製造方法であって、該多層
配線板の半導体チップを搭載する側の最外層を形成する
際に使用する金属板を部分的にエッチングして除去する
ことにより、該多層配線板の最外層上に金属枠を形成す
る工程を含んでなることを特徴とする多層配線板の製造
方法。 - 【請求項３】 該絶縁膜が補強繊維未充填の樹脂からな
ることを特徴とする請求項２記載の多層配線板の製造方
法。 - 【請求項４】 該金属枠を多層配線板の接地配線パター
ンに導通接続することを特徴とする請求項１ないし請求
項３のいずれかに記載の多層配線板の製造方法。 - 【請求項５】 請求項１ないし請求項４のいずれかに記
載の多層配線板の製造方法により、得られることを特徴
とする多層配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205729A JP4427874B2 (ja) | 2000-07-06 | 2000-07-06 | 多層配線板の製造方法および多層配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000205729A JP4427874B2 (ja) | 2000-07-06 | 2000-07-06 | 多層配線板の製造方法および多層配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026171A true JP2002026171A (ja) | 2002-01-25 |
| JP4427874B2 JP4427874B2 (ja) | 2010-03-10 |
Family
ID=18702767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000205729A Expired - Fee Related JP4427874B2 (ja) | 2000-07-06 | 2000-07-06 | 多層配線板の製造方法および多層配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4427874B2 (ja) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100851A1 (fr) * | 2002-05-27 | 2003-12-04 | Nec Corporation | Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs |
| JP2004111544A (ja) * | 2002-09-17 | 2004-04-08 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| WO2004064150A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板 |
| JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
| JP2005302924A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| JP2006049819A (ja) * | 2004-07-07 | 2006-02-16 | Nec Corp | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ |
| US7060604B2 (en) | 2002-09-17 | 2006-06-13 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate, and method of producing same |
| KR100661295B1 (ko) | 2006-02-15 | 2006-12-26 | 삼성전기주식회사 | 패키지용 인쇄회로기판 및 그 제조 방법 |
| EP1791409A1 (en) * | 2005-11-29 | 2007-05-30 | TDK Corporation | Multilayer circuit board and method for manufacturing the same |
| JP2007258736A (ja) * | 2007-05-14 | 2007-10-04 | Dainippon Printing Co Ltd | 配線板の製造方法、配線板 |
| KR100797682B1 (ko) * | 2007-02-07 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| JP2008071905A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 多層配線基板および半導体装置、その製造方法 |
| JP2008098599A (ja) * | 2006-09-13 | 2008-04-24 | Fujitsu Ltd | コアレス多層配線基板および半導体装置、その製造方法 |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| JP2009512212A (ja) * | 2005-10-11 | 2009-03-19 | アミテック アドバンスド マルチレイヤー インターコネクト テクノロジーズ リミテッド | 新規の集積回路支持構造体およびその製造 |
| JP2009094195A (ja) | 2007-10-05 | 2009-04-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2009278060A (ja) * | 2008-05-13 | 2009-11-26 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
| JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
| US8129828B2 (en) | 2008-09-29 | 2012-03-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate with reinforcement |
| US8362364B2 (en) | 2009-02-16 | 2013-01-29 | Ngk Spark Plug Co., Ltd. | Wiring board assembly and manufacturing method thereof |
| JP2013254986A (ja) * | 2013-09-10 | 2013-12-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| US8797755B2 (en) | 2012-08-24 | 2014-08-05 | Sony Corporation | Wiring board and manufacturing method of wiring board |
| WO2014141607A1 (en) | 2013-03-13 | 2014-09-18 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| KR20150048105A (ko) | 2012-08-31 | 2015-05-06 | 소니 주식회사 | 배선 기판 및 배선 기판의 제조 방법 |
| JP2015119195A (ja) * | 2015-02-03 | 2015-06-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| WO2018151287A1 (ja) | 2017-02-17 | 2018-08-23 | 日立化成株式会社 | プリプレグ、積層板、プリント配線板、コアレス基板、半導体パッケージ及びコアレス基板の製造方法 |
| KR20190129118A (ko) | 2017-03-29 | 2019-11-19 | 히타치가세이가부시끼가이샤 | 코어리스 기판용 프리프레그, 코어리스 기판, 코어리스 기판의 제조 방법 및 반도체 패키지 |
| KR20190131095A (ko) | 2017-03-28 | 2019-11-25 | 히타치가세이가부시끼가이샤 | 코어리스 기판용 프리프레그, 코어리스 기판 및 반도체 패키지 |
| CN111490025A (zh) * | 2019-01-29 | 2020-08-04 | 矽品精密工业股份有限公司 | 电子封装件及其封装基板与制法 |
| CN113166553A (zh) * | 2019-02-06 | 2021-07-23 | 三菱瓦斯化学株式会社 | 组合物、预浸料、树脂片、层叠板以及印刷电路板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068858A (ja) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法並びに半導体装置 |
-
2000
- 2000-07-06 JP JP2000205729A patent/JP4427874B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068858A (ja) * | 1999-08-27 | 2001-03-16 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法並びに半導体装置 |
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003100851A1 (fr) * | 2002-05-27 | 2003-12-04 | Nec Corporation | Carte de montage pour dispositif a semi-conducteur, procede de fabrication, procede d'inspection de la carte et boitier de semi-conducteurs |
| US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
| CN100437987C (zh) * | 2002-05-27 | 2008-11-26 | 日本电气株式会社 | 半导体器件安装板制造、检查方法及半导体封装制造方法 |
| JP2004111544A (ja) * | 2002-09-17 | 2004-04-08 | Ngk Spark Plug Co Ltd | 多層配線基板 |
| US7060604B2 (en) | 2002-09-17 | 2006-06-13 | Ngk Spark Plug Co., Ltd. | Multilayer wiring substrate, and method of producing same |
| US7233066B2 (en) | 2002-09-17 | 2007-06-19 | Nec Electronics Corporation | Multilayer wiring substrate, and method of producing same |
| WO2004064150A1 (ja) * | 2003-01-16 | 2004-07-29 | Fujitsu Limited | 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板 |
| JP2005302924A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
| JP4597561B2 (ja) * | 2004-04-09 | 2010-12-15 | 日本特殊陶業株式会社 | 配線基板およびその製造方法 |
| JP2004221618A (ja) * | 2004-04-21 | 2004-08-05 | Nec Corp | 半導体装置搭載基板とその製造方法、並びに半導体パッケージ |
| US8198140B2 (en) | 2004-07-07 | 2012-06-12 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
| US7816782B2 (en) | 2004-07-07 | 2010-10-19 | Nec Corporation | Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package |
| JP2006049819A (ja) * | 2004-07-07 | 2006-02-16 | Nec Corp | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ |
| JP2009512212A (ja) * | 2005-10-11 | 2009-03-19 | アミテック アドバンスド マルチレイヤー インターコネクト テクノロジーズ リミテッド | 新規の集積回路支持構造体およびその製造 |
| US8188375B2 (en) | 2005-11-29 | 2012-05-29 | Tok Corporation | Multilayer circuit board and method for manufacturing the same |
| US8530752B2 (en) | 2005-11-29 | 2013-09-10 | Tdk Corporation | Multilayer circuit board and method for manufacturing the same |
| EP1791409A1 (en) * | 2005-11-29 | 2007-05-30 | TDK Corporation | Multilayer circuit board and method for manufacturing the same |
| KR100661295B1 (ko) | 2006-02-15 | 2006-12-26 | 삼성전기주식회사 | 패키지용 인쇄회로기판 및 그 제조 방법 |
| JP2008071905A (ja) * | 2006-09-13 | 2008-03-27 | Fujitsu Ltd | 多層配線基板および半導体装置、その製造方法 |
| JP2008098599A (ja) * | 2006-09-13 | 2008-04-24 | Fujitsu Ltd | コアレス多層配線基板および半導体装置、その製造方法 |
| KR100797682B1 (ko) * | 2007-02-07 | 2008-01-23 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
| JP2007258736A (ja) * | 2007-05-14 | 2007-10-04 | Dainippon Printing Co Ltd | 配線板の製造方法、配線板 |
| JP2009094195A (ja) | 2007-10-05 | 2009-04-30 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2009278060A (ja) * | 2008-05-13 | 2009-11-26 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
| US8129828B2 (en) | 2008-09-29 | 2012-03-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate with reinforcement |
| US8362364B2 (en) | 2009-02-16 | 2013-01-29 | Ngk Spark Plug Co., Ltd. | Wiring board assembly and manufacturing method thereof |
| JP2011009686A (ja) * | 2009-06-23 | 2011-01-13 | Kinko Denshi Kofun Yugenkoshi | パッケージ基板及びその製造方法、並びにその基材 |
| US8797755B2 (en) | 2012-08-24 | 2014-08-05 | Sony Corporation | Wiring board and manufacturing method of wiring board |
| US10187971B2 (en) | 2012-08-31 | 2019-01-22 | Sony Corporation | Wiring board and method of manufacturing wiring board |
| KR20150048105A (ko) | 2012-08-31 | 2015-05-06 | 소니 주식회사 | 배선 기판 및 배선 기판의 제조 방법 |
| US10332826B2 (en) | 2013-03-13 | 2019-06-25 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| CN105009279A (zh) * | 2013-03-13 | 2015-10-28 | 索尼公司 | 半导体器件及制造半导体器件的方法 |
| CN105009279B (zh) * | 2013-03-13 | 2018-04-17 | 索尼公司 | 半导体器件及制造半导体器件的方法 |
| WO2014141607A1 (en) | 2013-03-13 | 2014-09-18 | Sony Corporation | Semiconductor device and method of manufacturing semiconductor device |
| JP2013254986A (ja) * | 2013-09-10 | 2013-12-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP2015119195A (ja) * | 2015-02-03 | 2015-06-25 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| KR20190120169A (ko) | 2017-02-17 | 2019-10-23 | 히타치가세이가부시끼가이샤 | 프리프레그, 적층판, 프린트 배선판, 코어리스 기판, 반도체 패키지 및 코어리스 기판의 제조 방법 |
| WO2018151287A1 (ja) | 2017-02-17 | 2018-08-23 | 日立化成株式会社 | プリプレグ、積層板、プリント配線板、コアレス基板、半導体パッケージ及びコアレス基板の製造方法 |
| US11214660B2 (en) | 2017-02-17 | 2022-01-04 | Showa Denko Materials Co., Ltd. | Prepreg, laminate, printed wiring board, coreless substrate, semiconductor package and method for producing coreless substrate |
| KR20190131095A (ko) | 2017-03-28 | 2019-11-25 | 히타치가세이가부시끼가이샤 | 코어리스 기판용 프리프레그, 코어리스 기판 및 반도체 패키지 |
| US11581212B2 (en) | 2017-03-28 | 2023-02-14 | Showa Denko Materials Co., Ltd. | Prepreg for coreless substrate, coreless substrate and semiconductor package |
| KR20190129118A (ko) | 2017-03-29 | 2019-11-19 | 히타치가세이가부시끼가이샤 | 코어리스 기판용 프리프레그, 코어리스 기판, 코어리스 기판의 제조 방법 및 반도체 패키지 |
| US10681807B2 (en) | 2017-03-29 | 2020-06-09 | Hitachi Chemical Company, Ltd. | Coreless substrate prepreg, coreless substrate, coreless substrate manufacturing method and semiconductor package |
| CN111490025A (zh) * | 2019-01-29 | 2020-08-04 | 矽品精密工业股份有限公司 | 电子封装件及其封装基板与制法 |
| CN113166553A (zh) * | 2019-02-06 | 2021-07-23 | 三菱瓦斯化学株式会社 | 组合物、预浸料、树脂片、层叠板以及印刷电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4427874B2 (ja) | 2010-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
| JP4651597B2 (ja) | 半導体パッケージ基板 | |
| US20110314667A1 (en) | Method of manufacturing printed circuit board including electronic component embedded therein | |
| JP2001028482A (ja) | 多層配線基板およびその製造方法 | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP4918780B2 (ja) | 多層配線基板の製造方法、ならびに半導体装置 | |
| JP2001274324A (ja) | 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置 | |
| JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
| JP2002329966A (ja) | 多層配線板製造用配線基板及び多層配線板 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2004047898A (ja) | プリント配線板の製造方法及び多層プリント配線板の製造方法 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP3894770B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2002335079A (ja) | 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法 | |
| JP2003204011A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP4666830B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2004253648A (ja) | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP3107535B2 (ja) | 配線基板、回路部品実装体、および配線基板の製造方法 | |
| JP2002158447A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP3929251B2 (ja) | ２層配線半導体装置の製造方法および半導体装置 | |
| JP2002176232A (ja) | アライメントマーク | |
| JP2004214227A (ja) | 層間接続部及び多層配線板 | |
| JP2002026516A (ja) | 多層配線板の製造方法および多層配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070517 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |