JP2002026001A - 誘電体膜および半導体装置 - Google Patents

誘電体膜および半導体装置

Info

Publication number
JP2002026001A
JP2002026001A JP2000199716A JP2000199716A JP2002026001A JP 2002026001 A JP2002026001 A JP 2002026001A JP 2000199716 A JP2000199716 A JP 2000199716A JP 2000199716 A JP2000199716 A JP 2000199716A JP 2002026001 A JP2002026001 A JP 2002026001A
Authority
JP
Japan
Prior art keywords
film
dielectric film
layered
blt
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000199716A
Other languages
English (en)
Inventor
Narimoto Otani
成元 大谷
Yutaka Ashida
裕 芦田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000199716A priority Critical patent/JP2002026001A/ja
Publication of JP2002026001A publication Critical patent/JP2002026001A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 BLT膜を使うことにより、Pbを含まな
い、また同時に大きな反転電荷量QSWを有し、強誘電体
キャパシタ絶縁膜を提供する。 【解決手段】 BLT膜を等粒状組織を有するように形
成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は一般に半導体装置に
係り、特に層状Bi酸化物よりなる誘電体膜を有する半
導体装置およびその製造方法に関する。
【0002】微細化技術の進歩に伴い、今日ではサブク
ォーターミクロンあるいはディープサブクォーターミク
ロンと呼ばれる、0.25μm以下の設計ルールによる
半導体装置が実現されている。かかる微細化に伴い集積
密度が向上し、特にDRAM等の半導体記憶装置では、
記憶容量を増大することができる。
【0003】一方、かかる微細化に伴い、DRAMのよ
うなメモリセルキャパシタに電荷を蓄積することにより
情報の記憶を行う半導体記憶装置では、メモリセルキャ
パシタも微細化されてしまう。このため、微細化された
DRAMにおいて情報を安定に保持するためには、メモ
リセルキャパシタの単位面積当りキャパシタンスを出来
るだけ増大させることが必要である。このような理由か
ら、従来のSiO2膜やSiN膜よりもはるかに大きな
比誘電率を有するPZT(Pb(Zr,Ti)O3)あ
るいはSBT(SrBi2Ta29)高誘電体膜をDR
AMのメモリセルキャパシタにおいてキャパシタ誘電体
膜として使う試みがなされている。
【0004】また、このような高誘電体膜は材料によっ
て決まる所定のキュリー温度以下の温度で自発分極を示
し強誘電膜となるものが多い。例えばPZTは常温で強
誘電体膜となる。そこで、このような強誘電体膜をメモ
リセルキャパシタのキャパシタ誘電体膜として使うこと
により、情報を自発分極の形で蓄積するいわゆる強誘電
性半導体記憶装置(FeRAM)を形成することができ
る。かかるFeRAMではDRAMと異なり不揮発性
で、電源を切っても情報が保存される。またFeRAM
では情報の書き込みが電圧の印加のみによりなされるた
め、高速での読み書きが可能である。また消費電力も低
減される。
【0005】またかかる高誘電体膜はトンネル電流が流
れないような大きな膜厚であっても非常に小さなSiO
2換算等価膜厚を有するため、高速半導体装置のゲート
絶縁膜に使うことにより、ゲート絶縁膜を流れるトンネ
ル電流を抑制しつつ、スケーリング則に従って半導体装
置を微細化し、動作速度を向上させることができる。
【0006】
【従来の技術】PZT膜はペロブスカイト構造を有して
おり、従来よりFeRAMの強誘電体膜として使われて
いる。特にPZT膜は30μC/cm2に達する反転電
荷量QS Wを実現しており、自発分極の形で情報を安定に
保持できることが確認されている。
【0007】一方、PZT膜は揮発性のPbを含むた
め、製造工程中においてPbの離脱による欠損が生じや
すく、かかるPb欠損はPZT膜中においてピンホール
を形成する場合すらある。このようなPbの欠損はキャ
パシタのリーク電流特性を劣化させ、また分極反転の繰
り返しにより自発分極の値が減少する疲労の問題を生じ
ていた。さらに、Pbの使用は環境保護の観点から規制
される方向にあり、Pbを含まない高誘電体材料が望ま
れていた。
【0008】これに対し、従来よりPbを含まない高誘
電体材料として、層状Bi酸化物が知られていた。
【0009】Bi層状酸化物は最初Smolenskii等によっ
て発見され(G. A. Smolenski, V.A. Isupov and A. I.
Agaranovskaya, Soviet Phys. Solid. State, 1, pp.1
49,1959)、 その後 Subbarao(Sabbarao, E.C., J. Ph
ys. Chem. Solid., 23, pp.665, 1962)により詳細な検
討がなされた。さらに層状Bi酸化物の一つであるSr
Bi2Ta29(BST)膜をFeRAMの強誘電体膜
として使うことが提案されている(PCT/US92/
10542号公報参照)。
【0010】
【発明が解決しようとする課題】しかし、前記BST膜
の場合、疲労特性こそ良好であるものの、800°Cで
1時間の高温焼成を行っても残留分極2Prの値が4〜
16μC/cm2とPZT膜の値の半分以下にしかなら
ず、さらに膜表面の凹凸が大きく、半導体集積回路を形
成するのが困難である問題を有していた。また焼成を高
温で行う必要があることから、ビアホールを充填する導
電性プラグとキャパシタ電極との間で材料元素の相互拡
散が生じたり、酸化によるコンタクト不良、さらには拡
散領域における不純物元素の基板中への拡散の問題が生
じる恐れがある。
【0011】これに対し、Bi4-xLaxTi312で表
される組成を有するいわゆるBLT膜は層状Bi酸化物
であり、組成Bi4Ti312を有するBTO膜において
Biの一部をLaで置換している。BLT膜ではLa量
と共に残留分極値が増大し、バルク焼結体においては、
La=0.75で最大の29μC/cm2の残留分極値
が達成されている(Takenaka, T., et al., Ferroelect
rics vol.38, pp.769-772, 1981)。
【0012】また最近のPark他による報告(Park,
B. H., Nature vol.401, 14 Oct. 1999)では、レーザ
アブレーション法により形成したBLT薄膜において、
16〜20μC/cm2に達する残留分極値が報告され
ている。
【0013】しかしながら、レーザアブレーション法を
半導体装置の量産ラインに適用するのは困難であり、ま
た形成された膜も残留分極値と疲労特性についてはある
程度良好な値が得られているものの、リーク電流の問題
や表面モフォロジーの問題は未解決である。これらの問
題を解決しない限り、BLT膜の半導体装置への適用は
困難である。
【0014】そこで、本発明は上記の課題を解決した、
新規で有用な強誘電体膜および半導体装置を提供するこ
とを概括的課題とする。
【0015】本発明のより具体的な課題は、BLT膜よ
りなり、大きな残留分極値を有し、リーク電流が小さ
く、さらに優れた表面モフォロジーを有する強誘電体
膜、およびかかる強誘電体膜を含む半導体装置を提供す
ることにある。
【0016】
【課題を解決するための手段】本発明は、上記の課題
を、基板上に形成された、Laを含む層状Bi酸化物よ
りなる誘電体膜であって、前記誘電体膜は、前記層状B
i酸化物結晶の集合よりなり、前記層状Bi酸化物結晶
は、前記誘電体膜中において等粒状組織を形成すること
を特徴とする誘電体膜、あるいはかかる誘電体膜を有す
る半導体装置により、解決する。
【0017】前記層状Bi酸化物結晶は、アスペクト比
が1.4以下の結晶を90%以上の割合で含むのが好ま
しく、特に前記層状Bi酸化物結晶は、150nm以
下、より好ましくは約120nmの平均粒径を有するの
が望ましい。前記層状Bi酸化物結晶は<171>方向
に優先的に配向しており、Bi4-xLaxTi312で表
される組成を有し、10%未満の割合で過剰Biを含
む。特に前記過剰Biは3〜7%の範囲の割合で含まれ
るのが好ましい。また前記層状Bi酸化物結晶は、La
組成xが0.2〜0.9の範囲に設定されるのが好まし
い。
【0018】本発明によれば、基板上に形成されたBL
T誘電体膜において、表面モフォロジーを良好に維持し
つつPZT膜に匹敵する大きな反転電荷量を実現し、ま
たリーク電流を抑制することができる。このため、かか
るBLT誘電体膜を使って情報を自発分極の形で保持で
きるFeRAMを実現することができる。かかるBLT
誘電体膜はPbを含んでおらず、環境への悪影響もな
い。
【0019】
【発明の実施の形態】[第1実施例]図1は、本発明の
第1実施例による強誘電体キャパシタ10の構成を示
す。
【0020】図1を参照するに、Si基板11上にはS
iO2膜12が形成されており、前記SiO2膜12上に
は厚さが約25nmのTi膜13Aと厚さが約175n
mのPt膜13Bとを積層した下側電極層13がスパッ
タリングにより形成される。さらに前記下側電極層13
上には、組成がBi4-xLaxTi312で表される厚さ
が約200nmのBLT膜14が形成され、前記BLT
膜14上にはPtよりなる上側電極層15が約100n
mの厚さにスパッタリングにより形成される。
【0021】図2は、図1の構造中、前記BLT膜14
の形成工程を示す。
【0022】図2を参照するに、前記BLT膜14はM
OD(metal organic decomposition)法とも呼ばれる
CSD(chemical solution deposition)法により形成
され、最初に工程1において、ビスマス2エチルヘキサ
ネートBi(C715COO)2と、ランタン3エチルヘ
キサネートLa(C715COO)2と、チタニウムテト
ライソプロポキシドTi((CH32CHO)4とをそ
れぞれBi,LaおよびTiの有機金属原料として使
い、これらを溶媒中において所定の比率で混合すること
により有機金属塗布液が形成される。本発明の基礎とな
る研究において本発明者が行った実験では、前記有機金
属原料Bi(C715COO)2、La(C715CO
O)3およびTi((CH32CHO)4の比率は、B
i:La:Tiの比が3.25:0.75:4になるよ
うに設定された。また以下に説明する実験では、前記有
機金属塗布液として、5%の過剰Biおよび10%の過
剰Biを含むものを調製した。このような過剰BiはB
LT膜の結晶化の初期において結晶核として作用すると
考えられる。
【0023】次にステップ2の工程において、前記塗布
液が、下地層、図1の構成では電極層13上に、回転速
度を500rmpに設定して5秒間行うスピンコーティ
ングにより、あるいは回転速度を3000rpmに設定
して30秒間行うスピンコーティングにより塗布され、
さらにステップ3の工程においてこのようにして形成さ
れた塗布膜に対して200°C、5分間の乾燥と450
°C、30分間の仮焼成とが、酸素雰囲気中において実
行される。本発明の基礎となる実験では、かかる塗布工
程2および乾燥・仮焼成工程3を4回繰り返すことによ
り、所望の厚さのBLT膜14を形成した。
【0024】このようにして形成されたBLT膜14は
仮焼成を行った時点では非晶質であり、そこで図2のス
テップ4において前記BLT膜14は昇温速度を100
°C/秒とした酸素雰囲気中における急速熱処理(RT
A)工程により、800°Cで1分間熱処理され、結晶
化される。かかる結晶化の結果、前記BLT膜は高誘電
体材料あるいは強誘電体材料に特有の、大きな比誘電率
と残留分極特性を示すようになる。
【0025】このようにしてBLT膜14を結晶化した
後、前記上側電極層15が、Pt層のスパッタリングに
より形成され、さらに650°Cで60分間あるいは7
00°Cで30分間回復熱処理工程を行った。
【0026】図3(A),(B)は、それぞれ図2の工
程により形成された5%および10%の過剰Biを含む
BLT膜14の表面組織を示すSEM写真である。
【0027】図3(A)を参照するに、前記BLT膜1
4が5%の過剰Biを含む場合、各々のBLT結晶の粒
径がほぼ等しい等粒状組織が出現する。前記BLT膜1
4中に過剰Biが含まれないような場合にも、同様な等
粒状組織が得られる。これに対し、図3(B)に示すB
LT膜14が10%の過剰Biを含んでいる場合には、
細長い板状結晶よりなる組織が出現するのがわかる。
【0028】図4(A),(B)は、このようにして得
られたBLT膜14のヒステリシスを、それぞれ過剰B
iを含まない場合(100Biと記す)、および5%の
過剰Biを含む場合(105Biと記す)について示
す。先の図3(B)に示すBLT膜14が10%の過剰
Biを含む場合には、リーク電流が多すぎてヒステリシ
ス特性を測定することは出来なかった。ただし、図4
(A),(B)では、ヒステリシス特性を、回復熱処理
を600°Cおよび700°Cで行った場合について示
している。
【0029】図5は、図4(A),(B)のヒステリシ
ス特性から求められた前記BLT膜14の反転電荷量Q
SWの値を、印加電圧を3Vとした場合について示す。
【0030】図5を参照するに、前記BLT膜14の反
転電荷量QSWの値はBLT膜14が5%の過剰Biを含
む場合(105Biと記す)の方が、過剰Biを含まな
い場合(100Biと記す)よりも大きく、特に回復熱
処理を700°Cで行った場合25μC/cm2の反転
電荷量が得られる。このBLT膜14については、また
印加電圧を5Vとした場合、反転電荷量QSWの値は2
8.2μC/cm2に達するが、この値はPZT膜の反
転電荷量の値に匹敵する。
【0031】図6は、図1のキャパシタのリーク電流特
性を示す。ただし図6においてBLT膜14は700°
Cの回復熱処理を施されている。
【0032】図6を参照するに、前記BLT膜14が過
剰Biを含まない場合(Bi100と記す)、あるいは
5%の過剰Bi含む場合(Bi105と記す)には、前
記キャパシタに±3Vの印加電圧を加えてもリーク電流
は1×10-6A/cm2以下であるのに対し、前記BL
T膜14が10%の過剰Biを含む場合(Bi110と
記す)にはリーク電流は±1V以下の印加電圧において
も1×10-1A/cm -2近くに達するのがわかる。
【0033】図7(A)〜(C)は、このようにして得
られたBLT膜14のX線回折パターンを示す。ただし
図7(A)はBLT膜14が過剰Biを含まない場合、
図7(B)はBLT膜14が5%の過剰Biを含む場
合、さらに図7(C)は前記BLT膜14が10%の過
剰Biを含む場合を示している。
【0034】図7(A)〜(C)に共通しているのは、
このように有機金属溶液を塗布した後、急速熱処理によ
り結晶化させたBLT膜14では、(117)面を示す
結晶粒が多く見られることで、これは前記BLT膜14
中においてBLT結晶が全体として<117>方向に優
先的に配向しているのを示していると考えられる。
【0035】図8は、図3(A)の組織における各結晶
粒のアスペクト比(長軸/短軸比)の分布を示す。
【0036】図8を参照するに、90%以上の結晶粒に
おいてアスペクト比が1.4以下であり、図3(A)の
組織が実際に等粒状組織であることが確認される。特に
アスペクト比が1の結晶粒の割合が最も大きいことに注
意すべきである。図3(A)の等粒状組織についてAF
M(原子間力顕微鏡)により粒径分布を求めたところ、
平均粒径として、約120nmの値が得られた。
【0037】これに対し図9は、図3(B)の組織にお
ける各結晶粒のアスペクト比分布を示す。
【0038】図8を参照するに、図3(B)の組織にお
いてはアスペクト比は主に1から3の間に分布し、1.
5以上のものの割合が1.5未満のものの割合よりもは
るかに大きくなっているのがわかる。図3(B)の組織
においてAFMにより粒径分布を求めたところ、約16
0nmの値が得られたが、このように各々の結晶粒が板
状の細長い結晶よりなるため、結晶粒の長軸方向に測っ
た長さの平均値は、前記約160nmの値よりもはるか
に大きくなるものと考えられる。
【0039】以上をまとめると、本発明によるBLT膜
14は、膜中の過剰Biを10%以下、好ましくは3〜
7%の範囲に設定することにより、図3(A)に示すよ
うに(171)配向を主とする等粒状の組織を実現で
き、その結果、従来のPZT膜に匹敵する反転電荷量Q
SWが実現できる。その際、BLT膜14が平均粒径15
0nm以下の等粒状組織を有するため、細長い板状結晶
よりなる場合に比べて表面モフォロジーが改善され、前
記BLT膜14を使って図1に示す強誘電体キャパシタ
を形成した場合にリーク電流が低減され、また疲労特性
も向上する。 [第2実施例]図10は本発明の第2実施例によるFe
RAM20の構成を示す。
【0040】図10を参照するに、FeRAM20はフ
ィールド酸化膜22により画成された素子領域表面に、
チャネル領域CHを挟んで両側に拡散領域21A,21
Bを形成されたp型Si基板21上に形成されており、
前記チャネル領域上にはゲート酸化膜22Aを介してポ
リシリコン層とWSi層とを積層したゲート電極23が
形成されている。
【0041】前記ゲート電極23は両側壁面を側壁酸化
膜により覆われ、さらに前記Si基板21上に前記フィ
ールド酸化膜22および拡散領域21A,21Bを覆う
ように形成された層間絶縁膜24により覆われる。また
前記層間絶縁膜24中には前記拡散領域21Aを露出す
るコンタクトホール24Aが形成され、前記コンタクト
ホール24A中には前記拡散領域21Aとコンタクトす
るWSiなどの導電性プラグ24Bが形成される。
【0042】前記層間絶縁膜24はさらにSiN膜35
により一様に覆われ、前記SiN膜35上には、前記フ
ィールド酸化膜22に対応して厚さが約25nmのTi
膜よりなる密着層26Aと厚さが約175nmのPt膜
よりなる電極層26Bとを積層した下側電極パターン2
6が形成される。
【0043】前記下側電極パターン26上には、10%
未満、好ましくは3〜7%程度の過剰Biを含むBLT
パターン27が約200nmの厚さに形成され、さらに
前記BLTパターン27上には厚さが約100nmのP
t膜よりなる上側電極パターン28が形成される。前記
下側電極パターン26,BLTパターン27および上側
電極パターン28は、BLTパターン27をキャパシタ
絶縁膜とする強誘電体キャパシタを形成する。
【0044】先の実施例でも説明したように、前記BL
Tパターン27を構成するBLT膜は、前記SiN膜2
5上に前記Ti膜26AとPt膜26Bとをスパッタリ
ングにより形成した後、ビスマス2エチルヘキサネー
ト、ランタン3エチルヘキサネートおよびチタニウムテ
トライソプロポキシドとを含む有機金属原料を塗布し、
これを乾燥および仮焼成した後、酸素雰囲気中、700
〜800°C程度の温度で急速熱処理することで結晶化
させることにより、得られる。
【0045】さらに前記Ti膜26A,Pt膜26B、
BLT膜および上側電極パターン28を構成するPt膜
をパターニングして前記強誘電体キャパシタを形成した
後、前記SiN膜25上に前記強誘電体キャパシタを覆
うように層間絶縁膜29を形成し、前記層間絶縁膜29
中に前記上側電極28を露出する第1のコンタクトホー
ル29Aおよび前記導電性プラグ24Bを露出する第2
のコンタクトホール29Bを形成する。さらに、前記層
間絶縁膜29上に、Tiよりなるローカル配線パターン
30を形成し、前記拡散領域21Aと前記上側電極28
とを電気的に接続する。
【0046】かかる構成のFeRAMにおいて、前記B
LTパターン27は先に図3(A)で説明したような等
粒状組織を有し、PZT膜に匹敵する反転電荷量QSW
有する。このため、本実施例によるFeRAM20は情
報を自発分極の形で、安定に保持することができる。ま
た前記BLTパターン27中においては各々のBLT結
晶がほぼ一様な、150nm以下、典型的には120n
m以下の粒径を有するため表面モフォロジーの良い、平
滑な膜表面が得られ、これに伴い先に図6で説明したよ
うにキャパシタリーク電流が抑制される。また、前記B
LT膜27の表面モフォロジーが向上するため、前記強
誘電体キャパシタを層間絶縁膜29により覆ったり、こ
れにコンタクトホール29Aを形成する工程が容易にな
り、半導体装置製造の歩留りが向上する。
【0047】なお、以上の説明ではBLT膜をMOD法
あるいはCSD法により形成する場合について説明した
が、本発明は前記BLT膜をCVD法で形成する場合に
おいても有効である。
【0048】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内におい
て、様々な変形・変更が可能である。 (付記) (付記1) 基板上に形成された、Laを含む層状Bi
酸化物よりなる誘電体膜であって、前記誘電体膜は、前
記層状Bi酸化物結晶の集合よりなり、前記層状Bi酸
化物結晶は、前記誘電体膜中において等粒状組織を形成
することを特徴とする誘電体膜。 (付記2) 前記層状Bi酸化物結晶は、アスペクト比
が1.4以下の結晶を90%以上の割合で含むことを特
徴とする付記1記載の誘電体膜。 (付記3) 前記層状Bi酸化物結晶は、150nm以
下の平均粒径を有することを特徴とする付記1または2
記載の誘電体膜。 (付記4) 前記層状Bi酸化物結晶は、約120nm
の平均粒径を有することを特徴とする付記1〜3のう
ち、いずれか一項記載の誘電体膜。 (付記5) 前記層状Bi酸化物結晶は、<171>方
向に優先的に配向していることを特徴とする付記1〜4
のうち、いずれか一項記載の誘電体膜。 (付記6) 前記層状Bi酸化物結晶はBi4-xLax
312で表される組成を有し、10%未満の割合で過
剰Biを含むことを特徴とする付記1〜5のうち、いず
れか一項記載の誘電体膜。 (付記7) 前記過剰Biは3〜7%の範囲の割合で含
まれることを特徴とする付記6記載の誘電体膜。 (付記8) 前記層状Bi酸化物結晶は、La組成xが
0.2〜0.9の範囲に設定されることを特徴とする請
求項6または7記載の誘電体膜。 (付記9) 基板と、前記基板上に形成された能動素子
と、前記基板上に形成された誘電体膜とを含む半導体装
置であって、前記誘電体膜は、前記層状Bi酸化物結晶
の集合よりなり、前記層状Bi酸化物結晶は、前記誘電
体膜中において等粒状組織を形成することを特徴とする
半導体装置。
【0049】
【発明の効果】本発明によれば、基板上に形成されるB
LT膜の組成を、結晶化工程したBLT膜が等粒状組織
を示すように設定することにより、PZT膜に匹敵する
反転電荷量QSWが実現され、同時にリーク電流が抑制さ
れる。さらにかかる等粒状組織を有するBLT膜をキャ
パシタに使うことにより、半導体装置の製造が容易にな
る。
【図面の簡単な説明】
【図1】本発明の第1実施例による強誘電体キャパシタ
の構成を示す図である。
【図2】図1の強誘電体キャパシタの製造工程を示す図
である。
【図3】(A),(B)は、図1の強誘電体キャパシタ
で使われるBLT膜の組織を示す図である。
【図4】(A),(B)は、図1の強誘電体キャパシタ
で使われるBLT膜のヒステリシス特性を示す図であ
る。
【図5】図1の強誘電体キャパシタで使われるBLT膜
の反転電荷量QSWを示す図である。
【図6】図1の強誘電体キャパシタのリーク電流特性を
示す図である。
【図7】図1の強誘電体キャパシタで使われるBLT膜
のX線回折図形を示す図である。
【図8】図1の強誘電体キャパシタで使われる等粒状組
織を有するBLT膜における結晶粒のアスペクト比の分
布を示す図である。
【図9】板状組織を有するBLT膜における結晶粒のア
スペクト比の分布を示す図である。
【図10】本発明の第2実施例によるFeRAMの構成
を示す図である。
【符号の説明】
10 強誘電体キャパシタ 11,21 基板 12 SiO2膜 13 下側電極層 13A Ti膜 13B Pt膜 14 BLT膜 15 上側電極層 21A,21B 拡散領域 22 フィールド酸化膜 22A ゲート酸化膜 23 ゲート電極 24 層間絶縁膜 24A コンタクトホール 24B 導電性プラグ 25 SiN膜 26A Ti膜 26B Pt膜 26 下側電極パターン 27 BLTパターン 28 上側電極パターン 29 層間絶縁膜 29A,29B コンタクトホール 30 ローカル配線パターン
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K029 AA06 BA13 BA17 BA50 BB02 BB07 BC00 CA05 5F058 AA07 AD10 AF04 AG01 AH01 5F083 JA15 JA17 JA35 JA38 JA39 MA06 MA17 PR23 PR33 PR34

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された、Laを含む層状B
    i酸化物よりなる誘電体膜であって、 前記誘電体膜は、前記層状Bi酸化物結晶の集合よりな
    り、 前記層状Bi酸化物結晶は、前記誘電体膜中において等
    粒状組織を形成することを特徴とする誘電体膜。
  2. 【請求項2】 前記層状Bi酸化物結晶は、アスペクト
    比が1.4以下の結晶を90%以上の割合で含むことを
    特徴とする請求項1記載の誘電体膜。
  3. 【請求項3】 前記層状Bi酸化物結晶は、150nm
    以下の平均粒径を有することを特徴とする請求項1また
    は2記載の誘電体膜。
  4. 【請求項4】 前記層状Bi酸化物結晶はBi4-xLax
    Ti312で表される組成を有し、10%未満の割合で
    過剰Biを含むことを特徴とする請求項1〜3のうち、
    いずれか一項記載の誘電体膜。
  5. 【請求項5】 基板と、 前記基板上に形成された能動素子と、 前記基板上に形成された誘電体膜とを含む半導体装置で
    あって、 前記誘電体膜は、前記層状Bi酸化物結晶の集合よりな
    り、 前記層状Bi酸化物結晶は、前記誘電体膜中において等
    粒状組織を形成することを特徴とする半導体装置。
JP2000199716A 2000-06-30 2000-06-30 誘電体膜および半導体装置 Withdrawn JP2002026001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000199716A JP2002026001A (ja) 2000-06-30 2000-06-30 誘電体膜および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000199716A JP2002026001A (ja) 2000-06-30 2000-06-30 誘電体膜および半導体装置

Publications (1)

Publication Number Publication Date
JP2002026001A true JP2002026001A (ja) 2002-01-25

Family

ID=18697695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000199716A Withdrawn JP2002026001A (ja) 2000-06-30 2000-06-30 誘電体膜および半導体装置

Country Status (1)

Country Link
JP (1) JP2002026001A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235092A1 (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235092A1 (ja) * 2018-06-06 2019-12-12 ソニー株式会社 強誘電記憶装置

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3258899B2 (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
JP2004214569A (ja) 強誘電体キャパシタ及びその製造方法、並びに半導体装置
JPWO2007116442A1 (ja) 半導体装置及びその製造方法
US7473565B2 (en) Semiconductor device and method of manufacturing the same
JP3971645B2 (ja) 半導体装置の製造方法
JP3745553B2 (ja) 強誘電体キャパシタ、半導体装置の製造方法
US6495412B1 (en) Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
JP2001237402A (ja) 構造化された金属酸化物含有層および半導体構造素子の製造方法
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
JP3294214B2 (ja) 薄膜キャパシタ
JP3363091B2 (ja) 誘電体メモリの製造方法
JP2002026001A (ja) 誘電体膜および半導体装置
JP2009105223A (ja) 半導体装置及びその製造方法
JP2001139313A (ja) 酸化物膜の製造方法と強誘電体メモリの製造方法
JP2000174228A (ja) 半導体集積回路及びその製造方法
JP2001028426A (ja) 半導体装置およびその製造方法
JP2004207628A (ja) 半導体記憶装置およびその製造方法
JP2003197772A (ja) キャパシタ、半導体記憶装置およびその製造方法
JP2004296919A (ja) キャパシタ製造方法、メモリ装置、及び電子機器
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
JP4167792B2 (ja) 半導体装置及びその製造方法
US20010018132A1 (en) Method for producing very thin ferroelectric layers
JP2000077616A (ja) 誘電体素子およびその製造方法並びに半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070904