JP2002016182A - 配線基板、半導体装置およびパッケージスタック半導体装置 - Google Patents
配線基板、半導体装置およびパッケージスタック半導体装置Info
- Publication number
- JP2002016182A JP2002016182A JP2000194732A JP2000194732A JP2002016182A JP 2002016182 A JP2002016182 A JP 2002016182A JP 2000194732 A JP2000194732 A JP 2000194732A JP 2000194732 A JP2000194732 A JP 2000194732A JP 2002016182 A JP2002016182 A JP 2002016182A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring board
- semiconductor
- terminal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
時での接続不良を軽減できる配線基板およびそれを用い
た半導体装置並びにそれを用いたパッケージスタック半
導体装置を提供する。 【解決手段】 絶縁基板13の一面に、上記接続のため
のターミナル部5を設ける。外部接続用端子のランド部
6を絶縁基板13に設ける。絶縁基板13の両面に、そ
れぞれ、ターミナル部5とランド部6とを電気的に接続
するための各配線パターン4、4’を設ける。配線パタ
ーン4’が設置された絶縁基板13上の、ターミナル部
5に対応した位置に、ワイヤボンド性を向上させるため
の支持パターン9を形成する。
Description
に適した、ほぼチップサイズにまで小型化された半導体
装置、およびそのための配線基板、並びに、上記半導体
装置を複数有するパッケージスタック半導体装置に関す
るものである。
るものとして、また、組立工程の自動化に適合するもの
として、QFP(Quad Flat Package)型やBGA(Ball
GridAllay)型のCSP(Chip Size Package)式半導体
装置が広く用いられている。
搭載されている半導体チップ(半導体素子)の信号処理
の高速化・高機能化により、外部接続用端子の数がより
多く必要になってきている。このような場合、各外部接
続用端子を半導体装置の底面に2次元的にそれぞれ配置
したBGA型が多く採用されている。
体チップの回路形成面を上にして、半導体チップと配線
基板とをワイヤボンド方式にて結線し、上記配線基板上
の配線パターンを経由して、上記半導体チップを外部接
続用端子と導通させているものが、従来、知られてい
る。
しては、特開平9−121002号公報に開示されたも
のが知られている。このような構造の半導体装置は、図
20に示すように、Cu箔により配線パターンが形成さ
れた、配線基板67上に半導体チップ52を搭載し、半
導体チップ52と配線基板67とをAuワイヤ53によ
り接続し、トランスファーモールド法により封止して樹
脂封止部61を形成し、外部接続用端子60として、は
んだボールをリフロー処理によりランド部56上に形成
したものである。
器等へのメモリ等の付加価値や容量の増大のために、1
つの半導体装置内に複数の半導体チップを搭載した半導
体装置が知られている。例えば、複数個の半導体チップ
を横に配列し搭載したマルチチップモジュールがある
が、半導体チップを横に並べて配列するために搭載する
半導体チップの総面積よりも小さな半導体装置の作製は
不可能である。
せ、1つの半導体装置内に搭載することにより実装密度
を高めている構造の半導体装置(以下、スタックドパッ
ケージという)が知られている。
は、特開平11−5221号公報に開示されたものが挙
げられる。上記スタックドパッケージは、図21に示す
ように、電気絶縁性を有する配線基板67上に各半導体
チップ52a、52bを表面側に搭載し、上記配線基板
67の裏面側のランド部56上にマトリックス状に外部
接続用端子60をそれぞれ備えた、半導体チップ52
a、52bとほぼ同サイズのCSP構造を有するもので
ある。
以下の通りである。まず、配線基板67上に第一の半導
体チップ52bを、その回路形成面を上にしてダイボン
ドし、その上に第二の半導体チップ52aをダイボンド
する。その後、各半導体チップ52a、52bと配線基
板67のターミナル部55とをワイヤボンド法によるA
uワイヤ53で接続する。さらに、各半導体チップ52
a、52bおよびAuワイヤ53をトランスファーモー
ルド法による樹脂封止部61により封止し、外部接続用
端子60として、はんだボールをリフローによりランド
部56上に形成して、前記半導体装置が得られる。
52a、52bの種類および外部接続用端子60の引き
出し位置等から、前述の半導体装置のように1層の配線
パターンを有する配線基板67では、配線引回しが不可
能になることがあるから、図22に示すように、両面に
Cuからなる配線パターンをそれぞれ有する、多層の配
線基板68が使用されることがある。
基板63の半導体チップ2の搭載面(以下、A面とい
う)側だけではなく、外部接続用端子60の形成面(以
下、B面という)にも配線パターンが形成され、通常、
ソルダーレジスト57によって保護されている。
は、図23に示すように、半導体チップ52とターミナ
ル部55とをワイヤボンドにより接続する時に、上記タ
ーミナル部55に対し絶縁基板63の厚さ方向に接続の
ために荷重を印加すると、上記絶縁基板63が変形する
ことにより、十分な荷重を上記ターミナル部55に印加
できず、ワイヤボンド性が低下して、半導体チップ52
とターミナル部55との間において電気的な接続不良を
生じ易いという問題を生じている。
に配線パターンを有する配線基板67の場合、通常、配
線基板67のB面は、配線パターンおよび配線パターン
の保護のためのソルダーレジストが形成されていないの
で、平坦なものである。
配線基板67の場合、上記B面が、平坦であるから、ワ
イヤボンドを行うときに、ワイヤボンダーのステージ上
に上記B面を下にして置き、ターミナル部55に対し荷
重を印加しても、荷重が十分にステージにて支持される
ので、荷重位置の配線基板67が変形することは防止さ
れている。
層の配線基板68の場合には、配線基板68のB面にも
配線パターンが形成され、その上にソルダーレジスト5
7が塗布されている。このような場合、B面上には配線
パターンの有無、ソルダーレジスト57の有無により凸
部が生じる。
厚が0.2mm以上程度と比較的厚い場合には、この凸
部の形成は何ら問題にならない。しかし、基板厚が0.
2mm未満、特に0.1mm以下になると、絶縁基板6
3の剛性が低下してくるために、半導体装置の組立時に
以下のような問題が生じる。
プ52をダイボンドして搭載した後、ワイヤボンド法に
よって、半導体チップ52と配線基板68のターミナル
部55との間の電気的接続を行う。
された半導体チップ52の裏面となる、B面上に凸部が
あると、図23に示すように、ワイヤボンド時に矢印
(絶縁基板63の厚さ方向)の方向に荷重をワイヤボン
ド用のターミナル部55に印加すると、絶縁基板63が
厚さ方向に変形する。これにより、上記従来では、ワイ
ヤボンド時に十分な荷重を印加できなくなり、ワイヤボ
ンド性が低下して、半導体チップ52と配線基板68間
の電気的な接続不良を生じ易いという問題を招来してい
る。
上の課題を解決するために、絶縁基板の第一面に、ワイ
ヤボンド法により接続されるターミナル部と、絶縁基板
に、外部接続用端子のランド部と、上記第一面と第一面
の反対面である第二面とに、ターミナル部とランド部と
を電気的に接続するためにそれぞれ設けられた配線パタ
ーンとを有し、上記第二面における、ターミナル部に対
応した位置に、ワイヤボンド性を向上させるための支持
パターンが形成されていることを特徴としている。
決するために、絶縁基板の第一面に、ワイヤボンド法に
より接続されるターミナル部と、上記第一面に、外部接
続用端子のランド部と、上記第一面の反対面である第二
面に半導体装置間接続用ランド部と、上記第一面と第二
面とに、ターミナル部とランド部および半導体装置間接
続用ランド部とを電気的に接続するためにそれぞれ設け
られた配線パターンとを有し、上記第二面における、タ
ーミナル部に対応した位置に、ワイヤボンド性を向上さ
せるための支持パターンが形成されていることを特徴と
している。
題を解決するために、絶縁基板の第一面に、フリップチ
ップ接続用のターミナル部と、上記第一面に、外部接続
用端子のランド部と、上記第一面の反対面である第二面
に、半導体装置間接続用ランド部と、上記第一面と第二
面とに、ターミナル部とランド部および半導体装置間接
続用ランド部とを電気的に接続するためにそれぞれ設け
られた配線パターンとを有し、上記第二面における、タ
ーミナル部に対応した位置に、接続信頼性を向上させる
ための支持パターンが形成されていることを特徴として
いる。
題を解決するために、絶縁基板の中央部に半導体チップ
搭載用の貫通孔部と、絶縁基板の第一面に、半導体チッ
プに対しワイヤボンド法により接続されるターミナル部
と、上記第一面に、外部接続用端子のランド部と、上記
第一面の反対面である第二面に半導体装置間接続用ラン
ド部と、上記第一面と第二面とに、ターミナル部とラン
ド部および半導体装置間接続用ランド部とを電気的に接
続するためにそれぞれ設けられた配線パターンとを有
し、上記第二面における、ターミナル部に対応した位置
に、ワイヤボンド性を向上させるための支持パターンが
形成されていることを特徴としている。
部とを電気的に接続するための配線パターンを第一面と
第二面とにそれぞれ設けたことにより、例えば、入出力
端子の数が多い半導体チップを搭載した場合でも、ター
ミナル部とランド部とを、上記各配線パターンにより確
実に接続できて、その上、上記構成では、ターミナル部
へのワイヤボンド時やフリップチップ接続時にターミナ
ル部が絶縁基板の厚さ方向に荷重されて押圧されても、
ターミナル部に対応した位置に設けられた支持パターン
により支持されて、上記絶縁基板の変形を軽減できるの
で、ワイヤボンド時やフリップチップ接続時の荷重を確
保でき、従来より、ワイヤボンドやフリップチップ接続
での接続信頼性を向上できる。
は、半導体チップ搭載用に、耐熱性のフィルムが、貫通
孔部における第二面側の開口を覆うように設けられてい
てもよい。上記構成によれば、上記フィルムにより、半
導体チップを貫通孔部に搭載し易くなる。
は、半導体チップ搭載用に、金属箔が、貫通孔部におけ
る第二面側の開口を覆うように設けられていてもよい。
上記構成によれば、上記金属箔により、半導体チップを
貫通孔部に搭載し易くなると共に、上記金属箔によっ
て、半導体チップの裏面側の保護、電磁波遮蔽および放
熱性向上を図れる。
形状は、ターミナル部の形状に対応していることが望ま
しい。上記構成によれば、ワイヤボンド時やフリップチ
ップ接続時における、支持パターンによる絶縁基板の変
形を、より確実に回避することが可能となる。
ド部と接続されていてもよい。上記構成によれば、支持
パターンを配線パターンとしても用いることができて、
配線基板の作製を簡素化できる。
多層にて有していてもよい。上記構成によれば、配線パ
ターンを多層にて有することにより、例えば、半導体チ
ップの入出力端子の数が増大化しても、ターミナル部と
ランド部との間での配線パターンでの接続を確保でき
る。
面上の配線パターンの絶縁基板上での高さに基づいて設
定されていることが望ましい。上記構成によれば、ワイ
ヤボンド時やフリップチップ接続時における、絶縁基板
の支持パターンでの支持をより確実化できて、ワイヤボ
ンドやフリップチップ接続での接続信頼性を向上でき
る。
するために、ワイヤボンド法により接続されるターミナ
ル部を備えた上記配線基板に対し半導体チップが搭載さ
れ、配線基板と半導体チップとの間の電気的接続を行う
ボンディングワイヤ部が設けられ、上記半導体チップの
回路形成面および上記ボンディングワイヤ部を封止する
樹脂封止部が設けられ、半導体チップを外部と接続する
ための導電部材がランド部上に形成されていることを特
徴としている。
した位置に支持パターンを有する配線基板を用いたこと
により、ボンディングワイヤ部によるワイヤボンドの接
続信頼性を向上できて、信頼性を改善することができ
る。
解決するために、フリップチップ接続される上記配線基
板に対し、半導体チップが、配線基板と半導体チップと
の間をフリップチップ接続により電気的に接続して搭載
され、上記半導体チップの回路形成面を封止する樹脂封
止部が設けられ、半導体チップを外部と接続するための
導電部材がランド部上に形成されていることを特徴とし
ている。
した位置に支持パターンを有する配線基板を用いたこと
により、フリップチップ接続の接続信頼性を向上でき
て、信頼性を改善することができる。
が複数個、平面的にまたは立体的に配線基板上に搭載さ
れていてもよい。上記構成によれば、絶縁基板の両面に
配線パターンを有しているので、半導体チップを複数備
えて、上記各半導体チップの入出力端子の数が増大して
も、容易に対応でき、かつ、上記各半導体チップの外部
との電気的接続に関する信頼性を向上できる。
応した、補強用突出部が、配線基板上に形成されていて
もよい。
いに、配線基板の厚さ方向に積層して、隣り合う各半導
体装置間を外部接続用端子により互いに電気的に接続し
たとき、上記補強用突出部を設けたことにより、上記両
者間での電気的接続を維持できるので、各半導体装置間
での接続信頼性を向上できる。
は、前記の課題を解決するために、上記半導体装置が、
複数、はんだ接合により互いに積層されていることを特
徴としている。
例えば、配線基板の厚さ方向に互いに重ね合わせ、各半
導体装置の外部接続用端子をはんだ接合により接続する
ことにより、各半導体装置を互いに積層させて接続する
ことができる。
続信頼性が向上した配線基板を有する半導体装置を用い
ているので、接続信頼性を向上できる。
ては、外部に露出する半導体装置の外部接続用端子にお
ける、はんだの融点は、他の半導体装置の外部接続用端
子における、はんだの融点より低く設定されていてもよ
い。
て互いに電気的に接続するときには、他の半導体装置の
外部接続用端子における、はんだの融点に合わせてリフ
ロー処理することにより、上記接続が可能となる。一
方、外部接続用端子が外部に露出する半導体装置の外部
接続用端子を、例えば外部の実装基板との電気的な接続
には、他の半導体装置の外部接続用端子における、はん
だの融点より低い温度設定でできるので、他の各半導体
装置間でのはんだの溶融を抑制できて、それらの間での
電気的接続を確保できる。
互いに隣り合う半導体装置間の空隙に、固定用樹脂が注
入されていてもよい。上記構成によれば、固定用樹脂に
より、各半導体装置の変形や振動を抑制できて、より信
頼性を改善できる。
ては、各半導体装置の外部接続用端子の配置は、少なく
とも共通する外部接続用端子については互いの位置を考
慮して設定されていることが望ましい。
部接続用端子については互いの位置を考慮して設定する
ことにより、互いに積層される各半導体装置間の電気的
な接続を確実化でき、かつ、作製を容易化できる。
ては、少なくとも2つの各半導体装置の外形寸法は、互
いに異なるように設定されていてもよい。
体装置には、入出力端子数の多いロジック回路用の半導
体チップを配し、上記半導体装置より外形寸法の小さい
半導体装置には、入出力端子数の少ないメモリー回路用
の半導体チップを配することができる。
外部接続用端子が外部に露出する半導体装置の外形寸法
は、他の半導体装置の外形寸法より大きいことが好まし
い。
に露出する半導体装置には、入出力端子数が多い、ロジ
ック回路用の半導体チップを配し、他の半導体装置に
は、入出力端子数がロジック回路用の半導体チップより
少ないメモリー回路用の半導体チップを配することがで
きる。
設定できる、外形寸法の大きい半導体装置を外部に露出
して配置できるので、互いに積層された各半導体装置と
外部との電気的接続を確実できる。
1ないし図19に基づいて説明すれば、以下の通りであ
る。
の実施の形態に係る半導体装置の断面図、図2に上記半
導体装置に用いた、本発明に係る第一の実施の形態の配
線基板のA面〔図2(a)を参照〕、およびB面〔図2
(b)を参照〕の配線パターンを示す。
図1に示すように、上記配線基板1と、半導体チップ2
と、Auワイヤ(ボンディングワイヤ部)3と、ソルダ
ーレジスト7と、外部接続用端子部10と、樹脂封止部
11とを有するものである。上記半導体チップ2として
は、例えば、CPU(Central Processing Unit)やメモ
リ等の集積回路(LSI:Large Scaled Integrated cir
cuit)が挙げられる。
イボンドにより搭載されている。Auワイヤ3は、ワイ
ヤボンド法により配線基板1上のターミナル部5と半導
体チップ2とを電気的接続を行うものである。樹脂封止
部11は、トランスファーモールド法により、上記半導
体チップ2およびAuワイヤ3を封止樹脂によって覆う
ことにより保護するためのものである。
導体チップ2の搭載部位の面(以下、A面13aとい
う)とは反対面(以下、B面13bという)に形成され
た、後述するランド部6上に、はんだボールをリフロー
処理により形成してなるものである。
すように、例えば、基材厚0.06mmのガラスエポキ
シ材からなる絶縁基板13に対し、半導体チップ2を外
部と接続するための、導電性のランド部6が複数、上記
半導体チップ2の入出力端子の数に合わせて、例えばマ
トリクス状に、それぞれ、B面13b上に形成されてい
る。
搭載部位の面である、A面13aの周辺部に、半導体チ
ップ2の上面端子と電気的に接続される、ワイヤボンド
用の導電性、例えばCu箔からなるターミナル部5が、
複数、半導体チップ2の入出力端子の数に合わせて、そ
れぞれ、並設されている。
ランド部6と、それに対応するターミナル部5とをそれ
ぞれ電気的に接続するための配線パターン4が、導電性
金属箔、例えばCu箔により形成されている。このた
め、配線パターン4の先端部と、ランド部6とを電気的
に接続するために、上記先端部とランド部との間の絶縁
基板13にスルーホール部8が形成されており、そのス
ルーホール部8に、銀や金等によるメッキまたは導電性
ペーストが充填された接続部17が形成されている。
反対面であるB面13b上には、A面13a上での配線
パターン4では配線しきれない、ランド部6と、それに
対応するターミナル部5とをそれぞれ電気的に接続する
ための配線パターン4’が、導電性金属箔、例えばCu
箔により形成されている。
配線パターン4を介して、対応するランド部6に接続す
るために、絶縁基板13には、スルーホール部8aが、
上記配線パターン4’に応じて穿設されている。このス
ルーホール部8aでは、図示しないが、導電体、例えば
Cuからなるハトメや、上記メッキや導電性ペースト等
により、スルーホール部8aに達する配線パターン4お
よび配線パターン4’を互いに電気的に接続するように
なっている。よって、A面13aの配線パターン4は、
前記ターミナル部5から、上記スルーホール部8aを介
して対応するランド部6への配線パターンも含むものと
なっている。
B面13b上における、各ターミナル部5が形成されて
いる位置に相対する位置(対面する位置)に、ランド部
6や配線パターン4’の高さに基づく高さ、より好まし
くは同じ高さを有する支持パターン9が、二辺部の全タ
ーミナル部5と一辺部毎にそれぞれ相対する略帯状のダ
ミーパターンとして形成されている。また、上記支持パ
ターン9を、B面13b上に形成された凸部の内、最も
B面13b上にて高いものに応じて、より好ましくは合
わせて形成してもよい。
ン4’をエッチング等により形成するときに、A面13
a上のターミナル部5を形成するためのエッチングパタ
ーンを援用して、同時に作製でき、かつ、高さを合わせ
ることも容易にできることから、ランド部6や配線パタ
ーン4’と同様な素材であることが好ましい。
A面13a上に、半導体チップ2を搭載し、その半導体
チップ2の上面(下面は絶縁基板13にダイボンドされ
る)の回路形成面の各入出力端子(図示せず)と、絶縁
基板13の各ターミナル部5とがワイヤボンド法を用い
たAuワイヤ3によりそれぞれ電気的に接続されるもの
である。
のステージ上に配線基板1を吸着により固定したり、ク
ランパーによる挟持によって配線基板1を押圧して固定
したりすることにて行われる。配線基板1が十分な剛性
を有しているときは、配線基板1のB面13bに配線パ
ターン4’等による凹凸があり十分な固定ができなくと
も、ワイヤボンド接続のときに配線基板1に対し荷重を
印加した場合に、上記配線基板1が変位することは防止
されており、十分に電気的接続信頼性の高いワイヤボン
ド接続が得られる。
板1のように、絶縁基板13の基板厚が、例えば0.0
6mmと薄く、上記絶縁基板13の剛性が小さい場合に
は、各ターミナル部5の部分を十分に固定できないと、
ワイヤボンド法により荷重を絶縁基板13上の各ターミ
ナル部5に対し印加したとき、上記絶縁基板13が厚さ
方向に変位し、荷重不良のため十分なワイヤボンド接続
が得られない。
面13aにのみ配線パターン4が形成されている場合、
B面13bが平坦であるため、上記配線基板1の絶縁基
板13の厚さが薄い場合でも、ワイヤボンダーへの絶縁
基板13の固定が十分にできるため、ワイヤボンド性の
低下は回避されている。
配線基板1の基板厚は薄く、かつ、B面13b上にも配
線パターン4’等が形成されているため、配線基板1の
B面13b上に凹凸が生じている。仮に、配線基板1の
全域を固定できないとしても、ワイヤボンドされるター
ミナル部5に相対するB面13bは最低限固定する必要
がある。
ーミナル部5に相対する位置のB面13bに、B面13
b上に形成された配線パターン4’等の高さを考慮して
形成された支持パターン9を有しているので、上記のよ
うなワイヤボンド時において、上記荷重を上記支持パタ
ーン9にて支えることができて、荷重時の絶縁基板13
の変形(弾性変形または塑性変形)を防止できる。
ヤボンド時に荷重を、設定値に正確に印加できるので、
Auワイヤ3とターミナル部5との電気的な接続を確実
化できる。
5に相対するB面13bの位置に形成される支持パター
ン9は、押圧位置での絶縁基板13の変形を防止するよ
うに上記絶縁基板13をワイヤボンダーのステージ上で
支持できるものであればよく、前述のダミーパターンに
限定されるものではなく、ランド部6と接続させた配線
パターン4’を用いてもよく、また、図2(c)に示す
ように、形成された支持パターン9は、複数に、例え
ば、各ターミナル部5の配列に応じて分割されて形成さ
れていてもよい。
る第二の実施の形態の半導体装置の断面図(a)、上面
図(b)、下面図(c)を示す。本第二の実施の形態の
半導体装置は、図3に示すように、配線基板1上の各タ
ーミナル部5に対し、半導体チップ2を、例えば異方性
導電膜19により、フリップチップ接続して、配線基板
1と半導体チップ2との間を電気的に接続し、かつ互い
に固定したものである。
0は、半導体チップ2の搭載面と同一面つまりA面13
aの外部接続用端子の各ランド部6上に、はんだボール
をリフロー接続して形成されている。このため、A面1
3aには、各ターミナル部5と、各ランド部6とを電気
接続するための各配線パターン4が形成されている。
は、例えば0.1mm以下のガラスエポキシ材からなる
絶縁基板13のB面13b上に、半導体装置間の接続用
に、半導体装置間接続用ランド部6’が、上記各ランド
部6の対面する位置に、それぞれ形成されている。上記
の対面する、ランド部6と、半導体装置間接続用ランド
部6’とは、スルーホール部8の接続部17を介して、
電気的に互いに接続されている。よって、相対する位置
にある各ランド部6、6’は、それぞれ、同じ電気信号
を有するように配線されている。
ける、半導体チップ2をフリップチップ接続する領域の
反対側の面であるB面13bに、フリップチップ接続時
の圧力が半導体チップ2と配線基板1の各ターミナル部
5との間の各接続点に十分にかかるように、前述と同様
な支持パターン9が、半導体装置間接続用ランド部6’
を考慮、つまりその高さを考慮して形成されており、よ
って、フリップチップ接続時における、上記B面13b
の平坦性を確保している。
ン9を設けたことによって、半導体チップ2と配線基板
1の各ターミナル部5との電気的な接続を確実化できる
ものとなっている。
三の実施の形態に係る半導体装置の断面図(a)、上面
図(b)、下面図(c)を示す。なお、上記の第二およ
び第三の各実施の形態と同様な機能を有する部材につい
ては、同一の部材番号を付与して、それらの説明を必要
がないかぎり省いた。
4、図6および図7に示すように、半導体チップ2の搭
載用としての、貫通孔部13cが形成された配線基板1
と、半導体チップ2をAuワイヤ3により接続され、A
uワイヤ3および半導体チップ2の回路形成面が樹脂封
止部11により封止され、外部接続用端子部10は、樹
脂封止面と同一面に形成されている。
装置の製造方法を以下に図5に基づいて説明する。ま
ず、絶縁基板13のほぼ中央部に、半導体チップ2の搭
載用の、略矩形に穿設された貫通孔部13cを形成した
配線基板1を用いる。このような貫通孔部13cを有す
る配線基板1の片面に対し、接着剤面を備えたフィルム
12を上記接着剤面により貼り付ける。
ルム12上に半導体チップ2を搭載する。このとき、半
導体チップ2の各入出力端子の形成面の反対面(以下、
背面という)が上記接着面に接着されている。
ップ2と絶縁基板13のターミナル部5との間をAuワ
イヤ3によって電気的に接続し、半導体チップ2の回路
形成面とAuワイヤ3とを覆うように樹脂封止した樹脂
封止部11を形成する。
ペースト印刷後、リフローを実施し、外部接続用端子部
10を形成する。次に、ダイシング切断装置を用いて、
個々の半導体装置に分割する。個片に分割後、ピックア
ップしてトレイに収納する。
る。図5に本第三の実施の形態に係る半導体装置の製造
工程の各工程を示す。図6に上記半導体装置に用いる両
面配線の配線基板1の断面図を、図7に両面の配線パタ
ーン4の例を示す。
6mm〜0.1mmのガラスクロス入りエポキシ材で、
半導体チップ搭載部分である貫通孔部13cをルーター
・金型等で穴あけ加工する。
ターン4、4’を両面に有し、両面の、互いに対応する
各配線パターン4、4’はスルーホール部8の接続部1
7によって接続されている。さらに、絶縁基板13にお
ける、各ターミナル部5の形成面に、外部接続用端子で
あるランド部6が、その反対面に、半導体装置間接続用
ランド部6’がそれぞれ形成されている。
5が形成されている反対側の面には、前述と同様な支持
パターン9を配置し、ワイヤボンド性を向上させてい
る。
で配列され、その径が0.2mm〜0.3mmである。
両面の各ランド部6、6’間の接続を行うスルーホール
部8は、図6中に示すように、ランド部6下にあるパッ
ドオン構造でもよいし、ランド部6と別の位置に配置し
配線パターン4により接続を行った構造でもよい。上記
各ランド部6、6’およびワイヤボンド用のターミナル
部5以外の配線は、ソルダーレジスト7が塗布され保護
されている。配線基板1の仕上がり厚さは、0.1mm
〜0.2mm程度となる。
説明すると、図5に示すように、上記絶縁基板13の両
面に各配線パターン4、4’を有する配線基板1の、半
導体チップ搭載用の貫通孔部13cに、半導体チップ2
を搭載できるように予めフィルム12を貼り付けてお
き、上記貫通孔部13c内のフィルム12上に半導体チ
ップ2を搭載する。フィルム12は、半導体装置の組立
の各工程での熱履歴に対して十分な耐熱性を有するもの
が望ましい。また、フィルム12は、半導体チップ2を
固定し、また、絶縁基板13に容易に貼り付けるため
に、片面に接着成分を備えたものが望ましい〔図5
(a)参照〕。
間をワイヤボンド法すなわちAuワイヤ3により接続す
る。半導体装置を薄型にするために、超低ループのワイ
ヤボンド法を用いる。ワイヤボンド法を用いると半導体
チップ2と配線基板1との接続に柔軟性を備えさせるこ
とができる。
ポイントボンディング法等の他の接続方法を用いたとき
は、半導体チップ2の種類毎に配線基板1の設計を行う
必要があるが、ワイヤボンド法を用いるとチップシュリ
ンク等による半導体チップ2のパッドピッチの変更や、
メモリ等の端子配列が標準化された半導体チップ2等
で、新たな基板設計を行う必要が無い〔図5(b)参
照〕。
を樹脂封止して樹脂封止部11を形成する。従来より用
いられているトランスファーモールド法を用いて、半導
体チップ2の回路形成面を片面封止する。封止方法は特
にトランスファーモールド法でなくてもよく、ポッティ
ングにより描画法やスクリーンマスクを用いた印刷法で
実施してもよい〔図5(c)参照〕。
1のモールド封止面と同一の面上のランド部6上に、は
んだペーストを印刷後、リフローにより半球状に形成さ
せて成される。また、外部接続用端子部10の形成は、
はんだペーストの代わりに、はんだボールを用いて、通
常のBGAと同様のボール搭載法で実施してもよい〔図
5(d)参照〕。
グにより半導体装置を個片化する〔図5(e)参照〕。
半導体装置を個片化する方法は、ダイシング法に限定さ
れるものではなく、ルーターや金型による切断も可能で
ある。また、配線基板1の個々の半導体装置装置間に予
めスリットを形成しておき、そのスリットから切断する
方法も有効である。本第三の実施の形態の半導体装置に
おいては、外部接続用端子部10の厚みを0.1mm〜
0.15mm程度に設定することで、厚み約0.2mm
〜0.3mmでの製造が可能である。
実施の形態としての積層半導体装置(以下、パッケージ
スタック半導体装置という)について以下に説明する。
導体装置は、ランド部6や半導体装置間接続用ランド部
6’を配線基板1の両面に露出してそれぞれ有するため
に、半導体チップ2のサイズや種類に関係なく、半導体
装置の外形サイズおよび外部接続用端子部10の配置
を、互いに考慮して、例えば統一することにより、各半
導体装置を互いに積層し、各半導体装置間を電気的に接
続することで、2個以上の各半導体装置を、1個の前記
パッケージスタック半導体装置として使用することがで
きる。
8に示すように、最上段に位置する半導体装置211 か
ら順に外部接続用端子部10を上(投入口に向けて)に
して、各半導体装置211 〜213 をパッケージスタッ
ク化用トレイ14に収納し、リフロー処理により、互い
に、はんだ接続されたものである。このようなパッケー
ジスタック半導体装置は、このまま1個の積層半導体装
置として使用してもよいし、リフロー接続後に、はんだ
接続部以外の半導体装置211 〜213 間の空隙部に、
後述する固定用の樹脂を注入することで、より信頼性の
高いものとすることが可能になる。
時、パッケージスタック半導体装置の何段目として使用
されるかが決まっている場合には、最下段(つまり、外
部接続用端子部10が露出していて、外部と接続される
半導体装置)に使用される半導体装置21N (Nは積層
数)の外部接続用端子部10には通常用いられるSn−
Pbのはんだを使用し、2段目以上に使用される各半導
体装置211 〜21N- 1 には、上記Sn−Pbのはんだ
の融点より、高融点のはんだを使用するのが好ましい。
て互いに電気的に接続するときのリフロー処理を、高融
点のはんだに合わせた温度条件で実施し、最下段の半導
体装置21N への実装基板搭載時のリフロー処理を通常
の条件で実施することで、各半導体装置211 〜21
N-1 間の接続を行っているはんだの溶融・流失を最小限
に抑制できる。
…を個片化する前にフレーム状態の集合半導体装置22
のまま、半導体装置21…の積層を行うこともできる。
このまま個片に、図9中破線にて示した切断線にて切断
してもよいし、個片化を行う前に各フレーム間に固定用
の樹脂の注入を行うと、切断部分に各半導体装置21…
間の空隙が無くなり、より安定した切断に効果的であ
る。
ージスタックを行ったパッケージスタック半導体装置の
断面図を図10(a)に示す。また、図10(b)に固
定用樹脂15を注入した形態の断面図を示す。同じ半導
体チップ2を搭載した半導体装置21を互いに積層した
場合、各半導体装置21…の外部接続用端子部10の配
列を、チップセレクト用端子を除いて、同じ位置に設定
しておくと、上段の半導体装置21の信号を下段の半導
体装置21の半導体装置間接続用ランド部6’を介して
外部基板と接続できる。
するとき、それぞれの半導体装置21を識別するため
に、各半導体装置21…にチップセレクト用端子をそれ
ぞれ設けることが望ましい。
21…の数と同じ数以上のチップセレクト用端子を、配
線基板1に配置しておくと、ワイヤ接続の変更のみで同
一の配線基板1を用いて製造した半導体装置21同士で
の積層が可能である。図11(b)に4段の積層の場合
の一例を示す(仮に、最下段の半導体装置21より順に
第1段、第2段…とする)。
体装置21をパッケージスタックする場合は積層毎に新
たな基板設計を行う必要が無く、ワイヤボンド位置の変
更のみで積層位置を変えることができる。ワイヤボンド
法以外のフリップチップ接続法やインナーリードボンド
法等を用いて半導体チップ2と配線基板1との間の電気
的接続を行う方法では、ワイヤボンド法のように同じ配
線基板1を用いて接続端子を変更することはできない。
接続用のターミナル部5付近の配線23を、図11
(a)のように設定すると、各半導体装置21…の配線
基板1に切欠部や貫通穴部を設け、配線23を切断する
ことで、パッケージスタック位置を設定することができ
る。
使用するときには、図中のターミナル部5Aにワイヤボ
ンドを行い、C部の配線23を切断する。一方、チップ
セレクトBとして使用するときにも、ターミナル部5A
に接続し、D部の配線23を切断する。これにより、同
一の半導体チップ2と配線基板1を用いて作製した半導
体装置21同士を積層させても、電気的、外観的共に判
別可能になる。配線基板1への切欠部や貫通穴部の加工
は、配線基板1への加工時に行ってもよいし、半導体装
置21を個片化させるときに行ってもよいし、半導体装
置21の個片化後に行ってもよい。
る各半導体装置21の個数より少ない端子数でチップの
識別が可能になり、ワイヤボンドのためのターミナル部
5の数を減らすことが可能になる。また、半導体装置2
1の外観も異なるために容易に識別が可能になる。
列が似通ったチップが存在するとき、図12に示すよう
な配線基板1を用い、チップ搭載部の貫通孔部13cの
大きさを変えることにより、新たな基板設計を省いて、
同一の配線基板1に対する、用いることができる半導体
チップ2の種類を増加させることが可能となる。
図中の中央の実線内を、貫通孔部13cとして穴あけ加
工し、配線基板1の内側のワイヤボンド用のターミナル
部5を用いる。一方、半導体チップ2のサイズが大きい
場合には、上記実線で示した貫通孔部13cの外形寸法
より大きい外形寸法を有する、破線内を貫通孔部13c
として穴あけ加工し外側のターミナル部5を用いればよ
い。
て、外部接続用端子部10のためのランド部6を配置し
ていない外周辺部に、ランド部6上に形成される外部接
続用端子部10による接続部の、設定された大きさ(高
さ)に基づく、大きさの補強用端子(補強用突出部)1
6を、1個または複数個配置しておくと、積層後の半導
体装置21間および半導体装置21と実装基板との間の
接続信頼性の向上に有効である。
2と、メモリー回路のための半導体チップ2のように、
外部接続用端子部10の数が大きく異なり、それらの外
形寸法も相違する場合の積層形態を図14(a)ないし
図14(c)に示す。上記積層形態に関する、図14
(a)は正面図、図14(b)は側面図、図14(c)
は上面図である。
メモリー回路のための半導体チップ2との組み合わせの
ように、端子配列や端子数が大きく異なる各半導体チッ
プ2を互いに積層するときは、例えば図7に示す配線基
板1と、それより外形寸法の大きな、例えば図16に示
すような配線基板1を組み合わせて用いればよい。
外部接続用端子部10の数が、メモリー回路のための半
導体チップ2と比較して多くなるために、図15に示す
ように、上記半導体チップ2を有する半導体装置におい
ては、四辺部にそれぞれ外部接続用端子部10が有する
配線基板1が用いられる。四辺部の内、二辺部の各外部
接続用端子部10は、ロジック回路専用の端子として、
残りの二辺部の各外部接続用端子部10は、メモリー回
路とロジック回路の共通の外部接続用端子部10および
メモリー回路専用の外部接続用端子部10とする。
は、図14(a)ないし図14(c)に示すように、最
下段にロジック回路のための半導体チップ2を有する配
線基板1の半導体装置214 を、2段目以上は、メモリ
ー回路のための半導体チップ2を有する配線基板1の各
半導体装置211 〜213 を、互いに積層させて有する
ものとなる。メモリー回路のための配線基板1の外部接
続用端子部10は、ロジック回路の配線基板1を介して
外部の実装基板と接続される。
して、配線基板1の、半導体チップ搭載部の貫通孔部1
3cの片側(B面13b側)の開口を、配線パターン4
に用いるのと同じCu箔20でふさいだ配線基板1を用
いたものが挙げられる。この配線基板1の断面図を図1
6(b)に示す。上述した製造方法で使用したフィルム
12に代えて、Cu箔20を用いる。また、このCu箔
20は、ワイヤボンド用のターミナル部5の裏面にも配
置され、ワイヤボンド性向上のための役割も果たしてい
る。
導体チップ2を搭載し、半導体チップ2と配線基板1の
ターミナル部5とをワイヤボンド法であるAuワイヤ3
により接続した後、半導体チップ2の回路形成面および
Auワイヤ3を樹脂により封止する。続いて、前述と同
様に外部接続用端子であるランド部6に対し、リフロー
処理により、外部接続用端子部10を形成する。
ング接続用のフィルムに貼り付け、切断を行う。ダイシ
ング切断により個片化された半導体装置の半導体チップ
2の裏面には、Cu箔20が残ることになる。このよう
なCu箔20は、フィルム12の取り付けを省けるとい
う、半導体装置の組み立て上のメリットだけではなく、
半導体チップ2の裏面側の保護、電磁波遮蔽および放熱
性向上等の効果を発揮するものである。
方法として、チップ供給装置付きワイヤボンダーを用い
る方法を例えば図5に基づいて説明する以下の通りであ
る。まず、上記製造方法では、ワイヤボンダーのステー
ジ部に固定された配線基板1の、半導体チップ搭載位置
の貫通孔部13cのステージ露出部分に半導体チップ2
を供給し、真空吸着により半導体チップ2をステージに
固定し、ワイヤボンドを実施する。上記半導体装置に用
いる半導体チップ2の厚さは、例えば150μm以下と
薄いため、ワイヤボンド以降の樹脂封止までの工程での
搬送は、Auワイヤ3による支持のみで可能である。
いては、配線基板1の材質として、ガラスエポキシ材を
用いた例を挙げたが、これに限定されるものではなく、
例えばポリイミド、BT(ビスマレイド・トリアジン)
レジン、アラミド等の樹脂を用いることもできる。
第五の実施の形態に係る半導体装置の断面図を示す。上
記半導体装置は、上記の第三の実施の形態に係る半導体
装置内に、2つの各半導体チップ2a、2bを搭載した
構造を有するものである。上記半導体装置では、用いる
各半導体チップ2a、2bの厚さは、上記第三の実施の
形態に示した半導体チップ2の厚さより薄いものを用い
ている。
前記第三の実施の形態と同様に、第一の半導体チップ2
aをフィルム12上に搭載した後、裏面に熱圧着タイプ
のフィルムを貼り付けた第二の半導体チップ2bを、第
一の半導体チップ2aの回路形成面にダイボンドした
後、各半導体チップ2a、2bをワイヤボンド法のAu
ワイヤ3により配線基板1と接続を行い、樹脂封止、外
部接続用端子部10の取り付け、切断を行う。
対し直接ワイヤボンドしてもよいし、第二の半導体チッ
プ2bから第一の半導体チップ2aにワイヤボンドし、
第一の半導体チップ2aを介して配線基板1との電気的
接続を行ってもよい。このような積層は、2段に限定さ
れず、3段目以降も同等な方法で実施可能である。
く、図18のように2次元的に平面上に並設するように
配置してもよいし、図19のように、平面上に並設され
た各半導体チップ2a、2cに対し、さらに他の半導体
チップ2b、2dを積層してもよい。また、本発明で用
いる配線基板1において、配線パターン4の層数は、2
層に限定されることはなく、それ以上の多層になってい
る配線基板1を用いてもよい。
縁基板上に、ワイヤボンドやフリップチップ接続用のタ
ーミナル部が設けられ、上記ターミナル部の形成面とは
反対面の、上記ターミナル部に対応した位置に、ワイヤ
ボンド時等の接続信頼性を向上させるための支持パター
ンが形成されている構成である。
にターミナル部が押圧されても、支持パターンにより絶
縁基板の変形が軽減されるので、従来より、ワイヤボン
ド等での接続信頼性を向上できるという効果を奏する。
記配線基板を有する構成である。それゆえ、上記構成
は、従来より、ワイヤボンドやフリップチップ接続での
接続信頼性を向上できる薄型の半導体装置を提供できる
という効果を奏する。
は、以上のように、上記半導体装置を積層した構成であ
る。それゆえ、上記構成は、露出しているランド部上に
形成された外部接続用端子を用いて、各半導体装置を互
いに積層しても、各半導体装置間の電気的な接続を確実
化できるという効果を奏する。
板およびそれを用いた半導体装置の断面図である。
(a)は、A面での配置の説明図を示し、(b)は、B
面での配置の説明図を示し、(c)は、B面での配置の
変形例を示す説明図を示す。
びそれを用いた半導体装置の説明図であって、(a)は
断面図、(b)は上面図、(c)は下面図を示す。
びそれを用いた半導体装置の説明図であって、(a)は
断面図、(b)は上面図、(c)は下面図を示す。
る。
である。
図、(b)は下面図である。
説明図である。
を示す説明図である。
を示す説明図であって、(a)は半導体装置を4層に積
層したものの概略断面図であり、(b)は上記各半導体
装置間に固定用樹脂を注入したもの概略断面図である。
て、各半導体装置のチップセレクトの様子を示す説明図
であって、(a)は、半導体装置にセレクト用の配線を
示す、上記半導体装置の要部平面図であり、(b)は、
上記半導体装置においてターミナル部にチップセレクト
機能を付与した例を示す上記半導体装置の要部平面図で
ある。
である。
平面図である。
形例を示す説明図であって、(a)は正面図、(b)は
側面図、(c)は平面図である。
配線基板の平面図である。
図であって、(a)は正面図、(b)は、上記(a)の
矢視断面図である。
である。
である。
である。
る。
の変形を示す断面図である。
Claims (20)
- 【請求項1】絶縁基板の第一面に、ワイヤボンド法によ
り接続されるターミナル部と、 絶縁基板に、外部接続用端子のランド部と、 上記第一面と第一面の反対面である第二面とに、ターミ
ナル部とランド部とを電気的に接続するためにそれぞれ
設けられた配線パターンとを有し、 上記第二面における、ターミナル部に対応した位置に、
ワイヤボンド性を向上させるための支持パターンが形成
されていることを特徴とする配線基板。 - 【請求項2】絶縁基板の第一面に、ワイヤボンド法によ
り接続されるターミナル部と、 上記第一面に、外部接続用端子のランド部と、 上記第一面の反対面である第二面に、半導体装置間接続
用ランド部と、 上記第一面と第二面とに、ターミナル部とランド部およ
び半導体装置間接続用ランド部とを電気的に接続するた
めにそれぞれ設けられた配線パターンとを有し、 上記第二面における、ターミナル部に対応した位置に、
ワイヤボンド性を向上させるための支持パターンが形成
されていることを特徴とする配線基板。 - 【請求項3】絶縁基板の第一面に、フリップチップ接続
用のターミナル部と、 上記第一面に、外部接続用端子のランド部と、 上記第一面の反対面である第二面に、半導体装置間接続
用ランド部と、 上記第一面と第二面とに、ターミナル部とランド部およ
び半導体装置間接続用ランド部とを電気的に接続するた
めにそれぞれ設けられた配線パターンとを有し、 上記第二面における、ターミナル部に対応した位置に、
接続信頼性を向上させるための支持パターンが形成され
ていることを特徴とする配線基板。 - 【請求項4】絶縁基板の中央部に半導体チップ搭載用の
貫通孔部と、 絶縁基板の第一面に、半導体チップに対しワイヤボンド
法により接続されるターミナル部と、 上記第一面に、外部接続用端子のランド部と、 上記第一面の反対面である第二面に半導体装置間接続用
ランド部と、 上記第一面と第二面とに、ターミナル部とランド部およ
び半導体装置間接続用ランド部とを電気的に接続するた
めにそれぞれ設けられた配線パターンとを有し、 上記第二面における、ターミナル部に対応した位置に、
ワイヤボンド性を向上させるための支持パターンが形成
されていることを特徴とする配線基板。 - 【請求項5】半導体チップ搭載用に、耐熱性のフィルム
が、貫通孔部における第二面側の開口を覆うように設け
られていることを特徴とする請求項4記載の配線基板。 - 【請求項6】半導体チップ搭載用に、金属箔が、貫通孔
部における第二面側の開口を覆うように設けられている
ことを特徴とする請求項4記載の配線基板。 - 【請求項7】支持パターンの形状は、ターミナル部の形
状に対応していることを特徴とする請求項1ないし6の
何れかに記載の配線基板。 - 【請求項8】支持パターンは、ランド部と接続されてい
ることを特徴とする請求項1ないし7の何れかに記載の
配線基板。 - 【請求項9】配線パターンを多層にて有していることを
特徴とする請求項1ないし8の何れかに記載の配線基
板。 - 【請求項10】支持パターンは、第二面上の配線パター
ンの絶縁基板上での高さに基づいて設定されていること
を特徴とする請求項1ないし9の何れかに記載の配線基
板。 - 【請求項11】請求項1、2、4、5または6記載の配
線基板に対し半導体チップが搭載され、 配線基板と半導体チップとの間の電気的接続を行うボン
ディングワイヤ部が設けられ、 上記半導体チップの回路形成面および上記ボンディング
ワイヤ部を封止する樹脂封止部が設けられ、 半導体チップを外部と接続するための導電部材がランド
部上に形成されていることを特徴とする半導体装置。 - 【請求項12】請求項3記載の配線基板に対し、半導体
チップが、配線基板と半導体チップとの間をフリップチ
ップ接続により電気的に接続して搭載され、 上記半導体チップの回路形成面を封止する樹脂封止部が
設けられ、 半導体チップを外部と接続するための導電部材がランド
部上に形成されていることを特徴とする半導体装置。 - 【請求項13】半導体チップが複数個、平面的にまたは
立体的に配線基板上に搭載されていることを特徴とする
請求項11または12記載の半導体装置。 - 【請求項14】外部接続用端子に対応した、補強用突出
部が、配線基板上に形成されていることを特徴とする請
求項11ないし13の何れかに記載の半導体装置。 - 【請求項15】請求項11ないし14の何れかに記載の
半導体装置が、複数、はんだ接合により互いに積層され
ていることを特徴とするパッケージスタック半導体装
置。 - 【請求項16】外部に露出する半導体装置の外部接続用
端子における、はんだの融点は、他の半導体装置の外部
接続用端子における、はんだの融点より低く設定されて
いることを特徴とする請求項15記載のパッケージスタ
ック半導体装置。 - 【請求項17】互いに隣り合う半導体装置間の空隙に、
固定用樹脂が注入されていることを特徴とする請求項1
5または16記載のパッケージスタック半導体装置。 - 【請求項18】各半導体装置の外部接続用端子の配置
は、少なくとも共通する外部接続用端子については互い
の位置を考慮して設定されていることを特徴とする請求
項15ないし17の何れかに記載のパッケージスタック
半導体装置。 - 【請求項19】少なくとも2つの各半導体装置の外形寸
法は、互いに異なるように設定されていることを特徴と
する請求項15ないし18の何れかに記載のパッケージ
スタック半導体装置。 - 【請求項20】外部接続用端子が外部に露出する半導体
装置の外形寸法は、他の半導体装置の外形寸法より大き
いことを特徴とする請求項19記載のパッケージスタッ
ク半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000194732A JP3916854B2 (ja) | 2000-06-28 | 2000-06-28 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
US09/873,338 US6731013B2 (en) | 2000-06-28 | 2001-06-05 | Wiring substrate, semiconductor device and package stack semiconductor device |
TW090114157A TW516194B (en) | 2000-06-28 | 2001-06-12 | Wiring substrate, semiconductor device and package stack semiconductor device |
KR10-2001-0033941A KR100430861B1 (ko) | 2000-06-28 | 2001-06-15 | 배선기판, 반도체장치 및 패키지 스택 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000194732A JP3916854B2 (ja) | 2000-06-28 | 2000-06-28 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005016156A Division JP2005150771A (ja) | 2005-01-24 | 2005-01-24 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016182A true JP2002016182A (ja) | 2002-01-18 |
JP3916854B2 JP3916854B2 (ja) | 2007-05-23 |
Family
ID=18693508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000194732A Expired - Lifetime JP3916854B2 (ja) | 2000-06-28 | 2000-06-28 | 配線基板、半導体装置およびパッケージスタック半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6731013B2 (ja) |
JP (1) | JP3916854B2 (ja) |
KR (1) | KR100430861B1 (ja) |
TW (1) | TW516194B (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005026469A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Bgaパッケージ、パッケージ積層構造及びその製造方法 |
JP2005539403A (ja) * | 2002-09-17 | 2005-12-22 | チップパック,インク. | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
JP2006303079A (ja) * | 2005-04-19 | 2006-11-02 | Akita Denshi Systems:Kk | 積層型半導体装置及びその製造方法 |
JP2007103423A (ja) * | 2005-09-30 | 2007-04-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2008510304A (ja) * | 2004-08-11 | 2008-04-03 | インテル・コーポレーション | ダイスタック型デバイスを提供するための方法及び装置 |
JP2008091222A (ja) * | 2006-10-02 | 2008-04-17 | National Institute Of Advanced Industrial & Technology | 接続ソケット |
JP2008171927A (ja) * | 2007-01-10 | 2008-07-24 | Renesas Technology Corp | 半導体装置 |
JP2009506534A (ja) * | 2005-08-25 | 2009-02-12 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
US8143100B2 (en) | 2002-09-17 | 2012-03-27 | Chippac, Inc. | Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages |
KR20150043130A (ko) * | 2013-10-14 | 2015-04-22 | 삼성전자주식회사 | 반도체 패키지 |
WO2017122449A1 (ja) * | 2016-01-15 | 2017-07-20 | ソニー株式会社 | 半導体装置および撮像装置 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3951091B2 (ja) * | 2000-08-04 | 2007-08-01 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7042073B2 (en) | 2001-06-07 | 2006-05-09 | Renesas Technology Corp. | Semiconductor device and manufacturing method thereof |
JP2003007921A (ja) * | 2001-06-19 | 2003-01-10 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP3925615B2 (ja) * | 2001-07-04 | 2007-06-06 | ソニー株式会社 | 半導体モジュール |
JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
US7262074B2 (en) * | 2002-07-08 | 2007-08-28 | Micron Technology, Inc. | Methods of fabricating underfilled, encapsulated semiconductor die assemblies |
JP4027820B2 (ja) * | 2003-03-06 | 2007-12-26 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP4308608B2 (ja) * | 2003-08-28 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2005079365A (ja) * | 2003-09-01 | 2005-03-24 | Oki Electric Ind Co Ltd | 基板フレーム及びこれを用いた半導体装置の製造方法 |
KR100547354B1 (ko) * | 2003-09-04 | 2006-01-26 | 삼성전기주식회사 | 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한bga 패키지 및 그 제조 방법 |
JP4471735B2 (ja) * | 2004-05-31 | 2010-06-02 | 三洋電機株式会社 | 回路装置 |
JP2005347353A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2006108284A (ja) * | 2004-10-04 | 2006-04-20 | Sharp Corp | 半導体パッケージ |
JP2006196709A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | 半導体装置およびその製造方法 |
US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
US7589407B2 (en) * | 2005-04-11 | 2009-09-15 | Stats Chippac Ltd. | Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package |
US7393770B2 (en) * | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
TWI283056B (en) * | 2005-12-29 | 2007-06-21 | Siliconware Precision Industries Co Ltd | Circuit board and package structure thereof |
US7659612B2 (en) | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
WO2007148782A1 (ja) * | 2006-06-22 | 2007-12-27 | Dai Nippon Printing Co., Ltd. | 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置 |
KR100871709B1 (ko) * | 2007-04-10 | 2008-12-08 | 삼성전자주식회사 | 칩 스택 패키지 및 그 제조방법 |
KR20090041756A (ko) * | 2007-10-24 | 2009-04-29 | 삼성전자주식회사 | 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지 |
KR101472900B1 (ko) * | 2007-12-06 | 2014-12-15 | 페어차일드코리아반도체 주식회사 | 몰디드 리드리스 패키지 및 그 제조방법 |
US7855439B2 (en) * | 2008-08-28 | 2010-12-21 | Fairchild Semiconductor Corporation | Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same |
US7829988B2 (en) * | 2008-09-22 | 2010-11-09 | Fairchild Semiconductor Corporation | Stacking quad pre-molded component packages, systems using the same, and methods of making the same |
US20100089578A1 (en) * | 2008-10-10 | 2010-04-15 | Nguyen Philip D | Prevention of Water Intrusion Into Particulates |
CN102132639A (zh) * | 2008-11-06 | 2011-07-20 | 揖斐电株式会社 | 电子部件内置线路板及其制造方法 |
US8314499B2 (en) * | 2008-11-14 | 2012-11-20 | Fairchild Semiconductor Corporation | Flexible and stackable semiconductor die packages having thin patterned conductive layers |
US8623711B2 (en) | 2011-12-15 | 2014-01-07 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
US9219029B2 (en) * | 2011-12-15 | 2015-12-22 | Stats Chippac Ltd. | Integrated circuit packaging system with terminals and method of manufacture thereof |
US8629567B2 (en) | 2011-12-15 | 2014-01-14 | Stats Chippac Ltd. | Integrated circuit packaging system with contacts and method of manufacture thereof |
KR101923535B1 (ko) * | 2012-06-28 | 2018-12-03 | 삼성전자주식회사 | 패키지 온 패키지 장치 및 이의 제조 방법 |
US8916422B2 (en) * | 2013-03-15 | 2014-12-23 | United Test And Assembly Center Ltd. | Semiconductor packages and methods of packaging semiconductor devices |
KR20160014862A (ko) * | 2014-07-29 | 2016-02-12 | 삼성전자주식회사 | 어레이 레지스터 및 반도체 메모리 모듈 |
CN206976318U (zh) * | 2014-11-21 | 2018-02-06 | 株式会社村田制作所 | 模块 |
TWI804103B (zh) * | 2021-12-14 | 2023-06-01 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467252A (en) * | 1993-10-18 | 1995-11-14 | Motorola, Inc. | Method for plating using nested plating buses and semiconductor device having the same |
JPH07273243A (ja) * | 1994-03-30 | 1995-10-20 | Toshiba Corp | 半導体パッケージ |
KR100194130B1 (ko) * | 1994-03-30 | 1999-06-15 | 니시무로 타이죠 | 반도체 패키지 |
US5581122A (en) * | 1994-10-25 | 1996-12-03 | Industrial Technology Research Institute | Packaging assembly with consolidated common voltage connections for integrated circuits |
JPH08288316A (ja) * | 1995-04-14 | 1996-11-01 | Citizen Watch Co Ltd | 半導体装置 |
JP3176542B2 (ja) | 1995-10-25 | 2001-06-18 | シャープ株式会社 | 半導体装置及びその製造方法 |
US6127724A (en) * | 1996-10-31 | 2000-10-03 | Tessera, Inc. | Packaged microelectronic elements with enhanced thermal conduction |
JPH1139245A (ja) | 1997-07-15 | 1999-02-12 | Toshiba Corp | 半導体デバイス制御装置および半導体デバイス制御方法 |
KR19990039245A (ko) * | 1997-11-11 | 1999-06-05 | 유무성 | 다중 도금층을 가진 기판의 제조방법 |
JP3638771B2 (ja) * | 1997-12-22 | 2005-04-13 | 沖電気工業株式会社 | 半導体装置 |
JP3481444B2 (ja) | 1998-01-14 | 2003-12-22 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3481117B2 (ja) * | 1998-02-25 | 2003-12-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2002319648A (ja) * | 2001-04-20 | 2002-10-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2000
- 2000-06-28 JP JP2000194732A patent/JP3916854B2/ja not_active Expired - Lifetime
-
2001
- 2001-06-05 US US09/873,338 patent/US6731013B2/en not_active Expired - Lifetime
- 2001-06-12 TW TW090114157A patent/TW516194B/zh not_active IP Right Cessation
- 2001-06-15 KR KR10-2001-0033941A patent/KR100430861B1/ko active IP Right Grant
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005539403A (ja) * | 2002-09-17 | 2005-12-22 | チップパック,インク. | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール |
US8143100B2 (en) | 2002-09-17 | 2012-03-27 | Chippac, Inc. | Method of fabricating a semiconductor multi-package module having wire bond interconnect between stacked packages |
JP4800625B2 (ja) * | 2002-09-17 | 2011-10-26 | スタッツ・チップパック・インコーポレイテッド | 積み重ねられたパッケージ間のワイヤボンド相互接続を有する半導体マルチパッケージモジュール及びその形成方法 |
JP2005026469A (ja) * | 2003-07-02 | 2005-01-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2005072587A (ja) * | 2003-08-20 | 2005-03-17 | Samsung Electronics Co Ltd | Bgaパッケージ、パッケージ積層構造及びその製造方法 |
US7867818B2 (en) | 2004-08-11 | 2011-01-11 | Daewoong Suh | Methods and apparatuses for providing stacked-die devices |
JP2008510304A (ja) * | 2004-08-11 | 2008-04-03 | インテル・コーポレーション | ダイスタック型デバイスを提供するための方法及び装置 |
JP4704800B2 (ja) * | 2005-04-19 | 2011-06-22 | エルピーダメモリ株式会社 | 積層型半導体装置及びその製造方法 |
JP2006303079A (ja) * | 2005-04-19 | 2006-11-02 | Akita Denshi Systems:Kk | 積層型半導体装置及びその製造方法 |
JP4919103B2 (ja) * | 2005-08-25 | 2012-04-18 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
US9355992B2 (en) | 2005-08-25 | 2016-05-31 | Micron Technology, Inc. | Land grid array semiconductor device packages |
US8796836B2 (en) | 2005-08-25 | 2014-08-05 | Micron Technology, Inc. | Land grid array semiconductor device packages |
JP2009506534A (ja) * | 2005-08-25 | 2009-02-12 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
JP2007103423A (ja) * | 2005-09-30 | 2007-04-19 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2008091222A (ja) * | 2006-10-02 | 2008-04-17 | National Institute Of Advanced Industrial & Technology | 接続ソケット |
JP2008171927A (ja) * | 2007-01-10 | 2008-07-24 | Renesas Technology Corp | 半導体装置 |
KR20150043130A (ko) * | 2013-10-14 | 2015-04-22 | 삼성전자주식회사 | 반도체 패키지 |
KR102108325B1 (ko) | 2013-10-14 | 2020-05-08 | 삼성전자주식회사 | 반도체 패키지 |
WO2017122449A1 (ja) * | 2016-01-15 | 2017-07-20 | ソニー株式会社 | 半導体装置および撮像装置 |
JPWO2017122449A1 (ja) * | 2016-01-15 | 2018-11-08 | ソニー株式会社 | 半導体装置および撮像装置 |
US11024757B2 (en) | 2016-01-15 | 2021-06-01 | Sony Corporation | Semiconductor device and imaging apparatus |
US11728447B2 (en) | 2016-01-15 | 2023-08-15 | Sony Group Corporation | Semiconductor device and imaging apparatus |
Also Published As
Publication number | Publication date |
---|---|
US6731013B2 (en) | 2004-05-04 |
TW516194B (en) | 2003-01-01 |
KR100430861B1 (ko) | 2004-05-10 |
US20020000327A1 (en) | 2002-01-03 |
JP3916854B2 (ja) | 2007-05-23 |
KR20020001536A (ko) | 2002-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3916854B2 (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
US7485490B2 (en) | Method of forming a stacked semiconductor package | |
US7298033B2 (en) | Stack type ball grid array package and method for manufacturing the same | |
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
KR100621991B1 (ko) | 칩 스케일 적층 패키지 | |
US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
US6982485B1 (en) | Stacking structure for semiconductor chips and a semiconductor package using it | |
US6731014B2 (en) | Semiconductor package substrate, semiconductor package | |
US20090045497A1 (en) | Semiconductor device and method of manufacturing the same | |
US6781240B2 (en) | Semiconductor package with semiconductor chips stacked therein and method of making the package | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
US20080157302A1 (en) | Stacked-package quad flat null lead package | |
US20040188818A1 (en) | Multi-chips module package | |
JPWO2003012863A1 (ja) | 半導体装置及びその製造方法 | |
US7307352B2 (en) | Semiconductor package having changed substrate design using special wire bonding | |
US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
KR100673379B1 (ko) | 적층 패키지와 그 제조 방법 | |
JP2005150771A (ja) | 配線基板、半導体装置およびパッケージスタック半導体装置 | |
KR100650049B1 (ko) | 멀티 칩 패키지를 이용하는 적층 패키지 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
KR100788340B1 (ko) | 반도체 패키지 | |
JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 | |
KR20010111659A (ko) | 반도체칩과 섭스트레이트 사이의 와이어 본딩 구조 및이를 이용한 반도체패키지, 그리고 그 반도체패키지의제조 방법 | |
KR20210069754A (ko) | 멀티칩 반도체 패키지 | |
JP2001135781A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050124 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050127 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3916854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |