JP2001510006A - 調節可能な周波数安定化内部チップコンデンサシステム - Google Patents
調節可能な周波数安定化内部チップコンデンサシステムInfo
- Publication number
- JP2001510006A JP2001510006A JP54860299A JP54860299A JP2001510006A JP 2001510006 A JP2001510006 A JP 2001510006A JP 54860299 A JP54860299 A JP 54860299A JP 54860299 A JP54860299 A JP 54860299A JP 2001510006 A JP2001510006 A JP 2001510006A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- terminal
- circuit
- coupled
- transmitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
- H03B2201/02—Varying the frequency of the oscillations by electronic means
- H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
- H03B2201/0266—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements the means comprising a transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
- H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Transmitters (AREA)
Abstract
(57)【要約】
送信器システムは発振器を含み、且つ、周波数安定化のために用いられる調節可能なモノリシックコンデンサ回路を有する。発振器信号は、変調され、そして、送信される。データ生成チップは、送信器に結合される。データ生成チップは、送信器発振器周波数信号を調節および制御するために用いられる。調節可能なコンデンサ回路は、データ生成チップの内部に配置され、且つ、接地ピンと、データ生成チップ上の複数の機能ピンの1つとに結合される。調節可能なコンデンサ回路は、送信器発振器周波数信号の中心点を調節、および設定するために用いられる。
Description
【発明の詳細な説明】
調節可能な周波数安定化内部チップコンデンサシステム
発明の背景
1.発明の分野
本発明は概して、送信器に関し、具体的には、ユーザが送信器発振器周波数の
中心点を容易に調節および/または設定することを可能にする送信器システムの
ための調節可能な内部コンデンサに関する。
2.発明の背景
遠隔作動式(remote activated)ガレージドアオープナまたは遠隔作動式自動
車警報器、などの送信器および受信装置の場合、送信器は、所望の周波数の信号
を受信器に送る。送信器発振器周波数は、受信器の設定と一致していなければな
らない。送信器の周波数が少しずれていれば、受信器/送信器装置は、動作しな
いか、または、長距離では動作しない。
現在、ほとんどのRF送信器は、RF送信器に結合される外部コンデンサを有
している。外部コンデンサは、送信器発振器周波数の中心点を設定するために用
いられる調整可能なコンデンサである。外部コンデンサに伴う問題点は、外部コ
ンデンサを実現するのに費用がかかることである。これは、各コンデンサを各送
信器の所望の設定に個々に調整(trimmed)しなければならないことに起因する
。さらに、一旦外部コンデンサが設定されると、コンデンサは概して、ワックス
またはその他の何らかの物質で封止される。従って、外部コンデンサは、一旦設
定されると、送信器発振器周波数がシフトされた場合、または、製造時に適切に
設定されなかった場合、調節および再調整することが困難である。
従って、改良された送信器/受信器システムを提供することが必要とされてい
る。改良された送信器/受信器システムは、送信服発振器周波数を調節および設
定することができる送信器システムを有する。送信器システムは、送信器発振器
周波数の中心点を設定するための調整可能な内部コンデンサを有する。
発明の要旨
本発明の1つの実施形態によれば、本発明の目的は、改良された送信器/受信
器システムを提供することである。
本発明の別の目的は、送信器発振器周波数を調節および設定することができる
送信器システムを有する改良された送信器/受信器システムを提供することであ
る。
本発明のさらに他の目的は、送信器発振器周波数を調節および設定することが
できる送信器システムを有する改良された送信器/受信器システムであって、送
信器システムが、送信器発振器周波数の中心点を設定するための調整可能な内部
コンデンサを有する送信器/受信器システムを提供することである。
好適な実施形態の簡単な説明
本発明の1つの実施形態によれば、調節可能な周波数安定化内部チップシステ
ムが開示される。このシステムは、送信器発振器周波数信号を生成および送信す
るための送信器を有する。データ生成チップは、送信器に結合され、且つ、複数
の機能ピンを有する。データ生成チップは、送信器発振器周波数信号を調節およ
び制御するために用いられる。可変コンデンサ回路は、データ生成チップの内部
に配置され、且つ、接地ピンと、データ生成チップの複数の機能ピンの1つとに
結合される。内部コンデンサ回路は、送信器発振器周波数信号の中心点を調節お
よび設定するために用いられる。
本発明の別の実施形態によれば、送信器システムが開示される。送信器システ
ムは、送信器発振器周波数信号を生成および送信するための送信器を有する。デ
ータ生成チップは、送信器に結合され、且つ、複数の機能ピンを有する。データ
生成チップは、送信器発振器周波数信号を調節および制御するために用いられる
。可変コンデンサ回路は、データ生成チップの内部に配置され、且つ、接地ピン
と、データ生成チップの複数の機能ピンの1つとに結合される。可変コンデンサ
回路は、送信器発振器周波数の中心点を調節および設定するために用いられる。
可変コンデンサ回路は概して、複数のコンデンサバンクからなる。可変コンデン
サ回
路を調節および設定するために複数のコンデンサバンクの各々を活性化および非
活性化するための調整回路が、可変コンデンサ回路の複数のコンデンサバンクに
結合される。負の電圧振動(voltage swing)を防ぐため、および、浮遊ノード
を防ぐためのプルアップバイアス回路は、可変コンデンサ回路に結合される。ス
イッチング回路は、可変コンデンサ回路の複数のコンデンサバンクの各々と、調
整回路とに結合される。スイッチング回路は、調整回路からの設定を受け取るた
め、および、調整回路からの設定に基づいて、複数のコンデンサバンクの各々を
オンおよびオフに切り換え、それにより、可変コンデンサ回路を、適切な中心点
送信器発振器周波数に調節および設定するために用いられる。
本発明の上記およびその他の目的、特徴および利点は、添付の図面に示される
ような本発明の好適な実施形態についての以下のより具体的な説明から明らかで
ある。
図面の簡単な説明
図1は、本発明の調節可能な内部コンデンサ送信器システムの簡略化されたブ
ロック図である。
図2は、図1に示される送信器システムにおいて用いられる調節可能な内部コ
ンデンサシステムの1つの実施形態の簡略化された略電気回路図である。
図3は、図1に示される送信器システムにおいて用いられる調節可能な内部コ
ンデンサシステムの第2の実施形態の簡略化された略電気回路図である。
図4は、図1に示される送信器システムにおいて用いられる調節可能な内部コ
ンデンサシステムの第3の実施形態の簡略化された略電気回路図である。
図5は、図3に示される調節可能な内部コンデンサシステムの1つのコンデン
サバンクの簡略化された略電気回路図である。
図6は、調節可能な内部コンデンサシステムを調節するための制御システムの
1つの実施形態の簡略化された略電気回路図である。
図7は、調節可能な内部コンデンサシステムを調節するための制御システムの
第2の実施形熊の簡略化された略電気回路図である。
好適な実施形態の詳細な説明
図1を参照して、調節可能な周波数送信器システム10(以下、システム10
)が示される。システム10は、ガレージドアオープナまたは遠隔作動式自動車
警報器装置、などのRF送信器装置のユーザが、送信器の中心点周波数を容易に
調節および設定することを可能にする。システム10は、データ生成チップ12
およびRF送信器13という2つの主構成要素からなる。RF送信器13は、送
信器発振器周波数を生成、増幅し、そして、それを受信器(図示せず)に送るた
めに用いられる。データ生成チップ12は、RF送信器13に結合される。デー
タ生成チップ12は、RF送信器13の送信器発振器周波数を調節および制御す
るために用いられ、そしてまた、データを供給して送信器発振器周波数を変調す
るために用いられる。データ生成チップは、送信器発振器周波数を調節および変
調するために、1)振幅変調(AM)および2)周波数シフトキーイング(FS
K)という2つの異なる方法を用い得る。AMでは、搬送波に送信器発振器周波
数が付与され(impressed)、搬送波自体の瞬時周波数を変えることなく、搬送
波の周波数よりも高いおよび低い周波数の側波帯を生成する。FSKでは、搬送
波の周波数を数百ヘルツの範囲にわたってシフトする。一方の周波数はマークと
呼ばれ、他方の周波数はスペースと呼ばれる。標準のマーク/スペースFSK組
み合わせの様々な組が、異なる通信サービスにおいて用いられる。
本発明の1つの実施形態によれば、RF送信器13は、データ生成チップ12
とフィードバックループを形成し得る。図1から分かるように、ライン19は、
RF送信器13の出力と、データ生成チップ12の入力とに結合される。ライン
19は、データ生成チップ12が、さらなる調節を行うためにRF送信器13の
中心点周波数を読み出すことを可能にする。
可変コンデンサ回路16は、データ生成チップ12の内部に配置される。可変
コンデンサ回路16は、接地ピン18と、複数の機能ピン14の1つとに結合さ
れる。可変コンデンサ回路16は、送信器発振器周波数の中心点を調節および設
定するために用いられる。
図2を参照して、可変コンデンサ回路16の1つの実施形態が示される。図中
、同じ番号および符号は、同じエレメントを表す。本実施形態では、可変コンデ
ン
サ回路16は、複数のコンデンサバンク20を有する標準の2進タイプの可変コ
ンデンサ回路である。各コンデンサバンク20は、2つのコンデンサ22および
24と、スイッチング回路26とを有する。第2のコンデンサは、第1のコンデ
ンサ22に結合される第1の端子24Aを有する。第2のコンデンサ24の第2
の端子24Bは、スイッチング回路26の第1の端子26Aに結合される。スイ
ッチング回路26の第2の端子26Bは、接地(即ち、接地ピン18)に結合さ
れる。スイッチング回路26は、それぞれのコンデンサバンク20を活性化およ
び非活性化するために用いられる。
可変コンデンサ回路16はさらに、各コンデンサバンク20に結合されるプル
アップ抵抗器装置28を有する。プルアップ抵抗器装置28は、負の電圧振動を
防ぐため、および、浮遊ノードを防ぐために用いられる。
動作において、1個〜n個のコンデンサバンク20が実現され得る。様々なス
イッチング回路26を開閉することにより、1個〜n個のコンデンサを活性化す
ることができる。ここで、nは、すべてのコンデンサバンク20におけるコンデ
ンサの総数である。これにより、ユーザは、送信器発振器周波数の中心点を微調
整および調節することが可能になる。
図2を参照して、可変コンデンサ回路16’の第2の実施形態が示される。図
中、同じ番号および符号は、同じエレメントを表す。ただし、別の実施形態を示
すために「’」が用いられている。図2に示される実施形態と同様に、可変コン
デンサ回路16’は、複数のコンデンサバンク20’を有する。各コンデンサバ
ンク20’は、単一のコンデンサ30と、スイッチング回路26’とからなる。
各コンデンサ30は、機能ピン14’に結合される第1の端子30A’を有する
。コンデンサ30の第2の端子30B’は、スイッチング回路26’の第1の端
子26A’に結合される。スイッチング回路26’の第2の端子26B’は、接
地(即ち、接地ピン18(図1))に結合される。
図2に示される上記の実施形態と同様に、可変コンデンサ回路16’は、プル
アップ抵抗器装置28’を有する。ただし、上記の実施形態とは異なり、プルア
ップ抵抗器装置28’は1つしか必要とされない。プルアップ抵抗器装置28’
は、機能ピン14’と、各コンデンサ30の第1の端子30Aとに結合される。
プルアップ抵抗器装置28’は、負の電圧振動を防ぐため、および、浮遊ノード
を防ぐために用いられる。
上記の実施形態と同様に、1個〜n個のコンデンサバンク20’が実現され得
る。本発明の好適な実施形態では、コンデンサ30の各々は、異なるキャパシタ
ンス定格を有する。様々なスイッチング回路26’を開閉することにより、異な
るキャパシタンスを生成することができ、それにより、送信器発振器周波数の中
心点を微調整および調節することができる。
図5を参照して、図3の1つのコンデンサバンク20’の略電気回路図が、プ
ルアップ抵抗器装置28’とともに示される。図中、同じ番号および符号は、同
じエレメントを表す。図5から分かるように、スイッチング回路26’は、NM
OSトランジスタ32として実現される。NMOSトランジスタ32は、ドレイ
ン、ゲートおよびソース端子を有する。NMOSトランジスタ32のドレイン端
子は、コンデンサ30の第2の端子30Bに結合される。NMOSトランジスタ
32のゲート端子は、プルアップ抵抗器28に結合され、ソース端子は、接地に
結合される。
プルアップ抵抗器装置28’は、PMOSトランジスタ34として実現される
。PMOSトランジスタ34もまた、ドレイン、ゲートおよびソース端子を有す
る。PMOSトランジスタ34のソース端子は、コンデンサ30の第2の端子3
0Bに結合される。PMOSトランジスタ34のゲート端子は、NMOSトラン
ジスタ32のゲート端子に結合される。PMOSトランジスタ34のドレイン端
子は、供給電圧に結合される。任意に、PMOSトランジスタ34全体が除外さ
れてもよい。
図4を参照して、可変コンデンサ回路16”の別の実施形態が示される。図中
、同じ番号および符号は、同じエレメントを表す。ただし、別の実施形態を示す
ために、「”」が用いられている。本実施形態では、可変コンデンサ回路16”
は、重み付き2進コンデンサ回路(weighted binary capacitor circuit)であ
る。重み付き2進コンデンサ回路の各コンデンサバンク20”は、2n個のコン
デンサ36を有する。ここで、nは、0以上の整数である。各重み付きコンデン
サバンク20”における2n個のコンデンサ36の各々は、互いに並列に結合さ
れる。
各コンデンサ36は、第1の端子36Aおよび第2の端子36Bを有し、第1の
端子36Aは、機能ピン14”に結合され、第2の端子36Bは、スイッチング
回路26”に結合される。本発明の好適な実施形態では、各重み付きコンデンサ
バンク20”は、nに、異なる整数を用いる。上記の実施形態と同様に、スイッ
チング回路26”は、第1の端子26A”および第2の端子26B”を有する。
第1の端子26A”は、2n個のコンデンサ36の各々の第2の端子に結合され
、第2の端子26B”は、接地に結合される。各スイッチング回路26”は、対
応する重み付きコンデンサバンク20”を活性化および非活性化するために用い
られる。スイッチング回路26”はまた、複数のスイッチ26”を用いてもよい
。複数のスイッチが用いられる場合、各重み付きコンデンサバンク20”におけ
る2n個のコンデンサ36の各々は、そのコンデンサ36に結合される単一のス
イッチ26”を有する。個々のコンデンサバンク20”が活性化されると、活性
分岐における各コンデンサ36のスイッチ26”のすべてが閉じられる。
上記の実施形態と同様に、可変コンデンサ回路16”は、プルアップ抵抗器装
置28”を有する。プルアップ抵抗器装置28”は、各重み付きコンデンサバン
ク20”と、機能ピン14”とに結合される。プルアップ抵抗器28”は、負の
電圧振動を防ぐため、および、浮遊ノードを防ぐために用いられる。
動作において、いかなる数の重み付きコンデンサバンク20”も実現され得る
。様々なスイッチング回路26”を開閉することにより、所望のキャパシタンス
値を活性化することができる。これにより、ユーザは、送信器発振器周波数の中
心点を微調整および調節することが可能になる。
コンデンサバンク20”の切り換えを制御するために、調整回路40(図6お
よび図7)が用いられてもよい。調整回路40は概して、マイクロコントローラ
、マイクロプロセッサ、または、何らかのタイプのデジタル制御論理、などのデ
ジタル制御ユニットである。図6を参照して、調整回路40の1つの実施形態が
示される。図中、同じ番号および符号は、同じエレメントを表す。説明の目的の
ために、調整回路40は、図3に示される可変コンデンサ回路16’に結合され
るものとして開示される。ただし、調整回路40は、図に示されるその他の可変
コンデンサ回路のいずれとともに用いられてもよく示される可変コンデンサ回路
の変形とともに用いられてもよい。
調整回路40は、スイッチング回路26’の各々に結合され、異なるスイッチ
ング回路26’を開くまたは閉じることにより各コンデンサバンク20’を活性
化および非活性化するために用いられる。調整回路40は、可変コンデンサ回路
16’についての所望の設定を格納するためのメモリ装置42を用いる。メモリ
装置42は、この設定をレジスタ44にダウンロードする。次いで、レジスタ4
4は、ダウンロードされた設定に基づいて、各スイッチング回路26’を開くま
たは閉じる。例えば、メモリ装置42は、2進値を格納し得る。2進値は、レジ
スタ44にロードされる。レジスタ中の各ビットは、別個のスイッチング回路2
6’に結合され、且つ、別個のスイッチング回路26’を制御する。ビットが1
を格納していれば、対応するスイッチング回路26’が閉じる。ビットが0を格
納していれば、対応するスイッチング回路26’は開いたままである。
図7を参照して、調整回路40’の別の実施形態が示される。図中、同じ番号
および符号は、同じエレメントを表す。説明の目的のために、調整回路40’は
、図3に示される可変コンデンサ回路16’に結合されるものとして開示される
。ただし、調整回路40’は、図に示されるその他の可変コンデンサ回路のいず
れとともに用いられてもよく、示される可変コンデンサ回路の変形とともに用い
られてもよい。
上記の実施形態と同様に、調整回路40’は、スイッチング回路26’の各々
に結合され、異なるスイッチング回路26’を開くまたは閉じることにより各コ
ンデンサバンク20’を活性化および非活性化するために用いられる。調整回路
40’は、可変コンデンサ回路16’についての所望の設定を格納するためのメ
モリ装置42’を用いる。メモリ装置42は、この設定をカウンタ46にダウン
ロードする。次いで、カウンタ46は、ダウンロードされた設定に基づいて、各
スイッチング回路26’を開くまたは閉じる。例えば、メモリ装置42は、2進
値を格納し得る。2進値は、レジスタ44にロードされる。レジスタ中の各ビッ
トは、別個のスイッチング回路26’に結合され、且つ、別個のスイッチング回
路26’を制御する。ビットが1を格納していれば、対応するスイッチング回路
26’が閉じる。ビットが0を格納していれば、対応するスイッチング回路2
6’は開いたままである。カウンタ46には、コントローラ48がさらに結合さ
れる。コントローラ48は、カウンタ46の設定を変えるために用いられ得る。
ユーザは、コントローラ48に入力信号を送り得る。この信号が、カウンタ46
の現在の設定を変える。現在の設定を変えることにより、異なるスイッチング回
路26’が開閉され、それにより、送信器発振器周波数の現在の中心点を調節す
る。次いで、新しい設定が、メモリ装置42’にアップロードおよび格納され得
る。これにより、次にシステム10が活性化されると、新しい設定がカウンタ4
6にダウンロードされる。
以上、本発明を、その好適な実施形態を参照して具体的に示し且つ説明してき
たが、本発明の精神および範囲から逸脱することなく、形態および詳細において
上記およびその他の変更がなされ得ることが、当業者に理解される。
Claims (1)
- 【特許請求の範囲】 1.調節可能な周波数安定化内部コンデンサ回路を有する送信器システムであっ て、 送信器発振器周波数信号を生成および送信する送信器と、 該送信器に結合され、該送信器発振器周波数信号を調節および制御する複数の 機能ピンを有するデータ生成チップと、 該データ生成チップの内部にあり、接地ピンと、該データ生成チップの該複数 の機能ピンの1つとに結合され、該送信器発振器周波数信号の中心点を調節およ び設定する可変コンデンサ回路と、を組み合わせで含む、送信器システム。 2.前記可変コンデンサ回路に結合され、該可変コンデンサ回路を調節および設 定する調整回路をさらに含む、請求項1に記載の送信器システム。 3.前記可変コンデンサ回路に結合され、負の電圧振動を防ぐ、および浮遊ノー ドを防ぐプルアップ回路をさらに含む、請求項1に記載の送信器システム。 4.前記可変コンデンサ回路が、2進コンデンサ回路である、請求項1に記載の 送信器システム。 5.前記2進コンデンサ回路が、少なくとも1つのコンデンサバンクを含む、請 求項4に記載の送信器システム。 6.前記2進コンデンサ回路の前記少なくとも1つのコンデンサバンクが、 第1のコンデンサと、 第1の端子および第2の端子を有する第2のコンデンサであって、該第2のコ ンデンサの該第1の端子が、該第1のコンデンサに結合される第2のコンデンサ と、 第1の端子および第2の端子を有するスイッチング回路と、を含み、該少なく とも1つのコンデンサバンクを活性化および非活性化するために、該スイッチン グ回路の該第1の端子が、該第2のコンデンサの該第2の端子に結合され、該ス イッチング回路の該第2の端子が、接地に結合される、請求項5に記載の送信器 システム。 7.前記可変コンデンサ回路が、少なくとも1つのコンデンサバンクを含む、請 求項1に記載の送信器システム。 8.前記少なくとも1つのコンデンサバンクが、 第1の端子および第2の端子を有するコンデンサであって、該第1のコンデン サの該第1の端子が、前記複数の機能ピンの前記1つに結合されるコンデンサと 、 第1の端子および第2の端子を有するスイッチング回路と、を含み、該少なく とも1つのコンデンサバンクを活性化および非活性化するために、該スイッチン グ回路の該第1の端子が、該コンデンサの該第2の端子に結合され、該スイッチ ング回路の該第2の端子が、接地に結合される、請求項7に記載の送信器システ ム。 9.前記可変コンデンサ回路が、2進重み付きコンデンサ回路である、請求項1 に記載の送信器システム。 10.前記2進重み付きコンデンサ回路が、複数の重み付きコンデンサバンクを 含む、請求項9に記載の送信器システム。 11.前記複数の重み付きコンデンサバンクの各々が、 2n個のコンデンサを含み、ここで、nは、0以上の整数であり、各重み付き コンデンサバンクは、nに、異なる整数を用い、該2n個のコンデンサの各々は 、互いに並列に結合され、第1の端子および第2の端子を有し、該2n個のコン デンサの各々の該第1の端子は、前記複数の機能ピンの前記1つに結合され、該 複数の重み付きコンデンサバンクの各々が、 第1の端子および第2の端子を有するスイッチング回路をさらに含み、対応す る重み付きコンデンサバンクを活性化および非活性化するために、該スイッチン グ回路の該第1の端子は、該2n個のコンデンサの各々の該第2の端子に結合さ れ、該スイッチング回路の該第2の端子は、接地に結合される、請求項10に記 載の送信器システム。 12.前記調整回路が、 前記可変コンデンサ回路の所望の設定を格納するためのメモリ装置と、 該メモリ装置と、該可変コンデンサ回路とに結合され、該メモリ装置から該所 望の設定を受け取るため、および、該可変コンデンサ回路を該所望の設定に調節 および設定するためのレジスタと、を含む、請求項2に記載の送信器システム。 13.前記調整回路が、 前記可変コンデンサ回路の所望の設定を格納するためのメモリ装置と、 該メモリ装置と該可変コンデンサ回路とに結合され、該メモリ装置から該所望 の設定を受け取る、および該可変コンデンサ回路を該所望の設定に調節および設 定するレジスタと、 該レジスタに結合され、該レジスタの現在の設定を調節するコントローラと、 を含む、請求項2に記載の送信器システム。 14.送信器システムであって、 送信器発振器周波数信号を生成および送信するための送信器と、 該送信器に結合され、該送信器発振器周波数信号を調節および制御するための 複数の機能ピンを有するデータ生成チップと、 該データ生成チップの内部にあり、接地ピンと、該IC送信器チップの該複数 の機能ピンの1つとに結合され、該送信器発振器周波数の中心点を調節および設 定する可変コンデンサ回路であって、複数のコンデンサバンクを含む可変コンデ ンサ回路と、 該可変コンデンサ回路の該複数のコンデンサバンクの各々に結合され、該複数 のコンデンサバンクの各々を活性化および非活性化して、該可変コンデンサ回路 を調節および設定し、該送信器発振器周波数の該中心点を設定するための調整回 路と、 該可変コンデンサ回路に結合され、負の電圧振動を防ぐ、および浮遊ノードを 防ぐプルアップ回路と、 該可変コンデンサ回路の該複数のコンデンサバンクの各々と、該調整回路とに 結合され、該調整回路から設定を受け取り、および該調整回路からの該設定に基 づいて、該複数のコンデンサバンクの各々をオンおよびオフに切り換えて、該可 変コンデンサ回路を該送信器発振器周波数の該中心点に調節および設定するスイ ッチング回路と、を組み合わせで含む、送信器システム。 15.前記複数のコンデンサバンクの各々が、 第1のコンデンサと、 第1の端子および第2の端子を有する第2のコンデンサと、を含み、該第2の コンデンサの該第1の端子が、該第1のコンデンサに結合され、該第2の端子が 、前記スイッチング回路に結合される、請求項14に記載の送信器システム。 16.前記複数のコンデンサバンクの各々が、第1の端子および第2の端子を有 するコンデンサを含み、該第1のコンデンサの該第1の端子が、前記複数の機能 ピンの前記1つに結合され、該第2の端子が、前記スイッチング回路に結合され る、請求項14に記載の送信器システム。 17.前記複数のコンデンサバンクの各々が、2n個のコンデンサを含み、ここ で、nは、0以上の整数であり、各重み付きコンデンサバンクは、nに、異なる 整数を用い、該2n個のコンデンサの各々は、互いに並列に結合され、第1の端 子および第2の端子を有し、該2n個のコンデンサの各々の該第1の端子は、前 記複数の機能ピンの前記1つに結合され、該2n個のコンデンサの各々の該第2 の端子は、該スイッチング回路に結合される、請求項14に記載の送信器システ ム。 18.前記調整回路が、 前記可変コンデンサ回路の所望の設定を格納するためのメモリ装置と、 該メモリ装置と、前記スイッチング回路とに結合され、該メモリ装置から該所 望の設定を受け取り、および該スイッチング回路に信号を送り、前記複数のコン デンサバンクの各々を活性化および非活性化するレジスタと、を含む、請求項1 4に記載の送信器システム。 19.前記調整回路が、 前記可変コンデンサ回路の所望の設定を格納するためのメモリ装置と、 該メモリ装置と、該可変コンデンサ回路の前記複数のコンデンサバンクの各々 とに結合され、該メモリ装置から該所望の設定を受け取り、および、該可変コン デンサ回路を該所望の設定に調節および設定するレジスタと、 該レジスタに結合され、該レジスタの現在の設定を調節および設定するための コントローラと、を含む、請求項14に記載の送信器システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/047,779 US6058294A (en) | 1998-03-24 | 1998-03-24 | Adjustable frequency stabilizing internal chip capacitor system |
US09/047,779 | 1998-03-24 | ||
PCT/US1999/006812 WO1999049565A1 (en) | 1998-03-24 | 1999-03-24 | Adjustable frequency stabilizing internal chip capacitor system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001510006A true JP2001510006A (ja) | 2001-07-24 |
Family
ID=21950923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54860299A Pending JP2001510006A (ja) | 1998-03-24 | 1999-03-24 | 調節可能な周波数安定化内部チップコンデンサシステム |
Country Status (7)
Country | Link |
---|---|
US (1) | US6058294A (ja) |
EP (1) | EP0985266B1 (ja) |
JP (1) | JP2001510006A (ja) |
KR (1) | KR20010012876A (ja) |
DE (1) | DE69900626T2 (ja) |
TW (1) | TW448632B (ja) |
WO (1) | WO1999049565A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011515832A (ja) * | 2008-02-28 | 2011-05-19 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0951147B1 (fr) * | 1998-04-16 | 2007-03-28 | Koninklijke Philips Electronics N.V. | Appareil radioélectrique comportant un récepteur et procédé pour régler l'un des étages amplificateurs haute fréquence d'un récepteur |
US6441671B1 (en) | 2000-01-25 | 2002-08-27 | Maxim Integrated Products, Inc. | Digital trim capacitor programming |
US6356135B1 (en) * | 2000-01-25 | 2002-03-12 | Maxim Integrated Products, Inc. | Programmable electronic trim capacitor |
US6424209B1 (en) * | 2000-02-18 | 2002-07-23 | Lattice Semiconductor Corporation | Integrated programmable continuous time filter with programmable capacitor arrays |
US6628175B1 (en) | 2002-03-27 | 2003-09-30 | Pericom Semiconductor Corp. | Voltage-controlled crystal oscillator (VCXO) using MOS varactors coupled to an adjustable frequency-tuning voltage |
JP5608436B2 (ja) * | 2010-06-22 | 2014-10-15 | ルネサスエレクトロニクス株式会社 | 可変容量素子 |
US8954008B2 (en) * | 2013-01-29 | 2015-02-10 | Medtronic, Inc. | Medical device communication system and method |
WO2016183235A1 (en) * | 2015-05-11 | 2016-11-17 | Yang Xu | Circuits for switched capacitor receiver front-ends |
US10658357B2 (en) * | 2018-02-13 | 2020-05-19 | Texas Instruments Incorporated | Driver for driving a capacitive load |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794622A (en) * | 1985-06-03 | 1988-12-27 | Linear Corporation | Low power transmitter frequency stabilization |
US4684853A (en) * | 1985-08-13 | 1987-08-04 | Emhart Industries, Inc. | Garage door opener using transmitter with SAW oscillator modulator |
JPS62200804A (ja) * | 1986-02-27 | 1987-09-04 | Ricoh Co Ltd | プログラム可能なアナログ量素子をもつ半導体集積回路装置 |
US4864636A (en) * | 1987-02-19 | 1989-09-05 | Brunius Robert E | Crystal controlled transmitter |
JPH0250606A (ja) * | 1988-08-12 | 1990-02-20 | Nec Corp | 周波数シンセサイザ |
JP3019340B2 (ja) * | 1989-12-05 | 2000-03-13 | セイコーエプソン株式会社 | 可変容量装置 |
US5818880A (en) * | 1990-03-30 | 1998-10-06 | Honeywell Inc. | MMIC telemetry transmitter |
US5285997A (en) * | 1993-03-23 | 1994-02-15 | King Chang | Device for locking a lever for pivoting a valve |
US5473526A (en) * | 1994-04-22 | 1995-12-05 | University Of Southern California | System and method for power-efficient charging and discharging of a capacitive load from a single source |
US5552748A (en) * | 1995-06-07 | 1996-09-03 | American Microsystems, Inc. | Digitally-tuned oscillator including a self-calibrating RC oscillator circuit |
US5740522A (en) * | 1995-07-17 | 1998-04-14 | Ericsson Inc. | Method and apparatus for reducing receive band transmitter-chain noise for a portable duplex transceiver |
DE19620059B4 (de) * | 1996-05-20 | 2004-12-23 | Ifm Electronic Gmbh | Schaltungsanordnung zum Entriegeln mindestens eines Türschlosses eines Kraftfahrzeugs |
GB9617313D0 (en) * | 1996-08-17 | 1996-09-25 | Cedardell Ltd | Transmitter controller |
KR100206476B1 (ko) * | 1997-03-20 | 1999-07-01 | 윤종용 | 디지털 마이크로웨이브 시스템에서 송신용 국부발진주파수를 동기화시키기 위한 회로 |
-
1998
- 1998-03-24 US US09/047,779 patent/US6058294A/en not_active Expired - Lifetime
-
1999
- 1999-03-24 WO PCT/US1999/006812 patent/WO1999049565A1/en not_active Application Discontinuation
- 1999-03-24 DE DE69900626T patent/DE69900626T2/de not_active Expired - Lifetime
- 1999-03-24 EP EP99912935A patent/EP0985266B1/en not_active Expired - Lifetime
- 1999-03-24 KR KR1019997010842A patent/KR20010012876A/ko not_active Application Discontinuation
- 1999-03-24 JP JP54860299A patent/JP2001510006A/ja active Pending
- 1999-04-23 TW TW088104616A patent/TW448632B/zh not_active IP Right Cessation
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019135795A (ja) * | 2008-02-28 | 2019-08-15 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
US8638159B2 (en) | 2008-02-28 | 2014-01-28 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US8669804B2 (en) | 2008-02-28 | 2014-03-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9106227B2 (en) | 2008-02-28 | 2015-08-11 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
US9197194B2 (en) | 2008-02-28 | 2015-11-24 | Peregrine Semiconductor Corporation | Methods and apparatuses for use in tuning reactance in a circuit device |
US9293262B2 (en) | 2008-02-28 | 2016-03-22 | Peregrine Semiconductor Corporation | Digitally tuned capacitors with tapered and reconfigurable quality factors |
US9496849B2 (en) | 2008-02-28 | 2016-11-15 | Peregrine Semiconductor Corporation | Devices and methods for improving voltage handling and/or bi-directionality of stacks of elements when connected between terminals |
JP2011515832A (ja) * | 2008-02-28 | 2011-05-19 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
US11258440B2 (en) | 2008-02-28 | 2022-02-22 | Psemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10862473B2 (en) | 2018-03-28 | 2020-12-08 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US11018662B2 (en) | 2018-03-28 | 2021-05-25 | Psemi Corporation | AC coupling modules for bias ladders |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Also Published As
Publication number | Publication date |
---|---|
TW448632B (en) | 2001-08-01 |
DE69900626D1 (de) | 2002-01-31 |
EP0985266A1 (en) | 2000-03-15 |
US6058294A (en) | 2000-05-02 |
EP0985266B1 (en) | 2001-12-19 |
KR20010012876A (ko) | 2001-02-26 |
DE69900626T2 (de) | 2002-09-12 |
WO1999049565A1 (en) | 1999-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0985266B1 (en) | Adjustable frequency stabilizing internal chip capacitor system | |
USRE40620E1 (en) | Fully integrated All-CMOS AM transmitter with automatic antenna tuning | |
US7190933B2 (en) | Method and apparatus for automatic tuning of a resonant loop antenna in a transceiver circuit | |
US4905305A (en) | Method and apparatus for controlling the frequency of operation and at least one further variable operating parameter of a radio communications device | |
EP0210746A2 (en) | Impedance matching arrangement | |
US4827226A (en) | Fully integrated, adjustable oscillator for use with a crystal | |
GB2194696A (en) | Digital radio communications devices | |
JPH09148888A (ja) | 電圧制御可変同調回路 | |
JPS5963806A (ja) | 改良電圧制御発振器 | |
KR100802119B1 (ko) | 스위치를 이용한 가변 축퇴 임피던스 제공회로, 및 이를 이용한 전자회로 | |
US5697068A (en) | System and method for providing a non-invasively tunable transceiver synthesizer | |
KR100871516B1 (ko) | 송신기 회로의 출력 전압 변조 방법 및 송신기 회로 | |
US7369009B2 (en) | Oscillator device for frequency modulation | |
US8275336B2 (en) | Apparatus and method for digitally controlling capacitance | |
US6078226A (en) | Integrated circuit implementation of a frequency shift keying oscillator | |
KR20070118981A (ko) | 발진기의 디지털 조절 | |
US6968168B1 (en) | Variable oscillator | |
US5223801A (en) | Crystal oscillator and transmitter operating at the third harmonic of the fifth overtone of a crystal | |
JPH0697734A (ja) | 電圧制御構成要素を備えた電子回路 | |
EP0140429B1 (en) | Voltage controlled oscillator | |
US10432141B2 (en) | Multimode voltage controlled oscillator | |
US2456992A (en) | Frequency shift keying plus phase modulation | |
GB2276784A (en) | Shifting spurious frequencies away from received frequency | |
US1472218A (en) | Transmission and receiving system | |
JP3316905B2 (ja) | データ中継装置 |