JP2001350548A

JP2001350548A - 外部記憶装置の電源制御回路

Info

Publication number: JP2001350548A
Application number: JP2000169957A
Authority: JP
Inventors: Masaki Shimada; 雅樹嶋田
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 2000-06-07
Filing date: 2000-06-07
Publication date: 2001-12-21

Abstract

(57)【要約】【課題】本発明は外部記憶装置の電源制御回路に関
し、外部記憶ユニットに確実にデータを書き込んでから
電源をオフにすることができる外部記憶装置の電源制御
回路を提供することを目的としている。【解決手段】データを記憶する外部記憶ユニット１０
と、該外部記憶ユニット１０と接続される第１のインタ
フェースと、外部機器と接続するための第２のインタフ
ェースと、該第１のインタフェースと第２のインタフェ
ースのデータ形式の変換を行なう装置と、全体の動作を
制御する制御装置２８と、前記外部記憶ユニット１０に
電源を供給するための内部スイッチ３５と、電源のオン
オフ信号を与える外部スイッチ２２とを具備し、前記制
御装置２８は電源オンの時、前記外部スイッチ２２が押
されたことを検出すると、第１のインタフェースにある
コマンドを発行し、特定のレスポンスが外部記憶ユニッ
ト１０から返ってきたら前記内部スイッチ３５を解放し
て電源をオフにするように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は外部記憶装置の電源
制御回路に関し、更に詳しくはパーソナルコンピュータ
（以下パソコン又はＰＣと略す）等の外付け記憶装置の
電源制御回路に関する。

【０００２】

【従来の技術】ＵＳＢ、ＩＥＥＥ１３９４といったモダ
ンなインタフェースを持つＭＯ（光磁気ディスク装
置）、ＨＤＤ（固定ディスク装置）、ＣＤ−Ｒ／Ｗとい
ったパソコンの外部記憶装置が盛んに登場している。図
１０はパソコンと外部記憶装置を示す図である。図にお
いて、１はパソコンであり、ＵＳＢケーブル３を介して
外部記憶装置２と接続されている。

【０００３】これらの外部記憶装置の多くは既存のＡＴ
ＡＰＩ、ＳＣＳＩといったインタフェースを持つ外部記
憶ユニット（いわゆる内蔵型ＭＯドライブ、ＨＤＤ、Ｃ
Ｄ−Ｒ／Ｗ）にブリッジシステムを付加しているものが
多い。その理由は、以下の通りである。

【０００４】新規インタフェースを持った外部記憶
ユニットの開発、量産には莫大な費用と期間を要する。新規インタフェースのどれが主流となるのか現時点
では決められない。

【０００５】以上のような理由から、ＡＴＡＰＩ、ＳＣ
ＳＩをＵＳＢ、ＩＥＥＥ１３９４等に変換するブリッジ
システムを開発し、又は購入し、これを外付けする方が
メリットが多いためである。

【０００６】図１１はＵＳＢ又はＩＥＥＥ１３９４イン
タフェース付外部記憶装置の外観構成例を示す図であ
る。従来の外部記憶ユニット１０にブリッジシステム２
０を付加することで従来の外部記憶ユニット１０を利用
可能にしている。ブリッジシステム２０は、基板に各種
の必要部品を取り付けることにより実現している。ブリ
ッジシステム２０において、２１は電源ジャック、２２
は電源スイッチ、２３はＵＳＢ、ＩＥＥＥ１３９４等の
コネクタ、２４はＳＣＳＩ、ＡＴＡＰＩ等のインタフェ
ースであり、ブリッジシステム２０と接続されている。
このように、ブリッジシステムを設けることで、既存の
ＳＣＳＩ、ＡＴＡＰＩインタフェースを利用した記憶ユ
ニットをＵＳＢ、ＩＥＥＥ１３９４対応の記憶装置とし
て利用することができる。

【０００７】パソコンの高速化とインタフェースの高速
化に伴い、外部記憶ユニットの高速化も望まれる。そこ
で、ＭＯ、ＨＤＤ、ＣＤ−Ｒ／Ｗよりアクセスの速いキ
ャッシュと呼ばれる高速な半導体メモリを積んで転送さ
れるデータを一時ここに貯めることで、外部記憶装置と
してのアクセスを見かけ上速くして、パソコンを早く解
放することができる。

【０００８】図１２はＵＳＢ又はＩＥＥＥ１３９４イン
タフェース付き外部記憶装置の従来構成例を示すブロッ
ク図である。図１０と同一のものは、同一の符号を付し
て示す。外部記憶ユニット１０とブリッジシステム２０
とがケーブル２５を介して接続されている。２４はケー
ブル２５が接続されるＳＣＳＩインタフェースである。

【０００９】ブリッジシステム２０において、２６はＳ
ＣＳＩコントローラ（第１インタフェースコントロー
ラ）、２７は該ＳＣＳＩコントローラ２６と接続される
ＵＳＢコントローラ（第２インタフェースコントロー
ラ）である。２８はＳＣＳＩコントローラ２６とＵＳＢ
コントローラ２７間をデータバス３０を介して接続する
制御装置である。該制御装置２８としては、例えばＣＰ
Ｕが用いられる。

【００１０】２ｊは、ＳＣＳＩコントローラ２６とＳＣ
ＳＩインタフェース２４間を流れる第１インタフェース
信号である。１はパソコンで、ＵＳＢコネクタ２３と接
続されている。２ｋはＵＳＢコントローラ２７とＵＳＢ
コネクタ２３間に流れる第２インタフェース信号であ
る。

【００１１】４は電源、２１は該電源４が接続される電
源ジャックである。該電源ジャック２１から入力される
電源は、電源スイッチ２２を介してブリッジシステム内
部に供給される。２９は、ブリッジ用電源である。該電
源２９からブリッジシステム２０を動作させるためのパ
ワーが供給される。電源は、コネクタ３１とコネクタ３
２と電源供給ライン３６を介して外部記憶ユニット１０
側にも供給される。

【００１２】このように構成された装置において、制御
装置２８は第１インタフェース用制御信号２ｈ、及び第
２インタフェース用制御信号２ｉとデータバス３０を介
してＵＳＢインタフェースとＳＣＳＩインタフェース間
の相互変換を行なう。これにより、パソコン１からのデ
ータは、ＵＳＢコントローラ２７からブリッジシステム
２０に入り、ＳＣＳＩインタフェース用データに変換さ
れ、外部記憶ユニット１０に書き込まれる。つまり、従
来のＳＣＳＩインタフェースを用いた外部記憶ユニット
１０にＵＳＢインタフェースを使用してデータを読み書
きすることが可能になる。

【００１３】

【発明が解決しようとする課題】ＵＳＢ、ＩＥＥＥ１３
９４は、ホットプラグ機能（使用しない時には電源をオ
フにしておくことができる機能）があり、機器を使用し
ない時にはいつでも電源を切ることができる。ところ
が、前記キャッシュを持った外部記憶ユニットは、パソ
コン１から大きなファイルをコピーした時、全てのファ
イル転送がキャッシュに貯まった分を含めて完了する
と、パソコン１にコピー完了を通知する。

【００１４】パソコン１は、画面上にダイアログ等を表
示又は非表示等してユーザにコピーが終了したことを知
らせる。しかしながら、実際にはキャッシュにストック
されただけで実際には書き込み作業が完了していないこ
ともあり、この時に電源をオフにされるとキャッシュに
貯まった書き残しデータが消えてしまう。

【００１５】このような事故を防ぐために特開平８−９
５７１５号公報記載の技術がある。しかしながら、この
発明では外部記憶ユニット１０にもビジー告知手段を必
要とする。そのため、前記既存の外部記憶ユニット１０
にブリッジシステムを付けた外部記憶ユニットには適用
できないという問題がある。

【００１６】本発明はこのような課題に鑑みてなされた
ものであって、既存の外部記憶ユニットに確実にデータ
を書き込んでから電源をオフにすることができる外部記
憶装置の電源制御回路を提供することを目的としてい
る。

【００１７】

【課題を解決するための手段】（１）請求項１記載の発
明は、データを記憶する外部記憶ユニットと、該外部記
憶ユニットと接続される第１のインタフェースと、外部
機器と接続するための第２のインタフェースと、該第１
のインタフェースと第２のインタフェースのデータ形式
の変換を行なう装置と、全体の動作を制御する制御装置
と、前記外部記憶ユニットに電源を供給するための内部
スイッチと、電源のオンオフ信号を与える外部スイッチ
とを具備し、前記制御装置は電源オンの時、前記外部ス
イッチが押されたことを検出すると、第１のインタフェ
ースにあるコマンドを発行し、特定のレスポンスが外部
記憶ユニットから返ってきたら前記内部スイッチを解放
して電源をオフにすることを特徴とする。

【００１８】このように構成すれば、外部記憶ユニット
に全てのデータが書き込まれた時に、外部記憶ユニット
から返ってくる特定のレスポンスを受けると、電源をオ
フにするので、外部記憶ユニットに確実にデータを書き
込んでから電源をオフにすることができる。

【００１９】（２）請求項２記載の発明は、前記制御装
置は電源オンの時、前記外部スイッチが押されたことを
検出すると、前記第２のインタフェースから前記外部記
憶ユニットに対するコマンド或いはデータが無いのを一
定時間確認し、一定時間無い時には前記第１のインタフ
ェースにあるコマンドを発行し、特定のレスポンスが外
部記憶ユニットから返ってきたら前記内部スイッチを解
放して電源をオフにすることを特徴とする。

【００２０】このように構成すれば、第２のインタフェ
ースから前記外部記憶ユニットに対するコマンドが一定
時間無い場合に、外部記憶ユニットに全てのデータが書
き込まれた時に、外部ユニットから返ってくる特定のレ
スポンスを受けると、電源をオフにするので、外部記憶
ユニットにパソコンが送る全てのデータを確実に書き込
んでから電源をオフにすることができる。

【００２１】（３）請求項３記載の発明は、前記第２の
インタフェースから前記外部記憶ユニットに対するコマ
ンドが一定時間無い場合には、前記内部スイッチを解放
して電源をオフにすることを特徴とする。

【００２２】このように構成すれば、第２のインタフェ
ースから外部記憶ユニットに対する要求が一定時間無い
場合には、電源をオフにして、外部記憶ユニットの無駄
な電力消費を抑えることができる。

【００２３】（４）請求項４記載の発明は、前記外部記
憶ユニットはリムーバブルメディア・ドライブユニット
であり、該メディアが外部記憶ユニットに入っていない
状態が一定時間経過した時は、前記内部スイッチを解放
して電源をオフにすることを特徴とする。

【００２４】このように構成すれば、リムーバブルメデ
ィアが外部記憶ユニットに入っていない状態が一定時間
続く時には電源をオフにすることにより、外部記憶ユニ
ットの無駄な電力消費を抑えることができる。

【００２５】（５）請求項５記載の発明は、時刻を計る
計時手段を具備し、決まった時間になると電源をオンに
したりオフにしたりすることを特徴とする。このように
構成すれば、パソコンのバックアッププログラムと連携
し、自動バックアップを行なうことができる。

【００２６】（６）請求項６記載の発明は、電源オンの
時、前記外部スイッチが押された時に前記第１のインタ
フェースにあるコマンドを発行し、特定のレスポンスが
前記外部記憶ユニットから返ってきたら電源をオフにす
るか、外部スイッチが押されたらすぐに電源をオフにす
るかの選択を前記第２のインタフェースを介して指示で
きることを特徴とする。

【００２７】このように構成すれば、外部記憶ユニット
から特定のレスポンスが返ってきてから電源をオフにす
るか、或いは外部スイッチが押されたらすぐに電源をオ
フにするかの選択をパソコンから設定することができ、
必要に応じた電源のオフ制御を行なうことができる。

【００２８】（７）請求項７記載の発明は、電源オンの
時、前記外部スイッチが押された時に前記第２のインタ
フェースから前記外部記憶ユニットに対するコマンドが
無いのを一定時間確認し、一定時間無い時には前記第１
のインタフェースにあるコマンドを発行し、特定のレス
ポンスが外部記憶ユニットから返ってきたら電源をオフ
にするか、外部スイッチが押されたらすぐに電源をオフ
にするかの選択を第２のインタフェースを介して指示で
きることを特徴とする。

【００２９】このように構成すれば、外部記憶ユニット
に一定時間コマンドが無い場合に、外部記憶ユニットか
ら特定のレスポンスが返ってきてから電源をオフにする
か、或いは外部スイッチが押されたらすぐに電源をオフ
にするかの選択や時間設定をパソコンからすることがで
き、必要に応じた電源のオフ制御を行なうことができ
る。

【００３０】（８）請求項８記載の発明は、前記第２の
インタフェースから前記外部記憶ユニットに対する要求
が一定時間無い時には、電源をオフにするかどうかの選
択を第２のインタフェースを介して指示できることを特
徴とする。

【００３１】このように構成すれば、外部記憶ユニット
に対する要求が一定時間無い時に、電源をオフにするか
どうかの選択や時間設定をパソコンからできるので、必
要に応じた電源のオフ制御を行なうことができる。

【００３２】（９）請求項９記載の発明は、前記外部記
憶ユニットはリムーバブルメディア・ドライブユニット
であり、該メディアが外部記憶ユニットに入っていない
状態が一定時間経過した時は、電源をオフにするかどう
かの選択を前記第２のインタフェースを介して指示でき
ることを特徴とする。

【００３３】このように構成すれば、リムーバブルメデ
ィアが外部記憶ユニットに入っていない状態が一定時間
経過した時に、電源をオフにするかどうかの選択や時間
設定をパソコンからできるので、必要に応じた電源のオ
フ制御を行なうことができる。

【００３４】（１０）請求項１０記載の発明は、決まっ
た時間の設定を前記第２のインタフェースを介して指示
できることを特徴とする。このように構成すれば、決ま
った時間の設定をパソコンから指示でき、必要に応じた
電源のオンオフ制御を行なうことができる。

【００３５】（１１）請求項１１記載の発明は、電源オ
ンの時、前記外部スイッチが押された時に、前記制御装
置は、第２のインタフェースを通じて外部装置に通知
し、該外部装置の指示で電源をオフにすることを特徴と
する。

【００３６】このように構成すれば、外部装置から電源
のオフ制御を行なうことができる。

【００３７】

【発明の実施の形態例】以下、図面を参照して本発明の
実施の形態例を詳細に説明する。図１は本発明の一実施
の形態例を示すブロック図である。図１２と同一のもの
は、同一の符号を付して示す。図に示す実施の形態例
は、図１２の構成図に、内部スイッチ３５が加わった点
と外部スイッチ２２が電流をオンオフするものから第４
図に示すものに変わった点が異なり、その他の構成要素
は図１１と同じである。外部記憶ユニット（例えばＭＯ
ドライブ）１０とブリッジシステム２０とはＳＣＳＩケ
ーブル２５と電源供給ライン３６とで接続されている。

【００３８】電源４からの電源は電源ジャック２１を介
してブリッジシステム２０に入っている。ブリッジシス
テム２０に入った電源は、ブリッジ用電源２９によりブ
リッジシステム２０の動作用の電源が作成される。一
方、電源ジャック２１から入った電源は、内部スイッチ
３５を介して電源供給ライン３６を介して外部記憶ユニ
ット１０に入っている。

【００３９】パソコン１はコネクタ２３を介してＵＳＢ
コントローラ２７と接続されている。該ＵＳＢコントロ
ーラ２７は、データバス３０を介してＳＣＳＩコントロ
ーラ２６と接続されている。制御装置２８は、データバ
ス３０を介してＳＣＳＩコントローラ２６及びＵＳＢコ
ントローラ２７と接続されている。また、制御装置２８
からは、内部スイッチ３５にオンオフ制御信号２ｇが出
力される。

【００４０】電源スイッチ（外部スイッチ）２２は、図
４に示すように、制御装置２８へローアクチブの信号を
与える。即ち、外部スイッチ２２が押された時に、
“Ｌ”レベルの信号が制御装置２８に与えられる。５
は、制御装置（以下ＣＰＵという）２８から制御される
ＬＥＤである。該ＬＥＤ５は、電源オンオフを表示する
ものである。

【００４１】パソコン１からＵＳＢケーブルを通じて送
られるコマンドやデータ等は、ＵＳＢコントローラ２７
でＵＳＢプロトコルからＣＰＵ２８で処理できる形に変
換される。これをＣＰＵ２８がＳＣＳＩコントローラ２
６が扱える形式に変換して送る。ＳＣＳＩコントローラ
２６はＳＣＳＩプロトコルに変換し、外部記憶ユニット
１０に送る。外部記憶ユニット１０からのパソコン１へ
のコマンドやデータの転送はその逆をたどる。このよう
に、請求項１で述べられた変換装置とは、ここでは、Ｕ
ＳＢコントローラ２７、ＳＣＳＩコントローラ２６及び
ＣＰＵ２８を示す。このように構成された装置の動作を
図２のフローチャートを参照しつつ説明すれば、以下の
通りである。

【００４２】図２は本発明の第１の動作例を示すフロー
チャートである。ブリッジシステム２０に電源４が接続
されると（Ｓ１１）、ブリッジ用電源２９から電源が供
給されＣＰＵ２８が動作を開始する。ＣＰＵ２８はブリ
ッジシステム２０を初期化する（Ｓ１２）。その後、Ｃ
ＰＵ２８は外部スイッチ２２が押されるのを待つ（Ｓ１
３）。

【００４３】外部スイッチ２２が押されると、ＣＰＵ２
８は内部スイッチ３５をオンにして外部記憶ユニット１
０に電源を供給し（Ｓ１４）、ＬＥＤ５を点灯する（Ｓ
１５）。このＬＥＤ５が点灯することで、電源が入った
ことを認識することができる。

【００４４】その後、ＣＰＵ２８は、ＵＳＢコントロー
ラ２７とＳＣＳＩコントローラ２６を使用してブリッジ
動作を行ない、パソコン１と外部記憶ユニット１０とを
うまく通信させる（Ｓ１６）。内部スイッチ３５がオン
の時、外部スイッチ２２が押されると（Ｓ１７）、ＣＰ
Ｕ２８は電源オフのための後処理に入る（Ｓ１８）。

【００４５】後処理では、ＣＰＵ２８はＬＥＤ５を点滅
させて後処理に入ったことをオペレータに知らせる（Ｓ
２１）。その後、パソコン１からデータコピー依頼があ
るかどうか一定時間チェックする（Ｓ２２）。パソコン
１から送られるデータは、小さなブロックに分割されて
送られる。従って、ステップＳ２２でパソコン１の全て
のデータの送出が終わったかどうかをチェックする必要
がある。

【００４６】パソコン１から再度データ転送依頼があっ
た場合には、ステップＳ１６に戻り、ブリッジ動作を行
なう。データ転送依頼がない場合には、ＣＰＵ２８はソ
フトタイマを用いて例えば１秒たったかどうかチェック
する（Ｓ２３）。データ転送依頼が１秒以上ない場合に
は、ＣＰＵ２８は次に特定のコマンドコマンド）をＳＣ
ＳＩコントローラ２６を介して外部記憶ユニット１０に
発行する（Ｓ２４）。

【００４７】その理由としては、外部記憶ユニット１０
にキャッシュがある場合、不揮発性メモリ（実際のＨ
Ｄ、ＭＯ、ＣＤそのもの）に書き込み処理が終了してい
なくても外部記憶ユニット１０は、ブリッジシステム２
０に対してＳＣＳＩコントローラ２６を介して処理が終
了したことを告げるからである。

【００４８】この処理終了通知を受けたＣＰＵ２８は、
外部記憶ユニット１０内のキャッシュ（図示せず）に書
き込むべきデータが全て揃ったことを認識し、次に確実
に記憶媒体への書き込みが終了したことを検知する必要
がある。そのため、例えば、ＣＰＵ２８は、第１インタ
フェースがＳＣＳＩの時は、スピンダウン（Ｓｐｉｎｄ
ｏｗｎ）コマンドを発行する（Ｓ２４）。ここで、スピ
ンダウンコマンドとは、例えばＭＯの回転を止めるため
の信号である。外部記憶ユニット１０内のＣＰＵ（図示
せず）はスピンダウンコマンドを受けて記憶媒体へのデ
ータ書き込みが終了すると、ブリッジシステム２０に対
してＧＯＯＤコンデションを返す。ここで、コマンドは
スピンダウンだけに限定されない。リムーバブルメディ
ア・ドライブユニットならば、イジェクトでもよい。但
し、最後にメディアが排出される。

【００４９】ＣＰＵ２８は、外部記憶ユニット１０から
ＧＯＯＤコンデションが返ってきたら（Ｓ２５）、ＬＥ
Ｄ５をオフにし（Ｓ２６）、内部スイッチ３５をオフに
する（Ｓ２７）。この状態で、外部記憶ユニット１０へ
の電源供給は絶たれる。次に、ステップＳ１３に戻り、
外部スイッチ２２が押されるのを待つ。

【００５０】この実施の形態例によれば、外部記憶ユニ
ット１０に全てのデータが書き込まれた時に、外部記憶
ユニット１０から返ってくる特定のレスポンス（ここで
はＧＯＯＤコンデション）を受けると、電源をオフにす
るので、外部記憶ユニット１０にパソコン１が送る全て
のデータを確実に書き込んでから電源をオフにすること
ができる。

【００５１】図３は本発明の第２の実施の形態例を示す
ブロック図である。図１と同一のものは、同一の符号を
付して示す。この実施の形態例は、外部記憶ユニット１
０としてＡＴＡＰＩインタフェースを用いた場合の回路
を示す。この場合、図１に示すような第１インタフェー
スコントローラは不要となる。インタフェースコントロ
ーラ２７は、インタフェース部３３を介してコネクタ２
３と接続され、パソコン１と接続されている。

【００５２】ここでは、インタフェースコントローラ２
７として、ＩＥＥＥ１３９４用のものを用いている。Ｉ
ＥＥＥ１３９４用通信線は、内部に電源用線を含むの
で、若し、パソコン１から電源を供給できる場合、その
電源線もコネクタ２３と接続される。この場合、電源は
逆流防止用のダイオードＤ２を介して電源ラインに接続
される。一方、電源４からの電源も電源ジャック２１を
介して逆流防止用ダイオードＤ１を介して電源ラインに
接続されている。この結果、ブリッジシステム２０を動
作させるための電源をパソコン１側と電源４側から供給
することができ、逆流防止用ダイオードＤ１、Ｄ２を介
して電源の並列運転が可能となる。

【００５３】制御装置（ＣＰＵ）２８は、データバス３
０を介してインタフェースコントローラ２７及びＡＴＡ
ＰＩインタフェース２４と接続されている。このように
構成されたシステムにおいて、外部スイッチ２２からの
オン信号により、ブリッジ用電源２９が供給されている
場合について考える。パソコン１から外部記憶ユニット
１０へのデータ書き込み要求が発生した場合、パソコン
１からのＩＥＥＥ１３９４に準拠したデータは、インタ
フェース部３３を介してインタフェースコントローラ２
７に入り、ＣＰＵ２８との間でインタフェース用制御信
号のやりとりを行ない、ＩＥＥＥ１３９４準拠のデータ
をＡＴＡＰＩのデータに変換することができる。ＡＴＡ
ＰＩ形式に変換されたデータは、一旦外部記憶ユニット
１０のキャッシュに格納され、その後記憶媒体に書き込
まれる。

【００５４】ここで、キャッシュに全データが記憶され
ると、外部記憶ユニット１０からブリッジシステム２０
に対して、処理終了信号が出力される。この処理終了信
号を受けたＣＰＵ２８は、外部記憶ユニット１０に対し
て、特定のコマンド（例えばＳｐｉｎｄｏｗｎ）を発行
する。このコマンドを受けた外部記憶ユニット１０で
は、記憶媒体へのデータ書き込みが完了した時、内部Ｃ
ＰＵからデータ書き込み完了（ＧＯＯＤコンデション）
信号が出力される。ＣＰＵ２８は、このＧＯＯＤコンデ
ション信号を受けると、内部スイッチ３５を制御し、接
点を解放する。これにより、外部記憶ユニット１０に供
給されていた電源は断になる。

【００５５】この実施の形態例の場合も、外部記憶ユニ
ット１０に全てのデータが書き込まれた時に、外部記憶
ユニット１０から返ってくる特定のレスポンス（ここで
はＧＯＯＤコンデション）を受けると、電源をオフにす
るので、外部記憶ユニット１０にパソコン１が送る全て
のデータを確実に書き込んでから電源をオフにすること
ができる。

【００５６】上述した実施の形態例によれば、上記電源
制御が既存の外部記憶ユニットやパソコンのソフトに変
更を必要とせずに行なえるという効果がある。図５は本
発明の第３の実施の形態例を示すブロック図である。図
１と同一のものは、同一の符号を付して示す。図におい
て、３７はブリッジシステム２０内に設けられたタイマ
であり、ＣＰＵ２８と接続されている。該タイマ３７
は、時刻を計時し、バッテリーでバックアップされてい
る。従って、回路の電源が断になっても、タイマ３７は
時刻を刻み続ける。その他の構成は、図１の構成と全く
同一である。このように構成されたシステムを用いて本
発明の動作を説明する。

【００５７】図６は本発明の第２の動作例を示すフロー
チャートである。ブリッジシステム２０に電源４がつな
がれると（Ｓ１１）、ブリッジ用電源２９から電源が供
給され、ＣＰＵ２８が動作を開始する。ＣＰＵ２８は、
ブリッジシステム２０を初期化する（Ｓ１２）。その
後、ＣＰＵ２８は、外部スイッチ２２が押されるのを待
つ（Ｓ１３）。

【００５８】外部スイッチ２２が押されると、ＣＰＵ２
８は内部スイッチ３５をオンして外部記憶ユニット１０
に電源を供給し（Ｓ１４）、ＬＥＤ５を点灯する（Ｓ１
５）。その後、ＣＰＵ２８はＳＣＳＩコントローラ２６
とＵＳＢコントローラ２７を使用してブリッジ動作を行
ない、パソコン１と外部記憶ユニット１０とをうまく通
信させる（Ｓ１６）。

【００５９】次に、ブリッジ動作が終了すると、ＣＰＵ
２８はタイマ３７の時刻を読みに行く。一方、ＣＰＵ２
８は外部スイッチ２２が押されたかどうかをチェックす
る（Ｓ１７ａ）。外部スイッチ２２が押された場合には
後処理に入る（Ｓ１８）。外部スイッチ２２が押されな
い場合、ＣＰＵ２８はタイマ３７を用いてパソコン１か
らのアクセス無しの時間をカウントする（Ｓ１７ｂ）。
つまり、最後にアクセスがあった時の時刻を読み込んで
おき、その後の経過時間をカウントすることになる。若
し、パソコン１からのアクセスがあった場合には、ＣＰ
Ｕ２８は読み込んだ時刻情報を無視する。

【００６０】パソコン１からのアクセスがあった場合に
は、ステップ１６に戻りブリッジ動作を行なう。パソコ
ン１からのアクセスがない状態が１５分経過した場合、
ＣＰＵ２８は後処理に入る（Ｓ１８）。後処理は、図２
に示した後処理と全く同じ処理である。図の、から
の接続も、図２の後処理のシーケンスと対応している。

【００６１】この実施の形態例によれば、第２のインタ
フェースから外部記憶ユニットに対する要求が一定時間
無い場合には、電源をオフにして外部記憶ユニットの無
駄な電力消費を抑えることができる。

【００６２】図７は本発明の第３の動作例を示すフロー
チャートである。システム構成としては、図５を用い
る。ブリッジシステム２０に電源４がつながれると（Ｓ
１１）、ブリッジ用電源２９から電源が供給され、ＣＰ
Ｕ２８が動作を開始する。ＣＰＵ２８は、ブリッジシス
テム２０を初期化する（Ｓ１２）。その後、ＣＰＵ２８
は、外部スイッチ２２が押されるのを待つ（Ｓ１３）。

【００６３】外部スイッチ２２が押されると、ＣＰＵ２
８は内部スイッチ３５をオンして外部記憶ユニット１０
に電源を供給し（Ｓ１４）、ＬＥＤ５を点灯する（Ｓ１
５）。その後、ＣＰＵ２８はＳＣＳＩコントローラ２６
とＵＳＢコントローラ２７を使用してブリッジ動作を行
ない、パソコン１と外部記憶ユニット１０とをうまく通
信させる（Ｓ１６）。

【００６４】次に、ブリッジ動作が終了すると、ＣＰＵ
２８は外部スイッチ２２が押されたかどうかをチェック
する（Ｓ１７ａ）。この場合において、ＣＰＵ２８はパ
ソコン１から最後のアクセスがあった時刻を記憶してお
く。外部スイッチ２２が押された場合には、後処理に入
る（Ｓ１８）。外部スイッチ２２が押されない場合に
は、パソコン１からのアクセス無しが１５分経ったかど
うかチェックする（Ｓ１７ｂ）。この１５分の時間の経
過は、ＣＰＵ２８がタイマ３７の時刻情報を読みに行
き、前記パソコン１から最後のアクセスがあった時刻を
差し引くことによりカウントされる。

【００６５】パソコン１からのアクセス無しが１５分経
った場合には、後処理に入る（Ｓ１８）。パソコン１か
らのアクセス無しが１５分経たない場合には、ＣＰＵ２
８はリムーバブルメディア（以下メディアと略す）無し
が５分経ったかどうかチェックする（Ｓ１７ｃ）。この
場合において、ＣＰＵ２８はメディアが挿入されていた
らタイマ３７を読みに行かない。そして、メディアが引
き抜かれたらＣＰＵ２８はタイマ３７を読みに行き、そ
の時の時刻を記憶しておく。そして、メディア無しが５
分経過したら、後処理に入る（Ｓ１８）。後処理のシー
ケンスは、図２に示したものと全く同一である。図の
、からの接続も、図２の後処理のシーケンスと対応
している。

【００６６】この実施の形態例によれば、リムーバブル
メディアが外部記憶ユニット１０に入っていない状態が
一定時間以上続く時には電源をオフにすることにより、
外部記憶ユニット１０の無駄な電力消費を抑えることが
できる。

【００６７】図８は本発明の第４の動作例を示すフロー
チャートである。システム構成としては、図５を用い
る。ブリッジシステム２０に電源４がつながれると（Ｓ
１１）、ブリッジ用電源２９から電源が供給され、ＣＰ
Ｕ２８が動作を開始する。この場合において、ＣＰＵ２
８には予約時間が予め記憶されているものとする。ＣＰ
Ｕ２８は、ブリッジシステム２０を初期化する（Ｓ１
２）。その後、ＣＰＵ２８は、外部スイッチ２２が押さ
れるのを待つ（Ｓ１３ａ）。外部スイッチ２２が押され
た場合には、ステップＳ１４以降の処理に進む。

【００６８】外部スイッチ２２が押されない場合には、
外部スイッチ２２が押されるのを待つ。この間に、タイ
マ３７を読みに行き、タイマ３７の時刻が予約時間にな
ったら、ＣＰＵ２８はそのことを検出して内部スイッチ
３５をオンにする（Ｓ１３）。この結果、外部記憶ユニ
ット１０に電源が供給されるようになる。同時に、ＬＥ
Ｄ５を点灯する（Ｓ１５）。その後、ＣＰＵ２８はＳＣ
ＳＩコントローラ２６とＵＳＢコントローラ２７を使用
してブリッジ動作を行ない、パソコン１と外部記憶ユニ
ット１０とをうまく通信させる（Ｓ１６）。

【００６９】次に、ブリッジ動作が終了すると、ＣＰＵ
２８は外部スイッチ２２が押されたかどうかをチェック
する（Ｓ１７ａ）。この場合において、ＣＰＵ２８はパ
ソコン１から最後のアクセスがあった時刻を記憶してお
く。外部スイッチ２２が押された場合には、後処理に入
る（Ｓ１８）。外部スイッチ２２が押されない場合に
は、パソコン１からのアクセス無しが１５分経ったかど
うかチェックする（Ｓ１７ｂ）。この１５分の時間の経
過は、ＣＰＵ２８がタイマ３７の時刻情報を読みに行
き、前記パソコン１から最後のアクセスがあった時刻を
差し引くことによりカウントされる。

【００７０】パソコン１からのアクセス無しが１５分経
った場合には、後処理に入る（Ｓ１８）。パソコン１か
らのアクセス無しが１５分経たない場合には、ＣＰＵ２
８はリムーバブルメディア（以下メディアと略す）無し
が５分経ったかどうかチェックする（Ｓ１７ｃ）。この
場合において、ＣＰＵ２８はメディアが挿入されていた
らタイマ３７を読みに行かない。そして、メディアが引
き抜かれたらＣＰＵ２８はタイマ３７を読みに行き、そ
の時の時刻を記憶しておく。そして、メディア無しが５
分経過したら、後処理に入る（Ｓ１８）。後処理のシー
ケンスは、図２に示したものと全く同一である。図の
、からの接続も、図２の後処理のシーケンスと対応
している。

【００７１】この実施の形態例によれば、パソコン１の
バックアッププログラムと連携し、自動バックアップを
行なうことができる。図９は本発明の第５の動作例を示
すフローチャートである。この実施の形態例では、外部
記憶装置の電源のオフ制御を外部装置（例えばパソコ
ン）から行なうことができるようにしたものである。図
は、後処理を示しており、後処理までは既述したものと
同様である。今までの発明では、制御装置（ＣＰＵ）２
８がスピンダウンのコマンドを発行していたが、この発
明ではスピンダウンのコマンドを外部装置（例えばパソ
コン）側から発行するようにしたものである。また、電
源オフの許可もパソコン側が指示する。システム構成と
しては、図１を用いる。

【００７２】後処理に入ると（Ｓ２０）、ＬＥＤ５を点
滅させて後処理に入ったことを知らせる（Ｓ２１）。外
部スイッチ２２が押されると、ＣＰＵ２８は第２のイン
タフェース（ＵＳＢインタフェース）を通してパソコン
１にスイッチが押されたことを通知する（Ｓ２３）。

【００７３】ＣＰＵ２８は、パソコン１から電源オフの
指示があるまでブリッジ動作を続ける（Ｓ２４、Ｓ２
５）。パソコン１は、全てのデータを排出し終わった
ら、スピンダウンコマンドを外部記憶装置に発行する。
外部記憶装置からＧＯＯＤコンデションが返ってくれ
ば、全てのデータが不揮発メモリに書き込まれたことを
認識でき、外部記憶装置のＣＰＵ２８に対して電源オフ
の指示を行なう（Ｓ２４、Ｓ２５）。ＣＰＵ２８は、パ
ソコン１からの指示を受けてＬＥＤ５をオフにし（Ｓ２
６）、内部スイッチ３５を解放して電源をオフにする
（Ｓ２７）。

【００７４】この実施の形態例によれば、外部装置（例
えばパソコン）から電源のオフ制御を行なうことができ
る。本発明では、パソコンからユーティリティソフト等
を動作させて、前述した発明の機能を使用するかしない
かユーザが選択したり、待ち時間の設定の指示ができ
る。

【００７５】例えば、電源オンの時、外部スイッチ２２
が押された時に前記第１のインタフェース（ＳＣＳＩイ
ンタフェース）にあるコマンドを発行し、特定のレスポ
ンスが前記外部記憶ユニット１０から返ってきたら電源
をオフにするか、外部スイッチ２２が押されたらすぐに
電源をオフにするかの選択を前記第２のインタフェース
を介してユーザが指示できることようにすることができ
る。

【００７６】このように構成すれば、外部記憶ユニット
１０から特定のレスポンスが返ってきてから電源をオフ
にするか、或いは外部スイッチ２２が押されたらすぐに
電源をオフにするかの選択をパソコン１から設定するこ
とができ、必要に応じた電源のオフ制御を行なうことが
できる。

【００７７】また、電源オンの時、外部スイッチ２２が
押された時に前記第２のインタフェース（ＵＳＢインタ
フェース）から前記外部記憶ユニット１０に対するコマ
ンドが無いのを一定時間確認し、一定時間無い時には前
記第１のインタフェースにあるコマンドを発行し、特定
のレスポンスが外部記憶ユニット１０から返ってきたら
電源をオフにするか、外部スイッチ２２が押されたらす
ぐに電源をオフにするかの選択を第２のインタフェース
を介して指示できるようにすることができる。

【００７８】このように構成すれば、外部記憶ユニット
１０に一定時間コマンドが無い場合に、外部記憶ユニッ
ト１０から特定のレスポンスが返ってきてから電源をオ
フにするか、或いは外部スイッチ２２が押されたらすぐ
に電源をオフにするかの選択や時間設定をパソコン１か
らすることができ、必要に応じた電源のオフ制御を行な
うことができる。

【００７９】また、第２のインタフェース（ＵＳＢイン
タフェース）から前記外部記憶ユニット１０に対する要
求が一定時間無い時には、電源をオフにするかどうかの
選択や一定時間の設定を第２のインタフェースを介して
指示できるようにすることができる。

【００８０】このように構成すれば、外部記憶ユニット
１０に対する要求が一定時間無い時に、電源をオフにす
るかどうかの選択や時間設定をパソコンからできるの
で、必要に応じた電源のオフ制御を行なうことができ
る。

【００８１】また、外部記憶ユニット１０はリムーバブ
ルメディアであり、該メディアが外部記憶ユニット１０
に入っていない状態が一定時間経過した時は、電源をオ
フにするかどうかの選択を前記第２のインタフェースを
介して指示できるようにすることができる。

【００８２】このように構成すれば、リムーバブルメデ
ィアが外部記憶ユニットに入っていない状態が一定時間
経過した時に、電源をオフにするかどうかの選択や時間
設定をパソコンからできるので、必要に応じた電源のオ
フ制御を行なうことができる。

【００８３】また、決まった時間の設定を前記第２のイ
ンタフェースを介して指示できるようにすることができ
る。このように構成すれば、決まった時間の設定をパソ
コンから指示でき、必要に応じた電源のオンオフ制御を
行なうことができる。

【００８４】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下の効果が得られる。（１）請求項１記載の発明によれば、外部記憶ユニット
に全てのデータが書き込まれた時に、外部記憶ユニット
から返ってくる特定のレスポンスを受けると、電源をオ
フにするので、外部記憶ユニットに確実にデータを書き
込んでから電源をオフにすることができる。

【００８５】（２）請求項２記載の発明によれば、第２
のインタフェースから前記外部記憶ユニットに対するコ
マンドが一定時間無い場合に、外部記憶ユニットに全て
のデータが書き込まれた時に、外部ユニットから返って
くる特定のレスポンスを受けると、電源をオフにするの
で、外部記憶ユニットにパソコンが送る全てのデータを
確実に書き込んでから電源をオフにすることができる。

【００８６】（３）請求項３記載の発明によれば、第２
のインタフェースから外部記憶ユニットに対する要求が
一定時間無い場合には、電源をオフにして、外部記憶ユ
ニットの無駄な電力消費を抑えることができる。

【００８７】（４）請求項４記載の発明によれば、リム
ーバブルメディアが外部記憶ユニットに入っていない状
態が一定時間続く時には電源をオフにすることにより、
外部記憶ユニットの無駄な電力消費を抑えることができ
る。

【００８８】（５）請求項５記載の発明によれば、パソ
コンのバックアッププログラムと連携し、自動バックア
ップを行なうことができる。（６）請求項６記載の発明によれば、外部記憶ユニット
から特定のレスポンスが返ってきてから電源をオフにす
るか、或いは外部スイッチが押されたらすぐに電源をオ
フにするかの選択をパソコンから設定することができ、
必要に応じた電源のオフ制御を行なうことができる。

【００８９】（７）請求項７記載の発明によれば、外部
記憶ユニットに一定時間コマンドが無い場合に、外部記
憶ユニットから特定のレスポンスが返ってきてから電源
をオフにするか、或いは外部スイッチが押されたらすぐ
に電源をオフにするかの選択や時間設定をパソコンから
することができ、必要に応じた電源のオフ制御を行なう
ことができる。

【００９０】（８）請求項８記載の発明によれば、外部
記憶ユニットに対する要求が一定時間無い時に、電源を
オフにするかどうかの選択や時間設定をパソコンからで
きるので、必要に応じた電源のオフ制御を行なうことが
できる。

【００９１】（９）請求項９記載の発明によれば、リム
ーバブルメディアが外部記憶ユニットに入っていない状
態が一定時間経過した時に、電源をオフにするかどうか
の選択や時間設定をパソコンからできるので、必要に応
じた電源のオフ制御を行なうことができる。

【００９２】（１０）請求項１０記載の発明によれば、
決まった時間の設定をパソコンから指示でき、必要に応
じた電源のオンオフ制御を行なうことができる。（１１）請求項１１記載の発明によれば、外部装置から
電源のオフ制御を行なうことができる。

【００９３】このように、本発明によれば、外部記憶ユ
ニットに確実にデータを書き込んでから電源をオフにす
ることができる外部記憶装置の電源制御回路を提供する
ことができる。また、上記の電源制御が既存の外部記憶
ユニットのソフトに変更を必要とせずに行なえる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態例を示すブロック図
である。

【図２】本発明の第１の動作例を示すフローチャートで
ある。

【図３】本発明の第２の実施の形態例を示すブロック図
である。

【図４】外部スイッチの構成例を示す図である。

【図５】本発明の第３の実施の形態例を示すブロック図
である。

【図６】本発明の第２の動作例を示すフローチャートで
ある。

【図７】本発明の第３の動作例を示すフローチャートで
ある。

【図８】本発明の第４の動作例を示すフローチャートで
ある。

【図９】本発明の第５の動作例を示すフローチャートで
ある。

【図１０】パソコンと外部記憶装置を示す図である。

【図１１】ＵＳＢ又はＩＥＥＥ１３９４インタフェース
付外部記憶装置の外観構成例を示す図である。

【図１２】ＵＳＢ又はＩＥＥＥ１３９４インタフェース
付外部記憶装置の従来構成例を示すブロック図である。

【符号の説明】

１パソコン４電源５ＬＥＤ１０外部記憶ユニット２０ブリッジシステム２１電源ジャック２２外部スイッチ２３コネクタ２４ＳＣＳＩインタフェース２５ケーブル２６ＳＣＳＩコントローラ２７ＵＳＢコントローラ２８制御装置（ＣＰＵ）２９ブリッジ用電源３０データバス３１、３２コネクタ３５内部スイッチ３６電源供給ライン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０６Ｆ 1/00 ３３４Ｆ３３４Ｇ

Claims

【特許請求の範囲】

【請求項１】データを記憶する外部記憶ユニットと、該外部記憶ユニットと接続される第１のインタフェース
と、外部機器と接続するための第２のインタフェースと、該第１のインタフェースと第２のインタフェースのデー
タ形式の変換を行なう装置と、全体の動作を制御する制御装置と、前記外部記憶ユニットに電源を供給するための内部スイ
ッチと、電源のオンオフ信号を与える外部スイッチとを具備し、前記制御装置は電源オンの時、前記外部スイッチが押さ
れたことを検出すると、第１のインタフェースにあるコ
マンドを発行し、特定のレスポンスが外部記憶ユニット
から返ってきたら前記内部スイッチを解放して電源をオ
フにすることを特徴とする外部記憶装置の電源制御回
路。
【請求項２】前記制御装置は電源オンの時、前記外部
スイッチが押されたことを検出すると、前記第２のイン
タフェースから前記外部記憶ユニットに対するコマンド
或いはデータが無いのを一定時間確認し、一定時間無い
時には前記第１のインタフェースにあるコマンドを発行
し、特定のレスポンスが外部記憶ユニットから返ってき
たら前記内部スイッチを解放して電源をオフにすること
を特徴とする請求項１記載の外部記憶装置の電源制御回
路。
【請求項３】前記第２のインタフェースから前記外部
記憶ユニットに対するコマンドが一定時間無い場合に
は、前記内部スイッチを解放して電源をオフにすること
を特徴とする請求項１乃至２の何れかに記載の外部記憶
装置の電源制御回路。
【請求項４】前記外部記憶ユニットはリムーバブルメ
ディア・ドライブユニットであり、該メディアが外部記
憶ユニットに入っていない状態が一定時間経過した時
は、前記内部スイッチを解放して電源をオフにすること
を特徴とする請求項１乃至３の何れかに記載の外部記憶
装置の電源制御回路。
【請求項５】時刻を計る計時手段を具備し、決まった
時間になると電源をオンにしたりオフにしたりすること
を特徴とする請求項１乃至４の何れかに記載の外部記憶
装置の電源制御回路。
【請求項６】電源オンの時、前記外部スイッチが押さ
れた時に前記第１のインタフェースにあるコマンドを発
行し、特定のレスポンスが前記外部記憶ユニットから返
ってきたら電源をオフにするか、外部スイッチが押され
たらすぐに電源をオフにするかの選択を前記第２のイン
タフェースを介して指示できることを特徴とする請求項
１記載の外部記憶装置の電源制御回路。
【請求項７】電源オンの時、前記外部スイッチが押さ
れた時に前記第２のインタフェースから前記外部記憶ユ
ニットに対するコマンドが無いのを一定時間確認し、一
定時間無い時には前記第１のインタフェースにあるコマ
ンドを発行し、特定のレスポンスが外部記憶ユニットか
ら返ってきたら電源をオフにするか、外部スイッチが押
されたらすぐに電源をオフにするかの選択を第２のイン
タフェースを介して指示できることを特徴とする請求項
２記載の外部記憶装置の電源制御回路。
【請求項８】前記第２のインタフェースから前記外部
記憶ユニットに対する要求が一定時間無い時には、電源
をオフにするかどうかの選択を第２のインタフェースを
介して指示できることを特徴とする請求項３記載の外部
記憶装置の電源制御回路。
【請求項９】前記外部記憶ユニットはリムーバブルメ
ディア・ドライブユニットであり、該メディアが外部記
憶ユニットに入っていない状態が一定時間経過した時
は、電源をオフにするかどうかの選択を前記第２のイン
タフェースを介して指示できることを特徴とする請求項
４記載の外部記憶装置の電源制御回路。
【請求項１０】決まった時間の設定を前記第２のイン
タフェースを介して指示できることを特徴とする請求項
５記載の外部記憶装置の電源制御回路。
【請求項１１】電源オンの時、前記外部スイッチが押
された時に、前記制御装置は、第２のインタフェースを
通じて外部装置に通知し、該外部装置の指示で電源をオ
フにすることを特徴とする請求項１記載の外部記憶装置
の電源制御回路。