JP2001320890A - Motor pwm drive circuit - Google Patents
Motor pwm drive circuitInfo
- Publication number
- JP2001320890A JP2001320890A JP2000137477A JP2000137477A JP2001320890A JP 2001320890 A JP2001320890 A JP 2001320890A JP 2000137477 A JP2000137477 A JP 2000137477A JP 2000137477 A JP2000137477 A JP 2000137477A JP 2001320890 A JP2001320890 A JP 2001320890A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- motor
- pwm
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Motor And Converter Starters (AREA)
- Stopping Of Electric Motors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、速度制御入力信号
をＰＷＭパルス発生回路に入力して得られるＰＷＭパル
ス信号からスタート／ストップ信号を発生させるモータ
のＰＷＭ駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PWM drive circuit for a motor that generates a start / stop signal from a PWM pulse signal obtained by inputting a speed control input signal to a PWM pulse generation circuit.
【０００２】[0002]
【従来の技術】モータをＰＷＭ駆動する場合、出力トラ
ンジスタのＯＮ／ＯＦＦのデューティを可変することに
よってモータの回転数を制御している。前記出力トラン
ジスタのＯＮ／ＯＦＦのデューティは、出力トランジス
タのベースにＰＷＭパルス信号を印加して可変する。2. Description of the Related Art When a motor is driven by PWM, the number of rotations of the motor is controlled by varying the ON / OFF duty of an output transistor. The ON / OFF duty of the output transistor is varied by applying a PWM pulse signal to the base of the output transistor.
【０００３】図８に示すように、速度制御入力信号がＰ
ＷＭパルス発生回路１に入力されと、ＰＷＭパルス発生
回路１から入力された速度制御信号に応じてデューティ
を変化させたＰＷＭ信号を出力する。前記出力されたＰ
ＷＭ信号はモータ回路２の前記出力トランジスタに加え
られ、出力トランジスタのＯＮ／ＯＦＦのデューティを
可変し、モータの回転数を制御する。前記出力トランジ
スタのＯＮ／ＯＦＦのデューティは、このＰＷＭパルス
信号のデューティによって決定される。As shown in FIG. 8, when the speed control input signal is P
When input to the WM pulse generation circuit 1, the PWM signal generation circuit 1 outputs a PWM signal whose duty is changed according to the speed control signal input from the PWM pulse generation circuit 1. The output P
The WM signal is applied to the output transistor of the motor circuit 2, and varies the ON / OFF duty of the output transistor to control the rotation speed of the motor. The ON / OFF duty of the output transistor is determined by the duty of the PWM pulse signal.
【０００４】一方、モータのスタート（駆動状態）とス
トップ（駆動オフ）は、出力トランジスタのベースに、
スタート／ストップ信号を印加することによって切り替
えており、前記スタト／ストップ信号はＳ／Ｓ回路３か
ら出力される。モータのスタートとストップを切り替え
るためにＳ／Ｓ入力信号がＳ／Ｓ回路３に入力され、Ｓ
／Ｓ回路３からは前記Ｓ／Ｓ入力信号に応じてスタート
／ストップ信号を出力する。On the other hand, the start (drive state) and stop (drive off) of the motor are controlled by the base of the output transistor.
Switching is performed by applying a start / stop signal, and the start / stop signal is output from the S / S circuit 3. An S / S input signal is input to the S / S circuit 3 to switch between start and stop of the motor.
The / S circuit 3 outputs a start / stop signal according to the S / S input signal.
【０００５】また、スタト／ストップ信号は保護回路の
リセット信号としても使用している。例えば、モータが
拘束された場合に駆動をオフしてモータを保護する拘束
保護や、モータが逆回転した場合に駆動をオフしてモー
タを保護する逆回転保護回路のリセット信号として使用
している。The start / stop signal is also used as a reset signal for a protection circuit. For example, when the motor is locked, the drive is turned off to protect the motor, and when the motor rotates in the reverse direction, the drive is turned off and the reverse rotation protection circuit is used as a reset signal to protect the motor. .
【０００６】[0006]
【発明が解決するための課題】モータをＰＷＭ駆動する
場合、従来回路では速度制御入力信号とＳ／Ｓ入力信号
の二つの入力信号が必要であった。When a motor is driven by PWM, the conventional circuit requires two input signals, a speed control input signal and an S / S input signal.
【０００７】[0007]
【課題を解決するための手段】本発明は、速度制御入力
信号をＰＷＭパルス発生回路に入力して得られるＰＷＭ
パルス信号からスタート／ストップ信号を発生させるこ
とによって、Ｓ／Ｓ入力信号がなくても、あるいはＳ／
Ｓ入力信号をスタート入力のままでも速度制御入力信号
のみでモータをＰＷＭ駆動できるようするものである。According to the present invention, there is provided a PWM control circuit which receives a speed control input signal into a PWM pulse generating circuit.
By generating a start / stop signal from a pulse signal, the S / S input signal can be eliminated or the S / S signal can be reduced.
Even if the S input signal remains the start input, the motor can be PWM-driven only by the speed control input signal.
【０００８】[0008]
【発明の実施の形態】図２は本発明のモータのＰＷＭ駆
動回路における一実施例で、５は速度制御入力信号が加
えられるＰＷＭパルス発生回路で、発生されたＰＷＭパ
ルス信号はモータ回路６に加えられると共に、ＰＷＭパ
ルス信号の一部信号ＰＯはスタート／ストップ信号発生
回路７に加えられる。前記スタート／ストップ信号発生
回路７は前記ＰＷＭパルス信号からの一部信号ＰＯが加
えられると後述するようにスタート／ストップ信号ＳＳ
を発生する。FIG. 2 shows an embodiment of a PWM drive circuit for a motor according to the present invention. Reference numeral 5 denotes a PWM pulse generating circuit to which a speed control input signal is applied. The generated PWM pulse signal is supplied to a motor circuit 6. At the same time, the partial signal PO of the PWM pulse signal is applied to the start / stop signal generation circuit 7. When the partial signal PO from the PWM pulse signal is added, the start / stop signal generating circuit 7 starts and stops the start / stop signal SS as described later.
Occurs.
【０００９】図３はスタート／ストップ操作ボタン（図
示せず）からＳ／Ｓ入力信号がＳ／Ｓ回路８に入力さ
れ、Ｓ／Ｓ回路８からＳ／Ｓ入力信号に応じてスタート
／ストップ信号ＳＳＯを発生する。前記スタート／スト
ップ信号ＳＳＯはモータをスタートする時にはＬｏｗレ
ベルで、ストップ時にＨｉｇｈレベルを出力する。FIG. 3 shows that an S / S input signal is input to a S / S circuit 8 from a start / stop operation button (not shown), and a start / stop signal is supplied from the S / S circuit 8 according to the S / S input signal. Generate SSO. The start / stop signal SSO outputs a low level when the motor starts, and outputs a high level when the motor stops.
【００１０】モータ回路６には前記Ｓ／Ｓ回路８からの
スタート／ストップ信号ＳＳＯまたはスタート／ストッ
プ信号発生回路７からのスタート／ストップ信号ＳＳＰ
がオア回路９を経て加わるので、前記スタート／ストッ
プ信号ＳＳＯはＬｏｗレベルのままでもよい。A start / stop signal SSO from the S / S circuit 8 or a start / stop signal SSP from the start / stop signal generation circuit 7 is supplied to the motor circuit 6.
Is applied via the OR circuit 9, so that the start / stop signal SSO may remain at the low level.
【００１１】図６及び図９において説明するように、前
記ＰＷＭパルス発生回路５はノコギリ波を発生する発振
回路を持っており、発振回路から発生されたノコギリ波
ＶＯＳＣと速度を変化させるため速度制御器（図示せ
ず）から発生された速度制御入力信号ＶＣＴＬがコンパ
レータ１０でコンパレートされＰＷＭパルス信号を発生
する。As described with reference to FIGS. 6 and 9, the PWM pulse generating circuit 5 has an oscillation circuit for generating a sawtooth wave, and a speed control for changing the speed with the sawtooth wave VOSC generated from the oscillation circuit. A speed control input signal VCTL generated from a device (not shown) is compared by a comparator 10 to generate a PWM pulse signal.
【００１２】前記ＰＷＭパルス信号はノコギリ波ＶＯＳ
Ｃ＞速度制御入力信号ＶＣＴＬの時ハイレベルとなりモ
ータ回路６の後述する出力トランジスタをＯＮし、ノコ
ギリ波ＶＯＳＣ＜速度制御入力信号ＶＣＴＬの時ローレ
ベルとなり出力トランジスタをＯＦＦする。[0012] The PWM pulse signal is a sawtooth wave VOS.
C> becomes high level when the speed control input signal VCTL, and turns on an output transistor of the motor circuit 6 described later. When sawtooth wave VOSC <speed control input signal VCTL, it becomes low level and turns off the output transistor.
【００１３】従って速度制御入力信号ＶＣＴＬの大きさ
によってＰＷＭパルス信号のＨｉｇｈレベル／Ｌｏｗレ
ベルのデューティが変化し、出力トランジスタのＯＮ／
ＯＦＦのデューテイが可変できる。例えば速度制御入力
信号ＶＣＴＬがノコギリ波のＬｏｗレベル以下であれ
ば、出力トランジスタのオンデューティが１００％で、
速度制御入力信号ＶＣＴＬがノコギリ波のＨｉｇｈレベ
ル以上あれば、出力トランジスタのオンデューティが０
％となる。また、ノコギリ波の周波数が、ＰＷＭパルス
信号の周波数であり、出力トランジスタをＯＮ／ＯＦＦ
する周波数となる。Therefore, the duty ratio of the high level / low level of the PWM pulse signal changes depending on the magnitude of the speed control input signal VCTL, and the ON / OFF of the output transistor is changed.
OFF duty can be changed. For example, if the speed control input signal VCTL is lower than the Low level of the sawtooth wave, the on-duty of the output transistor is 100%,
If the speed control input signal VCTL is equal to or higher than the sawtooth High level, the on-duty of the output transistor becomes zero.
%. The frequency of the sawtooth wave is the frequency of the PWM pulse signal, and the output transistor is turned on / off.
Frequency.
【００１４】図７及び図１０は速度制御入力信号がパル
ス波形の場合で、ＰＷＭパルス信号発生回路５に入力さ
れた速度制御入力信号ＶＰＵＬのパルス波形によって、
ＰＷＭパルス信号を出力する。FIGS. 7 and 10 show the case where the speed control input signal has a pulse waveform. The pulse waveform of the speed control input signal VPUL input to the PWM pulse signal generating circuit 5 is shown in FIG.
Outputs a PWM pulse signal.
【００１５】即ち速度制御入力信号ＶＰＵＬはコンパレ
ータ１１で基準信号Ｖｒｅｆと比較され、速度制御入力
信号ＶＰＵＬ＝ＨでＨｉｇｈレベルとなり、速度制御入
力信号ＶＰＵＬ＝ＬでＬｏｗレベルを出力する。That is, the speed control input signal VPUL is compared with the reference signal Vref by the comparator 11, and becomes high level when the speed control input signal VPUL = H, and outputs low level when the speed control input signal VPUL = L.
【００１６】従って速度制御入力信号ＶＰＵＬによって
ＰＷＭパルス信号のＨｉｇｈレベル／Ｌｏｗレベルのデ
ューティが変化し、出力トランジスタのＯＮ／ＯＦＦの
デューテイが可変できる。例えば速度制御入力信号ＶＰ
ＵＬ＝Ｌのままであれば、出力トランジスタのオンデュ
ーティが０％で、速度制御入力信号ＶＰＵＬ＝Ｈのまま
であれば、出力トランジスタのオンデューティが１００
％となる。また、ノコギリ波の周波数が、ＰＷＭパルス
信号の周波数であり、出力トランジスタをＯＮ／ＯＦＦ
する周波数となる。Accordingly, the high / low duty of the PWM pulse signal changes according to the speed control input signal VPUL, and the ON / OFF duty of the output transistor can be varied. For example, the speed control input signal VP
If UL = L, the on-duty of the output transistor is 0%. If the speed control input signal VPUL = H, the on-duty of the output transistor is 100%.
%. The frequency of the sawtooth wave is the frequency of the PWM pulse signal, and the output transistor is turned on / off.
Frequency.
【００１７】図４は前記モータ回路６で、モータ駆動用
の出力トランジスタで構成される駆動回路１２とモータ
の異常時に駆動オフ信号を発生しモータを保護する保護
回路からなる。前記保護回路にはモータが拘束された場
合に駆動をオフしてモータを保護する拘束保護回路１３
とモータが逆転した場合に駆動をオフしモータを保護す
る逆回転保護回路１４がある。FIG. 4 shows the motor circuit 6, which includes a drive circuit 12 composed of an output transistor for driving the motor and a protection circuit for generating a drive off signal when the motor is abnormal to protect the motor. The protection circuit includes a constraint protection circuit 13 for turning off the drive when the motor is locked to protect the motor.
And a reverse rotation protection circuit 14 for turning off the drive when the motor rotates in reverse to protect the motor.
【００１８】図５は前記駆動回路１６の具体的回路図
で、ベースに前記ＰＷＭパルス信号発生回路５からのＰ
ＷＭ信号が加えられる出力トランジスタ１６ａ、１６
ｂ、１７ａ、１７ｂ、１８ａ、１８ｂ及びＹ接続され前
記一端が出力トランジスタ１６ａ、１６ｂとのエミッタ
・コレクタ接続点に接続されたＵ相の駆動コイル１９
と、同じくＹ接続され前記一端が出力トランジスタ１７
ａ、１７ｂとのエミッタ・コレクタ接続点に接続された
Ｖ相の駆動コイル２０と，Ｙ接続され前記一端が出力ト
ランジスタ１８ａ、１８ｂとのエミッタ・コレクタ接続
点に接続されたＷ相の駆動コイル２１と，電源２２とよ
りなる。FIG. 5 is a specific circuit diagram of the driving circuit 16, and the driving circuit 16 receives the pulse signal from the PWM pulse signal generating circuit 5 from the base.
Output transistors 16a, 16 to which the WM signal is applied
b, 17a, 17b, 18a, 18b and a U-phase drive coil 19, which is Y-connected and one end of which is connected to an emitter-collector connection point with output transistors 16a, 16b.
And the one end is connected to the output transistor 17
a, 17b, a V-phase drive coil 20 connected to an emitter-collector connection point, and a W-phase drive coil 21, one end of which is connected to the emitter-collector connection point to output transistors 18a, 18b. And a power supply 22.
【００１９】前記出力トランジスタ１６ａ、１６ｂ、１
７ａ、１７ｂ、１８ａ、１８ｂはＰＷＭパルス信号発生
回路５から順次加えられる６相のＰＷＭ信号がＨｉｇｈ
レベルの時ＯＮし、駆動コイル１９、２０、２１に順次
駆動電流を供給し、モータを回転させる。The output transistors 16a, 16b, 1
7a, 17b, 18a, and 18b indicate that the six-phase PWM signals sequentially applied from the PWM pulse signal generation circuit 5 are High.
It is turned on when the level is at the level, and a driving current is sequentially supplied to the driving coils 19, 20, and 21 to rotate the motor.
【００２０】例えばモータ回転の最初の電気角６０度で
は、出力トランジスタ１６ａと出力トランジスタ１７ｂ
はＰＷＭパルス信号発生回路５から加えられるＰＷＭ信
号がＨｉｇｈレベルとなりＯＮし、駆動コイル１９、２
０に駆動電流を供給し、次の電気角６０度から１２０度
では、出力トランジスタ１６ａは引続きＰＷＭパルス信
号発生回路５から加えられるＰＷＭ信号がＨｉｇｈレベ
ルとなりＯＮすると共に出力トランジスタ１８ｂもＯＮ
し、駆動コイル１９、２1に駆動電流を供給する。For example, at the first electrical angle of 60 degrees of motor rotation, the output transistor 16a and the output transistor 17b
Indicates that the PWM signal applied from the PWM pulse signal generation circuit 5 becomes High level and is turned ON, and the drive coils 19, 2
0, a drive current is supplied, and from the next electrical angle of 60 degrees to 120 degrees, the output transistor 16a turns on the PWM signal applied from the PWM pulse signal generation circuit 5 at a high level and turns on the output transistor 18b.
Then, a drive current is supplied to the drive coils 19 and 21.
【００２１】また電気角１２０度から１８０度では、出
力トランジスタ１７ａと出力トランジスタ１８ｂはＰＷ
Ｍパルス信号発生回路５から加えられるＰＷＭ信号がＨ
ｉｇｈレベルのとなりＯＮし、駆動コイル２０、２１に
駆動電流を供給し、次の電気角１８０度から２４０度で
は、出力トランジスタ１７ａが引続きＰＷＭパルス信号
発生回路５から加えられるＰＷＭ信号がＨｉｇｈレベル
となりＯＮすると共に出力トランジスタ１８ｂがＯＮ
し、駆動コイル２０、１９に駆動電流を供給する。When the electrical angle is between 120 degrees and 180 degrees, the output transistors 17a and 18b
The PWM signal applied from the M pulse signal generation circuit 5 is H
At the high level, it turns on to supply a drive current to the drive coils 20 and 21. At the next electrical angle of 180 degrees to 240 degrees, the output transistor 17a continues to have the PWM signal applied from the PWM pulse signal generation circuit 5 at the high level. Turns on and output transistor 18b turns on
Then, a drive current is supplied to the drive coils 20 and 19.
【００２２】さらに電気角２４０度から３００度では、
出力トランジスタ１８ａと出力トランジスタ１６ｂはＰ
ＷＭパルス信号発生回路５から加えられるＰＷＭ信号が
ＨｉｇｈレベルとなりＯＮし、駆動コイル２１，１９に
駆動電流を供給し、次の電気角３００度から３６０度で
は、出力トランジスタ１８ａは引続きＰＷＭパルス信号
発生回路５からのＰＷＭ信号がＨｉｇｈレベルとなり、
ＯＮすると共に出力トランジスタ１７ｂがＯＮし、駆動
コイル２１，２２に駆動電流を供給する。Further, when the electrical angle is from 240 degrees to 300 degrees,
The output transistors 18a and 16b are P
The PWM signal applied from the WM pulse signal generation circuit 5 becomes High level and turns on to supply a drive current to the drive coils 21 and 19. At the next electrical angle of 300 degrees to 360 degrees, the output transistor 18a continues to generate a PWM pulse signal. The PWM signal from the circuit 5 becomes High level,
When turned on, the output transistor 17b is turned on to supply a drive current to the drive coils 21 and 22.
【００２３】このように順次駆動コイル１９、２０、２
１に駆動電流を供給しモータを回転すると共に、前記Ｐ
ＷＭパルス信号発生回路５からのＰＷＭ信号のＨｉｇｈ
レベルとＬｏｗレベルとのデューティを変えて出力トラ
ンジスタ１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１
８ｂのＯＮ時間を変え、流れる駆動電流量を制御し、モ
ータの回転速度を変えている。As described above, the driving coils 19, 20, 2
1 to supply a driving current to rotate the motor,
High of the PWM signal from the WM pulse signal generation circuit 5
The output transistors 16a, 16b, 17a, 17b, 18a, 1a are changed by changing the duty between the level and the low level.
The ON time of the motor 8b is changed, the amount of driving current flowing is controlled, and the rotation speed of the motor is changed.
【００２４】本発明は、速度制御入力信号をＰＷＭパル
ス発生回路５に入力して得られるＰＷＭパルス信号をス
タート／ストップ信号発生回路７に加え、該スタート／
ストップ信号発生回路７からスタート／ストップ信号を
発生させることにより、Ｓ／Ｓ信号がなくても速度制御
入力信号のみでモータをＰＷＭ駆動できるものである。According to the present invention, a PWM pulse signal obtained by inputting a speed control input signal to a PWM pulse generation circuit 5 is applied to a start / stop signal generation circuit 7 and the start / stop signal is generated.
By generating a start / stop signal from the stop signal generation circuit 7, the motor can be PWM-driven only by the speed control input signal without the S / S signal.
【００２５】今、速度制御入力信号を変化させることに
よってＰＷＭパルス信号ＰＯを４０％のＨｉｇｈレベル
出力、６０％のＬｏｗレベルの出力であった状態からＬ
ｏｗレベルの出力のみにしたとする。この場合、出力ト
ランジスタ１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、
１８ｂのオンデューテイは、４０％であった状態から０
％になる。Now, by changing the speed control input signal, the PWM pulse signal PO is changed from a state where a 40% high level output and a 60% low level output are output to a low level.
It is assumed that only the output of the ow level is set. In this case, the output transistors 16a, 16b, 17a, 17b, 18a,
The on-duty of 18b was reduced from 40% to 0%
%become.
【００２６】出力トランジスタ１６ａ、１６ｂ、１７
ａ、１７ｂ、１８ａ、１８ｂのオンデューテイが０％に
なるということは、モータを駆動する時間（オンデュー
テイ）が全くないということであるため、駆動オフ（ス
トップ）と等しい。従って速度入力制御信号信号によっ
て出力トランジスタ１６ａ、１６ｂ、１７ａ、１７ｂ、
１８ａ、１８ｂのオンデューテイを０にした状態は、Ｓ
／Ｓ信号によってモータをストップにしている状態と等
しい。スト−ト／ストップ信号発生回路７は速度制御入
力信号によって出力トランジスタ１６ａ、１６ｂ、１７
ａ、１７ｂ、１８ａ、１８ｂのオンデューテイが０％
（ＰＷＭパルス信号ＰＯがＬｏｗレベル出力のみ）にさ
れるとストップ（Ｈｉｇｈレベル）を出力される。Output transistors 16a, 16b, 17
The fact that the on-duty of a, 17b, 18a, 18b is 0% means that there is no time (on-duty) for driving the motor, and is therefore equal to the drive-off (stop). Therefore, the output transistors 16a, 16b, 17a, 17b,
The state in which the on-duty of 18a and 18b is set to 0 is S
This is equivalent to a state where the motor is stopped by the / S signal. The stop / stop signal generating circuit 7 outputs the output transistors 16a, 16b and 17 according to the speed control input signal.
0% on-duty for a, 17b, 18a, 18b
When (the PWM pulse signal PO is set to low level output only), a stop (high level) is output.
【００２７】また、速度制御入力信号を変化させること
によって、ＰＷＭパルス信号ＰＯをＬｏｗレベル出力の
みであった状態から４０％のＨｉｇｈレベル出力、６０
％のＬｏｗレベル出力の状態にしたとする。出力トラン
ジスタ１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８
ｂのオンデューテイが０％から４０％になるということ
は、スツップ（駆動オフ）の状態からスタート（４０％
の駆動オン）になったことに等しい。Also, by changing the speed control input signal, the PWM pulse signal PO is changed from a state in which only the low level output is output to a high level output of 40%, 60%.
% Low level output. Output transistors 16a, 16b, 17a, 17b, 18a, 18
That the on-duty of b goes from 0% to 40% means that it starts from the step (drive off) state (40%
Is turned on).
【００２８】従って、速度制御入力信号によって出力ト
ランジスタ１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、
１８ｂのオンデューテイを０％からに任意のオンデュー
ティ（０％以外のオンデューティ）にした状態は、Ｓ／
Ｓ入力信号によってモータをストップからスタートにし
た状態と等しい。スタート／ストップ信号発生回路７は
速度制御入力信号によって出力トランジスタ１６ａ、１
６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂをオンデューテ
イが０％以外の任意のオンデューテイ（ＰＷＭパルス信
号ＰＯにＨｉｇｈレベル出力を発生）にされるとスター
ト（Ｌｏｗレベル）を出力する。Therefore, the output transistors 16a, 16b, 17a, 17b, 18a,
When the on-duty of 18b is changed from 0% to an arbitrary on-duty (an on-duty other than 0%), S / S
This is equivalent to a state where the motor is changed from stop to start by the S input signal. The start / stop signal generation circuit 7 outputs the output transistors 16a, 1
When 6b, 17a, 17b, 18a, and 18b are set to any on-duty other than 0% (a high-level output is generated in the PWM pulse signal PO), a start (Low level) is output.
【００２９】図１はスタート／ストップ信号発生回路７
の具体的な回路図で、２５は第１ＤＦＦでＤ端子と−Ｑ
端子とは接続され、ＣＬ端子にはクロック信号ＣＬＫＡ
が加えられる。２６は第２ＤＦＦでＣＬ端子には前記第
１ＤＦＦのＱ端子からの信号ＱＡがインバータ２７でイ
ンバートされた信号ＣＬＫＢが加えられ、またＲ端子に
はＰＷＭパルス信号発生回路５からのＰＷＭパルス信号
ＰＯが加えら、該ＰＷＭパルス信号ＰＯがＨｉｇｈレベ
ルになるとリセットされる。FIG. 1 shows a start / stop signal generating circuit 7.
25 is a first DFF, a D terminal and -Q
Terminal, and the CL terminal is connected to the clock signal CLKA.
Is added. Reference numeral 26 denotes a second DFF, a CL terminal to which a signal CLKB obtained by inverting a signal QA from the Q terminal of the first DFF by an inverter 27 is added, and a R terminal to which a PWM pulse signal PO from the PWM pulse signal generation circuit 5 is applied. In addition, it is reset when the PWM pulse signal PO becomes High level.
【００３０】２８はアンド回路で、一方の入力端子には
第１ＤＦＦ２５からのＱ端子の出力信号ＱＡがインバー
タ２７を介して加えられ、他方の入力端子には第２ＤＦ
Ｆ２６のＱ端子からの信号ＱＢが加えられ、出力端子に
スタート／ストップ信号を発生しモータ回路６に加えら
れると共に、一部は第１ＤＦＦ２５のＲ端子に帰還され
る。An AND circuit 28 has an input terminal to which an output signal QA of the Q terminal from the first DFF 25 is applied via an inverter 27 and a second input terminal to which the second DF is connected.
The signal QB from the Q terminal of F26 is applied, a start / stop signal is generated at the output terminal and applied to the motor circuit 6, and a part is fed back to the R terminal of the first DFF 25.
【００３１】前記スタート／ストップ信号発生回路７に
はＰＷＭパルス発生回路５の出力であるＰＷＭパルス信
号ＰＯとクロック入力信号ＣＬＫＡが入力される。クロ
ック入力信号ＣＬＫＡとしては、ＰＷＭパルス信号ＰＯ
の周波数と同じあるいは遅い周波数のクロックを入力し
ておく。また、クロック入力信号ＣＬＫＡは常に入力さ
れているとする。The start / stop signal generating circuit 7 receives a PWM pulse signal PO, which is an output of the PWM pulse generating circuit 5, and a clock input signal CLKA. As the clock input signal CLKA, the PWM pulse signal PO
A clock having the same or lower frequency as that of the clock is input. It is assumed that the clock input signal CLKA is always input.
【００３２】今、速度制御入力信号によってＰＷＭパル
ス信号ＰＯが４０％のＨｉｇｈレベル，６０％のＬｏｗ
レベル出力にしたとする。この場合、出力トランジスタ
１６ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂのオ
ンデューテイは４０％になっている。Now, the PWM pulse signal PO is changed to a high level of 40% and a low level of 60% by the speed control input signal.
Suppose that the level is output. In this case, the on-duty of the output transistors 16a, 16b, 17a, 17b, 18a, 18b is 40%.
【００３３】図１１に示すように、このような状態で第
１ＤＦＦ２５はクロック入力信号ＣＬＫＡがＨｉｇｈレ
ベルからＬｏｗレベルに立ち下がる毎に反転し、インバ
ータ２７でインバートされた信号ＣＬＫＢがアンド回路
２８の一方の入力に加わる。As shown in FIG. 11, in this state, the first DFF 25 inverts the clock input signal CLKA every time the clock input signal CLKA falls from the high level to the low level, and outputs the signal CLKB inverted by the inverter 27 to one end of the AND circuit 28. Join the input.
【００３４】一方第２ＤＦＦ２６はＣＬ端子に加わる前
記ＣＬＫＢがＨｉｇｈレベルからＬｏｗレベルに立ち下
がる毎に反転しようとするが、Ｒ端子にＰＷＭパルス信
号発生回路５からのＰＷＭ信号ＰＯがＨｉｇｈレベル出
力になる毎にリセットされるため、アンド回路２８の他
方の端子に加えられるＱＢ信号は殆どがＬｏｗレベル
で、前記信号ＣＬＫＢと信号ＱＢが同時にＨｉｇｈレベ
ルになることはなく、アンド回路２８から出力されるス
タート／ストップ信号はＬｏｗレベル（スタート）のま
まとなる。On the other hand, the second DFF 26 tries to invert each time the CLKB applied to the CL terminal falls from the High level to the Low level, but the PWM signal PO from the PWM pulse signal generating circuit 5 is output to the R terminal at the High level. Since the reset is performed every time, the QB signal applied to the other terminal of the AND circuit 28 is almost at the Low level, and the signal CLKB and the signal QB do not go to the High level at the same time. The / stop signal remains at the low level (start).
【００３５】次に速度入力制御信号を変化させることに
より、ＰＷＭパルス信号発生回路５から発生されるＰＷ
Ｍパルス信号ＰＯをＬｏｗレベルの出力のみにする。こ
の場合、出力トランジスタ１６ａ、１６ｂ、１７ａ、１
７ｂ、１８ａ、１８ｂのオンデューティは０％（駆動オ
フ）になる。Next, by changing the speed input control signal, the PWM signal generated by the PWM pulse signal generation circuit 5 is changed.
The M pulse signal PO is output only at the Low level. In this case, the output transistors 16a, 16b, 17a, 1
On duty of 7b, 18a, 18b becomes 0% (drive off).
【００３６】前記第１ＤＦＦ２５はクロック入力信号Ｃ
ＬＫＡがＨｉｇｈレベルからＬｏｗレベルに立ち下がる
と反転し出力信号ＱＡがＬｏｗレベルからＨｉｇｈレベ
ルとなり、前記インバータ２７でインバートされた信号
ＣＬＫＢはＨｉｇｈレベルとなってアンド回路２８の一
方の入力に加わる。またＰＷＭパルス信号発生回路５か
ら発生されるＰＷＭパルス信号ＰＯはＬｏｗレベル出力
のみで第２ＤＦＦ２６がリセットされないため、ＣＬ端
子に加わる前記信号ＣＬＫＢがＨｉｇｈレベルからＬｏ
ｗレベルに立ち下がると非反転し出力信号ＱＢはＨｉｇ
ｈレベルのままとなる。The first DFF 25 receives the clock input signal C
When LKA falls from the high level to the low level, the output signal QA is inverted from the low level to the high level, and the signal CLKB inverted by the inverter 27 becomes the high level and is applied to one input of the AND circuit 28. Further, the PWM pulse signal PO generated from the PWM pulse signal generating circuit 5 is output only at the low level and the second DFF 26 is not reset, so that the signal CLKB applied to the CL terminal is changed from the high level to the low level.
When the output signal QB falls to the w level, it is non-inverted and the output signal
It remains at the h level.
【００３７】従ってアンド回路２８に加えられる入力信
号が共にＨｉｇｈレベルとなるので、出力されるスター
ト／ストップ信号もＨｉｇｈレベル（（ストップ）とな
る。前記Ｈｉｇｈレベルのスタート／ストップ信号ＳＳ
は第１ＤＦＦ２５のＲ端子に加わるため、第１ＤＦＦは
ラッチされ、信号ＣＬＫＢはＨｉｇｈレベルのままとな
る。Accordingly, since both the input signals applied to the AND circuit 28 are at the high level, the output start / stop signal is also at the high level ((stop).) The start / stop signal SS at the high level
Is applied to the R terminal of the first DFF 25, the first DFF is latched, and the signal CLKB remains at the High level.
【００３８】このようにスタート／ストップ信号発生回
路７は速度制御入力信号によって出力トランジスタ１６
ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂのオンデ
ューティが０％（ＰＷＭパルス信号ＰＯがＬｏｗレベル
出力のみ）にされるとストップ信号（Ｈｉｇｈレベル）
を出力する。As described above, the start / stop signal generating circuit 7 outputs the output transistor 16 by the speed control input signal.
When the on-duty of a, 16b, 17a, 17b, 18a, 18b is set to 0% (only the PWM pulse signal PO is output at low level), the stop signal (high level)
Is output.
【００３９】図１２において、速度制御入力信号を変化
させることにより、ＰＷＭパルス信号ＰＯをＬｏｗレベ
ルのみであった状態（スタート／ストップ信号はＨｉｇ
ｈレベルでラッチされた状態）からＰＷＭパルス信号Ｐ
Ｏ４０％のＨｉｇｈレベル，６０％のＬｏｗレベル出力
にしていたとする。この場合、出力トランジスタ１６
ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂのオンデ
ューテイは０％であった状態から４０％になっている。In FIG. 12, by changing the speed control input signal, the PWM pulse signal PO is in a state where only the Low level is set (the start / stop signal is set to the high level).
PWM pulse signal P from the state latched at the h level)
It is assumed that O 40% High level output and 60% Low level output are used. In this case, the output transistor 16
The on-duty of a, 16b, 17a, 17b, 18a, 18b has been reduced from 0% to 40%.
【００４０】するとＰＷＭパルス信号ＰＯのＨｉｇｈレ
ベル出力が第２ＤＦＦ２６のＲ端子に加わり、第２ＤＦ
Ｆ２６をリセットするためＱ端子からの信号ＱＢはＬｏ
ｗレベルとなり、スタート／ストップ信号はＬｏｗレベ
ル（スタート）になる。そして第１ＤＦＦ２５のリセッ
トを解除するため、前述と同様第１ＤＦＦはクロック入
力信号ＣＬＫＡがＨｉｇｈレベルからＬｏｗレベルに立
ち下がる毎に反転し、出力信号ＱＡはインバータ２７で
インバートされた信号ＣＬＫＢがアンド回路２８の一方
の入力に加わる。Then, the High level output of the PWM pulse signal PO is applied to the R terminal of the second DFF 26, and the second DF
To reset F26, the signal QB from the Q terminal is Lo.
It becomes w level, and the start / stop signal becomes Low level (start). In order to release the reset of the first DFF 25, the first DFF inverts the clock input signal CLKA every time the clock input signal falls from the high level to the low level as described above, and the output signal QA changes the signal CLKB inverted by the inverter 27 to the AND circuit 28. To one of the inputs.
【００４１】一方第２ＤＦＦ２６はＣＬ端子に加わる前
記ＣＬＫＢがＨｉｇｈレベルからＬｏｗレベルに立ち下
がる毎に反転しようとするが、Ｒ端子にＰＷＭパルス信
号発生回路５からのＰＷＭ信号ＰＯのＨｉｇｈレベル出
力によってがリセットされるため、アンド回路２８の他
方の端子に加えられるＱＢ信号は殆どがＬｏｗレベル
で、前記信号ＣＬＫＢと信号ＱＢが同時にＨｉｇｈレベ
ルになることはなく、アンド回路２８から出力されるス
タート／ストップ信号はＬｏｗレベル（スタート）のま
まとなり、モータ回路６を回転させる。On the other hand, the second DFF 26 tries to invert each time the CLKB applied to the CL terminal falls from the high level to the low level. However, the second DFF 26 outputs a signal to the R terminal depending on the high level output of the PWM signal PO from the PWM pulse signal generation circuit 5. Since the signal is reset, most of the QB signal applied to the other terminal of the AND circuit 28 is at the low level, and the signal CLKB and the signal QB do not go to the high level at the same time, and the start / stop output from the AND circuit 28 is not performed. The signal remains at the low level (start), causing the motor circuit 6 to rotate.
【００４２】[0042]
【発明の効果】本発明のモータのＰＷＭ駆動回路はＰＷ
Ｍパルス発生回路からのＰＷＭパルス信号をスタート／
ストップ信号発生回路に加え、該スタート／ストップ信
号発生回路からモータのスタート／ストップ信号を発生
させるので、入力信号は速度制御入力信号のみでよい。The PWM drive circuit of the motor according to the present invention has a PWM
Start PWM pulse signal from M pulse generation circuit /
In addition to the stop signal generation circuit, the start / stop signal generation circuit generates the motor start / stop signal, so that the input signal may be only the speed control input signal.
【００４３】また前記スタート／ストップ信号発生回路
はＣＬ端子に加えられるクロック信号にて非反転／反転
される第１ＤＦＦと、ＰＷＭパルス信号発生回路５より
のＰＷＭパルス信号にてリセットされ前記第１ＤＦＦの
出力信号で非反転／反転される第２ＤＦＦと、前記第１
ＤＦＦと第２ＤＦＦの出力信号をアンドゲートするアン
ド回路よりなり、ＰＷＭパルス信号を０％のＨｉｇｈレ
ベル出力以外は前記ゲート回路に加わる入力信号の少な
くとも一方をＬｏｗレベルとし、アンド回路からＬｏｗ
レベルのスタート／ストップ信号を発生させるので回路
構成が簡単である。The start / stop signal generation circuit is reset by a PWM pulse signal from a PWM pulse signal generation circuit 5 and a first DFF which is not inverted / inverted by a clock signal applied to a CL terminal. A second DFF which is not inverted / inverted by an output signal;
An AND circuit for AND gates the output signals of the DFF and the second DFF. At least one of the input signals applied to the gate circuit is set to the low level except for the PWM pulse signal other than the 0% high level output.
Since the level start / stop signal is generated, the circuit configuration is simple.
【００４４】さらに前記第１ＤＦＦのＲ端子にＨｉｇｈ
レベルのスタート／ストップ信号を加え、モータが停止
している間第１ＤＦＦをラッチでき、モータを停止続け
られる。Further, the High terminal is connected to the R terminal of the first DFF.
By adding a level start / stop signal, the first DFF can be latched while the motor is stopped, and the motor can be stopped continuously.
【図１】本発明のモータのＰＷＭ駆動回路におけるスタ
ート／ストップ信号発生回路の回路図である。FIG. 1 is a circuit diagram of a start / stop signal generation circuit in a PWM drive circuit of a motor according to the present invention.
【図２】本発明のモータのＰＷＭ駆動回路のブロック図
である。FIG. 2 is a block diagram of a PWM drive circuit for a motor according to the present invention.
【図３】本発明のモータのＰＷＭ駆動回路の他の実施例
を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the PWM drive circuit for the motor of the present invention.
【図４】本発明のモータのＰＷＭ駆動回路におけるモー
タ回路の回路図である。FIG. 4 is a circuit diagram of a motor circuit in a PWM drive circuit for a motor according to the present invention.
【図５】図４の駆動回路の具体例を示すの回路図であ
る。FIG. 5 is a circuit diagram showing a specific example of the drive circuit of FIG. 4;
【図６】本発明のモータのＰＷＭ駆動回路におけるＰＷ
Ｍパルス信号発生回路の一実施例を示す回路図である。FIG. 6 shows a PWM in a PWM drive circuit of a motor according to the present invention.
FIG. 3 is a circuit diagram illustrating an example of an M pulse signal generation circuit.
【図７】本発明のモータのＰＷＭ駆動回路におけるＰＷ
Ｍパルス信号発生回路の一実施例を示す回路図である。FIG. 7 shows a PWM in a PWM drive circuit of a motor according to the present invention.
FIG. 3 is a circuit diagram illustrating an example of an M pulse signal generation circuit.
【図８】従来のモータのＰＷＭ駆動回路におけるスター
ト／ストップ信号発生回路の回路図である。FIG. 8 is a circuit diagram of a start / stop signal generation circuit in a conventional PWM drive circuit for a motor.
【図９】図６のＰＷＭパルス信号波形図である。9 is a PWM pulse signal waveform diagram of FIG.
【図１０】図７のＰＷＭパルス信号波形図である。FIG. 10 is a PWM pulse signal waveform diagram of FIG. 7;
【図１１】図１における各部分の信号波形図である。11 is a signal waveform diagram of each part in FIG.
【図１２】図１における各部分の信号波形図である。12 is a signal waveform diagram of each part in FIG.
５ ＰＷＭパルス信号発生回路 ６ モータ回路 ７ スタート／ストップ信号発生回路 ２５ 第１ＤＦＦ ２６ 第２ＤＦＦ ２８ アンド回路 Reference Signs List 5 PWM pulse signal generation circuit 6 Motor circuit 7 Start / stop signal generation circuit 25 First DFF 26 Second DFF 28 AND circuit
Claims (4)
回路に供給し、該ＰＷＭパルス信号発生回路から発生さ
れるＰＷＭパルス信号のＨｉｇｈレベル／Ｌｏｗレベル
のデューティを変化させ、前記Ｈｉｇｈレベル／Ｌｏｗ
レベルのデューティを変化させたＰＷＭパルス信号をモ
ータ回路の出力トランジスタに加え、出力トランジスタ
のＯＮ／ＯＦＦのデューテイを変え駆動コイルに供給さ
れる駆動電流量を変えモータの速度制御するものにおい
て、前記ＰＷＭパルス信号発生回路から得られるＰＷＭ
信号の一部をスタート／ストップ信号発生回路に加え、
該スタート／ストップ信号発生回路からスタート／スト
ップ信号を発生させ、前記モータ回路に加えモータのス
タート／ストップを行うことを特徴とするモータのＰＷ
Ｍ駆動回路。1. A speed control input signal is supplied to a PWM pulse signal generating circuit, and the duty of High level / Low level of a PWM pulse signal generated from the PWM pulse signal generating circuit is changed to change the high level / Low level.
A PWM pulse signal having a changed level duty is applied to an output transistor of a motor circuit, and the ON / OFF duty of the output transistor is changed to change the amount of drive current supplied to a drive coil to control the speed of the motor. PWM obtained from pulse signal generation circuit
Add a part of the signal to the start / stop signal generation circuit,
A start / stop signal is generated from the start / stop signal generation circuit, and the start / stop of the motor is performed in addition to the motor circuit.
M drive circuit.
Ｌ端子に加えられるクロック信号にて非反転／反転され
る第１ＤＦＦと、ＰＷＭパルス信号発生回路よりのＰＷ
Ｍパルス信号にてリセットされ前記第１ＤＦＦの出力信
号がＣＬ端子に加えられる第２ＤＦＦと、前記第１ＤＦ
Ｆと第２ＤＦＦの出力信号をゲートするゲート回路とよ
りなることを特徴とする請求項１に記載のモータのＰＷ
Ｍ駆動回路。2. The start / stop signal generating circuit according to claim 1,
A first DFF that is not inverted / inverted by a clock signal applied to the L terminal, and a PW signal from a PWM pulse signal generation circuit
A second DFF which is reset by an M pulse signal and an output signal of the first DFF is applied to a CL terminal;
2. The PW of a motor according to claim 1, further comprising a gate circuit that gates an output signal of the second DFF.
M drive circuit.
デューティが０％以外は前記ゲート回路に加わる第１Ｄ
ＦＦ又は第２ＤＦＦの出力信号の少なくとも一方をＬｏ
ｗレベルとし、アンド回路からＬｏｗレベルのスタート
／ストップ信号を発生させることを特徴とする請求項２
に記載のモータのＰＷＭ駆動回路。3. The first D gate applied to the gate circuit except when the duty of a high level of the PWM pulse signal is other than 0%.
FF or at least one of the output signals of the second DFF is Lo.
3. A low-level start / stop signal is generated from an AND circuit at a w level.
3. A PWM drive circuit for a motor according to claim 1.
のスタート／ストップ信号を加え、モータの停止時第１
ＤＦＦをラッチすることを特徴とする請求項２に記載の
モータのＰＷＭ駆動回路。4. A high-level start / stop signal is applied to an R terminal of the first DFF, and the first DFF is turned off when the motor is stopped.
3. The PWM drive circuit for a motor according to claim 2, wherein the DFF is latched.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137477A JP3806577B2 (en) | 2000-05-10 | 2000-05-10 | Motor PWM drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000137477A JP3806577B2 (en) | 2000-05-10 | 2000-05-10 | Motor PWM drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001320890A true JP2001320890A (en) | 2001-11-16 |
| JP3806577B2 JP3806577B2 (en) | 2006-08-09 |
Family
ID=18645247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000137477A Expired - Fee Related JP3806577B2 (en) | 2000-05-10 | 2000-05-10 | Motor PWM drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3806577B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8098033B2 (en) | 2008-03-27 | 2012-01-17 | Semiconductor Components Industries, Llc | Motor drive circuit |
| US8179075B2 (en) | 2007-03-26 | 2012-05-15 | Semiconductor Components Industries, Llc | Motor driving integrated circuit |
| JP2012170257A (en) * | 2011-02-15 | 2012-09-06 | Daikin Ind Ltd | Motor drive circuit |
-
2000
- 2000-05-10 JP JP2000137477A patent/JP3806577B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8179075B2 (en) | 2007-03-26 | 2012-05-15 | Semiconductor Components Industries, Llc | Motor driving integrated circuit |
| CN101938252B (en) * | 2007-03-26 | 2013-02-13 | 三洋电机株式会社 | Motor drive integrated circuit |
| TWI405399B (en) * | 2007-03-26 | 2013-08-11 | Sanyo Electric Co | Motor driving integrated circuit |
| US8098033B2 (en) | 2008-03-27 | 2012-01-17 | Semiconductor Components Industries, Llc | Motor drive circuit |
| JP2012170257A (en) * | 2011-02-15 | 2012-09-06 | Daikin Ind Ltd | Motor drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3806577B2 (en) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101313460B (en) | Motor drive circuit and cooling system using same | |
| JP2007110778A (en) | Motor drive and driving method | |
| JP2007104769A (en) | Pwm signal generator and pwm signal generating method, motor controller and motor controlling method | |
| TW201240324A (en) | Motor driving circuit and method, and cooling device and electronic apparatus using the same | |
| JP3998624B2 (en) | Pulse width modulation waveform generation method and apparatus | |
| US6114826A (en) | Stepping motor driving apparatus having small time constant regenerative current path | |
| US6512342B2 (en) | Brushless motor driving device | |
| JP3677497B2 (en) | Pulse width modulation waveform generator and three-phase pulse width modulation waveform generator | |
| US6057663A (en) | Current control in driving DC-brushless motor with independent windings | |
| JP5650399B2 (en) | Acceleration / deceleration detection circuit | |
| JP2001320890A (en) | Motor pwm drive circuit | |
| US7126306B2 (en) | Motor control unit | |
| JP4677265B2 (en) | Integrated circuit for motor drive | |
| JPH06197593A (en) | Pwm-controlled motor device | |
| JP2676058B2 (en) | Motor drive circuit | |
| JP2003209988A (en) | Brushless motor drive system, brushless motor driving method, and computer program | |
| Hansen et al. | A hybrid model of a brushless DC motor | |
| JP3363833B2 (en) | FG signal generation circuit, BLDC motor having the same, and BLDC motor drive circuit | |
| JP4632808B2 (en) | Signal generation circuit | |
| JP4709560B2 (en) | Motor drive device | |
| JP2002369569A (en) | Brushless motor drive control unit | |
| JP4147382B2 (en) | DC brushless motor parallel drive circuit | |
| JPH09215392A (en) | Constant current generator circuit | |
| JPS60226791A (en) | Commutatorless dc motor | |
| CN112737467A (en) | Semiconductor device and motor control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060425 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |