JPS60226791A - Commutatorless dc motor - Google Patents
Commutatorless dc motorInfo
- Publication number
- JPS60226791A JPS60226791A JP59084347A JP8434784A JPS60226791A JP S60226791 A JPS60226791 A JP S60226791A JP 59084347 A JP59084347 A JP 59084347A JP 8434784 A JP8434784 A JP 8434784A JP S60226791 A JPS60226791 A JP S60226791A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- chopping
- semiconductor element
- terminal
- rotational position
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子によって固定子巻線の電流を転流す
る形式の無整流子直流電動機に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a commutatorless direct current motor of the type in which current in a stator winding is commutated by semiconductor elements.
従来例の構成とその問題点
一般に無整流子直流電動機は複数個の固定子巻線を有し
、これに流れる駆動電流を回転位置信号に基づいて転流
することにより回転を持続する。Conventional Structure and Problems Generally, a commutatorless DC motor has a plurality of stator windings, and continues rotation by commutating the drive current flowing through the stator windings based on a rotational position signal.
そして、無整流子直流電動機の速度制御は、通常その固
定子巻線に流れる電流を周期的に断続し、等測的に電圧
を変化することにより行なわれていた。その代表的な方
式を第１図〜第３図において説明する。第１図において
０１〜Ｑ６はコミテータ用制御素子としてのコミテータ
トランジスタ（以下コミテータ・トランジスタなる記載
は省略し、トランジスタと呼ぶ）である。そして、トラ
ンジスタＱ１．Ｑ３．Ｑ５により第１半導体素子群を、
トランジスタＱ２．Ｑ４．Ｑ６により第２半導体素子群
を形成している。Ｌ１〜Ｌ３は固定子巻線、Ｄ１〜Ｄ６
はスパイク抑圧ダイオードである。第２図は第１図の回
路の駆動回路である。１は回転位置″検出回路で、２〜
７はその各々の回転位置信号である０８は信号発生回路
でチョッピング信号９を発生する。１０〜１２はＡＮＤ
回路でそれぞれ前記回転位置信号２，４．６と前記チョ
ッピング信号９との論理積をとる。１３〜１８はベース
ドライブ信号で各々トランジスタ０１〜Ｑ６をドライブ
する。The speed of a commutatorless DC motor is normally controlled by periodically intermittent current flowing through its stator windings and by isometrically varying the voltage. A typical method thereof will be explained with reference to FIGS. 1 to 3. In FIG. 1, 01 to Q6 are commutator transistors (hereinafter, the description of commutator transistors will be omitted and will be referred to as transistors) as commutator control elements. And transistor Q1. Q3. Q5 makes the first semiconductor element group
Transistor Q2. Q4. Q6 forms a second semiconductor element group. L1-L3 are stator windings, D1-D6
is a spike suppression diode. FIG. 2 shows a driving circuit for the circuit shown in FIG. 1 is a rotational position detection circuit;
7 is a rotational position signal of each of them, and 08 is a signal generating circuit which generates a chopping signal 9. 10 to 12 are AND
A circuit calculates the AND of the rotational position signals 2, 4.6 and the chopping signal 9, respectively. Base drive signals 13-18 drive transistors 01-Q6, respectively.
上記構成において各部の信号例を第３図を参考に一説明
する。例えばＯ〜π力の区間では−；−ストライブ信号
１８及び１３がＨレベルになっているのテトランジスタ
Ｑ６及びＱｌがＯＮになり電流はトランジスタＱ１→固
定子巻線Ｌ１→固定子巻線Ｌ３→トランジスタＱ６と流
れる。ここでベースドライブ信号１３はチョッピングさ
れているので、ベースドライブ信号１３がＬレベルにな
った時に前記電流が断となる。以下π／３〜２πまでの
区間も同様に転流及びチョッピングをくり返す。かくし
てチョッピング信号９のＨレベルとＬレベルの時間比、
すなわちデユーティを変えることにより、等制約に前記
固定予巻ａＬ１〜Ｌ３に加わる電圧を変化することがで
き、それにより電動機の回転速度を変えることができる
。Examples of signals of each part in the above configuration will be explained with reference to FIG. 3. For example, in the section from O to π force, when the stripe signals 18 and 13 are at H level, transistors Q6 and Ql are turned on, and the current flows from transistor Q1 to stator winding L1 to stator winding L3. →Flows with transistor Q6. Since the base drive signal 13 is chopped here, the current is cut off when the base drive signal 13 becomes L level. Commutation and chopping are repeated in the same manner in the following section from π/3 to 2π. Thus, the time ratio of the H level and L level of the chopping signal 9,
That is, by changing the duty, it is possible to change the voltage applied to the fixed prewinding aL1 to L3 with equal constraints, and thereby the rotational speed of the electric motor can be changed.
従来例は以上のような構成になっていたため、チョッピ
ングする側のトランジスタがＯＦＦになっている時でも
反対側のトランジスタはＯＮとなっているためにベース
電流が流れだままであり、前記ベース電流による損失を
有するという欠点を有していた０またチョッピングする
側のトランジスタの方がスイッチング損失が大きく負担
がかかりすぎるという欠点をも有していた。The conventional example had the above configuration, so even when the transistor on the chopping side is OFF, the transistor on the opposite side is ON, so the base current continues to flow. In addition, the transistor on the chopping side has a disadvantage in that the switching loss is larger and the load is too much.
発明の目的
そこで本発明はチョッピングがＯＦＦ の時に他方のト
ランジスタに流れるベース電流による損失を少なくし、
かつスイッチング損失も全てのトランジスタに平等にか
かるようにすることを目的とする。Purpose of the Invention Therefore, the present invention reduces the loss due to the base current flowing to the other transistor when chopping is OFF,
In addition, the purpose is to ensure that switching loss is equally applied to all transistors.
発明の構成
この目的を達成するために本発明は回転子の位置に応じ
て回転位置信号を発生する回転位置検出手段と、チョッ
ピング信号を発生する信号発生手段と、前記チョッピン
グ信号の位相を遅らせ位相遅れチョッピング信号を発生
する遅延手段と、前記チョッピング信号に応じて前記回
転位置信号をチョッピングする第１信号合成手段と、前
記位相遅れチョッピング信号に応じて前記回転位置信号
をチョッピングする第２信号合成手段とを有し、第１半
導体素子群の第３端子に前記第１信号合成手段からの出
力を供給し、第２半導体素子群の第３端子に前記第２信
号合成手段からの出力信号を供給することによシ第１半
導体素子群が０Ｎ１０ＦＦする時には第２半導体素子群
も位相を遅らせて０Ｎ１０ＦＦ するようにしたもので
ある。Structure of the Invention In order to achieve this object, the present invention comprises: rotational position detection means for generating a rotational position signal according to the position of the rotor; signal generation means for generating a chopping signal; delay means for generating a delayed chopping signal; first signal synthesis means for chopping the rotational position signal according to the chopping signal; and second signal synthesis means for chopping the rotational position signal according to the phase-lag chopping signal. and supplying the output from the first signal synthesizing means to a third terminal of the first semiconductor element group, and supplying the output signal from the second signal synthesizing means to the third terminal of the second semiconductor element group. By doing this, when the first semiconductor element group becomes 0N10FF, the second semiconductor element group also delays the phase and becomes 0N10FF.
実施例の説明
以下本発明の一実施例を添付図面において説明するが従
来と同一構成については同一番号を付してその詳細な説
明を省略する。DESCRIPTION OF THE EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings, but components that are the same as those of the prior art will be given the same reference numerals and detailed explanations thereof will be omitted.
図において、１９は位置検出回路で位置検出信号２ｏ〜
２５を発生する。２６は信号発生回路でありチョッピン
グ信号２７を発生する。２８は遅延回路であシ前記チョ
ッピング信号２７が入力され、位相遅れチョッピング信
号２９を発生する。３０〜３５は論理積回路であシ、前
記論理積回路３０゜３２．３４はそれぞれ前記位置検出
信号２０ 、２２ 。In the figure, 19 is a position detection circuit and position detection signals 2o~
25 is generated. A signal generating circuit 26 generates a chopping signal 27. A delay circuit 28 receives the chopping signal 27 and generates a phase-delayed chopping signal 29. 30 to 35 are AND circuits, and the AND circuits 30, 32, and 34 are the position detection signals 20 and 22, respectively.
２４と前記チョッピング信号２γとが入力されている。24 and the chopping signal 2γ are input.
また前記論理回路３１．３３．３５はそれぞれ前記位置
検出信号２１，２３．２５と前記位相遅れチョッピング
信号２９とが入力されている。Further, the position detection signals 21, 23.25 and the phase-delayed chopping signal 29 are input to the logic circuits 31, 33, and 35, respectively.
前記論理積回路３０〜３６の各々の出力３６〜４１はそ
れぞれトランジスタＱ１−〇〇をドライブする信号であ
る。The outputs 36 to 41 of the AND circuits 30 to 36 are signals for driving the transistors Q1-〇〇, respectively.
次に各々の信号３６〜４１がどのように出るのかを第６
図を参考に０〜π／３間でのふるまいを説明する。０〜
π／３ 間ではトランジスタＱ６ ＋０１がＯＮとなる
ように位置検出信号２５．２０が出力される。更に信号
４１．３６は各々信号２９．２７でチョッピングされる
ため第６図に示すように信号４１が信号３６よシ立ち上
がりで角度ψ１ 、立ち下がり角度ψ２だけ遅れるよう
な信号が発生する。以下信号３７〜４ｏでも同様にくり
返される。前記信号３６〜４１は前記位置検出信号２０
〜２５によ駆動いているので電動機の回転子を回転させ
ることができる。また前記チョッピング信号２７と前記
位相遅れチョッピング信号２９によって前記信号３６〜
４１をチョッピングしているので、チョッピング信号の
０Ｎ１０ＦＦ区間比を変えることにより容易に回転子の
回転速度を変えることができる。次にチョッピングをし
ている時の詳細な説明を第６図に従って説明する。Next, how each signal 36 to 41 is output is explained in the sixth section.
The behavior between 0 and π/3 will be explained with reference to the figure. 0～
Between π/3, the position detection signal 25.20 is output so that the transistor Q6+01 is turned on. Furthermore, since the signals 41 and 36 are each chopped by the signals 29 and 27, a signal is generated in which the signal 41 lags the signal 36 by an angle ψ1 in rising and by an angle ψ2 in falling as shown in FIG. The same process is repeated for signals 37 to 4o. The signals 36 to 41 are the position detection signal 20
25, the rotor of the electric motor can be rotated. Further, the chopping signal 27 and the phase-delayed chopping signal 29 cause the signals 36 to 36 to
41, the rotational speed of the rotor can be easily changed by changing the 0N10FF section ratio of the chopping signal. Next, a detailed explanation of chopping will be given with reference to FIG.
いまトランジスタＱ１ とトランジスタＱ６が前記位置
検出信号によってＯＮされる状態になっていたと仮定す
る。この時前記チョッピング信号２７゜前記位相遅れチ
ョッピング信号２９がＯＮとなるような信号を送って来
た場合に前記信号３６ 、４１は出力される。前記信号
３６が第７図ａのように時刻ｔ。でＯＮになシ、時刻ｔ
３でＯＦＦ になったとすると、前記信号４１は第７図
すのように時刻ｔ１でＯＮになり時刻ｔ３でＯＦＦにな
る。これに伴ないトランジスタＱ１及びトランジスタＱ
６のコレクターエミッタ間電圧■ｃＥ１．■ｃＥ６は各
々第７図Ｃ及びｄに示すような波形となる。ここでトラ
ンジスタＱ１及びトランジスタＱ６のコレクタ電流ＩＣ
はトランジスタＱ１及びトランジスタＱ６が共にＯＮと
なった時に流れるものであるから第７図ｅに示すような
波形となる。そしてトランジスタＱ１及びトランジスタ
Ｑ６のコレクタ損失Ｐｃ１．Ｐｃ６は各々トランジスタ
Ｑ１．Ｑ６のコレクターエミッタ間電圧ｖ ｖ とコレ
２ＣＥ１＋ＣＥｅ
夕電流ＩＣの積を取ったものであるから第７図ｆ及びｑ
に示すような波形となる。この図からも明らかなように
各々のコレクタ損失のピークはトランジスタＱ１では時
刻ｔ１〜ｔ２間にトランジスタＱ２では時刻ｔ３〜ｔ４
間にあシ、はぼ均等に損失が分配されている。従って本
実施例においてはチョッピングがＯＦＦの時に他方のト
ランジスタに流れるベース電流による損失を少なくしか
つスイッチング損失を全てのトランジスタに平等にかか
るという効果が得られる。Assume that transistor Q1 and transistor Q6 are now turned on by the position detection signal. At this time, if a signal such that the chopping signal 27 and the phase-delayed chopping signal 29 are turned on is sent, the signals 36 and 41 are output. The signal 36 is output at time t as shown in FIG. 7a. Not ON, time t
3, the signal 41 turns ON at time t1 and turns OFF at time t3, as shown in FIG. Along with this, transistor Q1 and transistor Q
Collector-emitter voltage of 6■cE1. (2) cE6 has waveforms as shown in FIG. 7C and d, respectively. Here, the collector current IC of transistor Q1 and transistor Q6 is
Since this flows when both transistor Q1 and transistor Q6 are turned on, it has a waveform as shown in FIG. 7e. And collector loss Pc1 of transistor Q1 and transistor Q6. Pc6 are transistors Q1. Since it is the product of the collector-emitter voltage v v of Q6 and the evening current IC of this 2CE1+CEe, Fig. 7 f and q
The waveform will be as shown in . As is clear from this figure, the peak of each collector loss is between time t1 and t2 for transistor Q1 and time t3 and t4 for transistor Q2.
In between, losses are distributed more or less equally. Therefore, in this embodiment, it is possible to reduce the loss due to the base current flowing to the other transistor when chopping is OFF, and to apply the switching loss equally to all the transistors.
発明の効果
以上の説明から明らかなように本発明は回転子の位置に
応じて回転位置信号を発生する回転位置検出手段と、チ
ョッピング信号を発生する信号発生手段と前記チョッピ
ング信号の位相を遅らせ位相遅れチョッピング信号を発
生する遅延手段と、前記チョッピング信号に応じて前記
回転位置信号をチョッピングする第１信号合成手段と、
前記位相遅れチョッピング信号に応じて前記回転位置信
号をチョッピングする第２信号合成手段とを有し第１半
導体素子群の第３端子に前記第１信号合成手段からの出
力を供給し、第２半導体素子群の第３端子に前記第２信
号合成手段からの出力信号を供給することによシ第１半
導体素子群が０Ｎ１０ＦＦする時には第２半導体素子群
も位相を遅らせて０Ｎ１０ＦＦするようにしたものであ
るから、第１半導体素子群がＯＦＦ ｌ、た時第２半導
体素子群も位相を遅らせてＯＦＦさせるため、ＯＦＦ時
の半導体に流れる電流による損失がなくなり、かつスイ
ッチング損失の負担が片側の半導体素子群のみにがから
ず全ての半導体素子群に平等にかかるようになるという
効果が得られるものである。Effects of the Invention As is clear from the above description, the present invention comprises a rotational position detection means for generating a rotational position signal according to the position of the rotor, a signal generation means for generating a chopping signal, and a signal generation means for delaying the phase of the chopping signal. a delay means for generating a delayed chopping signal; a first signal synthesis means for chopping the rotational position signal in accordance with the chopping signal;
a second signal synthesizing means for chopping the rotational position signal according to the phase-delayed chopping signal; By supplying the output signal from the second signal combining means to the third terminal of the element group, when the first semiconductor element group becomes 0N10FF, the second semiconductor element group also delays the phase and becomes 0N10FF. Therefore, when the first semiconductor element group is OFF, the second semiconductor element group is also turned OFF by delaying the phase, so there is no loss due to the current flowing through the semiconductor when it is OFF, and the burden of switching loss is transferred to the semiconductor element on one side. This has the effect that it applies equally to all semiconductor element groups, not just to the group.
第１図は無整流子直流電動機のパワー回路図、第２図は
従来の駆動回路虐、第３図は従来の駆動回路における動
作図、第４図は本発明の無整流子直流電動機のパワー回
路図、第５図は同第４図の駆動回路図、第６図は同第６
図の動作図、第７図は同第４図のチョッピング時の動作
図である。
Ｑ ・・・・・・トランジスタ、Ｑ２・・・・・・トラ
ンジスタ、Ｑ ・・・・・・トランジスタ、Ｑ４・・・
・・・トランジスタ、Ｑ °゛°・・°トランジスタ、
Ｑ６・・・・・・トランジスタ、１９・・・・・・回転
位置検出回路（回転位置検出手段）、２６・・・・・・
信号発生回路（信号発生手段）、２８・・・・・遅延回
路（遅延手段）、３０，３２．３４・・・・・・論理積
回路（第１信号合成手段）、３１，３３゜３６・・・・
・・論理積回路（第２信号合成手段）。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
第２図
第３図
”’［η［丁Ｊ
第 ４ ｒＭ
第５図
第６図
第７図Fig. 1 is a power circuit diagram of a non-commutated DC motor, Fig. 2 is a diagram of a conventional drive circuit, Fig. 3 is an operation diagram of a conventional drive circuit, and Fig. 4 is a power circuit diagram of a non-commutated DC motor of the present invention. Circuit diagram, Figure 5 is the drive circuit diagram of Figure 4, Figure 6 is the drive circuit diagram of Figure 6.
FIG. 7 is a diagram of the operation during chopping shown in FIG. 4. Q...Transistor, Q2...Transistor, Q...Transistor, Q4...
...Transistor, Q °゛°...°Transistor,
Q6...Transistor, 19...Rotational position detection circuit (rotational position detection means), 26...
Signal generation circuit (signal generation means), 28... Delay circuit (delay means), 30, 32. 34... AND circuit (first signal synthesis means), 31, 33° 36. ...
...AND circuit (second signal synthesis means). Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3''[η[Ding J 4th rM Figure 5 Figure 6 Figure 7
Claims (1)
が共通に接続され前記回転子に誘導的に結合された複数
個の固定子巻線と、前記回転子の位置に応じて回転位置
信号を発生する回転位置検出手段と、チョッピング信号
を発生する信号発生手段と、前記チョッピング信号の位
相を遅らせ位相遅れチョッピング信号を発生する遅延手
段と、前記回転位置検出手段と前記信号発生手段とに接
続され前記チョッピング信号に応じて前記回転位置信号
をチョッピングする第１信号合成手段と、前記回転位置
検出手段と前記遅延手段とに接続され前記位相遅れチョ
ッピング信号に貯じて前記回転位置信号をチョッピング
する第２信号合成手段と、第１端子がそれぞれ前記固定
子巻線の各々の他端に接続され第２端子が前記直流電源
の１端に接続された第１半導体素子群と、第１端子前記
直流電源の他端に接続され第２端子が前記第１半導体素
子群の各第１端子にそれぞれ接続された第２半導体素子
群と、前記第１及び第２半導体素子群の各々の第１端子
と第２端子との間に接続された整流子群と、前記第１半
導体素子群の各λの第３端子に前記第１信号合成手段か
らの出力信号を供給する手段と、前記第２半導体素子群
の各々の第３端子に前記第２信号合成手段からの出力信
号を供給する手段とを有する無整流子直流電動機。a DC power supply, a rotor comprising a plurality of permanent magnets, a plurality of stator windings having one end commonly connected and inductively coupled to the rotor, and rotating according to the position of the rotor; a rotational position detection means for generating a position signal; a signal generation means for generating a chopping signal; a delay means for delaying the phase of the chopping signal to generate a phase-delayed chopping signal; the rotational position detection means and the signal generation means; a first signal synthesizing means connected to the chopping signal for chopping the rotational position signal according to the chopping signal; a first signal combining means connected to the rotational position detection means and the delay means and storing the rotational position signal in the phase-delayed chopping signal; a second signal synthesizing means for chopping; a first group of semiconductor elements each having a first terminal connected to the other end of each of the stator windings and a second terminal connected to one end of the DC power supply; a second semiconductor element group having a terminal connected to the other end of the DC power supply and a second terminal connected to each first terminal of the first semiconductor element group; and a first semiconductor element group of each of the first and second semiconductor element groups. a commutator group connected between one terminal and a second terminal; means for supplying an output signal from the first signal combining means to a third terminal of each λ of the first semiconductor element group; and means for supplying an output signal from the second signal combining means to a third terminal of each of two semiconductor element groups.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084347A JPS60226791A (en) | 1984-04-25 | 1984-04-25 | Commutatorless dc motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59084347A JPS60226791A (en) | 1984-04-25 | 1984-04-25 | Commutatorless dc motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60226791A true JPS60226791A (en) | 1985-11-12 |
| JPH0534915B2 JPH0534915B2 (en) | 1993-05-25 |
Family
ID=13827977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59084347A Granted JPS60226791A (en) | 1984-04-25 | 1984-04-25 | Commutatorless dc motor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226791A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107444A2 (en) * | 1999-12-06 | 2001-06-13 | Matsushita Electric Industrial Co., Ltd. | Motor and disk drive apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009029050A1 (en) | 2009-08-31 | 2011-03-03 | Evonik Oxeno Gmbh | Organophosphorus compounds based on tetraphenol (TP) -substituted structures |
-
1984
- 1984-04-25 JP JP59084347A patent/JPS60226791A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1107444A2 (en) * | 1999-12-06 | 2001-06-13 | Matsushita Electric Industrial Co., Ltd. | Motor and disk drive apparatus |
| EP1107444A3 (en) * | 1999-12-06 | 2004-03-03 | Matsushita Electric Industrial Co., Ltd. | Motor and disk drive apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534915B2 (en) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4288851B2 (en) | Motor drive device | |
| BR9807658B1 (en) | electronically switched brushless direct current motor. | |
| CN102638208A (en) | Driving apparatus of sensorless brushless motor | |
| US6323609B1 (en) | Alternate high-side/low-side PWM operation of brushless motors | |
| JP2005033979A (en) | Fan speed control circuit for pulse-width modulation | |
| JPH08322289A (en) | Power circuit device for two-phase asynchronous motor | |
| JP2000236684A (en) | Drive circuit for motor | |
| JP5106888B2 (en) | AC motor device for vehicle | |
| US6040989A (en) | Device and method for generating three-phase sine waves using two pulse-width modulators | |
| JPS60226791A (en) | Commutatorless dc motor | |
| US20050001581A1 (en) | Motor control unit | |
| JP2003324986A (en) | Control method for three-phase brushless dc motor | |
| JP2000299996A (en) | Reluctance motor drive controller | |
| Rajesh et al. | A buck-boost converter with dc link voltage boost for minimizing torque ripple in brushless dc motor | |
| Caricchi et al. | Innovative inverter topology for concentrated winding PM motor drives | |
| Dahmane et al. | An adapted converter for switched reluctance motor/generator for high speed applications | |
| JP3806577B2 (en) | Motor PWM drive circuit | |
| JP3300637B2 (en) | Brushless DC motor | |
| JP3883662B2 (en) | Motor control circuit | |
| JP3578903B2 (en) | Brushless DC motor and brushless DC motor drive control method | |
| JPH06141589A (en) | Driving system for two-phase induction motor | |
| JP2004350384A (en) | Motor | |
| JP2000116043A (en) | Dc brushless motor and motor system | |
| JPH11113281A (en) | Driving method of dc brushless motor | |
| JP2001218490A (en) | Inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |