JP2001308533A - 可撓性微細多層回路基板の製造法 - Google Patents
可撓性微細多層回路基板の製造法Info
- Publication number
- JP2001308533A JP2001308533A JP2000125232A JP2000125232A JP2001308533A JP 2001308533 A JP2001308533 A JP 2001308533A JP 2000125232 A JP2000125232 A JP 2000125232A JP 2000125232 A JP2000125232 A JP 2000125232A JP 2001308533 A JP2001308533 A JP 2001308533A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- wiring pattern
- opening
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
部により複数の単層回路基板の相互間を導通させる可撓
性微細多層回路基板の製造法を提供する。 【解決手段】回路基板の絶縁層1に所要の配線パタ−ン
5に達する微細な開口部4を形成する。この開口部4に
メッキ手段により相互接続の為の電極部6を形成し、電
極部6を形成した面に所要の配線パタ−ン8を形成した
単層回路基板をその配線パタ−ン8が重なるように貼り
合わせる。そして、電極部6の箇所を含めて上記単層回
路基板の絶縁層7にその配線パタ−ン8に達する微細な
開口部10及び11を形成し、次いでこの開口部10及
び11にメッキ手段で他の単層回路基板との相互接続の
為の電極部12を再度形成して多層の可撓性回路基板を
形成する。
Description
細な開口部を用いた相互接続部により複数の単層回路基
板の相互間を導通させる可撓性微細多層回路基板の製造
法に関する。
板はドリリング等の手法によりスル−ホ−ルを形成して
層間の電気的接続を行うのが一般的であるが、ドリリン
グによりスル−ホ−ルを形成した可撓性多層回路基板
は、全ての層に対してスル−ホ−ルを形成する為に設計
上の制約を受ける。
術により上限が決定され、更に層数が増加するにつれて
電気メッキ等の接続信頼性が低下する他、スル−ホ−ル
形成に要する面積が高密度配線の障害となっている。
部を用いた相互接続部により複数の単層回路基板の相互
間を導通させる可撓性微細多層回路基板の製造法を提供
するものである。
可撓性微細多層回路基板の製造法では、化学的エッチン
グ手法、レ−ザ−手法又はプラズマ加工手法により回路
基板の絶縁層に所要の配線パタ−ンに達するビアホ−ル
等の微細な開口部を形成し、前記開口部にメッキ手段で
相互接続の為の電極部を形成した後、前記電極部を形成
した面に所要の配線パタ−ンを形成した単層回路基板を
その配線パタ−ンが重なるように貼り合わせ、前記電極
部の箇所を含めて前記単層回路基板の絶縁層にその配線
パタ−ンに達する微細な開口部を形成し、次いでこの開
口部にメッキ手段で他の単層回路基板との相互接続の為
の電極部を再度形成して多層の可撓性回路基板を形成す
るものである。
撓性回路基板がスル−ホ−ルを形成することなく電気的
に信頼性の高い相互接続が得られ、また、相互接続に必
要な面積も従来のドリリングによるスル−ホ−ルより小
さいので高密度配線に有利であってその相互接続位置も
各層で任意に配置することが可能となる。
ら本発明を更に詳述する。図1は本発明による可撓性微
細多層回路基板の製造工程図であり、同図(1)の如
く、先ず銅箔等の導体層2の上面にポリイミド化する前
のポリアミック酸膜を一様に塗布することにより絶縁層
1を形成する。この絶縁層1には、例えば新日鉄化学
(株)製のポリアミック酸フィルムを用いることもでき
る。
ッチング手段等で所要の配線パタ−ン5を形成すると共
に、絶縁層1に対しては化学的エッチング手法、レ−ザ
−手法又はプラズマ加工手法によって所定の配線パタ−
ン5に達する微細な開口部4を形成するように絶縁パタ
−ン3を形成する。
して銅メッキ等の電気メッキ手段により絶縁パタ−ン3
上に突出程度に相互接続の為の電極部6を形成した段階
で、同図(4)の如く、電極部6が形成された絶縁パタ
−ン3面にその基材と適合性の良いポリアミック酸のイ
ンクを塗布する等の手法で貼り合わせに好都合な流動性
の良い接着層を設け、絶縁層7の一方面に所要の配線パ
タ−ン8を形成した他の単層回路基板をその配線パタ−
ン8が上記電極部6と面するように両者の回路基板を貼
り合わせる。
配線パタ−ン8に於ける上記電極部6の配置部位は配線
パタ−ンが位置しないように適宜除去されており、ま
た、両回路基板の上記貼り合わせ積層により、配線層や
空隙にはポリアミック酸インクが充填される。
如く、貼り合わせた単層回路基板の絶縁層7に対して上
記と同様な手法で微細な開口部10を形成するように絶
縁パタ−ン9を形成する。この際には上記工程で形成し
た電極部6も露出させるようにその部位にも開口部11
を形成する。
対して電気メッキを施すことにより同図(2)の如く、
更に他の単層回路基板との相互接続の為の電極部12が
形成されると共に、一層目の配線パタ−ン5と二層目の
配線パタ−ン8とは電気的に確実に相互接続される。
と同様な手法によって、絶縁層13の下面に所要の配線
パタ−ン14を形成した更に他の単層回路基板を貼り合
わせると図2(3)に示すような三層構造の可撓性微細
多層回路基板を形成することができる。
層間の相互接続を好適に形成した所望の層数を有する可
撓性微細多層回路基板を製作することが可能である。そ
してレ−ザ−手法、プラズマ手法又は樹脂エッチング手
法で上記微細な開口部を形成する場合、絶縁層としての
基材はポリアミック酸膜に限らずポリイミド等の樹脂フ
ィルムを使用しても上記手法で開口部を設けることもで
きる。また、回路基板相互の貼り合わせに用いる接着材
も上記の如きポリアミック酸インクの他、エポキシ樹脂
に代表される多様な接着材を適宜使用することができ
る。
アホ−ル状の微細な開口部を形成する手法とその開口部
に対する電気メッキによる層間相互接続手法との併用に
よって既述の如く層数に制約されない微細且つ高密度な
可撓性多層回路基板を安定的に提供することができる。
でも電気的相互導通検査が可能である為、回路の電気的
接続信頼性を確保する上でも極めて有用な手法である。
程図。
Claims (4)
- 【請求項1】回路基板の絶縁層に所要の配線パタ−ンに
達する微細な開口部を形成し、前記開口部にメッキ手段
により相互接続の為の電極部を形成した後、前記電極部
を形成した面に所要の配線パタ−ンを形成した単層回路
基板をその配線パタ−ンが重なるように貼り合わせ、前
記電極部の箇所を含めて前記単層回路基板の絶縁層にそ
の配線パタ−ンに達する微細な開口部を形成し、次いで
この開口部にメッキ手段で他の単層回路基板との相互接
続の為の電極部を再度形成して多層の可撓性回路基板を
形成することを特徴とする可撓性微細多層回路基板の製
造法。 - 【請求項2】前記開口部が化学的エッチング手法により
形成される請求項1の可撓性微細多層回路基板の製造
法。 - 【請求項3】前記開口部がレ−ザ−手法により形成され
る請求項1の可撓性微細多層回路基板の製造法。 - 【請求項4】前記開口部がプラズマ加工手法により形成
される請求項1の可撓性微細多層回路基板の製造法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125232A JP4176283B2 (ja) | 2000-04-26 | 2000-04-26 | 可撓性微細多層回路基板の製造法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000125232A JP4176283B2 (ja) | 2000-04-26 | 2000-04-26 | 可撓性微細多層回路基板の製造法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001308533A true JP2001308533A (ja) | 2001-11-02 |
JP4176283B2 JP4176283B2 (ja) | 2008-11-05 |
Family
ID=18635217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000125232A Expired - Fee Related JP4176283B2 (ja) | 2000-04-26 | 2000-04-26 | 可撓性微細多層回路基板の製造法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4176283B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115818B2 (en) * | 2002-01-15 | 2006-10-03 | Sony Corporation | Flexible multilayer wiring board and manufacture method thereof |
-
2000
- 2000-04-26 JP JP2000125232A patent/JP4176283B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7115818B2 (en) * | 2002-01-15 | 2006-10-03 | Sony Corporation | Flexible multilayer wiring board and manufacture method thereof |
US7185429B2 (en) | 2002-01-15 | 2007-03-06 | Sony Corporation | Manufacture method of a flexible multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP4176283B2 (ja) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6637105B1 (en) | Method of manufacturing a multilayer printed wiring board | |
JP2003264253A (ja) | 半導体装置及びその製造方法 | |
KR20030088357A (ko) | 금속 코어 기판 및 그 제조 방법 | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
JP2001053188A (ja) | 多層配線基板の製造方法 | |
JP3592129B2 (ja) | 多層配線基板の製造方法 | |
KR100699240B1 (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 | |
JP2003179316A (ja) | 放熱性に優れたプリント配線板の構造 | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
JPH10261854A (ja) | プリント配線板及びその製造方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2001257476A (ja) | 多層配線基板及びその製造方法 | |
JPH06204664A (ja) | 多層化基板 | |
JP2000151107A (ja) | 多層プリント配線板及びその製造方法 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
JP2003060324A (ja) | プリント配線板 | |
JPH0669662A (ja) | 多層プリント配線板 | |
JP3112885B2 (ja) | 半導体部品実装モジュール | |
KR20000025528A (ko) | 다층 인쇄 회로 기판의 층간 전기 접속 방법 | |
JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
JPH09306955A (ja) | フィルムキャリアおよびその製造方法 | |
JPH03165093A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060308 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20080619 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080820 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20110829 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120829 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |