JP3808814B2

JP3808814B2 - 半導体装置の製造方法

Info

Publication number: JP3808814B2
Application number: JP2002244984A
Authority: JP
Inventors: 洋司川崎
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-08-26
Filing date: 2002-08-26
Publication date: 2006-08-16
Anticipated expiration: 2015-08-21
Also published as: JP2003133304A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するもので、特に半導体装置のプロセス中のシリコン基板又はポリシリコン膜等のシリコンからなる領域の酸化を低減、防止するためのものである。
【０００２】
【従来の技術】
従来より半導体プロセス中において、発生する不要なシリコンの酸化現象はデバイスの電気特性を劣化させる要因となっていた。
【０００３】
以下、半導体プロセス中のシリコンの酸化現象について２、３説明する。まず、ＭＯＳ型トランジスタの製造工程中のシリコンの酸化現象について、図６を用いて説明する。図６はＭＯＳ型トランジスタの製造方法を順次示す製造工程断面図である。この図において、１は例えばＰ型の半導体からなるシリコン基板、２はこのシリコン基板１上に形成されたＮ型の不純物拡散層からなるソース／ドレイン領域、３は上記シリコン基板１上に形成された酸化膜からなる膜厚約５００ｎｍの素子分離酸化膜、４は隣接したソース／ドレイン領域２間に挟持された領域上に形成された、例えば膜厚約１０ｎｍのＳｉＯ_２等の酸化膜からなるゲート酸化膜、５はこのゲート酸化膜４上に形成された、例えば膜厚約５０〜２００ｎｍのリンドープドポリシリコン膜からなるゲート電極、６はこのゲート電極５上に形成され、上記ソース／ドレイン領域２となる部分が開口部となるように形成されたレジストパターンで、７はソース／ドレイン領域２及びゲート電極５上に発生する不要な酸化膜である。また、この図中、矢印８はソース／ドレイン領域２を形成するための、例えばリン等のＮ型の不純物元素のイオン注入を示す。
【０００４】
この図を用いて、ＭＯＳ型トランジスタの製造方法について順次説明する。まず、素子分離酸化膜３をシリコン基板１上にＬＯＣＯＳ酸化法（図７にて後述する）により形成した後このシリコン基板１を熱酸化し、ゲート酸化膜４を形成する。その後、ＣＶＤ法により例えばリンイオンが注入されたリンドープドポリシリコン膜を全面に堆積した後、リソグラフィー技術によってゲート電極５となる部分が残存するようにレジストパターンを形成し、異方性ドライエッチングによりゲート電極５を形成する。その後、このレジストパターンを除去する。
【０００５】
次に、図６（ａ）に示されるように、ソース／ドレイン領域２となる領域が開口部となるようにレジストパターン６をリソグラフィー技術により形成し、このレジストパターン６をマスクとしてＮ型の不純物元素であるリンイオンをイオン注入８した後図６（ｂ）に示されるように、このレジストパターン６を除去し、例えば約８００℃の熱処理を施すことによって、上記リンイオンを拡散し、ソース／ドレイン領域２が形成される。
【０００６】
しかしながら、このようなＭＯＳ型トランジスタの製造工程においては、工程中の大気暴露や熱処理工程において、ソース／ドレイン領域２の表面が酸化され、このソース／ドレイン領域２の表面に不要な酸化膜７が形成されることとなる。従って、これらのソース／ドレイン領域２は所定量のリンイオンが注入されているにもかかわらず、表面層に存在する一部のリンが電気的に不活性なものとなり、これらのソース／ドレイン領域２の抵抗が増大し半導体装置としての性能が低下するという問題があった。
【０００７】
また、同様にリンドープドポリシリコン膜からなるゲート電極５においても、製造工程中の大気暴露や熱処理において、ゲート電極５の表面に薄い不要な酸化膜７が形成され、ポリシリコン膜中であらかじめ電気的に活性化していた一部のリンが電気的に不活性なものとなり、ゲート電極５の抵抗が増大するという問題があった。
【０００８】
さらに、図示は省略するが、同様の現象がリンドープドポリシリコン膜からなるキャパシタ電極を構成するストレージノードにおいても見られる。従って、このストレージノードの表面にも不要な酸化膜が形成されることとなり、ストレージノードのシート抵抗値が高くなり、さらに、この表面の酸化膜が、後の工程でストレージノード上に形成される誘電体用薄膜シリコン窒化膜の信頼性を低下させるという問題があった。
【０００９】
次に、素子分離酸化膜３形成時における活性領域の酸化について図７を用いて説明する。素子分離酸化膜３は従来より知られているＬＯＣＯＳ酸化法を用いて形成される。図７はＬＯＣＯＳ酸化法について順次示した製造工程断面図であって、図において、１０はシリコン基板１上に形成された膜厚約３０ｎｍの酸化膜からなる下敷酸化膜、１１はこの下敷酸化膜１０上に形成された膜厚約１００ｎｍのアンドープドポリシリコン膜、１２はこのアンドープドポリシリコン膜１１上に形成された膜厚約２００ｎｍのシリコン窒化膜である。
【００１０】
まず、図７（ａ）に示されるようにシリコン基板１に例えば約９００℃の熱処理を施し、シリコン基板１上に下敷酸化膜１０を形成する。続いて、ＣＶＤ法にてこの下敷酸化膜１０上にアンドープドポリシリコン膜１１を堆積した後、図７（ｂ）に示されるように窒化ガス雰囲気中にて約９００〜１０００℃の熱処理を施し、シリコン窒化膜１２を形成する。ここで、ウエハの大気暴露及び熱処理によって、アンドープドポリシリコン膜１１の表面には、不要な酸化膜７が形成されている。
【００１１】
次に、活性領域となる部分を覆い、素子分離酸化膜３となる部分が開口部となるレジストパターンをリソグラフィー技術を用いて形成した後、図７（ｃ）に示されるように異方性ドライエッチングによってレジストパターンの開口部のシリコン窒化膜１２を除去する。次に、レジストパターンを除去後、図７（ｄ）に示されるように約９００〜１０００℃の熱処理を施し、シリコン窒化膜の開口部に素子分離酸化膜３を形成する。その後、シリコン窒化膜１２を除去する。
【００１２】
しかしながら、上述した工程においても、耐酸化性のために形成されるシリコン窒化膜１２形成工程に至るまでの間の大気暴露や、シリコン窒化膜１２堆積時の高温炉への挿入によってアンドープドポリシリコン膜１１の表面は酸化されることとなり、シリコン窒化膜１２とアンドープドポリシリコン膜１１との界面に不要な酸化膜７が形成されることとなる。
【００１３】
そして、窒化シリコン膜１２とアンドープドポリシリコン膜１１との界面に不要な酸化膜７が存在する状態で、素子分離酸化膜３の形成のために熱処理を行うと、窒化シリコン膜１２の開口部に対向するアンドープドポリシリコン膜の表面より酸化されることとなり、やがてこの窒化シリコン膜１２の開口部の縁部直下においては側面より酸化されてくるが、不要な酸化膜７及び下敷酸化膜１０においては酸素原子の拡散速度が大きいため、これらを経路としてアンドープドポリシリコン膜への酸化が進む。従って、バーズビーグの先端が長くなり、活性領域周辺部からシリコン基板１へのリーク電流が増加するという問題があった。
【００１４】
【発明が解決しようとする課題】
上述したように従来の半導体装置の製造方法においては、ソース／ドレイン領域２、ゲート電極５、キャパシタ電極のストレージノード、素子分離酸化膜等の形成工程における大気暴露又は熱処理によりこれらを構成するシリコンの表面に不要な酸化膜７が形成され、デバイスの電気的特性が劣化するという課題が生じていた。
【００１５】
本発明は係る課題を解決するためなされたもので、半導体装置のプロセス中において、シリコンの表面に不要な酸化膜が形成されることを防ぎ、デバイスの電気的特性を向上させることができる半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
また、本発明の請求項１記載の半導体装置の製造方法においては、シリコン基板上に酸化膜からなる下敷酸化膜を形成する工程と、この下敷酸化膜上にポリシリコン膜又はアモルファスシリコン膜を形成する工程と、このポリシリコン膜又はアモルファスシリコン膜に、窒素（Ｎ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、炭素（Ｃ）のいずれか不純物元素を面密度１×１０^１３〜２×１０^１５ｃｍ^−２でイオン注入した後、７００℃〜９００℃の温度範囲内で熱処理を施すことによって、上記ポリシリコン膜又はアモルファスシリコン膜の表面層及び下敷酸化膜との界面層とに上記イオン注入された不純物元素が１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度に含まれる高濃度不純物元素含有層を形成する工程と、この高濃度不純物元素含有層上に窒化シリコン膜を形成する工程と、この窒化シリコン膜をエッチングして、この窒化シリコン膜に開口部を形成する工程と、酸化ガス雰囲気中で熱処理を施し、上記窒化シリコン膜の開口部に素子分離酸化膜を成長形成する工程とを備えたことを特徴とするものである。
【００１７】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１のＭＯＳ型トランジスタの製造方法について以下説明する。図１はＭＯＳ型トランジスタの製造方法を順次示す製造工程断面図である。この図において、従来例と同一のものには同一番号を付し、詳細な説明は省略する。矢印１５は、不純物元素である例えば窒素原子（Ｎ^＋）のイオン注入を示す。また、１６はシリコン基板１上のソース／ドレイン領域２が形成される領域に形成され、窒素原子がイオン注入された窒素含有層、１７は窒素原子をイオン注入するために、ソース／ドレイン領域２以外の領域を覆うように形成されたレジストパターン、１８は窒素含有層１６の表面層に形成され、不純物元素である窒素原子が１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度に含まれる高濃度不純物元素含有層である高濃度窒素含有層である。
【００１８】
次に、まず図１（ａ）に示されるように、ゲート電極５までは従来例と全く同一の方法にて形成した後、ソース／ドレイン領域２が形成される領域が開口部となるようなレジストパターン１７をリソグラフィー技術にて形成し、窒素原子を面密度１×１０^１３〜２×１０^１５ｃｍ^−２の条件でイオン注入１５する。このときイオン注入するエネルギーは任意条件でよいが窒素の注入飛程距離が後工程のソース／ドレイン領域２を形成するために行われる例えばリンの注入飛程距離よりも基板の表面側となるように設定する方が望ましい。
【００１９】
次に、レジストパターン１７を除去した後、図１（ｂ）に示されるように炉アニール又はラピッドサーマルアニール（ＲＴＡ）等の方法により、窒素雰囲気中にて７００℃〜９００℃の熱処理を施す。このとき、シリコン基板１中に導入した窒素は再分布して、窒素含有層１６を形成するとともに、シリコン基板１の表面部分の非常に狭い領域に多くの窒素が局在して１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度の窒素が存在する膜厚約１０〜１５ｎｍの高濃度窒素含有層１８が形成されることとなる。
【００２０】
次に、図１（ｃ）に示されるように、従来例にて説明したものと全く同一の方法にてレジストパターン６を形成し、リンイオンをイオン注入８した後、図１（ｄ）に示されるようにレジストパターンを除去し、約８００℃の熱処理を施すことによってソース／ドレイン領域２が形成されることとなる。
【００２１】
上述したＭＯＳ型トランジスタの製造方法においては、ソース／ドレイン領域２を形成する前に、シリコン基板１のソース／ドレイン領域２の形成されるべき領域に窒素原子を面密度１×１０^１３〜２×１０^１５ｃｍ^−２の低濃度でイオン注入した後、７００℃〜９００℃で熱処理することによって、シリコン基板１の表面層に１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度窒素含有層１８が形成される。図２は深さ方向の窒素分布のイオン注入後と熱処理後を示す図であって、縦軸に窒素濃度、横軸は深さを示す。また図２（ａ）はイオン注入直後のもので、図２（ｂ）はその後、熱処理を行ったものである。つまり、この図に示されるように、イオン注入後膜中に低濃度で存在していた窒素は、熱処理後、シリコン基板１の表面の非常に狭い領域に局在して、１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度窒素含有層１８が形成されることとなる。
【００２２】
従って、窒素を含有しているシリコン基板１の酸化速度は小さいため、シリコン基板１の表面層に高濃度窒素含有層１８を形成することによって後工程のレジストパターンの形成工程、ソース／ドレイン領域形成のためのイオン注入等の各プロセス間におけるウエハの大気暴露及び熱処理による酸化を防止、低減できる。
【００２３】
つまり、高濃度窒素含有層１８を形成した後、イオン注入してソース／ドレイン領域２を形成することによって、ソース／ドレイン領域２の表面層の酸化を低減するため、ソース／ドレイン領域２に注入されたリンイオンが不活性な状態となることを防ぐので、ソース／ドレイン領域２のシート抵抗の増大を防ぐことができ、半導体装置の電気的特性が向上する。
【００２４】
また、上述したように窒素注入量を低濃度とすることによって、窒素注入層が非晶質層とはならないので、熱処理した後においてもシリコン基板１と窒素含有層１６との接合面の近傍において二次欠陥の発生が抑制できるとともに、窒素注入によって発生した欠陥は後工程の熱処理によって回復するため、窒素注入を行うことによって従来のトランジスタと比較してリーク電流値が増大することはない。
【００２５】
また、シリコン基板１の表面層に１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度窒素含有層１８を形成することができる窒素注入量の下限値は１×１０^１３ｃｍ^−２であり、熱処理によって発生する二次欠陥が発生しない窒素注入量の上限値は２×１０^１５ｃｍ^−２であるため、窒素注入量は１×１０^１３〜２×１０^１５ｃｍ^−２の範囲内で行う必要がある。
【００２６】
また高濃度の窒素注入を行うことによって、熱処理せずとも高濃度な窒素含有層１６を形成することはできるが、この窒素含有層１６においてはキャリア濃度が低下し、抵抗が増大することになり、半導体装置としての性能が劣化することとなるという問題が生じる。
【００２７】
さらに、高濃度窒素含有層１８を形成するための熱処理においては、シリコン基板１の表面層に高濃度窒素含有層１８を形成することができる下限温度が７００℃であり、デバイスに対する許容熱処理温度が９００℃であるため、熱処理は約７００〜９００℃の範囲内で行う必要がある。
【００２８】
さらに、窒素注入量と熱処理の設定条件によって、１×１０^２２ｃｍ^−３程度の高濃度窒素含有層１８の表面層に、さらに約１ｎｍの非常に薄い窒化シリコン膜が形成されれば、さらに耐酸化性効果が増すこととなる。
【００２９】
また、上述した実施の形態において注入される窒素イオンの形態は窒素原子について説明したが、窒素分子（Ｎ_２ ^＋）であってもよい。
【００３０】
実施の形態２．
本発明の実施の形態２は、実施の形態１においてソース／ドレイン領域２に形成した高濃度窒素含有層１８をリンドープドポリシリコン膜からなるゲート電極５上に形成するものであって、実施の形態１と同様にゲート電極５まで形成し、レジストパターンを除去した後ゲート電極５が開口部となるレジストパターンを形成し、実施の形態１と同じ条件である窒素注入量、面密度１×１０^１３〜２×１０^１５ｃｍ^−２でイオン注入した後、７００℃〜９００℃の範囲内で窒素雰囲気中で熱処理し、ゲート電極５の表面層に高濃度窒素含有層１８を形成する。また、このときのイオン注入時のエネルギーは、ゲート電極５を形成するリンドープドポリシリコン膜中の窒素注入分布の３σが、ゲート電極５の膜厚を越えないように上限を設定しなければならない。
【００３１】
このように、リンドープドポリシリコン膜からなるゲート電極５においても、窒素を注入した後、熱処理することによって、窒素は実施の形態１の単結晶中とほぼ同じ挙動を示すことより、ゲート電極５の表面層に高濃度窒素含有層１８が形成されるため、低酸化速度又は耐酸化性を有するゲート電極５を形成することができ、リンが電気的に不活性となることを防ぎ、シート抵抗が高くなることを防ぐため、デバイスの高性能化を図ることができる。
【００３２】
また、この実施の形態においては、リンドープドポリシリコン膜によって構成されたゲート電極５について説明したが、アンドープドポリシリコン膜を用いても、同じ効果が得られる。つまり、アンドープドポリシリコン膜においては、Ｎ型又はＰ型の不純物元素をイオン注入し熱処理する工程が含まれることとなるが、その前の工程において、窒素原子をイオン注入し、熱処理を行うことによってリンドープドポリシリコン膜と同様の効果が得られる。
【００３３】
また、この実施の形態においては、ゲート電極５とソース／ドレイン領域２に形成される高濃度窒素含有層１８を個々に形成する場合について説明したが、同時に形成してもよい。さらに、この実施の形態においては、ゲート電極５にパターニングした後に窒素注入したが、ポリシリコン膜の状態で窒素注入し、熱処理を行っても同様の効果が得られることは言うまでもない。
【００３４】
実施の形態３．
本発明の実施の形態３の半導体装置の製造方法においては、低酸化速度又は耐酸化性を有するリンドープドポリシリコン膜から構成されるキャパシタ電極のストレージノードを提供するもので、従来例と同様にリンドープドポリシリコンからなるキャパシタ電極を異方性エッチングにより形成した後、上述した実施の形態１及び２と同様に窒素原子を１×１０^１３〜２×１０^１５ｃｍ^−２の面密度の注入量でイオン注入し、７００〜９００℃の窒素雰囲気中で熱処理することによって、キャパシタ電極の表面に窒素が１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度に含まれる高濃度窒素含有層１８が形成されることとなるため、低酸化速度又は耐酸化性を有するキャパシタ電極のストレージノードが形成できる。
【００３５】
従って、ストレージノードのシート抵抗の増大を防ぐとともに、ストレージノードの表面層に酸化膜が形成されないのでこのストレージノード上に後工程において堆積される誘電体用シリコン窒化膜の信頼性の低下をも防ぐことができる。
【００３６】
また、窒素注入条件として、任意の注入角度で回転注入を行ったり、ステップ注入を用いることによって、この電極の表面に対して均一に窒素を導入できることとなるため、電極の表面に高濃度窒素含有層が均一に形成でき、酸化の低減、防止がより効果的に行われることとなる。
【００３７】
実施の形態４．
本発明の実施の形態４は素子分離酸化膜の形成方法に用いた例である。図３は素子分離酸化膜の形成方法を順次示す製造工程断面図であって、この図において従来例及び上述した実施の形態と同一のものには同一番号を付し、詳細な説明は省略する。また、図４は深さ方向の窒素分布を示す図、図５はこの素子分離酸化膜３の縁部の拡大図であって、図５（ａ）は従来例、図５（ｂ）は実施の形態を示し、図中の矢印は酸化方向を示す。
これら図３〜図５に基づいて、素子分離酸化膜３の形成方法について説明する。
【００３８】
まず、従来例と同様に膜厚約３０ｎｍの下敷酸化膜１０及び膜厚約１００ｎｍのアンドープドポリシリコン膜１１を形成した後、図３（ａ）に示されるように実施の形態１と同じ条件、つまり窒素原子が面密度１×１０^１３〜２×１０^１５ｃｍ^−２の注入量でアンドープドポリシリコン膜１１に対してイオン注入を行う。ただし、イオン注入のエネルギーは、シリコン基板１へ影響を及ぼさないよう窒素注入分布の３σがアンドープドポリシリコン膜１１及び下敷酸化膜１０の合計膜厚を越えないように上限を設定する。次に、実施の形態１と全く同じ条件、つまり窒素雰囲気中で７００〜９００℃の熱処理を施す。
【００３９】
この結果、図４に示されるように、アンドープドポリシリコン膜１１の表面層に実施の形態１と同様に膜厚約１０〜１５ｎｍの１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度の窒素が含まれる高濃度窒素含有層１８が形成される。さらに、同時に下敷酸化膜１０とアンドープドポリシリコン膜１１との界面層にも同様の高濃度窒素含有層１８が形成される。このアンドープドポリシリコン膜１１の表面層に形成された高濃度窒素含有層１８によって、後工程の各プロセス間における大気暴露時及びシリコン窒化膜１２を形成するための炉への挿入時のアンドープドポリシリコン膜１１の酸化が防止され、低減される。
【００４０】
次に、図３（ｂ）に示されるように、従来例と同様に、窒化ガス雰囲気中にて約９００〜１０００℃の熱処理を施し、シリコン窒化膜１２を形成する。
【００４１】
次に、活性領域となる部分を覆い、素子分離酸化膜３となる部分が開口部となるレジストパターンを形成し、図３（ｃ）に示されるように、異方性ドライエッチングによりレジストパターンの開口部のシリコン窒化膜１２をエッチング除去した後、レジストパターンを除去する。次に、図３（ｄ）に示されるように、約９００〜１０００℃の熱処理を施すことによって、シリコン窒化膜１２の開口部に熱酸化による素子分離酸化膜３を形成する。
【００４２】
上述したように形成されたこの実施の形態の素子分離酸化膜３においては、図５に示されるように従来例と比べて、活性領域に浸透するバーズビーグの先端が短くなるので、基板１へのリーク電流が低減できるという効果を有する。
【００４３】
つまり、この素子分離酸化膜３の形成方法においては、アンドープドポリシリコン膜１１の表面層に形成された高濃度窒素含有層１８によってアンドープドポリシリコン膜１１とシリコン窒化膜１２との界面に不要な酸化膜７が発生することが抑えられるため、従来例のように不要な酸化膜７と経路として酸化が進むことがないのでシリコン窒化膜１２の開口部の縁部直下のアンドープドポリシリコン膜１１に対する側面、つまり、横方向からの酸化が低減されることとなる。また、このとき窒素注入の条件によっては耐酸化性の効果が小さく、アンドープドポリシリコン膜１１とシリコン窒化膜１２との界面に不要な酸化膜７が発生することがあるが、この場合その膜厚は非常に薄いため、上述した効果と同様の効果が得られる。
【００４４】
さらに、アンドープドポリシリコン膜１１と下敷酸化膜１０との界面の高濃度窒素含有層１８中の窒素と界面のシリコンとの結合体がバリアとなり下敷酸化膜１０からの酸素原子の浸入を抑えるため、下敷酸化膜１０からアンドープドポリシリコン膜１１への上向きの酸化を低減させることができる。従って、素子分離酸化膜３の端部においては、上述したように側面及び下面からの酸化が抑制されるためバーズビーグの先端が短くなる。
【００４５】
また上述した実施の形態４においては、アンドープドポリシリコン膜１１を堆積した直後、基板全面に窒素注入を行っていたが、アンドープドポリシリコン膜１１を堆積し、シリコン窒化膜１２を堆積した後、リソグラフィー技術にて、素子分離酸化膜３となる部分が開口部となるレジストパターンを形成し、この開口部に対する窒化シリコン膜１２を除去し、アンドープドポリシリコン膜１１を露出させた状態で窒素注入し、さらに熱処理することによって、上述した効果と同様の効果が得られる。
【００４６】
ただし、この場合の窒素注入においては、上述したような窒化シリコン膜１２に形成された開口部の縁部直下のアンドープドポリシリコン膜１１にまで均一に窒素原子を注入するため、高角度（４５゜）での回転注入又はステップ注入を用いなければならない。
【００４７】
上述した実施の形態２〜４においては、ポリシリコン膜を用いた場合のその表面の酸化を低減、防止する方法について説明したが、これはポリシリコン膜に限るものではなくアモルファスシリコン膜を用いても、同様の効果が得られる。
【００４８】
また、上述した実施の形態においては、不純物元素として窒素原子（Ｎ^＋）を注入する例について示したが、炭素（Ｃ^＋）のイオンを注入しても、上述した実施の形態と同様の効果が得られる。また、アルゴン（Ａｒ^＋）、キセノン（Ｘｅ^＋）を用いても、表面層に炭素や窒素のように窒化シリコン膜、炭化シリコン膜のような膜が形成されることはないものの、高濃度不純物元素含有層を形成し、上述した実施の形態と同様の効果が得られることとなる。
【００４９】
【発明の効果】
本発明の請求項１記載の半導体装置の製造方法においては、ポリシリコン膜又はアモルファスシリコン膜の表面層及び下敷酸化膜との界面層に高濃度不純物元素含有層を形成することによって、この高濃度不純物元素含有層によって不要な酸化を低減、防止できるので、素子分離酸化膜のバーズビーグの先端を短くでき、リーク電流の発生が抑制できるため、半導体装置としての電気的特性が向上するという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置の製造方法を示す製造工程断面図である。
【図２】本発明の実施の形態１の半導体装置の製造方法におけるイオン注入後と熱処理後のシリコン基板における深さ方向の窒素分布を示す図である。
【図３】本発明の実施の形態４の半導体装置の製造方法を示す製造工程断面図である。
【図４】本発明の実施の形態４の半導体装置の製造方法によって形成された素子分離酸化膜における深さ方向の窒素分布を示す図である。
【図５】従来の半導体装置の製造方法により形成された素子分離酸化膜と本発明の実施の形態４の半導体装置の製造方法により形成された素子分離酸化膜とを示す一部拡大図である。
【図６】従来の半導体装置の製造方法を示す製造工程断面図である。
【図７】従来の半導体装置の製造方法を示す製造工程断面図である。
【符号の説明】
１シリコン基板、２ソース／ドレイン領域、３素子分離酸化膜、
５ゲート電極、８リンイオンのイオン注入、１０下敷酸化膜、
１１アンドープドポリシリコン膜、１２シリコン窒化膜、
１５窒素原子のイオン注入、１８高濃度窒素含有層。

Claims

シリコン基板上に酸化膜からなる下敷酸化膜を形成する工程と、この下敷酸化膜上にポリシリコン膜又はアモルファスシリコン膜を形成する工程と、このポリシリコン膜又はアモルファスシリコン膜に、窒素（Ｎ）、アルゴン（Ａｒ）、キセノン（Ｘｅ）、炭素（Ｃ）のいずれか不純物元素を面密度１×１０^１３〜２×１０^１５ｃｍ^−２でイオン注入した後、７００℃〜９００℃の温度範囲内で熱処理を施すことによって、上記ポリシリコン膜又はアモルファスシリコン膜の表面層及び下敷酸化膜との界面層とに上記イオン注入された不純物元素が１×１０^２０〜１×１０^２２ｃｍ^−３の高濃度に含まれる高濃度不純物元素含有層を形成する工程と、この高濃度不純物元素含有層上に窒化シリコン膜を形成する工程と、この窒化シリコン膜をエッチングして、この窒化シリコン膜に開口部を形成する工程と、酸化ガス雰囲気中で熱処理を施し、上記窒化シリコン膜の開口部に素子分離酸化膜を成長形成する工程とを備えたことを特徴とする半導体装置の製造方法。