JP2001298664A - Ｘ−ｙアドレス選択型固体撮像素子 - Google Patents
Ｘ−ｙアドレス選択型固体撮像素子Info
- Publication number
- JP2001298664A JP2001298664A JP2000113070A JP2000113070A JP2001298664A JP 2001298664 A JP2001298664 A JP 2001298664A JP 2000113070 A JP2000113070 A JP 2000113070A JP 2000113070 A JP2000113070 A JP 2000113070A JP 2001298664 A JP2001298664 A JP 2001298664A
- Authority
- JP
- Japan
- Prior art keywords
- block
- signal line
- output
- group
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 多画素化しても、水平信号線の初期化時に問
題となる安定時間の増大及び出力ブロックの安定度の低
下を抑えられるようにしたＸ−Ｙアドレス選択型固体撮
像素子を提供する。 【解決手段】 画素をマトリクス状に配置した画素ブロ
ック１と、行選択ブロック２と、垂直信号線群３と、画
素出力に対してアナログ信号処理を行うアナログ信号処
理ブロック４と、アナログ信号処理された信号を蓄える
ホールドコンデンサ群５と、信号の読み出しを選択する
スイッチ群６と、水平信号線７と、スイッチ群を制御す
る水平走査ブロック９と、オペアンプ11と帰還容量12と
オフセット電圧保存用容量13と帰還容量初期化スイッチ
14とからなり水平信号線の信号レベルを読み出す出力ブ
ロック10と、水平信号線の初期化を行う電圧源18とを備
え、水平信号線の初期化と出力ブロックのリセット動作
とを直流的に分離するようにしてＸ−Ｙアドレス選択型
固体撮像素子を構成する。
題となる安定時間の増大及び出力ブロックの安定度の低
下を抑えられるようにしたＸ−Ｙアドレス選択型固体撮
像素子を提供する。 【解決手段】 画素をマトリクス状に配置した画素ブロ
ック１と、行選択ブロック２と、垂直信号線群３と、画
素出力に対してアナログ信号処理を行うアナログ信号処
理ブロック４と、アナログ信号処理された信号を蓄える
ホールドコンデンサ群５と、信号の読み出しを選択する
スイッチ群６と、水平信号線７と、スイッチ群を制御す
る水平走査ブロック９と、オペアンプ11と帰還容量12と
オフセット電圧保存用容量13と帰還容量初期化スイッチ
14とからなり水平信号線の信号レベルを読み出す出力ブ
ロック10と、水平信号線の初期化を行う電圧源18とを備
え、水平信号線の初期化と出力ブロックのリセット動作
とを直流的に分離するようにしてＸ−Ｙアドレス選択型
固体撮像素子を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、Ｘ−Ｙアドレス
選択型固体撮像素子に関し、特に多画素化に適したＸ−
Ｙアドレス選択型固体撮像素子に関する。
選択型固体撮像素子に関し、特に多画素化に適したＸ−
Ｙアドレス選択型固体撮像素子に関する。
【０００２】
【従来の技術】一般的に、Ｘ−Ｙアドレス選択型固体撮
像素子は、入射光量に応じた電気信号を出力する光電変
換画素をマトリクス状に配置し、行単位で画素出力を垂
直信号線に転送し、ノイズ成分の除去などのアナログ信
号処理を行った後、各画素の信号を水平信号線に読み出
し、水平信号線に接続された出力回路を通して時系列的
に出力するように構成されている。このような構成のＸ
−Ｙアドレス選択型固体撮像素子の一例は、例えば特開
平７−２８３３８６号公報に示されている。
像素子は、入射光量に応じた電気信号を出力する光電変
換画素をマトリクス状に配置し、行単位で画素出力を垂
直信号線に転送し、ノイズ成分の除去などのアナログ信
号処理を行った後、各画素の信号を水平信号線に読み出
し、水平信号線に接続された出力回路を通して時系列的
に出力するように構成されている。このような構成のＸ
−Ｙアドレス選択型固体撮像素子の一例は、例えば特開
平７−２８３３８６号公報に示されている。
【０００３】図４は、かかる従来のＸ−Ｙアドレス選択
型固体撮像素子の構成を示すブロック図である。図４に
おいて、１は光電変換画素をマトリクス状に配置した画
素ブロック、２は前記画素ブロック１の任意の行を選択
する行選択ブロック、３は選択行の画素出力を出力する
垂直信号線群、４は垂直信号線群３の画素出力に対して
ノイズ成分の除去などを行うアナログ信号処理ブロッ
ク、５はアナログ信号処理された信号を蓄えるホールド
コンデンサ群、６はホールドコンデンサ群５に蓄積され
た信号の読み出しを選択するＮＭＯＳトランジスタを用
いたスイッチ群、７はホールドコンデンサ群５の蓄積信
号を転送する水平信号線、８は水平信号線７の配線容量
及びスイッチ群６を構成するトランジスタのソース容量
が主要因である水平信号線７に付随する寄生容量、９は
前記スイッチ群６の動作を制御する水平走査ブロック、
10は水平信号線７の信号レベルを読み出す出力ブロック
である。更に、11はオペアンプ、12はオペアンプ11の帰
還容量、15はオペアンプ11の＋入力端子に印加する電圧
値＝ＶREF の基準電圧源、16はオペアンプ11の出力端
子、31は帰還容量12をショートさせるスイッチであり、
これらにより出力ブロック10が構成されている。なお、
画素ブロック１は外周にＡＬ配線などで遮光された遮光
画素１ａを持ち、遮光画素の内側に光を検出する受光画
素１ｂが配置されている。
型固体撮像素子の構成を示すブロック図である。図４に
おいて、１は光電変換画素をマトリクス状に配置した画
素ブロック、２は前記画素ブロック１の任意の行を選択
する行選択ブロック、３は選択行の画素出力を出力する
垂直信号線群、４は垂直信号線群３の画素出力に対して
ノイズ成分の除去などを行うアナログ信号処理ブロッ
ク、５はアナログ信号処理された信号を蓄えるホールド
コンデンサ群、６はホールドコンデンサ群５に蓄積され
た信号の読み出しを選択するＮＭＯＳトランジスタを用
いたスイッチ群、７はホールドコンデンサ群５の蓄積信
号を転送する水平信号線、８は水平信号線７の配線容量
及びスイッチ群６を構成するトランジスタのソース容量
が主要因である水平信号線７に付随する寄生容量、９は
前記スイッチ群６の動作を制御する水平走査ブロック、
10は水平信号線７の信号レベルを読み出す出力ブロック
である。更に、11はオペアンプ、12はオペアンプ11の帰
還容量、15はオペアンプ11の＋入力端子に印加する電圧
値＝ＶREF の基準電圧源、16はオペアンプ11の出力端
子、31は帰還容量12をショートさせるスイッチであり、
これらにより出力ブロック10が構成されている。なお、
画素ブロック１は外周にＡＬ配線などで遮光された遮光
画素１ａを持ち、遮光画素の内側に光を検出する受光画
素１ｂが配置されている。
【０００４】次に、このように構成されているＸ−Ｙア
ドレス選択型固体撮像素子の動作を、行選択ブロック２
によりＮ行が選択された場合を例にして説明する。始め
に、行選択ブロック２よりＮ行が選択されると、Ｎ行に
配置されている各画素より入射光量に応じた画素信号が
垂直信号線群３へ送られ、アナログ信号処理ブロック４
においてノイズ成分を除去した後、ホールドコンデンサ
群５に蓄積される。ここで、ホールドコンデンサ群５の
端子電圧は入射光のない遮光画素でＶOB，受光画素では
光量に応じて低下し、仮に、０列目と１列目のホールド
コンデンサ端子電圧は、それぞれＶOBとＶOB−Ｖsig と
で表されるものとする。
ドレス選択型固体撮像素子の動作を、行選択ブロック２
によりＮ行が選択された場合を例にして説明する。始め
に、行選択ブロック２よりＮ行が選択されると、Ｎ行に
配置されている各画素より入射光量に応じた画素信号が
垂直信号線群３へ送られ、アナログ信号処理ブロック４
においてノイズ成分を除去した後、ホールドコンデンサ
群５に蓄積される。ここで、ホールドコンデンサ群５の
端子電圧は入射光のない遮光画素でＶOB，受光画素では
光量に応じて低下し、仮に、０列目と１列目のホールド
コンデンサ端子電圧は、それぞれＶOBとＶOB−Ｖsig と
で表されるものとする。
【０００５】次に、スイッチ31をCLOSE とするリセット
動作、すなわち帰還容量12のショート及び水平信号線７
の初期化を行う。このときオペアンプ11はボルテージフ
ォロア接続となり、水平信号線７を基準電圧源15の電圧
値（＝ＶREF ）に設定する。このとき、寄生容量８が出
力ブロック10の負荷容量として作用するため、寄生容量
８の充放電時間と出力ブロック10の安定度に注意を要す
る。
動作、すなわち帰還容量12のショート及び水平信号線７
の初期化を行う。このときオペアンプ11はボルテージフ
ォロア接続となり、水平信号線７を基準電圧源15の電圧
値（＝ＶREF ）に設定する。このとき、寄生容量８が出
力ブロック10の負荷容量として作用するため、寄生容量
８の充放電時間と出力ブロック10の安定度に注意を要す
る。
【０００６】更に、スイッチ31を0PEN（リセット動作解
除）後に、スイッチ群６のうち０列目のスイッチをCLOS
E とし、ホールドコンデンサに蓄積された信号を水平信
号線７に転送する。このリセット動作と転送動作を１セ
ットにして信号読み出し動作と呼ぶ。引き続きリセット
動作と転送動作がセットになった信号読み出し動作を１
列目に対して行う。これらの信号読み出し動作により、
水平信号線７の初期化電圧とホールドコンデンサに蓄積
された信号電圧の電圧差が出力ブロック10を介し、リセ
ット出力（＝ＶREF ）を基準として反転増幅される。な
お、出力ブロック10の増幅率は、（ホールドコンデンサ
の容量値／帰還容量の容量値）である。
除）後に、スイッチ群６のうち０列目のスイッチをCLOS
E とし、ホールドコンデンサに蓄積された信号を水平信
号線７に転送する。このリセット動作と転送動作を１セ
ットにして信号読み出し動作と呼ぶ。引き続きリセット
動作と転送動作がセットになった信号読み出し動作を１
列目に対して行う。これらの信号読み出し動作により、
水平信号線７の初期化電圧とホールドコンデンサに蓄積
された信号電圧の電圧差が出力ブロック10を介し、リセ
ット出力（＝ＶREF ）を基準として反転増幅される。な
お、出力ブロック10の増幅率は、（ホールドコンデンサ
の容量値／帰還容量の容量値）である。
【０００７】仮に、１列目のホールドコンデンサ端子電
圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16
には、次式（１）で示される出力電圧ＶOUT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶREF ｝（Ｃh ／Ｃf ） ＝ＶREF ＋（ＶREF −ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・（１） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。更に、ＶOB＝ＶREF となるよう
に基準電圧源15を調整すれば、式（１）は次式（２）の
ように簡略化できる。 ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（２） 式（２）より、基準電圧ＶREF からの差電圧という形で
画素信号が出力される。この後、２列目、３列目・・・
・・と最終列まで順次信号読み出し動作を行い、Ｎ行目
の処理が終了する。
圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16
には、次式（１）で示される出力電圧ＶOUT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶREF ｝（Ｃh ／Ｃf ） ＝ＶREF ＋（ＶREF −ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・（１） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。更に、ＶOB＝ＶREF となるよう
に基準電圧源15を調整すれば、式（１）は次式（２）の
ように簡略化できる。 ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（２） 式（２）より、基準電圧ＶREF からの差電圧という形で
画素信号が出力される。この後、２列目、３列目・・・
・・と最終列まで順次信号読み出し動作を行い、Ｎ行目
の処理が終了する。
【０００８】
【発明が解決しようとする課題】ところで、図４に示し
た従来のＸ−Ｙアドレス選択型固体撮像素子では、リセ
ット動作時に水平信号線７の寄生容量８が出力ブロック
10の負荷容量として作用する。多画素化により１行当た
りの画素数が増えると、水平信号線７の配線が延長する
と共にスイッチ群６に含まれるスイッチ数が増加するた
め、寄生容量８が大きくなる。したがって、多画素化す
ることで水平信号線の初期化時に出力ブロック10の負荷
容量が大きくなるため、回路的な負担が増し安定時間の
増大及び安定度の低下を引き起こす。以上のように、従
来提案されているＸ−Ｙアドレス選択型固体撮像素子で
は、多画素化に対して十分な考慮がなされていない。
た従来のＸ−Ｙアドレス選択型固体撮像素子では、リセ
ット動作時に水平信号線７の寄生容量８が出力ブロック
10の負荷容量として作用する。多画素化により１行当た
りの画素数が増えると、水平信号線７の配線が延長する
と共にスイッチ群６に含まれるスイッチ数が増加するた
め、寄生容量８が大きくなる。したがって、多画素化す
ることで水平信号線の初期化時に出力ブロック10の負荷
容量が大きくなるため、回路的な負担が増し安定時間の
増大及び安定度の低下を引き起こす。以上のように、従
来提案されているＸ−Ｙアドレス選択型固体撮像素子で
は、多画素化に対して十分な考慮がなされていない。
【０００９】本発明は、従来のＸ−Ｙアドレス選択型固
体撮像素子における上記問題点を解消するためになされ
たもので、多画素化しても水平信号線の初期化時に問題
となる安定時間の増大及び出力ブロックの安定度の低下
を抑えられるようにしたＸ−Ｙアドレス選択型固体撮像
素子を提供することを目的とするものである。
体撮像素子における上記問題点を解消するためになされ
たもので、多画素化しても水平信号線の初期化時に問題
となる安定時間の増大及び出力ブロックの安定度の低下
を抑えられるようにしたＸ−Ｙアドレス選択型固体撮像
素子を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に係る発明は、光電変換画素をマトリクス
状に配置した画素ブロックと、前記画素ブロックの任意
の行を選択する行選択ブロックと、前記行選択ブロック
によって選ばれた選択行の画素出力を出力する垂直信号
線群と、前記垂直信号線群の画素出力に対してアナログ
信号処理を行うアナログ信号処理ブロックと、アナログ
信号処理された信号を蓄えるホールドコンデンサ群と、
前記ホールドコンデンサ群に蓄積された信号の読み出し
を選択するスイッチ群と、前記ホールドコンデンサ群の
蓄積信号を転送する水平信号線と、前記スイッチ群の動
作を制御する水平走査ブロックと、反転増幅器と前記水
平信号線と前記反転増幅器の出力端子間に接続された第
１の容量と前記水平信号線と前記反転増幅器の入力端子
間に接続された第２の容量と前記反転増幅器の入力端子
と出力端子間に接続されたスイッチとからなり前記水平
信号線の信号レベルを読み出す出力ブロックと、前記水
平信号線の初期化を行う電源とを備え、水平信号線の初
期化と出力ブロックのリセット動作とを直流的に分離す
るようにしてＸ−Ｙアドレス選択型固体撮像素子を構成
するものである。
め、請求項１に係る発明は、光電変換画素をマトリクス
状に配置した画素ブロックと、前記画素ブロックの任意
の行を選択する行選択ブロックと、前記行選択ブロック
によって選ばれた選択行の画素出力を出力する垂直信号
線群と、前記垂直信号線群の画素出力に対してアナログ
信号処理を行うアナログ信号処理ブロックと、アナログ
信号処理された信号を蓄えるホールドコンデンサ群と、
前記ホールドコンデンサ群に蓄積された信号の読み出し
を選択するスイッチ群と、前記ホールドコンデンサ群の
蓄積信号を転送する水平信号線と、前記スイッチ群の動
作を制御する水平走査ブロックと、反転増幅器と前記水
平信号線と前記反転増幅器の出力端子間に接続された第
１の容量と前記水平信号線と前記反転増幅器の入力端子
間に接続された第２の容量と前記反転増幅器の入力端子
と出力端子間に接続されたスイッチとからなり前記水平
信号線の信号レベルを読み出す出力ブロックと、前記水
平信号線の初期化を行う電源とを備え、水平信号線の初
期化と出力ブロックのリセット動作とを直流的に分離す
るようにしてＸ−Ｙアドレス選択型固体撮像素子を構成
するものである。
【００１１】このように構成されたＸ−Ｙアドレス選択
型固体撮像素子では、出力ブロックのリセット動作と水
平信号線の初期化を直流的に分離できるため、多画素化
により水平信号線の寄生容量が大きくなっても、出力ブ
ロックの安定度低下を引き起こすことがない。また、水
平信号線の初期化に用いる電圧源に求められる機能は、
容量を急速に充電するための電流能力のみで、比較的単
純な回路で実現でき、したがって、水平信号線の寄生容
量の増加に基づく初期化時の安定時間の増大を容易に抑
制することが可能となる。
型固体撮像素子では、出力ブロックのリセット動作と水
平信号線の初期化を直流的に分離できるため、多画素化
により水平信号線の寄生容量が大きくなっても、出力ブ
ロックの安定度低下を引き起こすことがない。また、水
平信号線の初期化に用いる電圧源に求められる機能は、
容量を急速に充電するための電流能力のみで、比較的単
純な回路で実現でき、したがって、水平信号線の寄生容
量の増加に基づく初期化時の安定時間の増大を容易に抑
制することが可能となる。
【００１２】請求項２に係る発明は、光電変換画素をマ
トリクス状に配置した画素ブロックと、前記画素ブロッ
クの任意の行を選択する行選択ブロックと、前記行選択
ブロックによって選ばれた選択行の画素出力を出力する
垂直信号線群と、前記垂直信号線群の画素出力に対して
アナログ信号処理を行うアナログ信号処理ブロックと、
アナログ信号処理された信号を蓄えるホールドコンデン
サ群と、前記ホールドコンデンサ群に蓄積された信号の
読み出しを選択するスイッチ群と、前記ホールドコンデ
ンサ群の蓄積信号を転送する水平信号線と、前記スイッ
チ群の動作を制御する水平走査ブロックと、反転増幅器
と前記水平信号線と前記反転増幅器の出力端子間に接続
された第１の容量と前記水平信号線と前記反転増幅器の
入力端子間に接続された第２の容量と前記反転増幅器の
入力端子と出力端子間に接続されたスイッチとからなり
前記水平信号線の信号レベルを読み出す出力ブロック
と、前記水平信号線の初期化電圧値を調整する調整ブロ
ックとを備え、水平信号線の初期化と出力ブロックのリ
セット動作とを直流的に分離すると共に、前記出力ブロ
ックの黒レベル出力を予め設定された値と等しくするよ
うにしてＸ−Ｙアドレス選択型固体撮像素子を構成する
ものである。
トリクス状に配置した画素ブロックと、前記画素ブロッ
クの任意の行を選択する行選択ブロックと、前記行選択
ブロックによって選ばれた選択行の画素出力を出力する
垂直信号線群と、前記垂直信号線群の画素出力に対して
アナログ信号処理を行うアナログ信号処理ブロックと、
アナログ信号処理された信号を蓄えるホールドコンデン
サ群と、前記ホールドコンデンサ群に蓄積された信号の
読み出しを選択するスイッチ群と、前記ホールドコンデ
ンサ群の蓄積信号を転送する水平信号線と、前記スイッ
チ群の動作を制御する水平走査ブロックと、反転増幅器
と前記水平信号線と前記反転増幅器の出力端子間に接続
された第１の容量と前記水平信号線と前記反転増幅器の
入力端子間に接続された第２の容量と前記反転増幅器の
入力端子と出力端子間に接続されたスイッチとからなり
前記水平信号線の信号レベルを読み出す出力ブロック
と、前記水平信号線の初期化電圧値を調整する調整ブロ
ックとを備え、水平信号線の初期化と出力ブロックのリ
セット動作とを直流的に分離すると共に、前記出力ブロ
ックの黒レベル出力を予め設定された値と等しくするよ
うにしてＸ−Ｙアドレス選択型固体撮像素子を構成する
ものである。
【００１３】このように構成されたＸ−Ｙアドレス選択
型固体撮像素子では、出力ブロックのリセット動作と水
平信号線の初期化を直流的に分離できるため、多画素化
により水平信号線の寄生容量が大きくなっても、出力ブ
ロックの安定度低下を引き起こすことがない。また、水
平信号線の初期化に用いる電圧源に求められる機能は、
容量を急速に充電するための電流能力のみで、比較的単
純な回路で実現でき、したがって、水平信号線の寄生容
量の増加に基づく初期化時の安定時間の増大を容易に抑
制することが可能となる。更に、出力ブロックの黒レベ
ル出力を予め設定した値に調整できるため、製造バラツ
キや温度変化に対して有利となる。
型固体撮像素子では、出力ブロックのリセット動作と水
平信号線の初期化を直流的に分離できるため、多画素化
により水平信号線の寄生容量が大きくなっても、出力ブ
ロックの安定度低下を引き起こすことがない。また、水
平信号線の初期化に用いる電圧源に求められる機能は、
容量を急速に充電するための電流能力のみで、比較的単
純な回路で実現でき、したがって、水平信号線の寄生容
量の増加に基づく初期化時の安定時間の増大を容易に抑
制することが可能となる。更に、出力ブロックの黒レベ
ル出力を予め設定した値に調整できるため、製造バラツ
キや温度変化に対して有利となる。
【００１４】
【発明の実施の形態】次に、実施の形態について説明を
行う。図１は本発明に係るＸ−Ｙアドレス選択型固体撮
像素子に対する第１の実施の形態を示す回路構成図であ
り、図４に示した従来例と対応する構成要素には同一の
符号を付して示している。図１において、１は光電変換
画素をマトリクス状に配置した画素ブロック、２は前記
画素ブロック１の任意の行を選択する行選択ブロック、
３は選択行の画素出力を出力する垂直信号線群、４は垂
直信号線群３の画素出力に対してノイズ成分の除去など
のアナログ信号処理を行うアナログ信号処理ブロック、
５はアナログ信号処理された信号を蓄えるホールドコン
デンサ群、６はホールドコンデンサ群５に蓄積された信
号の読み出しを選択するＮＭＯＳトランジスタを用いた
スイッチ群、７はホールドコンデンサ群５の蓄積信号を
転送する水平信号線、８は水平信号線７の配線容量及び
スイッチ群６を構成するトランジスタのソース容量が主
要因である水平信号線７に付随する寄生容量、９は前記
スイッチ群６の動作を制御する水平走査ブロック、10は
水平信号線７の信号レベルを読み出す出力ブロック、17
は水平信号線７を初期化するスイッチ、18は水平信号線
７を初期化する電圧値がＶBIASの電圧源である。
行う。図１は本発明に係るＸ−Ｙアドレス選択型固体撮
像素子に対する第１の実施の形態を示す回路構成図であ
り、図４に示した従来例と対応する構成要素には同一の
符号を付して示している。図１において、１は光電変換
画素をマトリクス状に配置した画素ブロック、２は前記
画素ブロック１の任意の行を選択する行選択ブロック、
３は選択行の画素出力を出力する垂直信号線群、４は垂
直信号線群３の画素出力に対してノイズ成分の除去など
のアナログ信号処理を行うアナログ信号処理ブロック、
５はアナログ信号処理された信号を蓄えるホールドコン
デンサ群、６はホールドコンデンサ群５に蓄積された信
号の読み出しを選択するＮＭＯＳトランジスタを用いた
スイッチ群、７はホールドコンデンサ群５の蓄積信号を
転送する水平信号線、８は水平信号線７の配線容量及び
スイッチ群６を構成するトランジスタのソース容量が主
要因である水平信号線７に付随する寄生容量、９は前記
スイッチ群６の動作を制御する水平走査ブロック、10は
水平信号線７の信号レベルを読み出す出力ブロック、17
は水平信号線７を初期化するスイッチ、18は水平信号線
７を初期化する電圧値がＶBIASの電圧源である。
【００１５】また、11はオペアンプ、12はオペアンプ11
の出力端子と水平信号線７との間に接続されたオペアン
プの帰還容量、13はオペアンプ11の−入力端子と水平信
号線７との間に接続されたオフセット電圧保存用容量、
14はオペアンプ11の出力端子と−入力端子との間に接続
された帰還容量12を初期化するスイッチ、15はオペアン
プ11の＋入力端子に印加する電圧値がＶREF の基準電圧
源、16はオペアンプ11の出力端子で、これらにより出力
ブロック10が構成されている。なお、画素ブロック１は
外周にＡＬ配線などで遮光された遮光画素１ａを持ち、
遮光画素の内側に光を検出する受光画素１ｂが配置され
ている。
の出力端子と水平信号線７との間に接続されたオペアン
プの帰還容量、13はオペアンプ11の−入力端子と水平信
号線７との間に接続されたオフセット電圧保存用容量、
14はオペアンプ11の出力端子と−入力端子との間に接続
された帰還容量12を初期化するスイッチ、15はオペアン
プ11の＋入力端子に印加する電圧値がＶREF の基準電圧
源、16はオペアンプ11の出力端子で、これらにより出力
ブロック10が構成されている。なお、画素ブロック１は
外周にＡＬ配線などで遮光された遮光画素１ａを持ち、
遮光画素の内側に光を検出する受光画素１ｂが配置され
ている。
【００１６】次に、このように構成されている第１の実
施の形態の動作を、行選択ブロック２によりＮ行が選択
された場合を例にして説明する。なお、ホールドコンデ
ンサ群５にノイズ成分を除去した信号が蓄積されるまで
の動作は、図４に示した従来例と同様なのでその説明は
省略する。なお、ホールドコンデンサ群５の１列目の端
子電圧は、ＶOB−Ｖsig と表されるものとする。
施の形態の動作を、行選択ブロック２によりＮ行が選択
された場合を例にして説明する。なお、ホールドコンデ
ンサ群５にノイズ成分を除去した信号が蓄積されるまで
の動作は、図４に示した従来例と同様なのでその説明は
省略する。なお、ホールドコンデンサ群５の１列目の端
子電圧は、ＶOB−Ｖsig と表されるものとする。
【００１７】まず、初期化スイッチ14とスイッチ17を共
にCLOSE とするリセット動作を行う。このとき、オペア
ンプ11はボルテージフォロア接続で、＋入力端子と−入
力端子は等しい電圧（＝ＶREF)となる。一方、水平信号
線７は電圧源18に接続されるから、ＶBIASと同電位とな
る。したがって、オペアンプ11の出力端子16は、帰還容
量12とオフセット容量13を介して水平信号線７と接続さ
れ、水平信号線７とは直流的に分離される。すなわち、
寄生容量８は出力ブロック10の負荷容量とはならず、安
定性などの回路的特性に影響を及ぼさない。なお、帰還
容量12とオフセット容量13の端子間には、ＶREF −ＶBI
ASの電圧が印加されている。
にCLOSE とするリセット動作を行う。このとき、オペア
ンプ11はボルテージフォロア接続で、＋入力端子と−入
力端子は等しい電圧（＝ＶREF)となる。一方、水平信号
線７は電圧源18に接続されるから、ＶBIASと同電位とな
る。したがって、オペアンプ11の出力端子16は、帰還容
量12とオフセット容量13を介して水平信号線７と接続さ
れ、水平信号線７とは直流的に分離される。すなわち、
寄生容量８は出力ブロック10の負荷容量とはならず、安
定性などの回路的特性に影響を及ぼさない。なお、帰還
容量12とオフセット容量13の端子間には、ＶREF −ＶBI
ASの電圧が印加されている。
【００１８】次に、初期化スイッチ14とスイッチ17を共
にOPEN（リセット動作の解除）とした後に，スイッチ群
６のうち０列目のスイッチのみをCLOSE とし、ホールド
コンデンサに蓄積された信号を水平信号線７に転送す
る。このリセット動作と転送動作を１セットにして信号
読み出し動作と呼ぶ。更に、リセット動作と転送動作が
セットになった信号読み出し動作を１列目に対して行
う。これらの信号読み出し動作により、水平信号線７の
初期化電圧とホールドコンデンサに蓄積された信号電圧
の電圧差が、出力ブロック10を介して反転増幅される。
なお、出力ブロック10の増幅率は、（ホールドコンデン
サの容量値／帰還容量の容量値）で、出力ブロック10の
リセット出力（＝ＶREF)を基準とする。
にOPEN（リセット動作の解除）とした後に，スイッチ群
６のうち０列目のスイッチのみをCLOSE とし、ホールド
コンデンサに蓄積された信号を水平信号線７に転送す
る。このリセット動作と転送動作を１セットにして信号
読み出し動作と呼ぶ。更に、リセット動作と転送動作が
セットになった信号読み出し動作を１列目に対して行
う。これらの信号読み出し動作により、水平信号線７の
初期化電圧とホールドコンデンサに蓄積された信号電圧
の電圧差が、出力ブロック10を介して反転増幅される。
なお、出力ブロック10の増幅率は、（ホールドコンデン
サの容量値／帰還容量の容量値）で、出力ブロック10の
リセット出力（＝ＶREF)を基準とする。
【００１９】仮に、１列目のホールドコンデンサ端子電
圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16
には、次式（３）で示される出力電圧Ｖ0UT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶBIAS｝（Ｃh ／Ｃf ） ＝ＶREF ＋（ＶBIAS−ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・（３） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。更に、ＶOB＝ＶBIASとなるよう
に電圧源18を調整すれば、式（３）は次式（４）のよう
に簡略化できる。 ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（４） 式（４）より、基準電圧ＶREF からの差電圧という形で
画素信号が出力される。この後、２列目、３列目・・・
・・と最終列まで順次信号読み出し動作を行い、Ｎ行目
の処理が終了する。
圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16
には、次式（３）で示される出力電圧Ｖ0UT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶBIAS｝（Ｃh ／Ｃf ） ＝ＶREF ＋（ＶBIAS−ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・（３） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。更に、ＶOB＝ＶBIASとなるよう
に電圧源18を調整すれば、式（３）は次式（４）のよう
に簡略化できる。 ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（４） 式（４）より、基準電圧ＶREF からの差電圧という形で
画素信号が出力される。この後、２列目、３列目・・・
・・と最終列まで順次信号読み出し動作を行い、Ｎ行目
の処理が終了する。
【００２０】以上のように、図１に示した実施の形態に
係るＸ−Ｙアドレス選択型固体撮像素子では、水平信号
線７の初期化を独立した電圧源18で行うため、水平信号
線７の初期化動作と出力ブロック10のリセット動作とを
直流的に分離することができる。すなわち、出力ブロッ
ク10の負荷容量は帰還容量12とオフセット電圧保存用容
量13のみであり、寄生容量８は出力ブロック10の負荷容
量とはならない。したがって、多画素化により水平信号
線７の寄生容量８が大きくなっても、出力ブロック10の
特性は影響を受けず、出力ブロック10の安定度が損なわ
れることがない。また、電圧源18に求められる特性は寄
生容量８を急速に充電するための電流能力のみであり、
一般的なレギュレータ回路で実現できるため、水平信号
線７の寄生容量８が大きくなっても初期化時の安定時間
の増大を容易に抑制することが可能となる。
係るＸ−Ｙアドレス選択型固体撮像素子では、水平信号
線７の初期化を独立した電圧源18で行うため、水平信号
線７の初期化動作と出力ブロック10のリセット動作とを
直流的に分離することができる。すなわち、出力ブロッ
ク10の負荷容量は帰還容量12とオフセット電圧保存用容
量13のみであり、寄生容量８は出力ブロック10の負荷容
量とはならない。したがって、多画素化により水平信号
線７の寄生容量８が大きくなっても、出力ブロック10の
特性は影響を受けず、出力ブロック10の安定度が損なわ
れることがない。また、電圧源18に求められる特性は寄
生容量８を急速に充電するための電流能力のみであり、
一般的なレギュレータ回路で実現できるため、水平信号
線７の寄生容量８が大きくなっても初期化時の安定時間
の増大を容易に抑制することが可能となる。
【００２１】なお、この実施の形態は各種の変形・変更
が可能である。例えば、式（３）に示されるように電圧
源18の出力電圧ＶBIASを調整することで、出力電圧ＶOU
T の電圧レベルを任意に変化できる。更に、図２に示す
ように、基準電圧源15を水平信号線７の初期化用電圧源
と共通にすることも可能である。
が可能である。例えば、式（３）に示されるように電圧
源18の出力電圧ＶBIASを調整することで、出力電圧ＶOU
T の電圧レベルを任意に変化できる。更に、図２に示す
ように、基準電圧源15を水平信号線７の初期化用電圧源
と共通にすることも可能である。
【００２２】次に、第２の実施の形態について図３を用
いて説明する。第１の実施の形態と対応する構成要素に
は同一の符号を付して示している。図３において、１は
光電変換画素をマトリクス状に配置した画素ブロック、
２は前記画素ブロック１の任意の行を選択する行選択ブ
ロック、３は選択行の画素出力を出力する垂直信号線
群、４は垂直信号線群３の画素出力に対してノイズ成分
の除去などを行うアナログ信号処理ブロック、５はアナ
ログ信号処理された信号を蓄えるホールドコンデンサ
群、６はホールドコンデンサ群５に蓄積された信号の読
み出しを選択するＮＭＯＳトランジスタを用いたスイッ
チ群、７はホールドコンデンサ群５の蓄積信号を転送す
る水平信号線、８は水平信号線７の配線容量及びスイッ
チ群６を構成するトランジスタのソース容量が主要因で
ある水平信号線７に付随する寄生容量、９は前記スイッ
チ群６の動作を制御する水平走査ブロック、10は水平信
号線７の信号レベルを読み出す出力ブロック、17は水平
信号線７を初期化するスイッチ、19は予め与えられた黒
レベル設定値（ＶOBCLP)、20は出力ブロック10から得ら
れる黒レベル信号と黒レベル設定値19とを等しくするた
めに水平信号線７の初期化電圧値を変化させる調整ブロ
ック、21は出力ブロック10の黒レベル信号を調整ブロッ
ク20に入力するスイッチである。
いて説明する。第１の実施の形態と対応する構成要素に
は同一の符号を付して示している。図３において、１は
光電変換画素をマトリクス状に配置した画素ブロック、
２は前記画素ブロック１の任意の行を選択する行選択ブ
ロック、３は選択行の画素出力を出力する垂直信号線
群、４は垂直信号線群３の画素出力に対してノイズ成分
の除去などを行うアナログ信号処理ブロック、５はアナ
ログ信号処理された信号を蓄えるホールドコンデンサ
群、６はホールドコンデンサ群５に蓄積された信号の読
み出しを選択するＮＭＯＳトランジスタを用いたスイッ
チ群、７はホールドコンデンサ群５の蓄積信号を転送す
る水平信号線、８は水平信号線７の配線容量及びスイッ
チ群６を構成するトランジスタのソース容量が主要因で
ある水平信号線７に付随する寄生容量、９は前記スイッ
チ群６の動作を制御する水平走査ブロック、10は水平信
号線７の信号レベルを読み出す出力ブロック、17は水平
信号線７を初期化するスイッチ、19は予め与えられた黒
レベル設定値（ＶOBCLP)、20は出力ブロック10から得ら
れる黒レベル信号と黒レベル設定値19とを等しくするた
めに水平信号線７の初期化電圧値を変化させる調整ブロ
ック、21は出力ブロック10の黒レベル信号を調整ブロッ
ク20に入力するスイッチである。
【００２３】また、11はオペアンプ、12はオペアンプ11
の帰還容量、13はオフセット電圧保存用容量、14は帰還
容量12を初期化するスイッチ、15はオペアンプ11の＋入
力端子に印加する電圧値がＶREF の基準電圧源、16はオ
ペアンプ11の出力端子で、これらにより出力ブロック10
が構成されている。また、22は出力ブロック10から得ら
れる黒レベル信号と黒レベル設定値19とを比較し２つの
信号が等しくなるように制御信号を出力する比較器で、
23は比較器22から出力される制御信号によって出力電圧
を変化させる電圧源であり、これらにより調整ブロック
20が構成されている。なお、画素ブロック１は外周にＡ
Ｌ配線などで遮光された遮光画素１ａを持ち、遮光画素
の内側に光を検出する受光画素１ｂが配置されている。
の帰還容量、13はオフセット電圧保存用容量、14は帰還
容量12を初期化するスイッチ、15はオペアンプ11の＋入
力端子に印加する電圧値がＶREF の基準電圧源、16はオ
ペアンプ11の出力端子で、これらにより出力ブロック10
が構成されている。また、22は出力ブロック10から得ら
れる黒レベル信号と黒レベル設定値19とを比較し２つの
信号が等しくなるように制御信号を出力する比較器で、
23は比較器22から出力される制御信号によって出力電圧
を変化させる電圧源であり、これらにより調整ブロック
20が構成されている。なお、画素ブロック１は外周にＡ
Ｌ配線などで遮光された遮光画素１ａを持ち、遮光画素
の内側に光を検出する受光画素１ｂが配置されている。
【００２４】次に、このように構成されている第２の実
施の形態の動作について説明する。始めに、入射光のな
い遮光画素を用いて黒レベル調整を行う。行選択ブロッ
ク２により０行目を選択し、０行目の遮光行を用いた黒
レベル調整を例にして説明する。なお、０行目に配置さ
れている遮光画素には光が入らないから、ホールドコン
デンサ群５に蓄積される電圧はＶOBである。まず、初期
化スイッチ14とスイッチ17を共にCLOSE とするリセット
動作を行う。このとき、オペアンプ11はボルテージフォ
ロア接続で、＋入力端子と−入力端子は等しい電圧（＝
ＶREF)となる。一方、水平信号線７は、調整ブロック20
が出力する初期電圧＝ＶCHANGEとなる。したがって、オ
ペアンプ11の出力端子16は、帰還容量12とオフセット容
量13を介して水平信号線７と接続され、水平信号線７と
は直流的に分離される。すなわち、寄生容量８は出力ブ
ロック10の負荷容量とはならず、安定性などの回路的特
性に影響を及ぼさない。なお、帰還容量12とオフセット
容量13の端子間には、ＶREF −ＶCHANGEの電圧が印加さ
れている。
施の形態の動作について説明する。始めに、入射光のな
い遮光画素を用いて黒レベル調整を行う。行選択ブロッ
ク２により０行目を選択し、０行目の遮光行を用いた黒
レベル調整を例にして説明する。なお、０行目に配置さ
れている遮光画素には光が入らないから、ホールドコン
デンサ群５に蓄積される電圧はＶOBである。まず、初期
化スイッチ14とスイッチ17を共にCLOSE とするリセット
動作を行う。このとき、オペアンプ11はボルテージフォ
ロア接続で、＋入力端子と−入力端子は等しい電圧（＝
ＶREF)となる。一方、水平信号線７は、調整ブロック20
が出力する初期電圧＝ＶCHANGEとなる。したがって、オ
ペアンプ11の出力端子16は、帰還容量12とオフセット容
量13を介して水平信号線７と接続され、水平信号線７と
は直流的に分離される。すなわち、寄生容量８は出力ブ
ロック10の負荷容量とはならず、安定性などの回路的特
性に影響を及ぼさない。なお、帰還容量12とオフセット
容量13の端子間には、ＶREF −ＶCHANGEの電圧が印加さ
れている。
【００２５】次に、初期化スイッチ14とスイッチ17を共
にOPEN（リセット動作の解除）とした後に，スイッチ群
６のうち０列目のスイッチのみをCLOSE とし、ホールド
コンデンサに蓄積された信号を水平信号線７に転送す
る。このリセット動作と転送動作を１セットにして信号
読み出し動作と呼ぶ。これらの動作により、水平信号線
７の初期化電圧とホールドコンデンサに蓄積された信号
電圧の電圧差が、出力ブロック10を介して反転増幅され
る。なお、出力ブロック10の増幅率は、（ホールドコン
デンサの容量値／帰還容量の容量値）で、出力ブロック
10のリセット出力（＝ＶREF)を基準とする。ここで、ホ
ールドコンデンサ端子電圧はＶOBなので、オペアンプ11
の出力端子16には、次式（５）で示される出力電圧Ｖ0U
T が現れる。 ＶOUT ＝ＶREF −（ＶOB−ＶCHANGE）（Ｃh ／Ｃf ） ・・・・・・（５） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。
にOPEN（リセット動作の解除）とした後に，スイッチ群
６のうち０列目のスイッチのみをCLOSE とし、ホールド
コンデンサに蓄積された信号を水平信号線７に転送す
る。このリセット動作と転送動作を１セットにして信号
読み出し動作と呼ぶ。これらの動作により、水平信号線
７の初期化電圧とホールドコンデンサに蓄積された信号
電圧の電圧差が、出力ブロック10を介して反転増幅され
る。なお、出力ブロック10の増幅率は、（ホールドコン
デンサの容量値／帰還容量の容量値）で、出力ブロック
10のリセット出力（＝ＶREF)を基準とする。ここで、ホ
ールドコンデンサ端子電圧はＶOBなので、オペアンプ11
の出力端子16には、次式（５）で示される出力電圧Ｖ0U
T が現れる。 ＶOUT ＝ＶREF −（ＶOB−ＶCHANGE）（Ｃh ／Ｃf ） ・・・・・・（５） ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰
還容量の容量値である。
【００２６】この転送動作のとき、スイッチ21をCLOSE
とすることで、オペアンプ11の出力端子16（出力電圧Ｖ
OUT)と調整ブロック20を接続する。これにより、比較器
22で出力電圧ＶOUT と黒レベル設定値19（＝ＶOBCLP)の
比較が行われ、ＶOUT ＝ＶOBCLP を実現すべく次式
（６），（７），（８）に示すように電圧源23を制御す
る。 ＶOUT ＞ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE−α ・・・・（６） ＶOUT ＝ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE ・・・・（７） ＶOUT ＜ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE＋α ・・・・（８） ここで、αは制御信号による電圧変化量である。式
（６），（７），（８）で示される電圧源23の新たな出
力値は、水平信号線７の次回の初期化で用いられる。こ
れを黒レベル調整動作と呼ぶ。
とすることで、オペアンプ11の出力端子16（出力電圧Ｖ
OUT)と調整ブロック20を接続する。これにより、比較器
22で出力電圧ＶOUT と黒レベル設定値19（＝ＶOBCLP)の
比較が行われ、ＶOUT ＝ＶOBCLP を実現すべく次式
（６），（７），（８）に示すように電圧源23を制御す
る。 ＶOUT ＞ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE−α ・・・・（６） ＶOUT ＝ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE ・・・・（７） ＶOUT ＜ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE＋α ・・・・（８） ここで、αは制御信号による電圧変化量である。式
（６），（７），（８）で示される電圧源23の新たな出
力値は、水平信号線７の次回の初期化で用いられる。こ
れを黒レベル調整動作と呼ぶ。
【００２７】更に、２列目、３列目・・・・・と最終列
まで信号読み出し動作（遮光画素）と黒レベル調整動作
を行うことにより、電圧源23の出力は次式（９）を満足
するように設定される。 ＶCHANGE＝（ＶOBCLP −ＶREF ）（Ｃf ／Ｃh ）＋ＶOB ・・・・・（９）
まで信号読み出し動作（遮光画素）と黒レベル調整動作
を行うことにより、電圧源23の出力は次式（９）を満足
するように設定される。 ＶCHANGE＝（ＶOBCLP −ＶREF ）（Ｃf ／Ｃh ）＋ＶOB ・・・・・（９）
【００２８】０行目を利用した黒レベル調整終了後、１
行目から通常の信号読み出し動作のみを行う。仮に、１
列目のホールドコンデンサ端子電圧をＶOB−Ｖsig とす
れば、オペアンプ11の出力端子16には、次式（10）で示
される出力電圧ＶOUT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig ）−ＶCHANGE｝（Ｃh ／Ｃf ） ・・・・・・・・・・（10） ここで、黒レベル調整が終了しているので、式（９）を
用いて整理すると、次式（11）が得られる。 ＶOUT ＝ＶOBCLP ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・（11） 式（11）より、黒レベル設定値19（＝ＶOBCLP)との差電
圧という形で画素信号が反映される。引き続き、信号読
み出し動作を２列目、３列目・・・・・と最終列まで順
次行い、１行目の処理が終了する。
行目から通常の信号読み出し動作のみを行う。仮に、１
列目のホールドコンデンサ端子電圧をＶOB−Ｖsig とす
れば、オペアンプ11の出力端子16には、次式（10）で示
される出力電圧ＶOUT が現れる。 ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig ）−ＶCHANGE｝（Ｃh ／Ｃf ） ・・・・・・・・・・（10） ここで、黒レベル調整が終了しているので、式（９）を
用いて整理すると、次式（11）が得られる。 ＶOUT ＝ＶOBCLP ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・（11） 式（11）より、黒レベル設定値19（＝ＶOBCLP)との差電
圧という形で画素信号が反映される。引き続き、信号読
み出し動作を２列目、３列目・・・・・と最終列まで順
次行い、１行目の処理が終了する。
【００２９】一般的に、入射光のない画素信号ＶOBは製
造プロセスや温度などの使用環境に影響されるため、サ
ンプル毎に出力レベルがばらついたり、使用環境で出力
レベルがばらついてしまう。しかしながら、図３に示す
本実施の形態のような黒レベル調整を行うことにより、
入射光のない画素信号ＶOBの項がキャンセルされ、式
（11）で示される出力電圧ＶOUT には影響を与えない。
造プロセスや温度などの使用環境に影響されるため、サ
ンプル毎に出力レベルがばらついたり、使用環境で出力
レベルがばらついてしまう。しかしながら、図３に示す
本実施の形態のような黒レベル調整を行うことにより、
入射光のない画素信号ＶOBの項がキャンセルされ、式
（11）で示される出力電圧ＶOUT には影響を与えない。
【００３０】以上のように、図３に示した第２の実施の
形態に係るＸ−Ｙアドレス選択型固体撮像素子では、水
平信号線７の初期化動作と出力ブロック10のリセット動
作とを直流的に分離することができる。すなわち、出力
ブロック10の負荷容量は、帰還容量12とオフセット電圧
保存用容量13のみであり、寄生容量８は出力ブロック10
の負荷容量とならない。したがって、多画素化により水
平信号線７の寄生容量８が大きくなっても、出力ブロッ
ク10の特性は影響を受けず、出力ブロック10の安定度が
損なわれることがない。また、電圧源23に求められる特
性は寄生容量８を急速に充電するための電流能力のみで
あり、一般的なレギュレータ回路で実現できるため、水
平信号線７の寄生容量８が大きくなっても初期化時の安
定時間の増大を容易に抑制することが可能となる。更
に、出力ブロックの黒レベル出力を予め設定した値に調
整できるため、製造バラツキや温度変化に対して有利と
なる。
形態に係るＸ−Ｙアドレス選択型固体撮像素子では、水
平信号線７の初期化動作と出力ブロック10のリセット動
作とを直流的に分離することができる。すなわち、出力
ブロック10の負荷容量は、帰還容量12とオフセット電圧
保存用容量13のみであり、寄生容量８は出力ブロック10
の負荷容量とならない。したがって、多画素化により水
平信号線７の寄生容量８が大きくなっても、出力ブロッ
ク10の特性は影響を受けず、出力ブロック10の安定度が
損なわれることがない。また、電圧源23に求められる特
性は寄生容量８を急速に充電するための電流能力のみで
あり、一般的なレギュレータ回路で実現できるため、水
平信号線７の寄生容量８が大きくなっても初期化時の安
定時間の増大を容易に抑制することが可能となる。更
に、出力ブロックの黒レベル出力を予め設定した値に調
整できるため、製造バラツキや温度変化に対して有利と
なる。
【００３１】
【発明の効果】以上、実施の形態に基づいて説明したよ
うに、請求項１に係る発明によれば、水平信号線の初期
化を独立した電圧源で行うため、水平信号線の初期化動
作と出力ブロックのリセット動作とを直流的に分離する
ことができ、したがって、多画素化により水平信号線の
寄生容量が大きくなっても、出力ブロックの安定度低下
を引き起こすことがない。また、寄生容量の増加による
水平信号線の安定時間の増大も、基本的に単純な回路で
抑制することができる。また、請求項２に係る発明によ
れば、水平信号線の初期化動作と出力ブロックのリセッ
ト動作とを直流的に分離することができ、したがって、
多画素化により水平信号線の寄生容量が大きくなって
も、出力ブロックの安定度低下を引き起こすことがな
い。更に、寄生容量の増加による水平信号線の安定時間
の増大も、基本的に単純な回路で抑制することができ
る。加えて、出力ブロックの黒レベル出力を予め設定し
た値に調整できるため、製造バラツキや温度変化に対し
て有利となる。
うに、請求項１に係る発明によれば、水平信号線の初期
化を独立した電圧源で行うため、水平信号線の初期化動
作と出力ブロックのリセット動作とを直流的に分離する
ことができ、したがって、多画素化により水平信号線の
寄生容量が大きくなっても、出力ブロックの安定度低下
を引き起こすことがない。また、寄生容量の増加による
水平信号線の安定時間の増大も、基本的に単純な回路で
抑制することができる。また、請求項２に係る発明によ
れば、水平信号線の初期化動作と出力ブロックのリセッ
ト動作とを直流的に分離することができ、したがって、
多画素化により水平信号線の寄生容量が大きくなって
も、出力ブロックの安定度低下を引き起こすことがな
い。更に、寄生容量の増加による水平信号線の安定時間
の増大も、基本的に単純な回路で抑制することができ
る。加えて、出力ブロックの黒レベル出力を予め設定し
た値に調整できるため、製造バラツキや温度変化に対し
て有利となる。
【図１】本発明に係るＸ−Ｙアドレス選択型固体撮像素
子の第１の実施の形態を示す回路構成図である。
子の第１の実施の形態を示す回路構成図である。
【図２】図１に示した第１の実施の形態の変形例を示す
回路構成図である。
回路構成図である。
【図３】本発明の第２の実施の形態を示す回路構成図で
ある。
ある。
【図４】従来のＸ−Ｙアドレス選択型固体撮像素子の構
成例を示す回路構成図である。
成例を示す回路構成図である。
１ 画素ブロック １ａ 遮光画素 １ｂ 受光画素 ２ 行選択ブロック ３ 垂直信号線群 ４ アナログ信号処理ブロック ５ ホールドコンデンサ群 ６ スイッチ群 ７ 水平信号線 ８ 寄生容量 ９ 水平走査ブロック 10 出力ブロック 11 オペアンプ 12 帰還容量 13 オフセット電圧保存用容量 14 帰還容量初期化スイッチ 15 基準電圧源 16 オペアンプ出力端子 17 水平信号線初期化スイッチ 18 電圧源 19 黒レベル設定値 20 調整ブロック 21 黒レベル信号入力スイッチ 22 比較器 23 電圧源
Claims (2)
- 【請求項１】 光電変換画素をマトリクス状に配置した
画素ブロックと、前記画素ブロックの任意の行を選択す
る行選択ブロックと、前記行選択ブロックによって選ば
れた選択行の画素出力を出力する垂直信号線群と、前記
垂直信号線群の画素出力に対してアナログ信号処理を行
うアナログ信号処理ブロックと、アナログ信号処理され
た信号を蓄えるホールドコンデンサ群と、前記ホールド
コンデンサ群に蓄積された信号の読み出しを選択するス
イッチ群と、前記ホールドコンデンサ群の蓄積信号を転
送する水平信号線と、前記スイッチ群の動作を制御する
水平走査ブロックと、反転増幅器と前記水平信号線と前
記反転増幅器の出力端子間に接続された第１の容量と前
記水平信号線と前記反転増幅器の入力端子間に接続され
た第２の容量と前記反転増幅器の入力端子と出力端子間
に接続されたスイッチとからなり前記水平信号線の信号
レベルを読み出す出力ブロックと、前記水平信号線の初
期化を行う電源とを備え、水平信号線の初期化と出力ブ
ロックのリセット動作とを直流的に分離するように構成
されていることを特徴するＸ−Ｙアドレス選択型固体撮
像素子。 - 【請求項２】 光電変換画素をマトリクス状に配置した
画素ブロックと、前記画素ブロックの任意の行を選択す
る行選択ブロックと、前記行選択ブロックによって選ば
れた選択行の画素出力を出力する垂直信号線群と、前記
垂直信号線群の画素出力に対してアナログ信号処理を行
うアナログ信号処理ブロックと、アナログ信号処理され
た信号を蓄えるホールドコンデンサ群と、前記ホールド
コンデンサ群に蓄積された信号の読み出しを選択するス
イッチ群と、前記ホールドコンデンサ群の蓄積信号を転
送する水平信号線と、前記スイッチ群の動作を制御する
水平走査ブロックと、反転増幅器と前記水平信号線と前
記反転増幅器の出力端子間に接続された第１の容量と前
記水平信号線と前記反転増幅器の入力端子間に接続され
た第２の容量と前記反転増幅器の入力端子と出力端子間
に接続されたスイッチとからなり前記水平信号線の信号
レベルを読み出す出力ブロックと、前記水平信号線の初
期化電圧値を調整する調整ブロックとを備え、水平信号
線の初期化と出力ブロックのリセット動作とを直流的に
分離すると共に、前記出力ブロックの黒レベル出力を予
め設定された値と等しくするように構成されていること
を特徴するＸ−Ｙアドレス選択型固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113070A JP4354081B2 (ja) | 2000-04-14 | 2000-04-14 | Ｘ−ｙアドレス選択型固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113070A JP4354081B2 (ja) | 2000-04-14 | 2000-04-14 | Ｘ−ｙアドレス選択型固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001298664A true JP2001298664A (ja) | 2001-10-26 |
| JP4354081B2 JP4354081B2 (ja) | 2009-10-28 |
Family
ID=18625110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113070A Expired - Fee Related JP4354081B2 (ja) | 2000-04-14 | 2000-04-14 | Ｘ−ｙアドレス選択型固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4354081B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100438582C (zh) * | 2004-05-20 | 2008-11-26 | 佳能株式会社 | 固体摄像装置和相机 |
-
2000
- 2000-04-14 JP JP2000113070A patent/JP4354081B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100438582C (zh) * | 2004-05-20 | 2008-11-26 | 佳能株式会社 | 固体摄像装置和相机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4354081B2 (ja) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101168609B1 (ko) | Ａ／ｄ 변환기, 고체 촬상 장치, 및 전자 정보 기기 | |
| US7903150B2 (en) | Differential amplifier circuit used in solid-state image pickup apparatus, and arrangement that avoids influence of variations of integrated circuits in manufacture and the like | |
| US7242427B2 (en) | X-Y address type solid-state image pickup device with an image averaging circuit disposed in the noise cancel circuit | |
| US8982252B2 (en) | Image sensing device using a photoelectric converter and a control method therefor | |
| RU2550031C2 (ru) | Схема вывода линейно изменяющихся сигналов, схема аналого-цифрового преобразования, устройство формирования изображений, способ для возбуждения схемы вывода линейно изменяющихся сигналов, способ для возбуждения схемы аналого-цифрового преобразования и способ для возбуждения устройства формирования изображений | |
| US9781278B2 (en) | Solid-state image sensor and image reading apparatus | |
| TW554546B (en) | Image pickup apparatus | |
| JPH06237471A (ja) | 電子画像形成システムの改良アナログ信号処理装置 | |
| CN112866593B (zh) | 一种像素电路和一种红外成像*** | |
| JP7116599B2 (ja) | 撮像装置、半導体装置及びカメラ | |
| KR20080101763A (ko) | 아날로그 디지털 변환기, 고체 촬상 장치 및 전자 정보기기 | |
| US9497398B2 (en) | Solid-state imaging device and camera for reducing random row noise | |
| WO1999023819A1 (fr) | Systeme d'entree d'image | |
| EP3871407B1 (en) | Ultra-high dynamic range cmos sensor | |
| US7428015B2 (en) | Image sensor and offset-able reference voltage generator thereof | |
| US7872676B2 (en) | Methods, systems, and devices for offset compensation in CMOC imagers | |
| JP2004349907A (ja) | 固体撮像装置 | |
| CN112422854B (zh) | 图像传感器 | |
| JP2001298664A (ja) | Ｘ−ｙアドレス選択型固体撮像素子 | |
| US20040223064A1 (en) | Image pickup element, image pickup device, and differential amplifying circuit | |
| CN114979520A (zh) | 升压器电路及操作升压器电路的方法 | |
| JPH1169231A (ja) | センサ出力読み出し回路 | |
| JP4981635B2 (ja) | 信号処理システム | |
| CN116033276A (zh) | 图像传感器 | |
| JP2005079942A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |