JP2001284488A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2001284488A
JP2001284488A JP2000095178A JP2000095178A JP2001284488A JP 2001284488 A JP2001284488 A JP 2001284488A JP 2000095178 A JP2000095178 A JP 2000095178A JP 2000095178 A JP2000095178 A JP 2000095178A JP 2001284488 A JP2001284488 A JP 2001284488A
Authority
JP
Japan
Prior art keywords
connection terminal
wiring
ground
wiring board
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000095178A
Other languages
English (en)
Other versions
JP3554886B2 (ja
Inventor
Kazuro Tokushige
和朗 徳重
Yukihiro Kimura
幸広 木村
Masao Kuroda
正雄 黒田
Yasuhiro Sugimoto
康宏 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2000095178A priority Critical patent/JP3554886B2/ja
Publication of JP2001284488A publication Critical patent/JP2001284488A/ja
Application granted granted Critical
Publication of JP3554886B2 publication Critical patent/JP3554886B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】基板内部にコンデンサが内蔵された配線基板に
おいて、信号ビア間の容量およびインダクタンスを低減
することができる配線基板を提供すること。 【構成】配線基板1は、その主面1Aに密集領域MRを
形成する第1接続端子3Pおよび第2接続端子3Gを備
える。また、内部に、電源電極層29等、接地電極層3
0等、および高誘電体層76等からなる内蔵コンデンサ
13を備える。高誘電体層76等を貫通する信号ビア1
9Vの間には接地ビア18を設け、信号ビア19V間の
容量およびインダクタンスをシールド効果により低減す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板内部に高誘電
体層と電極層とからなるコンデンサが内蔵された配線基
板に関し、特に高誘電体層を貫通する部位での信号配線
間のキャパシタンスおよびクロストークノイズを低減さ
せる構造に関する。
【0002】
【従来の技術】従来より、複数の絶縁層と導体層を交互
に積層して形成され、主面側にICチップ等を、または
裏面側にマザーボード等を接続することができ、基板内
部にコンデンサが内蔵形成された配線基板が知られてい
る。このような配線基板においては、主面側にICチッ
プ等の接続端子に対応したハンダバンプ(接続端子)が
多数形成され、一方、裏面側には、マザーボード等の接
続端子に対応した接続パッド(外部接続端子)が多数形
成されている。
【0003】このうち、主面に形成されたハンダバンプ
は電源電位と接続する電源バンプ(第1接続端子)と、
接地電位を接続する接地バンプ(第2接続端子)と、信
号を出入力するための信号バンプ(第3接続端子)とを
それぞれ多数有している。これらの接続端子は、主面に
略格子状に密集して配置されている。特に、電源バンプ
と接地バンプとは略格子状に密集した密集領域をなして
いる。
【0004】また、内蔵されたコンデンサは、上記密集
領域を含んで形成された第1導体層および第2導体層
と、第1導体層および第2導体層の間に挟まれた高誘電
体層からなる。第1導体層は第1接続配線を介して電源
バンプ(第1接続端子)および電源パッド(第1外部接
続端子)と接続されている。第1接続配線は、第2導体
層に形成された第2貫通孔内を通るため、第2導体層と
は絶縁されている。また、第2導体層は第2接続配線を
介して接地バンプ(第2接続端子)および接地パッド
(第2外部接続端子)と接続されている。第2接続配線
は第1導体層に形成された第1貫通孔内を通り、第1導
体層とは絶縁されている。
【0005】ところで、このようなコンデンサ内蔵型配
線基板は、多数積層された絶縁層の一部を高誘電体材料
からなる高誘電体層とし、この高誘電体層を電極層によ
り挟持した構造の内蔵コンデンサを有している。各電極
層とハンダバンプとを結ぶ接続配線のインダクタンスを
下げるため、内蔵コンデンサはハンダバンプ(接地バン
プ、電源バンプ)の真下部分、すなわち、密集領域を厚
さ方向に投影した投影密集領域に設けられる。このよう
な構造の配線基板において、投影密集領域の外側の周縁
領域においては、電極層を設けず、信号用の配線(ビア
導体)等が多数形成される。
【0006】
【発明が解決しようとする課題】しかし、電極層が設け
られない周縁領域においても、絶縁層はコンデンサ部分
と同じ高誘電体層からなるため、高誘電体層表面に設け
られる信号用の配線やビア導体相互間でキャパシタンス
が大きくなり、また、隣接する信号用の配線やビア間で
クロストークノイズが発生するという問題がある。
【0007】本発明は上記問題点を解決するためになさ
れたものであって、本発明の目的は、内蔵コンデンサの
外側の周縁領域において、信号配線間のキャパシタンス
およびクロストークノイズを低減させることができるコ
ンデンサ内蔵型配線基板を提供することにある。
【0008】
【課題を解決するための手段】しかして、その手段は、
主面と裏面とを有する配線基板であって、上記主面に形
成され、ICチップの端子と接続するための多数の接続
端子であって、多数の第1接続端子、第2接続端子、お
よび第3接続端子を含み、上記第1接続端子および第2
接続端子の少なくとも一部は、上記第1接続端子と第2
接続端子とが密集する密集領域をなして配置された接続
端子と、上記裏面に形成された第1外部接続端子、第2
外部接続端子、および第3外部接続端子からなる外部接
続端子と、上記配線基板の内部に、高誘電体層を介して
少なくとも上記密集領域を厚さ方向に投影した投影密集
領域に積層され、コンデンサの電極を構成する複数の略
平板状の導体層であって、第1貫通孔を有し、電源電位
に接続される第1導体層と、第2貫通孔を有し、接地電
位に接続される第2導体層と、上記第1接続端子と上記
第1導体層と上記第1外部接続端子とを接続し、上記第
2貫通孔内に位置し、第2導体層と絶縁する第1接続配
線と、上記第2接続端子と上記第2導体層と上記第2外
部接続端子とを接続し、上記第1貫通孔内に位置し、第
1導体層と絶縁する第2接続配線と、上記密集領域を厚
さ方向に投影した投影密集領域の外側の周縁領域内の高
誘電体層を貫通するビア導体を含み、上記第3接続端子
と上記第3外部接続端子とを接続する信号伝達用の第3
接続配線と、からなり、上記ビア導体相互間には、上記
高誘電体層を貫通する接地電位に接続される接地ビア導
体が形成されていることを特徴とする配線基板である。
【0009】上記配線基板によれば、高誘電体層を貫通
する信号用のビア導体相互の間に接地電極に繋がった接
地ビア導体を形成したため、シールド効果により、信号
用のビア導体間のキャパシタンスおよびクロストークノ
イズを低減できる。
【0010】なお、高誘電体層としては、電極となる導
体層や高誘電体層ではない絶縁層などの材質、製法等を
勘案して選択すればよいが、BaTiOの他、たとえ
ば、PbTiO、PbZrO、TiO、SrTi
、CaTiO、MgTiO、KNbO、Nb
、NaTiO、KTaO、RbTaO、(N
1/2Bi1/2)TiO、Pb(Mg1/2
1/2)O、(K1/ Bi1/2)TiOなどを
主成分とした高誘電率セラミックが挙げられる。また、
アルミナ、窒化アルミニウム、ムライト、ガラスセラミ
ックなどのセラミックに、あるいはエポキシ樹脂やポリ
イミド樹脂、BT樹脂などの樹脂に、上記高誘電率セラ
ミックのフィラーを添加した複合材料なども用いること
ができる。これらは要求されるコンデンサの静電容量そ
の他に応じて適宜選択すればよい。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。本実施形態の配線基板1につい
て、図1(a)に平面図を、図1(b)に側面図を、図
2に部分拡大断面図を示す。この配線基板1は、図1
(b)に示すように主面1Aと裏面1Bを有し、略矩形
状の略板形状をなしている。配線基板1の主面1A側に
は図中に破線で示すICチップCH搭載することができ
る一方、裏面1B側には、図中に破線で示すマザーボー
ドMBなど他の配線基板を接続することができる。
【0012】搭載予定のICチップCHは、配線基板1
とのIC接続端子として、ハンダバンプTを多数備えて
いる。このハンダバンプTは、信号を入出力するための
信号バンプTSの他、電源電位を受け入れる電源バンプ
TP、および接地電位を受け入れる接地バンプTGを多
数有している。一方、この配線基板1を接続する予定の
マザーボードMBも、配線基板1との接続端子として、
信号バンプUS、電源バンプUP、および接地バンプU
G等のハンダバンプUを多数有している。
【0013】本実施形態の配線基板1は、図1(b)に
示すように、その主面1Aに、ICチップCHのハンダ
バンプTと接続する接続端子として、多数のハンダバン
プ3を有し、また、裏面1Bに、マザーボードMBのハ
ンダバンプUと接続する接続端子として、多数の接続パ
ッド(外部接続端子)5を有している。このうち、主面
1Aに形成された接続端子は、ICのハンダバンプT
(電源バンプTP、接地バンプTG、信号バンプTS)
に対応した電源バンプ(第1接続端子)3P、接地バン
プ(第2接続端子)3G、および信号バンプ(第3接続
端子)3Sをそれぞれ有している。これらのハンダバン
プ3は、図1(a)に示すように、配線基板1の主面1
Aに略格子状に並び、略矩形状のバンプ領域BRを形成
している。さらに詳細にいうと、このバンプ領域BRの
略中央には、多数の電源バンプ3Pと接地バンプ3Gと
が、150μmの格子間隔で互い違いに略格子状に密集
して並んだ略矩形状の密集領域MRが形成されている。
また、バンプ領域BRのうち密集領域MRを取り囲む領
域に、信号バンプ3S、電源バンプ3P、および接地バ
ンプ3Gが格子状に多数並んだ周囲領域SRが形成され
ている。
【0014】一方、裏面1Bに形成された接続パッド5
も、マザーボードのハンダバンプUに対応した信号パッ
ド5S、電源パッド5P、および接地パッド5Gをそれ
ぞれ多数有し、略矩形状のパッド領域を形成している。
そして、パッド領域の略中央には、多数の電源パッド5
Pと接地パッド5Gが互い違いに略格子状に配置されて
いる。また、それらの周囲には、信号パッド5S、電源
パッド5P、および接地パッド5Gが多数配置されてい
る。
【0015】この配線基板1は、図2に示すように、主
面1Aを形成する第1絶縁層71から裏面1Bを形成す
る第11絶縁層81まで全部で11層の絶縁層が積層さ
れたものである。そして、これらの絶縁層71〜81の
層内や層間にはそれぞれビア導体や配線パターンが形成
されている。
【0016】この配線基板1の内部構造を大きく分類す
ると、第1絶縁層71〜第5絶縁層75からなる展開部
9と、BaTiOを主成分とする高誘電体層からなる
第6絶縁層76〜第10絶縁層80等からなる内蔵コン
デンサ13とに分けられる。なお、絶縁層71〜75、
および81の材質は特に限定されないがセラミックやガ
ラスセラミックなどを好適に用いることができる。
【0017】このうち展開部9は、主として、前述した
バンプ領域BRのうち、周縁領域SRに形成されたハン
ダバンプ3とこれらと対応する接続パッド5とを電気的
に接続させるために、これらのハンダバンプと接続する
配線、特に信号バンプ3Sと信号パッド5Sとを電気的
に接続するためにの信号配線(第3接続配線)19等を
引き回して配線基板1の周縁方向へ展開(ファンアウ
ト)させるためのものである。一方、図2に示す投影密
集領域TMR内では、電源バンプ3Pに接続した電源配
線(第1接続配線)15、および、接地バンプ3Gに接
続した接地配線(第2接続配線)17がそれぞれ主面1
A側から裏面1B側へ向かって厚さ方向に延びている。
【0018】また、内蔵コンデンサ13は、主として、
投影密集領域TMR内において、電源バンプ3Pから延
びた電源配線(第1接続配線)15が電源電極層(第1
導体層)29、31、33に接続しており、また、接地
バンプ3Gから延びた接地配線(第2接続配線)17が
接地電極層(第2導体層)30、32、34に接続して
いる。このように各電極層に接続するための電源配線1
5、接地配線17を投影密集領域TMRに集中させたた
めに電源配線15、接地配線17のインダクタンスを低
減できる。
【0019】また、投影密集領域TMR内においては、
上述した通り、電源配線15および接地配線17が集中
するために、接地配線17と電源電極層29、31、3
3とを絶縁するために電源電極層29、31、33に設
けられた第1貫通孔29K、31K、33Kも密集して
形成されることとなる。同様に、電源配線19と接地電
極層30、32、34とを絶縁するために接地電極層3
0、32、34に設けられた第2貫通孔30K、32
K、34Kも密集して形成されることとなる。
【0020】具体的には、投影密集領域TMR内におい
ては、電源配線15と、これと隣接する接地配線17と
の間隔は、例えば150μm〜450μm程度に設定さ
れている。したがって、第1貫通孔29K、31K、3
3K、第2貫通孔30K、32K、34Kとの間隔も、
150μm〜450μm程度に設定されている。
【0021】次に、投影密集領域TMRの周囲に設けら
れた配線基板内部の周縁領域TSRについて説明する。
周縁領域TSRにおいては、展開部9にハンダバンプ3
から展開された配線が形成されており、特に、信号バン
プ3Sから延びて形成された信号配線19が集中的に配
置されている。内蔵コンデンサ13周縁部分において
は、信号配線19は、高誘電体層76〜80を貫通する
信号ビア19Vを介して、いずれの電極層とも絶縁され
つつ、信号パッド5Sとそれぞれ接続されている。
【0022】信号配線19は、相互の間隔が1mm〜
1.5mm程度(例えば1.27mm)に設定されてい
る。このように信号配線19は、電源配線15や接地配
線17と比べると、比較的間隔が広くなるように展開部
9で展開(ファンアウト)されている。しかし、信号配
線19は、高誘電体層76〜80を貫通するので、特に
隣接する信号ビア19V同士のキャパシタンスが大きく
なり、クロストークノイズが大きくなりがちである。
【0023】これに対し、本実施形態の配線基板1にお
いては、図3の平面図に示すように、信号ビアV(φ7
5μm)の間隔1.27mmの場合で、信号ビア19V
の中間に接地ビア18を設けている。なお、高誘電体層
76〜80の誘電率は約5000である。このような構
造にすることにより、接地ビア18によるシールド効果
により、接地ビアを設けない場合の信号ビア間のキャパ
シタンスである25.8pFと比べ、信号ビア19V間
のキャパシタンスを0.16pFまで低減できる。ま
た、クロストークノイズも、接地ビアを設けない場合の
数%〜10%から、シールド効果により、0.17%ま
で低減できる。
【0024】さらに、本実施形態では、接地ビア18の
径(φ300μm)を信号ビア19Vの径(φ75μ
m)よりも大きくしているので、信号ビア19Vの径と
同径にした場合よりも、信号ビア19V間のキャパシタ
ンスおよびクロストークノイズをより効果的に低減する
ことができる。
【0025】なお、信号ビア19Vと接地ビア18の配
置の仕方は、図3の形態に限定されることなく、例え
ば、図4や図5に示すような配置も採用できる。すなわ
ち、図4に示した構造では、図3のものと比べて信号ビ
ア19Vがより高密度に形成されている。また、図5に
示した構造では、図3や図4に示したものに比べて、接
地ビア18が信号ビア19Vを包囲するように列設され
ており、シールド効果がさらに強化されている。
【0026】以上説明した通り、コンデンサを内蔵した
配線基板において、コンデンサの周囲の高誘電体層を貫
通する信号ビア相互間に、接地ビアを設けてあるため、
信号ビア相互間の容量およびクロストークノイズを低減
できる。さらに、接地ビアの径を信号ビアの径よりも大
きくすると、隣接する信号ビア間の容量およびクロスト
ークノイズの低減をより効果的に行うことができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る配線基板を示す図であ
り、(a)は平面図であり、(b)は側面図である。
【図2】本発明の実施形態に係る配線基板の部分拡大断
面図である。
【図3】本発明の実施形態に係る信号ビアおよび接地ビ
アの配置を示す平面図である。
【図4】図3とは異なる信号ビアおよび接地ビアの配置
を示す平面図である。
【図5】図3、図4とは異なる信号ビアおよび接地ビア
の配置を示す平面図である。
【符号の説明】 1 配線基板 3 ハンダバンプ(接続端子) 3P 電源バンプ(第1接続端子) 3G 接地バンプ(第2接続端子) 3S 信号バンプ(第3接続端子) 5 接続パッド(外部接続端子) 5P 電源パッド(第1外部接続端子) 5G 接地パッド(第2外部接続端子) 5S 信号パッド(第3外部接続端子) 9 展開部 13 内蔵コンデンサ 15 電源配線(第1接続配線) 17 接地配線(第2接続配線) 18 接地ビア 19 信号配線(第3接続配線) 19V 信号ビア 29、31、33 電源電極層(第1導電層) 30、32、34 接地電極層(第2電極層) 29K、31K、33K 第1貫通孔 30K、32K、34K 第2貫通孔 76〜80 高誘電体層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉本 康宏 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E346 AA13 AA15 AA42 AA43 BB02 BB03 BB04 BB06 BB16 BB20 CC17 CC31 CC40 FF01 FF45 HH01 HH04

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】主面と裏面とを有する配線基板であって、 上記主面に形成され、ICチップの端子と接続するため
    の多数の接続端子であって、多数の第1接続端子、第2
    接続端子、および第3接続端子を含み、 上記第1接続端子および第2接続端子の少なくとも一部
    は、上記第1接続端子と第2接続端子とが密集する密集
    領域をなして配置された接続端子と、 上記裏面に形成された第1外部接続端子、第2外部接続
    端子、および第3外部接続端子からなる外部接続端子
    と、 上記配線基板の内部に、高誘電体層を介して少なくとも
    上記密集領域を厚さ方向に投影した投影密集領域に積層
    され、コンデンサの電極を構成する複数の略平板状の導
    体層であって、 第1貫通孔を有し、電源電位に接続される第1導体層
    と、 第2貫通孔を有し、接地電位に接続される第2導体層
    と、 上記第1接続端子と上記第1導体層と上記第1外部接続
    端子とを接続し、上記第2貫通孔内に位置し、第2導体
    層と絶縁する第1接続配線と、 上記第2接続端子と上記第2導体層と上記第2外部接続
    端子とを接続し、上記第1貫通孔内に位置し、第1導体
    層と絶縁する第2接続配線と、 上記密集領域を厚さ方向に投影した投影密集領域の外側
    の周縁領域内の高誘電体層を貫通するビア導体を含み、
    上記第3接続端子と上記第3外部接続端子とを接続する
    信号伝達用の第3接続配線と、からなり、 上記ビア導体相互間には、上記高誘電体層を貫通する接
    地電位に接続される接地ビア導体が形成されていること
    を特徴とする配線基板。
JP2000095178A 2000-03-30 2000-03-30 配線基板 Expired - Fee Related JP3554886B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000095178A JP3554886B2 (ja) 2000-03-30 2000-03-30 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095178A JP3554886B2 (ja) 2000-03-30 2000-03-30 配線基板

Publications (2)

Publication Number Publication Date
JP2001284488A true JP2001284488A (ja) 2001-10-12
JP3554886B2 JP3554886B2 (ja) 2004-08-18

Family

ID=18610114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095178A Expired - Fee Related JP3554886B2 (ja) 2000-03-30 2000-03-30 配線基板

Country Status (1)

Country Link
JP (1) JP3554886B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099876A1 (fr) * 2001-05-30 2002-12-12 Hitachi, Ltd. Dispositif semi-conducteur
US6608379B2 (en) * 2001-11-02 2003-08-19 Institute Of Microelectronics, Et Al. Enhanced chip scale package for flip chips
JP2007335886A (ja) * 2007-07-26 2007-12-27 Seiko Epson Corp 回路基板及び電子機器
JP2011211210A (ja) * 2007-03-30 2011-10-20 Ind Technol Res Inst ラミネートキャパシタおよび集積回路基板
JP2012160701A (ja) * 2011-01-31 2012-08-23 Ibiden Co Ltd 半導体実装部材及び半導体実装部材の製造方法
US20130207107A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
JP2013225610A (ja) * 2012-04-23 2013-10-31 Canon Inc プリント配線板、半導体パッケージ及びプリント回路板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
WO2017110291A1 (ja) * 2015-12-22 2017-06-29 京セラ株式会社 計測センサ用パッケージおよび計測センサ
CN108351366A (zh) * 2016-01-25 2018-07-31 京瓷株式会社 测量传感器用封装体以及测量传感器
JP2019186479A (ja) * 2018-04-16 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002099876A1 (fr) * 2001-05-30 2002-12-12 Hitachi, Ltd. Dispositif semi-conducteur
US6608379B2 (en) * 2001-11-02 2003-08-19 Institute Of Microelectronics, Et Al. Enhanced chip scale package for flip chips
JP2011211210A (ja) * 2007-03-30 2011-10-20 Ind Technol Res Inst ラミネートキャパシタおよび集積回路基板
JP2007335886A (ja) * 2007-07-26 2007-12-27 Seiko Epson Corp 回路基板及び電子機器
JP4735614B2 (ja) * 2007-07-26 2011-07-27 セイコーエプソン株式会社 回路基板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
JP2012160701A (ja) * 2011-01-31 2012-08-23 Ibiden Co Ltd 半導体実装部材及び半導体実装部材の製造方法
US8999753B2 (en) 2011-01-31 2015-04-07 Ibiden Co., Ltd. Semiconductor mounting device and method for manufacturing semiconductor mounting device
US9484276B2 (en) 2011-01-31 2016-11-01 Ibiden Co., Ltd. Semiconductor mounting device and method for manufacturing semiconductor mounting device
US10541185B2 (en) 2012-02-10 2020-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with bump allocation
US9557370B2 (en) * 2012-02-10 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
US20130207107A1 (en) * 2012-02-10 2013-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of of improving bump allocation for semiconductor devices and semiconductor devices with improved bump allocation
JP2013225610A (ja) * 2012-04-23 2013-10-31 Canon Inc プリント配線板、半導体パッケージ及びプリント回路板
WO2017110291A1 (ja) * 2015-12-22 2017-06-29 京セラ株式会社 計測センサ用パッケージおよび計測センサ
KR20180053383A (ko) * 2015-12-22 2018-05-21 쿄세라 코포레이션 계측 센서용 패키지 및 계측 센서
KR102136538B1 (ko) 2015-12-22 2020-07-22 교세라 가부시키가이샤 계측 센서용 패키지 및 계측 센서
CN108351366A (zh) * 2016-01-25 2018-07-31 京瓷株式会社 测量传感器用封装体以及测量传感器
JP2019186479A (ja) * 2018-04-16 2019-10-24 ルネサスエレクトロニクス株式会社 半導体装置
JP7001530B2 (ja) 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP3554886B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
US5847936A (en) Optimized routing scheme for an integrated circuit/printed circuit board
US6888240B2 (en) High performance, low cost microelectronic circuit package with interposer
US7326860B2 (en) Routing vias in a substrate from bypass capacitor pads
JP3417808B2 (ja) Lsiパッケージの配線構造
JP3213291B2 (ja) 多層基板及び半導体装置
JP2001320171A (ja) 多層配線基板及び半導体装置
US6407343B1 (en) Multilayer wiring board
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JP2001284488A (ja) 配線基板
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
JP2004095614A (ja) 多層基板及び半導体装置
JP2001007249A (ja) パッケージ基板及びこれを備えた半導体装置
JPH11297872A (ja) 半導体装置
EP1714530A1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP2001291799A (ja) 配線基板
JP3540709B2 (ja) 配線基板
JP3554885B2 (ja) 配線基板
JP2003188305A (ja) 配線基板
CN101820721B (zh) 电路板用的基材、电路板以及电路板的制造方法
JP2002204077A (ja) 配線基板、配線基板本体、及びチップコンデンサ
JP2007059530A (ja) 配線基板
JP2008153482A (ja) インターポーザ基板を備えた半導体パッケージ
JP2000340710A (ja) 配線基板、半導体実装装置および電子機器
JP2004128309A (ja) モジュール部品
JPH08241935A (ja) 多層回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040422

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees