JP2001284482A - 薄膜電子部品および基板 - Google Patents
薄膜電子部品および基板Info
- Publication number
- JP2001284482A JP2001284482A JP2000092187A JP2000092187A JP2001284482A JP 2001284482 A JP2001284482 A JP 2001284482A JP 2000092187 A JP2000092187 A JP 2000092187A JP 2000092187 A JP2000092187 A JP 2000092187A JP 2001284482 A JP2001284482 A JP 2001284482A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- thin film
- lower electrode
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
膜電子部品および基板を提供する。 【解決手段】支持基板1と、該支持基板1上に設けら
れ、電極層5上に絶縁体層3を有する薄膜素子Aとを具
備するとともに、電極層5に多数の空隙31が形成さ
れ、電極層5の空隙31内に絶縁体層3の絶縁材料が充
填されている。
Description
基板に関し、例えば、薄膜コンデンサ、薄膜インダク
タ、薄膜フィルタ等に好適に用いられる高周波用途の薄
膜電子部品および基板に関するものである。
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、CPUチップ内のクロ
ック周波数は200MHzから1GHz、チップ間バス
のクロック周波数も75MHzから133MHzという
具合に高速化が顕著である。
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらIC回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい。
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のLSIは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性(実装精度、実装信頼性)も高いレベルで要求され
るようになってきている。
減させる手法に関して、USP4,439,813に
は、支持基板上に、下側電極、絶縁体層、上側電極、保
護層を積層してなり、TiW、Ta及びAl、Cuから
なる下側電極からの電気信号を最短距離で得るため、絶
縁体層、上側電極及び保護層に貫通孔を設け、この貫通
孔内壁にCr/Cu/AuからなるBLM層を形成した
後、このBLM層上に半田バンプを形成した薄膜コンデ
ンサが開示されている。
板と電極との密着性は元来弱く、半田バンプからなる外
部端子に過剰な負荷がかかり、外部端子が剥離する場合
に、外部端子強度が最大限発揮される時の半田バンプの
破壊ではなく、例えば、支持基板と導体層の界面で破壊
が起こり、元来半田バンプの強度が最大限発揮されない
という問題があった。
作製される膜は内部応力が残留し易く、このような残留
応力に起因して、支持基板と電極とが剥離し易いという
問題があった。
を向上できる薄膜電子部品および基板を提供することを
目的とする。
は、支持基板と、該支持基板上に設けられ、電極層上に
絶縁体層を有する薄膜素子とを具備するとともに、前記
電極層に多数の空隙が形成されていることを特徴とす
る。
ことにより、例えば、スパッタリング法等の薄膜形成法
により発生する電極層の残留応力のベクトルを分散で
き、該電極層の内部応力が緩和され、支持基板と電極層
との密着強度を向上できる。
料を充填することにより、絶縁体層と支持基板とが、電
極層の空隙の絶縁体を介して接合され、この絶縁体によ
るアンカー効果により支持基板と電極層との密着強度を
さらに向上できる。
0〜30%とすることにより、支持基板と電極層との密
着強度を向上できるとともに、容量を発生させる電極層
の有効電極面積の低減を防止し、薄膜電子部品の機能を
高く維持できる。
絶縁体層を形成することにより、支持基板とその上面の
絶縁体層との密着強度を向上できるとともに、電極層の
空隙の底面に絶縁体層が露出し、空隙の底面に露出した
絶縁体層と、電極層上に形成された絶縁体層との密着強
度が更に向上し、これにより、支持基板と、該支持基板
上に形成された電極層との密着強度、および電極層と、
該電極層上に形成された絶縁体層の密着強度が更に向上
する。
とが望ましい。このようにAuからなる電極層を用いる
ことにより、薄膜素子の高周波化を促進できる。
は内部に上記薄膜電子部品を設けてなるものである。
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、図1に示すように、支持基板1上に、絶縁体層3
(誘電体薄膜)と電極層5、7を有する薄膜素子Aが複
数設けられて構成されている。電極層5、7はAuから
構成され、絶縁体層3は電極層5、7により挟持され
て、薄膜素子A(容量素子)が構成されている。
するための保護層9により被覆されており、その絶縁体
層3が形成されていない絶縁体層非形成領域Bには、半
田バンプからなる外部端子11a、11bが突出して設
けられている。
むように環状にエッチングされ、容量を形成する下側電
極層5aと容量を形成しない下側電極層5bとに分離さ
れている。
いて外部端子11aを取り囲むように環状にエッチング
され、容量を形成する上側電極層7aと容量を形成しな
い上側電極層7bとに分離されている。薄膜素子Aは、
下側電極層5aと上側電極層7aにより絶縁体層3を挟
持して構成されている。
ける上側電極層7上には半田拡散防止層17が形成され
ており、この半田拡散防止層17には、該半田拡散防止
層17よりも狭い領域で半田密着層18が形成されてい
る。
は貫通孔13a、13bが形成され、貫通孔13a、1
3bの底面には半田密着層18が露出しており、貫通孔
13a、13bの底面に露出した半田密着層18は、電
極層5、7および半田拡散防止層17を介して支持基板
1に接合されている。
a、13b内に下端部が収容されており、この外部端子
11a、11bの下端部は、貫通孔13a、13bの底
面に露出した半田密着層18に接合されている。
側電極層5には多数の空隙31が形成されており、この
下側電極層5の空隙31内には絶縁体層3の絶縁材料が
充填されている。下側電極層5の空隙31は、下側電極
層5を上方から見て、下側電極層5の全電極面積中10
〜30%とされている。
成するためには、下側電極層5をAuにより形成し、該
下側電極層5の膜厚を0.1〜0.3μmとする必要が
ある。下側電極層5の膜厚が0.1μmよりも薄いと、
全下側電極層面積に対する空隙31の割合が多くなり、
容量が低下する傾向があり、下側電極層5の膜厚が0.
3μmよりも厚くなると、下側電極層5の空隙31の割
合が低下したり、あるいは全く形成できなくなるからで
ある。
電極層5形成後、支持基板1、下側電極層5および絶縁
体層3を750℃以上の温度で20分〜40分間熱処理
することにより確実に形成できる。
層3の絶縁材料を充填するには、上記したように、下側
電極層5に空隙31を形成した後、例えば、ゾルゲル法
等により作製した塗布溶液を下側電極層5上に塗布した
り、あるいは下側電極層5上にスパッタリング法等の薄
膜形成法により膜形成することにより形成できる。
ら見て、図2に示すように、円形状、楕円形状となるこ
とが望ましく、その最大径は、高周波領域での電極層5
のインピーダンス増加を抑制するには、3.0μm以下
が望ましい。
を上方から見て、下側電極層5の全電極面積中10〜3
0%としたのは、この範囲ならば、支持基板1と下側電
極層5との密着強度を向上できるとともに、容量を発生
させる下側電極層5の有効電極面積の低減を防止し、薄
膜コンデンサの容量を高く維持できるからである。
いと、空隙31の底面に露出している酸化物が少なく、
支持基板1と絶縁体層3の密着強度向上効果が小さくな
り、また30%よりも大きくなると、高周波領域におけ
るインピーダンスが大きくなるだけでなく、薄膜コンデ
ンサの容量を発生させる下側電極層5の有効電極面積が
低下するからである。
縁体層3は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばPb(Mg,Nb)O3 系、Pb(Mg,Nb)
O3 −PbTiO3 系、Pb(Zr,Ti)O3
系、Pb(Mg,Nb)O3 −Pb(Zr,Ti)O 3
系、(Pb,La)ZrTiO3 系、BaTiO3
系、(Sr,Ba)TiO3 系、あるいはこれに他の
添加物を添加したり、置換した化合物であってもよく、
特に限定されるものではない。これらの絶縁体層3は、
ゾルゲル法、スパッタリング法等の薄膜形成法により作
製される。
性を確保するため0.3〜1.0μmが望ましい。これ
は0.3μmよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、1.0μmよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層3の膜厚は0.4〜0.8μmが望ましい。
ンピーダンスと膜の被覆性を考慮すると0.1〜0.3
μmが望ましい。上側電極層7の膜厚が0.3μmより
も薄い場合には、一部に被覆されない部分が発生する虞
があるからであり、また0.5μmよりも厚い場合は、
高周波領域における導体の表皮効果を考慮すると導体層
の抵抗は殆ど変化しないからである。尚、上側電極層7
については、容量を確保するという点から空隙が形成さ
れないように制御することが望ましい。
ア、窒化アルミ、MgO単結晶、SrTiO3 単結
晶、表面酸化シリコン、ガラス、石英等から選択される
もので特に限定されない。
i、Cu、Pd、Pt、またはこれらの金属から選ばれ
る2種以上からなる合金のうちいずれかからなり、スパ
ッタ、蒸着、メッキ等で形成可能であれば良い。半田拡
散防止層17の厚みは、半田バリアとしての機能を発現
するためには0.3μm以上の厚みであれば良い。
な材料であることが望ましく、前記材料として、Ni−
Cr、Au等があり、特にAuが望ましい。更に、半田
拡散防止層17とAuからなる電極層5、7との密着性
を向上させるため、これらの間に公知の密着材料である
TiやCrを介在させても良い。
するためのものであり、例えば、Si3 N4 、SiO
2 、ポリイミド樹脂およびベンゾシクロブテン(BC
B)等から構成されている。
Ag、In、Cu、Bi、SbおよびZnのうち少なく
とも2種以上の金属からなることが望ましく、薄膜電子
部品の用途に応じて、融点及び共晶温度の異なる材料を
選択すればよい。また、半田バンプからなる外部端子1
1a、11bはスクリーン印刷、ボールマウンター等の
公知の技術を用いて形成される。
は、絶縁体層非形成領域Bに外部端子11a、11bが
形成されているため、外部端子11a、11bがリフロ
ー時に収縮しても、リフロー工程で生じる外部端子11
a、11bの熱収縮に伴う応力に対して、絶縁体層3が
直接ダメージを受けず、絶縁体層3に過大な応力が発生
することが無く、絶縁体層3におけるクラック発生を防
止することができ、クラックに半田が流れ込むことがな
く、これにより絶縁性を確保することができ、素子特性
を維持した状態で、且つ実装信頼性も確保できる。
抵抗の小さいAuからなる電極層5、7を用いたため、
高周波での抵抗を低下でき、薄膜素子Aの高周波化を促
進できる。さらに、高誘電率のペロブスカイト型酸化物
を絶縁体層3として使用できるため、高容量の薄膜コン
デンサを形成でき、高周波でのインピーダンスを低下す
ることができる。
の空隙31を形成したので、例えば、スパッタリング法
等の薄膜形成法により発生する下側電極層5の残留応力
のベクトルを分散でき、下側電極層5の内部応力が緩和
され、支持基板1と下側電極層5との密着強度を向上で
きる。
層3の絶縁材料を充填したので、絶縁体層3と支持基板
1とが、下側電極層5の空隙31内の絶縁体を介して接
合され、この絶縁体によるアンカー効果により、支持基
板1と絶縁体層3との密着強度を向上でき、支持基板1
と下側電極層5との密着強度をさらに向上でき、外部端
子11a、11bに過剰な負荷がかかり、外部端子11
a、11bが剥離する場合、その剥離面がほとんど半田
バンプ破壊であって、例えば支持基板1と下側電極5の
界面ではなく、薄膜電子部品の端子電極11a、11b
の強度を最大限生かすことができ、端子電極の破壊面が
薄膜間であることを抑制できる。
なる薄膜電子部品を示すもので、この例では、下側電極
層5と支持基板1との間に接合強化絶縁体層32が形成
されている。この接合強化絶縁体層32は、密着強度向
上の点から絶縁体層3と同一材料からなることが望まし
い。
間に接合強化絶縁体層32を形成することにより、支持
基板1とその上面の接合強化絶縁体層32との密着強度
を向上できるとともに、下側電極層5の空隙31の底面
に接合強化絶縁体層32が露出し、空隙31の底面に露
出した接合強化絶縁体層32と、下側電極層5上に形成
された絶縁体層3との密着強度が更に向上し、これによ
り、支持基板1と絶縁体層3の密着強度が更に向上し、
支持基板1と下側電極層5との密着性を向上できる。
板)の表面に形成された表面電極に、外部端子11a、
11bを接合して用いられる。
抗であり、かつ高温での耐酸化性及び誘電体材料との反
応の小さいAuからなる材料であるが、支持基板1との
密着性を上げるために、電極層5、7と支持基板1との
間にTiやCrに代表される密着層を介在しても良い。
5、7により挟持した単板型の薄膜コンデンサについて
説明したが、本発明では、絶縁体層と電極層を交互に積
層した積層型の薄膜コンデンサであっても良い。
ンサに適用した例について説明したが、本発明では上記
例に限定されるものではなく、例えば、薄膜インダク
タ、薄膜LCフィルタ、あるいはこれらを複合した薄膜
複合部品に適用しても良い。
パッタ法を、絶縁体層(誘電体薄膜)はゾルゲル法にて
作製した。
からなる3nmの密着層を形成し、この密着層の上面
に、0.3μmのAu層を形成し、下側電極層とした。
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したPb(Mg1/3 Nb2/3 )O3
−PbTiO3 −PbZrO3 塗布溶液をスピンコ
ート法を用いて塗布し、乾燥させた後、380℃で熱処
理、815℃で焼成(熱処理)を行い、膜厚0.7μm
のPb(Mg1/3 Nb2/3 )O3 −PbTiO3 −
PbZrO3 からなる絶縁体層を形成した。その後フ
ォトリソグラフィ技術を用いて、絶縁体層に貫通孔を形
成した。
Tiからなる密着層を形成し、この密着層上に、膜厚
0.3μmのAu層を形成し、上側電極層とし、フォト
リソグラフィ技術を用いて、上側電極層および密着層を
加工し、薄膜コンデンサとした。
を形成し、この後、膜厚0.1μmの半田密着層Auを
形成し、直径120μmの形状にフォトリソグラフィを
用いて加工した。
現像を行い、Auからなる半田密着層が露出するよう
に、直径約100μm、深さ1μmの貫通孔を有する保
護層を形成した。
着層の上にPbが63重量%、Snが37重量%からな
る共晶半田ペーストを転写し、リフローを行い、半田バ
ンプからなる外部端子を形成し、図1に示したような薄
膜コンデンサを得た。
1.4mm2 であり、周波数1kHzでの静電容量は
約40nFであった。
めに、下側電極層の膜厚を変化させた以外は、上記と同
様にして、全電極面積中の空隙の面積比率を変化させ、
空隙の面積比率の異なる薄膜コンデンサを得た。
なる外部端子に過剰な負荷をかけて、意図的に外部端子
を剥離させた際、外部端子の破壊モードは全半田バンプ
に対し、95%以上が半田バンプで破壊しており、残り
の5%は支持基板と下側電極層との界面で、外部端子が
剥離していた。
側電極層のシート抵抗を求め、その結果を図4に記載し
た。
サの反り量の差から、下部電極層と絶縁体層の薄膜内部
応力の和を算出し、絶縁体層のみの内部応力を差し引
き、下側電極層の薄膜内部応力を算出し、その結果を図
5に記載した。
積の割合が増加するにつれて、下側電極層のシート抵抗
が増加することがわかる。さらに、空隙面積の割合が3
0%を越えたところから、シート抵抗が急激に増加して
おり、高周波領域でのインピーダンスを考慮すると、空
隙面積の割合は30%以下が望ましいことが判る。
側電極層の薄膜内部応力が減少し、減少率が空隙面積の
割合が30%付近で収束していることが判る。また、空
隙面積の割合が10%で、薄膜内部応力がほぼ半減して
おり、空隙の効果が顕著に現れていることが判る。
ば、電極層上に絶縁体層を有する薄膜素子の前記電極層
に多数の空隙が形成されているので、例えば、スパッタ
リング法等の薄膜形成法により発生する電極層の残留応
力のベクトルを分散でき、該電極層の内部応力が緩和さ
れ、支持基板と電極層との密着強度を向上できる。
層を形成した薄膜電子部品を示す断面図である。
極層のシート抵抗増加率を示すグラフである。
部応力減少率を示すグラフである。
Claims (6)
- 【請求項1】支持基板と、該支持基板上に設けられ、電
極層上に絶縁体層を有する薄膜素子とを具備するととも
に、前記電極層に多数の空隙が形成されていることを特
徴とする薄膜電子部品。 - 【請求項2】電極層の空隙内に絶縁体層の絶縁材料が充
填されていることを特徴とする請求項1記載の薄膜電子
部品。 - 【請求項3】電極層の空隙は該電極層面積中10〜30
%であることを特徴とする請求項1または2記載の薄膜
電子部品。 - 【請求項4】支持基板と電極層との間に接合強化絶縁体
層が形成されていることを特徴とする請求項1乃至3の
うちいずれかに記載の薄膜電子部品。 - 【請求項5】薄膜素子の電極層はAuからなることを特
徴とする請求項1乃至4のうちいずれかに記載の薄膜電
子部品。 - 【請求項6】基体の表面および/または内部に、請求項
1乃至5のうちいずれかに記載の薄膜電子部品を設けて
なることを特徴とする基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092187A JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092187A JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284482A true JP2001284482A (ja) | 2001-10-12 |
JP3681951B2 JP3681951B2 (ja) | 2005-08-10 |
Family
ID=18607553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092187A Expired - Fee Related JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3681951B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624500B2 (en) * | 2000-11-30 | 2003-09-23 | Kyocera Corporation | Thin-film electronic component and motherboard |
JP2009135310A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
-
2000
- 2000-03-29 JP JP2000092187A patent/JP3681951B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624500B2 (en) * | 2000-11-30 | 2003-09-23 | Kyocera Corporation | Thin-film electronic component and motherboard |
JP2009135310A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3681951B2 (ja) | 2005-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6624501B2 (en) | Capacitor and semiconductor device | |
JP4211210B2 (ja) | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 | |
JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
JP5463908B2 (ja) | キャパシタ搭載インターポーザ及びその製造方法 | |
US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
CN105814687B (zh) | 半导体封装及其安装结构 | |
JP2007234843A (ja) | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 | |
US6624500B2 (en) | Thin-film electronic component and motherboard | |
JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
JP4447881B2 (ja) | インターポーザの製造方法 | |
JPH0547586A (ja) | コンデンサ部品 | |
JP3709117B2 (ja) | 薄膜電子部品および基板 | |
JP3967964B2 (ja) | 薄膜電子部品 | |
JP2001185444A (ja) | 薄膜電子部品 | |
JPH10294421A (ja) | マルチチップモジュールおよびその製造方法 | |
JP2001284168A (ja) | 薄膜電子部品および基板 | |
JP4009078B2 (ja) | 薄膜電子部品 | |
JP2001284482A (ja) | 薄膜電子部品および基板 | |
JP2002075782A (ja) | 薄膜コンデンサ | |
JP2001345234A (ja) | 薄膜電子部品および積層薄膜電子部品並びに基板 | |
JP3652281B2 (ja) | 薄膜電子部品および基板 | |
JP3572228B2 (ja) | 薄膜電子部品 | |
JP2001345232A (ja) | 薄膜電子部品および基板 | |
JP2006147819A (ja) | 薄膜キャパシタ、その製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |