JP2001284482A - 薄膜電子部品および基板 - Google Patents
薄膜電子部品および基板Info
- Publication number
- JP2001284482A JP2001284482A JP2000092187A JP2000092187A JP2001284482A JP 2001284482 A JP2001284482 A JP 2001284482A JP 2000092187 A JP2000092187 A JP 2000092187A JP 2000092187 A JP2000092187 A JP 2000092187A JP 2001284482 A JP2001284482 A JP 2001284482A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- thin film
- lower electrode
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】支持基板と電極層との密着強度を向上できる薄
膜電子部品および基板を提供する。 【解決手段】支持基板１と、該支持基板１上に設けら
れ、電極層５上に絶縁体層３を有する薄膜素子Ａとを具
備するとともに、電極層５に多数の空隙３１が形成さ
れ、電極層５の空隙３１内に絶縁体層３の絶縁材料が充
填されている。
膜電子部品および基板を提供する。 【解決手段】支持基板１と、該支持基板１上に設けら
れ、電極層５上に絶縁体層３を有する薄膜素子Ａとを具
備するとともに、電極層５に多数の空隙３１が形成さ
れ、電極層５の空隙３１内に絶縁体層３の絶縁材料が充
填されている。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜電子部品および
基板に関し、例えば、薄膜コンデンサ、薄膜インダク
タ、薄膜フィルタ等に好適に用いられる高周波用途の薄
膜電子部品および基板に関するものである。
基板に関し、例えば、薄膜コンデンサ、薄膜インダク
タ、薄膜フィルタ等に好適に用いられる高周波用途の薄
膜電子部品および基板に関するものである。
【０００２】
【従来技術】近年、電子機器の小型化、高機能化に伴
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。
い、電子機器内に設置される電子部品にも小型化、薄型
化、高周波対応などの要求が強くなってきている。
【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は２００ＭＨｚから１ＧＨｚ、チップ間バス
のクロック周波数も７５ＭＨｚから１３３ＭＨｚという
具合に高速化が顕著である。
【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。
【０００５】動作周波数が高くなるにつれ、素子の持つ
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい。
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のＬＳＩは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。
抵抗やインダクタンスがロジック回路側の電源電圧の瞬
時低下、または新たな電圧ノイズを発生させてしまい。
結果として、ロジック回路上のエラーを引き起こしてし
まう。特に最近のＬＳＩは総素子数の増大による消費電
力増大を抑えるために電源電圧は低下しており、電源電
圧の許容変動幅も小さくなっている。今後、さらに素子
数の増大と動作周波数の増加が促進されると、実装部分
の抵抗、インダクタンス成分も無視できなくなり、ロジ
ック回路エラーの一要因となってくる。
【０００６】また、素子数の増大に伴う実装精度の向上
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。
や、部品実装に伴うリフロー耐性の向上等、前述した受
動素子自身の電気的な特性だけではなく、実装に関する
特性（実装精度、実装信頼性）も高いレベルで要求され
るようになってきている。
【０００７】コンデンサの接続部のインダクタンスを低
減させる手法に関して、ＵＳＰ４，４３９，８１３に
は、支持基板上に、下側電極、絶縁体層、上側電極、保
護層を積層してなり、ＴｉＷ、Ｔａ及びＡｌ、Ｃｕから
なる下側電極からの電気信号を最短距離で得るため、絶
縁体層、上側電極及び保護層に貫通孔を設け、この貫通
孔内壁にＣｒ／Ｃｕ／ＡｕからなるＢＬＭ層を形成した
後、このＢＬＭ層上に半田バンプを形成した薄膜コンデ
ンサが開示されている。
減させる手法に関して、ＵＳＰ４，４３９，８１３に
は、支持基板上に、下側電極、絶縁体層、上側電極、保
護層を積層してなり、ＴｉＷ、Ｔａ及びＡｌ、Ｃｕから
なる下側電極からの電気信号を最短距離で得るため、絶
縁体層、上側電極及び保護層に貫通孔を設け、この貫通
孔内壁にＣｒ／Ｃｕ／ＡｕからなるＢＬＭ層を形成した
後、このＢＬＭ層上に半田バンプを形成した薄膜コンデ
ンサが開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、支持基
板と電極との密着性は元来弱く、半田バンプからなる外
部端子に過剰な負荷がかかり、外部端子が剥離する場合
に、外部端子強度が最大限発揮される時の半田バンプの
破壊ではなく、例えば、支持基板と導体層の界面で破壊
が起こり、元来半田バンプの強度が最大限発揮されない
という問題があった。
板と電極との密着性は元来弱く、半田バンプからなる外
部端子に過剰な負荷がかかり、外部端子が剥離する場合
に、外部端子強度が最大限発揮される時の半田バンプの
破壊ではなく、例えば、支持基板と導体層の界面で破壊
が起こり、元来半田バンプの強度が最大限発揮されない
という問題があった。
【０００９】特に、スパッタリング法等の薄膜形成法で
作製される膜は内部応力が残留し易く、このような残留
応力に起因して、支持基板と電極とが剥離し易いという
問題があった。
作製される膜は内部応力が残留し易く、このような残留
応力に起因して、支持基板と電極とが剥離し易いという
問題があった。
【００１０】本発明は、支持基板と電極層との密着強度
を向上できる薄膜電子部品および基板を提供することを
目的とする。
を向上できる薄膜電子部品および基板を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明の薄膜電子部品
は、支持基板と、該支持基板上に設けられ、電極層上に
絶縁体層を有する薄膜素子とを具備するとともに、前記
電極層に多数の空隙が形成されていることを特徴とす
る。
は、支持基板と、該支持基板上に設けられ、電極層上に
絶縁体層を有する薄膜素子とを具備するとともに、前記
電極層に多数の空隙が形成されていることを特徴とす
る。
【００１２】このように電極層に多数の空隙を形成する
ことにより、例えば、スパッタリング法等の薄膜形成法
により発生する電極層の残留応力のベクトルを分散で
き、該電極層の内部応力が緩和され、支持基板と電極層
との密着強度を向上できる。
ことにより、例えば、スパッタリング法等の薄膜形成法
により発生する電極層の残留応力のベクトルを分散で
き、該電極層の内部応力が緩和され、支持基板と電極層
との密着強度を向上できる。
【００１３】また、電極層の空隙内に絶縁体層の絶縁材
料を充填することにより、絶縁体層と支持基板とが、電
極層の空隙の絶縁体を介して接合され、この絶縁体によ
るアンカー効果により支持基板と電極層との密着強度を
さらに向上できる。
料を充填することにより、絶縁体層と支持基板とが、電
極層の空隙の絶縁体を介して接合され、この絶縁体によ
るアンカー効果により支持基板と電極層との密着強度を
さらに向上できる。
【００１４】さらに、電極層の空隙を該電極層面積中１
０〜３０％とすることにより、支持基板と電極層との密
着強度を向上できるとともに、容量を発生させる電極層
の有効電極面積の低減を防止し、薄膜電子部品の機能を
高く維持できる。
０〜３０％とすることにより、支持基板と電極層との密
着強度を向上できるとともに、容量を発生させる電極層
の有効電極面積の低減を防止し、薄膜電子部品の機能を
高く維持できる。
【００１５】また、支持基板と電極層との間に接合強化
絶縁体層を形成することにより、支持基板とその上面の
絶縁体層との密着強度を向上できるとともに、電極層の
空隙の底面に絶縁体層が露出し、空隙の底面に露出した
絶縁体層と、電極層上に形成された絶縁体層との密着強
度が更に向上し、これにより、支持基板と、該支持基板
上に形成された電極層との密着強度、および電極層と、
該電極層上に形成された絶縁体層の密着強度が更に向上
する。
絶縁体層を形成することにより、支持基板とその上面の
絶縁体層との密着強度を向上できるとともに、電極層の
空隙の底面に絶縁体層が露出し、空隙の底面に露出した
絶縁体層と、電極層上に形成された絶縁体層との密着強
度が更に向上し、これにより、支持基板と、該支持基板
上に形成された電極層との密着強度、および電極層と、
該電極層上に形成された絶縁体層の密着強度が更に向上
する。
【００１６】また、薄膜素子の電極層はＡｕからなるこ
とが望ましい。このようにＡｕからなる電極層を用いる
ことにより、薄膜素子の高周波化を促進できる。
とが望ましい。このようにＡｕからなる電極層を用いる
ことにより、薄膜素子の高周波化を促進できる。
【００１７】本発明の基板は、基体の表面および／また
は内部に上記薄膜電子部品を設けてなるものである。
は内部に上記薄膜電子部品を設けてなるものである。
【００１８】
【発明の実施の形態】図１は、本発明の薄膜コンデンサ
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、図１に示すように、支持基板１上に、絶縁体層３
（誘電体薄膜）と電極層５、７を有する薄膜素子Ａが複
数設けられて構成されている。電極層５、７はＡｕから
構成され、絶縁体層３は電極層５、７により挟持され
て、薄膜素子Ａ（容量素子）が構成されている。
からなる薄膜電子部品を示すもので、この薄膜コンデン
サは、図１に示すように、支持基板１上に、絶縁体層３
（誘電体薄膜）と電極層５、７を有する薄膜素子Ａが複
数設けられて構成されている。電極層５、７はＡｕから
構成され、絶縁体層３は電極層５、７により挟持され
て、薄膜素子Ａ（容量素子）が構成されている。
【００１９】上側電極層７上は、薄膜コンデンサを保護
するための保護層９により被覆されており、その絶縁体
層３が形成されていない絶縁体層非形成領域Ｂには、半
田バンプからなる外部端子１１ａ、１１ｂが突出して設
けられている。
するための保護層９により被覆されており、その絶縁体
層３が形成されていない絶縁体層非形成領域Ｂには、半
田バンプからなる外部端子１１ａ、１１ｂが突出して設
けられている。
【００２０】下側電極層５は、外部端子１１ｂを取り囲
むように環状にエッチングされ、容量を形成する下側電
極層５ａと容量を形成しない下側電極層５ｂとに分離さ
れている。
むように環状にエッチングされ、容量を形成する下側電
極層５ａと容量を形成しない下側電極層５ｂとに分離さ
れている。
【００２１】また、上側電極層７は、絶縁体層３上にお
いて外部端子１１ａを取り囲むように環状にエッチング
され、容量を形成する上側電極層７ａと容量を形成しな
い上側電極層７ｂとに分離されている。薄膜素子Ａは、
下側電極層５ａと上側電極層７ａにより絶縁体層３を挟
持して構成されている。
いて外部端子１１ａを取り囲むように環状にエッチング
され、容量を形成する上側電極層７ａと容量を形成しな
い上側電極層７ｂとに分離されている。薄膜素子Ａは、
下側電極層５ａと上側電極層７ａにより絶縁体層３を挟
持して構成されている。
【００２２】絶縁体層非形成領域Ｂおよびその周囲にお
ける上側電極層７上には半田拡散防止層１７が形成され
ており、この半田拡散防止層１７には、該半田拡散防止
層１７よりも狭い領域で半田密着層１８が形成されてい
る。
ける上側電極層７上には半田拡散防止層１７が形成され
ており、この半田拡散防止層１７には、該半田拡散防止
層１７よりも狭い領域で半田密着層１８が形成されてい
る。
【００２３】絶縁体層非形成領域Ｂにおける保護層９に
は貫通孔１３ａ、１３ｂが形成され、貫通孔１３ａ、１
３ｂの底面には半田密着層１８が露出しており、貫通孔
１３ａ、１３ｂの底面に露出した半田密着層１８は、電
極層５、７および半田拡散防止層１７を介して支持基板
１に接合されている。
は貫通孔１３ａ、１３ｂが形成され、貫通孔１３ａ、１
３ｂの底面には半田密着層１８が露出しており、貫通孔
１３ａ、１３ｂの底面に露出した半田密着層１８は、電
極層５、７および半田拡散防止層１７を介して支持基板
１に接合されている。
【００２４】外部端子１１ａ、１１ｂは、貫通孔１３
ａ、１３ｂ内に下端部が収容されており、この外部端子
１１ａ、１１ｂの下端部は、貫通孔１３ａ、１３ｂの底
面に露出した半田密着層１８に接合されている。
ａ、１３ｂ内に下端部が収容されており、この外部端子
１１ａ、１１ｂの下端部は、貫通孔１３ａ、１３ｂの底
面に露出した半田密着層１８に接合されている。
【００２５】そして、図１および図２に示すように、下
側電極層５には多数の空隙３１が形成されており、この
下側電極層５の空隙３１内には絶縁体層３の絶縁材料が
充填されている。下側電極層５の空隙３１は、下側電極
層５を上方から見て、下側電極層５の全電極面積中１０
〜３０％とされている。
側電極層５には多数の空隙３１が形成されており、この
下側電極層５の空隙３１内には絶縁体層３の絶縁材料が
充填されている。下側電極層５の空隙３１は、下側電極
層５を上方から見て、下側電極層５の全電極面積中１０
〜３０％とされている。
【００２６】このように、下側電極層５に空隙３１を形
成するためには、下側電極層５をＡｕにより形成し、該
下側電極層５の膜厚を０．１〜０．３μｍとする必要が
ある。下側電極層５の膜厚が０．１μｍよりも薄いと、
全下側電極層面積に対する空隙３１の割合が多くなり、
容量が低下する傾向があり、下側電極層５の膜厚が０．
３μｍよりも厚くなると、下側電極層５の空隙３１の割
合が低下したり、あるいは全く形成できなくなるからで
ある。
成するためには、下側電極層５をＡｕにより形成し、該
下側電極層５の膜厚を０．１〜０．３μｍとする必要が
ある。下側電極層５の膜厚が０．１μｍよりも薄いと、
全下側電極層面積に対する空隙３１の割合が多くなり、
容量が低下する傾向があり、下側電極層５の膜厚が０．
３μｍよりも厚くなると、下側電極層５の空隙３１の割
合が低下したり、あるいは全く形成できなくなるからで
ある。
【００２７】さらに、下側電極層５の空隙３１は、下側
電極層５形成後、支持基板１、下側電極層５および絶縁
体層３を７５０℃以上の温度で２０分〜４０分間熱処理
することにより確実に形成できる。
電極層５形成後、支持基板１、下側電極層５および絶縁
体層３を７５０℃以上の温度で２０分〜４０分間熱処理
することにより確実に形成できる。
【００２８】また、下側電極層５の空隙３１内に絶縁体
層３の絶縁材料を充填するには、上記したように、下側
電極層５に空隙３１を形成した後、例えば、ゾルゲル法
等により作製した塗布溶液を下側電極層５上に塗布した
り、あるいは下側電極層５上にスパッタリング法等の薄
膜形成法により膜形成することにより形成できる。
層３の絶縁材料を充填するには、上記したように、下側
電極層５に空隙３１を形成した後、例えば、ゾルゲル法
等により作製した塗布溶液を下側電極層５上に塗布した
り、あるいは下側電極層５上にスパッタリング法等の薄
膜形成法により膜形成することにより形成できる。
【００２９】下側電極層５の空隙３１の形状は、上方か
ら見て、図２に示すように、円形状、楕円形状となるこ
とが望ましく、その最大径は、高周波領域での電極層５
のインピーダンス増加を抑制するには、３．０μｍ以下
が望ましい。
ら見て、図２に示すように、円形状、楕円形状となるこ
とが望ましく、その最大径は、高周波領域での電極層５
のインピーダンス増加を抑制するには、３．０μｍ以下
が望ましい。
【００３０】下側電極層５の空隙３１を、下側電極層５
を上方から見て、下側電極層５の全電極面積中１０〜３
０％としたのは、この範囲ならば、支持基板１と下側電
極層５との密着強度を向上できるとともに、容量を発生
させる下側電極層５の有効電極面積の低減を防止し、薄
膜コンデンサの容量を高く維持できるからである。
を上方から見て、下側電極層５の全電極面積中１０〜３
０％としたのは、この範囲ならば、支持基板１と下側電
極層５との密着強度を向上できるとともに、容量を発生
させる下側電極層５の有効電極面積の低減を防止し、薄
膜コンデンサの容量を高く維持できるからである。
【００３１】一方、空隙３１の面積比が１０％よりも低
いと、空隙３１の底面に露出している酸化物が少なく、
支持基板１と絶縁体層３の密着強度向上効果が小さくな
り、また３０％よりも大きくなると、高周波領域におけ
るインピーダンスが大きくなるだけでなく、薄膜コンデ
ンサの容量を発生させる下側電極層５の有効電極面積が
低下するからである。
いと、空隙３１の底面に露出している酸化物が少なく、
支持基板１と絶縁体層３の密着強度向上効果が小さくな
り、また３０％よりも大きくなると、高周波領域におけ
るインピーダンスが大きくなるだけでなく、薄膜コンデ
ンサの容量を発生させる下側電極層５の有効電極面積が
低下するからである。
【００３２】薄膜コンデンサの誘電体薄膜を構成する絶
縁体層３は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系、Ｐｂ（Ｍｇ，Ｎｂ）
Ｏ3 −ＰｂＴｉＯ3 系、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3
系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 −Ｐｂ（Ｚｒ，Ｔｉ）Ｏ 3
系、（Ｐｂ，Ｌａ）ＺｒＴｉＯ3 系、ＢａＴｉＯ3
系、（Ｓｒ，Ｂａ）ＴｉＯ3 系、あるいはこれに他の
添加物を添加したり、置換した化合物であってもよく、
特に限定されるものではない。これらの絶縁体層３は、
ゾルゲル法、スパッタリング法等の薄膜形成法により作
製される。
縁体層３は、高周波領域において高い比誘電率を有する
ペロブスカイト型酸化物結晶からなる誘電体でよく、例
えばＰｂ（Ｍｇ，Ｎｂ）Ｏ3 系、Ｐｂ（Ｍｇ，Ｎｂ）
Ｏ3 −ＰｂＴｉＯ3 系、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3
系、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ3 −Ｐｂ（Ｚｒ，Ｔｉ）Ｏ 3
系、（Ｐｂ，Ｌａ）ＺｒＴｉＯ3 系、ＢａＴｉＯ3
系、（Ｓｒ，Ｂａ）ＴｉＯ3 系、あるいはこれに他の
添加物を添加したり、置換した化合物であってもよく、
特に限定されるものではない。これらの絶縁体層３は、
ゾルゲル法、スパッタリング法等の薄膜形成法により作
製される。
【００３３】また、絶縁体層３の膜厚は、高容量と絶縁
性を確保するため０．３〜１．０μｍが望ましい。これ
は０．３μｍよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、１．０μｍよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層３の膜厚は０．４〜０．８μｍが望ましい。
性を確保するため０．３〜１．０μｍが望ましい。これ
は０．３μｍよりも薄い場合には被覆性が良好でなく、
絶縁性が低下する場合があり、１．０μｍよりも厚い場
合には、容量が小さくなる傾向があるからである。絶縁
体層３の膜厚は０．４〜０．８μｍが望ましい。
【００３４】上側電極層７の膜厚は、高周波領域でのイ
ンピーダンスと膜の被覆性を考慮すると０．１〜０．３
μｍが望ましい。上側電極層７の膜厚が０．３μｍより
も薄い場合には、一部に被覆されない部分が発生する虞
があるからであり、また０．５μｍよりも厚い場合は、
高周波領域における導体の表皮効果を考慮すると導体層
の抵抗は殆ど変化しないからである。尚、上側電極層７
については、容量を確保するという点から空隙が形成さ
れないように制御することが望ましい。
ンピーダンスと膜の被覆性を考慮すると０．１〜０．３
μｍが望ましい。上側電極層７の膜厚が０．３μｍより
も薄い場合には、一部に被覆されない部分が発生する虞
があるからであり、また０．５μｍよりも厚い場合は、
高周波領域における導体の表皮効果を考慮すると導体層
の抵抗は殆ど変化しないからである。尚、上側電極層７
については、容量を確保するという点から空隙が形成さ
れないように制御することが望ましい。
【００３５】支持基板１としては、アルミナ、サファイ
ア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3 単結
晶、表面酸化シリコン、ガラス、石英等から選択される
もので特に限定されない。
ア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3 単結
晶、表面酸化シリコン、ガラス、石英等から選択される
もので特に限定されない。
【００３６】半田拡散防止層１７は、Ｔｉ、Ｃｒ、Ｎ
ｉ、Ｃｕ、Ｐｄ、Ｐｔ、またはこれらの金属から選ばれ
る２種以上からなる合金のうちいずれかからなり、スパ
ッタ、蒸着、メッキ等で形成可能であれば良い。半田拡
散防止層１７の厚みは、半田バリアとしての機能を発現
するためには０．３μｍ以上の厚みであれば良い。
ｉ、Ｃｕ、Ｐｄ、Ｐｔ、またはこれらの金属から選ばれ
る２種以上からなる合金のうちいずれかからなり、スパ
ッタ、蒸着、メッキ等で形成可能であれば良い。半田拡
散防止層１７の厚みは、半田バリアとしての機能を発現
するためには０．３μｍ以上の厚みであれば良い。
【００３７】また、半田密着層１８は半田濡れ性の良好
な材料であることが望ましく、前記材料として、Ｎｉ−
Ｃｒ、Ａｕ等があり、特にＡｕが望ましい。更に、半田
拡散防止層１７とＡｕからなる電極層５、７との密着性
を向上させるため、これらの間に公知の密着材料である
ＴｉやＣｒを介在させても良い。
な材料であることが望ましく、前記材料として、Ｎｉ−
Ｃｒ、Ａｕ等があり、特にＡｕが望ましい。更に、半田
拡散防止層１７とＡｕからなる電極層５、７との密着性
を向上させるため、これらの間に公知の密着材料である
ＴｉやＣｒを介在させても良い。
【００３８】保護層９は、薄膜コンデンサの表面を保護
するためのものであり、例えば、Ｓｉ3 Ｎ4 、ＳｉＯ
2 、ポリイミド樹脂およびベンゾシクロブテン（ＢＣ
Ｂ）等から構成されている。
するためのものであり、例えば、Ｓｉ3 Ｎ4 、ＳｉＯ
2 、ポリイミド樹脂およびベンゾシクロブテン（ＢＣ
Ｂ）等から構成されている。
【００３９】外部端子１１ａ、１１ｂは、Ｐｂ、Ｓｎ、
Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なく
とも２種以上の金属からなることが望ましく、薄膜電子
部品の用途に応じて、融点及び共晶温度の異なる材料を
選択すればよい。また、半田バンプからなる外部端子１
１ａ、１１ｂはスクリーン印刷、ボールマウンター等の
公知の技術を用いて形成される。
Ａｇ、Ｉｎ、Ｃｕ、Ｂｉ、ＳｂおよびＺｎのうち少なく
とも２種以上の金属からなることが望ましく、薄膜電子
部品の用途に応じて、融点及び共晶温度の異なる材料を
選択すればよい。また、半田バンプからなる外部端子１
１ａ、１１ｂはスクリーン印刷、ボールマウンター等の
公知の技術を用いて形成される。
【００４０】以上のように構成された薄膜電子部品で
は、絶縁体層非形成領域Ｂに外部端子１１ａ、１１ｂが
形成されているため、外部端子１１ａ、１１ｂがリフロ
ー時に収縮しても、リフロー工程で生じる外部端子１１
ａ、１１ｂの熱収縮に伴う応力に対して、絶縁体層３が
直接ダメージを受けず、絶縁体層３に過大な応力が発生
することが無く、絶縁体層３におけるクラック発生を防
止することができ、クラックに半田が流れ込むことがな
く、これにより絶縁性を確保することができ、素子特性
を維持した状態で、且つ実装信頼性も確保できる。
は、絶縁体層非形成領域Ｂに外部端子１１ａ、１１ｂが
形成されているため、外部端子１１ａ、１１ｂがリフロ
ー時に収縮しても、リフロー工程で生じる外部端子１１
ａ、１１ｂの熱収縮に伴う応力に対して、絶縁体層３が
直接ダメージを受けず、絶縁体層３に過大な応力が発生
することが無く、絶縁体層３におけるクラック発生を防
止することができ、クラックに半田が流れ込むことがな
く、これにより絶縁性を確保することができ、素子特性
を維持した状態で、且つ実装信頼性も確保できる。
【００４１】また、薄膜素子Ａの電極層５、７として、
抵抗の小さいＡｕからなる電極層５、７を用いたため、
高周波での抵抗を低下でき、薄膜素子Ａの高周波化を促
進できる。さらに、高誘電率のペロブスカイト型酸化物
を絶縁体層３として使用できるため、高容量の薄膜コン
デンサを形成でき、高周波でのインピーダンスを低下す
ることができる。
抵抗の小さいＡｕからなる電極層５、７を用いたため、
高周波での抵抗を低下でき、薄膜素子Ａの高周波化を促
進できる。さらに、高誘電率のペロブスカイト型酸化物
を絶縁体層３として使用できるため、高容量の薄膜コン
デンサを形成でき、高周波でのインピーダンスを低下す
ることができる。
【００４２】そして、本発明では、下側電極層５に多数
の空隙３１を形成したので、例えば、スパッタリング法
等の薄膜形成法により発生する下側電極層５の残留応力
のベクトルを分散でき、下側電極層５の内部応力が緩和
され、支持基板１と下側電極層５との密着強度を向上で
きる。
の空隙３１を形成したので、例えば、スパッタリング法
等の薄膜形成法により発生する下側電極層５の残留応力
のベクトルを分散でき、下側電極層５の内部応力が緩和
され、支持基板１と下側電極層５との密着強度を向上で
きる。
【００４３】また、下側電極層５の空隙３１内に絶縁体
層３の絶縁材料を充填したので、絶縁体層３と支持基板
１とが、下側電極層５の空隙３１内の絶縁体を介して接
合され、この絶縁体によるアンカー効果により、支持基
板１と絶縁体層３との密着強度を向上でき、支持基板１
と下側電極層５との密着強度をさらに向上でき、外部端
子１１ａ、１１ｂに過剰な負荷がかかり、外部端子１１
ａ、１１ｂが剥離する場合、その剥離面がほとんど半田
バンプ破壊であって、例えば支持基板１と下側電極５の
界面ではなく、薄膜電子部品の端子電極１１ａ、１１ｂ
の強度を最大限生かすことができ、端子電極の破壊面が
薄膜間であることを抑制できる。
層３の絶縁材料を充填したので、絶縁体層３と支持基板
１とが、下側電極層５の空隙３１内の絶縁体を介して接
合され、この絶縁体によるアンカー効果により、支持基
板１と絶縁体層３との密着強度を向上でき、支持基板１
と下側電極層５との密着強度をさらに向上でき、外部端
子１１ａ、１１ｂに過剰な負荷がかかり、外部端子１１
ａ、１１ｂが剥離する場合、その剥離面がほとんど半田
バンプ破壊であって、例えば支持基板１と下側電極５の
界面ではなく、薄膜電子部品の端子電極１１ａ、１１ｂ
の強度を最大限生かすことができ、端子電極の破壊面が
薄膜間であることを抑制できる。
【００４４】図２は、本発明の他の薄膜コンデンサから
なる薄膜電子部品を示すもので、この例では、下側電極
層５と支持基板１との間に接合強化絶縁体層３２が形成
されている。この接合強化絶縁体層３２は、密着強度向
上の点から絶縁体層３と同一材料からなることが望まし
い。
なる薄膜電子部品を示すもので、この例では、下側電極
層５と支持基板１との間に接合強化絶縁体層３２が形成
されている。この接合強化絶縁体層３２は、密着強度向
上の点から絶縁体層３と同一材料からなることが望まし
い。
【００４５】このように下側電極層５と支持基板１との
間に接合強化絶縁体層３２を形成することにより、支持
基板１とその上面の接合強化絶縁体層３２との密着強度
を向上できるとともに、下側電極層５の空隙３１の底面
に接合強化絶縁体層３２が露出し、空隙３１の底面に露
出した接合強化絶縁体層３２と、下側電極層５上に形成
された絶縁体層３との密着強度が更に向上し、これによ
り、支持基板１と絶縁体層３の密着強度が更に向上し、
支持基板１と下側電極層５との密着性を向上できる。
間に接合強化絶縁体層３２を形成することにより、支持
基板１とその上面の接合強化絶縁体層３２との密着強度
を向上できるとともに、下側電極層５の空隙３１の底面
に接合強化絶縁体層３２が露出し、空隙３１の底面に露
出した接合強化絶縁体層３２と、下側電極層５上に形成
された絶縁体層３との密着強度が更に向上し、これによ
り、支持基板１と絶縁体層３の密着強度が更に向上し、
支持基板１と下側電極層５との密着性を向上できる。
【００４６】このような薄膜コンデンサは、基体（母基
板）の表面に形成された表面電極に、外部端子１１ａ、
１１ｂを接合して用いられる。
板）の表面に形成された表面電極に、外部端子１１ａ、
１１ｂを接合して用いられる。
【００４７】尚、本発明での電極層５、７の材料は低抵
抗であり、かつ高温での耐酸化性及び誘電体材料との反
応の小さいＡｕからなる材料であるが、支持基板１との
密着性を上げるために、電極層５、７と支持基板１との
間にＴｉやＣｒに代表される密着層を介在しても良い。
抗であり、かつ高温での耐酸化性及び誘電体材料との反
応の小さいＡｕからなる材料であるが、支持基板１との
密着性を上げるために、電極層５、７と支持基板１との
間にＴｉやＣｒに代表される密着層を介在しても良い。
【００４８】また、上記例では、絶縁体層３を電極層
５、７により挟持した単板型の薄膜コンデンサについて
説明したが、本発明では、絶縁体層と電極層を交互に積
層した積層型の薄膜コンデンサであっても良い。
５、７により挟持した単板型の薄膜コンデンサについて
説明したが、本発明では、絶縁体層と電極層を交互に積
層した積層型の薄膜コンデンサであっても良い。
【００４９】さらに、上記例では、本発明を薄膜コンデ
ンサに適用した例について説明したが、本発明では上記
例に限定されるものではなく、例えば、薄膜インダク
タ、薄膜ＬＣフィルタ、あるいはこれらを複合した薄膜
複合部品に適用しても良い。
ンサに適用した例について説明したが、本発明では上記
例に限定されるものではなく、例えば、薄膜インダク
タ、薄膜ＬＣフィルタ、あるいはこれらを複合した薄膜
複合部品に適用しても良い。
【００５０】
【実施例】電極層および半田拡散防止層の形成はＤＣス
パッタ法を、絶縁体層（誘電体薄膜）はゾルゲル法にて
作製した。
パッタ法を、絶縁体層（誘電体薄膜）はゾルゲル法にて
作製した。
【００５１】先ず、アルミナからなる支持基板上にＴｉ
からなる３ｎｍの密着層を形成し、この密着層の上面
に、０．３μｍのＡｕ層を形成し、下側電極層とした。
からなる３ｎｍの密着層を形成し、この密着層の上面
に、０．３μｍのＡｕ層を形成し、下側電極層とした。
【００５２】フォトリソグラフィ技術を用いて、下側電
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したＰｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3
−ＰｂＴｉＯ3 −ＰｂＺｒＯ3 塗布溶液をスピンコ
ート法を用いて塗布し、乾燥させた後、３８０℃で熱処
理、８１５℃で焼成（熱処理）を行い、膜厚０．７μｍ
のＰｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3 −ＰｂＴｉＯ3 −
ＰｂＺｒＯ3 からなる絶縁体層を形成した。その後フ
ォトリソグラフィ技術を用いて、絶縁体層に貫通孔を形
成した。
極層をパターン加工した。加工された下側電極層に、ゾ
ルゲル法にて合成したＰｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3
−ＰｂＴｉＯ3 −ＰｂＺｒＯ3 塗布溶液をスピンコ
ート法を用いて塗布し、乾燥させた後、３８０℃で熱処
理、８１５℃で焼成（熱処理）を行い、膜厚０．７μｍ
のＰｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3 −ＰｂＴｉＯ3 −
ＰｂＺｒＯ3 からなる絶縁体層を形成した。その後フ
ォトリソグラフィ技術を用いて、絶縁体層に貫通孔を形
成した。
【００５３】次に、絶縁体層の上面に、膜厚３０ｎｍの
Ｔｉからなる密着層を形成し、この密着層上に、膜厚
０．３μｍのＡｕ層を形成し、上側電極層とし、フォト
リソグラフィ技術を用いて、上側電極層および密着層を
加工し、薄膜コンデンサとした。
Ｔｉからなる密着層を形成し、この密着層上に、膜厚
０．３μｍのＡｕ層を形成し、上側電極層とし、フォト
リソグラフィ技術を用いて、上側電極層および密着層を
加工し、薄膜コンデンサとした。
【００５４】この後、膜厚１．５μｍの半田拡散防止層
を形成し、この後、膜厚０．１μｍの半田密着層Ａｕを
形成し、直径１２０μｍの形状にフォトリソグラフィを
用いて加工した。
を形成し、この後、膜厚０．１μｍの半田密着層Ａｕを
形成し、直径１２０μｍの形状にフォトリソグラフィを
用いて加工した。
【００５５】この後、光感光性ＢＣＢを塗布し、露光、
現像を行い、Ａｕからなる半田密着層が露出するよう
に、直径約１００μｍ、深さ１μｍの貫通孔を有する保
護層を形成した。
現像を行い、Ａｕからなる半田密着層が露出するよう
に、直径約１００μｍ、深さ１μｍの貫通孔を有する保
護層を形成した。
【００５６】最後に、スクリーン印刷を用いて、半田密
着層の上にＰｂが６３重量％、Ｓｎが３７重量％からな
る共晶半田ペーストを転写し、リフローを行い、半田バ
ンプからなる外部端子を形成し、図１に示したような薄
膜コンデンサを得た。
着層の上にＰｂが６３重量％、Ｓｎが３７重量％からな
る共晶半田ペーストを転写し、リフローを行い、半田バ
ンプからなる外部端子を形成し、図１に示したような薄
膜コンデンサを得た。
【００５７】得られた薄膜コンデンサの有効電極面積は
１．４ｍｍ2 であり、周波数１ｋＨｚでの静電容量は
約４０ｎＦであった。
１．４ｍｍ2 であり、周波数１ｋＨｚでの静電容量は
約４０ｎＦであった。
【００５８】また、下側電極層の空隙の効果を調べるた
めに、下側電極層の膜厚を変化させた以外は、上記と同
様にして、全電極面積中の空隙の面積比率を変化させ、
空隙の面積比率の異なる薄膜コンデンサを得た。
めに、下側電極層の膜厚を変化させた以外は、上記と同
様にして、全電極面積中の空隙の面積比率を変化させ、
空隙の面積比率の異なる薄膜コンデンサを得た。
【００５９】得られた薄膜コンデンサの半田バンプから
なる外部端子に過剰な負荷をかけて、意図的に外部端子
を剥離させた際、外部端子の破壊モードは全半田バンプ
に対し、９５％以上が半田バンプで破壊しており、残り
の５％は支持基板と下側電極層との界面で、外部端子が
剥離していた。
なる外部端子に過剰な負荷をかけて、意図的に外部端子
を剥離させた際、外部端子の破壊モードは全半田バンプ
に対し、９５％以上が半田バンプで破壊しており、残り
の５％は支持基板と下側電極層との界面で、外部端子が
剥離していた。
【００６０】また、全電極面積中の空隙比率に対する下
側電極層のシート抵抗を求め、その結果を図４に記載し
た。
側電極層のシート抵抗を求め、その結果を図４に記載し
た。
【００６１】さらに、絶縁体層形成前後の薄膜コンデン
サの反り量の差から、下部電極層と絶縁体層の薄膜内部
応力の和を算出し、絶縁体層のみの内部応力を差し引
き、下側電極層の薄膜内部応力を算出し、その結果を図
５に記載した。
サの反り量の差から、下部電極層と絶縁体層の薄膜内部
応力の和を算出し、絶縁体層のみの内部応力を差し引
き、下側電極層の薄膜内部応力を算出し、その結果を図
５に記載した。
【００６２】図４によると、全電極面積に対する空隙面
積の割合が増加するにつれて、下側電極層のシート抵抗
が増加することがわかる。さらに、空隙面積の割合が３
０％を越えたところから、シート抵抗が急激に増加して
おり、高周波領域でのインピーダンスを考慮すると、空
隙面積の割合は３０％以下が望ましいことが判る。
積の割合が増加するにつれて、下側電極層のシート抵抗
が増加することがわかる。さらに、空隙面積の割合が３
０％を越えたところから、シート抵抗が急激に増加して
おり、高周波領域でのインピーダンスを考慮すると、空
隙面積の割合は３０％以下が望ましいことが判る。
【００６３】また、図５によると、空隙の存在により下
側電極層の薄膜内部応力が減少し、減少率が空隙面積の
割合が３０％付近で収束していることが判る。また、空
隙面積の割合が１０％で、薄膜内部応力がほぼ半減して
おり、空隙の効果が顕著に現れていることが判る。
側電極層の薄膜内部応力が減少し、減少率が空隙面積の
割合が３０％付近で収束していることが判る。また、空
隙面積の割合が１０％で、薄膜内部応力がほぼ半減して
おり、空隙の効果が顕著に現れていることが判る。
【００６４】
【発明の効果】以上の詳述したように、本発明によれ
ば、電極層上に絶縁体層を有する薄膜素子の前記電極層
に多数の空隙が形成されているので、例えば、スパッタ
リング法等の薄膜形成法により発生する電極層の残留応
力のベクトルを分散でき、該電極層の内部応力が緩和さ
れ、支持基板と電極層との密着強度を向上できる。
ば、電極層上に絶縁体層を有する薄膜素子の前記電極層
に多数の空隙が形成されているので、例えば、スパッタ
リング法等の薄膜形成法により発生する電極層の残留応
力のベクトルを分散でき、該電極層の内部応力が緩和さ
れ、支持基板と電極層との密着強度を向上できる。
【図１】本発明の薄膜電子部品を示す断面図である。
【図２】下側電極層の平面図である。
【図３】支持基板と下側電極層との間に接合強化絶縁体
層を形成した薄膜電子部品を示す断面図である。
層を形成した薄膜電子部品を示す断面図である。
【図４】全電極面積中の空隙面積の割合に対する下側電
極層のシート抵抗増加率を示すグラフである。
極層のシート抵抗増加率を示すグラフである。
【図５】全電極面積中の空隙面積の割合に対する薄膜内
部応力減少率を示すグラフである。
部応力減少率を示すグラフである。
１・・・支持基板 ３・・・絶縁体層 ５・・・下側電極層 ７・・・上側電極層 ３１・・・空隙 ３２・・・接合強化絶縁体層 Ａ・・・薄膜素子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB06 AC04 AC05 AC09 AC10 AE00 AE03 AG00 AG01 AH01 AH03 AH08 AH09 AJ01 AJ02 AZ01 5E082 AB03 BB05 BC32 BC33 CC03 EE05 EE16 EE18 EE23 EE37 EE47 FG03 FG04 FG26 FG27 FG42 FG46 FG54 GG01 GG11 HH43 HH47 KK01 KK07 MM24 PP10
Claims (6)
- 【請求項１】支持基板と、該支持基板上に設けられ、電
極層上に絶縁体層を有する薄膜素子とを具備するととも
に、前記電極層に多数の空隙が形成されていることを特
徴とする薄膜電子部品。 - 【請求項２】電極層の空隙内に絶縁体層の絶縁材料が充
填されていることを特徴とする請求項１記載の薄膜電子
部品。 - 【請求項３】電極層の空隙は該電極層面積中１０〜３０
％であることを特徴とする請求項１または２記載の薄膜
電子部品。 - 【請求項４】支持基板と電極層との間に接合強化絶縁体
層が形成されていることを特徴とする請求項１乃至３の
うちいずれかに記載の薄膜電子部品。 - 【請求項５】薄膜素子の電極層はＡｕからなることを特
徴とする請求項１乃至４のうちいずれかに記載の薄膜電
子部品。 - 【請求項６】基体の表面および／または内部に、請求項
１乃至５のうちいずれかに記載の薄膜電子部品を設けて
なることを特徴とする基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092187A JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000092187A JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284482A true JP2001284482A (ja) | 2001-10-12 |
| JP3681951B2 JP3681951B2 (ja) | 2005-08-10 |
Family
ID=18607553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092187A Expired - Fee Related JP3681951B2 (ja) | 2000-03-29 | 2000-03-29 | 薄膜電子部品および基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3681951B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624500B2 (en) * | 2000-11-30 | 2003-09-23 | Kyocera Corporation | Thin-film electronic component and motherboard |
| JP2009135310A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
-
2000
- 2000-03-29 JP JP2000092187A patent/JP3681951B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624500B2 (en) * | 2000-11-30 | 2003-09-23 | Kyocera Corporation | Thin-film electronic component and motherboard |
| JP2009135310A (ja) * | 2007-11-30 | 2009-06-18 | Tdk Corp | 薄膜コンデンサ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3681951B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624501B2 (en) | Capacitor and semiconductor device | |
| JP4211210B2 (ja) | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 | |
| JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
| JP5463908B2 (ja) | キャパシタ搭載インターポーザ及びその製造方法 | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| CN105814687B (zh) | 半导体封装及其安装结构 | |
| JP2007234843A (ja) | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 | |
| US6624500B2 (en) | Thin-film electronic component and motherboard | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| JP4447881B2 (ja) | インターポーザの製造方法 | |
| JPH0547586A (ja) | コンデンサ部品 | |
| JP3709117B2 (ja) | 薄膜電子部品および基板 | |
| JP3967964B2 (ja) | 薄膜電子部品 | |
| JP2001185444A (ja) | 薄膜電子部品 | |
| JPH10294421A (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2001284168A (ja) | 薄膜電子部品および基板 | |
| JP4009078B2 (ja) | 薄膜電子部品 | |
| JP2001284482A (ja) | 薄膜電子部品および基板 | |
| JP2002075782A (ja) | 薄膜コンデンサ | |
| JP2001345234A (ja) | 薄膜電子部品および積層薄膜電子部品並びに基板 | |
| JP3652281B2 (ja) | 薄膜電子部品および基板 | |
| JP3572228B2 (ja) | 薄膜電子部品 | |
| JP2001345232A (ja) | 薄膜電子部品および基板 | |
| JP2006147819A (ja) | 薄膜キャパシタ、その製造方法、及び、半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |