JP2001284357A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】ダミー配線部を追加して不正コピー、パターン
解析を困難にする。 【解決手段】半導体基板と、この半導体基板に形成され
る複数の回路素子間を接続するため、この半導体基板上
に形成された複数の多層メタル配線層とで構成され、メ
タル配線層のうち上層部のメタル配線層には、このメタ
ル配線層に形成された実配線パターン２４，２８の空き
領域３６，３８を利用して多数のダミー配線部５０，５
２が形成される。ダミー配線部としては実配線パターン
のコンタクトパターンと類似するか、実配線パターンと
類似する疑似配線パターンを利用する。ダミー配線部が
あるので、実配線パターンとダミー配線パターンとを峻
別することが困難になり、これによって光学的なリバー
スエンジニアリングによる不正コピーや、不正使用目的
の回路解析を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、多層配線層を有
するＬＳＩチップなどに適用できる半導体装置に関す
る。詳しくは、多層配線層に形成された実配線パターン
の空き領域を利用して、ダミー配線部を形成することに
よって、光学的なリバースエンジニアリングによる不正
コピーや、不正使用目的の回路解析を防止できるように
したものである。

【０００２】

【従来の技術】正当な権利を有さない企業や個人が、特
定の半導体チップの内容を不正に解析するいわゆるリバ
ースエンジニアリングが横行し、機能同等品を無断で製
造、販売するケースが後を絶たない。これらの海賊業者
は機能同等品を不正にコピーすることで、正当な権利を
有さないまま正規機器のコピー品、いわゆる海賊品を不
正に販売したり、半導体チップに埋め込まれたコピー防
止回路に対する回避装置を開発し、正規機器上でのみ動
作するはずの正規のコンテンツを不正にコピーして販売
しているケースが多く見受けられるようになってきた。

【０００３】このようなリバースエンジニアリングの攻
撃を防御するために半導体チップ表面からの解析を困難
にする工夫がなされている。その手法の代表的なもの
は、多層メタル配線構造とすることである。多層メタル
配線化とすることによって顕微鏡による配線構造の解析
を困難にさせている。

【０００４】多層メタル配線法を図８を参照して説明す
る。図８は多層配線層を有したＬＳＩチップ１０の断面
図であって、極めて大まかな概念図である。このＬＳＩ
チップ１０は半導体基板（Ｎ型若しくはＰ型のサブスト
レート）１２を有し、その表面側より、同種若しくは異
種の回路素子１６，１８が多数形成されて、回路素子部
１４が構成される。回路素子部１４には多数のトランジ
スタ、ダイオード、抵抗層、コンデンサ素子、さらには
インシュレータ２０などが超高密度に集積するように形
成されている。

【０００５】半導体基板１２の表面側には多層構成の複
数の配線層が形成される。通常は４層以上の場合が多い
が、図の例では２層構造のものを例示する。第１層２２
は半導体基板１２の表面にＳｉＯ2のような所定の厚み
を有する絶縁層２３が設けられ、この絶縁層２３の表面
にアルミなどを使用した第１のメタル配線層（実配線パ
ターン層）２４が蒸着などの手法を用いて形成される。
そしてこの第１のメタル配線層２４と回路素子部１４と
の電気的な接続を図るために適当な個所に複数のスルホ
ール２６が形成されており、これによって回路素子部１
４とのコンタクトがとられる。

【０００６】第１層２２の上面にはさらに第２層２８が
同様な手法によって形成される。つまり、適当な厚みの
絶縁層２９を設け、この絶縁層２９の表面に第２のメタ
ル配線層３０が形成される。第２のメタル配線層３０も
実配線パターンであって、第１層２２に設けられた第１
のメタル配線層２４あるいはその下の回路素子部１４と
の間のコンタクトをとるため、複数のスルホール３２が
形成される。第２層２８の表面はＳｉＯ2などの保護層
３３によって被覆される。

【０００７】第１層２２および第２層２８に設けられた
実配線パターンの一例を図９以下に示す。図９に示す第
１層２２に形成される第１のメタル配線層２４として
は、図のように、主として横方向の配線を主体としたメ
タル層の配線パターンを示す。

【０００８】この第１層２２に積層する第２層２８に設
けられる第２のメタル配線層３０としては図１０のよう
に、縦方向を主体としたメタル層の配線パターンを示
す。第１と第２のメタル配線層２４，３０を重ねると図
１１のようになる。

【０００９】このように多層配線構造とすることによっ
て、チップ面積を小型にできることに加え、多層化によ
ってメタル配線層の解析を困難にしている。

【００１０】他の手法としては半導体チップの最上層部
（図８では保護層３３）の全面をメタル層で覆ってしま
う方法が考えられる。この保護層３３によって顕微鏡に
よる光学的なパターン解析や回路解析を困難にしてい
る。

【００１１】

【発明が解決しようとする課題】しかし、第１の手法で
ある多層メタル配線の場合であっても、２焦点顕微鏡を
使用して第１層２２や第２層２８に形成されたメタル配
線層２４，３０などを観察すると、これら複数のメタル
配線層２４，３０を同時に観測できてしまうので、各層
のメタル配線状態を解析できることになる。したがっ
て、多層メタル配線手法もあまり効果がない。

【００１２】また、このような顕微鏡を使用しないでも
上層のみを溶解させる手法を利用して、各層ごとにメタ
ル配線パターンを解析する手法も出現しているから、多
層メタル配線方法も有効な防止手段とは言い難い。

【００１３】第２の手法であるメタル層で最上層を覆う
ものでは、これもエッチングによって最上層のみを溶解
する事ができるので、エッチング解析に対して無防備と
なってしまう。さらにこのように専用の配線層を追加す
ることは、半導体製造プロセスに関してマスクの枚数や
製造工程数が増えることになるので、コストアップを招
来する問題を持っている。

【００１４】そこで、この発明はこのような従来の課題
を解決したものであって、多層メタル配線構造の半導体
装置において、各メタル配線層にダミー配線部を埋め込
むことによって、光学的あるいは化学的なメタル配線層
の解析を困難にして、不正コピーや不正な回路解析を防
護できるようにした半導体装置を提案するものである。

【００１５】

【課題を解決するための手段】上述の課題を解決するた
め、請求項１に記載したこの発明に係る半導体装置で
は、半導体基板と、この半導体基板に形成される複数の
回路素子間を接続するため、この半導体基板上に形成さ
れた複数の多層メタル配線層とで構成され、上記メタル
配線層のうち上層部のメタル配線層には、このメタル配
線層に形成された実配線パターンの空き領域を利用して
多数のダミー配線部が形成されたことを特徴とする。

【００１６】この発明では、多層配線層として機能する
メタル配線層（第１層あるいは第２層）に形成された実
配線パターンの空き領域を利用して多数のダミー配線部
が形成される。このダミー配線部を上下のメタル配線層
に形成する。上下のメタル配線層は重なり合っているの
で、ダミー配線部があたかもそのメタル配線層のコンタ
クトパターンとして機能しているように観測されたり、
ダミー配線部そのものが実配線パターンと同じものと判
断する可能性が高くなる。これは実配線パターンと同じ
ようなパターン配線と見られる可能性が高いからであ
る。したがって実配線パターンの解析が困難になり、不
正コピーの横行や不正使用目的の回路解析の横行などを
抑止できるなどの効果がある。

【００１７】

【発明の実施の形態】続いて、この発明に係る多層配線
構造を有する半導体装置の一実施の形態を図面を参照し
て詳細に説明する。この発明においても、半導体装置と
しては、多層配線構造を採用したＬＳＩチップなどの半
導体装置を例示する。

【００１８】図１はこの半導体装置１０の断面図であっ
て、図８の従来例と同様に極めて概念的な図となってい
る。

【００１９】この半導体装置１０も、半導体基板１２
と、この半導体基板１２に形成された多数の回路素子部
１４と、複数の回路素子間の電気的な接続を図るための
複数の配線層で構成される。図１の場合も説明の便宜上
多層配線層としては２層構造を例示する。

【００２０】図１に示すＬＳＩチップ１０においても、
シリコンなどの半導体基板１２を有し、その表面側に多
数の回路素子が高密度に組み込まれて回路素子部１４が
構成される。この回路素子部１４に対するパターン接続
用として第１層２２と第２層２８が設けられる。第１層
２２は所定の厚みを有したＳｉＯ2などの絶縁層２３
と、その上面に形成された第１のメタル配線層（実配線
パターン）２４とで構成され、絶縁層２３には回路素子
部１４とのコンタクトをとるため複数のスルホール２６
が穿設されている。同様に、第２層２８もＳｉＯ2から
なる絶縁層２９が設けられ、そしてその上面に第２のメ
タル配線層（実配線パターン）３０が蒸着およびエッチ
ング処理などの手法によって形成される。

【００２１】この発明では、これら第１層２２および第
２層２８のそれぞれに形成された実配線パターンである
メタル配線層２４，３０の空き領域を利用してダミー配
線部（４０，４２）が形成される。

【００２２】ダミー配線部としては少なくとも２種類の
配線形態が考えられる。第１のダミー配線部は、実配線
パターンに設けられたコンタクトパターン部と同一形状
をなすタイル状パターン部を複数空き領域に埋め込むよ
うにして形成する場合であり、第２のダミー配線部とし
ては、実配線パターンと同じような疑似配線パターン層
を、複数同じく空き領域に埋め込んで形成する場合であ
る。

【００２３】図２〜図４の実施形態は、タイル状パター
ン部を用いた場合であり、図５〜図７に示す実施の形態
は、ダミー配線パターン部を用いた場合である。以下説
明する実施の形態は、２層構造の半導体装置に適用した
場合であり、しかも第１のメタル配線層２４は主として
横方向の配線を主体としたメタル配線層であるのに対し
て、第２のメタル配線層３０は主として縦方向の配線を
主体としたメタル配線層となされた半導体装置（ＬＳＩ
チップ）１０に適用した場合を説明する。したがってメ
タル配線層２４，３０のパターンは従来例として説明し
た図９および図１０に示すパターンとする。

【００２４】第１層２２に形成された第１のメタル配線
層２４から図２を参照して説明する。図２は第１のメタ
ル配線層２４（図９）に存在する空き領域（隙間）３６
を利用して、一定のルールに基づいて実配線パターンの
コンタクトパターンと同一若しくは近似したパターンに
選ばれたタイル状パターン部４０が複数、挿入される。
図２の場合には各メタル配線層２４ａ，２４ｂ，２４
ｃ，・・・によって挟まれた空き領域３６がほぼ均一に
埋め尽くされるように、複数のタイル状パターン部４０
が形成される。

【００２５】タイル状パターン部４０を形成する上述し
た一定のルールとは、この半導体装置１０の製造プロセ
スにおいて適応されるデザインルール（メタル配線層形
成ルール）の範囲内において、空き領域３６に同一形状
のダミーパターンを埋め込むルールを言う。

【００２６】このタイル状パターン部４０の埋め込み
は、通常のレイアウト設計が終了した後に、専用のソフ
トウエアを利用して自動的に生成する。若しくは手動で
生成する。ただし、タイル状パターン部４０をどのよう
に埋め込むかが決定されたときには、同一のマスクを利
用して図２全体の配線パターンを、タイル状パターン部
４０を含めて一挙に形成できるから、タイル状パターン
部４０を設けることによる製造工程数の増加はない。

【００２７】ダミー配線部は第２層２８においても、実
配線パターンの空き領域を利用して埋め込まれる。図３
はその一実施の形態を示すもので、縦方向に配列された
複数のメタル配線層３０（３０ａ，３０ｂ，・・・）の
空き領域３８に、図２と同様に、同一形状をなす複数の
タイル状パターン部４２が一定のルールに基づいて埋め
込まれる。

【００２８】ここに、一定のルールとは、上述したと同
様にこの半導体装置１０の製造プロセスにおいて適応さ
れるデザインルール（メタル配線層形成ルール）の範囲
内において、空き領域３８に同一形状のダミーパターン
を埋め込むルールを言う。

【００２９】このようなルールにしたがってタイル状パ
ターン部４２を空き領域３８内に複数埋め込むと、全体
としては図３のような配線パターンとなる。したがって
第１層２２と第２層２８とを重ね合わせると、図４のよ
うな配線パターンとなる。

【００３０】第１層２２に形成されるタイル状パターン
部４０と、第２層２８に形成されるタイル状パターン部
４２とは、完全に重ならないようにレイアウトされた例
が図４の例であるが、完全に重複するようにタイル状パ
ターン部４０と４２を配置することも可能である。

【００３１】この配線パターンを図１１に示した従来の
配線パターンと比較すれば明らかなように、この発明に
よる場合の方が配線の込み具合が遙かに多い。したがっ
て図９よりは図２の方が、あるいは図１０よりは図３の
方が、配線パターンを解析する難度が格段に高くなる。
これはダミー配線部４０，４２のパターン形状が、実配
線パターンに設けられたコンタクトパターンの形状と類
似しているために、２焦点の顕微鏡などを使用して光学
的にメタル配線層を解析しようとしても、どのメタル配
線層が正規のメタル配線層であるかを判別するのが困難
になるからである。

【００３２】図５以下はダミー配線部として疑似配線パ
ターンを使用した場合の実施の形態を示す。すなわち、
ダミー配線部としては実配線パターンと同一若しくは類
似するパターンとなされた疑似配線パターンを用いる。
この疑似配線パターンがそれぞれの空き領域に埋め込ま
れる。

【００３３】この実施の形態においても、第１のメタル
配線層２４としては図９に示した横方向の配線を主体と
したメタル配線層が形成されたものが使用され、第２の
メタル配線層３０としては図１０に示す縦方向の配線を
主体としたメタル配線層が形成されたものが使用された
多層配線層に適用した場合である。

【００３４】この実施の形態でも、第１層２２における
実配線パターン２４（２４ａ，２４ｂ，２４ｃ，・・
・）の空き領域３６内に、一定のルールに基づいて実配
線パターン２４に類似した疑似配線パターン（騙し配線
パターン）よりなるダミー配線部５０（５０ａ，５０
ｂ，５０ｃ，・・・）が埋め込まれる。

【００３５】図５の例では、実配線パターン２４として
直線パターンの他に、分岐パターンを持った直線パター
ンや、屈曲パターンがレイアウトされているが、疑似配
線パターンとしては直線パターンのみが使用されてい
る。もちろん実配線パターンと同様に、空き領域３６の
形に応じて分岐パターンをもった直線パターンや屈曲パ
ターンを使い分けてダミー配線部５０を構成することも
できる。

【００３６】上述した一定のルールとは、半導体製造プ
ロセスにおいて適応されるデザインルール（メタル配線
層形成ルール）の範囲内において、空き領域に、埋め込
むべき領域に存在する正規配線パターンと類似する形状
の疑似配線パターンを埋め込むルールを言う。

【００３７】この疑似配線パターンの生成および埋め込
みは、通常のレイアウト設計が終了した後に、専用のソ
フトウエアを利用して自動的に生成する。若しくは手動
で生成する。疑似配線パターンの埋め込みは実配線パタ
ーンと同一工程で行うことができるから、疑似配線パタ
ーンを埋め込むための専用の工程は要らない。

【００３８】疑似配線パターンは、第２層２８において
も、図６のように上述したのと同じルールに基づいて実
配線パターン３０に類似した疑似配線パターン（騙し配
線パターン）よりなるダミー配線部５２（５２ａ，５２
ｂ，５２ｃ，・・・）が、空き領域３８内に埋め込まれ
る。

【００３９】図６の実施の形態では、空き領域３８の形
に応じて分岐パターンをもった直線パターンや屈曲パタ
ーンからなる疑似配線パターンを使用してダミー配線部
５０が構成される。

【００４０】第１層２２と第２層２８とを重ね合わせ、
これを上から透視したとすると、図７のような配線パタ
ーンとなる。これらの配線パターンを比較すれば明らか
なように、ダミーパターンのない図９や図１０に比べ
て、図５あるいは図６の方が、配線の込み具合が遙かに
多くなっていることが判る。したがって図９よりは図５
の方が、あるいは図１０よりは図６の方が、配線パター
ンを解析する難度が遙かに高くなる。

【００４１】これは疑似配線パターンのパターン形状
が、実配線パターンのパターン形状と類似しているため
に、２焦点の顕微鏡などを使用して光学的にメタル配線
層を解析しようとしても、どのメタル配線層が正規の配
線層であるかを判別するのが困難になるからである。そ
して、タイル状のダミーパターンを使用する場合より
も、配線パターン自体が非常に複雑に入り組んでいるか
ら、図４の場合よりもパターン解析、回路解析が困難に
なる。

【００４２】この疑似配線パターンを利用する場合に
は、エッチングなどの化学的手段を使用しても正規の配
線パターンを解析するのが困難になりなるから、不正コ
ピーなどを防止するための対抗手段として極めて有効で
ある。

【００４３】このように、この発明によれば、元々通常
のメタル配線層の空き領域にダミー配線部を追加するだ
けであるから、エッチング処理するためのマスクの枚数
や製造時のプロセス数の増加がない。したがって、製造
コストや製造ＴＡＴ（Turn Around Time）にはいっさい
影響しない。

【００４４】さらに一般的にメタル配線層の空き領域を
メタル層で埋めることは多層配線プロセスにおいて最も
重要である層表面の平坦化にも寄与することになる。ダ
ミー配線層を埋め込むことによってメタル表面の凹凸が
少なくなるからである。通常この課題に対処するために
化学的機械研磨（ＣＭＰ）と呼ばれる特殊行程を適応し
ているので、ダミー配線層の追加によってこの特殊行程
を省くことができる場合があるからである。

【００４５】この特殊行程を省ければ、半導体製造プロ
セスにおいて、固定費、製造工程数ともに低減できるこ
とになるから、大幅なコストダウンにつながることにな
る。

【００４６】

【発明の効果】以上説明したように、この発明ではメタ
ル配線層の空き領域にダミー配線層を付加し、好ましく
はこれを多層配線構造としたものである。これによれ
ば、以下のような効果が得られる。 （１）ダミー配線層があるために、不正コピーを目的と
した顕微鏡などによる光学的な解析をきわめて困難にす
ることができる。 （２）化学的エッチングを手法とした不正解析にも対処
できる。 （３）メタル配線層の空き領域を利用してダミー配線層
を追加するので、マスク枚数や工程数ともに増加しない
ので、コストアップなしに不正コピーなどに対処できる
高い防御性を発揮できる。 （４）メタル配線層の空き領域にダミー配線層を追加す
ることによって、メタル配線層表面の平坦化を達成でき
るから、ＣＭＰなどの表面平坦化処理工程を省くことも
可能であり、この行程が省ける場合には、半導体製造プ
ロセスにおける固定の製造費や製造工程数ともに削減で
きるから半導体製造費の大幅なコストダウンを図ること
ができる。

【００４７】したがってこの発明に係る半導体装置は、
多層配線構造を採用したＬＳＩや超ＬＳＩなどの半導体
チップに適用して極めて好適である。

【図面の簡単な説明】

【図１】この発明に係る半導体装置を多層配線構造の半
導体装置に適用したときの一実施の形態を示す概念的な
説明に使用される断面図である。

【図２】多層配線構造の半導体装置に適用したときの一
実施の形態を示す第１層の配線パターン図である。

【図３】同様に、この発明を適用した第２層の配線パタ
ーン図である。

【図４】第１層と第２層とを重ね合わせたときの配線パ
ターンの透視図である。

【図５】この発明に係る半導体装置を多層配線構造の半
導体装置に適用したときの他の実施の形態を示す第１層
の配線パターン図である。

【図６】同様に、この発明を適用した第２層の配線パタ
ーン図である。

【図７】第１層と第２層とを重ね合わせたときの配線パ
ターンの透視図である。

【図８】従来の多層配線構造の半導体装置における概念
的な説明に使用される断面図である。

【図９】この多層配線構造の半導体装置に設けられた第
１層の配線パターン図である。

【図１０】同様に、第２層の配線パターン図である。

【図１１】第１層と第２層とを重ね合わせたときの配線
パターンの透視図である。

【符号の説明】

１０・・・半導体装置（ＬＳＩチップ）、１２・・・半
導体基板、１４・・・回路素子部、２２・・・多層配線
用の第１層、２４・・・第１のメタル配線層（実配線パ
ターン）、２８・・・第２層、３０・・・第２のメタル
配線層、４０，４２・・・ダミー配線部（タイル状パタ
ーン部）、５０，５２・・・ダミー配線部（疑似配線パ
ターン）

Claims (5)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、この半導体基板に形成さ
   れる複数の回路素子間を接続するため、この半導体基板
   上に形成された複数の多層メタル配線層とで構成され、 上記メタル配線層のうち上層部のメタル配線層には、こ
   のメタル配線層に形成された実配線パターンの空き領域
   を利用して多数のダミー配線部が形成されたことを特徴
   とする半導体装置。
2. 【請求項２】 上下に位置するメタル配線層のそれぞれ
   に上記ダミー配線部を形成するときには、上下のダミー
   配線部が完全には重ならないように、相互の位置関係が
   選定されたことを特徴とする請求項１記載の半導体装
   置。
3. 【請求項３】 上記ダミー配線部は、同一形状をなす複
   数のタイル状パターン部で構成されたことを特徴とする
   請求項１記載の半導体装置。
4. 【請求項４】 上記ダミー配線部は、上記実配線パター
   ンと同一又は類似するダミー配線パターンであることを
   特徴とする請求項１記載の半導体装置。
5. 【請求項５】 上記ダミー配線部は、上記実配線パター
   ンのコンタクト部のパターンと同一のコンタクトパター
   ン部であることを特徴とする請求項３記載の半導体装
   置。