JP2001281676A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP2001281676A JP2001281676A JP2000092479A JP2000092479A JP2001281676A JP 2001281676 A JP2001281676 A JP 2001281676A JP 2000092479 A JP2000092479 A JP 2000092479A JP 2000092479 A JP2000092479 A JP 2000092479A JP 2001281676 A JP2001281676 A JP 2001281676A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- layer
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
製した一方部材と、マザーガラス上に電極と配向層とを
順次積層してなる他方部材とを表示領域ではシール部に
て、さらに非表示領域ではダミー部材でもって貼り合わ
せ、ついで双方のマザーガラスを非表示領域にて切断す
る液晶表示装置の製造方法。 (a)マザーガラス上の各表示領域に着色層を、さらに
各表示領域間の非表示領域にダミー層を形成する。
(b)上記各表示領域の着色層上に電極を被覆する。
(c)上記電極上に配向膜を積層する。
Description
マチック液晶を用いたメモリー性双安定型液晶表示装置
など液晶層の厚みが小さく、面内にて均一化が求められ
る液晶表示装置の製造方法に関するものである。
均一化が求められる液晶表示装置が市場のニーズとして
ある。このような液晶表示装置として、たとえばカイラ
ルネマチック液晶を用いたメモリー性双安定型液晶表示
装置の技術が提案されている(特開平7−248485
号公報参照)。
リセットパルスと選択パルスとの間に遅延時間を導入し
た信号波形を設け、これによって遅延時間を短縮させる
というものである。
態(0°あるいは360°)への移行にはバックフロー
現象が関係していると言われるが、この現象を最大限に
生かすために、リセットパルスと選択パルスとの間にイ
ンターバルを設けるというものであって、これによって
準安定状態へ移行しやすくなり、その結果、マトリック
ス駆動の1ラインあたりの書き込み時間(選択時間)が
短縮され、フリッカーレスのハイデューティな単純マト
リックス駆動を実現しようとするものである。
双安定型液晶表示装置は、液晶層厚を狭くするほどに、
選択時間が短縮できるので、液晶層厚を相当に小さくす
るとともに、その液晶層厚を液晶表示領域にわたって均
一にそろえる必要がある。
材とを貼り合わせるに際し、表示領域および非表示領域
の双方の基板全面に同一径の球形スペーサを配している
にもかかわらず、基板に歪みが生じ、シール部が均一に
押しつぶされずに硬化してしまい、これにより、表示領
域のシール部近傍は層厚が大きくなる傾向にあり、その
結果、表示領域内を所望とおりの薄さの厚みでもって、
液晶層厚を均一に設定することがむずかしかった。
P,P‘より説明する。信号電極部材と走査電極部材の
双方はマザーガラスより分断作成するが、このマザーガ
ラスより6個の液晶表示装置P,P‘が得られる場合を
説明する。
あり、図5は図4に示す切断面線b−b‘による概略断
面図である。また、図6についても図4に示す切断面線
b−b‘による液晶表示装置P‘の概略断面図である。
の上に信号電極2と配向膜3とを順次積層形成し、これ
により、信号電極部材4をなす。また、透明基板5の上
にカラーフィルタ用の着色層6と遮光層7とを形成し、
これらの上にオーバーコート層8、走査電極9、配向膜
10とを順次積層し、これによって走査電極部材11と
なす。そして、信号電極部材4と走査電極部材11とを
液晶層12を介して、シール部13およびダミーシール
部14により貼り合わせる。15はスペーサ、16は表
示領域である。
を切断する前であれば、信号電極部材4と走査電極部材
11とを貼り合わせるに際し、シール部13を押しつぶ
すことで、基板に歪みが生じ、これにより、表示領域1
6のシール部13近傍は層厚が大きくなっていた。
たが、これに代えて図6に示す液晶表示装置P‘のよう
に柱状スペーサ17を形成しても同様な課題がある。な
お、同図において図4と同一箇所には同一符号を記す。
シール部が当る部分に深さ1.5μm程度の溝をフッ化
水素等を用いてエッチング処理でもって形成する技術が
提案されている(特開平8−211395号参照)。
とで生産コストが上がり、しかも、高い精度にて溝を形
成することがむずかしく、溝全体を均一な深さにできな
いという課題がある。
さい液晶表示装置において、その層厚を表示領域全体に
わたり均一化するとともに、生産コストを低減せしめた
液晶表示装置の製造方法を提供することにある。
くして、フリッカーレスのハイデューティな単純マトリ
ックス駆動を実現したメモリー性双安定型の液晶表示装
置の製造方法を提供することにある。
均一にして色ムラのない高品質な液晶表示装置の製造方
法を提供することにある。
製造方法は、順次下記(a)〜(c)の各工程を経て作
製した一方部材と、マザーガラス上に電極と配向層とを
順次積層してなる他方部材とを表示領域の外周部ではシ
ール部にて、さらに非表示領域ではダミー部材でもって
貼り合わせ、ついで双方のマザーガラスを非表示領域に
て切断する液晶表示装置の製造方法。 (a)マザーガラス上の各表示領域に着色層を、さらに
各表示領域間の非表示領域にダミー層を形成する。 (b)上記各表示領域の着色層上に電極を形成する。 (c)上記電極上に配向膜を形成する。
9によって本発明の液晶表示装置A、Bの製造方法を詳
述する。
一方部材である走査電極部材の双方はマザーガラスから
なるが、1個のマザーガラスより分断作成することで6
個の液晶表示装置A、Bを作製する場合を例示する。
図3はそれぞれ図1に示す切断面線a−a‘による概略
断面図である。また、図7〜図9はいずれも工程図であ
る。なお、図4および図5に示す液晶表示装置と同一箇
所には同一符号を付す。液晶表示装置Aの製法 図1と図2と図7により本発明の液晶表示装置Aの製法
を述べる。
(たとえば300×360mm)である透明基板1の上
にITOなどからなる膜をスパッタリング法や蒸着にて
成膜し、ついでフォトリソグラフィにより一方に配列し
た多数の信号電極2を形成する。そして、この信号電極
2の上にポリイミド樹脂からなる樹脂を塗布でもって被
覆形成し、ついで一方向にラビング処理し、これによっ
て配向膜3となす。
16に対し、それぞれ外周にそってシール部13を形成
する。このシール部13の形成と同時に、前記ダミー部
材であるダミーシール部14aも各表示領域16の間の
非表示領域に形成する。このダミーシール部14aはシ
ール部13と同じ材料にて設ければよい。たとえば、エ
ポキシ系樹脂やアクリル系樹脂等の熱硬化樹脂あるいは
紫外線硬化樹脂などがある。
(a)〜(b)の各工程を含む工程でもって作製する。(a)工程 マザーガラス(たとえば300×360mm)である透
明基板5を用意する。そして、透明基板5の上にクロム
やアルミニウム、銀などの金属膜を形成し、その後にフ
ォトリソグラフィにて所定のパターンからなる遮光膜7
(層厚1000Å〜3000Å)を設ける。このような
金属膜の遮光膜7に代えて黒色樹脂からなる遮光膜7
(層厚1.3〜1.5μm)を塗布形成してもよい。
ていない領域にカラーフィルタ用の着色層6(層厚1.
3〜1.5μm)を形成する。この着色層6は顔料分散
方式、すなわちあらかじめ顔料(赤、緑、青)により調
合された感光性レジストを基板上に塗布し、フォトリソ
グラフィにより形成する。
形成する。たとえば、アクリル系感光ポリマー、ポリイ
ミド系感光ポリマーなどからなるレジストを塗布し、フ
ォトマスクを用いて露光し、現像することで、非表示領
域の上に遮光膜7もしくは着色層6とほぼ同じ厚みにな
るようにダミー層18を形成する。
との上にアクリル系樹脂からなるオーバーコート層8を
スピンナー方式で塗布し形成する。(b)工程 この工程においては、ITOなどからなる膜をスパッタ
リング法や蒸着にて成膜し、ついでフォトリソグラフィ
により一方に配列した多数の走査電極9を形成する。な
お、オーバーコート層8とITOなどからなる膜との間
に、密着性を向上させるために、SiO2やSiNから
なる層を形成する方が望ましい。(c)工程 そして、この走査電極9の上にポリイミド樹脂からなる
樹脂を塗布でもって被覆形成し、ついで一方向にラビン
グ処理し、これによって配向膜10となす。なお、走査
電極9は非表示領域にも同時形成するが、表示領域16
内の電極とは電気的に絶縁する。しかる後に樹脂からな
る球状のスペーサ15を多数個散布する。
信号電極部材4と走査電極部材11とを層厚1.5μm
の液晶層12(室温でネマチック相を呈する液晶組成物
「E.Merck社製ZLI−1557」に光学活性添
加物「E.Merck社製S−811」を加えてヘリカ
ルピッチPを2.7μmに調整したもの)を介して、シ
ール部13およびダミーシール部14aにより貼り合わ
せる。
ス基板を圧着し、非表示領域にて分断し、個々の液晶表
示装置Aに対しシール部13の一部の開孔より液晶材を
注入し、しかる後に、その注入口を封止する。この分断
部位は、シール部13とダミーシール部14aとの間に
する。
遮光膜7もしくは着色層6とほぼ同じ厚みになるように
ダミー層18を形成したことで、信号電極部材4と走査
電極部材11とを貼り合わせるに際し、シール部13や
ダミーシール部14aが均等に押しつぶされ硬化できる
ため、基板に歪みが生じなくなる。
ば、さらに信号電極部材4と走査電極部材11のそれぞ
れの外側に偏光板を配設した構成であって、そして、カ
イラルネマチック液晶からなる液晶層13は初期状態で
ねじれ構造を有し、その初期状態にフレデリクス転移を
生じさせる電圧を印加した後に印加される電圧差によっ
て初期状態とは異なる2つの準安定状態を有するように
なしたメモリー性双安定型となる。
(=180°)に対してφ0+π(=360°)のねじ
れ状態が暗状態となるような両偏光板の位置関係(クロ
スニコル)にした場合に、明状態はツイスト角φ0−π
(=0°)である。
置Aに対し、図10に示すように不安定状態(不安定領
域)を挟んで0°と360°との間でスイッチングす
る。
合、初期状態にフレデリクス転移を生じさせる電圧を印
加した後の選択電圧をV1より低くすると360°状
態、V2にまで高くすると0°状態、そして、Vl〜V
2との間にすると0°と360°が混在した不安定状態
が生じる。
初期状態でのツイスト角φ0(180°)に対してφ0+
π(360°)のねじれ状態が暗状態、φ0−π(0
°)の状態が明状態であるとすると、不安定状態は2つ
の状態(明状態と黒状態)が混在しており、白〜黒の間
の状態を示す。また、このように2つの準安定状態を利
用するスイッチングは、図10に示すように選択電圧を
V3、V4にした関係を利用しても同様におこなわれ
る。
駆動を図11により述べる。走査電位をVS、信号電位
をVdとすると、0°状態を発現させるための選択パル
ス値(選択電圧)V1(=±|VS+Vd|)と、36
0°状態を発現させるための選択パルス値(選択電圧)
V2(=±|VS−Vd|)に対して、V2−V1=2
Vdとなる。そして、不安定領域の幅△1、△2の値に
おいて、2Vd>△1、△2の条件が満たされると、3
60°/0°状態が発現し、マトリクス駆動できる。液晶表示装置Bの製法 前記液晶表示装置Aにおいては、信号電極部材4と走査
電極部材11とを多数のスペーサ15を介して貼り合わ
せたが、これに代えて柱状スペーサを設けている。そし
て、非表示領域上のダミーシール部14aが前記ダミー
部材である。なお、液晶表示装置Aと同一箇所には同一
符号を付す。
前の断面図であり、図8は製造工程を示す。
Aと同じ製法であり、マザーガラス(たとえば300×
360mm)である透明基板1の上に一方に配列した多
数の信号電極2を形成し、この信号電極2の上にポリイ
ミド樹脂からなる樹脂を塗布でもって被覆形成し、つい
で一方向にラビング処理し、これによって配向膜3とな
す。そして、6個の表示領域16に対し、同時にシール
部13とダミーシール部14aを形成する。
(a)〜(b)の各工程を含む工程でもって作製する。(a)工程 マザーガラス(たとえば300×360mm)である透
明基板5の上にクロムやアルミニウム、銀などの金属膜
(層厚1000〜3000Å)、あるいは黒色樹脂(層
厚1.3〜1.5μm)などからなる遮光膜7を設け、
そして、遮光膜7が形成されていない領域にカラーフィ
ルタ用の着色層6(層厚1.3〜1.5μm)を形成す
る。さらに非表示領域の上にダミー層18を形成する。
つぎに遮光膜7と着色層6とダミー層18との上にアク
リル系樹脂からなるオーバーコート層8をスピンナー方
式で塗布し形成する。(b)工程 この工程においては、ITOなどからなる膜をスパッタ
リング法や蒸着にて成膜し、ついでフォトリソグラフィ
により一方に配列した多数の走査電極9を形成する。な
お、オーバーコート層8とITOなどからなる膜との間
に、密着性を向上させるために、SiO2やSiNから
なる層を形成する方が望ましい。(c)工程 そして、この走査電極9の上にポリイミド樹脂からなる
樹脂を塗布でもって被覆形成し、ついで一方向にラビン
グ処理し、これによって配向膜10となす。さらに走査
電極9の一部は非表示領域にも形成する。
域(非画素領域)に、前記ダミー部材である柱状スペー
サ19をダミー層18の上に形成する。
アクリル系感光樹脂またはポリイミド系感光樹脂からな
るレジストを塗布し、フォトマスクを用いて露光し、現
像し、一様な厚みにそろえることで形成する。
信号電極部材4と走査電極部材11とを層厚1.5μm
の液晶層12を介して、シール部13およびダミーシー
ル部14a、柱状スペーサ17、19により貼り合わせ
る。
ス基板を圧着し、非表示領域にて分断し、個々の液晶表
示装置Bに対しシール部13の一部の開孔より液晶材を
注入し、しかる後に、その注入口を封止する。
遮光膜7もしくは着色層6とほぼ同じ厚みになるように
ダミー層18を、さらに柱状スペーサ17、19を形成
したことで、信号電極部材4と走査電極部材11とを貼
り合わせるに際し、シール部13やダミーシール部14
aが均等に押しつぶさ硬化されるため、基板に歪みが生
じなくなる。
Aと比べても、柱状スペーサ17、19を形成したこと
で、散布にて配した球状のスペーサ15よりも均等に液
晶層内に設けられ、これにより、液晶層厚のバラツキ度
合いがさらに改善され、均等な層厚になる。
も、信号電極部材4と走査電極部材11のそれぞれの外
側に偏光板を配設した構成であって、そして、カイラル
ネマチック液晶からなる液晶層13は初期状態でねじれ
構造を有し、その初期状態にフレデリクス転移を生じさ
せる電圧を印加した後に印加される電圧差によって初期
状態とは異なる2つの準安定状態を有するようになした
メモリー性双安定型となる。
層6を形成した際に、そこにて使用したフォトマスクを
変更することで、それらと同一材でもって厚みを調整し
て成膜形成してもよい。この製造工程を図9に示す。
限定されるものではなく、本発明の要旨を逸脱しない範
囲内で種々の変更や改良等は何ら差し支えない。たとえ
ば、液晶層厚の小さいカイラルスメクティック液晶を用
いた強誘電性液晶表示装置や反強誘電性液晶表示装置に
おいても同じ作用効果がある。さらには液晶層厚が5μ
m程度の通常のSTN型やTN型の液晶表示装置であっ
ても同様の効果を奏する。しかも、実施例では、以下の
とおり、単純マトリックス駆動方式の構造にて説明した
が、その他の駆動方式、たとえばアクティブマトリック
ス駆動方式の構造でも同じ作用効果がある。
成し、さらにダミーシール部14aや柱状スペーサ19
を設けたことで、表示領域16上の遮光膜7もしくは着
色層6の高さとそろえている。
し、透明基板5上における表示領域16の高さd1(走
査電極部材11の表示領域16における厚み)と、非表
示領域の高さd2(走査電極部材11の非表示領域にお
ける厚み)とを、幾とおりにも変えて、それぞれ信号電
極部材4と走査電極部材11とを層厚1.5μmの液晶
層12を介して、シール部13およびダミーシール部1
4aにより貼り合わせ、ついで、このような貼り合わせ
マザーガラス基板を圧着し、非表示領域にて分断し、さ
らに液晶材を注入し、液晶表示装置Bとなした。
測定対象物に接触させ、測定対象物を移動させること
で、触針の上下の触れを検出し、表面形状を測定すると
いうDEKTAK装置を用いて、各膜の厚みを測定し、
そこから基板構造を考慮し算出するという方法を用い
た。
し、「良好」と「不良」に2分した。「良好」はフリッ
カーレスのハイデューティな単純マトリックス駆動を実
現し、これによって色ムラのない高品質が達成された場
合であり、「不良」はそのようなハイデューティな単純
マトリックス駆動とならず、色ムラが発生した場合であ
る。 ・d1−d2=2.1μm ⇒「不良」 ・d1−d2=1.8μm ⇒「不良」 ・d1−d2=1.6μm ⇒「不良」 ・d1−d2=1.4μm ⇒「不良」 ・d1−d2=1.2μm ⇒「良好」 ・d1−d2=1.1μm ⇒「良好」 ・d1−d2=1.0μm ⇒「良好」 ・d1−d2=0.9μm ⇒「良好」 ・d1−d2=―0.9μm ⇒「良好」 ・d1−d2=―1.0μm ⇒「良好」 ・d1−d2=―1.1μm ⇒「良好」 ・d1−d2=―1.2μm ⇒「良好」 ・d1−d2=―1.4μm ⇒「不良」 かくして│d1−d2│≦1.2に、好適には│d1−
d2│≦1.0に設定することで、フリッカーレスのハ
イデューティな単純マトリックス駆動を実現し、これに
よって色ムラのない高品質が達成された。
ある場合に、表示領域16の外周を起点にして、そこで
のセルギャップ差を0.00とした場合に、起点から表
示領域内に向けて、測定位置を移動させることで、セル
ギャップ差の変化を追ったところ、図12に示すような
結果が得られた。
である場合に、同様に表示領域16の外周を起点にして
表示領域内に向けて、測定位置を移動させることで、セ
ルギャップ差の変化を追ったところ、図13に示すよう
な結果が得られた。
ある場合に、表示領域16の外周を起点にして、同様に
セルギャップ差の変化を追ったところ、図14に示すよ
うな結果が得られた。
d2=−1.2〜1.2μmにまで小さくすることで、
表示領域内のギャップ差が顕著に小さくなっていること
がわかる。
製造方法によれば、順次(a)マザーガラス上の各表示
領域に着色層を、さらに各表示領域間の非表示領域にダ
ミー層を形成する、(b)上記各表示領域の着色層上に
電極を被覆する、(c)上記電極上に配向膜を積層す
る、という各工程を経て作製した一方部材と、マザーガ
ラス上に電極と配向層とを順次積層してなる他方部材と
を表示領域外周部ではシール部にて、さらに非表示領域
ではダミー部材でもって貼り合わせ、ついで双方のマザ
ーガラスを非表示領域にて切断する工程を経ることで、
とくに液晶層厚の小さい液晶表示装置において、その層
厚を表示領域全体にわたり顕著に均一化するとともに、
生産コストが低減でき、これによって、高品質かつ高信
頼性の液晶表示装置が提供できた。
小さくして、フリッカーレスのハイデューティな単純マ
トリックス駆動を実現したメモリー性双安定型の液晶表
示装置が提供できた。
晶表示用に対し優れた特性が得られ、セルギャップを均
一にして色ムラのない高品質な液晶表示装置が提供でき
た。
断前の平面図である。
である。
である。
前の平面図である。
である。
である。
ある。
ある。
ある。
不安定状態(不安定領域)との関係を示す説明図であ
る。
グ状態を示す説明図である。する。
を示す線図である。
を示す線図である。
を示す線図である。
Claims (1)
- 【請求項1】順次下記(a)〜(c)の各工程を経て作
製した一方部材と、マザーガラス上に電極と配向層とを
順次積層してなる他方部材とを表示領域の外周部ではシ
ール部にて、さらに非表示領域ではダミー部材でもって
貼り合わせ、ついで双方のマザーガラスを非表示領域に
て切断する液晶表示装置の製造方法。 (a)マザーガラス上の各表示領域に着色層を、さらに
各表示領域間の非表示領域にダミー層を形成する。 (b)上記各表示領域の着色層上に電極を形成する。 (c)上記電極上に配向膜を形成する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092479A JP4803861B2 (ja) | 2000-03-29 | 2000-03-29 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092479A JP4803861B2 (ja) | 2000-03-29 | 2000-03-29 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001281676A true JP2001281676A (ja) | 2001-10-10 |
JP4803861B2 JP4803861B2 (ja) | 2011-10-26 |
Family
ID=18607806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092479A Expired - Lifetime JP4803861B2 (ja) | 2000-03-29 | 2000-03-29 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803861B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234302A (ja) * | 2004-02-20 | 2005-09-02 | Sanyo Electric Co Ltd | 表示パネルの製造方法及び該製造方法により製造された表示パネル |
JP2011059686A (ja) * | 2009-09-07 | 2011-03-24 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶パネルマザー基板及びその製造方法 |
WO2011080968A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 液晶パネルの製造方法 |
JP2015022195A (ja) * | 2013-07-22 | 2015-02-02 | 大日本印刷株式会社 | 液晶レンズ用基板 |
CN108364981A (zh) * | 2018-01-31 | 2018-08-03 | 昆山国显光电有限公司 | 一种显示面板、子显示面板及显示面板的切割方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307518A (ja) * | 1991-04-05 | 1992-10-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置用カラーフィルタ基板 |
JPH10123544A (ja) * | 1996-10-23 | 1998-05-15 | Casio Comput Co Ltd | カラー液晶表示装置及びその製造方法 |
JPH11167115A (ja) * | 1997-12-03 | 1999-06-22 | Sharp Corp | 液晶パネルの製造方法 |
-
2000
- 2000-03-29 JP JP2000092479A patent/JP4803861B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04307518A (ja) * | 1991-04-05 | 1992-10-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置用カラーフィルタ基板 |
JPH10123544A (ja) * | 1996-10-23 | 1998-05-15 | Casio Comput Co Ltd | カラー液晶表示装置及びその製造方法 |
JPH11167115A (ja) * | 1997-12-03 | 1999-06-22 | Sharp Corp | 液晶パネルの製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005234302A (ja) * | 2004-02-20 | 2005-09-02 | Sanyo Electric Co Ltd | 表示パネルの製造方法及び該製造方法により製造された表示パネル |
JP2011059686A (ja) * | 2009-09-07 | 2011-03-24 | Beijing Boe Optoelectronics Technology Co Ltd | 液晶パネルマザー基板及びその製造方法 |
WO2011080968A1 (ja) * | 2009-12-28 | 2011-07-07 | シャープ株式会社 | 液晶パネルの製造方法 |
JP2015022195A (ja) * | 2013-07-22 | 2015-02-02 | 大日本印刷株式会社 | 液晶レンズ用基板 |
CN108364981A (zh) * | 2018-01-31 | 2018-08-03 | 昆山国显光电有限公司 | 一种显示面板、子显示面板及显示面板的切割方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4803861B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565547B2 (ja) | カラー液晶表示装置およびその製造方法 | |
US5621553A (en) | Liquid crystal display device with polymer wall formation rate in peripheral region of display section at least 90% | |
KR100382586B1 (ko) | 액정표시장치및그제조방법 | |
JP2005292347A (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
US6335779B1 (en) | Liquid crystal display apparatus and method for producing TFT using therefor | |
KR20070069829A (ko) | 액정표시소자 및 그 제조방법 | |
JP2002014353A (ja) | 液晶表示装置及びその製造方法 | |
JP2000019528A (ja) | 液晶表示装置 | |
JP4318954B2 (ja) | 液晶パネル及びその製造方法 | |
JP2001281676A (ja) | 液晶表示装置の製造方法 | |
TWI400526B (zh) | 液晶顯示裝置用基板及具備該液晶顯示裝置用基板的液晶顯示裝置 | |
JP2004191841A (ja) | 液晶パネル及びその製造方法 | |
JP4968980B2 (ja) | 液晶表示装置用のマザー基板、および液晶表示装置 | |
JPH1039335A (ja) | 液晶装置 | |
JP2001264773A (ja) | 液晶表示装置 | |
JP2004145084A (ja) | 液晶パネル及びその製造方法 | |
JPH04151122A (ja) | 液晶表示器 | |
JP2822882B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100296873B1 (ko) | 액정표시장치와그제조방법 | |
JP2011118430A (ja) | 表示装置用のマザー基板、および表示装置 | |
JP3210652B2 (ja) | 液晶表示パネルの製造方法 | |
JP3065486B2 (ja) | 液晶表示装置の製造方法 | |
JPH11242229A (ja) | 液晶表示装置 | |
KR100628273B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
JP2001281706A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091029 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4803861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |