JP2001275388A - ブラシレスモータ駆動回路 - Google Patents
ブラシレスモータ駆動回路Info
- Publication number
- JP2001275388A JP2001275388A JP2000090709A JP2000090709A JP2001275388A JP 2001275388 A JP2001275388 A JP 2001275388A JP 2000090709 A JP2000090709 A JP 2000090709A JP 2000090709 A JP2000090709 A JP 2000090709A JP 2001275388 A JP2001275388 A JP 2001275388A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase
- brushless motor
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
起電圧のフライバック電圧成分およびPWM信号による
高周波成分を外付け素子を必要とせず、または、素子サ
イズをあまり大きくせずに除去可能とする。 【解決手段】 スター結線3相ブラシレスモータ1の励
磁コイル3,4,5に発生する誘起電圧を検出して回転
子の位置検出をするとき、励磁コイル3,4,5の端子
U,V,Wの電位と中点端子Cの電位とをフローティン
グ相への切替え直後の所定期間を除いてPWM信号のオ
ン信号に同期してトランスファゲート36,37,3
8,39でサンプリングするとともにトランスファゲー
ト36,37,38,39のオフ制御期間に直前のサン
プリング電圧をコンデンサ40,41,42,43に保
持しながら比較器33,34,35で比較するので、フ
ライバック電圧成分およびPWM信号による高周波成分
を含まない誘起電圧により位置検出が可能となり、外付
けの積分回路を使わずに、また、素子面積をあまり大き
くせずに、高精度の位置検出が可能となる。
Description
らなるモータ駆動回路に関し、特に、ブラシレスモータ
の回転中に励磁コイルの端子が電源電位および接地電位
から開放されたときのその励磁コイル(以下、フローテ
ィング相という)の誘起電圧を検出することにより回転
子の位置を検出して相励磁タイミングを制御し、PWM
方式(Pulse Width Modulation)の電流量制御によりモ
ータを回転制御するブラシレスモータ駆動回路に関す
る。
0は、図5に示すように、例えば、ハードディスクのス
ピンドルモータとして一方向に角速度が一定に制御され
て駆動されるスター結線3相ブラシレスモータ1と、モ
ータ1の期待回転周波数と同じ周波数の基本クロックC
LKを生成する基準発振器2と、直流電源VDDと、接地
端子とが接続されて使用される。モータ1の励磁コイル
3,4,5は、U相,V相,W相としてスター結線され
ており、一端側がU相端子U,V相端子V,W相端子W
に接続され、他端側が中点として共通接続されて中点端
子Cに接続されている。
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル3,4,5に供給するブリッジ出力
回路6と、励磁コイル3,4,5のフローティング相に
発生する誘起電圧を検出し、検出信号を生成する検出回
路7と、基準発振器2からの基本クロックCLKおよび
検出回路7からの検出信号に基づいて、ブリッジ出力回
路6に対して通電タイミング制御およびPWM制御を行
う制御回路8とを具備している。
4,5への通電タイミングを制御するPチャネル型のM
OSトランジスタQ1,Q2,Q3と、各励磁コイル
3,4,5への電流量を所定のタイミングでPWM制御
するNチャネル型のMOSトランジスタQ4,Q5,Q
6とを有している。MOSトランジスタQ1,Q2,Q
3のゲートには通電タイミング制御信号が、および、M
OSトランジスタQ4,Q5,Q6のゲートには電流量
制御信号が制御回路8からそれぞれ供給される。トラン
ジスタQ1とQ4,Q2とQ5,及びQ3とQ6はそれ
ぞれ直列接続されており、トランジスタQ1,Q2,Q
3のソース及びトランジスタQ4,Q5,Q6のソース
はそれぞれ共通接続されており、電源端子VDDと接地間
に接続される。トランジスタQ1とQ4,Q2とQ5,
及びQ3とQ6の接続点はモータ1の端子U,V,Wに
それぞれ接続される。
なる積分回路9,10,11,12と、比較器13,1
4,15とを有している。積分回路9,10,11,1
2は、入力側が端子U,V,W,Cにそれぞれ接続さ
れ、端子U,V,W,Cの電位をフィルタリングする。
比較器13,14,15は、非反転入力側が積分回路
9,10,11の出力側に、および、反転入力側が積分
回路12の出力側にそれぞれ接続されており、積分回路
12の出力に対して積分回路9,10,11の出力を比
較し、検出信号P1,P2,P3を生成する。
ックCLKが、および、検出回路7から検出信号P1,
P2,P3が供給され、各励磁コイル3,4,5への通
電タイミングを設定するとともに、PWM信号を生成し
て、MOSトランジスタQ1,Q2,Q3のゲートに出
力する通電タイミング制御信号およびMOSトランジス
タQ4,Q5,Q6のゲートに出力する電流量制御信号
を生成する。
タ1に接続した場合の動作を図6および図7を併用して
説明する。各励磁コイル3,4,5への通電タイミング
および電流量の制御は後述するが、制御回路8で通電タ
イミングが図6(a)に示すように設定され、PWM信
号が生成されると、制御回路8からMOSトランジスタ
Q1,Q2,Q3のゲートに通電タイミング制御信号
が、および、MOSトランジスタQ4,Q5,Q6のゲ
ートに電流量制御信号が供給され、図6(b)に示す順
に、トランジスタQ1,Q2,Q3がオン制御されると
ともに,トランジスタQ4,Q5,Q6がPWM制御さ
れ、モータ1は、3相のうちハイサイドに接続される相
とロウサイドに接続される相との2相ずつ、図6(a)
に示す相の順に、電流が流れ励磁されて回転子が回転
し、その電流方向は端子UからV、UからW、Vから
W、VからU、WからU、WからVの順で切り替わる6
状態を繰り返す。このときの端子U,V,W,Cの電位
波形は、図6(c)に示すようになる。
電タイミングは以下のように制御される。端子U,V,
W,Cの電位を積分回路9,10,11,12を介して
比較器13,14,15で端子U,V,Wの電位と端子
Cの電位とをそれぞれ比較し、検出信号P1,P2,P
3として図6(d)に示す波形の信号を制御回路8に供
給する。例えば、検出信号P2の波形は、図6(c)に
示す端子Vの波形と端子Cの波形との合成波形で、端子
Vの電位>端子Cの電位のとき“H(ハイ)”レベル、
および、端子Vの電位<端子Cの電位のとき“L(ロ
ウ)”レベルとなる。検出信号P1,P2,P3が制御
回路8に供給されると、制御回路8にて検出信号P1,
P2,P3により通電タイミングが設定され、図6
(b)に示すタイミングで、トランジスQ1,Q2,Q
3がオン制御されるとともに、トランジスタQ4,Q
5,Q6がPWM制御される。
への電流量は以下のように制御される。基準発振器2か
らモータ1の期待回転周波数と同じ周波数の基本クロッ
クCLKが制御回路8に供給されると、検出回路7から
の検出信号P1と基本クロックCLKとの位相差に基づ
いて、モータ1の回転数が上記期待回転周波数となるよ
うに電流制御するPWM信号が生成され、このPWM信
号によりU相,V相,W相の各相を上記で設定された通
電タイミングに基づき、図6(b)に示すタイミングで
PWM制御する電流量制御信号が生成され、トランジス
タQ4,Q5,Q6のゲートに供給され、トランジスQ
1,Q2,Q3のオン制御のタイミングとの組合せで端
子U,V,Wに図6(c)に示すPWM出力が得られ、
モータ1は、上述の6状態の順に繰り返し電流の方向が
切り替わり回転する。
本クロックCLKと検出回路7からの検出信号P1の周
波数が一致するように、検出信号P1と基本クロックC
LKとの位相差に基づいてPWM信号のデューティを決
定することでトランジスタQ4,Q5,Q6のオンデュ
ーティを制御してモータ1に流れる電流量を制御するこ
とで、モータ1を角速度一定に定速制御する。尚、図6
(c)中のPWM波形は実際は高周波発振状態で、例え
ば、図5(e)中のP1が300Hz程度に対し、PW
M波形は100kHz程度の周波数である。
に示すように、端子U,V,Wの波形において、フロー
ティング相の誘起電圧波形は、フローティング相への切
替わり直後はフライバック電圧による波形となり、この
電圧成分を積分回路9,10,11でフィルタリングす
ることにより減衰させてから比較器13,14,15に
供給している。この減衰が、例えば、積分回路10の出
力信号波形を図6(e)に示すように、不十分である
と、図6(f)に示すような検出信号P2’になり、位
置検出を誤検出する虞がある。また、図6(c)に示す
端子U,V,Wの波形において、フローティング相の誘
起電圧波形は、例えば、○印で示した拡大位置を図7
(a)に拡大して示すように、PWM信号による高周波
成分が重畳されており、積分回路9,10,11でフィ
ルタリングして図7(b)に示すように高周波成分を減
衰させてから比較器13,14,15に供給している。
この減衰が不十分であると、図7(c)に示す位置検出
誤差t1が大きくなる。従って、検出回路7からの検出
信号を精度よく出力するには、フライバック電圧成分お
よびPWM信号による高周波成分をできるだけ減衰させ
る必要がある。そのための時定数を有する積分回路を半
導体集積回路内に設計しようとすると、非現実的な素子
面積が必要となり、積分回路を外付け回路としなければ
ならないという問題がある。例えば、積分回路の時定数
100μSECを実現するには、コンデンサ容量C=5
pFとすると、抵抗R=20MΩが必要となり、半導体
集積回路内に設計するのは非現実的である。本発明は上
記問題点に鑑み、積分回路を外付けする必要のない半導
体集積回路からなるブラシレスモータ駆動回路を提供す
ることを目的とする。
スモータ駆動回路は、励磁コイルのフローティング相の
誘起電圧を検出することにより回転子の位置検出を行う
PWM制御方式のブラシレスモータ駆動回路において、
前記PWM制御のオン信号に同期して前記誘起電圧をサ
ンプリングするとともに非サンプリング時に直前のサン
プリング電圧をホールドして前記誘起電圧を検出するこ
とを特徴とする。上記構成のブラシレスモータ駆動回路
では、PWM信号による高周波成分を含まない誘起電圧
により位置検出が可能となり、時定数の大きな積分回路
を必要としない。 (2)本発明のブラシレスモータ駆動回路は、上記
(1)において、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間は前記サンプリングを停止すること
を特徴とする。これにより、フローティング相への切替
わり直後のフライバック電圧を含まない誘起電圧により
位置検出が可能となり、時定数の大きな積分回路を必要
としない。 (3)本発明のブラシレスモータ駆動回路は、上記
(2)において、前記所定期間は、前記誘起電圧の検出
周期に基づき指定されることを特徴とする。 (4)本発明のブラシレスモータ駆動回路は、スター結
線された励磁コイルの通電を制御する通電タイミング制
御用スイッチ素子と電流量制御用スイッチ素子とを含む
ブリッジ出力回路と、前記励磁コイルのフローティング
相の誘起電圧を検出し検出信号を生成する検出回路と、
前記検出信号に基づき前記通電タイミング制御用スイッ
チ素子と前記電流量制御用スイッチ素子への制御信号を
生成する制御回路とを具備したPWM制御方式のブラシ
レスモータ駆動回路において、前記検出回路は、前記励
磁コイルの一端側端子電位と中点電位である他端側端子
電位とをサンプリングするトランスファゲートと、非サ
ンプリング時に直前のサンプリング電圧をホールドする
コンデンサと、前記サンプリング電圧およびホールド電
圧を前記一端側端子電位と前記他端側端子電位とで比較
し、前記検出信号を生成する比較器とを含み、前記PW
M制御の信号に同期して前記サンプリングをすることを
特徴とする。 (5)本発明のブラシレスモータ駆動回路は、上記
(4)において、前記検出回路が、前記検出信号の1/
2周期をカウントするπ計数器と、このπ計数器のカウ
ント値に基づき、前記誘起電圧の発生期間のうちフロー
ティング開始直後のフライバック電圧の発生期間を少な
くとも含む所定期間、前記サンプリングを停止するマス
ク信号および通電タイミングを設定するための通電タイ
ミング信号を生成するマスク信号・通電タイミング信号
発生回路とを有し、前記PWM制御の信号と前記マスク
信号とで論理処理した信号で前記サンプリングを行うこ
とを特徴とする。 (6)本発明のブラシレスモータ駆動回路は、上記
(5)において、前記所定期間が、前記検出信号の1/
2周期の8分の1であることを特徴とする。 (7)本発明のブラシレスモータ駆動回路は、上記
(6)において、前記所定期間が、前記検出信号の周期
に基づき、前記検出信号が生成された相の次の相に指定
されることを特徴とする。 (8)本発明のブラシレスモータ駆動回路は、上記
(7)において、前記励磁コイルが3相からなることを
特徴とする。 (9)本発明のブラシレスモータ駆動回路は、上記
(8)において、前記マスク信号・通電タイミング信号
発生回路が、前記π計数器のカウント値に基づきπ/8
ラディアンを演算し、前記所定期間を設定するための信
号を生成するπ/8演算回路と、前記π計数器のカウン
ト値に基づきπ/2ラディアンを演算し、位相シフト信
号および前記通電タイミング信号を生成するπ/2演算
回路と、前記π/8演算回路からの信号を前記π/2演
算回路からの信号により前記検出信号の立ち下がりおよ
び立ち上がりからπ/2ラディアンだけ位相シフトした
マスク信号を生成する位相シフト回路とを有することを
特徴とする。
て図1乃至図4を参照して説明する。図1において、2
00はモータ駆動用半導体集積回路で、例えば、ハード
ディスクのスピンドルモータとして一方向に角速度が一
定に制御されて駆動されるスター結線3相ブラシレスモ
ータ1と、モータ1の期待回転周波数と同じ周波数の基
本クロックCLKを生成する基準発振器2と、直流電源
VDDと、接地端子とが接続されて使用される。モータ1
の励磁コイル3,4,5は、U相,V相,W相としてス
ター結線されており、一端側がU相端子U,V相端子
V,W相端子Wに接続され、他端側が中点として共通接
続されて中点端子Cに接続されている。
り電流量が制御された相励磁のための電流を所定のタイ
ミングで励磁コイル3,4,5に供給するブリッジ出力
回路26と、励磁コイル3,4,5のフローティング相
に発生する誘起電圧を検出し、検出信号を生成する検出
回路27と、基準発振器2からの基本クロックCLKお
よび検出回路27内の検出信号に基づいて、ブリッジ出
力回路26に対して通電タイミング制御およびPWM制
御を行う制御回路28とを具備している。
3,4,5への通電タイミングを制御するスイッチ素子
としてのPチャネル型のMOSトランジスタQ1,Q
2,Q3と、各励磁コイル3,4,5への電流量を所定
のタイミングでPWM制御するスイッチ素子としてのN
チャネル型のMOSトランジスタQ4,Q5,Q6とを
有している。MOSトランジスタQ1,Q2,Q3のゲ
ートには通電タイミング制御信号が、および、MOSト
ランジスタQ4,Q5,Q6のゲートには電流量制御信
号が制御回路28からそれぞれ供給される。トランジス
タQ1とQ4,Q2とQ5,及びQ3とQ6はそれぞれ
直列接続されており、トランジスタQ1,Q2,Q3の
ソース及びトランジスタQ4,Q5,Q6のソースはそ
れぞれ共通接続されており、電源端子VDDと接地間に接
続される。トランジスタQ1とQ4,Q2とQ5,及び
Q3とQ6の接続点はモータ1の端子U,V,Wにそれ
ぞれ接続される。
6,37,38,39と、コンデンサ40,41,4
2,43と、比較器33,34,35と、π計数器4
4,45,46と、マスク信号・通電タイミング信号発
生回路47と、論理回路48とを有している。トランス
ファゲート36,37,38,39は、入力側が端子
U,V,W,Cにそれぞれ接続されており、ゲートに論
理回路48からサンプリング制御信号が供給され、各端
子U,V,Wの電位と励磁コイルの中点端子Cの電位と
をサンプリングする。コンデンサ40,41,42,4
3は、トランスファゲート36,37,38,39の出
力側と接地間にそれぞれ接続されており、非サンプリン
グ時に直前のサンプリング電圧をホールドする。比較器
33,34,35は、非反転入力側がトランスファゲー
ト36,37,38の出力側に、および、反転入力側が
トランスファゲート39の出力側にそれぞれ接続されて
おり、サンプリング電圧およびホールド電圧を端子U,
V,Wの電位と中点端子Cの電位とで比較し、検出信号
P1,P2,P3を生成する。π計数器44,45,4
6は、比較器33,34,35から検出信号P1,P
2,P3が供給され、この検出信号P1,P2,P3の
1/2周期(πラディアン)をそれぞれ、“H(ハ
イ)”レベルおよび“L(ロウ)”レベルでカウントす
る。マスク信号・通電タイミング信号発生回路47は、
π計数器44,45,46からカウント値が供給され、
検出信号P1,P2,P3の “H(ハイ)”レベルで
のカウント値に基づき、検出信号P1,P2,P3が生
成されたU,V,W相の次の相であるV,W,U相のハ
イサイド通電からのフローティング相、および、“L
(ロウ)”レベルでのカウント値に基づき、検出信号P
1,P2,P3が生成されたU,V,W相の次の相であ
るV,W,U相のロウサイド通電からのフローティング
相への切替わり直後のフライバック電圧の検出をマスク
するためのV,W,U相マスク信号および制御回路28
へ供給する通電タイミング信号を生成する。論理回路4
8は、マスク信号・通電タイミング信号発生回路47か
らU,V,W相マスク信号が、および、制御回路28か
らPWM信号が供給され、このU,V,W相マスク信号
とPWM信号とを論理処理してトランスファゲート3
6,37,38,39にサンプリング制御信号を供給す
る。
と、2入力AND回路50,51,52,53とを有し
ている。3入力AND回路49は、マスク信号・通電タ
イミング信号発生回路47からU,V,W相マスク信号
が供給され、U,V,W相マスク信号の論理積信号を生
成する。2入力AND回路50,51,52は、一方の
入力側に制御回路28からPWM信号が、および、他方
の入力側にマスク信号・通電タイミング信号発生回路4
7からU,V,W相マスク信号が供給され、両入力の論
理積信号を生成する。2入力AND回路53は、一方の
入力側に制御回路28からPWM信号が、および、他方
の入力側に3入力AND回路49から論理積信号が供給
され、両入力の論理積信号を生成する。2入力AND回
路50,51,52,53からの論理積信号は、トラン
スファゲート36,37,38,39のゲートにサンプ
リング制御信号として供給される。
47は、図2に示すように、π/8演算回路54,5
5,56と、π/2演算回路57,58,59と、位相
シフト回路60,61,62とを有している。π/8演
算回路54,55,56は、π計数器44,45,46
からカウント値がそれぞれ供給され、このカウント値に
基づきπ/8ラディアンを演算し、相切り替え直後のフ
ライバック電圧の検出をマスクする期間を設定するため
の信号を生成する。π/2演算回路57,58,59
は、同じく、π計数器44,45,46からカウント値
がそれぞれ供給され、このカウント値に基づきπ/2ラ
ディアンを演算し、π/8演算回路54,55,56か
らの信号を検出信号P1,P2,P3の波形の立ち下が
りと立ち上がり時点からπ/2ラディアンだけ位相シフ
トさせるための位相シフト信号、および、制御回路28
での通電タイミングを設定するための通電タイミング信
号を生成する。位相シフト回路60,61,62は、π
/2演算回路57,58,59から位相シフト信号が、
および、π/8演算回路54,55,56からマスクす
る期間を設定するための信号が供給され、検出信号P
1,P2,P3の“H(ハイ)”レベルでのカウント値
に基づき検出信号P1,P2,P3の立ち下がりから、
および“L(ロウ)”レベルでのカウント値に基づき検
出信号P1,P2,P3の立ち上がりからπ/2ラディ
アンだけ位相シフトして、すなわち、“H(ハイ)”レ
ベルでのカウント値に基づき、検出信号P1,P2,P
3が生成されたU,V,W相の次の相であるV,W,U
相のハイサイド通電からのフローティング相、および、
“L(ロウ)”レベルでのカウント値に基づき、検出信
号P1,P2,P3が生成されたU,V,W相の次の相
であるV,W,U相のロウサイド通電からのフローティ
ング相への切替わり直後から、検出信号P1,P2,P
3の1/16周期(π/8ラディアン)分のみ“L(ロ
ウ)”レベルのV,W,U相マスク信号をそれぞれ生成
する。位相シフト回路60,61,62からのV,W,
U相マスク信号は、3入力AND回路49と2入力AN
D回路51,52,50の他方の入力側とに供給され
る。
ロックCLKが、および、検出回路27から通電タイミ
ング信号が供給され、各励磁コイル3,4,5への通電
タイミングを設定し、PWM信号、通電タイミング制御
信号および電流量制御信号を生成する。制御回路28か
らPWM信号が論理回路48に、通電タイミング制御信
号がMOSトランジスタQ1,Q2,Q3のゲートに、
および、電流量制御信号がMOSトランジスタQ4,Q
5,Q6のゲートに供給される。
タ1に接続した場合の動作を図3および図4を併用して
説明する。各励磁コイル3,4,5への通電タイミング
および電流量の制御は後述するが、制御回路28で通電
タイミングが図3(a)に示すように設定され、PWM
信号が生成されると、制御回路28からMOSトランジ
スタQ1,Q2,Q3のゲートに通電タイミング制御信
号が、および、MOSトランジスタQ4,Q5,Q6の
ゲートに電流量制御信号が供給され、図3(b)に示す
順に、トランジスタQ1,Q2,Q3がオン制御される
とともに,トランジスタQ4,Q5,Q6がPWM制御
され、モータ1は、3相のうちハイサイドに接続される
相とロウサイドに接続される相との2相ずつ、図3
(a)に示す相の順に、電流が流れ励磁されて回転子が
回転し、その電流方向は端子UからV、UからW、Vか
らW、VからU、WからU、WからVの順で切り替わる
6状態を繰り返す。このときの端子U,V,Wの電位波
形は、図3(c)に示すようになる。
電タイミングは以下のように制御される。上述の動作に
おいて、論理回路48からトランスファゲート36,3
7,38,39に、後述するように、サンプリング制御
信号のオン信号が供給されると、トランスファゲート3
6,37,38,39はオン制御され、端子U,V,
W,Cの電位をサンプリングするとともに、コンデンサ
40,41,42,43はトランスファゲート36,3
7,38,39がオフ制御されている非サンプリング期
間はサンプリングされた直前の端子U,V,W,Cの電
位を保持する。トランスファゲート36,37,38,
39のサンプリング電圧およびコンデンサ40,41,
42,43の保持電位は比較器33,34,35に供給
され、比較器33,34,35で端子U,V,Wの電位
と端子Cの電位とを比較し、検出信号P1,P2,P3
として図3(d)に示す波形の信号をπ計数器44,4
5,46に供給する。例えば、検出信号P2の波形は、
図3(c)に示す端子Vの波形と端子Cの波形との合成
波形で、端子Vの電位>端子Cの電位のとき“H(ハ
イ)”レベル、および、端子Vの電位<端子Cの電位の
とき“L(ロウ)”レベルとなる。検出信号P1,P
2,P3がπ計数器44,45,46に供給されると、
π計数器44,45,46で検出信号P1,P2,P3
の1/2周期(πラディアン)が1/2周期ごと、すな
わち、“H(ハイ)”レベルおよび“L(ロウ)”レベ
ルのそれぞれの期間ごとにカウントされ、このカウント
値がマスク信号・通電タイミング信号発生回路47に供
給される。このカウント値がマスク信号・通電タイミン
グ信号発生回路47に供給されると、マスク信号・通電
タイミング信号発生回路47を構成するπ/2演算回路
57,58,59でπ/2ラディアンが演算されて通電
タイミング信号が生成され、この通電タイミング信号が
制御回路28に供給される。この通電タイミング信号が
制御回路28に供給されると、制御回路28で通電タイ
ミングが設定され、図3(b)に示すタイミングで、ト
ランジスQ1,Q2,Q3がオン制御されるとともに、
トランジスタQ4,Q5,Q6がPWM制御される。
への電流量は以下のように制御される。基準発振器2か
らモータ1の期待回転周波数と同じ周波数の基本クロッ
クCLKが制御回路28に供給されると、検出信号P1
と基本クロックCLKとの位相差に基づいて、モータ1
の回転数が上記期待回転周波数となるように電流制御す
るPWM信号が生成され、このPWM信号によりU相,
V相,W相の各相を上記で設定された通電タイミングに
基づき、図3(b)に示すタイミングでPWM制御する
電流量制御信号が生成され、トランジスタQ4,Q5,
Q6のゲートに供給され、トランジスQ1,Q2,Q3
のオン制御のタイミングとの組合せで端子U,V,Wに
図3(c)に示すPWM出力が得られ、モータ1は、上
述の6状態の順に繰り返し電流の方向が切り替わり回転
する。
6,37,38,39へのサンプリング制御信号は以下
のように制御される。例えば、V相がフローティング相
→ハイサイド通電相→フローティング相と切替わったと
きに比較器34から出力される検出信号P2、すなわ
ち、検出信号P2の1/2周期のうち、“H(ハイ)”
レベルの期間がπ計数器45でカウントされると、この
カウント値がマスク信号・通電タイミング信号発生回路
47に供給され、マスク信号・通電タイミング信号発生
回路47のπ/8演算回路55およびπ/2演算回路5
8でπ/8およびπ/2がそれぞれ演算され、位相シフ
ト回路61から、図3(e)に示すように、検出信号P
2のH(ハイ)”レベルの立ち下がり時点からπ/2ラ
ディアン遅れた時点、すなわち、W相がハイサイド通電
相からフローティング相に切替わる時点から検出信号P
2の1/16周期(π/8ラディアン)分のみ“L(ロ
ウ)”レベルのW相マスク信号を論理回路48に供給す
る。次に、V相がフローティング相→ロウサイド通電相
→フローティング相と切替わったときに比較器34から
出力される検出信号P2、すなわち、検出信号P2の1
/2周期のうち、“L(ロウ)”レベルの期間がπ計数
器45でカウントされると、このカウント値がマスク信
号・通電タイミング信号発生回路47に供給され、同様
に、マスク信号・通電タイミング信号発生回路47から
検出信号P2の“L(ロウ)”レベルの立ち上がり時点
からπ/2ラディアン遅れた時点、すなわち、W相がロ
ウサイド通電相からフローティング相に切替わる時点か
ら検出信号P2の1/16周期(π/8ラディアン)分
のみ“L(ロウ)”レベルのW相マスク信号を論理回路
48に供給する。同様に、図3(e)に示すように、検
出信号P1に基づいてV相マスク信号を、および、検出
信号P3に基づいてU相マスク信号をマスク信号・通電
タイミング信号発生回路47から論理回路48に供給す
る。論理回路48にU,V,W相マスク信号が供給され
ると、U,V,W相マスク信号は論理回路48内の3入
力AND回路49に供給されるとともに、2入力AND
回路50,51,52の他方の入力側にそれぞれ供給さ
れ、3入力AND回路49からの出力であるU,V,W
相マスク信号の論理積信号は2入力AND回路53に供
給される。一方、制御回路28からPWM信号が2入力
AND回路50,51,52,53の一方の入力側にそ
れぞれ供給される。2入力AND回路50,51,5
2,53の出力であるマスク信号とPWM信号の論理積
信号がサンプリング制御信号として、トランスファゲー
ト36,37,38,39のゲートに供給される。トラ
ンスファゲート36,37,38,39にサンプリング
制御信号が供給されると、マスク信号が、図3(e)に
示す“L(ロウ)”レベルの期間、トランスファゲート
36,37,38,39はオフ制御されて、図3(c)
に示す端子波形のうち、フライバック電圧成分はサンプ
リングされないため、検出信号P1,P2,P3は、図
6(f)のような波形にはならず、また、PWM信号が
オフ信号の期間も、トランスファゲート36,37,3
8,39はオフ制御されて、例えば、図4(a)に図3
(c)の丸印で示した拡大位置を拡大して示す端子Vの
波形に重畳されているPWMによる高周波成分は、図4
(b)に示すように、サンプリングされないため、図4
(c)に示すように、検出信号P2の立ち上がり位置の
誤差t2が図7(c)に示す誤差t1より小さく、図3
(d)に示す検出信号P1,P2,P3は、精度よく回
転子の位置を検出することができる。
本クロックCLKと検出回路27からの検出信号P1の
周波数が一致するように、検出信号P1と基本クロック
CLKとの位相差に基づいてPWM信号のデューティを
決定することでトランジスタQ4,Q5,Q6のオンデ
ューティを制御してモータ1に流れる電流量を制御する
ことで、モータ1を角速度一定に定速制御する。従来の
半導体集積回路100では、検出信号を精度よく出力す
るには、非現実的な素子面積が必要となり、積分回路を
外付け回路としなければならず、また、位置検出精度を
ある程度落として積分回路を半導体集積回路内に内臓す
る場合でも、素子面積をかなり大きくする必要があった
が、半導体集積回路200では、比較器33,34,3
5に供給される端子U,V,W,Cの電位は、フローテ
ィング相への切替わり直後のフライバック電圧、およ
び、PWM信号による高周波成分を含まないため、積分
回路によるフィルタリングが不要で、従って、コンデン
サ40,41,42,43の容量はトランスファゲート
36,37,38,39がオフ期間に直前の端子U,
V,W,Cの電位を保持できるのに必要な大きさであれ
ば、検出信号P1,P2,P3を高精度に生成でき、例
えば、3〜5pFと小さくでき、半導体集積回路に内臓
しても、素子面積をあまり大きくする必要がない。
定に制御されて駆動されるスター結線3相ブラシレスモ
ータが接続される半導体集積回路で説明しているが、こ
の実施例に限定されることはない。請求項1乃至請求項
7の発明の実施例として、4相以上のブラシレスモータ
が接続される半導体集積回路であってもよい。また、請
求項1乃至請求項3の発明の実施例として、スター結線
の励磁コイルではなく3相デルタ結線のように励磁コイ
ルの一端側が他相の励磁コイルの他端側に接続された励
磁コイルを有するブラシレスモータが接続される半導体
集積回路であってもよい。また、請求項1乃至請求項9
の発明の実施例として、周速度が一定、または、正逆両
方向回転のブラシレスモータが接続される半導体集積回
路であってもよい。
ータ駆動回路は、ブラシレスモータの励磁コイルのフロ
ーティング相に発生する誘起電圧を検出して回転子の位
置検出をするとき、励磁コイルの端子U,V,Wの電位
と中点端子Cの電位とをトランスファゲートでPWM制
御のオン信号に同期してサンプリングするとともに、フ
ローティング相への切替わり直後の所定期間は、サンプ
リングを停止し、サンプリング電圧をコンデンサに保持
しながら比較器で比較するので、フローティング相への
切替わり直後のフライバック電圧成分およびPWM信号
による高周波成分を含まない誘起電圧により位置検出が
可能となり、外付けの積分回路を使わずに、また、素子
面積をあまり大きくせずに、高精度の位置検出が可能と
なる。
回路のブロック図。
ク信号・通電タイミング信号発生回路のブロック図。
ためのタイムチャート。
ク図。
のタイムチャート。
Claims (9)
- 【請求項1】励磁コイルのフローティング相の誘起電圧
を検出することにより回転子の位置検出を行うPWM制
御方式のブラシレスモータ駆動回路において、 前記PWM制御のオン信号に同期して前記誘起電圧をサ
ンプリングするとともに非サンプリング時に直前のサン
プリング電圧をホールドして前記誘起電圧を検出するこ
とを特徴とするブラシレスモータ駆動回路。 - 【請求項2】前記誘起電圧の発生期間のうちフローティ
ング開始直後のフライバック電圧の発生期間を少なくと
も含む所定期間は前記サンプリングを停止することを特
徴とする請求項1記載のブラシレスモータ駆動回路。 - 【請求項3】前記所定期間は、前記誘起電圧の検出周期
に基づき指定されることを特徴とする請求項2記載のブ
ラシレスモータ駆動回路。 - 【請求項4】スター結線された励磁コイルの通電を制御
する通電タイミング制御用スイッチ素子と電流量制御用
スイッチ素子とを含むブリッジ出力回路と、前記励磁コ
イルのフローティング相の誘起電圧を検出し検出信号を
生成する検出回路と、前記検出信号に基づき前記通電タ
イミング制御用スイッチ素子と前記電流量制御用スイッ
チ素子への制御信号を生成する制御回路とを具備したP
WM制御方式のブラシレスモータ駆動回路において、 前記検出回路は、前記励磁コイルの一端側端子電位と中
点電位である他端側端子電位とをサンプリングするトラ
ンスファゲートと、非サンプリング時に直前のサンプリ
ング電圧をホールドするコンデンサと、前記サンプリン
グ電圧およびホールド電圧を前記一端側端子電位と前記
他端側端子電位とで比較し、前記検出信号を生成する比
較器とを含み、前記PWM制御の信号に同期して前記サ
ンプリングをすることを特徴とするブラシレスモータ駆
動回路。 - 【請求項5】前記検出回路が、前記検出信号の1/2周
期をカウントするπ計数器と、このπ計数器のカウント
値に基づき、前記誘起電圧の発生期間のうちフローティ
ング開始直後のフライバック電圧の発生期間を少なくと
も含む所定期間、前記サンプリングを停止するマスク信
号および通電タイミングを設定するための通電タイミン
グ信号を生成するマスク信号・通電タイミング信号発生
回路とを有し、前記PWM制御の信号と前記マスク信号
とで論理処理した信号で前記サンプリングを行うことを
特徴とする請求項4記載のブラシレスモータ駆動回路。 - 【請求項6】前記所定期間が、前記検出信号の1/2周
期の8分の1であることを特徴とする請求項5記載のブ
ラシレスモータ駆動回路。 - 【請求項7】前記所定期間が、前記検出信号の周期に基
づき、前記検出信号が生成された相の次の相に指定され
ることを特徴とする請求項6記載のブラシレスモータ駆
動回路。 - 【請求項8】前記励磁コイルが3相からなることを特徴
とする請求項7記載のブラシレスモータ駆動回路。 - 【請求項9】前記マスク信号・通電タイミング信号発生
回路が、前記π計数器のカウント値に基づきπ/8ラデ
ィアンを演算し、前記所定期間を設定するための信号を
生成するπ/8演算回路と、前記π計数器のカウント値
に基づきπ/2ラディアンを演算し、位相シフト信号お
よび前記通電タイミング信号を生成するπ/2演算回路
と、前記π/8演算回路からの信号を前記π/2演算回
路からの信号により前記検出信号の立ち下がりおよび立
ち上がりからπ/2ラディアンだけ位相シフトしたマス
ク信号を生成する位相シフト回路とを有することを特徴
とする請求項8記載のブラシレスモータ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000090709A JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000090709A JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001275388A true JP2001275388A (ja) | 2001-10-05 |
JP4447109B2 JP4447109B2 (ja) | 2010-04-07 |
Family
ID=18606282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000090709A Expired - Fee Related JP4447109B2 (ja) | 2000-03-27 | 2000-03-27 | ブラシレスモータ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4447109B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6680593B2 (en) | 2001-03-02 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Disk drive apparatus and motor |
JP2005198496A (ja) * | 2004-01-07 | 2005-07-21 | Agency For Science Technology & Research | Zcp検知システムと方法 |
WO2006069844A1 (de) * | 2004-12-27 | 2006-07-06 | Robert Bosch Gmbh | Verfahren und schaltungsanordnung zur geberlosen ermittlung der rotorposition eines bürstenlosen gleichstrommotors |
EP2293430A1 (de) * | 2009-09-07 | 2011-03-09 | Technische Universität Darmstadt | Vorrichtung und Verfahren zur Rotorpositionsermittlung bei geringer Drehzahl oder bei Stillstand |
JP2014515592A (ja) * | 2011-05-20 | 2014-06-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子整流型の電気機械を動作させるための方法および装置 |
-
2000
- 2000-03-27 JP JP2000090709A patent/JP4447109B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6680593B2 (en) | 2001-03-02 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Disk drive apparatus and motor |
JP2005198496A (ja) * | 2004-01-07 | 2005-07-21 | Agency For Science Technology & Research | Zcp検知システムと方法 |
WO2006069844A1 (de) * | 2004-12-27 | 2006-07-06 | Robert Bosch Gmbh | Verfahren und schaltungsanordnung zur geberlosen ermittlung der rotorposition eines bürstenlosen gleichstrommotors |
JP2008526180A (ja) * | 2004-12-27 | 2008-07-17 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ブラシレス直流モータのロータ位置をセンサレスで検出するための方法および回路 |
JP4653814B2 (ja) * | 2004-12-27 | 2011-03-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | ブラシレス直流モータのロータ位置をセンサレスで検出するための方法および回路 |
EP2293430A1 (de) * | 2009-09-07 | 2011-03-09 | Technische Universität Darmstadt | Vorrichtung und Verfahren zur Rotorpositionsermittlung bei geringer Drehzahl oder bei Stillstand |
WO2011026988A3 (de) * | 2009-09-07 | 2011-05-19 | Technische Universität Darmstadt | Vorrichtung und verfahren zur rotorpositionsermittlung bei geringer drehzahl oder bei stillstand |
JP2014515592A (ja) * | 2011-05-20 | 2014-06-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子整流型の電気機械を動作させるための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4447109B2 (ja) | 2010-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7492113B2 (en) | Brushless motor drive control circuit and brushless motor device using the same | |
JP3250599B2 (ja) | ブラシレスモ−タ | |
JP4972439B2 (ja) | モータ拘束検出回路 | |
US6218795B1 (en) | Rotor magnetic pole position detection device | |
JP2002119081A (ja) | ブラシレスモータ駆動回路 | |
JP2007014074A (ja) | 静止位置検出回路およびモータ駆動回路 | |
KR100384682B1 (ko) | 센서리스모터구동회로 | |
JP2002223583A (ja) | ブラシレスモータ駆動装置 | |
JP2642357B2 (ja) | ブラシレスモータの制御装置 | |
JPH10243678A (ja) | モータ制御用半導体集積回路 | |
US7855523B2 (en) | Motor driving circuit and disc apparatus using the same | |
JP2001275388A (ja) | ブラシレスモータ駆動回路 | |
JP2004228860A (ja) | 半導体集積回路装置 | |
US6979966B2 (en) | Method and device for detecting the motor position of an electric motor | |
JP2009254107A (ja) | ブラシレスdcモータの制御装置 | |
JP3766162B2 (ja) | ブラシレスモータの駆動装置 | |
JP3308680B2 (ja) | ブラシレスモータの駆動装置 | |
JPH077971A (ja) | モータの相電流検出装置 | |
JP2005176457A (ja) | ブラシレスモータの位置検出回路 | |
JP3363833B2 (ja) | Fg信号発生回路及びこれを有するbldcモータ及びbldcモータ駆動回路 | |
JPH0591790A (ja) | ブラシレスモータ | |
JP2006034049A (ja) | ブラシレスモータの制御装置およびブラシレスモータ装置 | |
JP2004173360A (ja) | Dcブラシレスモータの回転数検出回路 | |
JP2000023481A (ja) | Pwm制御回路装置 | |
JP4130051B2 (ja) | センサレスモータの駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050118 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |