JP2001274184A - 回路装置の製造方法 - Google Patents
回路装置の製造方法Info
- Publication number
- JP2001274184A JP2001274184A JP2000088828A JP2000088828A JP2001274184A JP 2001274184 A JP2001274184 A JP 2001274184A JP 2000088828 A JP2000088828 A JP 2000088828A JP 2000088828 A JP2000088828 A JP 2000088828A JP 2001274184 A JP2001274184 A JP 2001274184A
- Authority
- JP
- Japan
- Prior art keywords
- conductive path
- conductive
- circuit
- insulating resin
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 プリント基板、セラミック基板、フレキシブ
ルシート等が支持基板として一体で成る回路装置があ
る。しかしこれらの支持基板は、本来必要でなく余分な
材料である。しかも支持基板の厚みが、回路装置を大型
化にする問題もあった。 【解決手段】 支持基板ＳＳに導電箔６０を貼着し、導
電箔６０に分離溝５４を形成した後、回路素子を実装
し、絶縁性樹脂５０を被着する。この後、絶縁性樹脂５
０で封止された封止体を支持基板ＳＳから剥離する。従
って支持基板を回路装置と一体で構成することなく、導
電路５１、回路素子５２が絶縁性樹脂５０に支持された
回路装置が実現できる。しかも回路には絶対必要となる
配線Ｌ１〜Ｌ３があり、湾曲構造５９やひさし５８を有
するため抜けを防止できる。
ルシート等が支持基板として一体で成る回路装置があ
る。しかしこれらの支持基板は、本来必要でなく余分な
材料である。しかも支持基板の厚みが、回路装置を大型
化にする問題もあった。 【解決手段】 支持基板ＳＳに導電箔６０を貼着し、導
電箔６０に分離溝５４を形成した後、回路素子を実装
し、絶縁性樹脂５０を被着する。この後、絶縁性樹脂５
０で封止された封止体を支持基板ＳＳから剥離する。従
って支持基板を回路装置と一体で構成することなく、導
電路５１、回路素子５２が絶縁性樹脂５０に支持された
回路装置が実現できる。しかも回路には絶対必要となる
配線Ｌ１〜Ｌ３があり、湾曲構造５９やひさし５８を有
するため抜けを防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路装置の製造方
法に関し、特に薄型の回路装置を実現する製造方法に関
するものである。
法に関し、特に薄型の回路装置を実現する製造方法に関
するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２４のように、
プリント基板ＰＳに実装される。
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置１は、図２４のように、
プリント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置１は、半
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３
の側部から外部接続用のリード端子４が導出されたもの
である。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図２５は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
が金属細線１２を介して接続され、トランジスタのベー
ス電極と第２の電極８が金属細線１２を介して接続され
ている。更にトランジスタチップＴを覆うようにガラス
エポキシ基板５に樹脂層１３が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図２４のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図２６お
よび図２７を参照しながら説明する。尚、図２７では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
よび図２７を参照しながら説明する。尚、図２７では、
中央のガラエポ／フレキ基板と題するフロー図を参照す
る。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２６Ｂ
を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図２６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図２６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１対応する
Ｃｕ箔２０、２１に耐エッチング性のレジスト２２を被
覆し、Ｃｕ箔２０、２１をパターニングする。尚、パタ
ーニングは、表と裏で別々にしても良い（以上図２６Ｂ
を参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図２６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２６Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２６では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８を金属細線１２を介して接続し、樹脂
層１３で被覆している。（以上図２６Ｄを参照） そして必要により、ダイシングして個々の電気素子とし
て分離している。図２６では、ガラスエポキシ基板５
に、トランジスタチップＴが一つしか設けられていない
が、実際は、トランジスタチップＴがマトリックス状に
多数個設けられている。そのため、最後にダイシング装
置により個別分離されている。
【００１５】以上の製造方法により、支持基板５を採用
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
したＣＳＰ型の電気素子が完成する。この製造方法は、
支持基板としてフレキシブルシートを採用しても同様で
ある。
【００１６】一方、セラミック基板を採用した製造方法
を図２７左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２６の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
を図２７左側のフローに示す。支持基板であるセラミッ
ク基板を用意した後、スルーホールを形成し、その後、
導電ペーストを使い、表と裏の電極を印刷し、焼結して
いる。その後、前製造方法の樹脂層を被覆するまでは図
２６の製造方法と同じであるが、セラミック基板は、非
常にもろく、フレキシブルシートやガラスエポキシ基板
と異なり、直ぐに欠けてしまうため金型を用いたモール
ドができない問題がある。そのため、封止樹脂をポッテ
ィングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１７】
【発明が解決しようとする課題】図２５に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路装置を提供す
るのは難しかった。
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する電気回路装置を提供す
るのは難しかった。
【００１８】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１９】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路装置として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００２０】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなる問題もあった。
【００２１】図２８は、ガラスエポキシ基板、セラミッ
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にＩＣ回路が形成さ
れており、トランジスタチップ２１、ＩＣチップ２２、
チップコンデンサ２３および／またはチップ抵抗２４が
実装されている。このトランジスタチップ２１やＩＣチ
ップ２２の周囲には、配線２５と一体となったボンディ
ングパッド２６が形成され、金属細線２８を介してチッ
プ２１、２２とボンディングパッドが電気的に接続され
ている。また配線２９は、外部リードパッド３０と一体
となり形成されている。これらの配線２５、２９は、基
板の中を曲折しながら延在され、必要によってはＩＣチ
ップの中で一番細く形成されている。従って、この細い
配線は、基板と接着面積が非常に少なく、配線が剥がれ
たり、反ったりする問題があった。またボンディングパ
ッド２６は、パワー用のボンディングパッドと小信号用
のボンディングパッドがあり、特に小信号用のボンディ
ングパッドは、接着面積が小さく、膜剥がれの原因とな
っていた。
ク基板または金属基板等に形成されたパターン図を示す
ものである。このパターンは、一般にＩＣ回路が形成さ
れており、トランジスタチップ２１、ＩＣチップ２２、
チップコンデンサ２３および／またはチップ抵抗２４が
実装されている。このトランジスタチップ２１やＩＣチ
ップ２２の周囲には、配線２５と一体となったボンディ
ングパッド２６が形成され、金属細線２８を介してチッ
プ２１、２２とボンディングパッドが電気的に接続され
ている。また配線２９は、外部リードパッド３０と一体
となり形成されている。これらの配線２５、２９は、基
板の中を曲折しながら延在され、必要によってはＩＣチ
ップの中で一番細く形成されている。従って、この細い
配線は、基板と接着面積が非常に少なく、配線が剥がれ
たり、反ったりする問題があった。またボンディングパ
ッド２６は、パワー用のボンディングパッドと小信号用
のボンディングパッドがあり、特に小信号用のボンディ
ングパッドは、接着面積が小さく、膜剥がれの原因とな
っていた。
【００２２】また、外部リードパッドには、外部リード
が固着されるが、外部リードに加えられる外力により、
外部リードパッドが剥がれる問題もあった。
が固着されるが、外部リードに加えられる外力により、
外部リードパッドが剥がれる問題もあった。
【００２３】更には、ガラスエポキシ基板５とトランジ
スタチップ、ガラスエポキシ基板と樹脂層の熱膨張係数
の違いにより、完成されたＣＳＰが反ってしまう問題も
あった。
スタチップ、ガラスエポキシ基板と樹脂層の熱膨張係数
の違いにより、完成されたＣＳＰが反ってしまう問題も
あった。
【００２４】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、第１に、支持基板の上に導電箔
を貼着する工程と、少なくとも導電路となる領域を除い
た前記導電箔に、前記導電箔を貫通して成る分離溝を形
成して前記導電路を形成する工程と、所望の前記導電路
上に回路素子を電気的に接続して固着する工程と、前記
回路素子を被覆し、前記分離溝に充填されるように絶縁
性樹脂でモールドする工程と、前記支持基板から前記導
電路の裏面および前記絶縁性樹脂の裏面を剥がす工程と
を具備することで解決するものである。
の課題に鑑みて成され、第１に、支持基板の上に導電箔
を貼着する工程と、少なくとも導電路となる領域を除い
た前記導電箔に、前記導電箔を貫通して成る分離溝を形
成して前記導電路を形成する工程と、所望の前記導電路
上に回路素子を電気的に接続して固着する工程と、前記
回路素子を被覆し、前記分離溝に充填されるように絶縁
性樹脂でモールドする工程と、前記支持基板から前記導
電路の裏面および前記絶縁性樹脂の裏面を剥がす工程と
を具備することで解決するものである。
【００２５】第２に、支持基板の上に導電箔を貼着する
工程と、少なくとも導電路となる領域を除いた前記導電
箔に、前記導電箔を貫通して成る分離溝を形成して前記
導電路を形成する工程と、所望の前記導電路上に回路素
子を固着する工程と、前記回路素子の電極と所望の前記
導電路とを電気的に接続する接続手段を形成する工程
と、前記回路素子、前記接続手段を被覆し、前記分離溝
に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程とを具備することで解決するもの
である。
工程と、少なくとも導電路となる領域を除いた前記導電
箔に、前記導電箔を貫通して成る分離溝を形成して前記
導電路を形成する工程と、所望の前記導電路上に回路素
子を固着する工程と、前記回路素子の電極と所望の前記
導電路とを電気的に接続する接続手段を形成する工程
と、前記回路素子、前記接続手段を被覆し、前記分離溝
に充填されるように絶縁性樹脂でモールドする工程と、
前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程とを具備することで解決するもの
である。
【００２６】第３に、支持基板の上に導電箔を貼着し、
少なくとも導電路となる領域に耐食性の導電被膜を形成
する工程と、前記導電被膜を介して前記導電箔を貫通し
て成る分離溝をエッチングすることにより前記導電路を
形成する工程と、所望の前記導電路上に回路素子を電気
的に接続して固着する工程と、前記回路素子を被覆し、
前記分離溝に充填されるように絶縁性樹脂でモールドす
る工程と、前記支持基板から前記導電路の裏面および前
記絶縁性樹脂の裏面を剥がす工程とを具備することで解
決するものである。
少なくとも導電路となる領域に耐食性の導電被膜を形成
する工程と、前記導電被膜を介して前記導電箔を貫通し
て成る分離溝をエッチングすることにより前記導電路を
形成する工程と、所望の前記導電路上に回路素子を電気
的に接続して固着する工程と、前記回路素子を被覆し、
前記分離溝に充填されるように絶縁性樹脂でモールドす
る工程と、前記支持基板から前記導電路の裏面および前
記絶縁性樹脂の裏面を剥がす工程とを具備することで解
決するものである。
【００２７】第４に、支持基板の上に導電箔を貼着し、
少なくとも導電路となる領域に耐食性の導電被膜を形成
する工程と、前記導電被膜を介して前記導電箔を貫通し
て成る分離溝をエッチングすることにより前記導電路を
形成する工程と、所望の前記導電路上に回路素子を固着
する工程と、前記回路素子の電極と所望の前記導電路と
を電気的に接続する接続手段を形成する工程と、前記回
路素子、前記接続手段を被覆し、前記分離溝に充填され
るように絶縁性樹脂でモールドする工程と、前記支持基
板から前記導電路の裏面および前記絶縁性樹脂の裏面を
剥がす工程と、前記絶縁性樹脂を切断して個別の回路装
置に分離する工程とを具備することで解決するものであ
る。
少なくとも導電路となる領域に耐食性の導電被膜を形成
する工程と、前記導電被膜を介して前記導電箔を貫通し
て成る分離溝をエッチングすることにより前記導電路を
形成する工程と、所望の前記導電路上に回路素子を固着
する工程と、前記回路素子の電極と所望の前記導電路と
を電気的に接続する接続手段を形成する工程と、前記回
路素子、前記接続手段を被覆し、前記分離溝に充填され
るように絶縁性樹脂でモールドする工程と、前記支持基
板から前記導電路の裏面および前記絶縁性樹脂の裏面を
剥がす工程と、前記絶縁性樹脂を切断して個別の回路装
置に分離する工程とを具備することで解決するものであ
る。
【００２８】これらの製造方法により、構成要素を最小
限とし従来の課題を解決するものである。特に、導電
路、回路素子およびこれらを封止する絶縁性樹脂で構成
されるために、回路装置の薄型・軽量化が実現でき、し
かも導電路が埋め込まれているために、導電路が絶縁性
樹脂から剥離する事もない。更には、絶縁性樹脂を被着
した際、支持基板の平坦性により回路装置の反りを抑制
することも可能となる。
限とし従来の課題を解決するものである。特に、導電
路、回路素子およびこれらを封止する絶縁性樹脂で構成
されるために、回路装置の薄型・軽量化が実現でき、し
かも導電路が埋め込まれているために、導電路が絶縁性
樹脂から剥離する事もない。更には、絶縁性樹脂を被着
した際、支持基板の平坦性により回路装置の反りを抑制
することも可能となる。
【００２９】また導電箔の表面に導電被膜を形成するこ
とにより、表面にひさしを有する導電路を形成すること
ができ、アンカー効果を持って絶縁性樹脂に封止され
る。
とにより、表面にひさしを有する導電路を形成すること
ができ、アンカー効果を持って絶縁性樹脂に封止され
る。
【００３０】
【発明の実施の形態】回路装置を説明する第１の実施の
形態 まず本発明の回路装置について図１を参照しながらその
構造について説明する。
形態 まず本発明の回路装置について図１を参照しながらその
構造について説明する。
【００３１】図１には、絶縁性樹脂５０に埋め込まれた
導電路５１を有し、前記導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で導電路５１を支持し
て成る回路装置５３が示されている。しかも導電路５１
の側面は湾曲構造５９を有している。
導電路５１を有し、前記導電路５１上には回路素子５２
が固着され、前記絶縁性樹脂５０で導電路５１を支持し
て成る回路装置５３が示されている。しかも導電路５１
の側面は湾曲構造５９を有している。
【００３２】本構造は、回路素子５２Ａ、５２Ｂ、複数
の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１
Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの
材料で構成され、導電路５１間には、この絶縁性樹脂５
０で充填された分離溝５４が設けられる。そして絶縁性
樹脂５０により湾曲構造５９の前記導電路５１が支持さ
れている。
の導電路５１Ａ、５１Ｂ、５１Ｃと、この導電路５１
Ａ、５１Ｂ、５１Ｃを埋め込む絶縁性樹脂５０の３つの
材料で構成され、導電路５１間には、この絶縁性樹脂５
０で充填された分離溝５４が設けられる。そして絶縁性
樹脂５０により湾曲構造５９の前記導電路５１が支持さ
れている。
【００３３】絶縁性樹脂としては、エポキシ樹脂等の熱
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファ
イド等の熱可塑性樹脂を用いることができる。また絶縁
性樹脂は、金型を用いて固める樹脂、ディップ、塗布を
して被覆できる樹脂であれば、全ての樹脂が採用でき
る。また導電路５１としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔、またはＦｅ−Ｎｉ等の
合金から成る導電箔等を用いることができる。もちろ
ん、他の導電材料でも可能であり、特にエッチングでき
る導電材、レーザで蒸発する導電材が好ましい。
【００３４】本発明では、特にエッチングとしてドライ
エッチング、あるいはウェットエッチングを採用して非
異方性的なエッチングを施すことにより、導電路５１の
側面を湾曲構造５９とし、アンカー効果を発生させてい
る。その結果、導電路５１が絶縁性樹脂５０から抜けな
い構造を実現している。もちろん導電路５１の側面をス
トレートに形成しても良い。
エッチング、あるいはウェットエッチングを採用して非
異方性的なエッチングを施すことにより、導電路５１の
側面を湾曲構造５９とし、アンカー効果を発生させてい
る。その結果、導電路５１が絶縁性樹脂５０から抜けな
い構造を実現している。もちろん導電路５１の側面をス
トレートに形成しても良い。
【００３５】また回路素子５２の接続手段は、金属細線
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路５１との接続は、金属
細線が選択され、ＣＳＰであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田５５Ｂが選択される。またパッケージされた回
路素子、例えばＢＧＡ、フェイスダウン型の半導体素子
等を導電路５１に実装しても問題はなく、これを採用す
る場合、接続手段は半田が選択される。
５５Ａ、ロウ材から成る導電ボール、扁平する導電ボー
ル、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペー
スト５５Ｃ、導電被膜または異方性導電性樹脂等であ
る。これら接続手段は、回路素子５２の種類、回路素子
５２の実装形態で選択される。例えば、ベアの半導体素
子であれば、表面の電極と導電路５１との接続は、金属
細線が選択され、ＣＳＰであれば半田ボールや半田バン
プが選択される。またチップ抵抗、チップコンデンサ
は、半田５５Ｂが選択される。またパッケージされた回
路素子、例えばＢＧＡ、フェイスダウン型の半導体素子
等を導電路５１に実装しても問題はなく、これを採用す
る場合、接続手段は半田が選択される。
【００３６】また回路素子と導電路５１Ａとの固着は、
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
電気的接続が不要であれば、絶縁性接着剤が選択され、
また電気的接続が必要な場合は、導電被膜が採用され
る。ここでは、導電被膜は少なくとも一層あればよい。
【００３７】この導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
【００３８】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電路５１
Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着され
たもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被
着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆さ
れたものが形成できる。尚、これら導電被膜の種類、積
層構造は、これ以外にも多数あるが、ここでは省略をす
る。
【００３９】本回路装置は、導電路５１を封止樹脂であ
る絶縁性樹脂５０で支持しているため、支持基板が不要
となり、導電路５１、回路素子５２および絶縁性樹脂５
０で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されてパッケージされていた
り、リードフレームで支持されているため、本来不要に
しても良い構成が付加されている。しかし、本回路装置
は、必要最小限の構成要素で構成され、支持基板を不要
としているため、薄型で安価となる特徴を有する。
る絶縁性樹脂５０で支持しているため、支持基板が不要
となり、導電路５１、回路素子５２および絶縁性樹脂５
０で構成される。この構成は、本発明の特徴である。従
来の技術の欄でも説明したように、従来の回路装置の導
電路は、支持基板で支持されてパッケージされていた
り、リードフレームで支持されているため、本来不要に
しても良い構成が付加されている。しかし、本回路装置
は、必要最小限の構成要素で構成され、支持基板を不要
としているため、薄型で安価となる特徴を有する。
【００４０】また前記構成の他に、回路素子５２を被覆
し且つ前記導電路５２間の前記分離溝５４に充填されて
一体に支持する絶縁性樹脂５０を有している。
し且つ前記導電路５２間の前記分離溝５４に充填されて
一体に支持する絶縁性樹脂５０を有している。
【００４１】この湾曲構造５９の導電路５１間は、分離
溝５４となり、ここに絶縁性樹脂５０が充填されること
で、導電路５１の抜けが防止できると同時にお互いの絶
縁がはかれるメリットを有する。
溝５４となり、ここに絶縁性樹脂５０が充填されること
で、導電路５１の抜けが防止できると同時にお互いの絶
縁がはかれるメリットを有する。
【００４２】また、回路素子５２を被覆し且つ導電路５
１間の分離溝５４に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。
１間の分離溝５４に充填され導電路５１の裏面のみを露
出して一体に支持する絶縁性樹脂５０を有している。
【００４３】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２５の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図２５の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
【００４４】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接導電路５１Ａに固着され、この導
電路５１Ａが実装基板の導電路と固着されている場合、
回路素子５２Ａから発生する熱を導電路５１Ａを介して
実装基板に伝えることができる。特に放熱により、駆動
電流の上昇等の特性改善が可能となる半導体チップに有
効である。
導電被膜を介して直接導電路５１Ａに固着され、この導
電路５１Ａが実装基板の導電路と固着されている場合、
回路素子５２Ａから発生する熱を導電路５１Ａを介して
実装基板に伝えることができる。特に放熱により、駆動
電流の上昇等の特性改善が可能となる半導体チップに有
効である。
【００４５】また本回路装置は、分離溝５４の表面と導
電路５１の裏面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図２５に示す裏面
電極１０、１１と異なり、段差が設けられないため、回
路装置５３をそのまま水平に移動できる特徴を有する。
電路５１の裏面は、実質一致している構造となってい
る。本構造は、本発明の特徴であり、図２５に示す裏面
電極１０、１１と異なり、段差が設けられないため、回
路装置５３をそのまま水平に移動できる特徴を有する。
【００４６】図１は、複数の回路素子でＩＣ回路を構成
するものであり、特に回路素子と回路素子を接続する導
電路は、配線として機能し、図１Ｂの如く、実質ランド
状の形状となっている。しかし実際の形状は、図２や図
２８の如く、更に複雑なものである。特に配線は、一方
の素子と接続され、少なくとも一つの回路素子を迂回す
るようにして他方の素子と接続され、細く長いために、
絶縁性樹脂から剥がれやすいが、配線自身も絶縁性樹脂
に埋め込まれているため、この問題も解決される。 回路装置を説明する第２の実施の形態 次に図２に示された回路装置５３を説明する。
するものであり、特に回路素子と回路素子を接続する導
電路は、配線として機能し、図１Ｂの如く、実質ランド
状の形状となっている。しかし実際の形状は、図２や図
２８の如く、更に複雑なものである。特に配線は、一方
の素子と接続され、少なくとも一つの回路素子を迂回す
るようにして他方の素子と接続され、細く長いために、
絶縁性樹脂から剥がれやすいが、配線自身も絶縁性樹脂
に埋め込まれているため、この問題も解決される。 回路装置を説明する第２の実施の形態 次に図２に示された回路装置５３を説明する。
【００４７】本構造は、図２Ｂの如く、導電路５１とし
て配線Ｌ１、Ｌ２が形成されており、それ以外は、図１
の構造と実質同一である。よってこの配線Ｌ１、Ｌ２に
ついて説明する。
て配線Ｌ１、Ｌ２が形成されており、それ以外は、図１
の構造と実質同一である。よってこの配線Ｌ１、Ｌ２に
ついて説明する。
【００４８】前述したように、ＩＣ回路には、大規模の
回路から小規模の回路まである。しかしここでは、図面
の都合もあり、小規模な回路を図２Ａに示す。この回路
は、オーディオの増幅回路に多用される差動増幅回路と
カレントミラー回路が接続されたものである。前記差動
増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成さ
れ、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に
構成されている。
回路から小規模の回路まである。しかしここでは、図面
の都合もあり、小規模な回路を図２Ａに示す。この回路
は、オーディオの増幅回路に多用される差動増幅回路と
カレントミラー回路が接続されたものである。前記差動
増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成さ
れ、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に
構成されている。
【００４９】図２Ｂは、図２Ａの回路を本回路装置に実
現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線
に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図で
ある。図２Ｂの左側には、ＴＲ１とＴＲ３が実装される
ダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４
が実装されるダイパッド５１Ｄが設けられている。この
ダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電
極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１
Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１の
エミッタとＴＲ２のエミッタが共通接続されているた
め、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成
されている。またＴＲ３のベースとＴＲ４のベース、Ｔ
Ｒ３のエミッタとＴＲ４のエミッタが共通接続されてい
るため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって
設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となっ
て設けられている。
現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線
に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図で
ある。図２Ｂの左側には、ＴＲ１とＴＲ３が実装される
ダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４
が実装されるダイパッド５１Ｄが設けられている。この
ダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電
極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１
Ｃ、５１Ｈ〜５１Ｊが設けられている。そしてＴＲ１の
エミッタとＴＲ２のエミッタが共通接続されているた
め、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成
されている。またＴＲ３のベースとＴＲ４のベース、Ｔ
Ｒ３のエミッタとＴＲ４のエミッタが共通接続されてい
るため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって
設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となっ
て設けられている。
【００５０】本発明の特徴は、この配線Ｌ１〜Ｌ３にあ
る。図２８で説明すれば、配線２５、配線２９がこれに
該当するものである。この配線は、本回路装置の集積度
により異なるが、幅は、２５μｍ〜と非常に狭いもので
ある。尚、この２５μｍは、ウェットエッチングを採用
した場合の数値であり、ドライエッチングを採用すれ
ば、その幅は更に狭くできる。
る。図２８で説明すれば、配線２５、配線２９がこれに
該当するものである。この配線は、本回路装置の集積度
により異なるが、幅は、２５μｍ〜と非常に狭いもので
ある。尚、この２５μｍは、ウェットエッチングを採用
した場合の数値であり、ドライエッチングを採用すれ
ば、その幅は更に狭くできる。
【００５１】図２Ｄからも明らかなように、配線Ｌ１
は、裏面を露出するだけで、その他の側面は、湾曲構造
を有すると共に絶縁性樹脂５０で支持されている。また
別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれ
ている。よって、図２５の様に、たんに支持基板に配線
が貼り合わされているのとは異なり、配線の抜け、剥が
れ、反りを防止することが可能となる。特に、後述する
製造方法から明らかな様に、導電路の側面が粗面および
／または湾曲構造で成る事、導電路の表面にひさしが形
成されている事等により、アンカー効果が発生し、絶縁
性樹脂から前記導電路が抜けない構造となる。
は、裏面を露出するだけで、その他の側面は、湾曲構造
を有すると共に絶縁性樹脂５０で支持されている。また
別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれ
ている。よって、図２５の様に、たんに支持基板に配線
が貼り合わされているのとは異なり、配線の抜け、剥が
れ、反りを防止することが可能となる。特に、後述する
製造方法から明らかな様に、導電路の側面が粗面および
／または湾曲構造で成る事、導電路の表面にひさしが形
成されている事等により、アンカー効果が発生し、絶縁
性樹脂から前記導電路が抜けない構造となる。
【００５２】また外部接続用の電極５１Ｂ、５１Ｃ、５
５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込
まれているため、固着された外部リードから外力が加わ
っても、剥がれずらい構造となる。 回路装置を説明する第３の実施の形態 次に図８に示された回路装置５６を説明する。
５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込
まれているため、固着された外部リードから外力が加わ
っても、剥がれずらい構造となる。 回路装置を説明する第３の実施の形態 次に図８に示された回路装置５６を説明する。
【００５３】本構造は、導電路５１の表面に導電被膜５
７が形成されており、それ以外は、図１や図２の構造と
実質同一である。よってここでは、導電路上にこの導電
被膜５７が形成された所を中心に説明する。
７が形成されており、それ以外は、図１や図２の構造と
実質同一である。よってここでは、導電路上にこの導電
被膜５７が形成された所を中心に説明する。
【００５４】第１の特徴は、導電路や回路装置の反りを
防止するするために導電被膜５７を設ける点である。
防止するするために導電被膜５７を設ける点である。
【００５５】一般に、絶縁性樹脂と導電路材料（以下第
１の材料と呼ぶ。）の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路５１の方が先に温度上昇
して膨張する。そのため、第１の材料よりも熱膨張係数
の小さい第２の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第１の材料としてＣｕを採用した場合、第２の材料
としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率
は、１６．７×１０−６（１０のマイナス６乗）で、Ａ
ｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、
Ｐｔは、８．９×１０−６である。尚、この場合、複数
の層を形成して実施しても良い。
１の材料と呼ぶ。）の熱膨張係数の差により、回路装置
自身が反ったり、また導電路が湾曲したり剥がれたりす
る。また導電路５１の熱伝導率が絶縁性樹脂の熱伝導率
よりも優れているため、導電路５１の方が先に温度上昇
して膨張する。そのため、第１の材料よりも熱膨張係数
の小さい第２の材料を被覆することにより、導電路の反
り、剥がれ、回路装置の反りを防止することができる。
特に第１の材料としてＣｕを採用した場合、第２の材料
としてはＡｕ、ＮｉまたはＰｔ等が良い。Ｃｕの膨張率
は、１６．７×１０−６（１０のマイナス６乗）で、Ａ
ｕは、１４×１０−６、Ｎｉは、１２．８×１０−６、
Ｐｔは、８．９×１０−６である。尚、この場合、複数
の層を形成して実施しても良い。
【００５６】第２の特徴は、第２の材料によりアンカー
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１の抜けを防止できる構造とな
る。
効果を持たせている点である。第２の材料によりひさし
５８が形成され、しかも導電路５１と被着したひさし５
８が絶縁性樹脂５０に埋め込まれているため、アンカー
効果を発生し、導電路５１の抜けを防止できる構造とな
る。
【００５７】図８は、湾曲構造５９とひさし５８の両方
で、二重のアンカー効果を発生させて導電路５１の抜け
を抑制している。
で、二重のアンカー効果を発生させて導電路５１の抜け
を抑制している。
【００５８】以上の３つの実施の形態は、回路装置とし
てトランジスタチップ５２Ａと受動素子５２Ｂが実装さ
れた回路装置で説明してきたが、本発明は、図２１、図
２２の如く、一つの半導体チップが封止されて構成され
た回路装置でも実施可能である。図２１の如く、ＣＳＰ
等のフェイスダウン型の素子８０が実装された回路装置
８１、または図２２の如くチップ抵抗、チップコンデン
サ等の受動素子８２が封止された回路装置８３でも実施
できる。更には、２つの導電路間に金属細線を接続し、
これが封止されたものでも良い。これはフューズとして
活用できる。 回路装置の製造方法を説明する第１の実施の形態 次に図３〜図７および図１を使って回路装置５３の製造
方法について説明する。
てトランジスタチップ５２Ａと受動素子５２Ｂが実装さ
れた回路装置で説明してきたが、本発明は、図２１、図
２２の如く、一つの半導体チップが封止されて構成され
た回路装置でも実施可能である。図２１の如く、ＣＳＰ
等のフェイスダウン型の素子８０が実装された回路装置
８１、または図２２の如くチップ抵抗、チップコンデン
サ等の受動素子８２が封止された回路装置８３でも実施
できる。更には、２つの導電路間に金属細線を接続し、
これが封止されたものでも良い。これはフューズとして
活用できる。 回路装置の製造方法を説明する第１の実施の形態 次に図３〜図７および図１を使って回路装置５３の製造
方法について説明する。
【００５９】まず図３の如く、支持基板ＳＳに貼着され
たシート状の導電箔６０を用意する。この導電箔６０
は、ロウ材の付着性、ボンディング性、メッキ性が考慮
されてその材料が選択され、材料としては、Ｃｕを主材
料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ
−Ｎｉ等の合金から成る導電箔等が採用される。
たシート状の導電箔６０を用意する。この導電箔６０
は、ロウ材の付着性、ボンディング性、メッキ性が考慮
されてその材料が選択され、材料としては、Ｃｕを主材
料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ
−Ｎｉ等の合金から成る導電箔等が採用される。
【００６０】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。
【００６１】また貼着手段としては、接着剤、熱可塑性
樹脂、ＵＶシート（紫外線を照射することにより接着性
が落ちるもの）等が考えられる。この貼着手段は、絶縁
性樹脂５０を被覆した後、溶剤に溶かしたり、加熱する
ことにより液状にしたり、紫外線照射により接着性を落
としたりすることにより、回路装置５３を支持基板ＳＳ
から剥離できる材料でなければならない。
樹脂、ＵＶシート（紫外線を照射することにより接着性
が落ちるもの）等が考えられる。この貼着手段は、絶縁
性樹脂５０を被覆した後、溶剤に溶かしたり、加熱する
ことにより液状にしたり、紫外線照射により接着性を落
としたりすることにより、回路装置５３を支持基板ＳＳ
から剥離できる材料でなければならない。
【００６２】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を除去する工程、前記導電路６０に
回路素子を実装する工程およびこの除去工程により形成
された分離溝６１および導電箔６０に絶縁性樹脂５０を
被覆し、回路素子を封止する工程がある。
を除いた導電箔６０を除去する工程、前記導電路６０に
回路素子を実装する工程およびこの除去工程により形成
された分離溝６１および導電箔６０に絶縁性樹脂５０を
被覆し、回路素子を封止する工程がある。
【００６３】まず、図４の如く、Ｃｕ箔６０の上に、ホ
トレジストＰＲ（耐エッチングマスク）を形成し、導電
路５１となる領域を除いた導電箔６０が露出するように
ホトレジストＰＲをパターニングする。そして、図５Ａ
の如く、前記ホトレジストＰＲを介して前記分離溝６１
が導電箔６０を貫通するようにエッチングしている。
トレジストＰＲ（耐エッチングマスク）を形成し、導電
路５１となる領域を除いた導電箔６０が露出するように
ホトレジストＰＲをパターニングする。そして、図５Ａ
の如く、前記ホトレジストＰＲを介して前記分離溝６１
が導電箔６０を貫通するようにエッチングしている。
【００６４】本製造方法ではウェットエッチングまたは
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。
ドライエッチングで、非異方性的にエッチングされ、そ
の側面は、粗面となり、しかも湾曲となる特徴を有す
る。
【００６５】ウェットエッチングの場合、エッチャント
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
は、塩化第二鉄または塩化第二銅が採用され、前記導電
箔は、このエッチャントの中にディッピングされるか、
このエッチャントがシャワーリングされる。
【００６６】特に図５Ｂの如く、エッチングマスクとな
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝６１の側面のある位置から上方に
向かうにつれて、その位置に対応する開口部の開口径が
小さくなれば、逆テーパー構造となり、アンカー構造を
有する構造となる。またシャワーリングを採用すること
で、深さ方向に向かいエッチングが進み、横方向のエッ
チングは抑制されるため、このアンカー構造が顕著に現
れる。
るホトレジストＰＲの直下は、横方向のエッチングが進
みづらく、それより深い部分が横方向にエッチングされ
る。図のように分離溝６１の側面のある位置から上方に
向かうにつれて、その位置に対応する開口部の開口径が
小さくなれば、逆テーパー構造となり、アンカー構造を
有する構造となる。またシャワーリングを採用すること
で、深さ方向に向かいエッチングが進み、横方向のエッ
チングは抑制されるため、このアンカー構造が顕著に現
れる。
【００６７】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００６８】尚、図５に於いて、ホトレジストの代わり
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｔま
たはＰｄ等である。しかもこれら耐食性の導電被膜は、
ダイパッド、ボンディングパッドとしてそのまま活用で
きる特徴を有する。
にエッチング液に対して耐食性のある導電被膜を選択的
に被覆しても良い。導電路と成る部分に選択的に被着す
れば、この導電被膜がエッチング保護膜となり、レジス
トを採用することなく分離溝をエッチングできる。この
導電被膜として考えられる材料は、Ａｇ、Ａｕ、Ｐｔま
たはＰｄ等である。しかもこれら耐食性の導電被膜は、
ダイパッド、ボンディングパッドとしてそのまま活用で
きる特徴を有する。
【００６９】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。
【００７０】続いて、図６の如く、分離溝６１が形成さ
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
れた導電箔６０に回路素子５２を電気的に接続して実装
する工程がある。
【００７１】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子５２Ａ、チップコ
ンデンサ、チップ抵抗等の受動素子５２Ｂである。また
厚みが厚くはなるが、ウェハスケール型のＣＳＰ、ＢＧ
Ａ等のフェイスダウンの半導体素子も実装できる。
イオード、ＩＣチップ等の半導体素子５２Ａ、チップコ
ンデンサ、チップ抵抗等の受動素子５２Ｂである。また
厚みが厚くはなるが、ウェハスケール型のＣＳＰ、ＢＧ
Ａ等のフェイスダウンの半導体素子も実装できる。
【００７２】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等で固着される金属細線５５Ａを介して
接続される。また５２Ｂは、チップコンデンサまたは受
動素子であり、半田等のロウ材または導電ペースト５５
Ｂで固着される。
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが熱圧着
によるボールボンディングあるいは超音波によるウェッ
ヂボンデイング等で固着される金属細線５５Ａを介して
接続される。また５２Ｂは、チップコンデンサまたは受
動素子であり、半田等のロウ材または導電ペースト５５
Ｂで固着される。
【００７３】また図２８に示すパターンを本実施の形態
で応用した場合、ボンディングパッド２６は、そのサイ
ズが非常に小さいが、支持基板ＳＳと一体である。よっ
てボンディングツールのエネルギーを伝えることがで
き、ホンディング性も向上するメリットを有する。また
ボンディング後の金属細線のカットに於いて、金属細線
をプルカットする場合がある。この時は、ボンディング
パッドが支持基板ＳＳと一体で成るため、ボンディング
パッドが浮いたりする現象を無くせ、プルカット性も向
上する。
で応用した場合、ボンディングパッド２６は、そのサイ
ズが非常に小さいが、支持基板ＳＳと一体である。よっ
てボンディングツールのエネルギーを伝えることがで
き、ホンディング性も向上するメリットを有する。また
ボンディング後の金属細線のカットに於いて、金属細線
をプルカットする場合がある。この時は、ボンディング
パッドが支持基板ＳＳと一体で成るため、ボンディング
パッドが浮いたりする現象を無くせ、プルカット性も向
上する。
【００７４】更に、図７に示すように、側面が湾曲した
分離溝６１に絶縁性樹脂５０を付着する工程がある。こ
れは、トランスファーモールド、インジェクションモー
ルド、ディッピングまたは塗布により実現できる。樹脂
材料としては、エポキシ樹脂等の熱硬化性樹脂がトラン
スファーモールドで実現でき、ポリイミド樹脂、ポリフ
ェニレンサルファイド等の熱可塑性樹脂はインジェクシ
ョンモールドで実現できる。
分離溝６１に絶縁性樹脂５０を付着する工程がある。こ
れは、トランスファーモールド、インジェクションモー
ルド、ディッピングまたは塗布により実現できる。樹脂
材料としては、エポキシ樹脂等の熱硬化性樹脂がトラン
スファーモールドで実現でき、ポリイミド樹脂、ポリフ
ェニレンサルファイド等の熱可塑性樹脂はインジェクシ
ョンモールドで実現できる。
【００７５】本実施の形態では、絶縁性樹脂の厚さは、
金属細線５５Ａの頂部から上に約１００μｍが被覆され
るように調整されている。この厚みは、回路装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
金属細線５５Ａの頂部から上に約１００μｍが被覆され
るように調整されている。この厚みは、回路装置の強度
を考慮して厚くすることも、薄くすることも可能であ
る。
【００７６】本工程の特徴は、絶縁性樹脂５０を被覆
し、硬化するまでは、その表面が平坦な支持基板ＳＳと
一体でなることである。従来では、樹脂層１３とガラス
エポキシ基板５の熱膨張係数の違いによりＣＳＰが反っ
てしまう。しかし本発明では、支持基板ＳＳ自身が、硬
化温度に到達しても、そして冷却しても、その平坦性を
維持しており、しかもこの支持基板ＳＳに導電路５１の
裏面が貼着されているため、また絶縁性樹脂の裏面が支
持基板ＳＳに貼着されているため、回路装置５３を構成
する導電路５１、絶縁性樹脂５０は、支持基板ＳＳの上
で平坦性を維持しながら硬化される。従って、貼着手段
ＡＤを溶かしたり、液化させたりあるいは接着性を落と
したりして、封止体を剥離しても、その裏面は、実質的
に平坦性を維持できている。
し、硬化するまでは、その表面が平坦な支持基板ＳＳと
一体でなることである。従来では、樹脂層１３とガラス
エポキシ基板５の熱膨張係数の違いによりＣＳＰが反っ
てしまう。しかし本発明では、支持基板ＳＳ自身が、硬
化温度に到達しても、そして冷却しても、その平坦性を
維持しており、しかもこの支持基板ＳＳに導電路５１の
裏面が貼着されているため、また絶縁性樹脂の裏面が支
持基板ＳＳに貼着されているため、回路装置５３を構成
する導電路５１、絶縁性樹脂５０は、支持基板ＳＳの上
で平坦性を維持しながら硬化される。従って、貼着手段
ＡＤを溶かしたり、液化させたりあるいは接着性を落と
したりして、封止体を剥離しても、その裏面は、実質的
に平坦性を維持できている。
【００７７】更には、湾曲構造５９を持った分離溝６１
に絶縁性樹脂５０が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂５０からの前記導電路５１
の剥がれが防止できる。
に絶縁性樹脂５０が充填されるため、この部分でアンカ
ー効果が発生し、絶縁性樹脂５０からの前記導電路５１
の剥がれが防止できる。
【００７８】尚、ここの絶縁性樹脂５０を被覆する前
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
（以上図７を参照）続いて、前記封止体ＭＢを支持基板
ＳＳから剥離する工程がある。
に、例えば半導体チップや金属細線の接続部を保護する
ためにシリコーン樹脂等をポッティングしても良い。
（以上図７を参照）続いて、前記封止体ＭＢを支持基板
ＳＳから剥離する工程がある。
【００７９】本発明では、貼着手段ＡＤとして熱可塑性
樹脂を採用しているために、液状になるまで熱可塑性樹
脂を加温し、その後、支持基板ＳＳから封止体ＭＢを剥
離している。
樹脂を採用しているために、液状になるまで熱可塑性樹
脂を加温し、その後、支持基板ＳＳから封止体ＭＢを剥
離している。
【００８０】前述したように、この導電路５１を含む封
止体ＭＢは、前記加温工程の前でその平坦性が確立され
ている。よって、この加温工程で封止体ＭＢが加熱され
るが、再度冷却されると、加温工程前の平坦性に戻るた
め、封止体ＭＢの平坦性は実質的に維持される。
止体ＭＢは、前記加温工程の前でその平坦性が確立され
ている。よって、この加温工程で封止体ＭＢが加熱され
るが、再度冷却されると、加温工程前の平坦性に戻るた
め、封止体ＭＢの平坦性は実質的に維持される。
【００８１】また前記熱可塑性樹脂を貼着手段ＡＤとし
て採用する場合、絶縁性樹脂５０は、熱可塑性樹脂より
も熱硬化性樹脂が好ましい。熱硬化性樹脂は、いったん
硬化すると溶けることがないため、この硬化温度よりも
液化温度の高い熱可塑性樹脂を貼着手段ＡＤとして採用
することができるからである。
て採用する場合、絶縁性樹脂５０は、熱可塑性樹脂より
も熱硬化性樹脂が好ましい。熱硬化性樹脂は、いったん
硬化すると溶けることがないため、この硬化温度よりも
液化温度の高い熱可塑性樹脂を貼着手段ＡＤとして採用
することができるからである。
【００８２】金型温度は、樹脂の注入時よりも重合反応
時の方が高く設定され、この温度で前記熱可塑性樹脂が
液化していると、分離された導電路５１が支持基板ＳＳ
から簡単に剥がれてしまうからである。そのため熱可塑
性樹脂は、その液化温度が、前記絶縁性樹脂５０の重合
反応時のピーク温度よりも高い材料で選択される。重合
反応時は、熱可塑性樹脂は接着剤として機能し、また剥
離の際は、前記ピーク温度よりも高い温度で液化させ、
封止体ＭＢを支持基板ＳＳから剥がしている。
時の方が高く設定され、この温度で前記熱可塑性樹脂が
液化していると、分離された導電路５１が支持基板ＳＳ
から簡単に剥がれてしまうからである。そのため熱可塑
性樹脂は、その液化温度が、前記絶縁性樹脂５０の重合
反応時のピーク温度よりも高い材料で選択される。重合
反応時は、熱可塑性樹脂は接着剤として機能し、また剥
離の際は、前記ピーク温度よりも高い温度で液化させ、
封止体ＭＢを支持基板ＳＳから剥がしている。
【００８３】本工程は、加温しなくても剥離させること
ができる。例えば、有機溶剤等の薬液で選択的に貼着手
段を溶かすことができる。この場合、絶縁性樹脂５０と
しては、熱可塑性樹脂、熱硬化性樹脂の両方が採用でき
る。ここでは絶縁性樹脂をできる限り溶融しない薬液を
選択することが望ましい。またＵＶシートと呼ばれる接
着シートを採用しても良い。このシートは、本来接着性
を有するが、紫外線が照射されることでその接着性が落
ちたり、または接着性を無くすことができる材料であ
る。例えば、ガラスまたはプラスチック等の透明基板を
支持基板ＳＳとして採用すると、支持基板ＳＳの裏面か
らＵＶシートに紫外線照射をする事が可能となり、前記
封止体を支持基板ＳＳから剥離することができる。
ができる。例えば、有機溶剤等の薬液で選択的に貼着手
段を溶かすことができる。この場合、絶縁性樹脂５０と
しては、熱可塑性樹脂、熱硬化性樹脂の両方が採用でき
る。ここでは絶縁性樹脂をできる限り溶融しない薬液を
選択することが望ましい。またＵＶシートと呼ばれる接
着シートを採用しても良い。このシートは、本来接着性
を有するが、紫外線が照射されることでその接着性が落
ちたり、または接着性を無くすことができる材料であ
る。例えば、ガラスまたはプラスチック等の透明基板を
支持基板ＳＳとして採用すると、支持基板ＳＳの裏面か
らＵＶシートに紫外線照射をする事が可能となり、前記
封止体を支持基板ＳＳから剥離することができる。
【００８４】この支持基板ＳＳからの剥離が行われた
後、導電路５１の裏面には、前記貼着手段ＡＤの一部が
残存する恐れがあるため、封止体の裏面を研磨したり、
導電路５１の裏面をライトエッチングして、前記導電路
５１の裏面を清浄化しても良い。
後、導電路５１の裏面には、前記貼着手段ＡＤの一部が
残存する恐れがあるため、封止体の裏面を研磨したり、
導電路５１の裏面をライトエッチングして、前記導電路
５１の裏面を清浄化しても良い。
【００８５】以上の工程により、絶縁性樹脂５０に導電
路５１の裏面が露出する構造となる。そして分離溝６１
は、図１の分離溝５４となる。
路５１の裏面が露出する構造となる。そして分離溝６１
は、図１の分離溝５４となる。
【００８６】最後に、必要によって露出した導電路５１
に半田等の導電材を被着し、図１の如く回路装置として
完成する。
に半田等の導電材を被着し、図１の如く回路装置として
完成する。
【００８７】尚、本製造方法では、導電箔６０にトラン
ジスタとチップ抵抗が実装されているだけであるが、こ
れを１単位としてマトリックス状に配置しても良いし、
図２や図２８の様な回路を１単位としてマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
ジスタとチップ抵抗が実装されているだけであるが、こ
れを１単位としてマトリックス状に配置しても良いし、
図２や図２８の様な回路を１単位としてマトリックス状
に配置しても良い。この場合は、後述するようにダイシ
ング装置で個々に分離される。
【００８８】以上の製造方法によって、絶縁性樹脂５０
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する平坦な回路装置５３が実現で
きる。
に導電路５１が埋め込まれ、絶縁性樹脂５０の裏面と導
電路５１の裏面が一致する平坦な回路装置５３が実現で
きる。
【００８９】本製造方法は、支持基板ＳＳを採用する
が、最後には取り去る点にその特徴がある。図２６の従
来の製造方法では、不要な支持基板５を装置として一体
で構成しているため、製造コストが高く、その厚みも非
常に厚い。しかし本発明では、支持基板ＳＳは、繰り返
し再利用ができ、コストの低減が実現できると同時に回
路装置として薄型・軽量化が実現できる特徴を有する。
が、最後には取り去る点にその特徴がある。図２６の従
来の製造方法では、不要な支持基板５を装置として一体
で構成しているため、製造コストが高く、その厚みも非
常に厚い。しかし本発明では、支持基板ＳＳは、繰り返
し再利用ができ、コストの低減が実現できると同時に回
路装置として薄型・軽量化が実現できる特徴を有する。
【００９０】尚、導電路５１表面からの絶縁性樹脂の厚
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
５６としての厚さは、厚くも薄くもできる特徴を有す
る。（以上図１を参照）回路装置の製造方法を説明する
第２の実施の形態次に図９〜図１３、図８を使ってひさ
し５８を有する回路装置５６の製造方法について説明す
る。尚、ひさしとなる第２の材料７０が被着される以外
は、第１の実施の形態（図１、図２）と実質同一である
ため、詳細な説明は省略する。
さは、前工程の絶縁性樹脂の付着の時に調整できる。従
って実装される回路素子により違ってくるが、回路装置
５６としての厚さは、厚くも薄くもできる特徴を有す
る。（以上図１を参照）回路装置の製造方法を説明する
第２の実施の形態次に図９〜図１３、図８を使ってひさ
し５８を有する回路装置５６の製造方法について説明す
る。尚、ひさしとなる第２の材料７０が被着される以外
は、第１の実施の形態（図１、図２）と実質同一である
ため、詳細な説明は省略する。
【００９１】まず図９の如く、支持基板ＳＳに貼着され
た第１の材料から成る導電箔６０を用意し、この導電箔
６０上にエッチングレートの小さい第２の材料７０を被
覆する。
た第１の材料から成る導電箔６０を用意し、この導電箔
６０上にエッチングレートの小さい第２の材料７０を被
覆する。
【００９２】例えばＣｕ箔の上にＮｉを被着すると、塩
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
５８と成って形成されるため好適である。太い実線がＮ
ｉから成る導電被膜７０であり、その膜厚は１〜１０μ
ｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５
８が形成されやすい。
化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッ
チングでき、エッチングレートの差によりＮｉがひさし
５８と成って形成されるため好適である。太い実線がＮ
ｉから成る導電被膜７０であり、その膜厚は１〜１０μ
ｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５
８が形成されやすい。
【００９３】また第２の材料は、第１の材料と選択エッ
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るように選択配置し、この被膜をマスクにして第１の材
料をエッチングすればひさし５８が形成できるからであ
る。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えら
れる。（以上図９を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を貫通するように取り除く工程がある。
チングできる材料を被覆しても良い。この場合、まず第
２の材料から成る被膜を導電路５１の形成領域に被覆す
るように選択配置し、この被膜をマスクにして第１の材
料をエッチングすればひさし５８が形成できるからであ
る。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えら
れる。（以上図９を参照） 続いて、少なくとも導電路５１となる領域を除いた導電
箔６０を貫通するように取り除く工程がある。
【００９４】図１０の如く、Ｎｉ７０の上に、ホトレジ
ストＰＲを形成し、導電路５１となる領域を除いたＮｉ
７０が露出するようにホトレジストＰＲをパターニング
し、図１１の如く、前記ホトレジストを介してエッチン
グすればよい。
ストＰＲを形成し、導電路５１となる領域を除いたＮｉ
７０が露出するようにホトレジストＰＲをパターニング
し、図１１の如く、前記ホトレジストを介してエッチン
グすればよい。
【００９５】前述したように塩化第二鉄、塩化第二銅の
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
遅いため、エッチングが進むにつれてひさし５８がでて
くる。
エッチャント等を採用しエッチングすると、Ｎｉ７０の
エッチングレートがＣｕ６０のエッチングレートよりも
遅いため、エッチングが進むにつれてひさし５８がでて
くる。
【００９６】尚、前記分離溝６１が形成された導電箔６
０に回路素子５２を実装する工程（図１２）、前記導電
箔６０および分離溝６１に絶縁性樹脂５０を被覆し、封
止体を支持基板ＳＳから剥離する工程（図１３）、およ
び導電路裏面に導電被膜を形成して完成までの工程（図
８）は、前製造方法と同一であるためその説明は省略す
る。 回路装置の製造方法を説明する第３の実施の形態 続いて、複数種類の回路素子、配線、ダイパッド、ボン
ディングパッド等から成る導電路で構成されるＩＣ回路
を一単位としてマトリックス状に配置し、封止後に個別
分離して、ＩＣ回路を構成した回路装置とする製造方法
を図１４〜図２０を参照して説明する。尚、ここでは図
２の構造、特に図２Ｃの断面図を使って説明してゆく。
また本製造方法は、第１の実施の形態、第２の実施の形
態と殆どが同じであるため、同一の部分は簡単に述べ
る。
０に回路素子５２を実装する工程（図１２）、前記導電
箔６０および分離溝６１に絶縁性樹脂５０を被覆し、封
止体を支持基板ＳＳから剥離する工程（図１３）、およ
び導電路裏面に導電被膜を形成して完成までの工程（図
８）は、前製造方法と同一であるためその説明は省略す
る。 回路装置の製造方法を説明する第３の実施の形態 続いて、複数種類の回路素子、配線、ダイパッド、ボン
ディングパッド等から成る導電路で構成されるＩＣ回路
を一単位としてマトリックス状に配置し、封止後に個別
分離して、ＩＣ回路を構成した回路装置とする製造方法
を図１４〜図２０を参照して説明する。尚、ここでは図
２の構造、特に図２Ｃの断面図を使って説明してゆく。
また本製造方法は、第１の実施の形態、第２の実施の形
態と殆どが同じであるため、同一の部分は簡単に述べ
る。
【００９７】まず図１４の如く、支持基板ＳＳに貼着材
ＡＤを介してシート状の導電箔６０が貼り合わさりれた
ものを用意する。
ＡＤを介してシート状の導電箔６０が貼り合わさりれた
ものを用意する。
【００９８】続いて、少なくとも導電路５１となる領域
を除いた導電箔６０を、導電箔６０を貫通するように除
去する工程がある。
を除いた導電箔６０を、導電箔６０を貫通するように除
去する工程がある。
【００９９】まず、図１５の如く、Ｃｕ箔６０の上に、
ホトレジストＰＲを形成し、導電路５１となる領域を除
いた導電箔６０が露出するようにホトレジストＰＲをパ
ターニングする。そして、図１６の如く、前記ホトレジ
ストＰＲを介してエッチングすればよい。
ホトレジストＰＲを形成し、導電路５１となる領域を除
いた導電箔６０が露出するようにホトレジストＰＲをパ
ターニングする。そして、図１６の如く、前記ホトレジ
ストＰＲを介してエッチングすればよい。
【０１００】エッチングにより形成された分離溝６１の
側面は、粗面となるため絶縁性樹脂５０との接着性が向
上される。
側面は、粗面となるため絶縁性樹脂５０との接着性が向
上される。
【０１０１】またここの分離溝６１の側壁は、非異方性
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。（詳細は、回路装置の製造方法を説明する
第１の実施の形態を参照） 尚、図１５に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
的にエッチングされるため湾曲となる。この除去工程
は、ウェットエッチング、ドライエッチングが採用でき
る。そしてこの湾曲構造によりアンカー効果が発生する
構造となる。（詳細は、回路装置の製造方法を説明する
第１の実施の形態を参照） 尚、図１５に於いて、ホトレジストＰＲの代わりにエッ
チング液に対して耐食性のある導電被膜を選択的に被覆
しても良い。導電路と成る部分に選択的に被着すれば、
この導電被膜がエッチング保護膜となり、レジストを採
用することなく分離溝をエッチングできる。
【０１０２】続いて、図１７の如く、分離溝６１が形成
された導電路５１に回路素子５２Ａを電気的に接続して
実装する工程がある。
された導電路５１に回路素子５２Ａを電気的に接続して
実装する工程がある。
【０１０３】回路素子５２Ａとしては、トランジスタ、
ダイオード、ＩＣチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体
素子も実装できる。
ダイオード、ＩＣチップ等の半導体素子、チップコンデ
ンサ、チップ抵抗等の受動素子である。また厚みが厚く
はなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体
素子も実装できる。
【０１０４】ここでは、ベアのトランジスタチップ５２
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細
線５５Ａを介して接続される。
Ａが導電路５１Ａにダイボンディングされ、エミッタ電
極と導電路５１Ｂ、ベース電極と導電路５１Ｂが金属細
線５５Ａを介して接続される。
【０１０５】更に、図１８に示すように、前記回路素子
５２を被覆し、且つ分離溝６１に絶縁性樹脂５０を付着
する工程がある。これは、トランスファーモールド、イ
ンジェクションモールド、またはディッピングにより実
現できる。
５２を被覆し、且つ分離溝６１に絶縁性樹脂５０を付着
する工程がある。これは、トランスファーモールド、イ
ンジェクションモールド、またはディッピングにより実
現できる。
【０１０６】本実施の形態では、導電箔６０表面に被覆
された絶縁性樹脂の厚さは、実装された回路素子の一番
高い所から約１００μｍ程度が被覆されるように調整さ
れている。この厚みは、回路装置の強度を考慮して厚く
することも、薄くすることも可能である。
された絶縁性樹脂の厚さは、実装された回路素子の一番
高い所から約１００μｍ程度が被覆されるように調整さ
れている。この厚みは、回路装置の強度を考慮して厚く
することも、薄くすることも可能である。
【０１０７】続いて、導電路５１を含み絶縁性樹脂５０
で封止された封止体ＭＢを支持基板ＳＳから剥剥離する
工程がある。この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。
で封止された封止体ＭＢを支持基板ＳＳから剥剥離する
工程がある。この結果、絶縁性樹脂５０に導電路５１の
表面が露出する構造となる。
【０１０８】更に、図１９の如く、露出した導電路５１
に半田等の導電材を被着する。
に半田等の導電材を被着する。
【０１０９】最後に、図２０の如く、回路素子毎に分離
し、回路装置として完成する工程がある。
し、回路装置として完成する工程がある。
【０１１０】分離ラインは、矢印の所であり、ダイシン
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
グ、カット、プレス、チョコレートブレーク等で実現で
きる。尚、チョコレートブレークを採用する場合は、絶
縁性樹脂を被覆する際に分離ラインに溝が入るように金
型に突出部を形成しておけば良い。
【０１１１】特にダイシングは、通常の半導体装置の製
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
造方法に於いて多用されるものであり、非常にサイズの
小さい物も分離可能であるため、好適である。
【０１１２】以上の第１〜第３の実施の形態で説明した
製造方法は、図２８で示すような複雑なパターンも実施
可能である。特に曲折し、ボンディングパッド２６と一
体で成り、他端が回路素子と電気的に接続される配線
は、その幅も狭く、しかもその長さが長い。そのため、
熱による反りは、非常に大きく、従来構造では剥がれが
問題となる。しかし本発明では、配線が絶縁性樹脂に埋
め込まれて支持されているので、配線自身の反り、剥が
れ、抜けを防止することができる。またボンディングパ
ッド自身は、その平面面積が小さく、従来の構造では、
ボンディングパッドの剥がれが発生するが、本発明で
は、前述したように絶縁性樹脂に埋め込まれ、更には絶
縁性樹脂にアンカー効果を持って支持されているため、
抜けを防止できるメリットを有する。
製造方法は、図２８で示すような複雑なパターンも実施
可能である。特に曲折し、ボンディングパッド２６と一
体で成り、他端が回路素子と電気的に接続される配線
は、その幅も狭く、しかもその長さが長い。そのため、
熱による反りは、非常に大きく、従来構造では剥がれが
問題となる。しかし本発明では、配線が絶縁性樹脂に埋
め込まれて支持されているので、配線自身の反り、剥が
れ、抜けを防止することができる。またボンディングパ
ッド自身は、その平面面積が小さく、従来の構造では、
ボンディングパッドの剥がれが発生するが、本発明で
は、前述したように絶縁性樹脂に埋め込まれ、更には絶
縁性樹脂にアンカー効果を持って支持されているため、
抜けを防止できるメリットを有する。
【０１１３】更には、絶縁性樹脂５０の中に回路を埋め
込んだ回路装置が実現できるメリットもある。従来構造
で説明すれば、プリント基板、セラミック基板の中に回
路を組み込んだようなものである。これは、後の実装方
法にて説明する。図２７の右側には、本発明を簡単にま
とめたフローが示されている。支持基板にＣｕ箔を貼
着、Ａｇ、ＡｕまたはＮｉ等のメッキ、Ｃｕ箔エッチン
グ、ダイボンド、ワイヤーボンデイング、トランスファ
ーモールド、支持基板からの剥離、導電路の裏面処理お
よびダイシングの９工程で回路装置が実現できる。しか
も全ての工程を内作する事ができる。回路装置の種類お
よびこれらの実装方法を説明する実施の形態。
込んだ回路装置が実現できるメリットもある。従来構造
で説明すれば、プリント基板、セラミック基板の中に回
路を組み込んだようなものである。これは、後の実装方
法にて説明する。図２７の右側には、本発明を簡単にま
とめたフローが示されている。支持基板にＣｕ箔を貼
着、Ａｇ、ＡｕまたはＮｉ等のメッキ、Ｃｕ箔エッチン
グ、ダイボンド、ワイヤーボンデイング、トランスファ
ーモールド、支持基板からの剥離、導電路の裏面処理お
よびダイシングの９工程で回路装置が実現できる。しか
も全ての工程を内作する事ができる。回路装置の種類お
よびこれらの実装方法を説明する実施の形態。
【０１１４】図２１は、フェイスダウン型の回路素子８
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ウェハスケール型のＣＳＰやＢＧＡ等が該当する。また
図２２は、チップ抵抗やチップ抵抗等の受動素子８２が
実装された回路装置８３を示すものである。これらは、
支持基板が不要であるため、薄型であり、しかも絶縁性
樹脂で封止されてあるため、耐環境性にも優れたもので
ある。
０を実装した回路装置８１を示すものである。回路素子
８０としては、ベアの半導体チップ、表面が封止された
ウェハスケール型のＣＳＰやＢＧＡ等が該当する。また
図２２は、チップ抵抗やチップ抵抗等の受動素子８２が
実装された回路装置８３を示すものである。これらは、
支持基板が不要であるため、薄型であり、しかも絶縁性
樹脂で封止されてあるため、耐環境性にも優れたもので
ある。
【０１１５】図２３は、実層構造について説明するもの
である。図２３Ａは、プリント基板や金属基板、セラミ
ック基板等の実装基板８４に形成された導電路８５に今
まで説明してきた本発明の回路装置５３、８１、８３が
実装されたものである。
である。図２３Ａは、プリント基板や金属基板、セラミ
ック基板等の実装基板８４に形成された導電路８５に今
まで説明してきた本発明の回路装置５３、８１、８３が
実装されたものである。
【０１１６】特に、半導体チップ５２の裏面が固着され
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、回路装置の熱を前記導電路８５を
介して放熱させることができる。また実装基板８４とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ５２の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
た導電路５１Ａは、実装基板８４の導電路８５と熱的に
結合されているため、回路装置の熱を前記導電路８５を
介して放熱させることができる。また実装基板８４とし
て金属基板を採用すると、金属基板の放熱性も手伝って
更に半導体チップ５２の温度を低下させることができ
る。そのため、半導体チップの駆動能力を向上させるこ
とができる。
【０１１７】例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
大電流駆動用のトランジスタ、大電流駆動用のＩＣ（Ｍ
ＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等
は、好適である。
【０１１８】また金属基板としては、Ａｌ基板、Ｃｕ基
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
板、Ｆｅ基板が好ましく、また導電路８５との短絡が考
慮されて、絶縁性樹脂および／または酸化膜等が形成さ
れている。
【０１１９】また図２３Ｂは、本発明により製造された
回路装置９０を、図２３Ａの実装基板８４として活用し
たものである。これは、本発明の最大の特徴となるもの
である。つまり従来のプリント基板、セラミック基板で
は、たかだか基板の中にスルーホールＴＨが形成されて
いる程度であるが、本発明では、ＩＣ回路を内蔵させた
基板モジュールが実現できる特徴を有する。例えば、プ
リント基板の中に少なくとも１つの回路（システムとし
て内蔵させても良い）が内蔵されているものである。
回路装置９０を、図２３Ａの実装基板８４として活用し
たものである。これは、本発明の最大の特徴となるもの
である。つまり従来のプリント基板、セラミック基板で
は、たかだか基板の中にスルーホールＴＨが形成されて
いる程度であるが、本発明では、ＩＣ回路を内蔵させた
基板モジュールが実現できる特徴を有する。例えば、プ
リント基板の中に少なくとも１つの回路（システムとし
て内蔵させても良い）が内蔵されているものである。
【０１２０】また、従来では、支持基板としてプリント
基板、セラミック基板等が一体で構成されていたが、本
発明では、この支持基板が不要となる基板モジュールが
実現できる。これは、プリント基板、セラミック基板ま
たは金属基板で構成されたハイブリッド基板と比べ、そ
の厚みを薄く、しかもその重量を軽くできる。
基板、セラミック基板等が一体で構成されていたが、本
発明では、この支持基板が不要となる基板モジュールが
実現できる。これは、プリント基板、セラミック基板ま
たは金属基板で構成されたハイブリッド基板と比べ、そ
の厚みを薄く、しかもその重量を軽くできる。
【０１２１】また本回路装置９０を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置９１を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置９１を
実装すれば、基板モジュールとして更に軽量で薄いもの
が実現できる。
【０１２２】従って、これらの実装形態により、このモ
ジュールを実装した電子機器は、小型で軽量なものが実
現できる。
ジュールを実装した電子機器は、小型で軽量なものが実
現できる。
【０１２３】尚、符号９３で示したハッチング部分は、
絶縁性の被膜である。例えば半田レジスト等の高分子膜
が好ましい。これを形成することにより、基板９０の中
に埋め込まれた導電路と回路素子９１等に形成された電
極との短絡を防止できる。従来の実装方法に於いて、半
導体メーカーは、パッケージ型半導体装置、フリップチ
ップを形成し、セットメーカーは、半導体メーカーから
供給された半導体装置と部品メーカーから供給された受
動素子等をプリント基板に実装し、これをモジュールと
してセットに組み込んで電子機器としていた。しかし本
回路装置では、自身を実装基板として採用できるため、
半導体メーカーは、後工程を利用して実装基板モジュー
ルを完成でき、直接セットメーカーに供給できる。従っ
て、セットメーカーは、この基板への素子実装を大幅に
省くことができる。
絶縁性の被膜である。例えば半田レジスト等の高分子膜
が好ましい。これを形成することにより、基板９０の中
に埋め込まれた導電路と回路素子９１等に形成された電
極との短絡を防止できる。従来の実装方法に於いて、半
導体メーカーは、パッケージ型半導体装置、フリップチ
ップを形成し、セットメーカーは、半導体メーカーから
供給された半導体装置と部品メーカーから供給された受
動素子等をプリント基板に実装し、これをモジュールと
してセットに組み込んで電子機器としていた。しかし本
回路装置では、自身を実装基板として採用できるため、
半導体メーカーは、後工程を利用して実装基板モジュー
ルを完成でき、直接セットメーカーに供給できる。従っ
て、セットメーカーは、この基板への素子実装を大幅に
省くことができる。
【０１２４】
【発明の効果】以上の説明から明らかなように、本発明
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
コストを大幅に低減できる回路装置を実現できる。また
絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にするこ
とにより、非常に小型化、薄型化および軽量化された回
路装置を実現できる。更には、反りや剥がれの現象が顕
著である配線は、絶縁性樹脂に埋め込まれて支持されて
いるために、これらの問題を解決することができる。
では、回路素子、導電路および絶縁性樹脂の必要最小限
で構成され、資源に無駄のない回路装置となる。よって
コストを大幅に低減できる回路装置を実現できる。また
絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にするこ
とにより、非常に小型化、薄型化および軽量化された回
路装置を実現できる。更には、反りや剥がれの現象が顕
著である配線は、絶縁性樹脂に埋め込まれて支持されて
いるために、これらの問題を解決することができる。
【０１２５】また導電路の裏面のみを絶縁性樹脂から露
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２５の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
出しているため、導電路の裏面が直ちに外部との接続に
供することができ、図２５の如き従来構造の裏面電極お
よびスルーホールを不要にできる利点を有する。
【０１２６】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接固着されている場合、導電路の裏
面が露出されてため、回路素子から発生する熱を導電路
を介して直接実装基板に熱を伝えることができる。特に
この放熱により、パワー素子の実装も可能となる。
導電被膜を介して直接固着されている場合、導電路の裏
面が露出されてため、回路素子から発生する熱を導電路
を介して直接実装基板に熱を伝えることができる。特に
この放熱により、パワー素子の実装も可能となる。
【０１２７】また本回路装置は、分離溝の表面と導電路
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチＱＦＰ等を図２３Ｂの如き、支持
基板に実装しても、回路装置自身をそのまま水平に移動
できるので、リードずれの修正が極めて容易となる。
の表面は、実質一致している平坦な表面を有する構造と
なっており、狭ピッチＱＦＰ等を図２３Ｂの如き、支持
基板に実装しても、回路装置自身をそのまま水平に移動
できるので、リードずれの修正が極めて容易となる。
【０１２８】また導電路の側面が湾曲構造をしており、
更には導電路の表面に第２の材料から成る被膜を形成す
ることにより、導電路に被着されたひさしが形成でき
る。よってアンカー効果を発生させることができ、導電
路の反り、抜けを防止することができる。
更には導電路の表面に第２の材料から成る被膜を形成す
ることにより、導電路に被着されたひさしが形成でき
る。よってアンカー効果を発生させることができ、導電
路の反り、抜けを防止することができる。
【０１２９】また、絶縁性樹脂の被着時まで支持基板で
全体を支持し、この支持基板を剥離することにより回路
装置として実現している。従って、回路素子、導電箔、
絶縁性樹脂の必要最小限で回路装置を構成できる。従来
例で説明した如く、本来回路装置を構成する上で支持基
板が要らなくなり、コスト的にも安価にできる。また支
持基板が不要であること、導電路が絶縁性樹脂に埋め込
まれていること、更には絶縁性樹脂と導電箔の厚みの調
整が可能であることにより、非常に薄い回路装置が形成
できるメリットもある。また分離溝の形成工程に湾曲構
造も形成でき、アンカー効果のある構造も同時に実現で
きる。
全体を支持し、この支持基板を剥離することにより回路
装置として実現している。従って、回路素子、導電箔、
絶縁性樹脂の必要最小限で回路装置を構成できる。従来
例で説明した如く、本来回路装置を構成する上で支持基
板が要らなくなり、コスト的にも安価にできる。また支
持基板が不要であること、導電路が絶縁性樹脂に埋め込
まれていること、更には絶縁性樹脂と導電箔の厚みの調
整が可能であることにより、非常に薄い回路装置が形成
できるメリットもある。また分離溝の形成工程に湾曲構
造も形成でき、アンカー効果のある構造も同時に実現で
きる。
【０１３０】また図２７から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より製造工程を大幅に短
縮でき、全行程を内作できる利点を有する。
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より製造工程を大幅に短
縮でき、全行程を内作できる利点を有する。
【０１３１】次に平坦な支持基板の上で絶縁性樹脂を封
止できるため、絶縁性樹脂と導電箔の熱膨張係数差によ
る反り、絶縁性樹脂と回路素子の熱膨張係数差による反
りを防止することができる。
止できるため、絶縁性樹脂と導電箔の熱膨張係数差によ
る反り、絶縁性樹脂と回路素子の熱膨張係数差による反
りを防止することができる。
【０１３２】また導電路と絶縁性樹脂で同一面を形成す
るため、実装された回路装置は、実装基板上の導電路側
面に当たることなくずらすことができる。特に位置ずれ
して実装された回路装置を水平方向にずらして配置し直
すことができる。また回路装置の実装後、ロウ材が溶け
ていれば、ずれて実装された回路装置は、溶けたロウ材
の表面張力により、導電路上部に自ら戻ろうとし、回路
装置自身による再配置が可能となる。
るため、実装された回路装置は、実装基板上の導電路側
面に当たることなくずらすことができる。特に位置ずれ
して実装された回路装置を水平方向にずらして配置し直
すことができる。また回路装置の実装後、ロウ材が溶け
ていれば、ずれて実装された回路装置は、溶けたロウ材
の表面張力により、導電路上部に自ら戻ろうとし、回路
装置自身による再配置が可能となる。
【０１３３】最後に本回路装置を支持基板として活用
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置を実装
すれば、基板モジュールとして更に軽量で薄いものが実
現できる。
し、露出している導電路に回路素子を実装できるため、
高機能な基板モジュールが実現できる。特に本回路装置
を支持基板とし、この上に素子として本回路装置を実装
すれば、基板モジュールとして更に軽量で薄いものが実
現できる。
【０１３４】これは、最近システムＬＳＩが盛んに開発
されているが、このＬＳＩを回路素子として実装するこ
とにより、このシステムＬＳＩよりも更に大規模な回路
が、薄型軽量で実現できる。
されているが、このＬＳＩを回路素子として実装するこ
とにより、このシステムＬＳＩよりも更に大規模な回路
が、薄型軽量で実現できる。
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１１】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１２】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１３】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１４】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１５】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１６】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１７】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１８】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図１９】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２０】本発明の回路装置の製造方法を説明する図で
ある。
ある。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図で
ある。
ある。
【図２４】従来の回路装置の実装構造を説明する図であ
る。
る。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図であ
る。
る。
【図２７】従来と本発明の回路装置の製造方法を説明す
る図である。
る図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回
路のパターン図である。
路のパターン図である。
５０ 絶縁性樹脂 ５１ 導電路 ５２ 回路素子 ５３ 回路装置 ５４ 分離溝 ５８ ひさし ＳＳ 支持基板 ＡＤ 貼着手段
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 Ｈ０１Ｌ 25/14 Ｚ 25/10 25/11 (72)発明者 阪本 純次 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 真下 茂明 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 大川 克実 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 前原 栄寿 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 高橋 幸嗣 群馬県伊勢崎市喜多町29番地 関東三洋電 子株式会社内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DB15 5F061 AA01 BA01 BA07 CA04 CA10 CA21 CB13
Claims (18)
- 【請求項１】 支持基板の上に導電箔を貼着する工程
と、 少なくとも導電路となる領域を除いた前記導電箔に、前
記導電箔を貫通して成る分離溝を形成して前記導電路を
形成する工程と、 所望の前記導電路上に回路素子を電気的に接続して固着
する工程と、 前記回路素子を被覆し、前記分離溝に充填されるように
絶縁性樹脂でモールドする工程と、 前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程とを具備することを特徴とした回
路装置の製造方法。 - 【請求項２】 支持基板の上に導電箔を貼着する工程
と、 少なくとも導電路となる領域を除いた前記導電箔に、前
記導電箔を貫通して成る分離溝を形成して前記導電路を
形成する工程と、 所望の前記導電路上に回路素子を固着する工程と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記回路素子、前記接続手段を被覆し、前記分離溝に充
填されるように絶縁性樹脂でモールドする工程と、 前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程とを具備することを特徴とした回
路装置の製造方法。 - 【請求項３】 支持基板の上に導電箔を貼着し、少なく
とも導電路となる領域に耐食性の導電被膜を形成する工
程と、 前記導電被膜を介して前記導電箔を貫通して成る分離溝
をエッチングすることにより、前記導電路を形成する工
程と、 所望の前記導電路上に回路素子を電気的に接続して固着
する工程と、 前記回路素子を被覆し、前記分離溝に充填されるように
絶縁性樹脂でモールドする工程と、 前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程とを具備することを特徴とした回
路装置の製造方法。 - 【請求項４】 支持基板の上に導電箔を貼着し、少なく
とも導電路となる領域に耐食性の導電被膜を形成する工
程と、 前記導電被膜を介して前記導電箔を貫通して成る分離溝
をエッチングすることにより、前記導電路を形成する工
程と、 所望の前記導電路上に回路素子を固着する工程と、 前記回路素子の電極と所望の前記導電路とを電気的に接
続する接続手段を形成する工程と、 前記回路素子、前記接続手段を被覆し、前記分離溝に充
填されるように絶縁性樹脂でモールドする工程と、 前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
程とを具備することを特徴とした回路装置の製造方法。 - 【請求項５】 前記支持基板の上に前記導電箔を貼着す
る工程は、前記支持基板および／または前記導電箔の裏
面に接着材を形成することにより貼着され、 前記支持基板から前記導電路の裏面および前記絶縁性樹
脂の裏面を剥がす工程は、前記接着剤を溶融することに
よりはがすことを特徴とした請求項１から請求項４のい
ずれかに記載の回路装置の製造方法。 - 【請求項６】 前記接着剤は、熱可塑性樹脂または紫外
線照射により接着性が落ちる材料で成ることを特徴とし
た請求項１から請求項４のいずれかに記載の回路装置の
製造方法。 - 【請求項７】 前記熱可塑性樹脂の溶融温度は、前記絶
縁性樹脂のモールドの際に加わる温度よりも高いことを
特徴とした請求項６に記載の回路装置の製造方法。 - 【請求項８】 前記支持基板は、モールド時の加熱、冷
却によって実質平坦性を維持する材料から成ることを特
徴とした請求項１から請求項７のいずれかに記載の回路
装置の製造方法。 - 【請求項９】 前記支持基板は、金属基板から成ること
を特徴とした請求項８に記載の回路装置の製造方法。 - 【請求項１０】 前記金属基板は、ＣｕまたはＡｌから
成ることを特徴とした請求項９に記載の回路装置の製造
方法。 - 【請求項１１】 前記支持基板から前記導電路の裏面お
よび前記絶縁性樹脂の裏面を剥がした後、少なくとも前
記導電路の裏面の付着物を取り除くことを特徴とした請
求項１から請求項１０のいずれかに記載の回路装置の製
造方法。 - 【請求項１２】 前記分離溝の側面は、湾曲に形成され
る請求項１から請求項１１のいずれかに記載の回路装置
の製造方法。 - 【請求項１３】 前記回路素子は、複数の回路素子から
成り、前記回路素子は半導体素子を含むことを特徴とし
た請求項１から請求項１２のいずれかに記載の回路装置
の製造方法。 - 【請求項１４】 前記導電路は、配線を含み、前記複数
の回路素子を電気的に接続して電子回路を構成すること
を特徴とした請求項１３に記載の回路装置の製造方法。 - 【請求項１５】 前記導電箔は銅、アルミニウム、鉄−
ニッケルのいずれかで構成されることを特徴とする請求
項１から請求項１４のいずれかに記載された回路装置の
製造方法。 - 【請求項１６】 前記導電被膜は、Ｎｉ、ＡｕまたはＡ
ｇで形成されることを特徴とする請求項３または請求項
４のいずれかに記載された回路装置の製造方法。 - 【請求項１７】 前記接続手段はワイヤーボンディング
で形成されることを特徴とする請求項２または請求項４
に記載された回路装置の製造方法。 - 【請求項１８】 ダイシングにより個別の回路装置に分
離することを特徴とする請求項４に記載された回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088828A JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000088828A JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274184A true JP2001274184A (ja) | 2001-10-05 |
| JP3691335B2 JP3691335B2 (ja) | 2005-09-07 |
Family
ID=18604650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000088828A Expired - Fee Related JP3691335B2 (ja) | 2000-03-28 | 2000-03-28 | 回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3691335B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006009030A1 (ja) * | 2004-07-15 | 2006-01-26 | Dai Nippon Printing Co., Ltd. | 半導体装置及び半導体装置製造用基板並びにそれらの製造方法 |
| KR100884662B1 (ko) * | 2004-07-15 | 2009-02-18 | 다이니폰 인사츠 가부시키가이샤 | 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 |
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2009055014A (ja) * | 2007-07-31 | 2009-03-12 | Seiko Epson Corp | 基板及びその製造方法、並びに半導体装置及びその製造方法 |
| US8227710B2 (en) | 2006-12-22 | 2012-07-24 | Tdk Corporation | Wiring structure of printed wiring board and method for manufacturing the same |
| JP2016523457A (ja) * | 2013-06-28 | 2016-08-08 | サンパワー コーポレイション | パターン化した薄箔を使用する方法 |
| JP2021158152A (ja) * | 2020-03-25 | 2021-10-07 | 株式会社村田製作所 | 伸縮性電子部品及び伸縮性電子部品実装基板 |
-
2000
- 2000-03-28 JP JP2000088828A patent/JP3691335B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006009030A1 (ja) * | 2004-07-15 | 2006-01-26 | Dai Nippon Printing Co., Ltd. | 半導体装置及び半導体装置製造用基板並びにそれらの製造方法 |
| JPWO2006009030A1 (ja) * | 2004-07-15 | 2008-05-01 | 大日本印刷株式会社 | 半導体装置及び半導体装置製造用基板並びにそれらの製造方法 |
| KR100884662B1 (ko) * | 2004-07-15 | 2009-02-18 | 다이니폰 인사츠 가부시키가이샤 | 반도체장치와 반도체장치 제조용 기판 및 그들의 제조방법 |
| US7943427B2 (en) | 2004-07-15 | 2011-05-17 | Dai Nippon Printing Co., Ltd. | Semiconductor device, substrate for producing semiconductor device and method of producing them |
| JP4842812B2 (ja) * | 2004-07-15 | 2011-12-21 | 大日本印刷株式会社 | 半導体装置用基板の製造方法 |
| US8227710B2 (en) | 2006-12-22 | 2012-07-24 | Tdk Corporation | Wiring structure of printed wiring board and method for manufacturing the same |
| JP2009055014A (ja) * | 2007-07-31 | 2009-03-12 | Seiko Epson Corp | 基板及びその製造方法、並びに半導体装置及びその製造方法 |
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2016523457A (ja) * | 2013-06-28 | 2016-08-08 | サンパワー コーポレイション | パターン化した薄箔を使用する方法 |
| JP2021158152A (ja) * | 2020-03-25 | 2021-10-07 | 株式会社村田製作所 | 伸縮性電子部品及び伸縮性電子部品実装基板 |
| JP7443875B2 (ja) | 2020-03-25 | 2024-03-06 | 株式会社村田製作所 | 伸縮性電子部品及び伸縮性電子部品実装基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3691335B2 (ja) | 2005-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100484696B1 (ko) | 회로 장치 및 그 제조 방법 | |
| US6562660B1 (en) | Method of manufacturing the circuit device and circuit device | |
| JP3639514B2 (ja) | 回路装置の製造方法 | |
| JP3574026B2 (ja) | 回路装置およびその製造方法 | |
| JP2001257291A (ja) | 回路装置 | |
| JP2001217372A (ja) | 回路装置およびその製造方法 | |
| JP3609684B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002076182A (ja) | 回路装置の製造方法 | |
| JP2001274184A (ja) | 回路装置の製造方法 | |
| JP2003037344A (ja) | 回路装置およびその製造方法 | |
| JP3574025B2 (ja) | 回路装置およびその製造方法 | |
| JP3634709B2 (ja) | 半導体モジュール | |
| JP3510839B2 (ja) | 半導体装置およびその製造方法 | |
| JP3668090B2 (ja) | 実装基板およびそれを用いた回路モジュール | |
| JP2001250884A (ja) | 回路装置の製造方法 | |
| JP3639495B2 (ja) | 回路装置の製造方法 | |
| JP4443190B2 (ja) | 半導体装置の製造方法 | |
| JP3691328B2 (ja) | 回路装置および回路モジュール | |
| JP4748892B2 (ja) | 回路装置の製造方法 | |
| JP2001274290A (ja) | 回路装置 | |
| JP3778783B2 (ja) | 回路装置およびその製造方法 | |
| JP2001250883A (ja) | 回路装置の製造方法 | |
| JP2001223318A (ja) | 回路装置およびその製造方法 | |
| JP2001352010A (ja) | 半導体装置および混成集積回路装置 | |
| JP2002026180A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080624 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |