JP2001244357A - パッケージ及びその製造方法 - Google Patents
パッケージ及びその製造方法Info
- Publication number
- JP2001244357A JP2001244357A JP2000057200A JP2000057200A JP2001244357A JP 2001244357 A JP2001244357 A JP 2001244357A JP 2000057200 A JP2000057200 A JP 2000057200A JP 2000057200 A JP2000057200 A JP 2000057200A JP 2001244357 A JP2001244357 A JP 2001244357A
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- diamond
- frame
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】多重通信等の通信密度の高度化に伴い、半導体
素子の熱放散性をより大きくしたパッケージが必要であ
る。 【解決手段】従来のパッケージ基板を２種以上の材質を
組み合わせて作成することにより、パッケージ内の特に
高温となりがちな部分を選択的に熱放散させることによ
り、パッケージの放熱性を効率よく高める。特に高放熱
部分にダイヤモンドコート基板もしくはダイヤモンド基
板を使用する。
素子の熱放散性をより大きくしたパッケージが必要であ
る。 【解決手段】従来のパッケージ基板を２種以上の材質を
組み合わせて作成することにより、パッケージ内の特に
高温となりがちな部分を選択的に熱放散させることによ
り、パッケージの放熱性を効率よく高める。特に高放熱
部分にダイヤモンドコート基板もしくはダイヤモンド基
板を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は、通信等に用いられ
る、特に放熱性を必要とする半導体を搭載するパッケー
ジ及びその製造方法に関する。
る、特に放熱性を必要とする半導体を搭載するパッケー
ジ及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体を搭載するパッケージに
は、放熱性に優れたＣｕＷの板や、ＡｌＮセラミックス
板をパッケージの底面に用い、半導体が動作することに
よる発熱を放散させる工夫がされてきた。こうした底板
は、基板と呼ばれ、初期のアルミナセラミックスやＦｅ
−Ｎｉ−Ｃｏ合金（商標名：コバール）、４２アロイ
（Ｆｅ−Ｎｉ合金）などの基板に比べ、放熱性の向上が
なされてきた。
は、放熱性に優れたＣｕＷの板や、ＡｌＮセラミックス
板をパッケージの底面に用い、半導体が動作することに
よる発熱を放散させる工夫がされてきた。こうした底板
は、基板と呼ばれ、初期のアルミナセラミックスやＦｅ
−Ｎｉ−Ｃｏ合金（商標名：コバール）、４２アロイ
（Ｆｅ−Ｎｉ合金）などの基板に比べ、放熱性の向上が
なされてきた。
【０００３】さらには、ペルチェ効果を利用した電子冷
却装置も使用されている。これは、半導体素子に電流を
流すことにより、半導体の一方側が冷却され、ペルチェ
効果と呼ばれる現象を利用したものである。この半導体
素子を組み合わせた電子冷却装置は、効果が大きいが、
装置自体は半導体素子と基板の組み合わせを必要とする
ために厚さが大きくなる。
却装置も使用されている。これは、半導体素子に電流を
流すことにより、半導体の一方側が冷却され、ペルチェ
効果と呼ばれる現象を利用したものである。この半導体
素子を組み合わせた電子冷却装置は、効果が大きいが、
装置自体は半導体素子と基板の組み合わせを必要とする
ために厚さが大きくなる。
【０００４】ところが、紀元２０００年を迎え、通信シ
ステムも通信のチャンネル当たりの通信密度の大きい多
重通信が主流を占めるようになってきた。例えば、光通
信分野ではＷＤＭ（光波長多重通信）方式が、無線通信
の分野では携帯電話などに使用されるＷ−ＣＤＭＡ方式
が急速に広まっている。
ステムも通信のチャンネル当たりの通信密度の大きい多
重通信が主流を占めるようになってきた。例えば、光通
信分野ではＷＤＭ（光波長多重通信）方式が、無線通信
の分野では携帯電話などに使用されるＷ−ＣＤＭＡ方式
が急速に広まっている。
【０００５】こうした市場において、デバイスの高出力
と低歪み特性を満足させるためには、デバイスの動作温
度を低下させる必要がある。その手段としてパッケージ
の放熱性を向上させる問題があるが、特に半導体素子が
搭載されているヒートシンク他、基板方向への熱放散を
大きくすることが重要である。前記した基板の材料であ
るＡｌＮセラミックスやＣｕＷも熱放散性を大きくする
効果を十分に保有するものであるが、さらなる熱放散性
を要求する高出力のデバイスが求められている。
と低歪み特性を満足させるためには、デバイスの動作温
度を低下させる必要がある。その手段としてパッケージ
の放熱性を向上させる問題があるが、特に半導体素子が
搭載されているヒートシンク他、基板方向への熱放散を
大きくすることが重要である。前記した基板の材料であ
るＡｌＮセラミックスやＣｕＷも熱放散性を大きくする
効果を十分に保有するものであるが、さらなる熱放散性
を要求する高出力のデバイスが求められている。
【０００６】この１つの解決手段は、前記したペルチェ
素子を利用した電子冷却を用いることであるが、１枚の
基板に比べて半導体素子と基板を組み合わせた装置とな
り、嵩が大きく、且つ冷却するための電気回路が必要と
なる。
素子を利用した電子冷却を用いることであるが、１枚の
基板に比べて半導体素子と基板を組み合わせた装置とな
り、嵩が大きく、且つ冷却するための電気回路が必要と
なる。
【０００７】
【発明が解決しようとする課題】パッケージの基板とし
て使用するためには、基板となる素材の熱伝導率を向上
させる必要がある。熱伝導率の大きな素材は、Ａｕ，Ａ
ｇ，Ｃｕ等の金属の他にダイヤモンドがある。ところ
が、ダイヤモンド板もしくはダイヤモンドコート板は高
価であるため、大きな基板を構成する材料にするには高
すぎる。
て使用するためには、基板となる素材の熱伝導率を向上
させる必要がある。熱伝導率の大きな素材は、Ａｕ，Ａ
ｇ，Ｃｕ等の金属の他にダイヤモンドがある。ところ
が、ダイヤモンド板もしくはダイヤモンドコート板は高
価であるため、大きな基板を構成する材料にするには高
すぎる。
【０００８】
【課題を解決する手段】本発明は、高価であるダイヤモ
ンド板もしくはダイヤモンドコート板を比較的少なく使
用し、かつ放熱性に有効な効果を導き出した。その手段
は、ＩＣの高発熱部の直下にダイヤモンド板もしくはダ
イヤモンドコート板を基板として使用するものである。
具体的には、基板を熱伝導率の異なる２種以上の基板を
接続して形成させることである。
ンド板もしくはダイヤモンドコート板を比較的少なく使
用し、かつ放熱性に有効な効果を導き出した。その手段
は、ＩＣの高発熱部の直下にダイヤモンド板もしくはダ
イヤモンドコート板を基板として使用するものである。
具体的には、基板を熱伝導率の異なる２種以上の基板を
接続して形成させることである。
【０００９】具体的には、ダイヤモンドコートＡｌＮセ
ラミックス、ダイヤモンドコートＳｉ及びダイヤモンド
板から選ばれる１種の基板と、ＡｌＮセラミックス、Ｓ
ｉ及びＣｕＷから選ばれる１種以上の基板を組み合わせ
て使用するものである。ダイヤモンドコート部分もしく
はダイヤモンド板部分は、ＩＣの最終段の発熱部の直下
に位置するようにする。すなわちパッケージの中でも特
に高温になりうる部分の下に高放熱の基板を配置する。
高発熱部分直下以外に位置する基板にはＡｌＮセラミッ
クス、Ｓｉ及びＣｕＷの基板の１種以上を用いる。ダイ
ヤモンド板を用いた場合は、いずれの基板を用いても良
いが、ダイヤモンドコート基板を用いる場合は、被コー
ティング材と同じ材料を使用するのが好ましい。もちろ
ん、ダイヤモンド板とダイヤモンドコート基板を組み合
わせることもできる。
ラミックス、ダイヤモンドコートＳｉ及びダイヤモンド
板から選ばれる１種の基板と、ＡｌＮセラミックス、Ｓ
ｉ及びＣｕＷから選ばれる１種以上の基板を組み合わせ
て使用するものである。ダイヤモンドコート部分もしく
はダイヤモンド板部分は、ＩＣの最終段の発熱部の直下
に位置するようにする。すなわちパッケージの中でも特
に高温になりうる部分の下に高放熱の基板を配置する。
高発熱部分直下以外に位置する基板にはＡｌＮセラミッ
クス、Ｓｉ及びＣｕＷの基板の１種以上を用いる。ダイ
ヤモンド板を用いた場合は、いずれの基板を用いても良
いが、ダイヤモンドコート基板を用いる場合は、被コー
ティング材と同じ材料を使用するのが好ましい。もちろ
ん、ダイヤモンド板とダイヤモンドコート基板を組み合
わせることもできる。
【００１０】いずれも、パッケージの作成方法は以下の
ように行われる。まずパッケージの電極枠として、セラ
ミックス枠に電極処理をしたものを外部リードと組み合
わせ固定する。固定されたセラミックス枠に基板を取り
付ける時点で、２種以上の基板を用意し、基板の装着側
に並べて貼り付ける。基板同士もロウ材を用いて同時に
接続する。貼り付け後、基板の厚みを揃えるために、パ
ッケージ枠と反対の側（裏面）を研磨し、平面を形成す
る。この時、基板の一部分は本発明の目的である放熱性
を確保するために、ダイヤモンド板もしくはダイヤモン
ドコート基板を使用するのが好ましい。またコートされ
たダイヤモンドはパッケージの内部に面するのが好まし
い。基板として熱伝導率の異なる２種以上の基板を用い
るが、ダイヤモンドとの熱膨張率の違いによる歪みを押
さえるために、ダイヤモンドとの熱膨張差の少ないＡｌ
Ｎセラミックス、Ｓｉ及びＣｕＷの中から用いるのが好
ましい。
ように行われる。まずパッケージの電極枠として、セラ
ミックス枠に電極処理をしたものを外部リードと組み合
わせ固定する。固定されたセラミックス枠に基板を取り
付ける時点で、２種以上の基板を用意し、基板の装着側
に並べて貼り付ける。基板同士もロウ材を用いて同時に
接続する。貼り付け後、基板の厚みを揃えるために、パ
ッケージ枠と反対の側（裏面）を研磨し、平面を形成す
る。この時、基板の一部分は本発明の目的である放熱性
を確保するために、ダイヤモンド板もしくはダイヤモン
ドコート基板を使用するのが好ましい。またコートされ
たダイヤモンドはパッケージの内部に面するのが好まし
い。基板として熱伝導率の異なる２種以上の基板を用い
るが、ダイヤモンドとの熱膨張率の違いによる歪みを押
さえるために、ダイヤモンドとの熱膨張差の少ないＡｌ
Ｎセラミックス、Ｓｉ及びＣｕＷの中から用いるのが好
ましい。
【００１１】これは、熱伝導性が良く、且つ熱膨張率が
小さい材質であり、ダイヤモンドの熱膨張率が、２．３
×１０-6／℃であるのに対し、ＡｌＮは４．５×１０-6
／℃であり、Ｓｉは４．２×１０-6／℃、ＣｕＷは組成
で変化するがＣｕの組成比率の少ないものであれば、
６．５×１０-6／℃程度であるので、温度差が非常に大
きくならない限り、膨張差による歪みは回避できる。
小さい材質であり、ダイヤモンドの熱膨張率が、２．３
×１０-6／℃であるのに対し、ＡｌＮは４．５×１０-6
／℃であり、Ｓｉは４．２×１０-6／℃、ＣｕＷは組成
で変化するがＣｕの組成比率の少ないものであれば、
６．５×１０-6／℃程度であるので、温度差が非常に大
きくならない限り、膨張差による歪みは回避できる。
【００１２】
【発明の実施の形態】図１と図２に本発明のパッケージ
の製造方法の概要を示す。前工程（図１）として用意さ
れた電極枠１及び２、リードフレーム３、シールリング
４を用意し、所要の形態にロウ材、ハンダ等で接続し、
枠体５を作成する。ここまでは従来通りの工程である。
次に後工程（図２）として枠体５を裏返し、基板を貼り
付ける。本図ではダイヤモンドコート基板６とセラミッ
クス基板７、８の２種の基板を使用しているが、２種以
上の基板を用いてもよい。ダイヤモンドコート基板が貼
り付けられる部分のパッケージ内部には、高放熱ＩＣが
搭載されることが必須要件であり、位置が異なってしま
えば高放熱基板を用いた意味が無い。基板の他の部分
は、その部分に比較してデバイスの発熱密度が小さくな
るので、ダイヤモンド基板もしくはダイヤモンドコート
基板を用いなくともよい。
の製造方法の概要を示す。前工程（図１）として用意さ
れた電極枠１及び２、リードフレーム３、シールリング
４を用意し、所要の形態にロウ材、ハンダ等で接続し、
枠体５を作成する。ここまでは従来通りの工程である。
次に後工程（図２）として枠体５を裏返し、基板を貼り
付ける。本図ではダイヤモンドコート基板６とセラミッ
クス基板７、８の２種の基板を使用しているが、２種以
上の基板を用いてもよい。ダイヤモンドコート基板が貼
り付けられる部分のパッケージ内部には、高放熱ＩＣが
搭載されることが必須要件であり、位置が異なってしま
えば高放熱基板を用いた意味が無い。基板の他の部分
は、その部分に比較してデバイスの発熱密度が小さくな
るので、ダイヤモンド基板もしくはダイヤモンドコート
基板を用いなくともよい。
【００１３】枠体５の基板側にダイヤモンドコート基板
６とセラミックス基板７、８をロウ材で貼り付ける。こ
の時、ダイヤモンドコート基板６は、セラミックス基板
７、８よりやや厚めに制作しておくことが必要であり、
また、基板同士をロウ材で接続することも必要である。
接続後、裏面から研磨を行い、基板全体が平面となるよ
うに制作する。研磨を終了後、必要に応じてメタライズ
処理等を施し、裏返しして内部の半導体やダイオード等
の素子他を搭載し、Ａｕ導体等で回路制作後シールリン
グ側にキャップを接続し、気密封止する。キャップをエ
ポキシ樹脂等の接着剤で接着しても良い。また、シール
リングを用いない場合も樹脂によるキャップの接着が可
能である。
６とセラミックス基板７、８をロウ材で貼り付ける。こ
の時、ダイヤモンドコート基板６は、セラミックス基板
７、８よりやや厚めに制作しておくことが必要であり、
また、基板同士をロウ材で接続することも必要である。
接続後、裏面から研磨を行い、基板全体が平面となるよ
うに制作する。研磨を終了後、必要に応じてメタライズ
処理等を施し、裏返しして内部の半導体やダイオード等
の素子他を搭載し、Ａｕ導体等で回路制作後シールリン
グ側にキャップを接続し、気密封止する。キャップをエ
ポキシ樹脂等の接着剤で接着しても良い。また、シール
リングを用いない場合も樹脂によるキャップの接着が可
能である。
【００１４】以上の工程でパッケージが作成されるが、
基板の組み合わせには、高放熱部分にダイヤモンド基板
もしくはダイヤモンドコート基板を用いるのが好まし
く、他の部分には、ダイヤモンドとの熱膨張差の少ない
基板を使用する。ＡｌＮセラミックス、Ｓｉ及びＣｕＷ
から選ぶのが好ましい。また、ダイヤモンドコート基板
の被コート材はこれらの素材のうち、ＡｌＮかＳｉを用
いておくのが好ましい。
基板の組み合わせには、高放熱部分にダイヤモンド基板
もしくはダイヤモンドコート基板を用いるのが好まし
く、他の部分には、ダイヤモンドとの熱膨張差の少ない
基板を使用する。ＡｌＮセラミックス、Ｓｉ及びＣｕＷ
から選ぶのが好ましい。また、ダイヤモンドコート基板
の被コート材はこれらの素材のうち、ＡｌＮかＳｉを用
いておくのが好ましい。
【００１５】このような高放熱特性を有するパッケージ
には、パッケージの枠となる部分にも熱膨張による歪み
を押さえる必要があり、基板との熱膨張差を押さえる必
要から、ＡｌＮセラミックスの枠を使用するのが好まし
い。他の素材を用いても可能であるが、この場合はセラ
ミックス枠と基板との間に図４のようにＣｕＷの枠を用
いると良い。高熱放散性とダイヤモンドとの線膨張差の
小ささを重視するため、ＡｌＮ製を推奨する。リードフ
レームは通常用いられるＦｅ−Ｎｉ−Ｃｏ合金（商標
名：コバール）を用いればよく、シールリング、キャッ
プにおいても同様である。特に材質を問わないが、Ａｌ
Ｎセラミックス枠との熱膨張差による大きな歪みをもた
らさない素材を選択することになる。
には、パッケージの枠となる部分にも熱膨張による歪み
を押さえる必要があり、基板との熱膨張差を押さえる必
要から、ＡｌＮセラミックスの枠を使用するのが好まし
い。他の素材を用いても可能であるが、この場合はセラ
ミックス枠と基板との間に図４のようにＣｕＷの枠を用
いると良い。高熱放散性とダイヤモンドとの線膨張差の
小ささを重視するため、ＡｌＮ製を推奨する。リードフ
レームは通常用いられるＦｅ−Ｎｉ−Ｃｏ合金（商標
名：コバール）を用いればよく、シールリング、キャッ
プにおいても同様である。特に材質を問わないが、Ａｌ
Ｎセラミックス枠との熱膨張差による大きな歪みをもた
らさない素材を選択することになる。
【００１６】なお、ダイヤモンドコート基板は、例えば
マイクロ波プラズマＣＶＤ法により、ＡｌＮやＳｉの表
面にコーティング出来るが、厚くすると高価となるた
め、ダイヤモンドの厚さは５０μｍ以下にするのがよ
い。
マイクロ波プラズマＣＶＤ法により、ＡｌＮやＳｉの表
面にコーティング出来るが、厚くすると高価となるた
め、ダイヤモンドの厚さは５０μｍ以下にするのがよ
い。
【００１７】本発明が適用しやすいパッケージサイズ
は、１０ｍｍ×１０ｍｍ程度までが好ましい。例えばセ
ラミック・リーデッド・チップ・キャリア（ＰＬＣ
Ｃ）、リードレス・チップ・キャリア（ＬＣＣ）、ピン
・グリッド・アレイ（ＰＧＡ）などでは、使用する基板
が大きくなり、その全てをダイヤモンド基板、もしくは
ダイヤモンドコート基板とすると不経済である。ダイヤ
モンド基板もしくはダイヤモンドコート基板を必要最低
限にし、他の部分をＡｌＮ、Ｓｉ及びＣｕＷから選ばれ
る１種以上の基板とすれば、大きなパッケージでも比較
的安価に出来る可能性がある。
は、１０ｍｍ×１０ｍｍ程度までが好ましい。例えばセ
ラミック・リーデッド・チップ・キャリア（ＰＬＣ
Ｃ）、リードレス・チップ・キャリア（ＬＣＣ）、ピン
・グリッド・アレイ（ＰＧＡ）などでは、使用する基板
が大きくなり、その全てをダイヤモンド基板、もしくは
ダイヤモンドコート基板とすると不経済である。ダイヤ
モンド基板もしくはダイヤモンドコート基板を必要最低
限にし、他の部分をＡｌＮ、Ｓｉ及びＣｕＷから選ばれ
る１種以上の基板とすれば、大きなパッケージでも比較
的安価に出来る可能性がある。
【００１８】
【実施例】（実施例１）図３に示すように、ＡｌＮセラ
ミックス１０（５．５ｍｍ×８．０ｍｍ×０．５ｍｍ
厚）にＮｉ／Ａｕのパターンニング１１を行い、中央部
を除去した電極枠を用意し、さらに電極処理をした同じ
大きさのＡｌＮセラミックス製電極枠１２を準備した。
電極枠には、リードフレーム１４を挟んで電気的接続を
必要とするため、適宜ビアホールを用意し、導体処理し
ている。別にＦｅ−Ｎｉ−Ｃｏ合金（コバール）製のシ
ールリング１３（５．５ｍｍ×８．０ｍｍ×０．１ｍｍ
厚）とリードフレーム１４（８．５ｍｍ×１１．０ｍｍ
×０．１ｍｍ厚）を用意し、図３の形状に銀蝋（ＣｕＡ
ｇ）を用いて８００℃で接合した。
ミックス１０（５．５ｍｍ×８．０ｍｍ×０．５ｍｍ
厚）にＮｉ／Ａｕのパターンニング１１を行い、中央部
を除去した電極枠を用意し、さらに電極処理をした同じ
大きさのＡｌＮセラミックス製電極枠１２を準備した。
電極枠には、リードフレーム１４を挟んで電気的接続を
必要とするため、適宜ビアホールを用意し、導体処理し
ている。別にＦｅ−Ｎｉ−Ｃｏ合金（コバール）製のシ
ールリング１３（５．５ｍｍ×８．０ｍｍ×０．１ｍｍ
厚）とリードフレーム１４（８．５ｍｍ×１１．０ｍｍ
×０．１ｍｍ厚）を用意し、図３の形状に銀蝋（ＣｕＡ
ｇ）を用いて８００℃で接合した。
【００１９】出来上がった枠体を裏返し、基板を取り付
ける。予めＴｉ／Ｐｔ／Ａｕのメタライズされた面をも
つＡｌＮ基板１５（３．５ｍｍ×４．５ｍｍ×０．３ｍ
ｍ厚）とダイヤモンド薄膜（厚さ２０μｍ厚）コート後
のＡｌＮ基板１６（２．０ｍｍ×４．５ｍｍ×０．４ｍ
ｍ厚）及び前記メタライズ処理されたＡｌＮ基板１７
（２．０ｍｍ×４．５ｍｍ×０．３ｍｍ厚）をＡｕＳｉ
ロウを用いて４２０℃で接合した。接合後、２種の基板
面が平面になるように研磨した。研磨後Ｔｉ／Ｐｔ／Ａ
ｕのメタライズをスパッタリング法で処理し、パッケー
ジ１を作成した。
ける。予めＴｉ／Ｐｔ／Ａｕのメタライズされた面をも
つＡｌＮ基板１５（３．５ｍｍ×４．５ｍｍ×０．３ｍ
ｍ厚）とダイヤモンド薄膜（厚さ２０μｍ厚）コート後
のＡｌＮ基板１６（２．０ｍｍ×４．５ｍｍ×０．４ｍ
ｍ厚）及び前記メタライズ処理されたＡｌＮ基板１７
（２．０ｍｍ×４．５ｍｍ×０．３ｍｍ厚）をＡｕＳｉ
ロウを用いて４２０℃で接合した。接合後、２種の基板
面が平面になるように研磨した。研磨後Ｔｉ／Ｐｔ／Ａ
ｕのメタライズをスパッタリング法で処理し、パッケー
ジ１を作成した。
【００２０】（実施例２）パッケージ枠体は実施例１と
同様に作成し、基板にＳｉ基板とダイヤモンド薄膜処理
後のＡｌＮ基板を組み合わせた他は実施例１と同様に処
理し、パッケージ２を作成した。
同様に作成し、基板にＳｉ基板とダイヤモンド薄膜処理
後のＡｌＮ基板を組み合わせた他は実施例１と同様に処
理し、パッケージ２を作成した。
【００２１】（実施例３）パッケージ枠体は実施例１と
同様に作成し、基板にＡｌＮ基板とダイヤモンド薄膜処
理後のＳｉ基板を用いた他は実施例１と同様に処理し、
パッケージ３を作成した。
同様に作成し、基板にＡｌＮ基板とダイヤモンド薄膜処
理後のＳｉ基板を用いた他は実施例１と同様に処理し、
パッケージ３を作成した。
【００２２】（実施例４）パッケージ枠体は実施例１と
同様に作成し、基板にＳｉ基板とダイヤモンド薄膜処理
後のＳｉ基板を用いた他は実施例１と同様に処理し、パ
ッケージ４を得た。
同様に作成し、基板にＳｉ基板とダイヤモンド薄膜処理
後のＳｉ基板を用いた他は実施例１と同様に処理し、パ
ッケージ４を得た。
【００２３】（実施例５）パッケージ枠体は実施例１と
同様に作成し、基板にＣｕＷ（８９Ｗ−１１Ｃｕ）基板
とダイヤモンド薄膜処理後のＡｌＮ基板を用いた他は実
施例１と同様に処理し、パッケージ５を得た。
同様に作成し、基板にＣｕＷ（８９Ｗ−１１Ｃｕ）基板
とダイヤモンド薄膜処理後のＡｌＮ基板を用いた他は実
施例１と同様に処理し、パッケージ５を得た。
【００２４】（実施例６）パッケージ枠体は実施例１と
同様に作成し、基板にＣｕＷ（８９Ｗ−１１Ｃｕ）基板
とダイヤモンド薄膜処理後のＳｉ基板を用いた他は実施
例１と同様に処理し、パッケージ６を得た。
同様に作成し、基板にＣｕＷ（８９Ｗ−１１Ｃｕ）基板
とダイヤモンド薄膜処理後のＳｉ基板を用いた他は実施
例１と同様に処理し、パッケージ６を得た。
【００２５】（実施例７）パッケージ枠体に図４のよう
に、アルミナセラミックス枠３１，３２を用い、実施例
１と同じ寸法で同じように電極用と非電極用の枠を用意
した。次いで実施例１と同じ寸法、材質のシールリン
グ、リードフレームを用い、銀蝋で接続し、枠体とし
た。
に、アルミナセラミックス枠３１，３２を用い、実施例
１と同じ寸法で同じように電極用と非電極用の枠を用意
した。次いで実施例１と同じ寸法、材質のシールリン
グ、リードフレームを用い、銀蝋で接続し、枠体とし
た。
【００２６】この枠体を裏返し、枠の面にＣｕＷ枠
（５．５ｍｍ×８．０ｍｍ×０．５ｍｍ厚）３４を銀蝋
で接続した。この上にＴｉ／Ｐｔ／ＡｕコートしたＡｌ
Ｎ基板（５．０ｍｍ×４．５ｍｍ×０．４ｍｍ厚）１
５，１７とダイヤモンド基板（２．５ｍｍ×４．５ｍｍ
×０．３ｍｍ厚）３３をＡｕＳｉロウを用いて４２０℃
で接着し底面基板とした。この底面基板を研磨して均一
な平面を作成し、この平面にＴｉ／Ｐｔ／Ａｕの膜をス
パッタリング法で作成し、パッケージ７を得た。
（５．５ｍｍ×８．０ｍｍ×０．５ｍｍ厚）３４を銀蝋
で接続した。この上にＴｉ／Ｐｔ／ＡｕコートしたＡｌ
Ｎ基板（５．０ｍｍ×４．５ｍｍ×０．４ｍｍ厚）１
５，１７とダイヤモンド基板（２．５ｍｍ×４．５ｍｍ
×０．３ｍｍ厚）３３をＡｕＳｉロウを用いて４２０℃
で接着し底面基板とした。この底面基板を研磨して均一
な平面を作成し、この平面にＴｉ／Ｐｔ／Ａｕの膜をス
パッタリング法で作成し、パッケージ７を得た。
【００２７】（実施例８）実施例７で用いたアルミナセ
ラミックス枠体と同じ仕様の枠体を使用し、実施例７と
同様にＣｕＷ枠を接続した後、Ｔｉ／Ｐｔ／Ａｕコート
Ｓｉ基板とダイヤモンド基板を用いて実施例７と同じ製
法にてパッケージ８を作成した。
ラミックス枠体と同じ仕様の枠体を使用し、実施例７と
同様にＣｕＷ枠を接続した後、Ｔｉ／Ｐｔ／Ａｕコート
Ｓｉ基板とダイヤモンド基板を用いて実施例７と同じ製
法にてパッケージ８を作成した。
【００２８】（比較例１）図５のように実施例１で作成
した枠体と同じ仕様で作成した枠体の裏面に、Ｔｉ／Ｐ
ｔ／ＡｕコートしたＣｕＷの基板（７．５ｍｍ×４．５
ｍｍ×０．３ｍｍ厚）をＡｕＳｉロウで接続し、パッケ
ージ９とした。
した枠体と同じ仕様で作成した枠体の裏面に、Ｔｉ／Ｐ
ｔ／ＡｕコートしたＣｕＷの基板（７．５ｍｍ×４．５
ｍｍ×０．３ｍｍ厚）をＡｕＳｉロウで接続し、パッケ
ージ９とした。
【００２９】（比較例２）実施例１で作成した枠体と同
じ仕様で作成した枠体の裏面に、Ｔｉ／Ｐｔ／Ａｕを両
面コートしたＡｌＮの基板（７．５ｍｍ×４．５ｍｍ×
０．３ｍｍ厚）をＡｕＳｉロウで接続し、パッケージ１
０とした。
じ仕様で作成した枠体の裏面に、Ｔｉ／Ｐｔ／Ａｕを両
面コートしたＡｌＮの基板（７．５ｍｍ×４．５ｍｍ×
０．３ｍｍ厚）をＡｕＳｉロウで接続し、パッケージ１
０とした。
【００３０】以上、作成した１０種のパッケージについ
て図６の断面図で示す状態での熱解析を実施した。パッ
ケージ２０をペルチェモジュール２１の上に設置する。
予めペルチェモジュールについては、計測ばらつきを押
さえるためにパッケージ側温度を８５℃となるように調
節しておく。
て図６の断面図で示す状態での熱解析を実施した。パッ
ケージ２０をペルチェモジュール２１の上に設置する。
予めペルチェモジュールについては、計測ばらつきを押
さえるためにパッケージ側温度を８５℃となるように調
節しておく。
【００３１】パッケージ２０にはＩＣ２２が搭載されて
いる。使用ＩＣはＧａＡｓ製レーザーダイオード駆動用
ＩＣである。このＩＣ２２の上面にサーモビュア温度測
定検出部２３を近接しておく。ＩＣ２２を駆動する。消
費電力は約３Ｗであり、リードフレーム３からビア２４
を経てパターンニング導体２５を通り、Ａｕワイヤ２６
からＩＣ２２に供給される。ＩＣの動作により、発熱が
起こり、放熱と発熱がバランスした時点で温度が安定す
る。この時の温度を検出部２３で検出し、ＩＣ内で最も
温度が上昇した部分の温度を測定する。その状況を図７
に例示する。図７は本計測における実施例の１つを計測
した状態であるが、サーモビュアで見たＩＣの上面であ
る。サーモビュアでは、物体から放射される赤外線の量
により温度を測り、関知した温度により色分けした面表
示をする。これを等温線に直したものである。本計測で
は、等温線の最も高温を示す位置（ピーク温度）の直下
部にダイヤモンド基板もしくはダイヤモンドコート基板
がある。
いる。使用ＩＣはＧａＡｓ製レーザーダイオード駆動用
ＩＣである。このＩＣ２２の上面にサーモビュア温度測
定検出部２３を近接しておく。ＩＣ２２を駆動する。消
費電力は約３Ｗであり、リードフレーム３からビア２４
を経てパターンニング導体２５を通り、Ａｕワイヤ２６
からＩＣ２２に供給される。ＩＣの動作により、発熱が
起こり、放熱と発熱がバランスした時点で温度が安定す
る。この時の温度を検出部２３で検出し、ＩＣ内で最も
温度が上昇した部分の温度を測定する。その状況を図７
に例示する。図７は本計測における実施例の１つを計測
した状態であるが、サーモビュアで見たＩＣの上面であ
る。サーモビュアでは、物体から放射される赤外線の量
により温度を測り、関知した温度により色分けした面表
示をする。これを等温線に直したものである。本計測で
は、等温線の最も高温を示す位置（ピーク温度）の直下
部にダイヤモンド基板もしくはダイヤモンドコート基板
がある。
【００３２】以上のようにして、１０種のパッケージを
同一条件で計測し、その結果を表１に纏めた。表１の温
度は、ペルチェモジュールの基準温度（８５℃）からど
れだけ上昇したかを示すものである。
同一条件で計測し、その結果を表１に纏めた。表１の温
度は、ペルチェモジュールの基準温度（８５℃）からど
れだけ上昇したかを示すものである。
【００３３】
【表１】 D/A：ダイヤモンドコートＡｌＮセラミックス基板 D/S：ダイヤモンドコートＳｉ基板 Dia：ダイヤモンド基板
【００３４】以上の結果から、本発明になる、基板に特
徴を持ったパッケージの熱放散性は、従来用いられるパ
ッケージでも最も放熱性のよいパッケージを凌ぐ効果を
発揮する。
徴を持ったパッケージの熱放散性は、従来用いられるパ
ッケージでも最も放熱性のよいパッケージを凌ぐ効果を
発揮する。
【００３５】なお、本発明における疑問点は、異種の基
板を接続しているために、温度変化に対する歪みはどう
かと思われるであろうが、−４０℃〜１２５℃のヒート
サイクル試験でも格別な異常は見られず、問題無いもの
である。
板を接続しているために、温度変化に対する歪みはどう
かと思われるであろうが、−４０℃〜１２５℃のヒート
サイクル試験でも格別な異常は見られず、問題無いもの
である。
【００３６】
【発明の効果】本発明になるパッケージは、従来のパッ
ケージでも最も放熱性のよいパッケージを凌ぐ放熱性を
有し、且つ発熱に伴う歪みも許容できる範囲にあり、ま
た高価であるダイヤモンドの使用を必要限度に用いるこ
とで、価格を抑えることができるものである。
ケージでも最も放熱性のよいパッケージを凌ぐ放熱性を
有し、且つ発熱に伴う歪みも許容できる範囲にあり、ま
た高価であるダイヤモンドの使用を必要限度に用いるこ
とで、価格を抑えることができるものである。
【図１】本発明のパッケージの製法の前半部分である。
【図２】本発明のパッケージの製法の後半部分である。
【図３】本発明のパッケージの一例である。
【図４】本発明のパッケージの別の例である。
【図５】従来のパッケージの一例である。
【図６】パッケージの放熱性試験の断面図である。
【図７】サーモビュアで計測したＩＣの昇温状態を示
す。
す。
１，２．電極枠、３．リードフレーム４．シールリン
グ、５．枠体、６．ダイヤモンドコート基板、７，８．
セラミックス基板、１０．ＡｌＮセラミックス、１１．
パターンニング、１２．ＡｌＮセラミックス、１３．シ
ールリング、１４．リードフレーム、１５，１７．Ａｌ
Ｎ基板、１６．薄膜処理後のＡｌＮ基板、１８．ＣｕＷ
の基板、２０．パッケージ、２１．ペルチェモジュー
ル、２２．ＩＣ、２３．検出部、２４．ビア、２５．パ
ターンニング導体、２６．Ａｕワイヤ、３１，３２．ア
ルミナセラミックス枠、３３．ダイヤモンド基板、３
４．ＣｕＷ枠
グ、５．枠体、６．ダイヤモンドコート基板、７，８．
セラミックス基板、１０．ＡｌＮセラミックス、１１．
パターンニング、１２．ＡｌＮセラミックス、１３．シ
ールリング、１４．リードフレーム、１５，１７．Ａｌ
Ｎ基板、１６．薄膜処理後のＡｌＮ基板、１８．ＣｕＷ
の基板、２０．パッケージ、２１．ペルチェモジュー
ル、２２．ＩＣ、２３．検出部、２４．ビア、２５．パ
ターンニング導体、２６．Ａｕワイヤ、３１，３２．ア
ルミナセラミックス枠、３３．ダイヤモンド基板、３
４．ＣｕＷ枠
Claims (6)
- 【請求項１】半導体を搭載するパッケージであって、基
板と、リードと、電極枠とを有し、該基板が熱伝導率の
異なる２種以上の基板を接続して用いることを特徴とす
るパッケージ。 - 【請求項２】前記基板が、ダイヤモンドコートＡｌＮセ
ラミックス、ダイヤモンドコートＳｉ及びダイヤモンド
板から選ばれる１種と、ＡｌＮセラミックス、Ｓｉ及び
ＣｕＷから選ばれる１種以上を組み合わせてなる請求項
１に記載のパッケージ。 - 【請求項３】前記電極枠が、ＡｌＮセラミックスに電極
処理されたものである請求項１又は２に記載のパッケー
ジ。 - 【請求項４】前記電極枠が、セラミックス枠とＣｕＷ枠
を使用してなる請求項１又は２に記載のパッケージ。 - 【請求項５】パッケージを組み立てる方法であって、パ
ッケージの電極枠に基板を接続する際に、熱伝導率の異
なる２種以上のセラミックスもしくは金属の板を貼り付
けた後、該基板の裏面を研磨することにより平面を出す
ことを特徴とするパッケージの製造方法。 - 【請求項６】前記２種以上のセラミックスもしくは金属
の板が、ダイヤモンド板、ＡｌＮセラミックス板、Ｓｉ
板、ＣｕＷ板、ダイヤモンドコートＡｌＮセラミックス
板及びダイヤモンドコートＳｉ板から選ばれ、かつ一方
にダイヤモンド板もしくはダイヤモンドコート板を用い
る請求項５に記載のパッケージの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057200A JP2001244357A (ja) | 2000-03-02 | 2000-03-02 | パッケージ及びその製造方法 |
| US09/789,581 US6483040B2 (en) | 2000-03-02 | 2001-02-22 | Package and method of manufacturing the same |
| EP01301931A EP1130644A3 (en) | 2000-03-02 | 2001-03-02 | Package and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000057200A JP2001244357A (ja) | 2000-03-02 | 2000-03-02 | パッケージ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244357A true JP2001244357A (ja) | 2001-09-07 |
Family
ID=18578031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000057200A Pending JP2001244357A (ja) | 2000-03-02 | 2000-03-02 | パッケージ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6483040B2 (ja) |
| EP (1) | EP1130644A3 (ja) |
| JP (1) | JP2001244357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353390A (ja) * | 2001-05-30 | 2002-12-06 | Tokuyama Corp | ヒートシンク及びその製造方法 |
| JP2004158726A (ja) * | 2002-11-07 | 2004-06-03 | Kobe Steel Ltd | ヒートスプレッダ付半導体素子及び半導体パッケージ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7049171B2 (en) * | 2004-06-23 | 2006-05-23 | Delphi Technologies, Inc. | Electrical package employing segmented connector and solder joint |
| US20070138240A1 (en) * | 2005-12-15 | 2007-06-21 | Aleksandra Djordjevic | Method for forming leadframe assemblies |
| CN103247542B (zh) * | 2012-08-10 | 2015-09-09 | 福建闽航电子有限公司 | 一种集成电路陶瓷封装外壳引出端的制作方法及专用引线框架 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0273556A1 (en) * | 1986-12-22 | 1988-07-06 | Trw Inc. | Integrated-circuit chip packaging construction |
| US5109268A (en) * | 1989-12-29 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package and mounting pad |
| GB2256526B (en) * | 1991-06-07 | 1994-12-14 | De Beers Ind Diamond | Heat sinks |
| JPH06296084A (ja) * | 1993-02-12 | 1994-10-21 | Ngk Spark Plug Co Ltd | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 |
| US5972737A (en) * | 1993-04-14 | 1999-10-26 | Frank J. Polese | Heat-dissipating package for microcircuit devices and process for manufacture |
| JPH06309532A (ja) * | 1993-04-26 | 1994-11-04 | Mitsubishi Electric Corp | Ｉｃカード |
| EP0637078A1 (en) | 1993-07-29 | 1995-02-01 | Motorola, Inc. | A semiconductor device with improved heat dissipation |
| US5354717A (en) * | 1993-07-29 | 1994-10-11 | Motorola, Inc. | Method for making a substrate structure with improved heat dissipation |
| DE4444680A1 (de) * | 1994-12-15 | 1996-06-27 | Schulz Harder Juergen | Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente |
| WO1997005757A1 (en) * | 1995-07-31 | 1997-02-13 | Crystalline Materials Corporation | Diamond electronic packages featuring bonded metal |
| US5858537A (en) * | 1996-05-31 | 1999-01-12 | The United States Of America As Represented By The Secretary Of The Navy | Compliant attachment |
| US6335863B1 (en) * | 1998-01-16 | 2002-01-01 | Sumitomo Electric Industries, Ltd. | Package for semiconductors, and semiconductor module that employs the package |
| JP4055276B2 (ja) | 1998-01-16 | 2008-03-05 | 住友電気工業株式会社 | 半導体用パッケージ及び該パッケージを用いた半導体モジュール |
| US6211463B1 (en) * | 1998-01-26 | 2001-04-03 | Saint-Gobain Industrial Ceramics, Inc. | Electronic circuit package with diamond film heat conductor |
| JPH11243168A (ja) * | 1998-02-24 | 1999-09-07 | Sumitomo Electric Ind Ltd | ヒートシンク |
-
2000
- 2000-03-02 JP JP2000057200A patent/JP2001244357A/ja active Pending
-
2001
- 2001-02-22 US US09/789,581 patent/US6483040B2/en not_active Expired - Fee Related
- 2001-03-02 EP EP01301931A patent/EP1130644A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353390A (ja) * | 2001-05-30 | 2002-12-06 | Tokuyama Corp | ヒートシンク及びその製造方法 |
| JP2004158726A (ja) * | 2002-11-07 | 2004-06-03 | Kobe Steel Ltd | ヒートスプレッダ付半導体素子及び半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010024725A1 (en) | 2001-09-27 |
| US6483040B2 (en) | 2002-11-19 |
| EP1130644A3 (en) | 2008-02-13 |
| EP1130644A2 (en) | 2001-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20000028759A (ko) | 반도체 탑재 패키지 | |
| JPH04192552A (ja) | 半導体素子用パッケージ | |
| CA2452519A1 (en) | Package for housing semiconductor chip, fabrication method thereof and semiconductor device | |
| US6404042B1 (en) | Subcarrier and semiconductor device | |
| KR20040035575A (ko) | 반도체칩 수납용 패키지 및 반도체장치 | |
| US7193318B2 (en) | Multiple power density chip structure | |
| JP2002158391A (ja) | 光半導体気密封止容器及び光半導体モジュール並びに光ファイバー増幅器 | |
| EP0953209A1 (en) | Direct contact die attach | |
| JP2001244357A (ja) | パッケージ及びその製造方法 | |
| JP2001332773A (ja) | 熱電モジュール用多層基板およびその製造方法ならびにこの多層基板を用いた熱電モジュール | |
| JP3129249B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
| JP2000294868A (ja) | 半導体レーザモジュール及び半導体レーザモジュールに用いられるペルチェモジュール | |
| JP2008211025A (ja) | 電子モジュール | |
| JP3047864B2 (ja) | 光半導体気密封止容器及び光半導体モジュール | |
| JP3945375B2 (ja) | 光半導体モジュール用パッケージ | |
| JP4013780B2 (ja) | 半導体装置の実装構造 | |
| JPH10190131A (ja) | 半導体レーザー | |
| JPH02187058A (ja) | 半導体装置用パッケージ | |
| JP2010098144A (ja) | リードフレーム及び半導体装置 | |
| KR20100008257A (ko) | 고출력 반도체 칩 패키지 및 그 제조 방법 | |
| JP2003197800A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4404347B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH07202067A (ja) | ヒートシンク付ピングリッドアレイ | |
| JP2004186322A (ja) | 半導体レーザ装置 | |
| JP2003188295A (ja) | 半導体素子収納パッケージ用放熱板及び光通信モジュールパッケージ用放熱板 |